Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7067296B2 - Screening method for laminated ceramic electronic components - Google Patents
[go: Go Back, main page]

JP7067296B2 - Screening method for laminated ceramic electronic components - Google Patents

Screening method for laminated ceramic electronic components Download PDF

Info

Publication number
JP7067296B2
JP7067296B2 JP2018113333A JP2018113333A JP7067296B2 JP 7067296 B2 JP7067296 B2 JP 7067296B2 JP 2018113333 A JP2018113333 A JP 2018113333A JP 2018113333 A JP2018113333 A JP 2018113333A JP 7067296 B2 JP7067296 B2 JP 7067296B2
Authority
JP
Japan
Prior art keywords
ceramic electronic
laminated ceramic
layer
barrel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018113333A
Other languages
Japanese (ja)
Other versions
JP2019216206A (en
Inventor
雄太 福富
哲平 穐吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018113333A priority Critical patent/JP7067296B2/en
Publication of JP2019216206A publication Critical patent/JP2019216206A/en
Application granted granted Critical
Publication of JP7067296B2 publication Critical patent/JP7067296B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミック電子部品のスクリーニング方法に関する。 The present invention relates to a method for screening laminated ceramic electronic components.

近年、積層セラミックコンデンサなどの積層セラミック電子部品においては、小型化や、静電容量の大容量化の要求があり、年々、積層セラミック電子部品に対する要求が高まっている。そのような状況の中、積層セラミック電子部品の製造の過程で、外部電極における下地電極層の内部や、積層セラミック電子部品の積層体の内部において、潜在的に存在する空隙などの構造欠陥を有する場合がある。 In recent years, in laminated ceramic electronic components such as multilayer ceramic capacitors, there is a demand for miniaturization and an increase in capacitance, and the demand for laminated ceramic electronic components is increasing year by year. Under such circumstances, in the process of manufacturing the laminated ceramic electronic component, there are structural defects such as voids that are potentially present inside the base electrode layer in the external electrode and inside the laminated body of the laminated ceramic electronic component. In some cases.

このように、外部電極における下地電極層の内部や、積層セラミック電子部品の積層体の内部において、空隙などの構造欠陥を有するものに対し、下地電極層上にめっき層を形成する場合、下地電極層の空隙などの構造欠陥部分から積層体の内部にめっき液が進入し、内部電極と誘電体層との隙間や、積層体内部における誘電体層の空隙などの構造欠陥部分にめっき液が残留してしまい、後に、誘電体層同士の間や、誘電体層と内部電極との間において、剥離が生じてしまうことがわかった。その結果、積層セラミック電子部品において、ショートやIR劣化(絶縁抵抗性劣化)、耐湿性の劣化が生じてしまう場合があることがわかった。 As described above, when a plating layer is formed on the base electrode layer for a material having structural defects such as voids inside the base electrode layer of the external electrode or inside the laminated body of the laminated ceramic electronic component, the base electrode is used. The plating solution enters the inside of the laminate from the structural defect portion such as the void of the layer, and the plating solution remains in the gap between the internal electrode and the dielectric layer and the structural defect portion such as the void of the dielectric layer inside the laminate. Later, it was found that peeling occurred between the dielectric layers and between the dielectric layers and the internal electrodes. As a result, it was found that short circuits, IR deterioration (deterioration of insulation resistance), and deterioration of moisture resistance may occur in the laminated ceramic electronic components.

そこで、構造欠陥が生じた積層セラミック電子部品を取り除く方法として、例えば、特許文献1のような方法が知られている。 Therefore, as a method for removing the laminated ceramic electronic component in which a structural defect has occurred, for example, a method as in Patent Document 1 is known.

特開平9-219344号公報Japanese Unexamined Patent Publication No. 9-21934

しかしながら、特許文献1の方法では、積層セラミックコンデンサ(積層セラミック電子部品)にクラックなどの明らかな構造欠陥が生じているものに対しては有効ではあるものの、外部電極の下地電極層の内部や、積層セラミックコンデンサ(積層セラミック電子部品)の積層体の内部において、潜在的に存在する空隙などの構造欠陥を有するものに対してはその効果を得ることができない。具体的には、誘電体層同士の間や、誘電体層と内部電極との間で、めっき後に発生し得る剥離などの構造欠陥までは取り除くことができない。 However, although the method of Patent Document 1 is effective for a laminated ceramic capacitor (multilayer ceramic electronic component) having obvious structural defects such as cracks, the inside of the base electrode layer of the external electrode or the inside of the base electrode layer of the external electrode can be used. The effect cannot be obtained for those having structural defects such as potential voids inside the laminated body of the laminated ceramic capacitor (laminated ceramic electronic component). Specifically, structural defects such as peeling that may occur after plating cannot be removed between the dielectric layers or between the dielectric layers and the internal electrodes.

したがって、本発明では上記の課題を解決することが可能な積層セラミックコンデンサなどの積層セラミック電子部品のスクリーニング方法を提供する。 Therefore, the present invention provides a screening method for multilayer ceramic electronic components such as multilayer ceramic capacitors that can solve the above problems.

本発明に係る積層セラミック電子部品のスクリーニング方法は、積層された複数の誘電体層と、誘電体層上に配置された複数の内部電極とを有する積層体と、積層体の表面に配置される外部電極と、を有する積層セラミック電子部品のスクリーニング方法であって、積層セラミック電子部品をバレルに投入し、積層セラミック電子部品が入ったバレルごと電解液に浸し、真空引きを行うかまたは圧力を加える工程と、バレルに導電性のショットをさらに投入し、積層セラミック電子部品を電解液に浸した状態でバレルを回転させる工程と、電解液中に設けられた電極棒(アノード)にプラス電位を印加する工程と、電極棒(アノード)にプラス電位を印加した状態でバレルを回転させる工程と、積層セラミック電子部品を洗浄する工程と、洗浄工程の後に、電気特性測定、耐圧試験もしくは超音波探傷試験を行う工程と、を備えることを特徴とする。 The method for screening a laminated ceramic electronic component according to the present invention is arranged on a laminated body having a plurality of laminated dielectric layers, a plurality of internal electrodes arranged on the dielectric layer, and a surface of the laminated body. A method for screening a laminated ceramic electronic component having an external electrode, in which the laminated ceramic electronic component is put into a barrel, and the entire barrel containing the laminated ceramic electronic component is immersed in an electrolytic solution, and vacuum is applied or pressure is applied. The process, the process of further injecting a conductive shot into the barrel and rotating the barrel with the laminated ceramic electronic components immersed in the electrolytic solution, and the process of applying a positive potential to the electrode rod (anode) provided in the electrolytic solution. After the steps of It is characterized by providing a step of performing the above.

本発明では、外部電極における下地電極層の内部や、積層セラミック電子部品の積層体の内部に、潜在的に空隙などの構造欠陥を有する積層セラミック電子部品において、下地電極層上にめっき層を形成し、下地電極層の空隙などの構造欠陥部分から積層体の内部にめっき液が進入し、内部電極と誘電体層の隙間や、積層体内部における誘電体層の潜在的な空隙などの構造欠陥部分にめっき液が残留してしまった際、誘電体層同士の間や、誘電体層と内部電極との間において、めっき後に剥離が発生し得る積層セラミック電子部品を、事前に取り除くことが可能となる。 In the present invention, a plating layer is formed on the base electrode layer in a laminated ceramic electronic component having a potential structural defect such as a void inside the base electrode layer of the external electrode or inside the laminate of the laminated ceramic electronic component. However, the plating solution enters the inside of the laminate from the structural defect portion such as the void of the base electrode layer, and the structural defect such as the gap between the internal electrode and the dielectric layer and the potential void of the dielectric layer inside the laminate. When the plating solution remains in the portion, it is possible to remove in advance the laminated ceramic electronic parts that may cause peeling after plating between the dielectric layers or between the dielectric layer and the internal electrode. It becomes.

そのメカニズムとしては、加圧もしくは真空引きにより電解液が構造欠陥部分(内部電極露出部)に浸透し、そこに下地電極層を通じてマイナス電位が印加されることにより誘電体層と内部電極界面を結合させている酸化ニッケルが還元される。この還元が一定以上進行することで層間剥離が生じる。層間剥離が生じた積層セラミック電子部品は簡易測定により良品と区別可能であるため容易に除去可能であり、上記のような効果を得ることができる。 The mechanism is that the electrolytic solution permeates the structural defect portion (internal electrode exposed portion) by pressurization or evacuation, and a negative potential is applied to the structural defect portion (internal electrode exposed portion) to bond the dielectric layer and the internal electrode interface. The nickel oxide that is being made is reduced. Delamination occurs when this reduction proceeds beyond a certain level. The laminated ceramic electronic component in which delamination has occurred can be easily removed because it can be distinguished from a non-defective product by simple measurement, and the above-mentioned effect can be obtained.

また、特許文献1の電解液の役割は、積層体間にまたがったクラックに浸透し、導通させるのみであるため、すでに積層体間に発生し、なおかつ外部と導通しているクラックのみしか除去できない。しかし、本発明では、電解液に浸漬させた電解バレル装置を用いることで、連続的に積層セラミック電子部品の構造欠陥部分にマイナス電位を印加することが可能となる。これにより欠陥品のみに層間剥離が生じるため、内部電極が外部に露出している状態にある積層セラミック電子部品を全て層間剥離させ、除去することが可能となる。 Further, since the role of the electrolytic solution of Patent Document 1 is only to permeate and conduct the cracks straddling between the laminated bodies, only the cracks that have already occurred between the laminated bodies and are conducting to the outside can be removed. .. However, in the present invention, by using the electrolytic barrel device immersed in the electrolytic solution, it is possible to continuously apply a negative potential to the structurally defective portion of the laminated ceramic electronic component. As a result, delamination occurs only in the defective product, so that all the laminated ceramic electronic components in which the internal electrodes are exposed to the outside can be delaminated and removed.

本発明によれば、外部電極の下地電極層の内部や、積層体の内部において、潜在的に存在する空隙などの構造欠陥を有する積層セラミック電子部品を取り除くことが可能な積層セラミック電子部品のスクリーニング方法を提供することができる。 According to the present invention, screening of laminated ceramic electronic components capable of removing laminated ceramic electronic components having structural defects such as potential voids inside the base electrode layer of the external electrode or inside the laminated body. A method can be provided.

本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。 The above-mentioned object, other object, feature and advantage of the present invention will be further clarified from the description of the embodiment for carrying out the following invention with reference to the drawings.

積層セラミックコンデンサの一実施の形態を示す外観斜視図である。It is an external perspective view which shows one Embodiment of a monolithic ceramic capacitor. 積層セラミックコンデンサを示す図1のII-II線における断面図である。FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1 showing a monolithic ceramic capacitor. 積層セラミックコンデンサを示す図1のIII-III線における断面図である。FIG. 3 is a cross-sectional view taken along the line III-III of FIG. 1 showing a monolithic ceramic capacitor. (a)は、積層セラミックコンデンサにおける積層体の内部電極の対向電極部が2つに分割された構造を示す図である。(b)は、積層セラミックコンデンサにおける積層体の内部電極の対向電極部が3つに分割された構造を示す図である。(c)は、積層セラミックコンデンサにおける積層体の内部電極の対向電極部が4つに分割された構造を示す図である。(A) is a diagram showing a structure in which a counter electrode portion of an internal electrode of a laminated body in a laminated ceramic capacitor is divided into two. (B) is a diagram showing a structure in which a counter electrode portion of an internal electrode of a laminated body in a laminated ceramic capacitor is divided into three parts. (C) is a diagram showing a structure in which a counter electrode portion of an internal electrode of a laminated body in a laminated ceramic capacitor is divided into four parts. 本発明にかかる積層セラミックコンデンサのスクリーニングに使用される装置の模式図である。It is a schematic diagram of the apparatus used for the screening of the multilayer ceramic capacitor which concerns on this invention. 本発明にかかる積層セラミックコンデンサのスクリーニング方法を示すフローチャートである。It is a flowchart which shows the screening method of the laminated ceramic capacitor which concerns on this invention.

1.積層セラミック電子部品
本発明を適応することが可能な積層セラミック電子部品の一例として、本実施の形態では積層セラミックコンデンサを説明するけれども、バリスタなどの積層セラミック電子部品であってもよいということは言うまでもない。
1. 1. Laminated Ceramic Electronic Components As an example of laminated ceramic electronic components to which the present invention can be applied, a laminated ceramic capacitor will be described in this embodiment, but it goes without saying that a laminated ceramic electronic component such as a varistor may be used. stomach.

本発明を適応することが可能な積層セラミック電子部品の一例として、積層セラミックコンデンサ10について説明する。図1は、積層セラミックコンデンサの一実施の形態を示す外観斜視図である。図2は、積層セラミックコンデンサを示す図1のII-II線における断面図である。図3は、積層セラミックコンデンサを示す図1のIII-III線における断面図である。図4(a)は、積層セラミックコンデンサにおける積層体の内部電極の対向電極部が2つに分割された構造を示す図である。図4(b)は、積層セラミックコンデンサにおける積層体の内部電極の対向電極部が3つに分割された構造を示す図である。図4(c)は、積層セラミックコンデンサにおける積層体の内部電極の対向電極部が4つに分割された構造を示す図である。 The laminated ceramic capacitor 10 will be described as an example of a laminated ceramic electronic component to which the present invention can be applied. FIG. 1 is an external perspective view showing an embodiment of a monolithic ceramic capacitor. FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1 showing a monolithic ceramic capacitor. FIG. 3 is a cross-sectional view taken along the line III-III of FIG. 1 showing a monolithic ceramic capacitor. FIG. 4A is a diagram showing a structure in which the counter electrode portion of the internal electrode of the laminated body of the laminated ceramic capacitor is divided into two. FIG. 4B is a diagram showing a structure in which the counter electrode portion of the internal electrode of the laminated body of the laminated ceramic capacitor is divided into three parts. FIG. 4C is a diagram showing a structure in which the counter electrode portion of the internal electrode of the laminated body of the laminated ceramic capacitor is divided into four parts.

図1ないし図3に示すように、積層セラミックコンデンサ10は、直方体形状を有する積層体12を含む。 As shown in FIGS. 1 to 3, the laminated ceramic capacitor 10 includes a laminated body 12 having a rectangular parallelepiped shape.

(積層体12)
積層体12は、積層された複数の誘電体層14と複数の内部電極16とを含み、積層方向xに相対する第1の主面12aおよび第2の主面12bと、積層方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、積層方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fと、を含む。また、積層体12は、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体12の隣接する3面が交わる部分のことであり、稜線部とは、積層体12の隣接する2面が交わる部分のことである。さらに、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d、ならびに第1の端面12eおよび第2の端面12fの一部または全体に凹凸などが形成されていてもよい。
(Laminated body 12)
The laminated body 12 includes a plurality of laminated dielectric layers 14 and a plurality of internal electrodes 16, and is orthogonal to the first main surface 12a and the second main surface 12b facing the stacking direction x and the stacking direction x. The first side surface 12c and the second side surface 12d facing the width direction y, and the first end surface 12e and the second end surface 12f facing the length direction z orthogonal to the stacking direction x and the width direction y. including. Further, it is preferable that the laminated body 12 has rounded corners and ridges. The corner portion is a portion where three adjacent surfaces of the laminated body 12 intersect, and the ridge portion is a portion where two adjacent surfaces of the laminated body 12 intersect. Further, unevenness or the like is formed on a part or the whole of the first main surface 12a and the second main surface 12b, the first side surface 12c and the second side surface 12d, and the first end surface 12e and the second end surface 12f. It may have been.

積層体12の寸法は、第1の端面12eと第2の端面12fとを結ぶ長さ方向zの寸法Lが0.15mm以上6.8mm以下、第1の側面12cと第2の側面12dとを結ぶ幅方向yの寸法Wが0.07mm以上5.8mm以下、第1の主面12aと第2の主面12bとを結ぶ積層方向xの寸法Tが0.07mm以上2.9mm以下であることが好ましい。 The dimensions of the laminate 12 are such that the dimension L in the length direction z connecting the first end surface 12e and the second end surface 12f is 0.15 mm or more and 6.8 mm or less, and the first side surface 12c and the second side surface 12d. When the dimension W in the width direction y connecting the above is 0.07 mm or more and 5.8 mm or less, and the dimension T in the stacking direction x connecting the first main surface 12a and the second main surface 12b is 0.07 mm or more and 2.9 mm or less. It is preferable to have.

(誘電体層14)
誘電体層14は、複数の誘電体層14からなる外層部14aと、複数の誘電体層14と複数の内部電極16とからなる内層部14bとを含む。外層部14aは、積層体12の第1の主面12aおよび第2の主面12b側に位置し、第1の主面12aおよび第2の主面12bと最も第1の主面12aおよび第2の主面12bに近い内部電極16との間に位置する誘電体層14である。また、両外層部14aに挟まれた領域が内層部14bである。
(Dielectric layer 14)
The dielectric layer 14 includes an outer layer portion 14a composed of a plurality of dielectric layers 14 and an inner layer portion 14b composed of a plurality of dielectric layers 14 and a plurality of internal electrodes 16. The outer layer portion 14a is located on the side of the first main surface 12a and the second main surface 12b of the laminated body 12, and is the first main surface 12a and the second main surface 12b, and the first main surface 12a and the first main surface 12a. It is a dielectric layer 14 located between the internal electrode 16 near the main surface 12b of 2. Further, the region sandwiched between the two outer layer portions 14a is the inner layer portion 14b.

積層体12の誘電体層14のセラミック材料としては、例えば、BaTiO3、CaTiO3、SrZrO3、CaZrO3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。 As the ceramic material of the dielectric layer 14 of the laminated body 12, for example, a dielectric ceramic composed of a main component such as BaTiO 3 , CaTIO 3 , SrZrO 3 , and CaZrO 3 can be used. Further, those in which sub-components such as Mn compound, Fe compound, Cr compound, Co compound and Ni compound are added to these main components may be used.

そのほか、PZT系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミック、フェライトなどの磁性体セラミックを用いることもできる。また、圧電体セラミックを用いた場合は圧電部品として機能し、半導体セラミックを用いた場合はサーミスタとして機能し、磁性体セラミックを用いた場合はインダクタとして機能する。ただし、インダクタの場合、内部電極はコイル状の導体となる。 In addition, piezoelectric ceramics such as PZT-based ceramics, semiconductor ceramics such as spinel-based ceramics, and magnetic ceramics such as ferrite can also be used. Further, when a piezoelectric ceramic is used, it functions as a piezoelectric component, when a semiconductor ceramic is used, it functions as a thermistor, and when a magnetic ceramic is used, it functions as an inductor. However, in the case of an inductor, the internal electrode is a coiled conductor.

誘電体層14の1枚あたりの厚みは、0.7μm以上30μm以下であることが好ましい。誘電体層14の枚数は、外層部14aも含め10枚以上1000枚以下であることが好ましい。外層部14aの厚みは、50μm以上400μm以下であることが好ましい。 The thickness of each of the dielectric layers 14 is preferably 0.7 μm or more and 30 μm or less. The number of the dielectric layers 14 is preferably 10 or more and 1000 or less including the outer layer portion 14a. The thickness of the outer layer portion 14a is preferably 50 μm or more and 400 μm or less.

(内部電極16)
内部電極16は、複数の誘電体層14と交互に積層され、第1の端面12eに露出する第1の内部電極16aと、複数の誘電体層14と交互に積層され、第2の端面12fに露出する第2の内部電極16bとを有する。
(Internal electrode 16)
The internal electrodes 16 are alternately laminated with the plurality of dielectric layers 14, the first internal electrodes 16a exposed to the first end surface 12e, and the plurality of dielectric layers 14 are alternately laminated with the second end surface 12f. It has a second internal electrode 16b exposed to the surface.

第1の内部電極16aは、第2の内部電極16bと互いに対向する第1の対向電極部18aと、第1の対向電極部18aから積層体12の第1の端面12eに引き出される第1の引出電極部20aとを備えている。第1の内部電極16aの第1の引出電極部20aは、端部が積層体12の第1の端面12eの表面に引き出されており、露出部を形成している。 The first internal electrode 16a is a first opposed electrode portion 18a facing the second internal electrode 16b and a first facing electrode portion 18a drawn from the first counter electrode portion 18a to the first end surface 12e of the laminated body 12. It is provided with a drawer electrode portion 20a. The end of the first extraction electrode portion 20a of the first internal electrode 16a is drawn out to the surface of the first end surface 12e of the laminated body 12, and forms an exposed portion.

第2の内部電極16bは、第1の内部電極16aと互いに対向する第2の対向電極部18bと、第2の対向電極部18bから積層体12の第2の端面12fに引き出される第2の引出電極部20bとを備えている。第2の内部電極16bの第2の引出電極部20bは、端部が積層体12の第2の端面12fの表面に引き出されており、露出部を形成している。 The second internal electrode 16b is a second opposed electrode portion 18b that faces the first internal electrode 16a and is drawn from the second counter electrode portion 18b to the second end surface 12f of the laminated body 12. It is provided with a drawer electrode portion 20b. The end of the second drawer electrode portion 20b of the second internal electrode 16b is drawn out to the surface of the second end surface 12f of the laminated body 12, and forms an exposed portion.

対向電極部18は、第1の内部電極16aの対向電極部18aおよび第2の内部電極16bの対向電極部18bによって構成される。第1の対向電極部18aおよび第2の対向電極部18bの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、第1の対向電極部18aおよび第2の対向電極部18bのコーナー部を丸めたり、コーナー部を斜め(テーパー状)に形成してよい。 The counter electrode portion 18 is composed of a counter electrode portion 18a of the first internal electrode 16a and a counter electrode portion 18b of the second internal electrode 16b. The shapes of the first counter electrode portion 18a and the second counter electrode portion 18b are not particularly limited, but are preferably rectangular. However, the corners of the first counter electrode portion 18a and the second counter electrode portion 18b may be rounded or the corner portions may be formed diagonally (tapered).

引出電極部20は、第1の内部電極16aの引出電極部20aおよび第2の内部電極16bの引出電極部20bによって構成される。第1の引出電極部20aおよび第2の引出電極部20bの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、第1の引出電極部20aおよび第2の引出電極部20bのコーナー部を丸めたり、コーナー部を斜め(テーパー状)に形成してよい。 The extraction electrode portion 20 is composed of the extraction electrode portion 20a of the first internal electrode 16a and the extraction electrode portion 20b of the second internal electrode 16b. The shapes of the first drawer electrode portion 20a and the second drawer electrode portion 20b are not particularly limited, but are preferably rectangular. However, the corners of the first drawer electrode portion 20a and the second drawer electrode portion 20b may be rounded or the corner portions may be formed diagonally (tapered).

第1内部電極16aの第1の対向電極部18aおよび第2の内部電極16bの第2の対向電極部18bの幅と、第1の内部電極16aの第1の引出電極部20aおよび第2の内部電極16bの第2の引出電極部20bの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。 The width of the first counter electrode portion 18a of the first internal electrode 16a and the second counter electrode portion 18b of the second internal electrode 16b, and the width of the first extraction electrode portion 20a and the second lead electrode portion 20a of the first internal electrode 16a. The width of the second extraction electrode portion 20b of the internal electrode 16b may be formed to be the same width, or one of them may be formed to have a narrow width.

また、積層体12は、第1の内部電極16aおよび第2の内部電極16bと、第1の内部電極16aおよび第2の内部電極16bが対向する第1の対向電極部18aおよび第2の対向電極部18bと、第1の対向電極部18aおよび第2の対向電極部18bと第1の側面12cおよび第2の側面12dとの間に位置する積層体12の側部22a(Wギャップ)と、第1の対向電極部18aおよび第2の対向電極部18bと第1の端面12eおよび第2の端面12fとの間に位置し、第1の内部電極16aおよび第2の内部電極16bのいずれか一方の第1の引出電極部20aおよび第2の引出電極部20bを含む積層体12の端部22b(Lギャップ)とを含む。 Further, in the laminated body 12, the first internal electrode 16a and the second internal electrode 16b, and the first opposed electrode portion 18a and the second opposed electrode portion 18a and the second opposed electrode portion 18a and the second opposed electrode portion 18a and the second internal electrode 16b and the first internal electrode 16a and the second internal electrode 16b face each other. With the electrode portion 18b and the side portion 22a (W gap) of the laminate 12 located between the first counter electrode portion 18a and the second counter electrode portion 18b and the first side surface 12c and the second side surface 12d. , Which of the first internal electrode 16a and the second internal electrode 16b is located between the first counter electrode portion 18a and the second counter electrode portion 18b and the first end surface 12e and the second end surface 12f. It includes an end portion 22b (L gap) of the laminate 12 including one of the first extraction electrode portions 20a and the second extraction electrode portion 20b.

また、図4に示すように、内部電極16には、第1の端面12eおよび第2の端面12fのどちらにも引き出されない浮き内部電極16cが設けられており、浮き内部電極16cによって、対向電極部18が複数に分割された構造としてもよい。例えば、2連構造(図4(a)参照)、3連構造(図4(b)参照)、4連構造(図4(c)参照)である。4連以上の構造でもよいことは言うまでもない。このように、対向電極部18を複数個に分割した構造とすることによって、対向する内部電極16間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ10の高耐圧化を図ることができる。 Further, as shown in FIG. 4, the internal electrode 16 is provided with a floating internal electrode 16c that is not drawn out to either the first end surface 12e or the second end surface 12f, and is opposed by the floating internal electrode 16c. The electrode portion 18 may be divided into a plurality of structures. For example, it is a double structure (see FIG. 4A), a triple structure (see FIG. 4B), and a quadruple structure (see FIG. 4C). Needless to say, a structure of four or more stations may be used. By forming the counter electrode portion 18 into a plurality of parts in this way, a plurality of capacitor components are formed between the facing internal electrodes 16, and these capacitor components are connected in series. Therefore, the voltage applied to each capacitor component becomes low, and the withstand voltage of the monolithic ceramic capacitor 10 can be increased.

第1の内部電極16aおよび第2の内部電極16bは、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、Ag-Pd合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。 The first internal electrode 16a and the second internal electrode 16b may be appropriately used, for example, a metal such as Ni, Cu, Ag, Pd, Au, or an alloy containing at least one of these metals such as an Ag—Pd alloy. It can be made of a conductive material of.

本実施形態では、第1の内部電極16aの第1の対向電極部18aおよび第2の内部電極16bの第2の対向電極部18b同士が誘電体層14を介して対向することにより静電容量が形成され、コンデンサの特性が発現する。 In the present embodiment, the first counter electrode portion 18a of the first internal electrode 16a and the second counter electrode portion 18b of the second internal electrode 16b face each other via the dielectric layer 14 to form a capacitance. Is formed, and the characteristics of the capacitor are exhibited.

第1の内部電極16aおよび第2の内部電極16bのそれぞれの厚みは、例えば、0.2μm以上2.0μm以下であることが好ましい。内部電極16の枚数は、5枚以上500枚以下であることが好ましい。 The thickness of each of the first internal electrode 16a and the second internal electrode 16b is preferably, for example, 0.2 μm or more and 2.0 μm or less. The number of internal electrodes 16 is preferably 5 or more and 500 or less.

(外部電極24)
外部電極24は、第1の外部電極24aおよび第2の外部電極24bとを有する。
(External electrode 24)
The external electrode 24 has a first external electrode 24a and a second external electrode 24b.

第1の外部電極24aおよび第2の外部電極24bは、第1の端面12eおよび第2の端面12f上に位置している。なお、第1の外部電極24aおよび第2の外部電極24bは、第1の主面12a上の一部および第2の主面12b上の一部、第1の側面12c上の一部および第2の側面12d上の一部にまで延びて配置されていることが好ましい。少なくとも実装面側に位置する第2の主面上12b上の一部にまで延びて形成されていることが好ましい。 The first external electrode 24a and the second external electrode 24b are located on the first end surface 12e and the second end surface 12f. The first external electrode 24a and the second external electrode 24b are a part on the first main surface 12a, a part on the second main surface 12b, a part on the first side surface 12c, and the first. It is preferable that the surface 2 is arranged so as to extend to a part on the side surface 12d. It is preferable that it is formed so as to extend to at least a part on 12b on the second main surface located on the mounting surface side.

第1の外部電極24aは、第1の内部電極16aに接続されている。第2の外部電極24bは、第2の内部電極16bに接続されている。 The first external electrode 24a is connected to the first internal electrode 16a. The second external electrode 24b is connected to the second internal electrode 16b.

第1の外部電極24aおよび第2の外部電極24bは、下地電極層26とめっき層28とを有していることが好ましいが、必ずしもめっき層28を有していなくても良い。 The first external electrode 24a and the second external electrode 24b preferably have a base electrode layer 26 and a plating layer 28, but do not necessarily have to have the plating layer 28.

下地電極層26は、第1の下地電極層26aおよび第2の下地電極層26bを有する。下地電極層26は、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも1つを含む。 The base electrode layer 26 has a first base electrode layer 26a and a second base electrode layer 26b. The base electrode layer 26 includes at least one selected from a baking layer, a conductive resin layer, a thin film layer, and the like.

焼付け層は、ガラス成分と金属とを含む。焼付け層のガラス成分は、B、Si、Ba、Mg、Al、Li等から選ばれる少なくとも1つを含む。焼付け層の金属は、例えば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含む。焼付け層は、複数層であってもよい。 The baking layer contains a glass component and a metal. The glass component of the baking layer contains at least one selected from B, Si, Ba, Mg, Al, Li and the like. The metal of the baking layer contains at least one selected from, for example, Cu, Ni, Ag, Pd, Ag—Pd alloy, Au and the like. The baking layer may be a plurality of layers.

焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体12に塗布して焼き付けたものであり、内部電極16と同時焼成したものでもよく、内部電極16を焼成した後に焼き付けてもよい。 The baking layer is formed by applying a conductive paste containing glass and metal to the laminate 12 and baking it, and may be simultaneously fired with the internal electrode 16 or may be baked after the internal electrode 16 is fired.

第1の端面12eおよび第2の端面12fに位置する第1の下地電極層26aおよび第2の下地電極層26bの高さ方向中央部における第1の焼付け層および第2の焼付け層の厚みは、例えば、10μm以上200μm以下であることが好ましい。また、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d上に下地電極層26を設ける場合には、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d上に位置する第1の下地電極層26aおよび第2の下地電極層26bである長さ方向の中央部における第1の焼付け層および第2の焼付け層の厚みは、例えば、5μm以上50μm以下であることが好ましい。 The thickness of the first baking layer and the second baking layer at the central portion in the height direction of the first base electrode layer 26a and the second base electrode layer 26b located on the first end face 12e and the second end face 12f is For example, it is preferably 10 μm or more and 200 μm or less. Further, when the base electrode layer 26 is provided on the first main surface 12a and the second main surface 12b, the first side surface 12c and the second side surface 12d, the first main surface 12a and the second main surface 12a and the second main surface 12a are provided. The first baking layer and the second in the central portion in the length direction of the first base electrode layer 26a and the second base electrode layer 26b located on the surface 12b, the first side surface 12c and the second side surface 12d. The thickness of the baked layer is preferably 5 μm or more and 50 μm or less, for example.

導電性樹脂層は、熱硬化性樹脂および金属を含む。導電性樹脂層を形成する場合は、焼付け層を形成せずに積層体12上に直接形成してもよい。 The conductive resin layer contains a thermosetting resin and a metal. When forming the conductive resin layer, it may be formed directly on the laminated body 12 without forming the baking layer.

導電性樹脂層の熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。 As the thermosetting resin of the conductive resin layer, for example, various known thermosetting resins such as epoxy resin, phenol resin, urethane resin, silicone resin, and polyimide resin can be used. Among them, epoxy resin having excellent heat resistance, moisture resistance, adhesion and the like is one of the most suitable resins.

導電性樹脂層に含まれる熱硬化性樹脂は、導電性樹脂全体の体積に対して、25vol%以上65vol%以下で含まれていることが好ましい。 The thermosetting resin contained in the conductive resin layer is preferably contained in an amount of 25 vol% or more and 65 vol% or less with respect to the total volume of the conductive resin.

また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。 Further, it is preferable that the conductive resin layer contains a curing agent together with the thermosetting resin. When an epoxy resin is used as the base resin, various known compounds such as phenol-based, amine-based, acid anhydride-based, and imidazole-based compounds can be used as the curing agent for the epoxy resin.

導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性樹脂層に含まれる金属どうしが接触することにより、導電性樹脂層内部に通電経路が形成される。 The metal contained in the conductive resin layer mainly bears the electrical conductivity of the conductive resin layer. Specifically, when the metals contained in the conductive resin layer come into contact with each other, an energization path is formed inside the conductive resin layer.

導電性樹脂層に含まれる金属の形状は、特に限定されない。導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。また、導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性樹脂層に含まれる金属の平均粒径は、例えば、0.3μm以上10μm以下であってもよい。 The shape of the metal contained in the conductive resin layer is not particularly limited. As the metal contained in the conductive resin layer, a spherical metal, a flat metal, or the like can be used, but it is preferable to use a mixture of the spherical metal powder and the flat metal powder. Further, the average particle size of the metal contained in the conductive resin layer is not particularly limited. The average particle size of the metal contained in the conductive resin layer may be, for example, 0.3 μm or more and 10 μm or less.

導電性樹脂層に含まれる金属としては、Ag、Cu、またはそれらの合金を使用することができる。また、金属粉の表面にAgコーティングされたものを使用することができる。金属粉の表面にAgコーティングされたものを使用する際には金属粉としてCuやNiを用いることが好ましい。また、Cuに酸化防止処理を施したものを使用することもできる。 As the metal contained in the conductive resin layer, Ag, Cu, or an alloy thereof can be used. Further, a metal powder having an Ag coating on the surface can be used. When an Ag-coated metal powder is used, it is preferable to use Cu or Ni as the metal powder. Further, it is also possible to use Cu obtained by subjecting it to an antioxidant treatment.

導電性樹脂層の金属にAgの導電性金属粉を用いる理由としては、Agは金属の中でもっとも比抵抗が低いため電極材料に適しており、Agは貴金属であるため酸化せず耐候性が高いためである。なお、Agコーティングされた金属を用いる理由としては、上記のAgの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。 The reason for using Ag conductive metal powder as the metal of the conductive resin layer is that Ag is suitable as an electrode material because it has the lowest resistivity among metals, and Ag is a noble metal, so it does not oxidize and has weather resistance. Because it is expensive. The reason for using the Ag-coated metal is that the metal of the base material can be made inexpensive while maintaining the above-mentioned characteristics of Ag.

導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、35vol%以上75vol%以下で含まれていることが好ましい。 The metal contained in the conductive resin layer is preferably contained in an amount of 35 vol% or more and 75 vol% or less with respect to the total volume of the conductive resin.

導電性樹脂層は、複数層であってもよい。導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、積層体12上に直接配置されてもよい。 The conductive resin layer may be a plurality of layers. The conductive resin layer may be arranged on the baking layer so as to cover the baking layer, or may be arranged directly on the laminated body 12.

第1の端面12eおよび第2の端面12fに位置する第1の下地電極層26aおよび第2の下地電極層26bの高さ方向中央部における第1の導電性樹脂層および第2の導電性樹脂層の厚みは、例えば、10μm以上200μm以下であることが好ましい。また、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d上に下地電極層26を設ける場合には、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d上に位置する第1の下地電極層26aおよび第2の下地電極層26bである長さ方向zの中央部における第1の導電性樹脂層および第2の導電性樹脂層の厚みは、例えば、5μm以上50μm以下であることが好ましい。 The first conductive resin layer and the second conductive resin in the central portion in the height direction of the first base electrode layer 26a and the second base electrode layer 26b located on the first end face 12e and the second end face 12f. The thickness of the layer is preferably, for example, 10 μm or more and 200 μm or less. Further, when the base electrode layer 26 is provided on the first main surface 12a and the second main surface 12b, the first side surface 12c and the second side surface 12d, the first main surface 12a and the second main surface 12a and the second main surface 12a are provided. The first conductive resin layer in the central portion in the length direction z, which is the first base electrode layer 26a and the second base electrode layer 26b located on the surface 12b, the first side surface 12c and the second side surface 12d. The thickness of the second conductive resin layer is preferably 5 μm or more and 50 μm or less, for example.

導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる下地電極層26よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ10に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ10へのクラックを防止することができる。 Since the conductive resin layer contains a thermosetting resin, it is more flexible than the base electrode layer 26 made of, for example, a plating film or a fired product of a conductive paste. Therefore, even when a physical impact or an impact due to a thermal cycle is applied to the monolithic ceramic capacitor 10, the conductive resin layer functions as a buffer layer to prevent cracks in the monolithic ceramic capacitor 10. Can be done.

薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された1μm以下の層である。 The thin film layer is a layer having a thickness of 1 μm or less, which is formed by a thin film forming method such as a sputtering method or a thin film deposition method and in which metal particles are deposited.

(めっき層28)
めっき層28は、第1のめっき層28aと第2のめっき層28bとを有する。第1のめっき層28aは、第1の下地電極層26aを覆うように配置されている。第2のめっき層28bは、第2の下地電極層26bを覆うように配置されている。
(Plating layer 28)
The plating layer 28 has a first plating layer 28a and a second plating layer 28b. The first plating layer 28a is arranged so as to cover the first base electrode layer 26a. The second plating layer 28b is arranged so as to cover the second base electrode layer 26b.

めっき層28としては、例えば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含む。 The plating layer 28 includes, for example, at least one selected from Cu, Ni, Ag, Pd, Ag—Pd alloy, Au and the like.

めっき層28は複数層により形成されていてもよい。好ましくは、Niめっき層、Snめっき層の2層構造である。Niめっき層は、下地電極層26が積層セラミックコンデンサ10を実装する際のはんだによって侵食されることを防止することができ、Snめっき層は、積層セラミックコンデンサ10を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。 The plating layer 28 may be formed of a plurality of layers. A two-layer structure consisting of a Ni plating layer and a Sn plating layer is preferable. The Ni plating layer can prevent the base electrode layer 26 from being eroded by the solder when mounting the laminated ceramic capacitor 10, and the Sn plating layer has the wettability of the solder when mounting the laminated ceramic capacitor 10. Can be improved and easily implemented.

めっき層28の1層あたりの厚みは、2μm以上15μm以下であることが好ましい。 The thickness of the plating layer 28 per layer is preferably 2 μm or more and 15 μm or less.

なお、下地電極層26を設けずにめっき層28だけで外部電極24を形成してもよい。
以下、下地電極層26を設けずにめっき層28を設ける構造について説明する。
The external electrode 24 may be formed only by the plating layer 28 without providing the base electrode layer 26.
Hereinafter, a structure in which the plating layer 28 is provided without providing the base electrode layer 26 will be described.

第1の外部電極24aおよび第2の外部電極24bのそれぞれは、下地電極層26が設けられず、めっき層28が積層体12の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ10は、第1の内部電極16aまたは第2の内部電極16bに電気的に接続されるめっき層28を含む構造であってもよい。このような場合、前処理として積層体12の表面に触媒を配設した後で、めっき層28が形成されてもよい。 Each of the first external electrode 24a and the second external electrode 24b may not be provided with the base electrode layer 26, and the plating layer 28 may be directly formed on the surface of the laminated body 12. That is, the monolithic ceramic capacitor 10 may have a structure including a plating layer 28 electrically connected to the first internal electrode 16a or the second internal electrode 16b. In such a case, the plating layer 28 may be formed after the catalyst is disposed on the surface of the laminated body 12 as a pretreatment.

めっき層28は、積層体12の表面に形成される下層めっき層と、下層めっき層の表面に形成される上層めっき層とを含むことが好ましい。 The plating layer 28 preferably includes a lower plating layer formed on the surface of the laminated body 12 and an upper plating layer formed on the surface of the lower plating layer.

下層めっき層および上層めっき層はそれぞれ、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属または当該金属を含む合金を含むことが好ましい。 It is preferable that the lower plating layer and the upper plating layer each contain at least one metal selected from, for example, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi or Zn, or an alloy containing the metal.

下層めっき層は、はんだバリア性能を有するNiを用いて形成されることが好ましく、上層めっき層は、はんだ濡れ性が良好なSnやAuを用いて形成されることが好ましい。 The lower plating layer is preferably formed using Ni having solder barrier performance, and the upper plating layer is preferably formed using Sn or Au having good solder wettability.

また、例えば、第1の内部電極16aおよび第2の内部電極16bがNiを用いて形成される場合、下層めっき層は、Niと接合性のよいCuを用いて形成されることが好ましい。なお、上層めっき層は必要に応じて形成されればよく、第1の外部電極24aおよび第2の外部電極24bはそれぞれ、下層めっき層のみで構成されてもよい。 Further, for example, when the first internal electrode 16a and the second internal electrode 16b are formed using Ni, the lower plating layer is preferably formed using Cu having good bondability with Ni. The upper plating layer may be formed as needed, and the first external electrode 24a and the second external electrode 24b may each be composed of only the lower plating layer.

めっき層28は、上層めっき層を最外層としてもよいし、上層めっき層の表面にさらに他のめっき層を形成してもよい。 In the plating layer 28, the upper plating layer may be used as the outermost layer, or another plating layer may be formed on the surface of the upper plating layer.

下地電極層26を設けずにめっき層28を設ける構造におけるめっき層28の1層あたりの厚みは、1μm以上15μm以下であることが好ましい。 In a structure in which the plating layer 28 is provided without providing the base electrode layer 26, the thickness of the plating layer 28 per layer is preferably 1 μm or more and 15 μm or less.

めっき層28は、ガラスを含まないことが好ましい。めっき層28の単位体積あたりの金属割合は、99vol%以上であることが好ましい。 The plating layer 28 preferably does not contain glass. The metal ratio per unit volume of the plating layer 28 is preferably 99 vol% or more.

積層体12と外部電極24とを含む積層セラミックコンデンサ10の長さ方向zの寸法をLM寸法とする。LM寸法は、0.2mm以上7.0mm以下であることが好ましい。積層体12と外部電極24とを含む積層セラミックコンデンサ10の幅方向yの寸法をWM寸法とする。WM寸法は、0.1mm以上6.0mm以下であることが好ましい。積層体12と外部電極24とを含む積層セラミックコンデンサ10の積層方向xの寸法をTM寸法とする。TM寸法は、0.1mm以上3.0mm以下であることが好ましい。 The dimension in the length direction z of the multilayer ceramic capacitor 10 including the laminate 12 and the external electrode 24 is defined as the LM dimension. The LM size is preferably 0.2 mm or more and 7.0 mm or less. The dimension in the width direction y of the multilayer ceramic capacitor 10 including the laminate 12 and the external electrode 24 is defined as the WM dimension. The WM size is preferably 0.1 mm or more and 6.0 mm or less. The dimension of the laminated ceramic capacitor 10 including the laminated body 12 and the external electrode 24 in the laminating direction x is defined as the TM dimension. The TM dimension is preferably 0.1 mm or more and 3.0 mm or less.

2.積層セラミック電子部品の製造方法
次に、本発明を適応することが可能な積層セラミック電子部品の製造方法の一例として、積層セラミックコンデンサ10の製造方法について説明する。
2. 2. Method for Manufacturing Multilayer Ceramic Electronic Components Next, a method for manufacturing a monolithic ceramic capacitor 10 will be described as an example of a method for manufacturing a monolithic ceramic electronic component to which the present invention can be applied.

まず、誘電体シート、内部電極用の導電性ペーストを準備する。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。 First, a dielectric sheet and a conductive paste for internal electrodes are prepared. The dielectric sheet and the conductive paste for the internal electrode include a binder and a solvent, but known organic binders and organic solvents can be used.

次に、誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。 Next, the conductive paste for the internal electrode is printed on the dielectric sheet in a predetermined pattern by, for example, screen printing or gravure printing, to form the internal electrode pattern.

次に、内部電極パターンが印刷されていない外層用の誘電体シートを所定枚数積層し、その上に内部電極パターンが印刷された内層用の誘電体シートを順次積層し、さらに、その上に外層用の誘電体シートを所定枚数積層し、積層シートを作製する。 Next, a predetermined number of dielectric sheets for the outer layer on which the internal electrode pattern is not printed are laminated, and the dielectric sheets for the inner layer on which the internal electrode pattern is printed are sequentially laminated on the predetermined number of the dielectric sheets, and further, the outer layer is further laminated on the dielectric sheets for the inner layer. A predetermined number of dielectric sheets for use are laminated to prepare a laminated sheet.

次に、積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。 Next, the laminated sheet is pressed in the laminated direction by means such as a hydrostatic press to prepare a laminated block.

次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。 Next, the laminated block is cut to a predetermined size, and the laminated chips are cut out. At this time, the corners and ridges of the laminated chips may be rounded by barrel polishing or the like.

次に、積層チップを焼成し積層体を作製する。焼成温度は、誘電体や内部電極の材料にもよるが、900℃以上1300℃以下であることが好ましい。 Next, the laminated chips are fired to prepare a laminated body. The firing temperature is preferably 900 ° C. or higher and 1300 ° C. or lower, although it depends on the material of the dielectric and the internal electrode.

次に、積層体12の第1の端面12eおよび第2の端面12fに下地電極層26となる導電性ペーストを塗布し、下地電極層26を形成する。下地電極層26は、焼付け層、樹脂電極層、薄膜層などで形成することができる。 Next, the conductive paste to be the base electrode layer 26 is applied to the first end face 12e and the second end face 12f of the laminated body 12 to form the base electrode layer 26. The base electrode layer 26 can be formed of a baking layer, a resin electrode layer, a thin film layer, or the like.

焼付け層を形成する場合には、ガラス成分と金属とを含む導電性ペーストを例えばディッピングなどの方法により、塗布し、その後、焼き付け処理を行い、下地電極層26を形成する。この時の焼き付け処理の温度は、700℃以上900℃以下であることが好ましい。 When forming the baking layer, a conductive paste containing a glass component and a metal is applied by a method such as dipping, and then the baking treatment is performed to form the base electrode layer 26. The temperature of the baking process at this time is preferably 700 ° C. or higher and 900 ° C. or lower.

なお、下地電極層26を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体12上に直接形成してもよい。
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属を含む導電性樹脂ペーストを焼付け層上もしくは積層体12上に塗布し、250℃以上550℃以下の温度で熱処理を行い、熱硬化性樹脂を熱硬化させ、導電性樹脂層を形成する。この時の熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、熱硬化性樹脂の飛散を防ぎ、かつ、金属の酸化を防ぐため、酸素濃度は100ppm以下に抑えることが好ましい。
When the base electrode layer 26 is formed of the conductive resin layer, the conductive resin layer can be formed by the following method. The conductive resin layer may be formed on the surface of the baking layer, or the conductive resin layer may be formed directly on the laminated body 12 by itself without forming the baking layer.
As a method for forming the conductive resin layer, a conductive resin paste containing a thermosetting resin and a metal is applied on a baking layer or a laminate 12, and heat-treated at a temperature of 250 ° C. or higher and 550 ° C. or lower to be thermally cured. The sex resin is thermoset to form a conductive resin layer. The atmosphere at the time of heat treatment at this time is preferably an N 2 atmosphere. Further, in order to prevent the thermosetting resin from scattering and to prevent the metal from being oxidized, the oxygen concentration is preferably suppressed to 100 ppm or less.

また、下地電極層26を薄膜層で形成する場合は、スパッタ法または蒸着法等の薄膜形成法により下地電極層26を形成することができる。薄膜層で形成された下地電極層26は金属粒子が堆積された1μm以下の層とする。 When the base electrode layer 26 is formed of a thin film layer, the base electrode layer 26 can be formed by a thin film forming method such as a sputtering method or a thin film deposition method. The base electrode layer 26 formed of the thin film layer is a layer of 1 μm or less in which metal particles are deposited.

さらに、下地電極層26を設けずに積層体12の内部電極16の露出部にめっき層28を設けてもよい。その場合は、以下の方法で形成することができる。
積層体12の第1の端面12eおよび第2の端面12fにめっき処理を施し、内部電極16の露出部上にめっき層28を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき層の表面に形成される上層めっき層を同様に形成してもよい。
Further, the plating layer 28 may be provided on the exposed portion of the internal electrode 16 of the laminated body 12 without providing the base electrode layer 26. In that case, it can be formed by the following method.
The first end surface 12e and the second end surface 12f of the laminate 12 are subjected to a plating treatment to form a plating layer 28 on the exposed portion of the internal electrode 16. Either electrolytic plating or electroless plating may be used for the plating process, but electroless plating requires pretreatment with a catalyst or the like in order to improve the plating precipitation rate, which complicates the process. There is a demerit. Therefore, it is usually preferable to use electrolytic plating. As the plating method, it is preferable to use barrel plating. Further, if necessary, the upper plating layer formed on the surface of the lower plating layer may be formed in the same manner.

その後、下地電極層26の表面、導電性樹脂層の表面、下層めっき層の表面もしくは上層めっき層の表面に、めっき層28が形成される。Niめっき層およびSnめっき層は、たとえばバレルめっき法により、順次形成される。 After that, the plating layer 28 is formed on the surface of the base electrode layer 26, the surface of the conductive resin layer, the surface of the lower plating layer, or the surface of the upper plating layer. The Ni plating layer and the Sn plating layer are sequentially formed by, for example, a barrel plating method.

上記のようにして、本発明にかかる積層セラミック電子部品の一実施例である積層セラミックコンデンサ10が製造される。 As described above, the monolithic ceramic capacitor 10 which is an embodiment of the monolithic ceramic electronic component according to the present invention is manufactured.

3.積層セラミック電子部品のスクリーニング方法
本発明の積層セラミック電子部品のスクリーニング方法は、積層された複数の誘電体層14と、誘電体層14上に配置された複数の内部電極16とを有する積層体12と、積層体12の表面に配置される外部電極24と、を有する積層セラミック電子部品に適応することができる。
3. 3. Method for screening laminated ceramic electronic components The method for screening laminated ceramic electronic components of the present invention is a laminated body 12 having a plurality of laminated dielectric layers 14 and a plurality of internal electrodes 16 arranged on the dielectric layers 14. It can be applied to a laminated ceramic electronic component having an external electrode 24 arranged on the surface of the laminated body 12.

本発明を適応することが可能な積層セラミック電子部品のスクリーニング方法の一例として、積層セラミックコンデンサ10のスクリーニング方法について、図5および図6に基づいて説明する。図5は、本発明にかかる積層セラミックコンデンサのスクリーニングに使用される装置の模式図である。図6は、本発明にかかる積層セラミックコンデンサのスクリーニング方法を示すフローチャートである。 As an example of a method for screening laminated ceramic electronic components to which the present invention can be applied, a method for screening a laminated ceramic capacitor 10 will be described with reference to FIGS. 5 and 6. FIG. 5 is a schematic diagram of an apparatus used for screening a monolithic ceramic capacitor according to the present invention. FIG. 6 is a flowchart showing a screening method for a multilayer ceramic capacitor according to the present invention.

まず、積層セラミックコンデンサ10をバレル54に投入し、積層セラミックコンデンサ10が入ったバレル54ごと電解液52に浸し、真空引きを行うかまたは圧力を加える工程(S01)を行う。図5に示すように、複数個の積層セラミックコンデンサ10をバレル54に投入し、複数の積層セラミックコンデンサ10が入ったバレル54ごと電解液52の中に浸す。 First, the monolithic ceramic capacitor 10 is put into the barrel 54, the barrel 54 containing the monolithic ceramic capacitor 10 is immersed in the electrolytic solution 52, and a step (S01) of evacuating or applying pressure is performed. As shown in FIG. 5, a plurality of multilayer ceramic capacitors 10 are put into the barrel 54, and the barrel 54 containing the plurality of multilayer ceramic capacitors 10 is immersed in the electrolytic solution 52.

バレル54は、図5に示すように、中心軸Cに直交する方向の断面形状が六角形の多角筒状で有底のバレルである。バレル54は、中心軸Cを回転軸として図5の矢印の方向(R方向)に回転することができるように構成されている。 As shown in FIG. 5, the barrel 54 is a polygonal cylindrical bottomed barrel having a hexagonal cross-sectional shape in the direction orthogonal to the central axis C. The barrel 54 is configured to be able to rotate in the direction of the arrow (R direction) in FIG. 5 with the central axis C as the rotation axis.

なお、本発明で使用する電解液52は、中性水溶液またはアルカリ水溶液であり、中でも硫酸ナトリウムのような中性の金属塩水溶液や、炭酸ナトリウムやホウ酸ナトリウムのようなアルカリ金属塩水溶液を用いることが好ましい。これにより、酸化ニッケルの還元による層間剥離現象が促進されることで、本発明の効果をより確実なものにすることができる。 The electrolytic solution 52 used in the present invention is a neutral aqueous solution or an alkaline aqueous solution, and among them, a neutral metal salt aqueous solution such as sodium sulfate or an alkaline metal salt aqueous solution such as sodium carbonate or sodium borate is used. Is preferable. As a result, the delamination phenomenon due to the reduction of nickel oxide is promoted, so that the effect of the present invention can be further ensured.

真空引きを行う場合は、以下の手順により行うことが好ましい。
使用する電解液52の入った電解液槽50に積層セラミックコンデンサ10を浸漬させ、電解液槽50を真空チャンバー内に投入する。その後、常温(20℃±15℃)、10kPa以下で1分以上真空引きを行う。その後、大気圧(101kPa)に解放する。なお、真空引きを行う際に、積層セラミックコンデンサ10と導電性のショット60とをバレル54に一緒に投入した状態で行うことも可能である。
When evacuating, it is preferable to follow the procedure below.
The laminated ceramic capacitor 10 is immersed in the electrolytic solution tank 50 containing the electrolytic solution 52 to be used, and the electrolytic solution tank 50 is put into the vacuum chamber. Then, evacuate at room temperature (20 ° C. ± 15 ° C.) at 10 kPa or less for 1 minute or longer. After that, it is released to atmospheric pressure (101 kPa). It is also possible to perform the evacuation in a state where the laminated ceramic capacitor 10 and the conductive shot 60 are put together in the barrel 54.

圧力を加える場合は、以下の手順により行うことが好ましい。
使用する電解液52の入った電解液槽50に積層セラミックコンデンサ10を浸漬させ、電解液槽50を加圧チャンバー内に投入する。その後、常温(20℃±15℃)、0.2MPa以下で1分以上加圧を行う。その後、大気圧(101kPa)に解放する。なお、圧力を加える際に、積層セラミックコンデンサ10と導電性のショット60とをバレル54に一緒に投入した状態で行うことも可能である。
When applying pressure, it is preferable to follow the procedure below.
The laminated ceramic capacitor 10 is immersed in the electrolytic solution tank 50 containing the electrolytic solution 52 to be used, and the electrolytic solution tank 50 is charged into the pressure chamber. Then, pressurization is performed at room temperature (20 ° C. ± 15 ° C.) at 0.2 MPa or less for 1 minute or more. After that, it is released to atmospheric pressure (101 kPa). When applying pressure, it is also possible to carry out the process in a state where the monolithic ceramic capacitor 10 and the conductive shot 60 are put together in the barrel 54.

次に、バレル54に導電性のショット60をさらに投入し、積層セラミックコンデンサ10を電解液52に浸した状態でバレル54を回転させる工程(S02)を行う。積層セラミックコンデンサ10をバレル54に投入し、積層セラミックコンデンサ10が入ったバレル54ごと電解液52に浸し、真空引きを行うかまたは圧力を加える工程(S01)において、導電性のショット60を投入していない場合は、積層セラミックコンデンサ10が投入されたバレル54に導電性のショット60を投入する。したがって、バレル54内には、複数の積層セラミックコンデンサ10の他に導電性のショット60が投入されている。バレル54の回転速度は、3rpm以上30rpm以下であることが好ましい。 Next, a step (S02) of further charging the conductive shot 60 into the barrel 54 and rotating the barrel 54 with the laminated ceramic capacitor 10 immersed in the electrolytic solution 52 is performed. In the step (S01) in which the multilayer ceramic capacitor 10 is charged into the barrel 54, the barrel 54 containing the laminated ceramic capacitor 10 is immersed in the electrolytic solution 52, and vacuum is applied or pressure is applied, the conductive shot 60 is charged. If not, the conductive shot 60 is charged into the barrel 54 into which the multilayer ceramic capacitor 10 is charged. Therefore, in addition to the plurality of multilayer ceramic capacitors 10, a conductive shot 60 is charged in the barrel 54. The rotation speed of the barrel 54 is preferably 3 rpm or more and 30 rpm or less.

導通性のショット60は、例えば、スチールショット、カーボンショットなどを用いることができる。導通性のショット60の直径は、0.1mm以上10mm以下のものを用いることが好ましい。 As the conductive shot 60, for example, a steel shot, a carbon shot, or the like can be used. It is preferable to use a conductive shot 60 having a diameter of 0.1 mm or more and 10 mm or less.

次に、電解液52中に設けられた電極棒(アノード)56にプラス電位を印加する工程(S03)を行う。積層セラミックコンデンサ10と導電性のショット60とが入ったバレル54が浸漬される電解液52中に、電極棒(アノード)56が配置されており、電極棒(アノード)56にプラスの電位を印加できるようになっている。電極棒(アノード)56は、電解液52を通して電極棒(カソード)58と通電する。電極棒(アノード)56に印加する電位は2V以上15V以下、電解液52の温度は常温以上50℃以下、試験時間は10分ないし2時間であることが好ましい。 Next, a step (S03) of applying a positive potential to the electrode rod (anode) 56 provided in the electrolytic solution 52 is performed. An electrode rod (anode) 56 is arranged in the electrolytic solution 52 in which the barrel 54 containing the multilayer ceramic capacitor 10 and the conductive shot 60 is immersed, and a positive potential is applied to the electrode rod (anode) 56. You can do it. The electrode rod (anode) 56 energizes the electrode rod (cathode) 58 through the electrolytic solution 52. It is preferable that the potential applied to the electrode rod (anode) 56 is 2 V or more and 15 V or less, the temperature of the electrolytic solution 52 is normal temperature or more and 50 ° C. or less, and the test time is 10 minutes to 2 hours.

次に、電極棒(アノード)56にプラス電位を印加した状態でバレル54を回転させる工程(S04)を行う。積層セラミックコンデンサ10と導電性のショット60が入ったバレル54を、電解液52中に、電極棒(アノード)56にプラスの電位を印加した状態でバレル54を回転させる。これにより、電極棒(カソード)58から導電性のショット60を通じてマイナス電位が下地電極層26に印加され、その電位は下地電極層26を通じて内部電極16に印加される。これにより内部電極16と電解液52との間で酸化還元反応が起こり、誘電体層と内部電極界面の酸化ニッケルが還元される効果を得ることができる。 Next, a step (S04) of rotating the barrel 54 with a positive potential applied to the electrode rod (anode) 56 is performed. The barrel 54 containing the monolithic ceramic capacitor 10 and the conductive shot 60 is rotated in the electrolytic solution 52 with a positive potential applied to the electrode rod (anode) 56. As a result, a negative potential is applied from the electrode rod (cathode) 58 to the base electrode layer 26 through the conductive shot 60, and the potential is applied to the internal electrode 16 through the base electrode layer 26. As a result, a redox reaction occurs between the internal electrode 16 and the electrolytic solution 52, and the effect of reducing nickel oxide at the interface between the dielectric layer and the internal electrode can be obtained.

また、本発明では、バレル54を揺動させる工程(S04A)を含んでいてもよい。バレル54を揺動させる工程(S04A)では、例えば、バレル54を回転させながらバレル54が電解液槽50の液面70から露出しない範囲で、上下方向(V方向)または左右方向(H方向)に揺動を行う。好ましくは、バレル54の直径の1/4倍以上2倍以下の距離の上下方向(V方向)または左右方向(H方向)の揺動を1分間に3往復以上20往復以下行う。これにより、積層セラミックコンデンサ10と電解液52との接触効率が向上し、短時間での欠陥品の層間剥離が可能になる。 Further, the present invention may include a step (S04A) of swinging the barrel 54. In the step of swinging the barrel 54 (S04A), for example, while rotating the barrel 54, the barrel 54 is not exposed from the liquid level 70 of the electrolytic solution tank 50 in the vertical direction (V direction) or the horizontal direction (H direction). Swing to. It is preferable to swing in the vertical direction (V direction) or the horizontal direction (H direction) at a distance of 1/4 times or more and 2 times or less the diameter of the barrel 54 for 3 or more and 20 or less reciprocations per minute. As a result, the contact efficiency between the monolithic ceramic capacitor 10 and the electrolytic solution 52 is improved, and delamination of defective products is possible in a short time.

また、本発明では、バレル54を引き上げ、回転させる工程を含んでいてもよい。バレル54を引き上げ、回転させる工程では、例えば、約10分間バレル54を回転させた後、通電を停止してバレル54を電解液52中から引き上げ、空中で3rpm以上30rpm以下の回転速度で1分間回転させる。再びバレル54を電解液52に浸漬し、電極棒(アノード)56に通電しながら、回転させることにより電解スクリーニングを行う。以後、上記の操作(バレル54を引き上げ、回転させる工程)を繰り返して行う。これにより積層セラミックコンデンサ10近傍の電解液52の更新が行われるとともに、電解液52から引き上げられた状態でバレル54が回転することにより、バレル54内での積層セラミックコンデンサ10の攪拌状態が変化し、再度バレル54を電解液52に浸漬して回転させる際に、例えば、引上げ・回転操作を行う前には電解液52と接触していなかった部分が電解液52に接触するようになるなど、積層セラミックコンデンサ10と電解液52との接触効率が向上し、短時間での欠陥品の層間剥離が可能になる。 Further, the present invention may include a step of pulling up and rotating the barrel 54. In the step of pulling up and rotating the barrel 54, for example, after rotating the barrel 54 for about 10 minutes, the energization is stopped, the barrel 54 is pulled up from the electrolytic solution 52, and the barrel 54 is pulled up from the electrolytic solution 52 in the air at a rotation speed of 3 rpm or more and 30 rpm or less for 1 minute. Rotate. The barrel 54 is immersed in the electrolytic solution 52 again, and the electrode rod (anode) 56 is energized and rotated to perform electrolytic screening. After that, the above operation (step of pulling up and rotating the barrel 54) is repeated. As a result, the electrolytic solution 52 in the vicinity of the laminated ceramic capacitor 10 is updated, and the barrel 54 rotates while being pulled up from the electrolytic solution 52, so that the stirring state of the laminated ceramic capacitor 10 in the barrel 54 changes. When the barrel 54 is immersed in the electrolytic solution 52 again and rotated, for example, a portion that was not in contact with the electrolytic solution 52 before the pulling / rotating operation comes into contact with the electrolytic solution 52. The contact efficiency between the multilayer ceramic capacitor 10 and the electrolytic solution 52 is improved, and delamination of defective products is possible in a short time.

次に、積層セラミックコンデンサ10を洗浄する工程(S05)を行う。本発明では、一定時間、電極棒(アノード)56にプラス電位を印加し、バレル54を回転させた後、積層セラミックコンデンサ10を洗浄する。積層セラミックコンデンサ10を洗浄する工程では、バレル54の通電を停止して電解液槽50から引き上げる。バレル54を空中で3rpm以上30rpm以下の回転速度で1分間回転させる。洗浄液の入った洗浄槽にバレル54を浸漬し、3rpm以上30rpm以下の回転速度で1分間回転させる。洗浄液としては例えば純水を使用する。バレル54を引き上げ、空中で3rpm以上30rpm以下の回転速度で1分間回転させる。 Next, a step (S05) of cleaning the monolithic ceramic capacitor 10 is performed. In the present invention, a positive potential is applied to the electrode rod (anode) 56 for a certain period of time, the barrel 54 is rotated, and then the laminated ceramic capacitor 10 is washed. In the step of cleaning the multilayer ceramic capacitor 10, the energization of the barrel 54 is stopped and the capacitor 54 is pulled up from the electrolytic solution tank 50. The barrel 54 is rotated in the air at a rotation speed of 3 rpm or more and 30 rpm or less for 1 minute. The barrel 54 is immersed in a washing tank containing a washing liquid and rotated at a rotation speed of 3 rpm or more and 30 rpm or less for 1 minute. For example, pure water is used as the cleaning liquid. The barrel 54 is pulled up and rotated in the air at a rotation speed of 3 rpm or more and 30 rpm or less for 1 minute.

最後に、洗浄工程の後に、電気特性測定、耐圧試験もしくは超音波探傷試験を行う工程(S06)を行う。 Finally, after the cleaning step, a step (S06) of performing electrical characteristic measurement, pressure resistance test or ultrasonic flaw detection test is performed.

なお、本発明の積層セラミック電子部品のスクリーニング方法は、積層セラミック電子部品の外部電極24として下地電極層26とその表面にめっき層28とが形成された状態でスクリーニングすることも可能であるが、本発明の効果をより顕著なものにするためには、めっき層28が形成されていない状態(下地電極層26のみが形成された状態)でスクリーニングすることがより好ましい。 In the method for screening a laminated ceramic electronic component of the present invention, it is also possible to perform screening in a state where the base electrode layer 26 and the plating layer 28 are formed on the surface of the base electrode layer 26 as the external electrode 24 of the laminated ceramic electronic component. In order to make the effect of the present invention more remarkable, it is more preferable to perform screening in a state where the plating layer 28 is not formed (a state where only the base electrode layer 26 is formed).

電気特性測定、耐圧試験もしくは超音波探傷試験のそれぞれの方法は以下の通りである。 Each method of electrical characteristic measurement, withstand voltage test or ultrasonic flaw detection test is as follows.

(A)電気特性測定
電気特性測定としては、静電容量測定、誘電正接測定、絶縁抵抗測定がある。それぞれの測定方法の詳細は以下の通りである。
(a)静電容量測定
具体的には、Cメータを使用して交流電圧を積層セラミックコンデンサ10に印 加して、静電容量を測定する。
層間剥離品についてはこの静電容量値が良品より低下するため、静電容量値に閾 値を設けることで層間剥離品のみをスクリーニングできる。
(b)誘電正接測定
具体的には、LCRメータを用い交流電圧を積層セラミックコンデンサ10に印 加して、誘電正接を測定する。
層間剥離品についてはこの誘電正接値が良品より増加するため、誘電正接値に閾 値を設けることで層間剥離品のみをスクリーニングできる。
(c)絶縁抵抗測定
具体的には、直流電源から直流電圧を積層セラミックコンデンサ10に印加し、 電流計にて積層セラミックコンデンサ10を流れる漏れ電流値を測定する。この漏 れ電流値と直流電圧値とから積層セラミックコンデンサ10の絶縁抵抗値を算出し て求める。
層間剥離品についてはこの絶縁抵抗値が良品より低下するため、絶縁抵抗値に閾
値を設けることで層間剥離品のみをスクリーニングできる。
(A) Electrical characteristic measurement The electrical characteristic measurement includes capacitance measurement, dielectric loss tangent measurement, and insulation resistance measurement. The details of each measurement method are as follows.
(A) Capacitance measurement Specifically, an AC voltage is applied to the laminated ceramic capacitor 10 using a C meter, and the capacitance is measured.
Since the capacitance value of the delaminated product is lower than that of the non-defective product, only the delaminated product can be screened by setting a threshold value for the capacitance value.
(B) Dissipation factor measurement Specifically, an AC voltage is applied to the laminated ceramic capacitor 10 using an LCR meter to measure the dielectric loss tangent.
Since the dielectric loss tangent value of the delaminated product is higher than that of the non-defective product, only the delaminated product can be screened by setting a threshold value for the dielectric loss tangent value.
(C) Insulation resistance measurement Specifically, a DC voltage is applied to the multilayer ceramic capacitor 10 from a DC power supply, and the leakage current value flowing through the multilayer ceramic capacitor 10 is measured with an ammeter. The insulation resistance value of the monolithic ceramic capacitor 10 is calculated from the leakage current value and the DC voltage value.
Since the insulation resistance value of the delaminated product is lower than that of the non-defective product, only the delaminated product can be screened by setting a threshold value for the insulation resistance value.

(B)耐圧試験
具体的には、直流電源を用いて、積層セラミックコンデンサ10の定格を超える直流電圧を積層セラミックコンデンサ10に印加し、層間剥離品のみをショートさせる。その後、絶縁抵抗値を測定する。ショートに至った層間剥離品は絶縁抵抗値が良品より低下するため、ショートに至った層間剥離品のみをスクリーニングできる。
(B) Withstand voltage test Specifically, using a DC power supply, a DC voltage exceeding the rating of the multilayer ceramic capacitor 10 is applied to the multilayer ceramic capacitor 10, and only the delaminated product is short-circuited. Then, the insulation resistance value is measured. Since the delamination product that has caused a short circuit has a lower insulation resistance value than the non-defective product, only the delamination product that has caused a short circuit can be screened.

(C)超音波探傷試験
具体的には、積層セラミックコンデンサ10を積層方向xが上になるように整列させる。積層セラミックコンデンサ10に水中で超音波を照射する。その反射波を解析することにより欠陥の有無を検査する。
層間剥離品は底面波よりも早く反射波が返ってくるため、この差により層間剥離品をスクリーニングできる。
(C) Ultrasonic flaw detection test Specifically, the laminated ceramic capacitors 10 are aligned so that the stacking direction x faces up. The multilayer ceramic capacitor 10 is irradiated with ultrasonic waves in water. The presence or absence of defects is inspected by analyzing the reflected wave.
Since the delaminated product returns the reflected wave earlier than the bottom wave, the delaminated product can be screened based on this difference.

以上の方法により、本発明では、外部電極24における下地電極層26の内部や、積層セラミックコンデンサ10の積層体12の内部において、潜在的に空隙などの構造欠陥を有する積層セラミックコンデンサ10において、下地電極層26上にめっき層28を形成し、下地電極層26の空隙などの構造欠陥部分から積層体12の内部にめっき液が進入し、内部電極16と誘電体層14の隙間や、積層体12内部における誘電体層14の潜在的な空隙などの構造欠陥部分にめっき液が残留してしまった際、誘電体層14同士の間や、誘電体層14と内部電極16との間において、めっき後に剥離が発生し得る積層セラミックコンデンサ10を、事前に取り除くことが可能となる。 By the above method, in the present invention, in the laminated ceramic capacitor 10 having a potential structural defect such as a void in the inside of the base electrode layer 26 in the external electrode 24 or the inside of the laminated body 12 of the laminated ceramic capacitor 10, the base is used. The plating layer 28 is formed on the electrode layer 26, and the plating solution enters the inside of the laminated body 12 from structural defects such as voids in the base electrode layer 26, and the gap between the internal electrode 16 and the dielectric layer 14 and the laminated body are formed. When the plating solution remains in a structural defect portion such as a potential void of the dielectric layer 14 inside the 12th layer, between the dielectric layers 14 or between the dielectric layer 14 and the internal electrode 16. It is possible to remove the multilayer ceramic capacitor 10 that may be peeled off after plating in advance.

また、本発明では、バレル54を揺動させる工程(S04A)を含んでいてもよい。これにより、積層セラミックコンデンサ10と電解液52との接触効率が向上し、短時間での欠陥品の層間剥離が可能になる。 Further, the present invention may include a step (S04A) of swinging the barrel 54. As a result, the contact efficiency between the monolithic ceramic capacitor 10 and the electrolytic solution 52 is improved, and delamination of defective products is possible in a short time.

また、本発明で使用する電解液52は、中性水溶液またはアルカリ水溶液であり、中でも硫酸ナトリウムのような中性の金属塩水溶液や、炭酸ナトリウムやホウ酸ナトリウムのようなアルカリ金属塩水溶液を用いることが好ましい。これにより、酸化ニッケルの還元による層間剥離現象が促進されることで、本発明の効果をより確実なものにすることができる。 The electrolytic solution 52 used in the present invention is a neutral aqueous solution or an alkaline aqueous solution, and among them, a neutral metal salt aqueous solution such as sodium sulfate or an alkali metal salt aqueous solution such as sodium carbonate or sodium borate is used. Is preferable. As a result, the delamination phenomenon due to the reduction of nickel oxide is promoted, so that the effect of the present invention can be further ensured.

なお、本発明は、前記実施の形態に限定されるものではない。すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置または配置等に関して、様々な変更を加えることができるものであり、それらは、本発明に含まれるものである。 The present invention is not limited to the above embodiment. That is, various changes can be made to the above-described embodiments with respect to the mechanism, shape, material, quantity, position, arrangement, etc., without departing from the technical idea and scope of the present invention. They are, and they are included in the present invention.

10 積層セラミックコンデンサ(積層セラミック電子部品)
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 誘電体層
14a 外層部
14b 内層部
16 内部電極
16a 第1の内部電極
16b 第2の内部電極
16c 浮き内部電極
18 対向電極部
18a 第1の対向電極部
18b 第2の対向電極部
20 引出電極部
20a 第1の引出電極部
20b 第2の引出電極部
24 外部電極
24a 第1の外部電極
24b 第2の外部電極
26 下地電極層
26a 第1の下地電極層
26b 第2の下地電極層
28 めっき層
28a 第1のめっき層
28b 第2のめっき層
50 電解槽
52 電解液
54 バレル
56 電極棒(アノード)
58 電極棒(カソード)
60 導電性のショット
70 電解液面
x 積層方向
y 幅方向
z 長さ方向
L 長さ方向zの長さ
T 積層方向xの長さ
W 幅方向yの長さ
H 水平方向
V 垂直方向
R バレルの回転方向
C バレルの回転軸
10 Multilayer ceramic capacitors (multilayer ceramic electronic components)
12 Laminated body 12a First main surface 12b Second main surface 12c First side surface 12d Second side surface 12e First end surface 12f Second end surface 14 Dielectric layer 14a Outer layer part 14b Inner layer part 16 Internal electrode 16a First 1 internal electrode 16b 2nd internal electrode 16c floating internal electrode 18 counter electrode part 18a 1st counter electrode part 18b 2nd counter electrode part 20 drawer electrode part 20a 1st drawer electrode part 20b 2nd drawer electrode part 24 External electrode 24a First external electrode 24b Second external electrode 26 Base electrode layer 26a First base electrode layer 26b Second base electrode layer 28 Plating layer 28a First plating layer 28b Second plating layer 50 Electrolysis Tank 52 Electrolyte 54 Barrel 56 Electrode rod (anodee)
58 Electrode rod (cathode)
60 Conductive shot 70 Electrolyte level x Stacking direction y Width direction z Length direction L Length direction z length T Stacking direction x length W Width direction y length H Horizontal direction V Vertical direction R Barrel Direction of rotation C Barrel rotation axis

Claims (7)

積層された複数の誘電体層と、前記誘電体層上に配置された複数の内部電極とを有する積層体と、
前記積層体の表面に配置される外部電極と、
を有する積層セラミック電子部品のスクリーニング方法であって、
前記積層セラミック電子部品をバレルに投入し、前記積層セラミック電子部品が入ったバレルごと電解液に浸し、真空引きを行うかまたは圧力を加える工程と、
前記バレルに導電性のショットをさらに投入し、前記積層セラミック電子部品を電解液に浸した状態でバレルを回転させる工程と、
前記電解液中に設けられた電極棒(アノード)にプラス電位を印加する工程と、
前記電極棒(アノード)にプラス電位を印加した状態でバレルを回転させる工程と、
前記積層セラミック電子部品を洗浄する工程と、
前記洗浄工程の後に、電気特性測定、耐圧試験もしくは超音波探傷試験を行う工程と、
を備える、積層セラミック電子部品のスクリーニング方法。
A laminate having a plurality of laminated dielectric layers and a plurality of internal electrodes arranged on the dielectric layer.
An external electrode arranged on the surface of the laminate and
Is a screening method for laminated ceramic electronic components with
A step of putting the laminated ceramic electronic component into a barrel, immersing the barrel containing the laminated ceramic electronic component in an electrolytic solution, and performing vacuuming or applying pressure.
A step of further injecting a conductive shot into the barrel and rotating the barrel while the laminated ceramic electronic component is immersed in an electrolytic solution.
The step of applying a positive potential to the electrode rod (anode) provided in the electrolytic solution, and
The process of rotating the barrel with a positive potential applied to the electrode rod (anode), and
The process of cleaning the laminated ceramic electronic components and
After the cleaning step, a step of performing electrical property measurement, pressure resistance test or ultrasonic flaw detection test, and
A method for screening laminated ceramic electronic components.
積層された複数の誘電体層と、前記誘電体層上に配置された複数の内部電極とを有する積層体と、
前記積層体の表面に配置される外部電極と、
を有する積層セラミック電子部品のスクリーニング方法であって、
前記積層セラミック電子部品と導電性のショットとをバレルに投入し、前記積層セラミック電子部品が入ったバレルごと電解液に浸し、真空引きを行うかまたは圧力を加える工程と、
前記積層セラミック電子部品を電解液に浸した状態でバレルを回転させる工程と、
前記電解液中に設けられた電極棒(アノード)にプラス電位を印加する工程と、
前記電極棒(アノード)にプラス電位を印加した状態でバレルを回転させる工程と、
前記積層セラミック電子部品を洗浄する工程と、
前記洗浄工程の後に、電気特性測定、耐圧試験もしくは超音波探傷試験を行う工程と、
を備える、積層セラミック電子部品のスクリーニング方法。
A laminate having a plurality of laminated dielectric layers and a plurality of internal electrodes arranged on the dielectric layer.
An external electrode arranged on the surface of the laminate and
Is a screening method for laminated ceramic electronic components with
A step of putting the laminated ceramic electronic component and a conductive shot into a barrel, immersing the barrel containing the laminated ceramic electronic component in an electrolytic solution, and evacuating or applying pressure.
The process of rotating the barrel while the laminated ceramic electronic component is immersed in the electrolytic solution,
The step of applying a positive potential to the electrode rod (anode) provided in the electrolytic solution, and
The process of rotating the barrel with a positive potential applied to the electrode rod (anode), and
The process of cleaning the laminated ceramic electronic components and
After the cleaning step, a step of performing electrical property measurement, pressure resistance test or ultrasonic flaw detection test, and
A method for screening laminated ceramic electronic components.
前記積層セラミック電子部品の外部電極は、下地電極層のみが形成されていることを特徴とする、請求項1または請求項2に記載の積層セラミック電子部品のスクリーニング方法。 The method for screening a laminated ceramic electronic component according to claim 1 or 2, wherein only the base electrode layer is formed on the external electrode of the laminated ceramic electronic component. 前記バレルを揺動させる工程をさらに備える、請求項1ないし請求項3に記載の積層セラミック電子部品のスクリーニング方法。 The method for screening a laminated ceramic electronic component according to claim 1 to 3, further comprising a step of swinging the barrel. 前記電解液は、中性水溶液またはアルカリ水溶液である、請求項1ないし請求項4に記載の積層セラミック電子部品のスクリーニング方法。 The method for screening a laminated ceramic electronic component according to claim 1 to 4, wherein the electrolytic solution is a neutral aqueous solution or an alkaline aqueous solution. 前記電解液の中性水溶液は、硫酸ナトリウム水溶液である、請求項5に記載の積層セラミック電子部品のスクリーニング方法。 The method for screening a laminated ceramic electronic component according to claim 5, wherein the neutral aqueous solution of the electrolytic solution is a sodium sulfate aqueous solution. 前記電解液のアルカリ水溶液は、炭酸ナトリウム水溶液またはホウ酸ナトリウム水溶液である、請求項5に記載の積層セラミック電子部品のスクリーニング方法。 The method for screening laminated ceramic electronic components according to claim 5, wherein the alkaline aqueous solution of the electrolytic solution is a sodium carbonate aqueous solution or a sodium borate aqueous solution.
JP2018113333A 2018-06-14 2018-06-14 Screening method for laminated ceramic electronic components Active JP7067296B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018113333A JP7067296B2 (en) 2018-06-14 2018-06-14 Screening method for laminated ceramic electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018113333A JP7067296B2 (en) 2018-06-14 2018-06-14 Screening method for laminated ceramic electronic components

Publications (2)

Publication Number Publication Date
JP2019216206A JP2019216206A (en) 2019-12-19
JP7067296B2 true JP7067296B2 (en) 2022-05-16

Family

ID=68918892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018113333A Active JP7067296B2 (en) 2018-06-14 2018-06-14 Screening method for laminated ceramic electronic components

Country Status (1)

Country Link
JP (1) JP7067296B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024010773A (en) * 2022-07-13 2024-01-25 株式会社村田製作所 Manufacturing method of electronic components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008169412A (en) 2007-01-10 2008-07-24 Tdk Corp Method for adjusting concentration of metal ion, device for adjusting concentration of metal ion, and plating method
WO2015146758A1 (en) 2014-03-26 2015-10-01 株式会社村田製作所 Production method for ceramic electronic components

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354378A (en) * 1998-06-08 1999-12-24 Matsushita Electric Ind Co Ltd Electrode forming method for ceramic electronic parts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008169412A (en) 2007-01-10 2008-07-24 Tdk Corp Method for adjusting concentration of metal ion, device for adjusting concentration of metal ion, and plating method
WO2015146758A1 (en) 2014-03-26 2015-10-01 株式会社村田製作所 Production method for ceramic electronic components

Also Published As

Publication number Publication date
JP2019216206A (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US9870866B2 (en) Multilayer electronic component
KR101141399B1 (en) Laminated electronic component and manufacturing method therefor
KR101141327B1 (en) Laminated electronic component and manufacturing method therefor
JP6020503B2 (en) Multilayer ceramic electronic components
US12142437B2 (en) Multilayer ceramic capacitor
JP2014146669A (en) Multilayer ceramic electronic component
JP2021052129A (en) Multilayer ceramic electronic component
JP2021002604A (en) Multilayer ceramic electronic component
US12148573B2 (en) Multilayer ceramic electronic component with a stress applied Ni plated layer
JP2021044317A (en) Multilayer ceramic electronic component
JP5045734B2 (en) Electronic component manufacturing method and electronic component
JP5195820B2 (en) Manufacturing method of multilayer capacitor and multilayer capacitor
JP7067296B2 (en) Screening method for laminated ceramic electronic components
KR102527062B1 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
JP2021027284A (en) Multilayer ceramic capacitor
JP2021015925A (en) Multilayer ceramic capacitor
JP2019197845A (en) Manufacturing method of laminated ceramic electronic component
EP4293691B1 (en) Multilayer ceramic capacitor (mlcc)
JP7105615B2 (en) Ceramic electronic component and manufacturing method thereof
JP2021168337A (en) Multilayer ceramic capacitor
US12334272B2 (en) Multilayer electronic component
CN216435565U (en) Chip type electronic element
WO2024127806A1 (en) Laminated ceramic electronic component and method for manufacturing same
CN121569356A (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP2021166214A (en) Multilayer ceramic capacitor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220411

R150 Certificate of patent or registration of utility model

Ref document number: 7067296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150