JP7068380B2 - How to make a dresser - Google Patents
How to make a dresser Download PDFInfo
- Publication number
- JP7068380B2 JP7068380B2 JP2020082197A JP2020082197A JP7068380B2 JP 7068380 B2 JP7068380 B2 JP 7068380B2 JP 2020082197 A JP2020082197 A JP 2020082197A JP 2020082197 A JP2020082197 A JP 2020082197A JP 7068380 B2 JP7068380 B2 JP 7068380B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- dresser
- chip
- chip portion
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Polishing Bodies And Polishing Tools (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding-Machine Dressing And Accessory Apparatuses (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明の実施形態は、ドレッサーの製造方法に関する。 Embodiments of the present invention relate to a method of manufacturing a dresser.
半導体装置の製造プロセスにおいて、溝に埋め込まれた絶縁膜、金属膜、多結晶ケイ素
膜等を平坦化するための技術として化学機械研磨(Chemical Mechanic
al Polishing:CMP)が知られている。CMPでは、繰り返しの研磨に伴
い研磨パッドの表面が変形し研磨能力が低下するため、この低下を抑制するために一定時
間毎にドレッサーを用いて研磨パッドをドレッシングする。
Chemical Mechanical Polishing (Chemical Mechanical) as a technique for flattening insulating films, metal films, polycrystalline silicon films, etc. embedded in grooves in the manufacturing process of semiconductor devices.
al Polishing (CMP) is known. In CMP, the surface of the polishing pad is deformed with repeated polishing and the polishing ability is lowered. Therefore, in order to suppress this deterioration, the polishing pad is dressed with a dresser at regular intervals.
本実施形態が解決しようとする課題は、高生産性に優れたドレッサーの製造方法を提供
する。
The problem to be solved by this embodiment is to provide a method for manufacturing a dresser having excellent high productivity.
実施形態のドレッサーの製造方法は、Siウエハ上にSiとOを含む膜を形成し、Si
とOを含む膜上にレジスト膜を形成し、SiとOを含む膜とレジスト膜を円形状にパター
ニングし、パターニング後のSiとOを含む膜とレジスト膜をマスクにして、Siウエハ
をエッチングすることにより、Siウエハに突起を形成し、突起を有するSiウエハをダ
イシングにより個片化してチップ部を形成し、チップ部の突起上にダイヤモンド薄膜層を
形成し、台金上にダイヤモンド薄膜層が形成されたチップ部を設けることにより形成され
る。
In the method of manufacturing a dresser of the embodiment, a film containing Si and O is formed on a Si wafer, and Si is formed.
A resist film is formed on the film containing Si and O, and the film containing Si and O and the resist film are puttered in a circular shape.
Si wafer by masking the film containing Si and O after patterning and the resist film.
By etching, a protrusion is formed on the Si wafer, and the Si wafer having the protrusion is formed.
The chip part is formed by individualizing by icing, and a diamond thin film layer is formed on the protrusion of the chip part.
It is formed by forming and providing a chip portion on which a diamond thin film layer is formed on a base metal .
以下、発明を実施するための実施形態について説明する。 Hereinafter, embodiments for carrying out the invention will be described.
(第1の実施形態)
第1の実施形態に係るドレッサーについて図1乃至図7を参照して説明する。なお、以
下の図面の記載において、同一な部分には同一の符号で表している。ただし、図面は厚さ
と平面寸法との関係、比率等は現実のものとは異なり、模式的なものである。
(First Embodiment)
The dresser according to the first embodiment will be described with reference to FIGS. 1 to 7. In the description of the following drawings, the same parts are represented by the same reference numerals. However, in the drawings, the relationship between the thickness and the plane dimensions, the ratio, etc. are different from the actual ones and are schematic.
第1の実施形態に係るドレッサー1の構成を図1及び図2を用いて説明する。図1は本
実施形態のドレッサー1の作用面を示す平面模式図である。なお、作用面とは例えば研磨
パッド等のドレッシング対象物と対向する面のことである。
The configuration of the
図1に示すように、ドレッサー1の作用面は台金10上に複数のチップ部20を有する
。台金10は例えばステンレス(SUS)や鉄を含むがその材料は特に限定されない。チ
ップ部20はたとえばSiウエハ(Si基板)より形成される。チップ部20の大きさは
例えば、1mm~50mmであるが、本実施形態においてチップ部20の大きさは特に限
定されない。また、本実施形態のドレッサー1のチップ部20の数も特に限定されないが
、チップ部20が複数個あることで均一にドレッシングされやすくなる。
As shown in FIG. 1, the working surface of the
次にチップ部20の詳細について説明する。図2(a)はチップ部20の平面模式図、
図2(b)は図2(a)のA-A‘断面を示す断面模式図である。
Next, the details of the
FIG. 2B is a schematic cross-sectional view showing a cross section taken along the line AA'of FIG. 2A.
図2(a)、(b)に示すように、チップ部20は基板21と基板21上の複数の突起
22とを有する。突起22は例えば半径0.15mm程度の円錐形状を有する。チップ部
20において、1つのチップ部20内にできるだけ多くの突起22を形成するために突起
22は例えばハニカム状に並んでいる。突起22は例えばSiを含み、基板21と一体化
している。図2(b)に示すように、突起22上にはダイヤモンド薄膜層23が形成され
ている。ダイヤモンド薄膜層23は突起22及び突起22から露出した基板21を含むチ
ップ部20の全面に亘って形成される。また、ダイヤモンド薄膜層23の厚みは略均一に
形成されている。なお、チップ部20における突起22の配置は図2のように限定されな
い。
As shown in FIGS. 2A and 2B, the
次に、図3乃至図6を用いて、本実施形態のチップ部及びドレッサーの製造方法につい
て説明する。
Next, a method of manufacturing the chip portion and the dresser of the present embodiment will be described with reference to FIGS. 3 to 6.
図3及び図4はSiウエハの一部の領域を示す断面模式図である。なお、以下の製造方
法においてSiウエハ内の位置による偏り等は無く、ウエハ全面に亘り略均一な構造に形
成されるものとする。
3 and 4 are schematic cross-sectional views showing a part of a region of a Si wafer. In the following manufacturing method, there is no bias due to the position in the Si wafer, and the structure is formed to be substantially uniform over the entire surface of the wafer.
図3(a)に示すように、まずSiウエハを用意する。Siウエハ上に下地膜30をCV
D(Chemical Vapor Deposition)法を用いて形成する。下地
膜30は、例えば500nm程度のTEOS膜である。本実施形態では、Siウエハは半
導体製造プロセスにおいて一般的に用いられ、低価格で一定の硬度を有するため適してい
る。特に面方位が(111)面のSiウエハ(Si(111))は、結晶面方位が??って
いるためビッカーズ硬度(Gpa)が高く(例えば、10.6Gpa以上)、より適して
いる。さらには、他の高硬度材料と比較して熱膨張係数がダイヤモンドと同程度(例えば
2.56×10‐6/K以下)なため適している。なお、Si(111)とは結晶内でS
i間の距離が等しくなるような原子配列を有する構造のことを言う。
As shown in FIG. 3A, first, a Si wafer is prepared. CV the
It is formed by using the D (Chemical Vapor Deposition) method. The
It refers to a structure having an atomic arrangement such that the distances between i are equal.
次に、図3(b)に示すように下地膜30上にレジスト膜40を形成する。レジスト膜
40は例えばi線用レジスト膜である。その後例えば図5に示すようなマスクを介して例
えばi線によってレジスト膜を露光する。ただし、波長等は特に限定されない。
Next, the
次に、図3(c)に示すように、露光されたレジスト膜40を現像した後、ドライエッ
チングによってレジスト膜40をマスクに下地膜30を略垂直にエッチングする。この時
、例えばCF4ガス等を用いる。
Next, as shown in FIG. 3C, after developing the exposed resist
次に、図3(d)に示すように、Siウエハのエッチングを行う。例えば、SF6=7
0secm、C4F8=200sccm、O2=500sccmの混合ガスを用いてエッチ
ングを行う。同条件下でさらにエッチングを進めると、図4(a)に示すように、Siウ
エハの上端が角の円錐形状に近づく。同時に、レジスト膜40及び下地膜30の大きさも
縮小していく。最終的には、Siウエハに複数の円錐状の突起22が形成される(図4(
b))。縮小したレジスト膜40及び下地膜30は突起22間に落下する。
Next, as shown in FIG. 3D, the Si wafer is etched. For example, SF6 = 7
Etching is performed using a mixed gas of 0 secm, C4F8 = 200 sccm, and O2 = 500 sccm. When the etching is further advanced under the same conditions, the upper end of the Si wafer approaches the conical shape of the corner as shown in FIG. 4 (a). At the same time, the sizes of the resist
b)). The reduced resist
次に、アッシャー又はNH4OH洗浄等によって縮小したレジスト膜40及び下地膜3
0を除去する。以上の工程により、例えば円錐形状等の所望の形状の突起が形成されたS
iウエハが得られる。
Next, the resist
Remove 0. By the above steps, a protrusion having a desired shape such as a conical shape is formed.
i-wafer is obtained.
次に、上述した複数の円錐形状の突起22が形成されたSiウエハを個片化するため、
所望のサイズにダイシングし、ベースプレートとなるチップ部20を得る(図6(a))。
チップ部20は例えば、300mmウエハの場合160チップ以上、200mmウエハの
場合70チップ以上取得可能であるが、チップ数は特に限定されない。
Next, in order to individualize the Si wafer on which the plurality of
Dicing to a desired size obtains a
For example, the
次に、チップ部20上にダイヤモンド薄膜層23を形成する。ダイヤモンド薄膜層23
は、例えばプラズマCVD法を用い、減圧容器の中に設けられる接地した陽極上にチップ
部20を置いて800度に加熱する。その後メタンと水素の混合気体を減圧下に流入させ
、陰極に直流1000V程度をかけ、異常グロー放電を行うことにより形成される。なお
、上記の形成方法は一例である。上記のようにして、ダイヤモンド薄膜層23が形成され
た突起22を有するチップ部20を得る。
Next, the diamond
For example, using a plasma CVD method, a
次に、図6(b)に示すように、チップ部20の突起22形成面の裏面に樹脂を塗布し
、例えばステンレス(SUS)等を含む台金10に貼付する。樹脂は、例えばエポキシ樹
脂とアミン系接着剤との混合剤又はエポキシ樹脂とポリアミドアミン系接着剤との混合剤
を用いる。台金10は例えば、リング状構造を有するが特に限定されない。
Next, as shown in FIG. 6B, a resin is applied to the back surface of the
以上のようにして、本実施形態のドレッサー1が完成する。
As described above, the
次に、本実施形態に係るドレッサー1を用いた具体例について説明する。
Next, a specific example using the
図7はドレッサー1を用いた具体例である研磨装置100の構成示す模式図である。図
7に示すように、研磨装置100はドレッシング機構2、研磨ヘッド3、ノズル4、研磨
パッド5、回転テーブル6を有する。また、この他に一部図示しない構成があっても良い
。
FIG. 7 is a schematic diagram showing the configuration of the polishing apparatus 100, which is a specific example using the
回転テーブル6は、図示しない回転軸に下から支承され、回転軸が外部の駆動装置によ
り回転駆動されることによって所定速度で回転する。
The rotary table 6 is supported from below by a rotary shaft (not shown), and the rotary shaft is rotationally driven by an external drive device to rotate at a predetermined speed.
研磨ヘッド3の下部には半導体ウエハが位置する。ウエハは、研磨対象面を研磨パッド
5に対向するように設置され、研磨ヘッド3に保持される。研磨ヘッド3は、ウエハを回
転テーブル6に押圧可能な機構等が備えられている。
A semiconductor wafer is located below the polishing
回転テーブル6の上方にはスラリーを吐出するノズル4が配置されている。スラリーは
、例えば二酸化セリウムを砥粒としたものである。
A
研磨処理時には、ノズル4から研磨パッド5上にスラリーを供給し、研磨ヘッド3を降
下させることによってウエハを研磨パッド5に接触させる。そして、回転テーブル6およ
び研磨ヘッド3を同一方向に回転させる。このようにして、ウエハ上に設けられた所定の
研磨対象材料を研磨することで半導体装置を製造する。
During the polishing process, the slurry is supplied from the
また、ドレッシング機構2には研磨パッド5側にドレッサー1が設けられている。ドレ
ッサー1は研磨パッド5と対向する面(作用面)にチップ部20の複数の突起22が位置
するように配置されている。ドレッシング機構2は、ウエハの研磨中または研磨前後にド
レッサー1を回転させ、ドレッサー1を揺動させながら研磨パッド5の目立てを行う。ド
レッシング機構2が設けられることで、ウエハの通過領域の表面を万遍なく目立てするこ
とが可能になる。
Further, the
以上、本実施形態に係るドレッサー1によれば、Si基板上にダイヤモンド薄膜層を成
膜するため、金属系の基板にダイヤモンド薄膜層を成膜する場合と比較して高温環境に強
いドレッサーを形成することが可能になる。例えば、ダイヤモンド薄膜層の成膜時に80
0度の高温環境下に晒した時に金属が溶出し、金属中の炭素が成長してすす状になると言
う問題を回避できる。また、Si基板とダイヤモンドの熱膨張係数が同程度のため、高温
環境下においてダイヤモンドとの熱膨張係数の差が大きいことによりダイヤモンド薄膜層
にクラックが発生してしまう虞を回避できる。
As described above, according to the
It is possible to avoid the problem that the metal elutes when exposed to a high temperature environment of 0 ° C., and the carbon in the metal grows and becomes soot-like. Further, since the coefficient of thermal expansion of the Si substrate and that of diamond are about the same, it is possible to avoid the possibility that cracks occur in the diamond thin film layer due to the large difference in the coefficient of thermal expansion from that of diamond in a high temperature environment.
さらには、Si基板を円錐形状に加工し突起を形成するため、より効率的に研磨パッド
のドレッシングが可能になり、また、四角錐や他の突起形状と比較して、突起間に研磨パ
ッドの屑が溜まりにくくなる。
Furthermore, since the Si substrate is processed into a conical shape to form protrusions, it is possible to dress the polishing pad more efficiently, and compared to quadrangular pyramids and other protrusion shapes, the polishing pad between the protrusions can be dressed. It becomes difficult for waste to collect.
本実施形態に係るドレッサー1の製造方法によれば、Siウエハに突起を形成した後に
ダイシング工程により複数のチップ状にダイシングし、得たチップ部を台金に取り付ける
。そのため、一枚のウエハから製造できるドレッサーの数が多くなり、コストの削減が可
能になる。
According to the method for manufacturing the
(第2の実施形態)
以下、第2の実施形態に係るドレッサーについて図8を用いて説明する。第2の実施形
態に係るドレッサーは第1の実施形態と比較して、台金とチップ部との間にチップ保持台
を用いるという点が異なる。
(Second embodiment)
Hereinafter, the dresser according to the second embodiment will be described with reference to FIG. The dresser according to the second embodiment is different from the first embodiment in that a chip holding table is used between the base metal and the chip portion.
図8に第2の実施形態に係るドレッサー1の構成を示す。なお、チップ部20の構造は
第1の実施形態と同様なためその説明は省略する。図8に示すように、本実施形態のドレ
ッサー1は台金10と、台金10上に設けられた複数のチップ保持台50を有し、各チッ
プ保持台50上にはそれぞれチップ部20を有する。
FIG. 8 shows the configuration of the
チップ保持台50は例えばステンレス(SUS)等を含むがその材料は特に限定されな
い。台金10と同材料で構成され、台金10の一部分として一体化していても良い。また
、チップ保持台50の数は特に限定されず、少なくとも1つあればよい。なお、本実施形
態において、チップ保持台50を台金10の一部に含めても良い。
The chip holding table 50 includes, for example, stainless steel (SUS) and the like, but the material thereof is not particularly limited. It may be made of the same material as the
次に本実施形態のドレッサー1の製造方法について図9を用いて説明する。
Next, the manufacturing method of the
まずチップ部20を作製する。なお、チップ部20の形成方法は第1の実施形態と同様
であるためその説明は省略する(図3、図4及び図6(a)図参照)。
First, the
次に、上記の方法で得たダイヤモンド薄膜層23が成膜されたチップ部20を突起22
形成面の裏面に樹脂を塗布し、チップ部20をチップ保持台50上に貼付する(図9(a
))。樹脂は例えばエポキシ樹脂とアミン系接着剤との混合剤を用いる。
Next, the
Resin is applied to the back surface of the formed surface, and the
)). As the resin, for example, a mixture of an epoxy resin and an amine-based adhesive is used.
最後に、チップ部20が貼付されたチップ保持台50を例えばネジ等を用いて台金10
に固定する。以上のようにして第2の実施形態のドレッサー1完成する。なお、固定方法
は特に限定されない。
Finally, the
To fix. As described above, the
本実施形態に係るドレッサー1によれば、第1の実施形態と同様な効果を有し、かつチ
ップ部と台金との間にチップ保持台を有することによって、チップ部のみを研磨パッドに
作用させやすくなる。具体的には、研磨パッドが軟質な場合に台金からのチップ部の突出
量が小さいと台金にも研磨パッドが接触してしまい、研磨パッドに対するチップ部からの
圧力が台金に逃げる可能性がある。上記を回避するために、厚いSiウエハを用いてチッ
プ部の厚さを厚くする方法があるが、本実施形態では金属のチップ保持台を用いるためコ
ストを削減できる。
According to the
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示
したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は
、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、
種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の
範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含
まれる。
Although some embodiments of the present invention have been described above, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, as long as they do not deviate from the gist of the invention.
Various omissions, replacements and changes can be made. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the scope of the invention described in the claims and the equivalent scope thereof.
1 ドレッサー
2 ドレッシング機構
3 研磨ヘッド
4 ノズル
5 研磨パッド
6 回転テーブル
10 台金
20 チップ部
21 基板
22 突起
23 ダイヤモンド薄膜層
30 下地膜
40 レジスト膜
50 チップ保持台
100 研磨装置
1
Claims (4)
前記SiとOを含む膜上にレジスト膜を形成し、
前記SiとOを含む膜と前記レジスト膜を円形状にパターニングし、
前記パターニング後のSiとOを含む膜とレジスト膜をマスクにして、前記Siウエハ
をエッチングすることにより、前記Siウエハに突起を形成し、
前記突起を有するSiウエハをダイシングにより個片化してチップ部を形成し、
前記チップ部の前記突起上にダイヤモンド薄膜層を形成し、
台金上に前記ダイヤモンド薄膜層が形成された前記チップ部を設けるドレッサーの製造
方法。 A film containing Si and O is formed on the Si wafer ,
A resist film is formed on the film containing Si and O, and the resist film is formed.
The film containing Si and O and the resist film are patterned in a circular shape to form a circular shape.
The Si wafer is masked with a film containing Si and O after patterning and a resist film.
By etching the Si wafer , protrusions are formed on the Si wafer.
The Si wafer having the protrusions is diced into pieces to form a chip portion.
A diamond thin film layer is formed on the protrusions of the chip portion to form a diamond thin film layer.
A method for manufacturing a dresser in which the chip portion in which the diamond thin film layer is formed is provided on a base metal.
サーの製造方法。 The method for manufacturing a dresser according to claim 1 , wherein the etching of the Si wafer uses a gas containing C and F.
ガスの混合ガスを用いる、請求項1に記載のドレッサーの製造方法。 The method for manufacturing a dresser according to claim 1 , wherein the etching of the Si wafer uses a mixed gas of a gas containing S and F, a gas containing C and F, and a gas containing O.
レッサーの製造方法。 The method for manufacturing a dresser according to any one of claims 1 to 3 , wherein the film containing Si and O is a TEOS film.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020082197A JP7068380B2 (en) | 2020-05-07 | 2020-05-07 | How to make a dresser |
| JP2022010956A JP2022060241A (en) | 2020-05-07 | 2022-01-27 | How to make a dresser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020082197A JP7068380B2 (en) | 2020-05-07 | 2020-05-07 | How to make a dresser |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016164015A Division JP2018032745A (en) | 2016-08-24 | 2016-08-24 | Dresser, dresser manufacturing method, and semiconductor device manufacturing method |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022010956A Division JP2022060241A (en) | 2020-05-07 | 2022-01-27 | How to make a dresser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020123751A JP2020123751A (en) | 2020-08-13 |
| JP7068380B2 true JP7068380B2 (en) | 2022-05-16 |
Family
ID=71993026
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020082197A Active JP7068380B2 (en) | 2020-05-07 | 2020-05-07 | How to make a dresser |
| JP2022010956A Withdrawn JP2022060241A (en) | 2020-05-07 | 2022-01-27 | How to make a dresser |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022010956A Withdrawn JP2022060241A (en) | 2020-05-07 | 2022-01-27 | How to make a dresser |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7068380B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7487850B2 (en) | 2022-03-31 | 2024-05-21 | 三菱マテリアル株式会社 | Method for separating cobalt and nickel |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002269799A (en) | 2001-03-09 | 2002-09-20 | Ricoh Co Ltd | Optical head and optical pickup device |
| JP2004107765A (en) | 2002-09-20 | 2004-04-08 | Japan Science & Technology Corp | Method for treating silicon surface and metal surface |
| JP2006218577A (en) | 2005-02-10 | 2006-08-24 | Read Co Ltd | Dresser for polishing cloth |
| JP2014154617A (en) | 2013-02-06 | 2014-08-25 | Panasonic Corp | Silicon substrate having texture structure, and method of forming the same |
| US20140256236A1 (en) | 2013-03-08 | 2014-09-11 | Tera Xtal Technology Corporation | Pad conditioning tool and method of manufacturing the same |
| US20150283672A1 (en) | 2014-04-08 | 2015-10-08 | Kinik Company | Chemical mechanical polishing conditioner having different heights |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4968585A (en) * | 1989-06-20 | 1990-11-06 | The Board Of Trustees Of The Leland Stanford Jr. University | Microfabricated cantilever stylus with integrated conical tip |
| JPH09288962A (en) * | 1996-04-24 | 1997-11-04 | Ise Electronics Corp | Electron emitting element, and its manufacture |
| JP2957519B2 (en) * | 1996-05-23 | 1999-10-04 | 旭ダイヤモンド工業株式会社 | Dresser for semiconductor wafer polishing pad and method of manufacturing the same |
| JPH1158232A (en) * | 1997-08-26 | 1999-03-02 | Toshiba Ceramics Co Ltd | Dressing tool and manufacture thereof |
| TWI286963B (en) * | 2004-03-10 | 2007-09-21 | Read Co Ltd | Dresser for polishing cloth and method for manufacturing thereof |
| JP4904964B2 (en) * | 2006-07-24 | 2012-03-28 | 凸版印刷株式会社 | Manufacturing method of needle-shaped body |
| JP2011020182A (en) * | 2009-07-13 | 2011-02-03 | Shingijutsu Kaihatsu Kk | Polishing tool suitable for pad conditioning, and polishing method using the same |
| JP2013033864A (en) * | 2011-08-02 | 2013-02-14 | Sony Corp | Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus |
| CN105600740A (en) * | 2015-12-23 | 2016-05-25 | 苏州工业园区纳米产业技术研究院有限公司 | Method for preparing high aspect ratio silicon microstructure on basis of deep reactive ion etching technology |
-
2020
- 2020-05-07 JP JP2020082197A patent/JP7068380B2/en active Active
-
2022
- 2022-01-27 JP JP2022010956A patent/JP2022060241A/en not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002269799A (en) | 2001-03-09 | 2002-09-20 | Ricoh Co Ltd | Optical head and optical pickup device |
| JP2004107765A (en) | 2002-09-20 | 2004-04-08 | Japan Science & Technology Corp | Method for treating silicon surface and metal surface |
| JP2006218577A (en) | 2005-02-10 | 2006-08-24 | Read Co Ltd | Dresser for polishing cloth |
| JP2014154617A (en) | 2013-02-06 | 2014-08-25 | Panasonic Corp | Silicon substrate having texture structure, and method of forming the same |
| US20140256236A1 (en) | 2013-03-08 | 2014-09-11 | Tera Xtal Technology Corporation | Pad conditioning tool and method of manufacturing the same |
| US20150283672A1 (en) | 2014-04-08 | 2015-10-08 | Kinik Company | Chemical mechanical polishing conditioner having different heights |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020123751A (en) | 2020-08-13 |
| JP2022060241A (en) | 2022-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10195716B2 (en) | Dresser, method of manufacturing dresser, and method of manufacturing semiconductor device | |
| US5605499A (en) | Flattening method and flattening apparatus of a semiconductor device | |
| US9138861B2 (en) | CMP pad cleaning apparatus | |
| US9067302B2 (en) | Segment-type chemical mechanical polishing conditioner and method for manufacturing thereof | |
| TWI746645B (en) | Semiconductor device manufacturing method and semiconductor manufacturing device | |
| US6852016B2 (en) | End effectors and methods for manufacturing end effectors with contact elements to condition polishing pads used in polishing micro-device workpieces | |
| US6458023B1 (en) | Multi characterized chemical mechanical polishing pad and method for fabricating the same | |
| JP7068380B2 (en) | How to make a dresser | |
| JP3582116B2 (en) | Manufacturing method of ceramic member for wafer holder | |
| JPH11347919A (en) | Device and method for abrading and flattening semi-conductor element | |
| CN119772781A (en) | Polishing pad and chemical mechanical polishing method | |
| US20100240285A1 (en) | Polishing apparatus and method of manufacturing semiconductor device using the same | |
| KR101087029B1 (en) | CMP pad conditioner and manufacturing method thereof | |
| US12134162B2 (en) | Wafer polishing head, method for manufacturing wafer polishing head, and wafer polishing apparatus comprising same | |
| JP2010135707A (en) | Conditioner for semiconductor polishing cloth, method of manufacturing conditioner for semiconductor polishing cloth, and semiconductor polishing device | |
| CN222945234U (en) | Retaining ring, grinding head mechanism and grinding device | |
| US20090130958A1 (en) | Fixed Abrasive Pad Having Different Real Contact Areas and Fabrication Method Thereof | |
| KR100649007B1 (en) | Chemical mechanical polishing apparatus and method of making same | |
| TWI276509B (en) | Sandpaper for polishing carrier film | |
| KR20130068820A (en) | Cmp pad conditioner and method of manufacturing the same | |
| JP2002110594A (en) | Wafer surface polishing method | |
| JP2008246617A (en) | Rotating tool for soft material processing | |
| JP2024022743A (en) | Polishing method of workpiece | |
| US6827635B2 (en) | Method of planarizing substrates | |
| JP2013244563A (en) | Sapphire substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210609 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220127 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220127 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220207 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220428 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7068380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |