JP7069486B2 - 高電子移動度トランジスタ - Google Patents

Description

本発明は、高電子移動度トランジスタに関する。

特許文献１には、電子デバイスに関する技術が記載されている。この電子デバイスは、基板と、基板上に配置されたアルミニウム（Ａｌ）を包含するバッファ層と、バッファ層上に配置されたＡｌを包含するバリア層と、バリア層上に堆積されたＧａＮチャネル層とを備える。チャネル層とバリア層との界面であってチャネル層側には二次元電子ガス（２ＤＥＧ）が形成される。また、特許文献２には、窒化物半導体素子に関する技術が記載されている。この半導体素子は、放熱基板上に設けられたＡｌＧａＮ層と、ＡｌＧａＮ層上に設けられたＧａＮ層と、ＧａＮ層上に設けられたショットキ電極とを備える。放熱基板は導電性を有し、放熱基板とＡｌＧａＮ層とは互いにオーミック接触を成す。ＧａＮ層におけるＡｌＧａＮ層との界面付近には２ＤＥＧ層が存在する。

特表２０１４－５２４６６１号公報 特開２０１２－０７４７０５号公報

現在、ワイドバンドギャップの窒化物半導体材料を用いた電子デバイスが実用化されている。特に、窒化物半導体材料を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）によれば、従来のトランジスタと比較して高耐圧を実現することができる。窒化物半導体を用いた通常のＨＥＭＴは、例えば、基板上に設けられたＧａＮチャネル層と、ＧａＮチャネル層上に設けられたバリア層（たとえばＡｌＧａＮ層）と、ＡｌＧａＮ層上に設けられたゲート電極及び一対のオーミック電極（ドレイン電極及びソース電極）とを備える。このような構成のＨＥＭＴにおいては、ＧａＮチャネル層のバリア層に対する界面に２ＤＥＧが生じる。

これに対し、ＧａＮチャネル層をバリア層上（すなわちバリア層に対して基板とは反対側）に設け、バリア層から見て電極側の領域に２ＤＥＧを生じさせる、いわゆる逆ＨＥＭＴ構造が研究されている。逆ＨＥＭＴ構造によれば、バリア層を介することなくオーミック電極と２ＤＥＧとの導電経路を確保できるので、オーミック電極のコンタクト抵抗を低減することができる。また、ピンチオフ特性が改善し、短ゲート化による高周波特性の向上が可能となる。逆ＨＥＭＴ構造を容易に形成する為には通常のＧａ極性の窒化物半導体結晶層ではなくて、Ｎ極性の窒化物半導体結晶層が用いられる。

しかしながら、逆ＨＥＭＴ構造においてはゲートリーク電流の抑制とコンタクト抵抗の低減とがトレードオフになるという課題が存在する。逆ＨＥＭＴ構造では、チャネル層の上に、バリア層を介さずにゲート電極及びオーミック電極が形成される。障壁となるバリア層がオーミック電極とチャネル層との間に存在しないので、コンタクト抵抗は低減される。しかし、障壁となるバリア層がゲート電極とチャネル層との間にも存在しないので、ゲートリーク電流が大きくなってしまう。

この課題を解決するために、例えばチャネル層よりもバンドギャップが大きい半導体層（例えばＡｌＧａＮ層）をチャネル層の上に設けることが考えられる。この場合、チャネル層とゲート電極との間にバンドギャップが大きい半導体層が介在するので、該半導体層が障壁として機能し、ゲートリーク電流が効果的に抑制される。しかし、該半導体層がオーミック電極とチャネル層との間にも介在すると、オーミック電極とチャネル層とのコンタクト抵抗が増してしまう。そこで、該半導体層のうちオーミック電極の直下の部分を除去し、露出したチャネル層上に高濃度層（例えば高濃度ＧａＮ層）を再成長させ、該高濃度層上にオーミック電極を形成する構造が考えられる。しかしながら、このような構造では結晶成長を２回行う必要があり、製造工程が増えてしまうという問題がある。

本発明は、製造工程の増加を抑制しつつオーミック電極とチャネル層とのコンタクト抵抗を低減できるＨＥＭＴを提供することを目的とする。

上述した課題を解決するために、一実施形態に係るＨＥＭＴは、窒化物半導体を主に含み、基板の主面上に設けられ、基板とは反対側に窒素面を有するバリア層と、窒化物半導体を主に含み、バリア層上に設けられ、バリア層のバンドギャップよりも小さいバンドギャップを有するチャネル層と、チャネル層上に設けられ、チャネル層のバンドギャップよりも小さいバンドギャップを有するＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層（０＜Ｘ＜１、０≦Ｙ＜１）と、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層上に設けられ、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層とオーミック接触を成すソース電極及びドレイン電極と、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層上においてソース電極とドレイン電極との間に設けられたゲート電極と、を備える。

本発明に係るＨＥＭＴによれば、製造工程の増加を抑制しつつオーミック電極とチャネル層とのコンタクト抵抗を低減できる。

図１は、本発明の一実施形態に係るＨＥＭＴ１の断面図である。 図２は、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５を備えないＨＥＭＴ１００の構造を示す断面図である。 図３の（ａ）及び（ｂ）は、ＨＥＭＴ１００のバンドダイアグラムを示す。 図４の（ａ）及び（ｂ）は、ＨＥＭＴ１のバンドダイアグラムを示す。 図５は、ショットキ障壁層１６をエッチングして開口を形成する際のエッチング深さと、コンタクト抵抗との関係を示すグラフである。 図６は、ＨＥＭＴ２００の構造を示す断面図である。

本発明の実施形態に係るＨＥＭＴの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の一実施形態に係るＨＥＭＴ１の断面図である。同図に示されるＨＥＭＴ１は、いわゆる逆ＨＥＭＴとしての構造を有する。具体的には、ＨＥＭＴ１は、基板２と、基板２の主面２ａ上に設けられた半導体積層部１０と、半導体積層部１０上に設けられたゲート電極２１、ソース電極２２、及びドレイン電極２３と、ゲート電極２１を覆う絶縁膜３１とを備えている。半導体積層部１０は、窒化物半導体（特にＧａＮ系半導体）を主に含んで構成され、例えば、ＡｌＮ核生成層１１、ＧａＮバッファ層１２、バリア層１３、チャネル層１４、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５、並びにショットキ障壁層１６がこの順で積層されてなる。なお、逆ＨＥＭＴの用途としては、Ｅ－ｂａｎｄ用若しくはＷ－ｂａｎｄ用といった、高周波での使用が考えられる。特に、Ｅ－ｂａｎｄは携帯電話の局間通信等への応用が期待される。

基板２は、例えばＧａＮ系半導体の成長用基板であり、一例では半絶縁性のＳｉＣ基板である。基板２がＳｉＣ基板である場合、主面２ａは炭素（Ｃ）極性面である。主面２ａが炭素面である場合、半導体積層部１０は、窒素（Ｎ）極性面を成長面として結晶成長することができる。なお、基板２は結晶成長用の基板でなくてもよく、その場合、別の基板上に成長した半導体積層部１０から該基板を取り除き、半導体積層部１０に基板２を接合してもよい。その場合、基板２としては様々な材質の半絶縁性基板が用いられ、例えばＳｉ基板、ＳｉＣ基板、ＡｌＮ基板、焼結体等が用いられ得る。

ＡｌＮ核生成層１１は、ＧａＮバッファ層１２に対するシード層として機能する。ＡｌＮ核生成層１１の厚さは、例えば５ｎｍ～５０ｎｍの範囲内であり、一実施例では２０ｎｍである。ＧａＮバッファ層１２は、濡れ性の問題があり、ＳｉＣ基板上に直接成長できない。このため、ＧａＮバッファ層１２は、ＡｌＮ核生成層１１を介して成長する。なお、基板２が結晶成長用の基板ではなく接合された基板である場合には、ＡｌＮ核生成層１１は除去されていてもよい。

ＧａＮバッファ層１２は、ＡｌＮ核生成層１１上にエピタキシャル成長した半導体層である。前述したように、ＳｉＣ基板の炭素面上において、ＧａＮバッファ層１２は窒素面を成長面として結晶成長する。従って、ＧａＮバッファ層１２のＡｌＮ核生成層１１側の界面１２ａはガリウム（Ｇａ）極性面となり、ＡｌＮ核生成層１１側とは反対側の界面１２ｂはＮ極性面となる。ＧａＮバッファ層１２の厚さは、例えば３００ｎｍ～１０００ｎｍの範囲内であり、一実施例では５００ｎｍである。なお、基板２が結晶成長用の基板ではなく接合された基板である場合には、ＧａＮバッファ層１２は除去されていてもよい。

バリア層１３は、基板２の主面２ａ上に設けられ、ＧａＮバッファ層１２上にエピタキシャル成長した半導体層であって、電子供給層として機能する。バリア層１３は、窒化物半導体を主に含む層であって、例えばＡｌＧａＮ層、ＩｎＡｌＮ層、若しくはＩｎＡｌＧａＮ層といったIII族窒化物半導体層である。バリア層１３のバンドギャップは、後述するチャネル層１４のバンドギャップよりも大きい。バリア層１３は、ＧａＮバッファ層１２の界面１２ｂと接する界面１３ａを有し、界面１３ａはＧａ極性面である。また、バリア層１３は、ＧａＮバッファ層１２とは反対側（すなわち基板２とは反対側）の界面１３ｂを有し、界面１３ｂはＮ極性面（窒素面）である。バリア層１３の厚さは、例えば２０ｎｍ～４０ｎｍの範囲内であり、一実施例では３０ｎｍである。また、バリア層１３がＡｌ_ＹＧａ_１－ＹＮ層である場合、そのＡｌ組成Ｙは例えば０．１５以上０．３５以下であり、一実施例では０．２５である。バリア層１３の導電型は、例えばｎ型またはアンドープ（ｉ型）である。

チャネル層１４は、バリア層１３上に設けられ、エピタキシャル成長した半導体層である。一例では、チャネル層１４はバリア層１３に接する。或いは、チャネル層１４とバリア層１３との間に図示しないスペーサ層が介在してもよい。チャネル層１４は、窒化物半導体を主に含む層であって、例えばＧａＮ層といったIII族窒化物半導体層である。チャネル層１４のバンドギャップは、バリア層１３のバンドギャップよりも小さい。チャネル層１４は、バリア層１３の界面１３ｂと接する界面１４ａを有し、界面１４ａはＧａ極性面である。また、チャネル層１４は、バリア層１３とは反対側（すなわち基板２とは反対側）の界面１４ｂを有し、界面１４ｂはＮ極性面（窒素面）である。チャネル層１４の厚さは、例えば１０ｎｍ～１４ｎｍの範囲内であり、一実施例では１２ｎｍである。チャネル層１４とバリア層１３との間にはその格子定数の相違から歪が生じ、この歪が両者の界面にピエゾ電荷を誘起する。これにより、チャネル層１４とバリア層１３との界面近傍であってチャネル層１４側の領域に２ＤＥＧが生じ、チャネル領域１４ｃが形成される。チャネル層１４の導電型は、例えばｎ型またはアンドープ（ｉ型）である。

Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５は、チャネル層１４上に設けられ、エピタキシャル成長した半導体層である。一例では、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５のＩｎ組成Ｘは０＜Ｘ＜１を満たし、一例では０．０１以上若しくは０．０３以上である。一実施例では、Ｉｎ組成Ｘは０．０５である。また、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５のＡｌ組成Ｙは０≦Ｙ＜１を満たし、一例では０（すなわちＩｎＧａＮ）である。Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５は、ソース電極２２及びドレイン電極２３の直下に位置する領域から、少なくともゲート電極２１の直下に位置する領域にわたって延在している。本実施形態では、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５はチャネル層１４上の全面にわたって設けられている。Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５の厚さは、例えば３ｎｍ～１０ｎｍの範囲内、或いは６ｎｍ～１０ｎｍの範囲内であり、一実施例では８ｎｍである。Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５の導電型は、例えばｎ型またはアンドープ（ｉ型）である。ｎ型である場合、不純物は例えばＳｉである。

ショットキ障壁層１６は、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５上に設けられ、エピタキシャル成長した半導体層である。ショットキ障壁層１６は、窒化物半導体を主に含む層であって、例えばＡｌＧａＮ層といったIII族窒化物半導体層である。ショットキ障壁層１６のバンドギャップは、チャネル層１４及びＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５のバンドギャップよりも大きい。ショットキ障壁層１６の厚さは、例えば５ｎｍ以下であり、一実施例では５ｎｍである。なお、ショットキ障壁層１６の厚さの下限は例えば１．５ｎｍである。また、ショットキ障壁層１６がＡｌ_ＹＧａ_１－ＹＮ層である場合、そのＡｌ組成Ｙは例えば０．１５以上０．３５以下であり、一実施例では０．２５である。ショットキ障壁層１６の導電型は、例えばアンドープ（ｉ型）である。なお、ソース電極２２が設けられる領域、及びドレイン電極２３が設けられる領域のショットキ障壁層１６は除去されている。言い換えると、ショットキ障壁層１６には、ソース電極２２及びドレイン電極２３のための開口が形成されている。

ソース電極２２及びドレイン電極２３は、基板２の厚さ方向と交差する方向に並んでおり、ショットキ障壁層１６に形成された開口を埋め込み、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５上に設けられている。そして、ソース電極２２及びドレイン電極２３は、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５とオーミック接触を成す。ソース電極２２及びドレイン電極２３は、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を熱処理（アロイ）して形成される。ソース電極２２のゲート電極２１側の端と、ドレイン電極２３のゲート電極２１側の端との間隔は、例えば３．０μｍである。

ゲート電極２１は、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５上においてソース電極２２とドレイン電極２３との間に設けられている。本実施形態では、ゲート電極２１はショットキ障壁層１６上に設けられている。言い換えると、ゲート電極２１とＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５との間には、ショットキ障壁層１６が介在している。ゲート電極２１は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。本実施形態のゲート電極２１は、ゲート長を短縮しつつゲート抵抗を低減するためにＴ字型の断面形状を有する。ゲート長は、例えば０．３μｍである。

絶縁膜３１は、ゲート電極２１を覆うようにＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５上（本実施形態ではショットキ障壁層１６上）に設けられている。絶縁膜３１は、ショットキ障壁層１６、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５、チャネル層１４、及びバリア層１３を含む半導体積層部を保護する。絶縁膜３１は、例えばＳｉ化合物膜であり、一例ではＳｉＮ膜である。

ここで、本実施形態に係るＨＥＭＴ１の製造方法の一例について説明する。まず、ＳｉＣ基板といった基板２の主面２ａ上に、例えば有機金属気相成長法（ＭＯＣＶＤ法）を用いて、ＡｌＮ核生成層１１を成長する。前述したように、基板２がＳｉＣ基板である場合、主面２ａは炭素（Ｃ）極性面とする。ＡｌＮ核生成層１１の原料ガスは例えばＴＭＡ（トリメチルアルミニウム）及びＮＨ_３（アンモニア）であり、成長温度は例えば１１００℃である。次に、ＡｌＮ核生成層１１上にＧａＮバッファ層１２を成長する。ＧａＮバッファ層１２の原料ガスは例えばＴＭＧ（トリメチルガリウム）及びＮＨ_３であり、成長温度は例えば１０５０℃である。

続いて、ＧａＮバッファ層１２上にバリア層１３を成長する。バリア層１３がＡｌＧａＮ層である場合、その原料ガスは例えばＴＭＡ、ＴＭＧ及びＮＨ_３であり、成長温度は例えば１０５０℃である。そして、バリア層１３上にチャネル層１４を成長する。チャネル層１４がＧａＮ層である場合、その原料ガスは例えばＴＭＧ及びＮＨ_３であり、成長温度は例えば１０５０℃である。続いて、チャネル層１４上にＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５を成長する。Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５がＩｎＧａＮ層である場合、その原料ガスは例えばＴＭＩ（トリメチルインジウム）、ＴＭＧ、及びＮＨ_３であり、成長温度は例えば８００℃である。また、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５がＩｎＡｌＧａＮ層である場合、上記の原料ガスに加えてＴＭＡを供給するとよい。その後、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５上にショットキ障壁層１６を成長する。ショットキ障壁層１６がＡｌＧａＮ層である場合、その原料ガスは例えばＴＭＡ、ＴＭＧ及びＮＨ_３であり、成長温度は例えば１０５０℃である。

続いて、ソース電極２２及びドレイン電極２３に対応する開口を有するエッチングマスクをショットキ障壁層１６上に形成し、該エッチングマスクの開口を介してショットキ障壁層１６のエッチングを行う。このエッチングはドライエッチングであり、例えばＣｌ系ガスを用いた反応性イオンエッチング（ＲＩＥ）である。この工程により、ショットキ障壁層１６を部分的に除去してＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５を露出させる。その後、露出したＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５上に、リソグラフィー及びリフトオフ技術を用いてソース電極２２及びドレイン電極２３を蒸着する。その後、熱処理によるオーミック接触面の合金化を行う。また、ソース電極２２とドレイン電極２３との間のショットキ障壁層１６上に、リソグラフィー及びリフトオフ技術を用いてゲート電極２１を蒸着する。最後に絶縁膜３１を形成して、ＨＥＭＴ１が完成する。

以上に説明した本実施形態のＨＥＭＴ１によって得られる効果について、従来のＨＥＭＴが有する課題とともに説明する。図２は、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５を備えないＨＥＭＴ１００の構造を示す断面図である。この場合、オーミック電極であるソース電極２２及びドレイン電極２３が、チャネル層１４に直接接触する。なお、ＨＥＭＴ１００における他の構造は、本実施形態のＨＥＭＴ１と同様である。

図３の（ａ）及び（ｂ）は、図２に示されたＨＥＭＴ１００における伝導帯エネルギのフェルミ準位（基準電位）からの差（バンド図）を示す。図３の（ａ）はゲート電極２１を含む図２の断面Ａ２におけるバンド図を示しており、図３の（ｂ）はソース電極２２、ドレイン電極２３をそれぞれ含む図２の断面Ｂ３，Ｂ４におけるバンド図を示している。図３の（ａ）及び（ｂ）において、横軸は半導体積層部の表面からの深さ（単位：ｎｍ）を示し、縦軸は伝導帯の下端準位Ｅｃとフェルミ準位Ｅｆとの差（単位：ｅＶ）を示している。また、図中の範囲Ｄ_１２，Ｄ_１３，Ｄ_１４，及びＤ_１６は、それぞれＧａＮバッファ層１２、バリア層１３、チャネル層１４、及びショットキ障壁層１６の存在範囲を表している。０ｅＶがフェルミ準位Ｅｆに相当し、このフェルミ準位Ｅｆよりエネルギが低い領域である、チャネル層Ｄ_１４とバリア層Ｄ_１３との界面であってチャネル層Ｄ_１４側に２ＤＥＧが形成される。

図３の（ａ）を参照すると、ＨＥＭＴ１００のゲート電極２１近傍（深さ５ｎｍ以下）においては、ショットキ障壁層１６（ＡｌＧａＮ層）とチャネル層１４（ＧａＮ層）との間の逆ピエゾ電界によってバンドが持ち上がっている。これが障壁となって、ゲートリーク電流が抑制される。一方、図３の（ｂ）を参照すると、ショットキ障壁層１６が除去されているものの、オーミック電極（ソース電極２２、ドレイン電極２３）とチャネル層１４（ＧａＮ層）との接触部分においては、チャネル層１４におけるフェルミ準位が価電子帯準位より低い位置にあることに起因して価電子帯が僅かに持ち上がり、キャリア（電子）の輸送に対して障壁を形成している。

図４の（ａ）及び（ｂ）は、本実施形態のＨＥＭＴ１のバンド図を示す。図４の（ａ）はゲート電極２１を含む図１の断面Ａ１におけるバンド図を示しており、図４の（ｂ）はソース電極２２、ドレイン電極２３をそれぞれ含む図１の断面Ｂ１，Ｂ２におけるバンド構造を示している。図４の（ａ）及び（ｂ）において、横軸は半導体積層部の表面からの深さ（単位：ｎｍ）を示し、縦軸は伝導帯の下端準位Ｅｃとフェルミ準位Ｅｆとの差（単位：ｅＶ）を示している。また、図中の範囲Ｄ_１２，Ｄ_１３，Ｄ_１４，Ｄ_１５，及びＤ_１６は、それぞれＧａＮバッファ層１２、バリア層１３、チャネル層１４、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５、及びショットキ障壁層１６の存在範囲を表している。なお、比較を容易にするため、図３に示されたバンド図を一点鎖線で示している。

図４の（ａ）を参照すると、ＨＥＭＴ１のゲート電極２１近傍においても、ショットキ障壁層１６（ＡｌＧａＮ層）とＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５との間の逆ピエゾ電界によってバンドが持ち上がっている。これが障壁となって、ゲートリーク電流が抑制される。なお、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５とチャネル層１４との界面に生じる逆ピエゾ電荷が影響してバンド変化が生じるが、ＡｌＧａＮとＧａＮとの間に生じる逆ピエゾ電荷に対してその影響は小さく、またショットキ障壁層１６が存在しているため、ゲートリーク電流には殆ど影響を与えない。ゲートリーク電流を測定する為に、ゲート電極２１とドレイン電極２３との間に５０Ｖの電圧を印加したところ、ゲートリーク電流は０．０１μＡ／ｍｍ（１×１０^－６Ａ／ｍｍ）であり、図２のＨＥＭＴ１００と比較してほぼ同等となった。また、図４の（ｂ）を参照すると、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５とチャネル層１４との界面に生じる逆ピエゾ電荷によって、オーミック電極（ソース電極２２、ドレイン電極２３）との接触界面におけるバンドが顕著に下がっている。従って、オーミック電極からチャネル層１４に至るキャリア（電子）の輸送に対する障壁が実質的に消失している。

図５は、ショットキ障壁層１６をエッチングして開口を形成する際のエッチング深さと、オーミック電極におけるコンタクト抵抗との関係を示すグラフである。図中のグラフＧ１は、本実施形態のＨＥＭＴ１のオーミック電極におけるコンタクト抵抗を示す。図中のグラフＧ２は、図２に示されたＨＥＭＴ１００のオーミック電極におけるコンタクト抵抗を示す。図５において、横軸はエッチング深さ（単位：ｎｍ）を表し、縦軸はコンタクト抵抗（単位：Ω・ｍｍ）を表す。なお、ショットキ障壁層１６の厚さを５ｎｍとし、チャネル層１４とバリア層１３との界面までの深さを２５ｎｍとした。コンタクト抵抗の測定には、伝送長法（ＴＬＭ：Transfer Length Method）を用いた。

図５に示されるように、図２に示されたＨＥＭＴ１００（グラフＧ２）では、２ＤＥＧの深さ（２０ｎｍ）と同じエッチング深さとした場合に低いコンタクト抵抗が得られるが、エッチング深さの余裕（マージン）が乏しく、エッチング深さが僅かでも異なるとコンタクト抵抗が変動してしまう。従って、量産に不向きである。これに対し、本実施形態のＨＥＭＴ１（グラフＧ１）では、ショットキ障壁層１６とＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５との界面深さ（５ｎｍ）から２ＤＥＧの深さ（２０ｎｍ）までの広い範囲で、コンタクト抵抗が０．２Ωｍｍ～０．５Ωｍｍの範囲内に収まっており、コンタクト抵抗を均等に低減できることがわかる。従って、ＨＥＭＴ１においては、エッチング深さに誤差が生じてもコンタクト抵抗の変動は小さいので、均等な動作特性を有するＨＥＭＴを容易に量産することができる。

ここで、図６は、図２に示されたＨＥＭＴ１００の変形として、ＨＥＭＴ２００の構造を示す断面図である。このＨＥＭＴ２００は、図２に示されたＨＥＭＴ１００の構成に加えて、高濃度半導体層１７ａ，１７ｂを更に備えている。高濃度半導体層１７ａ，１７ｂは、例えばＳｉが高濃度にドープされたＧａＮ層である。高濃度半導体層１７ａ，１７ｂは、ショットキ障壁層１６に形成された開口を埋め込むように設けられ、該開口内のチャネル層１４と接している。そして、ソース電極２２は高濃度半導体層１７ａ上に設けられ、高濃度半導体層１７ａとオーミック接触を成している。また、ドレイン電極２３は高濃度半導体層１７ｂ上に設けられ、高濃度半導体層１７ｂとオーミック接触を成している。

図３の（ｂ）を用いて説明したように、図２に示されたＨＥＭＴ１００においては、オーミック電極（ソース電極２２、ドレイン電極２３）がチャネル層１４（ＧａＮ層）に対して形成されるため、コンタクト抵抗が十分に低下しないという問題がある。図６に示されたＨＥＭＴ２００は、この問題を解決する。すなわち、チャネル層１４とオーミック電極との間に介在する高濃度半導体層１７ａ，１７ｂによって、オーミック電極との接触部分におけるバンドが下がり、コンタクト抵抗が低減される。

しかしながら、図６に示されたＨＥＭＴ２００を製造するためには、ショットキ障壁層１６をエッチングした後、高濃度半導体層１７ａ，１７ｂを再成長しなければならない。このことは、工程数の増加および歩留まりの低下に繋がり、製造コストの削減を妨げる要因となる。本実施形態のＨＥＭＴ１によれば、半導体層を再成長する必要がないので、工程数の増加を抑制しつつオーミック電極のコンタクト抵抗を低減することができ、均等な動作特性を有するＨＥＭＴを容易に量産することができる。

なお、Ｉｎを含む窒化物半導体によってチャネル層１４を構成した場合、Ｉｎの偏析が生じるので、ＧａＮからなるチャネル層と比較して移動度は改善しない。従って、従来のＧａＮ系のトランジスタにおいては、Ｉｎを含む窒化物半導体によってチャネル層１４を構成することはトランジスタの特性劣化に繋がるとされてきた。しかしながら、本実施形態では、図４に示されるようにチャネル層１４内部の分極により電子分布が基板２側に局在していて、移動度が低いＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５を電子が走らない。従って、トランジスタ特性を劣化させることなく、コンタクト抵抗を改善できる。

また、コンタクト抵抗を低減するための構成としては、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５に代えて高濃度にドーピングしたＧａＮ層を設けることも考えられる。しかしながら、本実施形態のようにバンドギャップの小さいＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５を用いれば、ＨＥＭＴ１を高い周波数領域で使用する場合であってもドーピングによる容量の増加を回避し、最大発振周波数（ｆｍａｘ）等の高周波特性の劣化を抑制することができる。

本実施形態のように、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５のＩｎ組成Ｘは０．０１以上であり、Ａｌ組成Ｙは０であってもよい。また、この場合、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層のＩｎ組成Ｘは０．０３以上であってもよい。これにより、オーミック電極のコンタクト抵抗を十分に低減することができる。

本実施形態のように、基板２はＳｉＣ基板であり、基板２の主面２ａは炭素面であってもよい。これにより、窒化物半導体の窒素面を成長面とすることができるので、バリア層１３の上にチャネル層１４が設けられる逆ＨＥＭＴ構造を容易に実現することができる。

本実施形態のように、基板２の主面上に設けられたＡｌＮ核生成層１１と、ＡｌＮ核生成層１１上に設けられたＧａＮバッファ層１２とを更に備え、バリア層１３はＧａＮバッファ層１２上に設けられてもよい。これにより、バリア層１３、チャネル層１４及びＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５の結晶性を高めることができるので、ＨＥＭＴ１の動作特性を向上することができる。

本実施形態のように、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５の厚さは６ｎｍ～１０ｎｍの範囲内であってもよい。Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５の厚さが６ｎｍ以上であることにより、エッチング深さの変動に対して十分な余裕（マージン）を確保することができ、均等な動作特性を有するＨＥＭＴを容易に量産することができる。また、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５の厚さが１０ｎｍ以下であることにより、ゲート電極２１への電圧印加時に空乏層をバリア層１３まで容易に到達させることができる。

本実施形態のように、窒化物半導体を主に含み、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５上に設けられ、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５のバンドギャップよりも大きいバンドギャップを有するショットキ障壁層１６を更に備え、ゲート電極２１はショットキ障壁層１６上に設けられてもよい。これにより、ゲートリーク電流を効果的に低減することができる。この場合、ショットキ障壁層１６はアンドープであり、ショットキ障壁層１６の厚さは５ｎｍ以下であってもよい。ショットキ障壁層１６をこのように薄くすることにより、ゲート電極２１への電圧印加時に空乏層をバリア層１３まで容易に到達させることができる。

本発明によるＨＥＭＴは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態ではバリア層１３としてＡｌＧａＮ層を例示し、チャネル層１４としてＧａＮ層を例示し、ショットキ障壁層１６としてＡｌＧａＮ層を例示したが、これらの半導体層は窒化物半導体を主に含んでいればよく、その構成元素及び組成は任意である。例えば、チャネル層１４はＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層１５よりもバンドギャップが大きいＩｎＧａＮ層によって構成されてもよく、バリア層１３及びショットキ障壁層１６はＩｎＡｌＮ層またはＩｎＡｌＧａＮ層によって構成されてもよい。或いは、バリア層１３及びショットキ障壁層１６は、ＡｌＧａＮ層、ＩｎＡｌＮ層及びＩｎＡｌＧａＮ層のうち少なくとも２つの層が積層されて構成されてもよい。また、上記各実施形態ではショットキ障壁層１６とゲート電極２１とが接しているが、ショットキ障壁層１６とゲート電極２１との間に絶縁膜が設けられてもよい。また、所望の特性に応じて、ショットキ障壁層１６は省略されてもよい。

１…ＨＥＭＴ、２…基板、２ａ…主面、１０…半導体積層部、１１…ＡｌＮ核生成層、１２…ＧａＮバッファ層、１２ａ，１２ｂ…界面、１３…バリア層、１３ａ，１３ｂ…界面、１４…チャネル層、１４ａ，１４ｂ…界面、１４ｃ…チャネル領域、１５…Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層、１６…ショットキ障壁層、１７ａ，１７ｂ…高濃度半導体層、２１…ゲート電極、２２…ソース電極、２３…ドレイン電極、３１…絶縁膜。

Claims (9)

1. 窒化物半導体を主に含み、基板の主面上に設けられ、前記基板とは反対側に窒素面を有するバリア層と、
   窒化物半導体を主に含み、前記バリア層上に設けられ、前記バリア層のバンドギャップよりも小さいバンドギャップを有するチャネル層と、
   前記チャネル層上に設けられ、前記チャネル層のバンドギャップよりも小さいバンドギャップを有するＩｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層（０＜Ｘ＜１、０≦Ｙ＜１）と、
   前記Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層上に設けられ、前記Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層とオーミック接触を成すソース電極及びドレイン電極と、
   前記Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層上において前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
   窒化物半導体を主に含み、前記Ｉｎ _Ｘ Ａｌ _Ｙ Ｇａ _{１－Ｘ－Ｙ} Ｎ層上に設けられ、前記Ｉｎ _Ｘ Ａｌ _Ｙ Ｇａ _{１－Ｘ－Ｙ} Ｎ層のバンドギャップよりも大きいバンドギャップを有するショットキ障壁層と、
   を備え、
   前記ゲート電極は前記ショットキ障壁層上に設けられている、高電子移動度トランジスタ。
2. 前記Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層のＩｎ組成Ｘは０．０１以上であり、Ａｌ組成Ｙは０である、請求項１に記載の高電子移動度トランジスタ。
3. 前記Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層のＩｎ組成Ｘは０．０３以上である、請求項２に記載の高電子移動度トランジスタ。
4. 前記基板はＳｉＣ基板であり、前記基板の前記主面は炭素面である、請求項１～３のいずれか１項に記載の高電子移動度トランジスタ。
5. 前記基板の前記主面上に設けられたＡｌＮ核生成層と、前記ＡｌＮ核生成層上に設けられたＧａＮバッファ層とを更に備え、
   前記バリア層は前記ＧａＮバッファ層上に設けられている、請求項１～４のいずれか１項に記載の高電子移動度トランジスタ。
6. 前記バリア層の厚さは２０ｎｍ～４０ｎｍの範囲内である、請求項１～５のいずれか１項に記載の高電子移動度トランジスタ。
7. 前記チャネル層の厚さは１０ｎｍ～１４ｎｍの範囲内である、請求項１～６のいずれか１項に記載の高電子移動度トランジスタ。
8. 前記Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ層の厚さは６ｎｍ～１０ｎｍの範囲内である、請求項１～７のいずれか１項に記載の高電子移動度トランジスタ。
9. 前記ショットキ障壁層はアンドープであり、前記ショットキ障壁層の厚さは５ｎｍ以下である、請求項１～８のいずれか一項に記載の高電子移動度トランジスタ。

Images