Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7075232B2 - Piezoelectric thin film resonators, filters and duplexers - Google Patents
[go: Go Back, main page]

JP7075232B2 - Piezoelectric thin film resonators, filters and duplexers - Google Patents

Piezoelectric thin film resonators, filters and duplexers Download PDF

Info

Publication number
JP7075232B2
JP7075232B2 JP2018012448A JP2018012448A JP7075232B2 JP 7075232 B2 JP7075232 B2 JP 7075232B2 JP 2018012448 A JP2018012448 A JP 2018012448A JP 2018012448 A JP2018012448 A JP 2018012448A JP 7075232 B2 JP7075232 B2 JP 7075232B2
Authority
JP
Japan
Prior art keywords
film
piezoelectric
thin film
lower electrode
film portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018012448A
Other languages
Japanese (ja)
Other versions
JP2019134221A (en
Inventor
眞司 谷口
時弘 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018012448A priority Critical patent/JP7075232B2/en
Publication of JP2019134221A publication Critical patent/JP2019134221A/en
Application granted granted Critical
Publication of JP7075232B2 publication Critical patent/JP7075232B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、圧電薄膜共振器、フィルタおよびデュプレクサに関する。 The present invention relates to piezoelectric thin film resonators, filters and duplexers.

圧電薄膜共振器を用いた弾性波デバイスは、例えば携帯電話等の無線機器のフィルタおよびデュプレクサとして用いられている。圧電薄膜共振器は、圧電膜を挟み下部電極と上部電極が対向する構造を有している。圧電膜を挟み下部電極と上部電極が対向する領域が共振領域である。上部電極の外側の圧電膜を除去することが知られている(例えば特許文献1)。 Elastic wave devices using piezoelectric thin film resonators are used as filters and duplexers for wireless devices such as mobile phones. The piezoelectric thin film resonator has a structure in which the lower electrode and the upper electrode face each other with the piezoelectric film interposed therebetween. The region where the lower electrode and the upper electrode face each other across the piezoelectric film is the resonance region. It is known to remove the piezoelectric film on the outside of the upper electrode (for example, Patent Document 1).

下部圧電膜と上部圧電膜との間に挿入膜を挿入し、下部圧電膜の輪郭を上部圧電膜の輪郭より外側に位置するように圧電膜を設け、下部圧電膜上に挿入膜を介し下部電極に接続する金属層を設けることが知られている(例えば特許文献2)。 An insertion membrane is inserted between the lower piezoelectric membrane and the upper piezoelectric membrane, a piezoelectric membrane is provided so that the contour of the lower piezoelectric membrane is located outside the contour of the upper piezoelectric membrane, and the lower part is placed on the lower piezoelectric membrane via the insertion membrane. It is known to provide a metal layer connected to an electrode (for example, Patent Document 2).

特開2007-300430号公報Japanese Unexamined Patent Publication No. 2007-300430 特開2017-158161号公報Japanese Unexamined Patent Publication No. 2017-158161

特許文献1のように上部電極の外側の圧電膜を除去することで、弾性波エネルギーが共振領域から漏洩することを抑制できる。これにより、Q値等を向上できる。特許文献2のように、下部圧電膜上に挿入膜を介し金属層を設けることで、挿入膜が下部圧電膜から剥がれることを抑制できる。 By removing the piezoelectric film on the outside of the upper electrode as in Patent Document 1, it is possible to suppress leakage of elastic wave energy from the resonance region. Thereby, the Q value and the like can be improved. By providing a metal layer on the lower piezoelectric membrane via the insertion membrane as in Patent Document 2, it is possible to prevent the insertion membrane from peeling off from the lower piezoelectric membrane.

しかしながら、特許文献2では、圧電膜と金属層との間に挿入膜または保護膜等の絶縁膜が設けられている。これにより、圧電膜から金属層への放熱が妨げられる。 However, in Patent Document 2, an insulating film such as an insertion film or a protective film is provided between the piezoelectric film and the metal layer. This hinders heat dissipation from the piezoelectric film to the metal layer.

本発明は、上記課題に鑑みなされたものであり、圧電膜からの放熱性を向上させることを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to improve heat dissipation from a piezoelectric film.

本発明は、基板と、前記基板上に設けられた下部電極と、前記下部電極上に設けられ、厚膜部と前記厚膜部より薄く厚さが略一定である薄膜部とを有する圧電膜と、前記厚膜部を挟み前記下部電極と対向する領域である共振領域が形成されるように設けられた上部電極と、前記共振領域の外に位置する前記薄膜部上から前記下部電極上にかけて設けられ、前記薄膜部の表面の少なくとも一部に接する金属層と、を備える圧電薄膜共振器である。 The present invention comprises a substrate, a lower electrode provided on the substrate, a thick film portion provided on the lower electrode, and a thin film portion thinner than the thick film portion and having a substantially constant thickness . A piezoelectric film having a piezoelectric film, an upper electrode provided so as to form a resonance region which is a region facing the lower electrode across the thick film portion, and a thin film portion located outside the resonance region from above to the lower portion. It is a piezoelectric thin film resonator provided over an electrode and having a metal layer in contact with at least a part of the surface of the thin film portion.

上記構成において、前記金属層は、前記薄膜部の直上の少なくとも一部と接する構成とすることができる。 In the above configuration, the metal layer may be configured to be in contact with at least a part directly above the thin film portion.

上記構成において、前記金属層は、前記薄膜部の側面の少なくとも一部と接する構成とすることができる。 In the above configuration, the metal layer may be configured to be in contact with at least a part of the side surface of the thin film portion.

上記構成において、前記下部電極が前記共振領域から外側にかけて設けられた領域において、前記金属層は前記薄膜部の表面の少なくとも一部に接する構成とすることができる。 In the above configuration, the metal layer may be configured to be in contact with at least a part of the surface of the thin film portion in the region where the lower electrode is provided from the resonance region to the outside.

上記構成において、前記下部電極下に空隙が形成され、平面視において前記薄膜部の外周は前記空隙の外周の外側に位置する構成とすることができる。 In the above configuration, a gap is formed under the lower electrode, and the outer circumference of the thin film portion may be located outside the outer circumference of the gap in a plan view.

本発明は、基板と、前記基板上に設けられた下部電極と、前記下部電極上に設けられ、厚膜部と前記厚膜部より薄い薄膜部とを有する圧電膜と、前記厚膜部を挟み前記下部電極と対向する領域である共振領域が形成されるように設けられた上部電極と、前記共振領域の外に位置する前記薄膜部上から前記下部電極上にかけて設けられ、前記薄膜部の表面の少なくとも一部に接する金属層と、前記圧電膜に挿入された挿入膜と、を備え、前記圧電膜は下部圧電膜と下部圧電膜上に設けられた上部圧電膜とを有し、前記挿入膜は、前記下部圧電膜と前記上部圧電膜との間に設けられ、前記厚膜部は前記下部圧電膜と前記上部圧電膜とから形成され、前記薄膜部は前記下部圧電膜から形成され前記上部圧電膜を含まない圧電薄膜共振器である
The present invention comprises a substrate, a lower electrode provided on the substrate, a piezoelectric film provided on the lower electrode and having a thick film portion and a thin film portion thinner than the thick film portion, and the thick film portion. An upper electrode provided so as to form a resonance region which is a region facing the lower electrode, and a thin film portion located outside the resonance region from the thin film portion to the lower electrode portion of the thin film portion. A metal layer in contact with at least a part of the surface and an insertion film inserted into the piezoelectric film are provided, and the piezoelectric film has a lower piezoelectric film and an upper piezoelectric film provided on the lower piezoelectric film. The insertion film is provided between the lower piezoelectric film and the upper piezoelectric film, the thick film portion is formed of the lower piezoelectric film and the upper piezoelectric film, and the thin film portion is formed of the lower piezoelectric film. It is a piezoelectric thin film resonator that does not include the upper piezoelectric film.

上記構成において、前記圧電膜を覆う絶縁膜を備える構成とすることができる。 In the above configuration, an insulating film covering the piezoelectric film can be provided.

上記構成において、前記絶縁膜は、前記金属層と前記薄膜部との間に設けられていない構成とすることができる。 In the above configuration, the insulating film may be configured not to be provided between the metal layer and the thin film portion.

本発明は、上記圧電薄膜共振器を含むフィルタである。 The present invention is a filter including the above-mentioned piezoelectric thin film resonator.

本発明は、上記フィルタを含むデュプレクサである。 The present invention is a duplexer comprising the above filter.

本発明によれば、圧電膜からの放熱性を向上させることができる。 According to the present invention, the heat dissipation from the piezoelectric film can be improved.

図1(a)は、実施例1に係る圧電薄膜共振器の平面図、図1(b)および図1(c)は、図1(a)のA-A断面図である。1 (a) is a plan view of the piezoelectric thin film resonator according to the first embodiment, and FIGS. 1 (b) and 1 (c) are sectional views taken along the line AA of FIG. 1 (a). 図2は、実施例1に係る圧電薄膜共振器の各層の位置関係を示す平面図である。FIG. 2 is a plan view showing the positional relationship of each layer of the piezoelectric thin film resonator according to the first embodiment. 図3(a)から図3(c)は、実施例1に係る圧電薄膜共振器の製造方法例1を示す断面図(その1)である。3 (a) to 3 (c) are cross-sectional views (No. 1) showing Example 1 of the manufacturing method of the piezoelectric thin film resonator according to the first embodiment. 図4(a)から図4(c)は、実施例1に係る圧電薄膜共振器の製造方法例1を示す断面図(その2)である。4 (a) to 4 (c) are cross-sectional views (No. 2) showing Example 1 of the manufacturing method of the piezoelectric thin film resonator according to the first embodiment. 図5(a)から図5(c)は、実施例1に係る圧電薄膜共振器の製造方法例2を示す断面図(その1)である。5 (a) to 5 (c) are cross-sectional views (No. 1) showing Example 2 of the manufacturing method of the piezoelectric thin film resonator according to the first embodiment. 図6(a)から図6(c)は、実施例1に係る圧電薄膜共振器の製造方法例2を示す断面図(その2)である。6 (a) to 6 (c) are cross-sectional views (No. 2) showing Example 2 of the manufacturing method of the piezoelectric thin film resonator according to the first embodiment. 図7(a)および図7(b)は、シミュレーションを行ったそれぞれ比較例1および実施例1の断面形状を示す図、図7(c)は、シミュレーション結果を示す図である。7 (a) and 7 (b) are diagrams showing the cross-sectional shapes of Comparative Example 1 and Example 1 in which simulation was performed, and FIG. 7 (c) is a diagram showing the simulation results. 図8(a)および図8(b)は、それぞれ比較例2および実施例1に係る圧電薄膜共振器の断面図である。8 (a) and 8 (b) are cross-sectional views of the piezoelectric thin film resonator according to Comparative Example 2 and Example 1, respectively. 図9(a)および図9(b)は、それぞれ実施例1の変形例1および2に係る圧電薄膜共振器を示す断面図である。9 (a) and 9 (b) are cross-sectional views showing the piezoelectric thin film resonators according to the first and second modifications of the first embodiment, respectively. 図10(a)および図10(b)は、それぞれ実施例1の変形例3および4に係る圧電薄膜共振器を示す断面図である。10 (a) and 10 (b) are cross-sectional views showing the piezoelectric thin film resonators according to the modified examples 3 and 4, respectively, of the first embodiment. 図11(a)および図11(b)は、それぞれ実施例1の変形例5および6に係る圧電薄膜共振器を示す断面図である。11 (a) and 11 (b) are cross-sectional views showing the piezoelectric thin film resonators according to the modified examples 5 and 6, respectively, of the first embodiment. 図12(a)は、実施例2の圧電薄膜共振器の断面図、図12(b)は、実施例2の変形例1の圧電薄膜共振器の断面図である。12 (a) is a cross-sectional view of the piezoelectric thin film resonator of Example 2, and FIG. 12 (b) is a cross-sectional view of the piezoelectric thin film resonator of Modification 1 of Example 2. 図13は、実施例3に係るデュプレクサの回路図である。FIG. 13 is a circuit diagram of the duplexer according to the third embodiment. 図14(a)は、実施例3における送信フィルタの平面図および断面図、図14(b)は、図14(a)のA-A断面図である。14 (a) is a plan view and a cross-sectional view of the transmission filter in the third embodiment, and FIG. 14 (b) is a sectional view taken along the line AA of FIG. 14 (a).

以下図面を参照し、本発明の実施例について説明する。 Hereinafter, examples of the present invention will be described with reference to the drawings.

図1(a)は、実施例1に係る圧電薄膜共振器の平面図、図1(b)および図1(c)は、図1(a)のA-A断面図である。図1(b)は、例えばラダー型フィルタの直列共振器、図1(c)は例えばラダー型フィルタの並列共振器の断面図を示している。 1 (a) is a plan view of the piezoelectric thin film resonator according to the first embodiment, and FIGS. 1 (b) and 1 (c) are sectional views taken along the line AA of FIG. 1 (a). FIG. 1B shows, for example, a series resonator of a ladder type filter, and FIG. 1C shows a cross-sectional view of, for example, a parallel resonator of a ladder type filter.

図1(a)および図1(b)に示すように、直列共振器Sでは、基板10上に下部電極12が設けられている。基板10の平坦主面と下部電極12との間にドーム状の膨らみを有する空隙30が形成されている。ドーム状の膨らみとは、例えば空隙30の周辺では空隙30の高さが小さく、空隙30の内部ほど空隙30の高さが大きくなるような形状の膨らみである。基板10は例えばSi(シリコン)基板である。下部電極12は下層12aと上層12bとを含んでいる。下層12aおよび上層12bは例えばそれぞれCr(クロム)膜およびRu(ルテニウム)膜である。 As shown in FIGS. 1A and 1B, in the series resonator S, the lower electrode 12 is provided on the substrate 10. A gap 30 having a dome-shaped bulge is formed between the flat main surface of the substrate 10 and the lower electrode 12. The dome-shaped bulge is, for example, a bulge having a shape in which the height of the void 30 is small around the void 30 and the height of the void 30 is increased toward the inside of the void 30. The substrate 10 is, for example, a Si (silicon) substrate. The lower electrode 12 includes a lower layer 12a and an upper layer 12b. The lower layer 12a and the upper layer 12b are, for example, a Cr (chromium) film and a Ru (ruthenium) film, respectively.

下部電極12上に、圧電膜14が設けられている。圧電膜14は例えば(002)方向を主軸とする窒化アルミニウムを主成分とする窒化アルミニウム膜である。圧電膜14を挟み下部電極12と対向する共振領域50を形成するように圧電膜14上に上部電極16が設けられている。共振領域50は、楕円形状を有し、厚み縦振動モードの弾性波が共振する領域である。上部電極16は下層16aおよび上層16bを含んでいる。下層16aおよび上層16bは例えばそれぞれRu膜およびCr膜である。 A piezoelectric film 14 is provided on the lower electrode 12. The piezoelectric film 14 is, for example, an aluminum nitride film containing aluminum nitride as a main component having the main axis in the (002) direction. The upper electrode 16 is provided on the piezoelectric film 14 so as to form a resonance region 50 facing the lower electrode 12 with the piezoelectric film 14 interposed therebetween. The resonance region 50 has an elliptical shape and is a region in which elastic waves in the thickness longitudinal vibration mode resonate. The upper electrode 16 includes a lower layer 16a and an upper layer 16b. The lower layer 16a and the upper layer 16b are, for example, a Ru film and a Cr film, respectively.

圧電膜14は、厚膜部15aと厚膜部15aより薄い薄膜部15bとを有する。共振領域50における圧電膜14は厚膜部15aである。共振領域50から下部電極が引き出される領域の圧電膜14は薄膜部15bである。 The piezoelectric film 14 has a thick film portion 15a and a thin film portion 15b thinner than the thick film portion 15a. The piezoelectric film 14 in the resonance region 50 is a thick film portion 15a. The piezoelectric film 14 in the region where the lower electrode is pulled out from the resonance region 50 is the thin film portion 15b.

上部電極16、厚膜部15aの側面の一部および薄膜部15bの上面の一部に保護膜24が形成されている。保護膜24は例えば酸化シリコン膜である。共振領域50内の積層膜18は、下部電極12、圧電膜14、上部電極16および保護膜24を含む。保護膜24は周波数調整膜として機能してもよい。 A protective film 24 is formed on the upper electrode 16, a part of the side surface of the thick film portion 15a, and a part of the upper surface of the thin film portion 15b. The protective film 24 is, for example, a silicon oxide film. The laminated film 18 in the resonance region 50 includes a lower electrode 12, a piezoelectric film 14, an upper electrode 16, and a protective film 24. The protective film 24 may function as a frequency adjusting film.

下部電極12および上部電極16上に金属層22および22aが設けられている。金属層22および22aは下部電極12および上部電極16と接し、配線および/またはパッドとして機能する。金属層22および22aは例えばAu(金)層である。Au層下にTi層またはW層等の下地膜が設けられていてもよい。金属層22は、薄膜部15bの上面から下部電極12にかけて設けられている。金属層22は薄膜部15bの上面および側面と接している。 Metal layers 22 and 22a are provided on the lower electrode 12 and the upper electrode 16. The metal layers 22 and 22a are in contact with the lower electrode 12 and the upper electrode 16 and function as wiring and / or a pad. The metal layers 22 and 22a are, for example, Au (gold) layers. An underlayer such as a Ti layer or a W layer may be provided under the Au layer. The metal layer 22 is provided from the upper surface of the thin film portion 15b to the lower electrode 12. The metal layer 22 is in contact with the upper surface and the side surface of the thin film portion 15b.

図1(a)のように、下部電極12には犠牲層をエッチングするための導入路33が形成されている。犠牲層は空隙30を形成するための層である。導入路33の先端付近は圧電膜14で覆われておらず、下部電極12は導入路33の先端に孔部35を有する。 As shown in FIG. 1A, the lower electrode 12 is formed with an introduction path 33 for etching the sacrificial layer. The sacrificial layer is a layer for forming the void 30. The vicinity of the tip of the introduction path 33 is not covered with the piezoelectric film 14, and the lower electrode 12 has a hole 35 at the tip of the introduction path 33.

図1(a)および図1(c)を参照し、並列共振器Pの構造について説明する。並列共振器Pは直列共振器Sと比較し、上部電極16の下層16aと上層16bとの間に、Ti(チタン)層からなる質量負荷膜20が設けられている。その他の構成は直列共振器Sの図1(b)と同じであり説明を省略する。 The structure of the parallel resonator P will be described with reference to FIGS. 1 (a) and 1 (c). Compared with the series resonator S, the parallel resonator P is provided with a mass load film 20 made of a Ti (titanium) layer between the lower layer 16a and the upper layer 16b of the upper electrode 16. Other configurations are the same as those in FIG. 1 (b) of the series resonator S, and the description thereof will be omitted.

直列共振器Sと並列共振器Pとの共振周波数の差は、質量負荷膜20の膜厚を用い調整する。直列共振器Sと並列共振器Pとの両方の共振周波数の調整は、保護膜24の膜厚を調整することにより行なう。 The difference in resonance frequency between the series resonator S and the parallel resonator P is adjusted by using the film thickness of the mass load film 20. The resonance frequencies of both the series resonator S and the parallel resonator P are adjusted by adjusting the film thickness of the protective film 24.

2GHzの共振周波数を有する圧電薄膜共振器の場合、下部電極12のCr膜からなる下層12aの膜厚は100nm、Ru膜からなる上層12bの膜厚は230nmである。AlN膜からなる圧電膜14の膜厚は1200nmである。上部電極16のRu膜からなる下層16aの膜厚は230nm、Cr膜からなる上層16bの膜厚は50nmである。酸化シリコン膜からなる保護膜24の膜厚は50nmである。Ti膜からなる質量負荷膜20の膜厚は100nmである。各層の膜厚は、所望の共振特性を得るため適宜設定することができる。 In the case of a piezoelectric thin film resonator having a resonance frequency of 2 GHz, the thickness of the lower layer 12a made of the Cr film of the lower electrode 12 is 100 nm, and the thickness of the upper layer 12b made of the Ru film is 230 nm. The film thickness of the piezoelectric film 14 made of the AlN film is 1200 nm. The film thickness of the lower layer 16a made of the Ru film of the upper electrode 16 is 230 nm, and the film thickness of the upper layer 16b made of the Cr film is 50 nm. The film thickness of the protective film 24 made of the silicon oxide film is 50 nm. The film thickness of the mass loading film 20 made of the Ti film is 100 nm. The film thickness of each layer can be appropriately set in order to obtain desired resonance characteristics.

基板10としては、Si基板以外に、サファイア基板、アルミナ基板、スピネル基板、石英基板、ガラス基板、セラミック基板またはGaAs基板等を用いることができる。下部電極12および上部電極16としては、RuおよびCr以外にもAl(アルミニウム)、Ti、Cu(銅)、Mo(モリブデン)、W(タングステン)、Ta(タンタル)、Pt(白金)、Rh(ロジウム)またはIr(イリジウム)等の単層膜またはこれらの積層膜を用いることができる。例えば、上部電極16の下層16aをRu、上層16bをMoとしてもよい。 As the substrate 10, a sapphire substrate, an alumina substrate, a spinel substrate, a quartz substrate, a glass substrate, a ceramic substrate, a GaAs substrate, or the like can be used in addition to the Si substrate. In addition to Ru and Cr, the lower electrode 12 and the upper electrode 16 include Al (aluminum), Ti, Cu (copper), Mo (molybdenum), W (tungsten), Ta (tantal), Pt (platinum), and Rh ( A monolayer film such as rhodium) or Ir (iridium) or a laminated film thereof can be used. For example, the lower layer 16a of the upper electrode 16 may be Ru and the upper layer 16b may be Mo.

圧電膜14は、窒化アルミニウム以外にも、ZnO(酸化亜鉛)、PZT(チタン酸ジルコン酸鉛)、PbTiO3(チタン酸鉛)等を用いることができる。また、圧電膜14は、窒化アルミニウムを主成分とし、共振特性の向上または圧電性の向上のため他の元素を含んでもよい。例えば、添加元素として、Sc(スカンジウム)、2族元素もしくは12族元素と4族元素との2つの元素、または2族元素もしくは12族元素と5族元素との2つの元素を用いることにより、圧電膜14の圧電性が向上する。このため、圧電薄膜共振器の実効的電気機械結合係数を向上できる。2族元素は、例えばCa(カルシウム)、Mg(マグネシウム)またはSr(ストロンチウム)である。12族元素は例えばZn(亜鉛)である。4族元素は、例えばTi、Zr(ジルコニウム)またはHf(ハフニウム)である。5族元素は、例えばTa、Nb(ニオブ)またはV(バナジウム)である。さらに、圧電膜14は、窒化アルミニウムを主成分とし、B(ボロン)を含んでもよい。 As the piezoelectric film 14, ZnO (zinc oxide), PZT (lead zirconate titanate), PbTiO 3 (lead titanate) and the like can be used in addition to aluminum nitride. Further, the piezoelectric film 14 contains aluminum nitride as a main component and may contain other elements for improving resonance characteristics or piezoelectricity. For example, by using Sc (scandium), two elements of a group 2 element or a group 12 element and a group 4 element, or two elements of a group 2 element or a group 12 element and a group 5 element, as an additive element, The piezoelectricity of the piezoelectric film 14 is improved. Therefore, the effective electromechanical coupling coefficient of the piezoelectric thin film resonator can be improved. Group 2 elements are, for example, Ca (calcium), Mg (magnesium) or Sr (strontium). The Group 12 element is, for example, Zn (zinc). Group 4 elements are, for example, Ti, Zr (zirconium) or Hf (hafnium). Group 5 elements are, for example, Ta, Nb (niobium) or V (vanadium). Further, the piezoelectric film 14 contains aluminum nitride as a main component and may contain B (boron).

保護膜24としては、酸化シリコン膜以外にも窒化シリコン膜または窒化アルミニウム等を用いることができる。質量負荷膜20としては、Ti以外にも、Ru、Cr、Al、Cu、Mo、W、Ta、Pt、RhもしくはIr等の単層膜を用いることができる。また、例えば窒化シリコンまたは酸化シリコン等の窒化金属または酸化金属からなる絶縁膜を用いることもできる。質量負荷膜20は、上部電極16の層間(下層16aと上層16bとの間)以外にも、下部電極12の下、下部電極12の層間、上部電極16の上、下部電極12と圧電膜14との間または圧電膜14と上部電極16との間に形成することができる。質量負荷膜20は、共振領域50を含むように形成されていれば、共振領域50より大きくてもよい。 As the protective film 24, a silicon nitride film, aluminum nitride, or the like can be used in addition to the silicon oxide film. As the mass loading film 20, a single-layer film such as Ru, Cr, Al, Cu, Mo, W, Ta, Pt, Rh or Ir can be used in addition to Ti. Further, an insulating film made of a metal nitride or a metal oxide such as silicon nitride or silicon oxide can also be used. The mass loading film 20 includes not only the layers of the upper electrode 16 (between the lower layer 16a and the upper layer 16b), but also the layers below the lower electrode 12, between the lower electrodes 12, above the upper electrode 16, the lower electrode 12 and the piezoelectric film 14. It can be formed between and between the piezoelectric film 14 and the upper electrode 16. The mass load film 20 may be larger than the resonance region 50 as long as it is formed so as to include the resonance region 50.

図2は、実施例1に係る圧電薄膜共振器の各層の位置関係を示す平面図である。図2に示すように、共振領域50から上部電極16が引き出される引き出し領域52において、共振領域50の外周60は下部電極12の外周により規定される。共振領域50から下部電極12が引き出される引き出し領域54において、共振領域50の外周60は上部電極16の外周により規定される。引き出し領域54において共振領域50を囲むように薄膜部15bが設けられている。下部電極12の外周64は、薄膜部15bの外周65の外側に位置している。薄膜部15bおよび下部電極12と重なるように金属層22が設けられている。金属層22の内周62は共振領域50の外周60と薄膜部15bの外周65との間に位置している。金属層22の外周66は下部電極12の外周64の外側に位置している。金属層22の外周66は薄膜部15bの外周65と下部電極12の外周64の間に設けられていてもよい。 FIG. 2 is a plan view showing the positional relationship of each layer of the piezoelectric thin film resonator according to the first embodiment. As shown in FIG. 2, in the extraction region 52 from which the upper electrode 16 is pulled out from the resonance region 50, the outer circumference 60 of the resonance region 50 is defined by the outer circumference of the lower electrode 12. In the extraction region 54 from which the lower electrode 12 is pulled out from the resonance region 50, the outer circumference 60 of the resonance region 50 is defined by the outer circumference of the upper electrode 16. A thin film portion 15b is provided so as to surround the resonance region 50 in the drawer region 54. The outer circumference 64 of the lower electrode 12 is located outside the outer circumference 65 of the thin film portion 15b. The metal layer 22 is provided so as to overlap the thin film portion 15b and the lower electrode 12. The inner circumference 62 of the metal layer 22 is located between the outer circumference 60 of the resonance region 50 and the outer circumference 65 of the thin film portion 15b. The outer circumference 66 of the metal layer 22 is located outside the outer circumference 64 of the lower electrode 12. The outer circumference 66 of the metal layer 22 may be provided between the outer circumference 65 of the thin film portion 15b and the outer circumference 64 of the lower electrode 12.

図1(b)および図1(c)のように、圧電膜14の厚膜部15aの上部の外周は上部電極16の外周より内側に位置している。これにより、Q値を向上できる。厚膜部15aの上部の外周は、上部電極16の外周と一致していてもよいし、上部電極16の外周より外側に位置していてもよい。圧電膜14の厚膜部15aの上部の側面に保護膜24が被覆していない。これは、上部電極16が圧電膜14の側面に対しオーバハングしているためである。圧電膜14の保護の観点から圧電膜14は保護膜24から露出しないことが好ましい。 As shown in FIGS. 1 (b) and 1 (c), the outer circumference of the upper portion of the thick film portion 15a of the piezoelectric film 14 is located inside the outer circumference of the upper electrode 16. Thereby, the Q value can be improved. The outer circumference of the upper portion of the thick film portion 15a may coincide with the outer circumference of the upper electrode 16, or may be located outside the outer circumference of the upper electrode 16. The protective film 24 does not cover the upper side surface of the thick film portion 15a of the piezoelectric film 14. This is because the upper electrode 16 overhangs the side surface of the piezoelectric film 14. From the viewpoint of protecting the piezoelectric film 14, it is preferable that the piezoelectric film 14 is not exposed from the protective film 24.

[実施例1の製造方法例1]
図3(a)から図4(c)は、実施例1に係る圧電薄膜共振器の製造方法例1を示す断面図である。図3(a)に示すように、平坦主面を有する基板10上に空隙を形成するための犠牲層38を形成する。犠牲層38の膜厚は、例えば10~100nmであり、MgO、ZnO、GeまたはSiO等のエッチング液またはエッチングガスに容易に溶解できる材料から選択される。その後、犠牲層38を、フォトリソグラフィ法およびエッチング法を用い所望の形状にパターニングする。犠牲層38の形状は、空隙30の平面形状に相当する形状であり、例えば共振領域50となる領域を含む。次に、犠牲層38および基板10上に下部電極12として下層12aおよび上層12bを形成する。犠牲層38および下部電極12は、例えば、スパッタリング法、真空蒸着法またはCVD(Chemical Vapor Deposition)法を用い成膜される。その後、下部電極12を、フォトリソグラフィ法およびエッチング法を用い所望の形状にパターニングする。下部電極12は、リフトオフ法により形成してもよい。
[Manufacturing Method Example 1 of Example 1]
3A to 4C are cross-sectional views showing Example 1 of a method for manufacturing a piezoelectric thin film resonator according to the first embodiment. As shown in FIG. 3A, a sacrificial layer 38 for forming a void is formed on the substrate 10 having a flat main surface. The film thickness of the sacrificial layer 38 is, for example, 10 to 100 nm, and is selected from materials that can be easily dissolved in an etching solution or an etching gas such as MgO, ZnO, Ge, or SiO 2 . Then, the sacrificial layer 38 is patterned into a desired shape by using a photolithography method and an etching method. The shape of the sacrificial layer 38 is a shape corresponding to the planar shape of the gap 30, and includes, for example, a region that becomes a resonance region 50. Next, the lower layer 12a and the upper layer 12b are formed as the lower electrode 12 on the sacrificial layer 38 and the substrate 10. The sacrificial layer 38 and the lower electrode 12 are formed by, for example, a sputtering method, a vacuum vapor deposition method, or a CVD (Chemical Vapor Deposition) method. Then, the lower electrode 12 is patterned into a desired shape by using a photolithography method and an etching method. The lower electrode 12 may be formed by a lift-off method.

図3(b)に示すように、下部電極12および基板10上に圧電膜14を、例えばスパッタリング法、真空蒸着法またはCVD法を用い成膜する。圧電膜14上に上部電極16を例えばフォトリソグラフィ法およびエッチング法を用い所望の形状にパターニングする。上部電極16は、リフトオフ法により形成してもよい。 As shown in FIG. 3B, a piezoelectric film 14 is formed on the lower electrode 12 and the substrate 10 by using, for example, a sputtering method, a vacuum vapor deposition method, or a CVD method. The upper electrode 16 is patterned on the piezoelectric film 14 into a desired shape by using, for example, a photolithography method and an etching method. The upper electrode 16 may be formed by a lift-off method.

図1(c)に示す並列共振器Pにおいては、下層16aを形成した後に、質量負荷膜20を、例えばスパッタリング法、真空蒸着法またはCVD法を用い成膜する。質量負荷膜20を例えばフォトリソグラフィ法およびエッチング法を用い所望の形状にパターニングする。その後、上層16bを形成する。 In the parallel resonator P shown in FIG. 1 (c), after the lower layer 16a is formed, the mass-loaded film 20 is formed into a film by using, for example, a sputtering method, a vacuum vapor deposition method, or a CVD method. The mass-loaded film 20 is patterned into a desired shape by using, for example, a photolithography method and an etching method. After that, the upper layer 16b is formed.

図3(c)に示すように、上部電極16および圧電膜14上に所望形状のマスク層44を形成する。マスク層44は例えばフォトレジストであり、フォトリソグラフィ法を用い形成する。マスク層44をマスクに圧電膜14の一部をエッチング法を用い除去する。これにより、圧電膜14に厚膜部15aおよび薄膜部15bが形成される。圧電膜14がサイドエッチングされると、厚膜部15aの外周は上部電極16の外周より内側に位置する。 As shown in FIG. 3C, a mask layer 44 having a desired shape is formed on the upper electrode 16 and the piezoelectric film 14. The mask layer 44 is, for example, a photoresist, and is formed by using a photolithography method. A part of the piezoelectric film 14 is removed by using an etching method with the mask layer 44 as a mask. As a result, the thick film portion 15a and the thin film portion 15b are formed on the piezoelectric film 14. When the piezoelectric film 14 is side-etched, the outer circumference of the thick film portion 15a is located inside the outer circumference of the upper electrode 16.

図4(a)に示すように、マスク層44を、例えば有機洗浄法またはアッシング法により除去する。上部電極16および圧電膜14上に所望形状のマスク層46を形成する。マスク層46は例えばフォトレジストであり、フォトリソグラフィ法を用い形成する。マスク層46をマスクに圧電膜14の一部をエッチング法を用い除去する。これにより、下部電極12が露出する。 As shown in FIG. 4A, the mask layer 44 is removed by, for example, an organic cleaning method or an ashing method. A mask layer 46 having a desired shape is formed on the upper electrode 16 and the piezoelectric film 14. The mask layer 46 is, for example, a photoresist, and is formed by using a photolithography method. A part of the piezoelectric film 14 is removed by using an etching method with the mask layer 46 as a mask. As a result, the lower electrode 12 is exposed.

図4(b)に示すように、マスク層46を例えば有機洗浄法またはアッシング法を用い除去する。保護膜24を例えばスパッタリング法、真空蒸着法またはCVD法を用い成膜する。上部電極16がオーバハングしているため、厚膜部15aの側面上部に保護膜24は形成されない。 As shown in FIG. 4B, the mask layer 46 is removed using, for example, an organic cleaning method or an ashing method. The protective film 24 is formed into a film by using, for example, a sputtering method, a vacuum vapor deposition method, or a CVD method. Since the upper electrode 16 is overhanging, the protective film 24 is not formed on the upper side surface of the thick film portion 15a.

図4(c)に示すように、保護膜24を例えばフォトリソグラフィ法およびエッチング法を用い所望の形状にパターニングする。露出した下部電極12および上部電極16に接するようにそれぞれ金属層22および22aを、例えばスパッタリング法、真空蒸着法またはCVD法を用い成膜する。その後、金属層22および22aを、例えばフォトリソグラフィ法およびエッチング法を用い所望の形状にパターニングする。金属層22および22aは、リフトオフ法により形成してもよい。 As shown in FIG. 4 (c), the protective film 24 is patterned into a desired shape by using, for example, a photolithography method and an etching method. The metal layers 22 and 22a are formed into a film by using, for example, a sputtering method, a vacuum vapor deposition method, or a CVD method, respectively, so as to be in contact with the exposed lower electrode 12 and the upper electrode 16. Then, the metal layers 22 and 22a are patterned into a desired shape by using, for example, a photolithography method and an etching method. The metal layers 22 and 22a may be formed by a lift-off method.

その後、孔部35および導入路33(図1(a)参照)を介し、犠牲層38のエッチング液を下部電極12の下の犠牲層38に導入する。これにより、犠牲層38が除去される。犠牲層38をエッチングする媒体としては、犠牲層38以外の共振器を構成する材料をエッチングしない媒体であることが好ましい。特に、エッチング媒体は、エッチング媒体が接触する下部電極12がエッチングされない媒体であることが好ましい。下部電極12、圧電膜14および上部電極16の積層膜18の応力を圧縮応力となるように設定しておく。これにより、犠牲層38が除去されると、積層膜18が基板10の反対側に基板10から離れるように膨れる。下部電極12と基板10との間にドーム状の膨らみを有する空隙30が形成される。以上により、実施例1に係る圧電薄膜共振器が作製される。 After that, the etching solution of the sacrificial layer 38 is introduced into the sacrificial layer 38 under the lower electrode 12 via the hole 35 and the introduction path 33 (see FIG. 1A). As a result, the sacrificial layer 38 is removed. The medium for etching the sacrificial layer 38 is preferably a medium that does not etch the material constituting the resonator other than the sacrificial layer 38. In particular, the etching medium is preferably a medium in which the lower electrode 12 with which the etching medium is in contact is not etched. The stress of the laminated film 18 of the lower electrode 12, the piezoelectric film 14, and the upper electrode 16 is set to be a compressive stress. As a result, when the sacrificial layer 38 is removed, the laminated film 18 swells on the opposite side of the substrate 10 so as to be separated from the substrate 10. A gap 30 having a dome-shaped bulge is formed between the lower electrode 12 and the substrate 10. As described above, the piezoelectric thin film resonator according to the first embodiment is manufactured.

[実施例1の製造方法例2]
図5(a)から図6(c)は、実施例1に係る圧電薄膜共振器の製造方法例2を示す断面図である。図5(a)に示すように、図3(a)と同様に基板10上に犠牲層38および下部電極12を形成する。
[Manufacturing Method Example 2 of Example 1]
5 (a) to 6 (c) are cross-sectional views showing a manufacturing method example 2 of the piezoelectric thin film resonator according to the first embodiment. As shown in FIG. 5A, the sacrificial layer 38 and the lower electrode 12 are formed on the substrate 10 in the same manner as in FIG. 3A.

図5(b)に示すように、下部電極12および基板10上に下部圧電膜14aを成膜する。下部圧電膜14aの成膜方法は図3(b)の圧電膜14の成膜方法と同じである。下部圧電膜14a上に加工用膜26を例えばスパッタリング法、真空蒸着法またはCVD法を用い成膜する。加工用膜26を例えばフォトリソグラフィ法およびエッチング法を用い所望の形状にパターニングする。加工用膜26はリフトオフ法を用い形成してもよい。加工用膜26は、圧電膜14をエッチングするときにエッチングされにくい材料からなり、例えば酸化シリコン膜である。 As shown in FIG. 5B, a lower piezoelectric film 14a is formed on the lower electrode 12 and the substrate 10. The film forming method of the lower piezoelectric film 14a is the same as the film forming method of the piezoelectric film 14 of FIG. 3 (b). A processing film 26 is formed on the lower piezoelectric film 14a by using, for example, a sputtering method, a vacuum vapor deposition method, or a CVD method. The processing film 26 is patterned into a desired shape by using, for example, a photolithography method and an etching method. The processing film 26 may be formed by using a lift-off method. The processing film 26 is made of a material that is difficult to be etched when the piezoelectric film 14 is etched, and is, for example, a silicon oxide film.

図5(c)に示すように、加工用膜26および下部圧電膜14a上に上部圧電膜14bを成膜する。下部圧電膜14aと上部圧電膜14bとから圧電膜14が形成される。図3(b)と同様に圧電膜14上に上部電極16を形成する。上部電極16を例えばフォトリソグラフィ法およびエッチング法を用い所望の形状にパターニングする。 As shown in FIG. 5 (c), the upper piezoelectric film 14b is formed on the processing film 26 and the lower piezoelectric film 14a. The piezoelectric film 14 is formed from the lower piezoelectric film 14a and the upper piezoelectric film 14b. The upper electrode 16 is formed on the piezoelectric film 14 in the same manner as in FIG. 3 (b). The upper electrode 16 is patterned into a desired shape by using, for example, a photolithography method and an etching method.

図6(a)に示すように、圧電膜14を例えばフォトリソグラフィ法およびエッチング法を用い所望の形状にパターニングする。このとき、加工用膜26がマスクとなり加工用膜26下の圧電膜14が残存し薄膜部15bが形成される。例えば圧電膜14が窒化アルミニウム膜であり、加工用膜26が酸化シリコン膜の場合、リン酸系のエッチング溶液を用いることで、加工用膜26に対し圧電膜14を選択的にエッチングできる。 As shown in FIG. 6A, the piezoelectric film 14 is patterned into a desired shape by using, for example, a photolithography method and an etching method. At this time, the processing film 26 serves as a mask, the piezoelectric film 14 under the processing film 26 remains, and the thin film portion 15b is formed. For example, when the piezoelectric film 14 is an aluminum nitride film and the processing film 26 is a silicon oxide film, the piezoelectric film 14 can be selectively etched with respect to the processing film 26 by using a phosphoric acid-based etching solution.

図6(b)に示すように、加工用膜26を例えばエッチング法を用い除去する。図4(b)と同様に保護膜24を成膜する。図6(c)に示すように、図4(c)と同様に、保護膜24を所望形状にパターニングする。下部電極12および上部電極16に接する金属層22および22aを形成する。その後、犠牲層38を除去することで、実施例1に係る圧電薄膜共振器が作成される。 As shown in FIG. 6B, the processing film 26 is removed by using, for example, an etching method. The protective film 24 is formed in the same manner as in FIG. 4 (b). As shown in FIG. 6 (c), the protective film 24 is patterned into a desired shape in the same manner as in FIG. 4 (c). The metal layers 22 and 22a in contact with the lower electrode 12 and the upper electrode 16 are formed. Then, by removing the sacrificial layer 38, the piezoelectric thin film resonator according to the first embodiment is produced.

実施例1の製造方法例2では、加工用膜26を設けることで、薄膜部15bの膜厚の製造ばらつきを抑制できる。 In the manufacturing method Example 2 of the first embodiment, by providing the processing film 26, it is possible to suppress the manufacturing variation of the film thickness of the thin film portion 15b.

[シミュレーション]
2次元の有限要素法を用いたシミュレーションを行った。図7(a)および図7(b)は、シミュレーションを行ったそれぞれ比較例1および実施例1の断面形状を示す図、図7(c)は、シミュレーション結果を示す図である。図7(a)に示すように、比較例1では、基板10および空隙30上に下部電極12が設けられている。空隙30上の下部電極12上に圧電膜14が設けられている。圧電膜14は下部電極12のみにより基板10に支持されている。圧電膜14上に上部電極16が設けられている。上部電極16の端に対し圧電膜14の端は内側に位置している。基板10上の下部電極12上に金属層22が設けられている。金属層22の端は空隙30の端の内側に位置している。
[simulation]
A simulation using the two-dimensional finite element method was performed. 7 (a) and 7 (b) are diagrams showing the cross-sectional shapes of Comparative Example 1 and Example 1 in which simulation was performed, and FIG. 7 (c) is a diagram showing the simulation results. As shown in FIG. 7A, in Comparative Example 1, the lower electrode 12 is provided on the substrate 10 and the gap 30. A piezoelectric film 14 is provided on the lower electrode 12 on the gap 30. The piezoelectric film 14 is supported by the substrate 10 only by the lower electrode 12. The upper electrode 16 is provided on the piezoelectric film 14. The end of the piezoelectric film 14 is located inside the end of the upper electrode 16. A metal layer 22 is provided on the lower electrode 12 on the substrate 10. The end of the metal layer 22 is located inside the end of the void 30.

共振領域50の中心68がミラー界面条件となる。共振領域50の幅をW1、空隙30の幅をW2、上部電極16と圧電膜14のオフセット幅をW3、および金属層22と基板10のオフセット幅をW4とする。圧電膜14の厚さをT1とする。 The center 68 of the resonance region 50 is the mirror interface condition. The width of the resonance region 50 is W1, the width of the void 30 is W2, the offset width of the upper electrode 16 and the piezoelectric film 14 is W3, and the offset width of the metal layer 22 and the substrate 10 is W4. The thickness of the piezoelectric film 14 is T1.

図7(b)に示すように、実施例1では、圧電膜14の薄膜部15bが共振領域50から基板10上まで延伸している。金属層22の内端は薄膜部15bの上面上に位置している。薄膜部15bと空隙30のオフセット幅をW5とする。薄膜部bの厚さをT2とする。その他の構成は図7(a)と同じである。 As shown in FIG. 7B, in the first embodiment, the thin film portion 15b of the piezoelectric film 14 extends from the resonance region 50 to the top of the substrate 10. The inner end of the metal layer 22 is located on the upper surface of the thin film portion 15b. The offset width between the thin film portion 15b and the void 30 is W5. Let the thickness of the thin film portion b be T2. Other configurations are the same as those in FIG. 7 (a).

シミュレーションに用いた各材料および寸法は以下である。
下部電極12:膜厚が100nmのCr膜および膜厚が190nmのRu膜
厚膜部15a:膜厚T1が1260nmのAlN膜
薄膜部15b:膜厚T2が630nmのAlN膜
上部電極16:膜厚が230nmのRu膜および膜厚が30nmのCr膜
幅W1:40μm
幅W2:47μm
幅W3:0.2μm
幅W4:2μm
幅W5:3μm
The materials and dimensions used in the simulation are as follows.
Lower electrode 12: Cr film having a film thickness of 100 nm and Ru film film portion 15a having a film thickness of 190 nm: AlN film film portion 15b having a film thickness T1 of 1260 nm: AlN film film portion having a film thickness T2 of 630 nm Upper electrode 16: Film thickness Ru film with a thickness of 230 nm and Cr film with a film thickness of 30 nm Width W1: 40 μm
Width W2: 47 μm
Width W3: 0.2 μm
Width W4: 2 μm
Width W5: 3 μm

図7(c)に示すように、シミュレーションの結果、比較例1と実施例1とでは電気機械結合係数kは7.12であり同じである。実施例1の反共振周波数におけるQ値Qaは比較例1のQaより大きい。実施例1のように、共振領域50の外側の空隙30上の下部電極12上に薄膜部15bを設ける。薄膜部15bの上面にから下部電極12にかけて金属層22を設ける。これにより、Q値を向上できる。また、金属層22が薄膜部15b上に設けられているため、圧電膜14の下部電極12からの剥離を抑制できる。 As shown in FIG. 7 (c), as a result of the simulation, the electromechanical coupling coefficient k 2 is 7.12, which is the same in Comparative Example 1 and Example 1. The Q value Qa at the antiresonance frequency of Example 1 is larger than the Qa of Comparative Example 1. As in the first embodiment, the thin film portion 15b is provided on the lower electrode 12 on the void 30 outside the resonance region 50. A metal layer 22 is provided from the upper surface of the thin film portion 15b to the lower electrode 12. Thereby, the Q value can be improved. Further, since the metal layer 22 is provided on the thin film portion 15b, it is possible to suppress the peeling of the piezoelectric film 14 from the lower electrode 12.

[比較例2と実施例1の比較]
図8(a)および図8(b)は、それぞれ比較例2および実施例1に係る圧電薄膜共振器の断面図である。図8(a)に示すように、比較例2では、圧電膜14の薄膜部15bの上面および側面が保護膜24に覆われている。これにより金属層22と薄膜部15bとの間に保護膜24が設けられる。矢印55のように、共振領域50において発生した熱は圧電膜14の薄膜部15bを介し伝導する。保護膜24は例えば酸化シリコン膜等の絶縁膜であり、熱伝導率が圧電膜14および金属層22より低い。このため、圧電膜14から金属層22への熱伝導が妨げられる。これにより、下部電極12と上部電極16との間に大電力の高周波信号が加わると共振領域50の温度が上昇してしまう。よって、圧電薄膜共振器の耐電力性が低下する。
[Comparison of Comparative Example 2 and Example 1]
8 (a) and 8 (b) are cross-sectional views of the piezoelectric thin film resonator according to Comparative Example 2 and Example 1, respectively. As shown in FIG. 8A, in Comparative Example 2, the upper surface and the side surface of the thin film portion 15b of the piezoelectric film 14 are covered with the protective film 24. As a result, the protective film 24 is provided between the metal layer 22 and the thin film portion 15b. As shown by the arrow 55, the heat generated in the resonance region 50 is conducted through the thin film portion 15b of the piezoelectric film 14. The protective film 24 is, for example, an insulating film such as a silicon oxide film, and has a thermal conductivity lower than that of the piezoelectric film 14 and the metal layer 22. Therefore, heat conduction from the piezoelectric film 14 to the metal layer 22 is hindered. As a result, when a high-frequency signal with high power is applied between the lower electrode 12 and the upper electrode 16, the temperature of the resonance region 50 rises. Therefore, the power resistance of the piezoelectric thin film resonator is lowered.

また、比較例2では、金属層22と保護膜24との界面、保護膜24と圧電膜14との界面、保護膜24と下部電極12との界面が存在する。圧電膜14、保護膜24、金属層22および下部電極12は、異なる材料であり、界面の種類が多くなると、密着性の弱い界面における剥離の危険性が増大する。 Further, in Comparative Example 2, there is an interface between the metal layer 22 and the protective film 24, an interface between the protective film 24 and the piezoelectric film 14, and an interface between the protective film 24 and the lower electrode 12. The piezoelectric film 14, the protective film 24, the metal layer 22, and the lower electrode 12 are made of different materials, and as the number of types of interfaces increases, the risk of peeling at an interface having weak adhesion increases.

図8(b)に示すように、実施例1では、薄膜部15bの上面および側面と金属層22とが接する。これにより、矢印56のように、共振領域50において発生した熱は薄膜部15bから金属層22に効率的に伝導し、金属層22から基板10に至る。これにより、下部電極12と上部電極16との間に大電力の高周波信号が加わっても共振領域50の温度上昇が抑制される。よって、圧電薄膜共振器の耐電力性を向上できる。 As shown in FIG. 8B, in the first embodiment, the upper surface and the side surface of the thin film portion 15b are in contact with the metal layer 22. As a result, as shown by the arrow 56, the heat generated in the resonance region 50 is efficiently conducted from the thin film portion 15b to the metal layer 22, and reaches the substrate 10 from the metal layer 22. As a result, even if a high-frequency signal of high power is applied between the lower electrode 12 and the upper electrode 16, the temperature rise in the resonance region 50 is suppressed. Therefore, the power resistance of the piezoelectric thin film resonator can be improved.

また、実施例1では、比較例2における3つの界面に対応する界面は金属層22と圧電膜14との界面である。このように、比較例2に比べ界面の種類を少なくできる。これにより、金属層22と圧電膜14との界面の密着性を向上させればよく、界面からの剥離の危険性を抑制できる。 Further, in Example 1, the interface corresponding to the three interfaces in Comparative Example 2 is the interface between the metal layer 22 and the piezoelectric film 14. In this way, the number of types of interfaces can be reduced as compared with Comparative Example 2. Thereby, the adhesion of the interface between the metal layer 22 and the piezoelectric film 14 may be improved, and the risk of peeling from the interface can be suppressed.

[実施例1の変形例1および2]
図9(a)および図9(b)は、それぞれ実施例1の変形例1および2に係る圧電薄膜共振器を示す断面図である。図1(b)および図8(b)では、薄膜部15b上において保護膜24と金属層22とは重ならず、かつ保護膜24と金属層22との間に隙間は存在しない。
[Modified Examples 1 and 2 of Example 1]
9 (a) and 9 (b) are cross-sectional views showing the piezoelectric thin film resonators according to the first and second modifications of the first embodiment, respectively. In FIGS. 1 (b) and 8 (b), the protective film 24 and the metal layer 22 do not overlap on the thin film portion 15b, and there is no gap between the protective film 24 and the metal layer 22.

図9(a)に示すように、実施例1の変形例1では、領域74のように、薄膜部15b上の一部において保護膜24と金属層22とが重なり、薄膜部15bの他の一部において金属層22が薄膜部15bに接している。保護膜24と金属層22とを一部重ねることで、保護膜24と金属層22との位置合わせがずれた場合であっても、薄膜部15bが露出することを抑制できる。 As shown in FIG. 9A, in the modified example 1 of the first embodiment, the protective film 24 and the metal layer 22 overlap each other in a part of the thin film portion 15b as in the region 74, and the other thin film portion 15b. The metal layer 22 is in contact with the thin film portion 15b in a part thereof. By partially overlapping the protective film 24 and the metal layer 22, it is possible to prevent the thin film portion 15b from being exposed even when the protective film 24 and the metal layer 22 are misaligned.

図9(b)に示すように、実施例1の変形例2では、領域75のように、薄膜部15b上において保護膜24と金属層22との間に隙間が存在している。保護膜24と金属層22とを離間させることで、保護膜24と金属層22との位置合わせがずれた場合も、保護膜24は金属層22と薄膜部15bとの間に位置しない。よって、図8(b)において説明したように、熱伝導性を向上しかつ界面の種類を削減することができる。 As shown in FIG. 9B, in the modified example 2 of the first embodiment, there is a gap between the protective film 24 and the metal layer 22 on the thin film portion 15b as in the region 75. By separating the protective film 24 and the metal layer 22, even if the protective film 24 and the metal layer 22 are misaligned, the protective film 24 is not located between the metal layer 22 and the thin film portion 15b. Therefore, as described in FIG. 8B, the thermal conductivity can be improved and the types of interfaces can be reduced.

[実施例1の変形例3および4]
図10(a)および図10(b)は、それぞれ実施例1の変形例3および4に係る圧電薄膜共振器の断面図である。図10(a)に示すように、実施例1の変形例3では、圧電膜14は下部圧電膜14aと下部圧電膜14a上に設けられた上部圧電膜14bとを有する。厚膜部15aは下部圧電膜14aおよび上部圧電膜14bから形成され、薄膜部15bは下部圧電膜14aから形成される。下部圧電膜14aと上部圧電膜14bとの間に挿入膜28が挿入されている。挿入膜28は、共振領域50の中央領域に設けられておらず、外周に沿った外周領域にリング状に設けられている。挿入膜28は、上部電極16の引き出し領域52および下部電極12の引き出し領域54において、共振領域50内から外にかけて設けられている。薄膜部15bの上面において挿入膜28は金属層22に重ならないように設けられている。挿入膜28上に保護膜24が設けられている。その他の構成は実施例1と同じであり説明を省略する。
[Modified Examples 3 and 4 of Example 1]
10 (a) and 10 (b) are cross-sectional views of the piezoelectric thin film resonator according to the modified examples 3 and 4, respectively, of the first embodiment. As shown in FIG. 10A, in the modification 3 of the first embodiment, the piezoelectric film 14 has a lower piezoelectric film 14a and an upper piezoelectric film 14b provided on the lower piezoelectric film 14a. The thick film portion 15a is formed from the lower piezoelectric film 14a and the upper piezoelectric film 14b, and the thin film portion 15b is formed from the lower piezoelectric film 14a. The insertion film 28 is inserted between the lower piezoelectric film 14a and the upper piezoelectric film 14b. The insertion film 28 is not provided in the central region of the resonance region 50, but is provided in a ring shape in the outer peripheral region along the outer circumference. The insertion film 28 is provided from the inside to the outside of the resonance region 50 in the extraction region 52 of the upper electrode 16 and the extraction region 54 of the lower electrode 12. The insertion film 28 is provided on the upper surface of the thin film portion 15b so as not to overlap the metal layer 22. A protective film 24 is provided on the insertion film 28. Other configurations are the same as those in the first embodiment, and the description thereof will be omitted.

図10(b)に示すように、実施例1の変形例4では、上部電極16の引き出し領域52において共振領域50内に挿入膜28が設けられている。下部電極12の引き出し領域54において挿入膜28は共振領域50内に設けられておらず、共振領域50の外の薄膜部15bの上面に設けられている。その他の構成は実施例1の変形例3と同じであり説明を省略する。 As shown in FIG. 10B, in the modified example 4 of the first embodiment, the insertion film 28 is provided in the resonance region 50 in the extraction region 52 of the upper electrode 16. In the extraction region 54 of the lower electrode 12, the insertion film 28 is not provided in the resonance region 50, but is provided on the upper surface of the thin film portion 15b outside the resonance region 50. Other configurations are the same as those of the third modification of the first embodiment, and the description thereof will be omitted.

[実施例1の変形例5および6]
図11(a)および図11(b)は、それぞれ実施例1の変形例5および6に係る圧電薄膜共振器の断面図である。図11(a)に示すように、実施例1の変形例5では、上部電極16の引き出し領域52において共振領域50内に挿入膜28が設けられている。下部電極12の引き出し領域54において挿入膜28は設けられていない。その他の構成は実施例1の変形例3と同じであり説明を省略する。
[Modified Examples 5 and 6 of Example 1]
11 (a) and 11 (b) are cross-sectional views of the piezoelectric thin film resonator according to the modified examples 5 and 6 of the first embodiment, respectively. As shown in FIG. 11A, in the modified example 5 of the first embodiment, the insertion film 28 is provided in the resonance region 50 in the extraction region 52 of the upper electrode 16. The insertion membrane 28 is not provided in the drawer region 54 of the lower electrode 12. Other configurations are the same as those of the third modification of the first embodiment, and the description thereof will be omitted.

図11(b)に示すように、実施例1の変形例6では、上部電極16の引き出し領域52において挿入膜28が設けられていない。下部電極12の引き出し領域54において共振領域50の外の薄膜部15bの上面に挿入膜28が設けられている。その他の構成は実施例1の変形例3と同じであり説明を省略する。 As shown in FIG. 11B, in the modified example 6 of the first embodiment, the insertion film 28 is not provided in the extraction region 52 of the upper electrode 16. An insertion film 28 is provided on the upper surface of the thin film portion 15b outside the resonance region 50 in the extraction region 54 of the lower electrode 12. Other configurations are the same as those of the third modification of the first embodiment, and the description thereof will be omitted.

実施例1の変形例3から6のように、下部電極12から上部電極16との間に挿入膜28が設けられていてもよい。挿入膜28は、共振領域50の中央領域には設けられていない。挿入膜28は例えば酸化シリコン膜等の絶縁膜またはAl膜等の金属膜であり、圧電膜14より音響インピーダンスが小さい。これにより、Q値を向上できる。 An insertion membrane 28 may be provided between the lower electrode 12 and the upper electrode 16 as in the modifications 3 to 6 of the first embodiment. The insertion membrane 28 is not provided in the central region of the resonance region 50. The insertion film 28 is, for example, an insulating film such as a silicon oxide film or a metal film such as an Al film, and has a smaller acoustic impedance than the piezoelectric film 14. Thereby, the Q value can be improved.

実施例1およびその変形例によれば、厚膜部15aを挟み下部電極12と上部電極16とが対向する領域が共振領域50であり、薄膜部15bは共振領域50の外に位置する。金属層22は、共振領域50の外に位置する薄膜部15b上から下部電極12上にかけて設けられている。これにより、Q値を向上できる。また圧電膜14が下部電極12から剥がれることを抑制できる。さらに、金属層22は、薄膜部15bの表面の少なくとも一部に接する。これにより、共振領域50からの放熱性が向上し耐電力性を向上できる。 According to the first embodiment and its modifications, the region where the lower electrode 12 and the upper electrode 16 face each other across the thick film portion 15a is the resonance region 50, and the thin film portion 15b is located outside the resonance region 50. The metal layer 22 is provided from the thin film portion 15b located outside the resonance region 50 to the lower electrode 12. Thereby, the Q value can be improved. Further, it is possible to prevent the piezoelectric film 14 from peeling off from the lower electrode 12. Further, the metal layer 22 is in contact with at least a part of the surface of the thin film portion 15b. As a result, the heat dissipation from the resonance region 50 is improved and the power resistance can be improved.

金属層22は、薄膜部15bの上面(直上)の少なくとも一部と接していればよい。また、金属層22は、薄膜部15bの側面の少なくとも一部と接していればよい。 The metal layer 22 may be in contact with at least a part of the upper surface (immediately above) of the thin film portion 15b. Further, the metal layer 22 may be in contact with at least a part of the side surface of the thin film portion 15b.

図2のように、下部電極12が共振領域50から外側にかけて設けられた領域54において、金属層22は、薄膜部15bの表面の少なくとも一部に接する。これにより、放熱性をより向上できる。 As shown in FIG. 2, in the region 54 where the lower electrode 12 is provided from the resonance region 50 to the outside, the metal layer 22 is in contact with at least a part of the surface of the thin film portion 15b. This makes it possible to further improve the heat dissipation.

下部電極12下に空隙30が形成され、平面視において薄膜部15bの外周は空隙30の外周の外側に位置する。これにより、下部電極12の機械的強度を向上することができる。 A gap 30 is formed under the lower electrode 12, and the outer circumference of the thin film portion 15b is located outside the outer circumference of the gap 30 in a plan view. Thereby, the mechanical strength of the lower electrode 12 can be improved.

圧電膜14を覆う保護膜24(絶縁膜)が設けられている。これにより圧電膜14を保護できる。保護膜24は、金属層22と薄膜部15bとの間に設けられていない。これにより、共振領域50からの放熱性が向上する。また、保護膜24と他の材料との界面の種類が減るため膜剥がれを抑制できる。 A protective film 24 (insulating film) that covers the piezoelectric film 14 is provided. Thereby, the piezoelectric film 14 can be protected. The protective film 24 is not provided between the metal layer 22 and the thin film portion 15b. As a result, the heat dissipation from the resonance region 50 is improved. Further, since the types of the interface between the protective film 24 and other materials are reduced, the film peeling can be suppressed.

実施例1の変形例3から6のように、挿入膜28は、下部圧電膜14aと上部圧電膜14bとの間に設けられている。厚膜部15aは下部圧電膜14aと上部圧電膜14bとから形成されている。薄膜部15bは下部圧電膜14aから形成され上部圧電膜14bを含まない。これにより、厚膜部15aおよび薄膜部15bを簡単に形成できる。なお、挿入膜28は、温度補償膜であり、共振領域50の中央領域を含む全体に設けられていてもよい。このように、挿入膜28は共振領域50の少なくとも一部に設けられていていることが好ましい。 As in the modifications 3 to 6 of the first embodiment, the insertion film 28 is provided between the lower piezoelectric film 14a and the upper piezoelectric film 14b. The thick film portion 15a is formed of a lower piezoelectric film 14a and an upper piezoelectric film 14b. The thin film portion 15b is formed from the lower piezoelectric film 14a and does not include the upper piezoelectric film 14b. Thereby, the thick film portion 15a and the thin film portion 15b can be easily formed. The insertion film 28 is a temperature compensation film, and may be provided on the entire surface including the central region of the resonance region 50. As described above, it is preferable that the insertion film 28 is provided in at least a part of the resonance region 50.

実施例2およびその変形例1は、空隙の構成を変えた例である。図12(a)は、実施例2の圧電薄膜共振器の断面図、図12(b)は、実施例2の変形例1の圧電薄膜共振器の断面図である。図12(a)に示すように、実施例2では、基板10の上面に窪みが形成されている。下部電極12は、基板10上に平坦に形成されている。これにより、空隙30が、基板10の窪みに形成されている。空隙30は共振領域50を含むように形成されている。その他の構成は、実施例1と同じであり説明を省略する。空隙30は、基板10を貫通するように形成されていてもよい。なお、下部電極12の下面に絶縁膜が接して形成されていてもよい。すなわち、空隙30は、基板10と下部電極12に接する絶縁膜との間に形成されていてもよい。絶縁膜としては、例えば窒化アルミニウム膜を用いることができる。 Example 2 and the modified example 1 thereof are examples in which the configuration of the void is changed. 12 (a) is a cross-sectional view of the piezoelectric thin film resonator of Example 2, and FIG. 12 (b) is a cross-sectional view of the piezoelectric thin film resonator of Modification 1 of Example 2. As shown in FIG. 12A, in the second embodiment, a recess is formed on the upper surface of the substrate 10. The lower electrode 12 is formed flat on the substrate 10. As a result, the void 30 is formed in the recess of the substrate 10. The void 30 is formed so as to include the resonance region 50. Other configurations are the same as those in the first embodiment, and the description thereof will be omitted. The void 30 may be formed so as to penetrate the substrate 10. An insulating film may be formed in contact with the lower surface of the lower electrode 12. That is, the void 30 may be formed between the substrate 10 and the insulating film in contact with the lower electrode 12. As the insulating film, for example, an aluminum nitride film can be used.

図12(b)に示すように、実施例2の変形例1では、共振領域50の下部電極12下に音響反射膜31が形成されている。音響反射膜31は、音響インピーダンスの高い膜31aと音響インピーダンスの低い膜31bとが交互に設けられている。膜31aおよび31bの膜厚は例えばそれぞれほぼλ/4(λは弾性波の波長)である。膜31aと膜31bの積層数は任意に設定できる。音響反射膜31は、音響特性の異なる少なくとも2種類の層が間隔をあけて積層されていればよい。また、基板10が音響反射膜31の音響特性の異なる少なくとも2種類の層のうちの1層であってもよい。例えば、音響反射膜31は、基板10中に音響インピーダンスの異なる膜が一層設けられている構成でもよい。その他の構成は、実施例1と同じであり説明を省略する。 As shown in FIG. 12B, in the modified example 1 of the second embodiment, the acoustic reflection film 31 is formed under the lower electrode 12 of the resonance region 50. The acoustic reflection film 31 is provided with a film 31a having a high acoustic impedance and a film 31b having a low acoustic impedance alternately. The film thicknesses of the films 31a and 31b are, for example, approximately λ / 4 (λ is the wavelength of the elastic wave), respectively. The number of layers of the film 31a and the film 31b can be arbitrarily set. The acoustic reflection film 31 may be formed by laminating at least two types of layers having different acoustic characteristics at intervals. Further, the substrate 10 may be one of at least two types of layers having different acoustic characteristics of the acoustic reflection film 31. For example, the acoustic reflective film 31 may be configured such that a film having different acoustic impedances is further provided in the substrate 10. Other configurations are the same as those in the first embodiment, and the description thereof will be omitted.

実施例1およびその変形例において、実施例2と同様に空隙30を形成してもよく、実施例2の変形例1と同様に空隙30の代わりに音響反射膜31を形成してもよい。 In Example 1 and the modified example thereof, the void 30 may be formed as in the second embodiment, or the acoustic reflection film 31 may be formed instead of the void 30 as in the modified example 1 of the second embodiment.

実施例1およびその変形例並びに実施例2のように、圧電薄膜共振器は、共振領域50において空隙30が基板10と下部電極12との間に形成されているFBAR(Film Bulk Acoustic Resonator)でもよい。また、実施例2の変形例1のように、圧電薄膜共振器は、共振領域50において下部電極12下に圧電膜14を伝搬する弾性波を反射する音響反射膜31を備えるSMR(Solidly Mounted Resonator)でもよい。 As in the first embodiment, its modifications, and the second embodiment, the piezoelectric thin film resonator may also be an FBAR (Film Bulk Acoustic Resonator) in which a gap 30 is formed between the substrate 10 and the lower electrode 12 in the resonance region 50. good. Further, as in the first modification of the second embodiment, the piezoelectric thin film resonator includes an SMR (Solidly Mounted Resonator) including an acoustic reflecting film 31 that reflects an elastic wave propagating in the piezoelectric film 14 under the lower electrode 12 in the resonance region 50. ) May be.

共振領域50が楕円形状の例を説明したが、他の形状でもよい。例えば、共振領域50は、四角形または五角形等の多角形でもよい。 Although the example in which the resonance region 50 has an elliptical shape has been described, other shapes may be used. For example, the resonance region 50 may be a polygon such as a quadrangle or a pentagon.

実施例3はデュプレクサの例である。図13は、実施例3に係るデュプレクサの回路図である。図13に示すように、デュプレクサは、送信フィルタ40および受信フィルタ42を備えている。送信フィルタ40は、共通端子Antと送信端子Txとの間に接続されている。受信フィルタ42は、共通端子Antと受信端子Rxとの間に接続されている。共通端子Antとグランドとの間には、整合回路としてインダクタL1が設けられている。送信フィルタ40は、送信端子Txから入力された信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ42は、共通端子Antから入力された信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。インダクタL1は、送信フィルタ40を通過した送信信号が受信フィルタ42に漏れず共通端子Antから出力されるようにインピーダンスを整合させる。 Example 3 is an example of a duplexer. FIG. 13 is a circuit diagram of the duplexer according to the third embodiment. As shown in FIG. 13, the duplexer includes a transmit filter 40 and a receive filter 42. The transmission filter 40 is connected between the common terminal Ant and the transmission terminal Tx. The reception filter 42 is connected between the common terminal Ant and the reception terminal Rx. An inductor L1 is provided as a matching circuit between the common terminal Ant and the ground. The transmission filter 40 passes a signal in the transmission band among the signals input from the transmission terminal Tx to the common terminal Ant as a transmission signal, and suppresses signals of other frequencies. The reception filter 42 passes a signal in the reception band among the signals input from the common terminal Ant to the reception terminal Rx as a reception signal, and suppresses signals of other frequencies. The inductor L1 matches the impedance so that the transmission signal that has passed through the transmission filter 40 does not leak to the reception filter 42 and is output from the common terminal Ant.

送信フィルタ40は、ラダー型フィルタである。送信端子Tx(入力端子)と共通端子Ant(出力端子)との間に1または複数の直列共振器S1からS4が直列に接続されている。送信端子Txと共通端子Antとの間に1または複数の並列共振器P1からP3が並列に接続されている。並列共振器P1からP3のグランド側は共通にインダクタL2を介し接地されている。直列共振器、並列共振器およびインダクタ等の個数や接続は所望の送信フィルタ特性を得るため適宜変更可能である。直列共振器S1からS4および並列共振器P1からP3の少なくとも1つを実施例1から2およびその変形例の圧電薄膜共振器とすることができる。 The transmission filter 40 is a ladder type filter. One or more series resonators S1 to S4 are connected in series between the transmission terminal Tx (input terminal) and the common terminal Ant (output terminal). One or a plurality of parallel resonators P1 to P3 are connected in parallel between the transmission terminal Tx and the common terminal Ant. The ground side of the parallel resonators P1 to P3 is commonly grounded via the inductor L2. The number and connections of the series resonator, parallel resonator, inductor and the like can be appropriately changed in order to obtain the desired transmission filter characteristics. At least one of the series resonators S1 to S4 and the parallel resonators P1 to P3 can be the piezoelectric thin film resonators of Examples 1 to 2 and its modifications.

図14(a)は、実施例3における送信フィルタの平面図および断面図、図14(b)は、図14(a)のA-A断面図である。図14(a)および図14(b)に示すように、実施例1に係る圧電薄膜共振器を同一基板10に形成し、ラダー型フィルタとすることができる。圧電膜14に開口36が形成されている。開口36を介し下部電極12と電気的に接続することができる。その他の構成は、実施例2の変形例2と同じであり説明を省略する。各共振器S1からS4およびP1からP3の共振領域50の大きさおよび形状は、適宜変更可能である。 14 (a) is a plan view and a cross-sectional view of the transmission filter in the third embodiment, and FIG. 14 (b) is a sectional view taken along the line AA of FIG. 14 (a). As shown in FIGS. 14 (a) and 14 (b), the piezoelectric thin film resonator according to the first embodiment can be formed on the same substrate 10 to form a ladder type filter. An opening 36 is formed in the piezoelectric film 14. It can be electrically connected to the lower electrode 12 through the opening 36. Other configurations are the same as those of the second modification of the second embodiment, and the description thereof will be omitted. The size and shape of the resonance region 50 of each resonator S1 to S4 and P1 to P3 can be appropriately changed.

受信フィルタ42は、ラダー型フィルタでもよく、多重モードフィルタでもよい。送信フィルタ40および受信フィルタ42の少なくとも一方をラダー型フィルタまたはラティス型フィルタとすることができる。また、送信フィルタ40および受信フィルタ42の少なくとも一方の少なくとも1つの共振器を実施例1から2およびその変形例の圧電薄膜共振器とすることができる。 The reception filter 42 may be a ladder type filter or a multiple mode filter. At least one of the transmission filter 40 and the reception filter 42 can be a ladder type filter or a lattice type filter. Further, at least one resonator of at least one of the transmission filter 40 and the reception filter 42 can be used as a piezoelectric thin film resonator of Examples 1 and 2 and a modification thereof.

マルチプレクサとしてデュプレクサを例に説明したがトリプレクサまたはクワッドプレクサでもよい。 Although the duplexer has been described as an example as the multiplexer, a triplexer or a quadplexer may be used.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the examples of the present invention have been described in detail above, the present invention is not limited to such specific examples, and various modifications and variations are made within the scope of the gist of the present invention described in the claims. It can be changed.

10 基板
12 下部電極
14 圧電膜
14a 下部圧電膜
14b 上部圧電膜
15a 厚膜部
15b 薄膜部
16 上部電極
22、22a 金属層
24 保護膜
28 挿入膜
30 空隙
31 音響反射膜
50 共振領域
52、54 領域
10 Substrate 12 Lower electrode 14 Pietrical film 14a Lower piezoelectric film 14b Upper piezoelectric film 15a Thick film part 15b Thin film part 16 Upper electrode 22, 22a Metal layer 24 Protective film 28 Insertion film 30 Void 31 Acoustic reflection film 50 Resonance region 52, 54

Claims (10)

基板と、
前記基板上に設けられた下部電極と、
前記下部電極上に設けられ、厚膜部と前記厚膜部より薄く厚さが略一定である薄膜部とを有する圧電膜と、
前記厚膜部を挟み前記下部電極と対向する領域である共振領域が形成されるように設けられた上部電極と、
前記共振領域の外に位置する前記薄膜部上から前記下部電極上にかけて設けられ、前記薄膜部の表面の少なくとも一部に接する金属層と、
を備える圧電薄膜共振器。
With the board
The lower electrode provided on the substrate and
A piezoelectric film provided on the lower electrode and having a thick film portion and a thin film portion thinner than the thick film portion and having a substantially constant thickness .
An upper electrode provided so as to form a resonance region which is a region facing the lower electrode and sandwiching the thick film portion,
A metal layer provided from the thin film portion located outside the resonance region to the lower electrode and in contact with at least a part of the surface of the thin film portion.
Piezoelectric thin film resonator.
基板と、
前記基板上に設けられた下部電極と、
前記下部電極上に設けられ、厚膜部と前記厚膜部より薄い薄膜部とを有する圧電膜と、
前記厚膜部を挟み前記下部電極と対向する領域である共振領域が形成されるように設けられた上部電極と、
前記共振領域の外に位置する前記薄膜部上から前記下部電極上にかけて設けられ、前記薄膜部の表面の少なくとも一部に接する金属層と、
前記圧電膜に挿入された挿入膜と、
を備え、
前記圧電膜は下部圧電膜と下部圧電膜上に設けられた上部圧電膜とを有し、
前記挿入膜は、前記下部圧電膜と前記上部圧電膜との間に設けられ、
前記厚膜部は前記下部圧電膜と前記上部圧電膜とから形成され、前記薄膜部は前記下部圧電膜から形成され前記上部圧電膜を含まない圧電薄膜共振器
With the board
The lower electrode provided on the substrate and
A piezoelectric film provided on the lower electrode and having a thick film portion and a thin film portion thinner than the thick film portion,
An upper electrode provided so as to form a resonance region which is a region facing the lower electrode and sandwiching the thick film portion,
A metal layer provided from the thin film portion located outside the resonance region to the lower electrode and in contact with at least a part of the surface of the thin film portion.
The insertion membrane inserted into the piezoelectric membrane and
Equipped with
The piezoelectric film has a lower piezoelectric film and an upper piezoelectric film provided on the lower piezoelectric film.
The insertion membrane is provided between the lower piezoelectric membrane and the upper piezoelectric membrane.
A piezoelectric thin film resonator in which the thick film portion is formed of the lower piezoelectric film and the upper piezoelectric film, and the thin film portion is formed of the lower piezoelectric film and does not include the upper piezoelectric film.
前記金属層は、前記薄膜部の直上の少なくとも一部と接する請求項1または2に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to claim 1 or 2 , wherein the metal layer is in contact with at least a part directly above the thin film portion. 前記金属層は、前記薄膜部の側面の少なくとも一部と接する請求項1または2に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to claim 1 or 2 , wherein the metal layer is in contact with at least a part of a side surface of the thin film portion. 前記下部電極が前記共振領域から外側にかけて設けられた領域において、前記金属層は前記薄膜部の表面の少なくとも一部に接する請求項1からのいずれか一項に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to any one of claims 1 to 4 , wherein in a region where the lower electrode is provided from the resonance region to the outside, the metal layer is in contact with at least a part of the surface of the thin film portion. 前記下部電極下に空隙が形成され、平面視において前記薄膜部の外周は前記空隙の外周より外側に位置する請求項1からのいずれか一項に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to any one of claims 1 to 5 , wherein a gap is formed under the lower electrode, and the outer periphery of the thin film portion is located outside the outer circumference of the gap in a plan view. 前記圧電膜を覆う絶縁膜を備える請求項1から6のいずれか一項に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to any one of claims 1 to 6, further comprising an insulating film covering the piezoelectric film. 前記絶縁膜は、前記金属層と前記薄膜部との間に設けられていない請求項7に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to claim 7, wherein the insulating film is not provided between the metal layer and the thin film portion. 請求項1から8のいずれか一項に記載の圧電薄膜共振器を含むフィルタ。 A filter including the piezoelectric thin film resonator according to any one of claims 1 to 8. 請求項9に記載のフィルタを含むデュプレクサ。 A duplexer comprising the filter of claim 9.
JP2018012448A 2018-01-29 2018-01-29 Piezoelectric thin film resonators, filters and duplexers Active JP7075232B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018012448A JP7075232B2 (en) 2018-01-29 2018-01-29 Piezoelectric thin film resonators, filters and duplexers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018012448A JP7075232B2 (en) 2018-01-29 2018-01-29 Piezoelectric thin film resonators, filters and duplexers

Publications (2)

Publication Number Publication Date
JP2019134221A JP2019134221A (en) 2019-08-08
JP7075232B2 true JP7075232B2 (en) 2022-05-25

Family

ID=67545061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018012448A Active JP7075232B2 (en) 2018-01-29 2018-01-29 Piezoelectric thin film resonators, filters and duplexers

Country Status (1)

Country Link
JP (1) JP7075232B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117529882A (en) * 2021-06-17 2024-02-06 株式会社村田制作所 elastic wave device
CN120883510A (en) * 2023-03-30 2025-10-31 日东电工株式会社 BAW resonators and electronic equipment
DE112024002175T5 (en) * 2023-07-03 2026-03-12 Murata Manufacturing Co., Ltd. Sound wave device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225746A (en) 2015-05-28 2016-12-28 太陽誘電株式会社 Piezoelectric thin film resonator and manufacturing method thereof
JP2017158161A (en) 2016-03-04 2017-09-07 太陽誘電株式会社 Piezoelectric thin film resonator, filter and duplexer
US20170373665A1 (en) 2016-06-24 2017-12-28 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic wave resonator and filter including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100077346A (en) * 2008-12-29 2010-07-08 주식회사 엠에스솔루션 Film bulk acoustic resonator and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225746A (en) 2015-05-28 2016-12-28 太陽誘電株式会社 Piezoelectric thin film resonator and manufacturing method thereof
JP2017158161A (en) 2016-03-04 2017-09-07 太陽誘電株式会社 Piezoelectric thin film resonator, filter and duplexer
US20170373665A1 (en) 2016-06-24 2017-12-28 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic wave resonator and filter including the same

Also Published As

Publication number Publication date
JP2019134221A (en) 2019-08-08

Similar Documents

Publication Publication Date Title
JP7017364B2 (en) Ladder type filter, piezoelectric thin film resonator and its manufacturing method
JP6302263B2 (en) Piezoelectric thin film resonator, filter and duplexer
JP6510987B2 (en) Piezoelectric thin film resonator, filter and duplexer
JP6510996B2 (en) Piezoelectric thin film resonator, filter and duplexer
JP6886357B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP6556099B2 (en) Piezoelectric thin film resonator, filter and multiplexer
US20180294794A1 (en) Piezoelectric thin film resonator, filter, and multiplexer
JP6333540B2 (en) Piezoelectric thin film resonator, filter, and duplexer
JP6298796B2 (en) Piezoelectric thin film resonator and manufacturing method thereof
JP6368298B2 (en) Piezoelectric thin film resonator, filter and duplexer
JP6556173B2 (en) Piezoelectric thin film resonator, filter and multiplexer
US9787282B2 (en) Piezoelectric thin film resonator, filter and duplexer
US10680576B2 (en) Piezoelectric thin film resonator, filter, and duplexer
JP6668201B2 (en) Piezoelectric thin film resonators, filters and multiplexers.
JP6423782B2 (en) Piezoelectric thin film resonator and filter
JP7075232B2 (en) Piezoelectric thin film resonators, filters and duplexers
JP6923365B2 (en) Elastic wave device
JP6925877B2 (en) Elastic wave device
JP6831256B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP7068047B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP7344011B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP7627995B2 (en) Piezoelectric thin film resonator, filter, and multiplexer
JP7190313B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP2022025884A (en) Elastic wave device, filter, and multiplexer
JP2021150922A (en) Piezoelectric thin film resonator, filter and multiplexer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220513

R150 Certificate of patent or registration of utility model

Ref document number: 7075232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250