JP7078583B2 - Semiconductor devices and methods for manufacturing semiconductor devices - Google Patents
Semiconductor devices and methods for manufacturing semiconductor devices Download PDFInfo
- Publication number
- JP7078583B2 JP7078583B2 JP2019158470A JP2019158470A JP7078583B2 JP 7078583 B2 JP7078583 B2 JP 7078583B2 JP 2019158470 A JP2019158470 A JP 2019158470A JP 2019158470 A JP2019158470 A JP 2019158470A JP 7078583 B2 JP7078583 B2 JP 7078583B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor layer
- type semiconductor
- substrate
- main component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
酸化ガリウム(Ga2O3)に代表される酸化物半導体は、バンドギャップの大きな半導体として、高耐圧、低損失及び高耐熱を実現できる次世代のスイッチング素子への応用が期待されている。特許文献1には、比較的低温で、コランダム構造を有する酸化ガリウム(α-Ga2O3)を作製する手法が記載されている。また、特許文献2には、AlGaO系半導体を含む半導体装置が記載されている。
Oxide semiconductors typified by gallium oxide (Ga 2 O 3 ) are expected to be applied to next-generation switching devices capable of achieving high withstand voltage, low loss, and high heat resistance as semiconductors with a large bandgap.
特許文献1に記載のα-Ga2O3は準安定相であるため、熱的に不安定であるという問題がある。また、特許文献2に記載の発明では、ドーパントをイオン注入によって含有させているため、注入ダメージを回復させる必要があり、イオン注入後に800℃以上の温度で30分以上の条件にてアニール処理を施さなければならなかった。また、α-(AlxGa1-x)2O3単結晶薄膜がGaを主成分とする場合には、上記のようなアニール処理を行うと、コランダム構造が壊れてしまうなどの、熱的安定性の問題があった。さらに、このような材料は、半導体特性としてもさらなる改善の余地がある。特許文献2に記載のα-Ga2O3で得られた移動度は、半導体特性としては不十分なため、高性能な半導体装置を形成することが困難であった
Since α-Ga 2 O 3 described in
これに対し、β-Ga2O3は最安定相であり、上記のような相転移は生じない。しかし、特許文献3や特許文献4にあるように、成膜を行うためには極めて高い温度に加熱することが必要とされるという問題があった。 On the other hand, β-Ga 2 O 3 is the most stable phase, and the above-mentioned phase transition does not occur. However, as described in Patent Documents 3 and 4, there is a problem that it is necessary to heat the film to an extremely high temperature in order to form a film.
本発明は、上記問題を解決するためになされたものであり、半導体特性、特に、耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置及び半導体装置の製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, and is a novel semiconductor device having excellent semiconductor characteristics, particularly withstand voltage and low leakage current, and has excellent heat dissipation and thermal stability. It is an object of the present invention to provide a cost semiconductor device and a method for manufacturing the semiconductor device.
本発明は、上記目的を達成するためになされたものであり、少なくとも、基板と、n型半導体層と、前記n型半導体層とは異なる組成を有するp型半導体層と、電極とを備える半導体装置であって、前記基板は、タンタル酸リチウムを主成分として含み、前記n型半導体層は、ベータガリア構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体層は、六方晶の結晶構造を有する金属化合物を主成分として含む半導体装置を提供する。 The present invention has been made to achieve the above object, and is a semiconductor including at least a substrate, an n-type semiconductor layer, a p-type semiconductor layer having a composition different from that of the n-type semiconductor layer, and an electrode. In the apparatus, the substrate contains lithium tartrate as a main component, the n-type semiconductor layer contains a crystalline oxide semiconductor having a beta-galia structure as a main component, and the p-type semiconductor layer is hexagonal. Provided is a semiconductor device containing a metal compound having a crystal structure as a main component.
これにより、半導体特性、特に、耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置となる。ベータガリア構造を有する結晶性酸化物半導体は安定相であるため、デバイス化工程における熱工程やデバイス化後の過酷な熱環境下においても変質、劣化することがなく、熱的に安定したものとなる。 This makes it a novel semiconductor device having excellent semiconductor characteristics, particularly withstand voltage and a small leakage current, and a low-cost semiconductor device having excellent heat dissipation and thermal stability. Since the crystalline oxide semiconductor having a beta-galia structure has a stable phase, it does not deteriorate or deteriorate even in the thermal process in the device conversion process or in the harsh thermal environment after the device conversion, and is thermally stable. ..
このとき、前記結晶性酸化物半導体が、インジウム、アルミニウム及びガリウムから選ばれる1種以上の元素を含有する半導体装置とすることができる。 At this time, the crystalline oxide semiconductor can be a semiconductor device containing one or more elements selected from indium, aluminum, and gallium.
これにより、結晶性がより高いn型半導体層を有し、半導体特性のより高い半導体装置となる。 As a result, the semiconductor device has an n-type semiconductor layer having higher crystallinity and has higher semiconductor characteristics.
このとき、前記金属化合物が、銅(Cu)、ロジウム(Rh)、スズ(Sn)、ニッケル(Ni)、銀(Ag)、アンチモン(Sb)、バナジウム(V)及びチタン(Ti)から選ばれる1種以上の金属を含有する金属酸化物である半導体装置とすることができる。また、前記金属酸化物が、デラフォサイト、酸化ロジウムまたはオキシカルコゲナイドである半導体装置とすることができる。 At this time, the metal compound is selected from copper (Cu), rhodium (Rh), tin (Sn), nickel (Ni), silver (Ag), antimony (Sb), vanadium (V) and titanium (Ti). It can be a semiconductor device which is a metal oxide containing one or more kinds of metals. Further, the metal oxide can be a semiconductor device in which delafosite, rhodium oxide or oxycarbogenide.
これにより、結晶性がより高いp型半導体層を有し、半導体特性のより高い半導体装置となる。 This results in a semiconductor device having a p-type semiconductor layer with higher crystallinity and higher semiconductor characteristics.
このとき、前記金属化合物が、亜鉛(Zn)及び/又はアルミニウム(Al)を含有する金属硫化物である半導体装置とすることができる。また、前記金属硫化物が、ZnS又はCuAlS2である半導体装置とすることができる。 At this time, the metal compound can be a semiconductor device that is a metal sulfide containing zinc (Zn) and / or aluminum (Al). Further, the metal sulfide can be a semiconductor device in which ZnS or CuAlS 2 is used.
これにより、結晶性がより高いp型半導体層を有し、半導体特性のより高い半導体装置となる。 This results in a semiconductor device having a p-type semiconductor layer with higher crystallinity and higher semiconductor characteristics.
このとき、前記n型半導体層上に前記p型半導体層が積層されたものである半導体装置とすることができる。 At this time, the semiconductor device can be a semiconductor device in which the p-type semiconductor layer is laminated on the n-type semiconductor layer.
これにより、半導体特性がさらに高い半導体装置となる。 As a result, the semiconductor device has higher semiconductor characteristics.
このとき、前記半導体装置がパワーデバイスである半導体装置とすることができる。また、前記半導体装置が、ショットキーバリアダイオード(SBD)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、高電子移動度トランジスタ(HEMT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)又は発光ダイオード(LED)である半導体装置とすることができる。 At this time, the semiconductor device can be a semiconductor device that is a power device. Further, the semiconductor device includes a Schottky barrier diode (SBD), a metal oxide film semiconductor field effect transistor (MOSFET), a high electron mobility transistor (HEMT), a junction field effect transistor (JFET), and an isolated gate type bipolar transistor (IGBT). ) Or a semiconductor device that is a light emitting diode (LED).
このように、本発明に係る半導体装置は、適用範囲の広いものである。 As described above, the semiconductor device according to the present invention has a wide range of application.
また、半導体装置の製造方法であって、タンタル酸リチウムを主成分として含む基板上に、ベータガリア構造を有する結晶性酸化物半導体を主成分として含むn型半導体層を形成する工程と、六方晶の結晶構造を有する金属化合物を主成分として含むp型半導体層を形成する工程を含む半導体装置の製造方法を提供することができる。 Further, a method for manufacturing a semiconductor device, which is a step of forming an n-type semiconductor layer containing a crystalline oxide semiconductor having a beta-galia structure as a main component on a substrate containing lithium tantalate as a main component, and a hexagonal crystal method. It is possible to provide a method for manufacturing a semiconductor device including a step of forming a p-type semiconductor layer containing a metal compound having a crystal structure as a main component.
このような半導体装置の製造方法によれば、半導体特性、特に耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置を低コストで簡便な方法で製造することができる。 According to such a method for manufacturing a semiconductor device, it is a new semiconductor device having excellent semiconductor characteristics, particularly withstand voltage and a small leakage current, and a low-cost semiconductor device having excellent heat dissipation and thermal stability is low. It can be manufactured by a simple method at a low cost.
このとき、前記n型半導体層を形成する工程において、前記n型半導体層をミストCVD法により成長する半導体装置の製造方法とすることができる。 At this time, in the step of forming the n-type semiconductor layer, the method for manufacturing a semiconductor device in which the n-type semiconductor layer is grown by the mist CVD method can be used.
これにより、結晶性、熱的安定性に優れたn型半導体層を有する半導体装置を、簡便かつ低コストで製造することができる。 As a result, a semiconductor device having an n-type semiconductor layer having excellent crystallinity and thermal stability can be manufactured easily and at low cost.
このとき、前記n型半導体層を形成する工程と前記p型半導体層を形成する工程を、ミストCVD法により連続して行う半導体装置の製造方法とすることができる。 At this time, the step of forming the n-type semiconductor layer and the step of forming the p-type semiconductor layer can be continuously performed by the mist CVD method as a method for manufacturing a semiconductor device.
これにより、高い生産性で、安価に半導体装置を製造することができる。 This makes it possible to manufacture a semiconductor device with high productivity and at low cost.
以上のように、本発明の半導体装置によれば、半導体特性、特に耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置となる。また、本発明の半導体装置の製造方法によれば、半導体特性、特に耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置を低コストで製造することができる。 As described above, according to the semiconductor device of the present invention, it is a novel semiconductor device having excellent semiconductor characteristics, particularly withstand voltage, and a small leakage current, and is a low-cost semiconductor device having excellent heat dissipation and thermal stability. It becomes. Further, according to the method for manufacturing a semiconductor device of the present invention, it is a novel semiconductor device having excellent semiconductor characteristics, particularly withstand voltage, and a small leakage current, and is a low-cost semiconductor device having excellent heat dissipation and thermal stability. Can be manufactured at low cost.
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described in detail, but the present invention is not limited thereto.
上述のように、半導体特性、特に、耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置及び半導体装置の製造方法が求められていた。 As described above, there is a demand for low-cost semiconductor devices and methods for manufacturing semiconductor devices, which are new semiconductor devices having excellent semiconductor characteristics, particularly withstand voltage and low leakage current, and excellent heat dissipation and thermal stability. Was being done.
本発明者らは、上記課題について鋭意検討を重ねた結果、少なくとも、基板と、n型半導体層と、前記n型半導体層とは異なる組成を有するp型半導体層と、電極とを備える半導体装置であって、前記基板は、タンタル酸リチウムを主成分として含み、前記n型半導体層は、ベータガリア構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体層は、六方晶の結晶構造を有する金属化合物を主成分として含む半導体装置により、優れた耐圧性、放熱性及び熱的安定性等の半導体特性を有する、低コストの半導体装置となることを見出し、本発明を完成した。 As a result of diligent studies on the above problems, the present inventors have at least a semiconductor device including a substrate, an n-type semiconductor layer, a p-type semiconductor layer having a composition different from that of the n-type semiconductor layer, and an electrode. The substrate contains lithium tartrate as a main component, the n-type semiconductor layer contains a crystalline oxide semiconductor having a beta-Galia structure as a main component, and the p-type semiconductor layer is a hexagonal crystal. The present invention has been completed by finding that a semiconductor device containing a metal compound having a structure as a main component is a low-cost semiconductor device having semiconductor characteristics such as excellent pressure resistance, heat dissipation and thermal stability.
また、本発明者らは、半導体装置の製造方法であって、タンタル酸リチウムを主成分として含む基板上に、ベータガリア構造を有する結晶性酸化物半導体を主成分として含むn型半導体層を形成する工程と、六方晶の結晶構造を有する金属化合物を主成分として含むp型半導体層を形成する工程を含む半導体装置の製造方法により、優れた耐圧性、放熱性及び熱的安定性等の半導体特性を有する半導体装置を低コストで製造できることを見出し、本発明を完成した。 Further, the present inventors form an n-type semiconductor layer containing a crystalline oxide semiconductor having a beta-galia structure as a main component on a substrate containing lithium tartrate as a main component, which is a method for manufacturing a semiconductor device. Semiconductor characteristics such as excellent pressure resistance, heat dissipation, and thermal stability are achieved by a method for manufacturing a semiconductor device, which includes a step and a step of forming a p-type semiconductor layer containing a metal compound having a hexagonal crystal structure as a main component. The present invention has been completed by finding that a semiconductor device having a semiconductor device can be manufactured at low cost.
以下、図面を参照して説明する。 Hereinafter, description will be given with reference to the drawings.
ここで、本明細書で「結晶性」という場合、結晶状態が多結晶又は単結晶のものを含むことを意味する。多結晶又は単結晶に、非晶質が混在していてもよい。また、本明細書で「(A)を主成分とし」という場合、全成分のうち50~100%が(A)であることを意味する。 Here, the term "crystallinity" as used herein means that the crystalline state includes a polycrystalline state or a single crystal state. Amorphous may be mixed in polycrystal or single crystal. Further, when the term "(A) is the main component" in the present specification, it means that 50 to 100% of all the components are (A).
(半導体装置の例)
本発明に係る半導体装置の一例を、図1に示す。図1の例では、基板303上に、基板303側から順にn型半導体層301bとn型半導体層とは異なる組成を有するp型半導体層301aと、電極302を備えている。
(Example of semiconductor device)
An example of the semiconductor device according to the present invention is shown in FIG. In the example of FIG. 1, a p-
本発明に係る半導体装置としては、パワーデバイスに適用することができ、また、ショットキーバリアダイオード(SBD)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、高電子移動度トランジスタ(HEMT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)又は発光ダイオード(LED)に適用することも可能である。本発明に係る半導体装置は、これらデバイスの特性向上に有用である。 The semiconductor device according to the present invention can be applied to a power device, and also includes a Schottky barrier diode (SBD), a metal oxide film semiconductor field effect transistor (MOSFET), a high electron mobility transistor (HEMT), and a junction electric field. It can also be applied to an effect transistor (JFET), an isolated gate type bipolar transistor (IGBT) or a light emitting diode (LED). The semiconductor device according to the present invention is useful for improving the characteristics of these devices.
本発明に係る半導体装置においては、例えば、基板303とn型半導体層301b、n型半導体層301bとp型半導体層301a、p型半導体層301aと電極302との間に、例えばバッファ層などの他の層が介在していてもよい。
In the semiconductor device according to the present invention, for example, between the
(タンタル酸リチウムを主成分とする基板)
まず、本発明に係る積層構造体が有するタンタル酸リチウムを主成分とする基板について説明する。
(Substrate containing lithium tantalate as the main component)
First, a substrate containing lithium tantalate as a main component of the laminated structure according to the present invention will be described.
本発明に係る半導体装置を製造する場合、まず、タンタル酸リチウムを主成分とする基板を準備する。ここで、「タンタル酸リチウムを主成分とする基板」には、タンタル酸リチウムが50~100%含まれる基板であって、タンタル酸リチウムが単結晶のほか、多結晶のものを含む。 When manufacturing the semiconductor device according to the present invention, first, a substrate containing lithium tantalate as a main component is prepared. Here, the "substrate containing lithium tantalate as a main component" includes a substrate containing 50 to 100% lithium tantalate, which contains lithium tantalate as a single crystal or a polycrystal.
タンタル酸リチウムはイルメナイト構造を有し、格子定数はα-Ga2O3に比較的近い。α-Ga2O3(001)面およびβ-Ga2O3(-201)面、ならびにタンタル酸リチウム(001)面における、酸素原子間の距離の大小関係は概ね、α-Ga2O3<タンタル酸リチウム<β-Ga2O3である。β-Ga2O3はα-Ga2O3に比べエネルギー的に安定であるため、タンタル酸リチウム基板上では低温においてもα-Ga2O3は形成されずにβ-Ga2O3が優先的に形成されるものと推測される。 Lithium tantalate has an ilmenite structure and its lattice constant is relatively close to α-Ga 2 O 3 . The magnitude relationship between oxygen atoms on the α-Ga 2 O 3 (001) plane, β-Ga 2 O 3 (-201) plane, and lithium tantalate (001) plane is generally α-Ga 2 O 3 <Lithium tantalate <β-Ga 2 O 3 . Since β-Ga 2 O 3 is energetically more stable than α-Ga 2 O 3 , α-Ga 2 O 3 is not formed on the lithium tantalate substrate even at low temperatures, and β-Ga 2 O 3 is formed. It is presumed that they are formed preferentially.
タンタル酸リチウムを主成分とする基板としては、タンタル酸リチウム単結晶基板を用いることが最も好ましい。基板の上部に形成するn型半導体層やp型半導体層の膜質が、より高品質なものとなるためである。また、タンタル酸リチウム基板の価格はサファイア基板と同等であり、コスト増にはならない。 As the substrate containing lithium tantalate as a main component, it is most preferable to use a lithium tantalate single crystal substrate. This is because the film quality of the n-type semiconductor layer and the p-type semiconductor layer formed on the upper part of the substrate becomes higher quality. In addition, the price of the lithium tantalate substrate is the same as that of the sapphire substrate, and the cost does not increase.
以下、タンタル酸リチウム単結晶基板を例に説明する。タンタル酸リチウム単結晶基板は、例えば、チョクラルスキー法によってタンタル酸リチウム単結晶を成長させてタンタル酸リチウム単結晶インゴットとし、このインゴットをスライスして基板形状に加工することによって得られる。 Hereinafter, a lithium tantalate single crystal substrate will be described as an example. The lithium tantalate single crystal substrate can be obtained, for example, by growing a lithium tantalate single crystal by the Czochralski method to form a lithium tantalate single crystal ingot, and slicing this ingot to process it into a substrate shape.
本発明に用いることのできるタンタル酸リチウム単結晶基板は、その表面の格子定数を後に堆積する結晶性酸化物半導体膜(n型半導体層)の格子定数に近づけるようにカットするのが好ましい。例えば、β-Ga2O3を主成分とする結晶性酸化物半導体膜を堆積する場合、結晶方位がZ±10°以内となるようにカットされているのが好ましく、さらに好ましくは、結晶方位がZ±5°以内となるようにカットされているのが良い。 The lithium tantalate single crystal substrate that can be used in the present invention is preferably cut so that the lattice constant on its surface is close to the lattice constant of the crystalline oxide semiconductor film (n-type semiconductor layer) to be deposited later. For example, when depositing a crystalline oxide semiconductor film containing β-Ga 2 O 3 as a main component, it is preferable that the crystal orientation is cut so as to be within Z ± 10 °, and more preferably, the crystal orientation. It is good that it is cut so that is within Z ± 5 °.
また、本発明に用いることのできるタンタル酸リチウム単結晶基板は、基板の分極状態が均一化されていると酸化物単結晶膜の均一な成長が促進され、好ましい。すなわち、タンタル酸リチウム基板が、単一分極化処理又は多分極化処理されているのが好ましい。 Further, in the lithium tantalate single crystal substrate that can be used in the present invention, it is preferable that the uniform polarization state of the substrate promotes uniform growth of the oxide single crystal film. That is, it is preferable that the lithium tantalate substrate is subjected to a single polarization treatment or a multi-polarization treatment.
単一分極化処理された基板を得るには、例えば、チョクラルスキー法で作製したタンタル酸リチウム単結晶インゴットを700℃に加熱し、結晶方位Z方向に200Vの電圧を印加して10時間のポーリング処理施した後、そのインゴットをスライスして基板形状に加工すると良い。また、基板形状に加工された基板自体を700℃に加熱し、結晶方位Z方向に200Vの電圧を印加して10時間のポーリング処理施しても良い。 To obtain a monopolarized substrate, for example, a lithium tantalate single crystal ingot prepared by the Czochralski method is heated to 700 ° C., and a voltage of 200 V is applied in the Z direction of the crystal orientation for 10 hours. After performing the polling process, it is advisable to slice the ingot and process it into a substrate shape. Further, the substrate itself processed into the substrate shape may be heated to 700 ° C., and a voltage of 200 V may be applied in the crystal direction Z direction to perform polling processing for 10 hours.
単一分極処理を施した基板を用いる場合、更に基板表面に焦電性抑制処理を施すと、加熱した基板に結晶性酸化物半導体膜を堆積する際に基板が帯電するのを抑制することが出来て、好ましい。焦電性抑制処理は、例えば、単一分極処理を施されたタンタル酸リチウム単結晶基板を炭酸リチウム粉末中に埋め込んで、還元性ガス雰囲気下において、350℃以上、キュリー温度(約610℃)以下の温度で熱処理を行う。このとき、基板の厚み方向における体積抵抗率が1.0×1011Ω・cm以上、2.0×1013Ω・cm以下で、かつ、基板内における体積抵抗率の最大値と最小値の比が4.0以下となるように処理を施しておくと、基板に結晶性酸化物半導体膜を堆積する際の基板の耐電が効果的に抑制できる。 When a substrate subjected to a single polarization treatment is used, further pyroelectricity suppression treatment is performed on the substrate surface to suppress the charge of the substrate when the crystalline oxide semiconductor film is deposited on the heated substrate. It is possible and preferable. In the pyroelectric suppression treatment, for example, a lithium tantalate single crystal substrate subjected to a single polarization treatment is embedded in lithium carbonate powder, and the temperature is 350 ° C. or higher and the Curie temperature (about 610 ° C.) in a reducing gas atmosphere. Heat treatment is performed at the following temperature. At this time, the volume resistivity in the thickness direction of the substrate is 1.0 × 10 11 Ω · cm or more, 2.0 × 10 13 Ω · cm or less, and the maximum and minimum values of the volume resistivity in the substrate. When the treatment is performed so that the ratio is 4.0 or less, the electrical resistivity of the substrate when the crystalline oxide semiconductor film is deposited on the substrate can be effectively suppressed.
一方、多分極化処理された基板を得るには、例えば、一旦単一分極化した単結晶(インゴットまたは基板)、又は単一分極化処理を施さない単結晶(インゴットまたは基板)に対して、700℃以上に加熱して数時間(好ましくは1000℃以上、好ましくは5時間以上、さらに好ましくは10時間以上)アニールし、歪緩和の処理を行い、インゴットの場合はそれをスライスして基板形状に加工すると良い。多分極化処理された基板を用いると、加熱した基板に結晶性酸化物半導体膜を堆積する際に、基板が帯電するのを抑制することが出来て、好ましい。特に、基板表面の分極の平均分域サイズを5μm以下となるようにすると、帯電が効果的に抑制できる。タンタル酸リチウム基板の帯電効果が抑制されると、結晶性酸化物半導体膜が安定に堆積されることより好ましい。なお、タンタル酸リチウム単結晶の(少なくとも基板表面の)組成をコングルエント組成にすると、基板表面の分極の平均分域サイズが小さくなり易く好ましい。ここで、コングルエント組成とは、タンタル酸リチウムの場合は、LiとTaの比率がLi:Ta=48.5-α:51.5+αであり、αは-0.5≦α≦0.5の範囲であることをいう。 On the other hand, in order to obtain a multipolarized substrate, for example, a single crystal (ingot or substrate) once monopolarized or a single crystal (ingot or substrate) not subjected to the single polarization treatment is used. It is heated to 700 ° C. or higher, annealed for several hours (preferably 1000 ° C. or higher, preferably 5 hours or longer, more preferably 10 hours or longer), subjected to strain relaxation treatment, and in the case of an ingot, it is sliced to form a substrate. It is good to process it into. It is preferable to use a multipolarized substrate because it is possible to suppress the substrate from being charged when the crystalline oxide semiconductor film is deposited on the heated substrate. In particular, if the average polarization size of the surface of the substrate is set to 5 μm or less, charging can be effectively suppressed. When the charging effect of the lithium tantalate substrate is suppressed, it is more preferable that the crystalline oxide semiconductor film is stably deposited. It is preferable that the composition of the lithium tantalate single crystal (at least on the surface of the substrate) is a congluent composition, because the average domain size of the polarization on the surface of the substrate tends to be small. Here, in the case of lithium tantalate, the congluent composition means that the ratio of Li to Ta is Li: Ta = 48.5-α: 51.5 + α, and α is −0.5 ≦ α ≦ 0.5. It means that it is a range.
タンタル酸リチウムを主成分とする基板の表面は凹凸が小さくなるように平滑に研磨しておくと、結晶性酸化物半導体膜が平坦な積層膜が得られる。Raを10nm以下にすることが好ましい。Raが5nm以下であるとさらに好ましい。 When the surface of the substrate containing lithium tantalate as a main component is polished smoothly so that the unevenness becomes small, a laminated film in which the crystalline oxide semiconductor film is flat can be obtained. Ra is preferably 10 nm or less. It is more preferable that Ra is 5 nm or less.
また、タンタル酸リチウムを主成分とする基板の、結晶性酸化物半導体膜を堆積する面に、予め水素、ヘリウム、アルゴン、他の希ガス類から選択されるイオンを注入し、堆積面の50nmから3μm直下に脆弱層を形成しておくことも出来る。こうすることで、結晶性酸化物半導体膜を堆積後に、脆弱層に衝撃を与えることによって、堆積した結晶性酸化物半導体膜をタンタル酸リチウム単結晶基板から容易に剥離することも出来る。 In addition, ions selected from hydrogen, helium, argon, and other rare gases are injected in advance into the surface of the substrate containing lithium tantalate as the main component to deposit the crystalline oxide semiconductor film, and the deposited surface is 50 nm to 3 μm. It is also possible to form a fragile layer directly underneath. By doing so, after the crystalline oxide semiconductor film is deposited, the deposited crystalline oxide semiconductor film can be easily peeled off from the lithium tantalate single crystal substrate by giving an impact to the fragile layer.
基板の厚さは特に限定されないが、好ましくは、10~2000μmであり、より好ましくは50~800μmである。また基板の面積は100mm2以上が好ましく、より好ましくは口径(直径)が2インチ(50mm)以上である。 The thickness of the substrate is not particularly limited, but is preferably 10 to 2000 μm, and more preferably 50 to 800 μm. The area of the substrate is preferably 100 mm 2 or more, and more preferably the diameter (diameter) is 2 inches (50 mm) or more.
(n型半導体層:ベータガリア構造を有する結晶性酸化物半導体膜)
本発明に係る半導体装置におけるn型半導体層の結晶性酸化物半導体膜は、ベータガリア構造を有する結晶性酸化物半導体膜である。結晶性酸化物半導体膜は、通常、金属と酸素から構成されるが、金属成分としては、例えば、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、イリジウム、ニッケル及びコバルトから選ばれる1種又は2種以上の金属を含んでもよい。特に、本発明においては、金属としてインジウム、アルミニウム及びガリウムから選ばれる1種以上の元素を含有することが好ましい。なお、結晶性酸化物半導体膜はベータガリア構造であれば、単結晶でも多結晶でもよい。
(N-type semiconductor layer: crystalline oxide semiconductor film having a beta-gallian structure)
The crystalline oxide semiconductor film of the n-type semiconductor layer in the semiconductor device according to the present invention is a crystalline oxide semiconductor film having a betagallian structure. The crystalline oxide semiconductor film is usually composed of metal and oxygen, but the metal component is, for example, one selected from iron, indium, aluminum, vanadium, titanium, chromium, rhodium, iridium, nickel and cobalt. Alternatively, it may contain two or more kinds of metals. In particular, in the present invention, it is preferable to contain one or more elements selected from indium, aluminum and gallium as the metal. The crystalline oxide semiconductor film may be a single crystal or a polycrystal as long as it has a beta-gallian structure.
ベータガリア構造を有する結晶性酸化物半導体膜の中でも、特に、β-Ga2O3を主成分とするものであることが好ましい。β-Ga2O3は安定相であるため、デバイス化工程における熱工程やデバイス化後の過酷な熱環境下においても変質、劣化することがない。また、薄膜とできるため放熱性に優れたものとできる。 Among the crystalline oxide semiconductor films having a beta-gallium structure, those containing β-Ga 2 O 3 as a main component are particularly preferable. Since β-Ga 2 O 3 is a stable phase, it does not deteriorate or deteriorate even in a thermal process in the device conversion process or in a harsh thermal environment after device conversion. In addition, since it can be made into a thin film, it can have excellent heat dissipation.
結晶性酸化物半導体膜中にドーパントを添加することで、導電性を制御できる。例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム又はニオブ等のn型ドーパント、又は、銅、銀、スズ、イリジウム、ロジウム等のp型ドーパントなどが挙げられる。前記ドーパントは特に限定されないが、スズであることが好ましい。ドーパントの濃度は、例えば、約1×1016/cm3~1×1022/cm3であってもよく、約1×1017/cm3以下の低濃度にしても、約1×1020/cm3以上の高濃度としてもよい。 Conductivity can be controlled by adding a dopant to the crystalline oxide semiconductor film. For example, n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium or niobium, or p-type dopants such as copper, silver, tin, iridium and rhodium can be mentioned. The dopant is not particularly limited, but is preferably tin. The concentration of the dopant may be, for example, about 1 × 10 16 / cm 3 to 1 × 10 22 / cm 3 , or even at a low concentration of about 1 × 10 17 / cm 3 or less, about 1 × 10 20 . A high concentration of / cm3 or more may be used.
本発明においては結晶性酸化物半導体膜の膜厚は特に限定されないが、1μm以上とできる。例えば、1~100μmであってよく、好ましくは5~50μmであり、より好ましくは10~20μmである。また、基板と結晶性酸化物半導体膜の間に別の層が介在しても構わない。別の層とは、基板ならびに結晶性酸化物半導体膜と組成が異なる層であり、例えば、結晶性酸化物膜、絶縁膜、金属膜等、いずれでも構わない。 In the present invention, the film thickness of the crystalline oxide semiconductor film is not particularly limited, but can be 1 μm or more. For example, it may be 1 to 100 μm, preferably 5 to 50 μm, and more preferably 10 to 20 μm. Further, another layer may be interposed between the substrate and the crystalline oxide semiconductor film. The other layer is a layer having a composition different from that of the substrate and the crystalline oxide semiconductor film, and may be, for example, a crystalline oxide film, an insulating film, a metal film, or the like.
(p型半導体層:六方晶の結晶構造を有する金属化合物)
本発明に係る半導体装置におけるp型半導体層は、六方晶の結晶構造を有する金属化合物である。金属化合物は、銅(Cu)、ロジウム(Rh)、スズ(Sn)、ニッケル(Ni)、銀(Ag)、アンチモン(Sb)、バナジウム(V)及びチタン(Ti)から選ばれる1種以上の金属を含有する金属酸化物であることが好ましい。金属酸化物は、デラフォサイト、酸化ロジウムまたはオキシカルコゲナイドであることがさらに好ましい。このようなものは、結晶性がより高いp型半導体層を有し、半導体特性のより高い半導体装置となる。
(P-type semiconductor layer: a metal compound having a hexagonal crystal structure)
The p-type semiconductor layer in the semiconductor device according to the present invention is a metal compound having a hexagonal crystal structure. The metal compound is one or more selected from copper (Cu), rhodium (Rh), tin (Sn), nickel (Ni), silver (Ag), antimony (Sb), vanadium (V) and titanium (Ti). It is preferably a metal oxide containing a metal. The metal oxide is more preferably delafosite, rhodium oxide or oxycalcogenide. Such a device has a p-type semiconductor layer having higher crystallinity and becomes a semiconductor device having higher semiconductor characteristics.
また、金属化合物は、亜鉛(Zn)及び/又はアルミニウム(Al)を含有する金属硫化物であることが好ましい。金属硫化物は、ZnS又はCuAlS2であることさらに好ましい。このようなものは、結晶性がより高いp型半導体層を有し、半導体特性のより高い半導体装置となる。膜中にドーパントを添加することで、導電性を制御できることは、言うまでもない。 Further, the metal compound is preferably a metal sulfide containing zinc (Zn) and / or aluminum (Al). The metal sulfide is more preferably ZnS or CuAlS 2 . Such a device has a p-type semiconductor layer having higher crystallinity and becomes a semiconductor device having higher semiconductor characteristics. Needless to say, the conductivity can be controlled by adding a dopant to the film.
本発明に係る半導体装置は、特に、n型半導体層上にp型半導体層が積層されたものとすることが好ましい。n型半導体層とp型半導体層を後述のミストCVD法で連続して成膜すると、生産性高く製造でき、半導体装置が低コストのものとなる。 In the semiconductor device according to the present invention, it is particularly preferable that the p-type semiconductor layer is laminated on the n-type semiconductor layer. When the n-type semiconductor layer and the p-type semiconductor layer are continuously formed by the mist CVD method described later, the n-type semiconductor layer and the p-type semiconductor layer can be manufactured with high productivity and the semiconductor device becomes low cost.
本発明に係る半導体装置は、適宜構造設計を行うことで、各種半導体装置として適用できる。例えば、ショットキーバリアダイオード(SBD)、金属半導体電界効果トランジスタ(MESFET)、高電子移動度トランジスタ(HEMT)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、静電誘導トランジスタ(SIT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)、発光ダイオード(LED)などそれぞれの半導体層を構成することができる。 The semiconductor device according to the present invention can be applied as various semiconductor devices by appropriately designing the structure. For example, Schottky barrier diode (SBD), metal semiconductor field effect transistor (MESFET), high electron mobility transistor (HEMT), metal oxide film semiconductor field effect transistor (PWM), electrostatic induction transistor (SIT), junction electric field effect. Each semiconductor layer such as a transistor (JFET), an insulated gate type bipolar transistor (IGBT), and a light emitting diode (LED) can be configured.
(成膜装置)
本発明に係る半導体装置は、タンタル酸リチウムを主成分として含む基板上に、ベータガリア構造を有する結晶性酸化物半導体を主成分として含むn型半導体層を形成する工程と、六方晶の結晶構造を有する金属化合物を主成分として含むp型半導体層を形成する工程を含む方法により製造されるものであって、少なくとも、基板と、n型半導体層と、前記n型半導体層とは異なる組成を有するp型半導体層と、電極とを備える半導体装置であって、前記基板は、タンタル酸リチウムを主成分として含み、前記n型半導体層は、ベータガリア構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体層は、六方晶の結晶構造を有する金属化合物を主成分として含む半導体装置であることを特徴とする。このような半導体装置を製造することが可能な製造装置、又は、半導体装置の製造方法に用いることが可能な製造装置について、以下、説明する。
(Film formation device)
The semiconductor device according to the present invention comprises a step of forming an n-type semiconductor layer containing a crystalline oxide semiconductor having a beta-gallian structure as a main component on a substrate containing lithium tartrate as a main component, and a hexagonal crystal structure. It is manufactured by a method including a step of forming a p-type semiconductor layer containing a metal compound as a main component, and has at least a substrate, an n-type semiconductor layer, and a composition different from that of the n-type semiconductor layer. A semiconductor device including a p-type semiconductor layer and an electrode, wherein the substrate contains lithium tartrate as a main component, and the n-type semiconductor layer contains a crystalline oxide semiconductor having a beta-galia structure as a main component. The p-type semiconductor layer is a semiconductor device containing a metal compound having a hexagonal crystal structure as a main component. A manufacturing device capable of manufacturing such a semiconductor device or a manufacturing device that can be used in a method for manufacturing a semiconductor device will be described below.
図2に、本発明に係る半導体装置の製造方法に使用可能な成膜装置101の一例を示す。成膜装置101は、原料溶液をミスト化してミストを発生させるミスト化部120と、ミストを搬送するキャリアガスを供給するキャリアガス供給部130と、ミストを熱処理して基板上に成膜を行う成膜部140と、ミスト化部120と成膜部140とを接続し、キャリアガスによってミストが搬送される搬送部109とを有する。また、成膜装置101は、成膜装置101の全体又は一部を制御する制御部(図示なし)を備えることによって、その動作が制御されてもよい。
FIG. 2 shows an example of a
なお、「ミスト」とは、気体中に分散した液体の微粒子の総称を指し、霧、液滴等と呼ばれるものを含む。 The term "mist" is a general term for fine particles of liquid dispersed in a gas, and includes those called mist, droplets, and the like.
(原料溶液)
原料水溶液104aには、ガリウムの他、例えば、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、イリジウム、ニッケル及びコバルトから選ばれる1種又は2種以上の金属を含んでもよい。特に、金属として、インジウム、アルミニウム及びガリウムから選ばれる1種以上の元素を含有することが好ましい。前記金属を錯体又は塩の形態で、水に溶解又は分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、塩化金属塩、臭化金属塩、ヨウ化金属塩などが挙げられる。また、上記金属を、臭化水素酸、塩酸、ヨウ化水素酸等に溶解したものも塩の水溶液として用いることができる。溶質濃度は0.01~1mol/Lが好ましい。
(Raw material solution)
In addition to gallium, the raw material
原料水溶液104aには、ドーパント元素を含有させることで、膜の導電性を制御できる。例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム又はニオブ等のn型ドーパント、又は、銅、銀、スズ、イリジウム、ロジウム等のp型ドーパントなどが挙げられる。前記ドーパントは特に限定されないが、スズであることが好ましい。また、前記ドーパント元素はイオン化していることが好ましい。従って、原料水溶液104aには酸を混合してドーパント元素の溶解を促進させてもよい。前記酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などのハロゲン化水素、次亜塩素酸、亜塩素酸、次亜臭素酸、亜臭素酸、次亜ヨウ素酸、ヨウ素酸等のハロゲンオキソ酸、蟻酸等のカルボン酸、硝酸、等が挙げられる。なお、溶解の促進には、加熱したり超音波を与えたりするのも有効である。
By containing a dopant element in the raw material
(ミスト化部)
ミスト化部120では、原料溶液104aを調整し、前記原料溶液104aをミスト化してミストを発生させる。ミスト化手段は、原料溶液104aをミスト化できさえすれば特に限定されず、公知のミスト化手段であってよいが、超音波振動によるミスト化手段を用いることが好ましい。より安定してミスト化することができるためである。
(Mist conversion department)
The mist-forming
このようなミスト化部120の一例を図3に示す。例えば、原料溶液104aが収容されるミスト発生源104と、超音波振動を伝達可能な媒体、例えば水105aが入れられる容器105と、容器105の底面に取り付けられた超音波振動子106を含んでもよい。詳細には、原料溶液104aが収容されている容器からなるミスト発生源104が、水105aが収容されている容器105に、支持体(図示せず)を用いて収納されている。容器105の底部には、超音波振動子106が備え付けられており、超音波振動子106と発振器116とが接続されている。そして、発振器116を作動させると、超音波振動子106が振動し、水105aを介して、ミスト発生源104内に超音波が伝播し、原料溶液104aがミスト化するように構成されている。
An example of such a mist-forming
(搬送部)
搬送部109は、ミスト化部120と成膜部140とを接続する。搬送部109を介して、ミスト化部120のミスト発生源104から成膜部140の成膜室107へと、キャリアガスによってミストが搬送される。搬送部109は、例えば、供給管109aとすることができる。供給管109aとしては、例えば石英管や樹脂製のチューブなどを使用することができる。
(Transport section)
The
(成膜部)
成膜部140では、ミストを加熱し熱反応を生じさせて、基板110の表面の一部又は全部に成膜を行う。成膜部140は、例えば、成膜室107を備え、成膜室107内には基板110が設置されており、該基板110を加熱するためのホットプレート108を備えることができる。ホットプレート108は、図2に示されるように成膜室107の外部に設けられていてもよいし、成膜室107の内部に設けられていてもよい。また、成膜室107には、基板110へのミストの供給に影響を及ぼさない位置に、排ガスの排気口112が設けられてもよい。
(Film film part)
The
また、本発明においては、基板110を成膜室107の上面に設置するなどして、フェイスダウンとしてもよいし、基板110を成膜室107の底面に設置して、フェイスアップとしてもよい。
Further, in the present invention, the
熱反応は、加熱によりミストが反応すればよく、反応条件等も特に限定されない。原料や成膜物に応じて適宜設定することができる。例えば、加熱温度は250~900℃の範囲であり、好ましくは300℃~800℃の範囲であり、より好ましくは350℃~700℃の範囲とすることができる。 The thermal reaction may be such that the mist reacts by heating, and the reaction conditions and the like are not particularly limited. It can be appropriately set according to the raw material and the film film. For example, the heating temperature can be in the range of 250 to 900 ° C, preferably in the range of 300 ° C to 800 ° C, and more preferably in the range of 350 ° C to 700 ° C.
熱反応は、真空下、非酸素雰囲気下、還元ガス雰囲気下、空気雰囲気下及び酸素雰囲気下のいずれの雰囲気下で行われてもよく、成膜物に応じて適宜設定すればよい。また、反応圧力は、大気圧下、加圧下又は減圧下のいずれの条件下で行われてもよいが、大気圧下の成膜であれば、装置構成が簡略化できるので好ましい。 The thermal reaction may be carried out under any of a vacuum, a non-oxygen atmosphere, a reducing gas atmosphere, an air atmosphere and an oxygen atmosphere, and may be appropriately set according to the film film. Further, the reaction pressure may be carried out under any condition of atmospheric pressure, pressurization or reduced pressure, but the film formation under atmospheric pressure is preferable because the apparatus configuration can be simplified.
(キャリアガス供給部)
キャリアガス供給部130は、キャリアガスを供給するキャリアガス源102aを有し、キャリアガス源102aから送り出されるキャリアガス(以下、「主キャリアガス」という)の流量を調節するための流量調節弁103aを備えていてもよい。また、必要に応じて希釈用キャリアガスを供給する希釈用キャリアガス源102bや、希釈用キャリアガス源102bから送り出される希釈用キャリアガスの流量を調節するための流量調節弁103bを備えることもできる。
(Carrier gas supply section)
The carrier
キャリアガスの種類は、特に限定されず、成膜物に応じて適宜選択可能である。例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、又は水素ガスやフォーミングガス等の還元ガスなどが挙げられる。また、キャリアガスの種類は1種類でも、2種類以上であってもよい。例えば、第1のキャリアガスと同じガスをそれ以外のガスで希釈した(例えば10倍に希釈した)希釈ガスなどを、第2のキャリアガスとしてさらに用いてもよく、空気を用いることもできる。 The type of carrier gas is not particularly limited and can be appropriately selected depending on the film film. For example, an inert gas such as oxygen, ozone, nitrogen or argon, or a reducing gas such as hydrogen gas or forming gas can be mentioned. Further, the type of carrier gas may be one type or two or more types. For example, a diluted gas obtained by diluting the same gas as the first carrier gas with another gas (for example, diluted 10-fold) may be further used as the second carrier gas, or air may be used.
本発明においては、キャリアガスの流量Qは、キャリアガスの総流量を指す。上記の例では、キャリアガス源102aから送り出される主キャリアガスの流量と、希釈用キャリアガス源102bから送り出される希釈用キャリアガスの流量の総量を、キャリアガスの流量Qとする。
In the present invention, the flow rate Q of the carrier gas refers to the total flow rate of the carrier gas. In the above example, the total flow rate of the main carrier gas sent out from the
キャリアガスの流量Qは成膜室や基板の大きさによって適宜決められるが、通例1~60L/分であり、好ましくは2~40L/分である。 The flow rate Q of the carrier gas is appropriately determined depending on the size of the film forming chamber and the substrate, but is usually 1 to 60 L / min, preferably 2 to 40 L / min.
(成膜方法)
次に、以下、本発明に係る製造方法の一例を説明する。本発明に係る半導体装置の製造方法は、タンタル酸リチウムを主成分として含む基板上に、ベータガリア構造を有する結晶性酸化物半導体を主成分として含むn型半導体層を形成する工程と、六方晶の結晶構造を有する金属化合物を主成分として含むp型半導体層を形成する工程を含む方法である。各層の形成は、特に、ミストCVD法で行うことが好ましい。ミストCVD法は、簡便な方法であり、低コスト、高生産性で半導体装置を製造できるからである。
(Film formation method)
Next, an example of the manufacturing method according to the present invention will be described below. The method for manufacturing a semiconductor device according to the present invention includes a step of forming an n-type semiconductor layer containing a crystalline oxide semiconductor having a betagallian structure as a main component on a substrate containing lithium tantalate as a main component, and a hexagonal crystal. It is a method including a step of forming a p-type semiconductor layer containing a metal compound having a crystal structure as a main component. It is particularly preferable to form each layer by a mist CVD method. This is because the mist CVD method is a simple method and can manufacture a semiconductor device at low cost and high productivity.
図2を参照しながら具体的に説明する。まず、原料溶液104aをミスト化部120のミスト発生源104内に収容し、基板110をホットプレート108上に直接又は成膜室107の壁を介して設置し、ホットプレート108を作動させる。タンタル酸リチウムは熱膨張係数が大きいため、低温から徐々に昇温するのが好ましい。
A specific description will be given with reference to FIG. First, the
次に、流量調節弁103a、103bを開いてキャリアガス源102a、102bからキャリアガスを成膜室107内に供給し、成膜室107の雰囲気をキャリアガスで十分に置換するとともに、主キャリアガスの流量と希釈用キャリアガスの流量をそれぞれ調節し、キャリアガス流量Qを制御する。
Next, the
ミストを発生させる工程では、超音波振動子106を振動させ、その振動を、水105aを通じて原料溶液104aに伝播させることによって、原料溶液104aをミスト化させてミストを生成する。次に、ミストをキャリアガスにより搬送する工程では、ミストがキャリアガスによってミスト化部120から搬送部109を経て成膜部140へ搬送され、成膜室107内に導入される。成膜を行う工程で、成膜室107内に導入されたミストは、成膜室107内でホットプレート108の熱により熱処理され熱反応して、基板110上に成膜される。
In the step of generating mist, the
(剥離)
基板を結晶性酸化物半導体膜から剥離してもよい。剥離手段は特に限定されず、公知の手段であってもよい。例えば、機械的衝撃を与えて剥離する手段、熱を加えて熱応力を利用して剥離する手段、超音波等の振動を加えて剥離する手段、エッチングして剥離する手段、レーザーリフトオフなどが挙げられる。前記剥離によって、結晶性酸化物半導体膜を自立膜として得ることができる。
(Peeling)
The substrate may be peeled off from the crystalline oxide semiconductor film. The peeling means is not particularly limited and may be a known means. For example, a means for peeling by applying a mechanical impact, a means for peeling by applying heat and utilizing thermal stress, a means for peeling by applying vibration such as ultrasonic waves, a means for etching and peeling, laser lift-off, and the like can be mentioned. Be done. By the peeling, a crystalline oxide semiconductor film can be obtained as a self-supporting film.
(電極)
半導体装置を構成するために必要となる電極の形成は、一般的な方法を用いることができる。すなわち、蒸着、スパッタ、CVD、めっきなどの他、樹脂等と一緒に接着させる印刷法など、いずれを用いてもかまわない。電極材料としては、Al、Ag、Ti、Pd、Au、Cu、Cr、Fe、W、Ta、Nb、Mn、Mo、Hf、Co、Zr、Sn、Pt、V、Ni、Ir、Zn、In、Ndなどの金属の他、酸化スズ、酸化亜鉛、酸化インジウム、酸化インジウムスズ(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロールなどの有機導電性化合物、いずれを用いてもかまわないし、これらの2種以上の合金、混合物でもかまわない。電極の厚さは、1~1000nmが好ましく、より好ましくは10~500nmである。
(electrode)
A general method can be used for forming the electrodes required for forming the semiconductor device. That is, in addition to vapor deposition, sputtering, CVD, plating, etc., any printing method such as bonding with a resin or the like may be used. The electrode materials include Al, Ag, Ti, Pd, Au, Cu, Cr, Fe, W, Ta, Nb, Mn, Mo, Hf, Co, Zr, Sn, Pt, V, Ni, Ir, Zn, In. , Nd and other metals, as well as metal oxide conductive films such as tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO) and indium zinc oxide (IZO), and organic conductive compounds such as polyaniline, polythiophene or polypyrrole. Either of these may be used, and two or more of these alloys and mixtures may be used. The thickness of the electrode is preferably 1 to 1000 nm, more preferably 10 to 500 nm.
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。 Hereinafter, the present invention will be described in detail with reference to examples, but this is not limited to the present invention.
(実施例)
タンタル酸リチウム単結晶基板上に、n型半導体層としてβ-Ga2O3、p型半導体層としてα-Rh2O3を順次形成した積層体を作製し、評価を行った。製造条件は以下のとおりである。
(Example)
A laminate in which β-Ga 2 O 3 as an n-type semiconductor layer and α-Rh 2 O 3 as a p-type semiconductor layer were sequentially formed on a lithium tantalate single crystal substrate was prepared and evaluated. The manufacturing conditions are as follows.
(積層体の構成)
基板 : 信越化学工業社製タンタル酸リチウム単結晶基板
直径4インチ(100mm)、厚さ600μm、c面
鏡面仕上げ
n型半導体層 : β-Ga2O3
p型半導体層 : α-Rh2O3
(Structure of laminated body)
Substrate: Lithium tantalate single crystal substrate manufactured by Shin-Etsu Chemical Co., Ltd.
Diameter 4 inches (100 mm), thickness 600 μm, c-plane
Mirror finish n-type semiconductor layer: β-Ga 2 O 3
p-type semiconductor layer: α-Rh 2 O 3
(n型半導体層の成膜条件)
成膜方法 : ミストCVD法
原料水溶液 : 臭化ガリウム0.05mol/L
酸化ゲルマニウム5×10-4mol/L
臭化水素酸10%
キャリアガス : N2、4L/m
希釈ガス : N2、20L/m
成膜温度 : 408℃
成膜時間 : 60分
(Conditions for forming an n-type semiconductor layer)
Film formation method: Mist CVD method Raw material aqueous solution: Gallium bromide 0.05 mol / L
Germanium oxide 5 × 10 -4 mol / L
Carrier gas: N 2 , 4 L / m
Diluted gas: N 2 , 20 L / m
Film formation temperature: 408 ° C
Film formation time: 60 minutes
(p型半導体層の成膜条件)
成膜方法 : ミストCVD法
原料水溶液 : ロジウム(III)アセチルアセトナート0.05mol/L
キャリアガス : N2、4L/m
希釈ガス : N2、20L/m
成膜温度 : 408℃
成膜時間 : 60分
(Conditions for forming a p-type semiconductor layer)
Film formation method: Mist CVD method Raw material aqueous solution: Rhodium (III) acetylacetonate 0.05 mol / L
Carrier gas: N 2 , 4 L / m
Diluted gas: N 2 , 20 L / m
Film formation temperature: 408 ° C
Film formation time: 60 minutes
(アニール)
得られた積層体を、以下の条件でアニール処理した。
アニール温度 : 700℃
アニール時間 : 3時間
雰囲気 : N2
(Annealed)
The obtained laminate was annealed under the following conditions.
Annealing temperature: 700 ° C
Annealing time: 3 hours Atmosphere: N 2
(評価)
XRD : CuKα線
(evaluation)
XRD: CuKα ray
以下、具体的な成膜方法について、n型半導体層(β-Ga2O)の成膜を例に説明する。 Hereinafter, a specific film forming method will be described by taking the film forming of an n-type semiconductor layer (β-Ga 2 O) as an example.
まず、基板としてコングルエント組成(Li/(Li+Ta)の値は、0.485)のタンタル酸リチウム単結晶基板を準備した。チョクラルスキー法によって作製したタンタル酸リチウム単結晶を、Z軸カットして、C面基板に加工し、700℃、10時間の加熱処理を行って多分極化処理を施し、表面を研磨して表面粗さRa=0.5nmとした。次に、原料水溶液として、臭化ガリウム0.05mol/Lの水溶液を調整し、さらに、酸化ゲルマニウム5×10-4mol/L、及び、48%臭化水素酸溶液を体積比で10%となるように含有させ、これを原料溶液104aとした。
First, a lithium tantalate single crystal substrate having a congluent composition (Li / (Li + Ta) value of 0.485) was prepared as a substrate. The lithium tantalate single crystal produced by the Czochralski method is Z-axis cut, processed into a C-plane substrate, heat-treated at 700 ° C. for 10 hours, subjected to multipolarization treatment, and the surface is polished. The surface roughness Ra was set to 0.5 nm. Next, an aqueous solution of gallium bromide 0.05 mol / L was prepared as a raw material aqueous solution, and a germanium oxide 5 × 10 -4 mol / L and a 48% hydrobromic acid solution were added to a volume ratio of 10%. This was used as a
上述のようにして得た原料溶液104aを、ミスト発生源104内に収容した。次に、基板110として直径4インチ(100mm)、厚さ600μmのc面タンタル酸リチウム基板を、成膜室107内でホットプレート108に載置し、ホットプレート108を作動させて温度を408℃に昇温した。
The
続いて、流量調節弁103a、103bを開いてキャリアガス源102a、102bからキャリアガスとして窒素ガスを成膜室107内に供給し、成膜室107の雰囲気をキャリアガスで十分に置換するとともに、主キャリアガスの流量を4L/分に、希釈用キャリアガスの流量を20L/分にそれぞれ調節した。すなわち、キャリアガス流量Q=24L/分とした。
Subsequently, the
次に、超音波振動子106を2.4MHzで振動させ、その振動を、水105aを通じて原料溶液104aに伝播させることによって、原料溶液104aをミスト化してミストを生成した。このミストを、キャリアガスによって供給管109aを経て成膜室107内に導入した。そして、大気圧下、408℃の条件で、成膜室107内でミストを熱反応させて、基板110上に、n型半導体層であるベータガリア構造を有する酸化ガリウム(β-Ga2O3)の薄膜を形成した。成膜時間は60分とした。
Next, the
n型半導体層の成膜に続けて、ミストCVD法で、p型半導体層である六方晶の結晶構造を有するα-Rh2O3を成膜した。なお、p型半導体層(α-Rh2O3)の成膜も、用いた原料以外の条件は同様である。 Following the film formation of the n-type semiconductor layer, α-Rh 2 O 3 having a hexagonal crystal structure, which is a p-type semiconductor layer, was formed by a mist CVD method. The conditions for forming the p-type semiconductor layer (α-Rh 2 O 3 ) are the same except for the raw materials used.
実施例に係る積層体のXRDデータを図4に示す。各層それぞれ単結晶のピークが確認できる。このような積層体上に電極等を形成して作製した半導体装置は、耐圧特性に優れ、リーク電流の少ないものであった。 The XRD data of the laminated body according to the Example is shown in FIG. The peak of a single crystal can be confirmed in each layer. A semiconductor device manufactured by forming electrodes or the like on such a laminated body has excellent withstand voltage characteristics and a small leakage current.
(比較例)
サファイア基板上に、n型半導体層としてα-Ga2O3を形成した積層体を作製した。製造条件は以下のとおりである。なお、p型半導体層は成膜しなかった。
(Comparative example)
A laminate in which α-Ga 2 O 3 was formed as an n-type semiconductor layer was produced on a sapphire substrate. The manufacturing conditions are as follows. The p-type semiconductor layer was not formed.
(積層体の構成)
基板 : 並木精密宝石社製、サファイア基板
直径4インチ(100mm)、厚さ600μm、c面
鏡面仕上げ
n型半導体層 : α-Ga2O3
(Structure of laminated body)
Board: Sapphire board manufactured by Namiki Precision Jewel Co., Ltd.
Diameter 4 inches (100 mm), thickness 600 μm, c-plane
Mirror finish n-type semiconductor layer: α-Ga 2 O 3
(n型半導体層の成膜条件等)
原料水溶液 : 臭化ガリウム0.05mol/L
酸化ゲルマニウム5×10-4mol/L
臭化水素酸10%
キャリアガス : N2、4L/m
希釈ガス : N2、20L/m
成膜温度 : 408℃
成膜時間 : 60分
(Condition conditions for n-type semiconductor layer, etc.)
Aqueous solution of raw material: gallium bromide 0.05 mol / L
Germanium oxide 5 × 10 -4 mol / L
Carrier gas: N 2 , 4 L / m
Diluted gas: N 2 , 20 L / m
Film formation temperature: 408 ° C
Film formation time: 60 minutes
(アニール)
得られた積層体を、以下の条件でアニール処理した。
アニール温度 : 700℃
アニール時間 : 3時間
雰囲気 : N2
(Annealed)
The obtained laminate was annealed under the following conditions.
Annealing temperature: 700 ° C
Annealing time: 3 hours Atmosphere: N 2
比較例に係る積層体のXRDデータを図5に示す。アニールにより相転移が起こり、α相とβ相の混相になったことが確認された。このような積層体上に電極等を形成して作製した半導体装置は、熱的に不安定であり、半導体装置としての特性(耐圧、リーク電流)も低く、不安定なものであった。 The XRD data of the laminated body according to the comparative example is shown in FIG. It was confirmed that a phase transition occurred due to annealing and a mixed phase of α phase and β phase was formed. A semiconductor device manufactured by forming electrodes or the like on such a laminated body is thermally unstable, has low characteristics (withstand voltage, leakage current) as a semiconductor device, and is unstable.
本発明に係る半導体装置は、β-Ga2O3膜を利用した、耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置である。 The semiconductor device according to the present invention is a novel semiconductor device using a β - Ga 2 O3 film, which has excellent withstand voltage and low leakage current, and is a low-cost semiconductor having excellent heat dissipation and thermal stability. It is a device.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an example, and any one having substantially the same structure as the technical idea described in the claims of the present invention and having the same effect and effect is the present invention. Is included in the technical scope of.
101…成膜装置、 102a…キャリアガス源、
102b…希釈用キャリアガス源、 103a…流量調節弁、
103b…流量調節弁、 104…ミスト発生源、 104a…原料溶液、
105…容器、 105a…水、 106…超音波振動子、 107…成膜室、
108…ホットプレート、 109…搬送部、 109a…供給管、
110…基板、 112…排気口、 116…発振器、
120…ミスト化部、130…キャリアガス供給部、140…成膜部、
300…半導体装置、 301a…p型半導体層、 301b…n型半導体層、
302…電極、 303…基板。
101 ... film forming apparatus, 102a ... carrier gas source,
102b ... Carrier gas source for dilution, 103a ... Flow control valve,
103b ... Flow control valve, 104 ... Mist source, 104a ... Raw material solution,
105 ... container, 105a ... water, 106 ... ultrasonic oscillator, 107 ... film formation chamber,
108 ... hot plate, 109 ... transport section, 109a ... supply pipe,
110 ... board, 112 ... exhaust port, 116 ... oscillator,
120 ... Mist conversion section, 130 ... Carrier gas supply section, 140 ... Film formation section,
300 ... semiconductor device, 301a ... p-type semiconductor layer, 301b ... n-type semiconductor layer,
302 ... Electrode, 303 ... Substrate.
Claims (12)
前記基板は、タンタル酸リチウムを主成分として含み、
前記n型半導体層は、ベータガリア構造を有する結晶性酸化物半導体を主成分として含み、
前記p型半導体層は、六方晶の結晶構造を有する金属化合物を主成分として含むものであることを特徴とする半導体装置。 A semiconductor device including at least a substrate, an n-type semiconductor layer, a p-type semiconductor layer having a composition different from that of the n-type semiconductor layer, and electrodes.
The substrate contains lithium tantalate as a main component and contains.
The n-type semiconductor layer contains a crystalline oxide semiconductor having a beta-gallian structure as a main component.
The p-type semiconductor layer is a semiconductor device comprising a metal compound having a hexagonal crystal structure as a main component.
タンタル酸リチウムを主成分として含む基板上に、ベータガリア構造を有する結晶性酸化物半導体を主成分として含むn型半導体層を形成する工程と、
六方晶の結晶構造を有する金属化合物を主成分として含むp型半導体層を形成する工程を含むことを特徴とする半導体装置の製造方法。 It is a manufacturing method of semiconductor devices.
A step of forming an n-type semiconductor layer containing a crystalline oxide semiconductor having a beta-galia structure as a main component on a substrate containing lithium tantalate as a main component, and a step of forming the n-type semiconductor layer.
A method for manufacturing a semiconductor device, which comprises a step of forming a p-type semiconductor layer containing a metal compound having a hexagonal crystal structure as a main component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019158470A JP7078583B2 (en) | 2019-08-30 | 2019-08-30 | Semiconductor devices and methods for manufacturing semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019158470A JP7078583B2 (en) | 2019-08-30 | 2019-08-30 | Semiconductor devices and methods for manufacturing semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021039968A JP2021039968A (en) | 2021-03-11 |
| JP7078583B2 true JP7078583B2 (en) | 2022-05-31 |
Family
ID=74847234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019158470A Active JP7078583B2 (en) | 2019-08-30 | 2019-08-30 | Semiconductor devices and methods for manufacturing semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7078583B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228516A (en) | 1999-02-08 | 2000-08-15 | Tdk Corp | Semiconductor laminated thin films, electronic devices and diodes |
| JP2016025256A (en) | 2014-07-22 | 2016-02-08 | 株式会社Flosfia | Semiconductor device |
| US20190067426A1 (en) | 2017-08-24 | 2019-02-28 | Flosfia Inc. | Semiconductor device |
-
2019
- 2019-08-30 JP JP2019158470A patent/JP7078583B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228516A (en) | 1999-02-08 | 2000-08-15 | Tdk Corp | Semiconductor laminated thin films, electronic devices and diodes |
| JP2016025256A (en) | 2014-07-22 | 2016-02-08 | 株式会社Flosfia | Semiconductor device |
| US20190067426A1 (en) | 2017-08-24 | 2019-02-28 | Flosfia Inc. | Semiconductor device |
| CN109427867A (en) | 2017-08-24 | 2019-03-05 | 流慧株式会社 | Semiconductor device |
| JP2019041107A (en) | 2017-08-24 | 2019-03-14 | 株式会社Flosfia | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021039968A (en) | 2021-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6936982B2 (en) | Semiconductor device | |
| JP6680435B2 (en) | Peeling method | |
| JP2016081946A (en) | Semiconductor structure and semiconductor device | |
| JP7093329B2 (en) | Laminated structures, semiconductor devices and semiconductor systems | |
| JP7078583B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| JP7161457B2 (en) | LAMINATED STRUCTURE, SEMICONDUCTOR DEVICE, AND LAMINATED STRUCTURE MANUFACTURING METHOD | |
| JP7078581B2 (en) | Laminated structure, semiconductor device, and method for manufacturing the laminated structure | |
| JP7592131B2 (en) | Laminated Structure | |
| JP7078582B2 (en) | Method for forming a laminated structure, a semiconductor device, and a crystalline oxide film | |
| JP7097861B2 (en) | Laminated structures, semiconductor devices and semiconductor systems | |
| JP7128970B2 (en) | LAMINATED STRUCTURE AND METHOD FOR MANUFACTURING LAMINATED STRUCTURE | |
| JP7161456B2 (en) | LAMINATED STRUCTURE, SEMICONDUCTOR DEVICE, AND LAMINATED STRUCTURE MANUFACTURING METHOD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220519 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7078583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |