JP7079134B2 - 電源装置及び電源装置の制御方法 - Google Patents

Description

本発明は、複数の電池回路モジュールを備えた電源装置、及びこの電源装置の制御方法に関する。

様々な電源装置が知られており、例えば、ハイブリッド車両や電動車両における走行モータの駆動に用いられる電源装置では、電池の電圧を昇圧コンバータで昇圧してインバータに入力している。

特に、特許文献１には、バッテリ等の電池からの直流電圧をスイッチング素子のスイッチングによりＤＣ／ＤＣ変換して、走行モータに出力するＤＣ／ＤＣコンバータと、ＤＣ／ＤＣコンバータの損失特性に基づいてスイッチング素子のスイッチング周波数を設定する周波数設定手段と、この設定された周波数に基づきスイッチング素子をスイッチング制御する制御手段とを備えた電源装置が記載されている。この電源装置によれば、ＤＣ／ＤＣコンバータの損失を小さくするスイッチング周波数を設定することにより、ＤＣ／ＤＣコンバータを効率良く駆動することができる。

特開２００３－１１６２８０号公報

特許文献１に記載の電源装置において、スイッチング素子やＤＣ／ＤＣコンバータに用いられる昇圧用リアクトルは、必要とされる電流容量や出力電圧に応じて設計される。また、それを収納する筐体も、使用する部品の大きさに応じて設計される。このため、スイッチング素子や昇圧用リアクトル、また、これらに関係する周辺部品等は、必要とされる電流容量や出力電圧に基づいて毎回、設計する必要がある。

すなわち、電源装置は、求められる仕様（必要とされる電流容量や出力電圧）に基づいて毎回新たに設計する必要があり汎用性が低かった。また、昇圧のためのＤＣ／ＤＣコンバータが必要である。

そこで、本発明では、構成が簡素であり、所望の出力電圧に応じて容易に対応することができる電源装置を提供することを目的とする。

第１の本発明は、電池と、前記電池の正極端子と負極端子の間に並列に接続される第１のスイッチング素子と、前記電池と直列に接続される第２のスイッチング素子と、をそれぞれ備える複数の電池回路モジュールを含み、隣り合う前記電池回路モジュール同士の前記正極端子と前記負極端子とを順次接続することで、複数の前記電池回路モジュールを直列に接続した電池回路モジュール群と、前記電池回路モジュールの各々における前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される合計電圧を制御する制御回路と、を備え、前記制御回路は、前記第２のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する範囲制限部と、前記デューティ比の指令値に応じたデューティ比を有する前記ゲート信号を生成する信号生成部と、を備え、前記信号生成部により生成された前記ゲート信号を、各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う、電源装置である。

また、前記範囲制限部は、前記デューティ比の最小値よりも大きく、かつ、前記デューティ比の最大値を下回る第１の値よりも小さい範囲である第１の制限範囲を使用せず、前記合計電圧の目標値として、前記第１の制限範囲内にある前記デューティ比の要求値が入力された場合、前記最小値又は前記第１の値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力してもよい。

また、前記範囲制限部は、前記デューティ比の最小値を上回る第２の値よりも大きく、かつ前記デューティ比の最大値よりも小さい範囲である第２の制限範囲を使用せず、前記合計電圧の目標値として、前記第２の制限範囲内にある前記デューティ比の要求値が入力された場合、前記第２の値又は前記最大値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力してもよい。

また、前記範囲制限部は、前記デューティ比の要求値が入力周期毎に入力される場合、前記デューティ比の指令値の時間平均が、前記デューティ比の要求値の時間平均に許容範囲内で等しくなるように前記デューティ比の指令値を逐次決定してもよい。

また、前記範囲制限部は、前記デューティ比の要求値と前記デューティ比の指令値の間の偏差の時間積算値を前記入力周期毎に算出し、前記時間積算値が所定範囲内に収まるように前記デューティ比の指令値を逐次決定してもよい。

また、前記信号生成部は、一定時間の遅延を順次与えながら前記ゲート信号を上流側から下流側にわたって伝達する、互いに直列接続された２つ以上の遅延回路を備え、各々の前記電池回路モジュールは、前記ゲート回路及び前記２つ以上の遅延回路のうちいずれか１つの回路の出力側に択一的に接続されていてもよい。

第２の本発明は、電池と、前記電池の正極端子と負極端子の間に並列に接続される第１のスイッチング素子と、前記電池と直列に接続される第２のスイッチング素子と、をそれぞれ備える複数の電池回路モジュールを含み、隣り合う前記電池回路モジュール同士の前記正極端子と前記負極端子とを順次接続することで、複数の前記電池回路モジュールを直列に接続した電池回路モジュール群と、前記電池回路モジュールの各々における前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される電圧を制御する制御回路と、を備える電源装置に関して、前記第２のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する制限ステップと、前記デューティ比の指令値に応じたデューティ比を有し、前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を生成する生成ステップと、生成された前記ゲート信号を各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う制御ステップと、を備える電源装置の制御方法である。

本発明によれば、構成が簡素であり、所望の出力電圧に応じて容易に対応することができる、すなわち、汎用性が高い電源装置を得ることができる。

第１の実施形態における電源装置の概略ブロック図である。 電池回路モジュールの概略動作図である。 電池回路モジュールの動作を説明するタイムチャートである。 電池回路モジュールの動作説明図であり、（ａ）は第１のスイッチング素子がＯＮ、第２のスイッチング素子がＯＦＦした状態を示し、（ｂ）は第１のスイッチング素子がＯＦＦ、第２のスイッチング素子がＯＮした状態を示す。 電源装置全体の動作を説明するタイムチャートである。 遅延回路の入出力特性の一例を示す波形図である。 デューティ比に関する各種範囲の定義を説明する図である。 範囲制限部の動作を説明するフローチャートである。 第１の制限範囲内にある要求値が与えられた場合における、指令値の算出結果を時系列的に示す図である。 第２の制限範囲内にある要求値が与えられた場合における、指令値の算出結果を時系列的に示す図である。 第２の実施形態における電源装置の概略ブロック図である。 電池回路モジュールの変形例を説明する概略構成図である。

［第１の実施形態］
第１の実施形態における電源装置１について、図１～図１０を参照しながら説明する。

＜電源装置１の構成＞
図１は、第１の実施形態における電源装置１の概略ブロック図を示している。この電源装置１は、複数（例えば、Ｎ個）の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・と、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・にゲート信号を出力して電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・をＯＮ・ＯＦＦ駆動する制御回路１１とを備えている。各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の構成は同様であるので、１つの電池回路モジュール１０ａの構成及び駆動について説明する。

電池回路モジュール１０ａは、複数の電池セルが直列接続されてなる電池Ｂと、電池Ｂの正極端子（以下、端子ＴＰ）と、電池Ｂの負極端子（以下、端子ＴＮ）と、端子ＴＰ，ＴＮの間に並列に接続される第１のスイッチング素子ＳＷ１と、電池Ｂと直列に接続される第２のスイッチング素子ＳＷ２と、電池Ｂと第２のスイッチング素子ＳＷ２との間に配設されるチョークコイルＬと、電池Ｂと並列に接続されるコンデンサＣとを備えている。

第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、電界効果トランジスタとしてのＭＯＳ－ＦＥＴである。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、制御回路１１からのゲート信号によってスイッチング動作される。なお、スイッチング動作可能な素子であれば、ＭＯＳ－ＦＥＴ以外のスイッチング素子を使用することもできる。

また、ここでは電池Ｂとして二次電池を使用しているので、内部抵抗損失の増加による電池Ｂの劣化を抑制するため、電池Ｂ、チョークコイルＬ及びコンデンサＣによってＲＬＣフィルタを形成して電流の平滑化を図っている。

なお、電池回路モジュール１０ａの端子ＴＮは、電池回路モジュール１０ｂの端子ＴＰに接続されている。これと同様に、隣り合う電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・同士の端子ＴＰと端子ＴＮとは順次接続されている。つまり、Ｎ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・は直列接続されており、電池回路モジュール群１００を構成している。電池回路モジュール群１００は、２つの出力端子Ｖ＋，Ｖ－の間に電圧を出力する。

制御回路１１は、Ｎ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の動作をそれぞれ制御することで、電池回路モジュール群１００から出力される合計電圧を制御する。この制御回路１１は、デューティ比Ｄの使用範囲を部分的に制限した指令値Ｄ_ｃｏｍを出力する範囲制限部１２と、指令値Ｄ_ｃｏｍに応じたデューティ比を有するゲート信号を生成する信号生成部１３と、を含んで構成される。なお、指令値Ｄ_ｃｏｍの定義及び範囲制限部１２の機能については後述する。

信号生成部１３は、矩形波のゲート信号を生成するゲート回路１４と、互いに直列接続された少なくとも２つ（ここでは、Ｎ個）の遅延回路１５ａ，１５ｂ，１５ｃ，・・・とから構成される。ゲート回路１４の出力側は、電池回路モジュール群１００を構成するＮ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・のうちの最上流側の電池回路モジュール１０ａに接続されている。

遅延回路１５ａ，１５ｂ，１５ｃ，・・・は、入力されたゲート信号を予め定められた時間（以下、遅延時間ｔ_ｄという）遅延させて出力する回路である。遅延回路１５ａ，１５ｂ，１５ｃ，・・・は、電気的な回路構成としては制御回路１１に含まれているが、対応する電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・と一体化したハードウェア構成を有してもよい。例えば、一点鎖線Ｍで示すように、遅延回路１５ｂと電池回路モジュール１０ｂとを一体化（モジュール化）して構成されている。

＜電池回路モジュール１０ａの単体動作＞
次に、電池回路モジュール１０ａの単体動作について図２～図４を参照して説明する。図２は電池回路モジュール１０ａの概略動作図を、図３は電池回路モジュール１０ａの動作に関するタイムチャートを、図４は電池回路モジュール１０ａの動作説明図をそれぞれ示している。

図２において、第１のスイッチング素子ＳＷ１はノーマリーオン型のスイッチング素子であり、第２のスイッチング素子ＳＷ２はノーマリーオフ型のスイッチング素子である。この場合、電池回路モジュール１０ａの初期状態、すなわち、ゲート信号が出力されていない状態では、第１のスイッチング素子ＳＷ１はＯＮ状態、第２のスイッチング素子ＳＷ２はＯＦＦ状態となっている。

そして、制御回路１１（より詳しくは、ゲート回路１４）からゲート信号が電池回路モジュール１０ａに入力されると、電池回路モジュール１０ａはパルス幅変調（ＰＷＭ；Pulse Width Modulation）制御によってスイッチング動作する。このスイッチング動作は、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とを排他的にＯＮ／ＯＦＦすることによって行われる。

図３において、符号Ｐ１は、電池回路モジュール１０ａを駆動するゲート信号を、符号Ｐ２は、第１のスイッチング素子ＳＷ１のＯＮ・ＯＦＦ状態を、符号Ｐ３は、第２のスイッチング素子ＳＷ２のＯＮ・ＯＦＦ状態を、符号Ｐ４は、電池回路モジュール１０ａからの出力電圧をそれぞれ示している。

図３の符号Ｐ１で示すように、ゲート回路１４からゲート信号が出力されると、このゲート信号に応じて、電池回路モジュール１０ａの第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２が駆動される。第１のスイッチング素子ＳＷ１は、ゲート信号の立ち上がりに応じて、ＯＮ状態からＯＦＦ状態に切り替わる。その後、第１のスイッチング素子ＳＷ１は、ゲート信号の立ち下がりから僅かな時間（デッドタイムδｔ）遅れて、ＯＦＦ状態からＯＮ状態に切り替わる（符号Ｐ２参照）。

一方、第２のスイッチング素子ＳＷ２は、ゲート信号の立ち上がりから僅かな時間（デッドタイムδｔ）遅れて、ＯＦＦ状態からＯＮ状態に切り替わる。その後、第２のスイッチング素子ＳＷ２は、ゲート信号の立ち下がりと同時に、ＯＮ状態からＯＦＦ状態に切り替わる（符号Ｐ３参照）。このように、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とは交互にＯＮ・ＯＦＦ動作する。

なお、デッドタイムδｔは、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とを同時に動作させないように設けられている。すなわち、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とが同時にＯＮして短絡することを防止している。このデッドタイムδｔは、例えば、１００ｎｓに設定しているが、適宜設定することができる。なお、デッドタイムδｔの間は、ダイオードを還流し、その還流したダイオードと並列にあるスイッチング素子がＯＮしたときと同じ状態になる。

そして、この動作によって、電池回路モジュール１０ａは、図３の符号Ｐ４で示すように、ゲート信号がＯＦＦ時（すなわち、第１のスイッチング素子ＳＷ１がＯＮ状態、第２のスイッチング素子ＳＷ２がＯＦＦ状態）では、コンデンサＣは、電池回路モジュール１０ａの端子ＴＰから切り離される。その結果、図４（ａ）に示す「スルー状態」になることで、電池回路モジュール１０ａの電池Ｂ（コンデンサＣ）がバイパスされる。

また、ゲート信号がＯＮ時（すなわち、第１のスイッチング素子ＳＷ１がＯＦＦ状態、第２のスイッチング素子ＳＷ２がＯＮ状態）では、コンデンサＣは、電池回路モジュール１０ａの端子ＴＰに接続される。その結果、図４（ｂ）に示す「接続状態」になることで、電池回路モジュール１０ａの電圧（モジュール電圧Ｖ_ｍｏｄ）がコンデンサＣを介して、端子ＴＰ，ＴＮの間に出力される。

＜電源装置１の全体動作＞
次に、電源装置１の全体動作について説明する。上述した通り、ゲート回路１４から電池回路モジュール１０ａにゲート信号が出力されると、電池回路モジュール１０ａが駆動され、電池回路モジュール１０ａの電圧（モジュール電圧Ｖ_ｍｏｄ）が端子ＴＰ，ＴＮの間に出力される。また、ゲート回路１４からのゲート信号は、遅延回路１５ａにより遅延時間ｔ_ｄだけ遅延された後、隣り合う電池回路モジュール１０ｂに入力される。

遅延回路１５ａから電池回路モジュール１０ｂにゲート信号が出力されると、電池回路モジュール１０ｂが駆動され、電池回路モジュール１０ｂの電圧（モジュール電圧Ｖ_ｍｏｄ）が端子ＴＰ，ＴＮの間に出力される。また、遅延回路１５ａからのゲート信号は、遅延回路１５ｂにより遅延時間ｔ_ｄ（通算時間は２ｔ_ｄ）だけ遅延された後、隣り合う電池回路モジュール１０ｃに入力される。

以下、同様にして、Ｎ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・は、一定の時間差が設けられたゲート信号により順次駆動（つまり、スイープ駆動）され、ＯＮ・ＯＦＦ状態に応じた電圧が各々の端子ＴＰ，ＴＮの間に順次出力される。その結果、電源装置１は、Ｎ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・からの合計電圧を出力端子Ｖ＋，Ｖ－の間に出力する。

図５は、電源装置１の全体動作を説明するタイムチャートを示している。符号Ｅ１は、第１のスイッチング素子ＳＷ１がＯＦＦ状態であり、第２のスイッチング素子ＳＷ２がＯＮ状態であり、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・が端子ＴＰ，ＴＮ間に電圧を出力している状態（接続状態）を示している。符号Ｅ２は、第１のスイッチング素子ＳＷ１がＯＮ状態であり、第２のスイッチング素子ＳＷ２がＯＦＦ状態であり、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・が端子ＴＰ，ＴＮ間に電圧を出力していない状態（スルー状態）を示している。

電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・は、矩形のゲート信号に応じて、一定の時間差（遅延時間ｔ_ｄ）を設けながら上流側から下流側にわたってスイープ駆動されている。ここでは、ゲート信号の１周期分の動作を示しているが、実際には、制御回路１１は、ゲート信号の周期Ｔ毎にＯＮ時間Ｔ_ｏｎ（後述するデューティ比Ｄ）を変化させながらスイープ動作を継続する。

周期Ｔは、Ｎ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の遅延時間ｔ_ｄの合計時間（Ｎ×ｔ_ｄ）に相当する。この遅延時間ｔ_ｄは、電源装置１に求められる仕様に応じて適宜設定することができる。例えば、遅延時間ｔ_ｄが長いほどゲート信号の周波数が低くなり、遅延時間ｔ_ｄが短いほどゲート信号の周波数が高くなる。

ＯＮ時間Ｔ_ｏｎは、各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・における第２のスイッチング素子ＳＷ２のＯＮ時間に相当し、周期Ｔ及びデューティ比Ｄを用いて、Ｔ_ｏｎ＝Ｄ・Ｔと表現される。このデューティ比Ｄは、第２のスイッチング素子ＳＷ２のＯＮ時間の割合（Ｔ_ｏｎ／Ｔ）を示すとともに、電池回路モジュール群１００から出力される合計電圧に対応する。例えば、チョッパ回路で一般的に用いられる公知の補正技術（例えば、フィードバック制御又はフィードフォワード制御）を用いてデューティ比Ｄを補正することで、上記したデッドタイムδｔ（図３参照）に相当するずれ量を相殺してもよい。

なお、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・におけるモジュール電圧Ｖ_ｍｏｄがすべて互いに等しい場合、デューティ比Ｄは、電池回路モジュール群１００から出力される合計電圧に概ね比例する。このとき、デューティ比Ｄは、この合計電圧を［０，１］に正規化した値（正規化済みの電圧値）を示す。

デューティ比Ｄが、有理分数Ｄ＝ｉ／Ｎ（ｉ＝０，１，・・・・，Ｎ）で表現される場合、ＯＮ・ＯＦＦ状態がインフェーズ（in-phase）で切り替えられる。つまり、電池回路モジュール１０ａが「スルー状態」から「接続状態」に切り替わると同時に、別の電池回路モジュールが「接続状態」から「スルー状態」に切り替わる。この結果、一定のデューティ比Ｄを与え続けた場合、接続状態のモジュール数が常に一定（ｉ個）に保たれるので、電池回路モジュール群１００から出力される合計電圧は一定になる。

ところが、デューティ比Ｄが、有理分数Ｄ＝ｉ／Ｎで表現されない場合、ＯＮ・ＯＦＦ状態がアウトフェーズ（out-phase）で切り替えられる。この結果、一定のデューティ比Ｄを与え続けた場合であっても、接続状態のモジュール数が［ＮＤ］個又は（［ＮＤ］＋１）個のうちいずれか一方になる。ここで、ガウス記号［・］は、括弧内の値の整数部分（つまり、括弧内の値を超えない最大の整数）を示している。

このとき、電池回路モジュール群１００から出力される合計電圧は、最短の場合は（ｔ_ｄ＝Ｔ／Ｎ）の時間間隔で変動してしまう。ところが、Ｎの値が十分大きい場合（例えば、数十～数百個オーダ）、電池回路モジュール群１００の寄生インダクタンスは無視できない程度に大きくなる。上記した合計電圧の変動は、この寄生インダクタンスに起因するローパスフィルタ（ＬＰＦ）効果を受けて平滑化されるので、時間平均としてデューティ比Ｄに相当する出力電圧（中間的・連続的な電圧レベル）が得られる。

次に、具体例について説明する。図５において、例えば、所望の合計電圧が４００Ｖ（Ｖ_ｓｕｍ＝４００［Ｖ］）、電池回路モジュール１０ａの電圧が１５Ｖ（Ｖ_ｍｏｄ＝１５［Ｖ］）、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の個数が４０個（Ｎ＝４０［個］）、ゲート信号の時間差が２００ｎｓ（ｔ_ｄ＝２００［ｎｓ］）であるとする。

この数値の例では、ゲート信号の周期Ｔは、Ｔ＝Ｎ・ｔ_ｄ＝４０［個］×２００［ｎｓ］＝８［μｓ］となる。すなわち、ゲート信号の周波数は、１／Ｔ＝１２５ｋＨｚに相当する。また、デューティ比Ｄは、Ｄ＝Ｖ_ｓｕｍ／（Ｎ・Ｖ_ｍｏｄ）＝４００［Ｖ］／（４０［個］×１５［Ｖ］）＝２／３≒０．６７となる。

電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・をスイープ駆動すると、電源装置１として、図５中、符号Ｆ１で示す矩形波状の出力特性が得られる。この出力特性は、３９０Ｖ（２６個分の電圧），４０５Ｖ（２７個分の電圧）が１：２の出現比率で変動する電圧波形を示している。この変動の最小時間単位は、ｔ_ｄ＝２００ｎｓ（周波数に換算すれば、５ＭＨｚ）に相当する。符号Ｆ１に示す電圧波形はＬＰＦ効果を受けて平滑化されるので、電池回路モジュール群１００は、符号Ｆ２で示すように時間平均された電圧（４００Ｖ）を出力する。

なお、最上流側の電池回路モジュール１０ａのコンデンサＣには、接続状態の場合に電流が流れるため、図５中符号Ｇ１で示すように、コンデンサ電流波形は矩形波になる。電池ＢとコンデンサＣはＲＬＣフィルタを形成しているので、電源装置１にはフィルタリングされて平滑化された電流が出力される（図５中、符号Ｇ２参照）。このように、すべての電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・において電流波形は同様であり、また、全ての電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・から均等に電流を出力することができる。

＜ゲート信号の出力時における問題点＞
図６は、遅延回路１５ａの入出力特性の一例を示す波形図である。符号Ｈ１は入力信号の波形を、符号Ｈ２は出力信号の波形をそれぞれ示している。ここでは、遅延回路１５ａ，１５ｂ，１５ｃ，・・・の構成はすべて同じであり、応答特性もすべて一致することを想定する。

この入力信号は、デューティ比Ｄの時系列として［１］Ｄ＝０．０５、［２］Ｄ＝０．４、［３］Ｄ＝０．９５、［４］Ｄ＝０、を順次与えた場合におけるゲート信号に相当する。機能上の観点から言えば、理想的な遅延回路１５ａは、入力信号の波形を維持したまま一定の時間分（遅延時間ｔ_ｄ）だけ遅延させて出力する。ところが、遅延回路１５ａは、入力信号に含まれる高周波成分を遮断（カットオフ）する応答特性を有するので、高周波成分が減衰した信号を出力することがある。

その結果、符号Ｈ２に示すように、破線で示す２つのパルス（１つの山状パルス及び１つの谷状パルス）が消滅した出力波形が得られる。つまり、Ｄ＝０に近いデューティ比Ｄが与えられた場合、電池回路モジュール群１００は、ゲート信号の山状パルスがカットオフされることで、Ｄ＝０に対応する出力動作を行う。同様に、Ｄ＝１に近いデューティ比Ｄが与えられた場合、電池回路モジュール群１００は、ゲート信号の谷状パルスがカットオフされることで、Ｄ＝１に対応する出力動作を行う。つまり、信号生成部１３の回路構成によっては、指令通りの出力が得られない電圧範囲が存在し得るという問題がある。

そこで、この出力精度の低下に関する問題を考慮しつつ、所望の出力電圧を得るための制御方法を提案する。この制御方法は、具体的には、信号生成部１３によるデューティ比Ｄの使用範囲を部分的に制限することで、ゲート信号の出力再現性の低下を未然に防ぐ方法である。

＜範囲制限部１２の動作＞
図７は、デューティ比Ｄに関する各種範囲の定義を説明する図である。信号生成部１３の駆動可能範囲は、［０，１］の範囲、つまり０≦Ｄ≦１で定義される。駆動可能範囲の下限値は、デューティ比Ｄの最小値（Ｄ＝０）に一致する。駆動可能範囲の上限値は、デューティ比Ｄの最大値（Ｄ＝１）に一致する。なお、デューティ比Ｄの使用が一切制限されていない場合、デューティ比Ｄの使用範囲は、駆動可能範囲（０≦Ｄ≦１）に一致する点に留意する。

ところで、駆動可能範囲のうち少なくとも１つの制限範囲が設けられることで、デューティ比Ｄの使用範囲が部分的に制限される。本図の例では、制限範囲は、０＜Ｄ＜Ｄ_ｍｉｎに相当する第１の制限範囲と、Ｄ_ｍａｘ＜Ｄ＜１に相当する第２の制限範囲と、からなる。Ｄ_ｍｉｎは、使用が制限されない部分範囲（以下、非制限範囲という）の下限値に相当し、最大値（Ｄ＝１）を下回る正値（例えば、ｔ_ｃ／Ｔ＋α）である。Ｄ_ｍａｘは、非制限範囲の上限値に相当し、最小値（Ｄ＝０）を上回る正値（例えば、１－ｔ_ｃ／Ｔ－α）である。なお、ｔ_ｃは、遅延回路１５ａ，１５ｂ，１５ｃ・・・のカットオフ周波数に対応する時間であり、αは、正のマージンである。ここでは、０＜Ｄ_ｍｉｎ＜Ｄ_ｍａｘ＜１の大小関係が成り立っている。

デューティ比Ｄの使用範囲は、駆動可能範囲（０≦Ｄ≦１）から制限範囲を除いた残りの範囲で定義される。本図の例では、使用範囲は、上述した１つの非制限範囲（Ｄ_ｍｉｎ≦Ｄ≦Ｄ_ｍａｘ）と、２つの非制限値（Ｄ＝０，１）とからなる。この場合、範囲制限部１２は、使用範囲内にあるいずれかの値（Ｄ＝０，Ｄ_ｍｉｎ≦Ｄ≦Ｄ_ｍａｘ，Ｄ＝１）を信号生成部１３に対して出力する。

図８は、範囲制限部１２の動作を説明するフローチャートを示している。以下、範囲制限部１２に入力されるデューティ比Ｄを「要求値Ｄ_ｒｅｑ」といい、範囲制限部１２から出力されるデューティ比Ｄを「指令値Ｄ_ｃｏｍ」という。ここで、要求値Ｄ_ｒｅｑは、電池回路モジュール群１００から出力される合計電圧の目標値であり、制御回路１１によって入力周期（Ｔ）毎に算出される。なお、後述する預入値Ｄ_ｄｅｐｏは、初期状態としてＤ_ｄｅｐｏ＝０と設定されている。

ステップＳ１において、範囲制限部１２は、直近に入力された要求値Ｄ_ｒｅｑが、第１の制限範囲内（０＜Ｄ_ｒｅｑ＜Ｄ_ｍｉｎ）にあるか否かを判定する。ステップＳ２において、範囲制限部１２は、上記した要求値Ｄ_ｒｅｑが、第２の制限範囲内（Ｄ_ｍａｘ＜Ｄ_ｒｅｑ＜１）にあるか否かを判定する。例えば、要求値Ｄ_ｒｅｑが使用範囲内にある場合、（ステップＳ１：ＮＯ）及び（ステップＳ２：ＮＯ）を経由して、ステップＳ３に進む。

ステップＳ３において、範囲制限部１２は、指令値Ｄ_ｃｏｍに要求値Ｄ_ｒｅｑを代入し（Ｄ_ｃｏｍ＝Ｄ_ｒｅｑ）、得られた指令値Ｄ_ｃｏｍを信号生成部１３（ゲート回路１４）に向けて出力する。つまり、使用範囲内にある要求値Ｄ_ｒｅｑは、値が変更されることなくそのまま用いられる。

ところで、ステップＳ１に戻って、要求値Ｄ_ｒｅｑが第１の制限範囲内にある場合、具体的には、０＜Ｄ_ｒｅｑ＜Ｄ_ｍｉｎの大小関係を満たす場合（ステップＳ１：ＹＥＳ）、ステップＳ４に進む。

ステップＳ４において、範囲制限部１２は、現時点における預入値Ｄ_ｄｅｐｏに要求値Ｄ_ｒｅｑを加算する（Ｄ_ｄｅｐｏ＝Ｄ_ｄｅｐｏ＋Ｄ_ｒｅｑ）。この預入値Ｄ_ｄｅｐｏは、要求値Ｄ_ｒｅｑと指令値Ｄ_ｃｏｍとの間の偏差を時間積算した値（以下、偏差積算値という）に相当する。この預入値Ｄ_ｄｅｐｏの更新を通じて、要求値Ｄ_ｒｅｑに相当するデューティ比Ｄが預け入れられる。

ステップＳ５において、範囲制限部１２は、ステップＳ４で更新された預入値Ｄ_ｄｅｐｏと下限値Ｄ_ｍｉｎとの間の大小関係を判定する。Ｄ_ｄｅｐｏ＞Ｄ_ｍｉｎの大小関係を満たす場合（ステップＳ５：ＹＥＳ）、ステップＳ６に進む。

ステップＳ６において、範囲制限部１２は、指令値Ｄ_ｃｏｍに下限値Ｄ_ｍｉｎを代入し（Ｄ_ｃｏｍ＝Ｄ_ｒｅｑ）、得られた指令値Ｄ_ｃｏｍを信号生成部１３に向けて出力する。そして、次のステップＳ７に進む。

ステップＳ７において、範囲制限部１２は、ステップＳ４で更新された預入値Ｄ_ｄｅｐｏから、ステップＳ６で選択された指令値Ｄ_ｃｏｍを減算する（Ｄ_ｄｅｐｏ＝Ｄ_ｄｅｐｏ－Ｄ_ｃｏｍ）。この預入値Ｄ_ｄｅｐｏの更新を通じて、下限値Ｄ_ｍｉｎに相当するデューティ比Ｄが払い戻される。

このように、範囲制限部１２は、合計電圧の目標値として、第１の制限範囲内にある要求値Ｄ_ｒｅｑが入力された場合、第１の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Ｄ_ｃｏｍとして出力する。預入値Ｄ_ｄｅｐｏが下限値Ｄ_ｍｉｎを上回った場合（ステップＳ５：ＹＥＳ）、要求値Ｄ_ｒｅｑに代わって、要求値Ｄ_ｒｅｑから正方向に最も近い下限値Ｄ_ｍｉｎが、指令値Ｄ_ｃｏｍとして選択される。

一方、ステップＳ５に戻って、Ｄ_ｄｅｐｏ≦Ｄ_ｍｉｎであり、Ｄ_ｄｅｐｏ＞Ｄ_ｍｉｎの大小関係を満たさない場合（ステップＳ５：ＮＯ）、ステップＳ８に進む。

ステップＳ８において、範囲制限部１２は、指令値Ｄ_ｃｏｍに０を代入し（Ｄ_ｃｏｍ＝０）、得られた指令値Ｄ_ｃｏｍを信号生成部１３に向けて出力する。そして、次のステップＳ７に進む。

ステップＳ７において、範囲制限部１２は、ステップＳ４で更新された預入値Ｄ_ｄｅｐｏから、ステップＳ８で選択された指令値Ｄ_ｃｏｍを減算する（Ｄ_ｄｅｐｏ＝Ｄ_ｄｅｐｏ－Ｄ_ｃｏｍ）。ここで、Ｄ_ｃｏｍ＝０（ステップＳ８）が選択された場合、預入値Ｄ_ｄｅｐｏは実質的に更新されない点に留意する。

このように、範囲制限部１２は、合計電圧の目標値として、第１の制限範囲内にある要求値Ｄ_ｒｅｑが入力された場合、第１の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Ｄ_ｃｏｍとして出力する。預入値Ｄ_ｄｅｐｏが下限値Ｄ_ｍｉｎ以下である場合（ステップＳ５：ＮＯ）、要求値Ｄ_ｒｅｑに代わって、要求値Ｄ_ｒｅｑから負方向に最も近い０が、指令値Ｄ_ｃｏｍとして選択される。

図９は、第１の制限範囲内にある要求値Ｄ_ｒｅｑが与えられた場合における、指令値Ｄ_ｃｏｍの算出結果を時系列的に示している。グラフの横軸は時間（制御実行単位は周期Ｔ）を示すとともに、グラフの縦軸はデューティ比Ｄを示している。太い実線は指令値Ｄ_ｃｏｍの時間遷移を、丸印のプロットは預入値Ｄ_ｄｅｐｏの時間遷移をそれぞれ示している。ここでは、０＜Ｄ_ｒｅｑ＜Ｄ_ｍｉｎの大小関係を満たす一定の要求値Ｄ_ｒｅｑを連続して入力した場合について説明する。

預入値Ｄ_ｄｅｐｏは、初期状態（時間が０）にて０であり、制御実行単位毎にＤ_ｒｅｑずつ加算される。なお、Ｄ_ｄｅｐｏ＜Ｄ_ｍｉｎの大小関係を満たしている間、指令値Ｄ_ｃｏｍ＝０と算出される。その後、時間が４Ｔである場合にＤ_ｄｅｐｏとＤ_ｍｉｎの大小関係が逆転する（Ｄ_ｄｅｐｏ＞Ｄ_ｍｉｎ）。このタイミングで指令値Ｄ_ｃｏｍ＝Ｄ_ｍｉｎと算出されるとともに、預入値Ｄ_ｄｅｐｏの一部（下限値Ｄ_ｍｉｎ）が払い戻される。同様に、時間が７Ｔであるタイミングで指令値Ｄ_ｃｏｍ＝Ｄ_ｍｉｎと算出されるとともに、預入値Ｄ_ｄｅｐｏの一部（下限値Ｄ_ｍｉｎ）が払い戻される。

以下、預け入れと払い戻しを繰り返すことで、常に所定範囲内（０≦Ｄ_ｄｅｐｏ≦Ｄ_ｍｉｎ）に収まるように預入値Ｄ_ｄｅｐｏが調整される。また、この調整により、指令値Ｄ_ｃｏｍの時間平均は、要求値Ｄ_ｒｅｑの時間平均に許容される範囲内で等しくなる。ここで、「許容される範囲内で等しい」とは、両者の差分の絶対値がＤ_ｍｉｎ以下になることを意味する。

図８のステップＳ２に戻って、要求値Ｄ_ｒｅｑが第２の制限範囲内にある場合、具体的には、Ｄ_ｍａｘ＜Ｄ_ｒｅｑ＜１の大小関係を満たす場合（ステップＳ２：ＹＥＳ）、ステップＳ９に進む。

ステップＳ９において、範囲制限部１２は、ステップＳ４の場合と同様に、現時点における預入値Ｄ_ｄｅｐｏに要求値Ｄ_ｒｅｑを加算する（Ｄ_ｄｅｐｏ＝Ｄ_ｄｅｐｏ＋Ｄ_ｒｅｑ）。この預入値Ｄ_ｄｅｐｏは、要求値Ｄ_ｒｅｑと指令値Ｄ_ｃｏｍとの間の偏差を時間積算した値（上記した偏差積算値）に相当する。この預入値Ｄ_ｄｅｐｏの更新を通じて、要求値Ｄ_ｒｅｑに相当するデューティ比Ｄが預け入れられる。

ステップＳ１０において、範囲制限部１２は、ステップＳ９で更新された預入値Ｄ_ｄｅｐｏと１（最大値）との間の大小関係を判定する。Ｄ_ｄｅｐｏ≧１の大小関係を満たす場合（ステップＳ１０：ＹＥＳ）、ステップＳ１１に進む。

ステップＳ１１において、範囲制限部１２は、指令値Ｄ_ｃｏｍに１を代入し（Ｄ_ｃｏｍ＝１）、得られた指令値Ｄ_ｃｏｍを信号生成部１３に向けて出力する。そして、次のステップＳ７に進む。

ステップＳ７において、範囲制限部１２は、ステップＳ９で更新された預入値Ｄ_ｄｅｐｏから、ステップＳ１１で選択された指令値Ｄ_ｃｏｍを減算する（Ｄ_ｄｅｐｏ＝Ｄ_ｄｅｐｏ－Ｄ_ｃｏｍ）。この預入値Ｄ_ｄｅｐｏの更新を通じて、最大値１に相当するデューティ比Ｄが払い戻される。

このように、範囲制限部１２は、合計電圧の目標値として、第２の制限範囲内にある要求値Ｄ_ｒｅｑが入力された場合、第２の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Ｄ_ｃｏｍとして出力する。預入値Ｄ_ｄｅｐｏが１以上である場合（ステップＳ１０：ＹＥＳ）、要求値Ｄ_ｒｅｑに代わって、要求値Ｄ_ｒｅｑから正方向に最も近い１が、指令値Ｄ_ｃｏｍとして選択される。

一方、ステップＳ１０に戻って、Ｄ_ｄｅｐｏ＜１であり、Ｄ_ｄｅｐｏ≧１の大小関係を満たさない場合（ステップＳ１０：ＮＯ）、ステップＳ１２に進む。

ステップＳ１２において、範囲制限部１２は、指令値Ｄ_ｃｏｍに上限値Ｄ_ｍａｘを代入し（Ｄ_ｃｏｍ＝Ｄ_ｍａｘ）、得られた指令値Ｄ_ｃｏｍを信号生成部１３に向けて出力する。そして、次のステップＳ７に進む。

ステップＳ７において、範囲制限部１２は、ステップＳ９で更新された預入値Ｄ_ｄｅｐｏから、ステップＳ１２で選択された指令値Ｄ_ｃｏｍを減算する（Ｄ_ｄｅｐｏ＝Ｄ_ｄｅｐｏ－Ｄ_ｃｏｍ）。この預入値Ｄ_ｄｅｐｏの更新を通じて、上限値Ｄ_ｍａｘに相当するデューティ比Ｄが払い戻される。

このように、範囲制限部１２は、合計電圧の目標値として、第２の制限範囲内にある要求値Ｄ_ｒｅｑが入力された場合、第２の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Ｄ_ｃｏｍとして出力する。預入値Ｄ_ｄｅｐｏが１を下回る場合（ステップＳ１０：ＮＯ）、要求値Ｄ_ｒｅｑに代わって、要求値Ｄ_ｒｅｑから負方向に最も近い上限値Ｄ_ｍａｘが、指令値Ｄ_ｃｏｍとして選択される。

図１０は、第２の制限範囲内にある要求値Ｄ_ｒｅｑが与えられた場合における、指令値Ｄ_ｃｏｍの算出結果を時系列的に示している。グラフの横軸は時間（制御実行単位は周期Ｔ）を示すとともに、グラフの縦軸はデューティ比Ｄを示している。太い実線は指令値Ｄ_ｃｏｍの時間遷移を、丸印のプロットは預入値Ｄ_ｄｅｐｏの時間遷移をそれぞれ示している。ここでは、Ｄ_ｍａｘ＜Ｄ_ｒｅｑ＜１の大小関係を満たす一定の要求値Ｄ_ｒｅｑを連続して入力した場合について説明する。

預入値Ｄ_ｄｅｐｏは、初期状態（時間が０）にて０であり、制御実行単位毎にＤ_ｒｅｑずつ加算される。なお、Ｄ_ｄｅｐｏ＜１の大小関係を満たしている間、指令値Ｄ_ｃｏｍ＝Ｄ_ｍａｘと算出される。その後、時間が４Ｔである場合にＤ_ｄｅｐｏと１の大小関係が逆転する（Ｄ_ｄｅｐｏ＞１）。このタイミングで指令値Ｄ_ｃｏｍ＝１と算出されるとともに、預入値Ｄ_ｄｅｐｏの一部（最大値である１）が払い戻される。同様に、時間が７Ｔであるタイミングで指令値Ｄ_ｃｏｍ＝１と算出されるとともに、預入値Ｄ_ｄｅｐｏの一部（最大値である１）が払い戻される。

以下、預け入れと払い戻しを繰り返すことで、常に所定範囲内（０≦Ｄ_ｄｅｐｏ≦１）に収まるように預入値Ｄ_ｄｅｐｏが調整される。また、この調整により、指令値Ｄ_ｃｏｍの時間平均は、要求値Ｄ_ｒｅｑの時間平均に許容される範囲内で等しくなる。ここで、「許容される範囲内で等しい」とは、両者の差分の絶対値が１以下になることを意味する。

［第１の実施形態による効果］
以上のように、第１の実施形態における電源装置１の制御回路１１は、デューティ比Ｄの使用範囲を部分的に制限したデューティ比の指令値Ｄ_ｃｏｍを出力する範囲制限部１２と、指令値Ｄ_ｃｏｍに応じたデューティ比を有するゲート信号を生成する信号生成部１３と、を備え、生成されたゲート信号を、各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・に対して一定の時間差を設けながら順繰りに出力し、指令値Ｄ_ｃｏｍに対応する電圧を電池回路モジュール群１００から出力させる制御を行う。

このように、指令値Ｄ_ｃｏｍに応じたデューティ比を有するゲート信号を生成し、このゲート信号を一定の時間差を設けながら順繰りに出力するので、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の出力電圧の単なる組み合わせ（モジュール単位での電圧の加算）では表現できない中間的・連続的な電圧レベルを、時間平均の概念を用いて疑似的に表現可能となり、所望の出力電圧を得ることができる。また、各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・からの電圧の取得頻度及び取得量が均等化されるので、電池回路モジュール群１００全体の長寿命化を図ることができる。

なお、ゲート信号を一定の時間差を設けながら順繰りに出力する際に、信号生成部１３は、構成上の何らかの理由により、所望のゲート信号を出力できない可能性がある。そこで、信号生成部１３による指令値Ｄ_ｃｏｍの使用範囲を部分的に制限し、ゲート信号の出力再現性が低い範囲（つまり、制限範囲）での使用を控えることで、電圧の出力精度の低下を抑制することができる。

特に、信号生成部１３は、一定時間（遅延時間ｔ_ｄ）の遅延を順次与えながらゲート信号を上流側から下流側にわたって伝達する、互いに直列接続された２つ以上の遅延回路１５ａ，１５ｂ，１５ｃ，・・・を備えており、各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・は、ゲート回路１４及び遅延回路１５ａ，１５ｂ，１５ｃ，・・・のうちいずれか１つの回路の出力側に択一的に接続されている場合、上記した抑制効果が顕著に現われる。なぜならば、通常の遅延回路１５ａ，１５ｂ，１５ｃ，・・・は、入力信号に含まれる高周波成分を遮断する応答特性を有しており、指令値Ｄ_ｃｏｍによっては所望のゲート信号を出力できない可能性が高いためである。

また、範囲制限部１２は、第１の制限範囲（０＜Ｄ＜Ｄ_ｍｉｎ）を使用せず、第１の制限範囲内にある要求値Ｄ_ｒｅｑが入力された場合、最小値０又は下限値Ｄ_ｍｉｎのいずれか一方を、指令値Ｄ_ｃｏｍとして信号生成部１３に対して出力してもよい。適切な下限値Ｄ_ｍｉｎを設定することで、高周波成分からなる山状パルスの発生を回避可能となり、再現性の高いゲート信号が出力される。また、使用範囲のうち要求値Ｄ_ｒｅｑに最も近い２種類の値（正方向に最も近いＤ_ｍｉｎと、負方向に最も近い０）を選択することで、要求値Ｄ_ｒｅｑと指令値Ｄ_ｃｏｍとの間の乖離量（微視的な出力誤差）が最小になる。

また、範囲制限部１２は、第２の制限範囲内（Ｄ_ｍａｘ＜Ｄ＜１）を使用せず、第２の制限範囲内にある要求値Ｄ_ｒｅｑが入力された場合、上限値Ｄ_ｍａｘ又は最大値１のいずれか一方を、指令値Ｄ_ｃｏｍとして信号生成部１３に対して出力してもよい。適切な上限値Ｄ_ｍａｘを設定することで、高周波成分からなる谷状パルスの発生を回避可能となり、再現性の高いゲート信号が出力される。また、使用範囲のうち要求値Ｄ_ｒｅｑに最も近い２種類の値（正方向に最も近い１と、負方向に最も近いＤ_ｍａｘ）を選択することで、要求値Ｄ_ｒｅｑと指令値Ｄ_ｃｏｍとの間の乖離量（微視的な出力誤差）が最小になる。

また、範囲制限部１２は、要求値Ｄ_ｒｅｑが入力周期（Ｔ）毎に入力される場合、指令値Ｄ_ｃｏｍの時間平均が、要求値Ｄ_ｒｅｑの時間平均に許容される範囲内で等しくなるように指令値Ｄ_ｃｏｍを逐次決定してもよい。特に、範囲制限部１２は、要求値Ｄ_ｒｅｑと指令値Ｄ_ｃｏｍの間の偏差の時間積算値（預入値Ｄ_ｄｅｐｏ）を入力周期（Ｔ）毎に算出し、預入値Ｄ_ｄｅｐｏが所定範囲内（０≦Ｄ_ｄｅｐｏ＜Ｄ_ｍｉｎ，０≦Ｄ_ｄｅｐｏ＜１）に収まるように指令値Ｄ_ｃｏｍを逐次決定してもよい。これにより、要求値Ｄ_ｒｅｑと指令値Ｄ_ｃｏｍとの間の乖離量が常に許容範囲内に収まり、巨視的には要求通りの出力電圧が得られる。

［第２の実施形態］
図１１は、第２の実施形態における電源装置２の概略ブロック図を示している。この電源装置２は、電池回路モジュール群１００を構成する複数の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・と、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・にゲート信号を出力して電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・をＯＮ・ＯＦＦ駆動する制御回路２１と、を備えている。各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・は、制御回路２１の出力側から分岐して接続されている。

制御回路２１は、複数（Ｎ個）の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の動作をそれぞれ制御することで、電池回路モジュール群１００から出力される合計電圧を制御する。この制御回路２１は、デューティ比Ｄの使用範囲を部分的に制限した指令値Ｄ_ｃｏｍを出力する範囲制限部２２と、指令値Ｄ_ｃｏｍに応じたデューティ比を有するゲート信号を生成する信号生成部２３と、を含んで構成される。

信号生成部２３は、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・を駆動するゲート信号を出力するゲート回路である。範囲制限部２２は、制御回路２１による出力先の切り替え動作に起因してゲート信号の出力再現性が低くなる範囲（つまり、制限範囲）の使用を制限し、使用範囲内にある指令値Ｄ_ｃｏｍを出力する。

ここで、制御回路２１は、ゲート信号の出力順を変更可能に構成されている。出力順の一例として、［１］電池回路モジュール群１００の上流側を若番とし、下流側を老番とする出力順、［２］電池回路モジュール群１００の下流側を若番とし、上流側を老番とする出力順、［３］いわゆるインターレース型の出力順（「１つ飛ばし」の場合、上流側から奇数番をすべて出力した後に、上流側から偶数番をすべて出力する順番）、などが挙げられる。

このように、電源装置２の制御回路２１は、信号生成部２３により生成されたゲート信号を、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・に対して一定の時間差（遅延時間ｔ_ｄ）を設けながら順繰りに出力する。つまり、遅延回路１５ａ，１５ｂ，１５ｃ，・・・を設けない場合であっても、第１の実施形態における電源装置１の場合と同様に、所望の出力電圧が得られるとともに、電圧の出力精度の低下が抑制される。

［変形例］
なお、この発明は、上記した実施形態に限定されるものではなく、この発明の主旨を逸脱しない範囲で自由に変更できる。あるいは、技術的に矛盾が生じない範囲で各構成を任意に組み合わせてもよいことは勿論である。

図１における電池回路モジュール１０ａの構成の変形例について説明する。図１２に示すように、電池回路モジュール３０ａの構成として、図１に示す電池回路モジュール１０ａのチョークコイルＬと電池Ｂとの配置位置（接続位置）を入れ替えてもよい。また、第２のスイッチング素子ＳＷ２を、第１のスイッチング素子ＳＷ１に対して端子ＴＮ側に配置してもよい。すなわち、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とのスイッチング動作により電池Ｂ（コンデンサＣ）の電圧を端子ＴＰ，ＴＮ間に出力できるのであれば、電池回路モジュール３０ａにおける各素子、電気部品の配置を適宜変更することができる。

また、電池Ｂの電圧出力特性が優れている場合、すなわち、電源電流がコンデンサ電流と一致して、出力波形が矩形波となっても電源回路において問題がないときには、ＲＬＣフィルタを省略してもよい。また、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の配線による寄生インダクタンスを利用していたが、配線による寄生インダクタンスを利用する代わりに、必要なインダクタンス値を担保するためにインダクタンス部品を実装してもよい。

また、第１の実施形態では、ゲート回路１４からのゲート信号を電池回路モジュール１０ａに直接出力していたが、このゲート信号を遅延させた後に電池回路モジュール１０ａに出力してもよい。この場合、遅延回路１５ａにより遅延されたゲート信号が、電池回路モジュール１０ａ及び遅延回路１５ｂにそれぞれ出力される。このように、順次出力されるゲート信号の相対的な時間関係が一定であれば、制御回路１１と電池回路モジュール群１００との間の接続形態を適宜変更してもよい。

また、第１の実施形態では、図７に示す２つの制限範囲が設けられているが、制限範囲の数、長さ、下限値、上限値、又は区間の種類（開区間・閉区間）はこれに限られない。例えば、範囲制限部１２は、信号生成部１３の構成に応じて制限範囲を可変に設定し、ゲート信号の出力再現性が相対的に低い範囲を適宜制限してもよい。

また、第２の実施形態では、Ｎ個すべての電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・に対してゲート信号を順繰りに出力しているが、出力先の数を制限してもよい。例えば、制御回路２１は、Ｎ個のうちｎ個（２≦ｎ＜Ｎ）のサブセットを選択した後、このｎ個の電池回路モジュール間で一定の時間差を設けながらゲート信号を順繰りに出力してもよい。この場合、周期Ｔは、Ｔ＝ｎ×ｔ_ｄ（ｔ_ｄは遅延時間）に設定される。

１，２ 電源装置、１０ａ，１０ｂ，１０ｃ，３０ａ 電池回路モジュール、１１，２１ 制御回路、１２，２２ 範囲制限部、１３，２３ 信号生成部、１４ ゲート回路、１５ａ，１５ｂ，１５ｃ 遅延回路、１００ 電池回路モジュール群、Ｂ 電池、Ｃ コンデンサ、Ｌ チョークコイル、ＳＷ１ 第１のスイッチング素子、ＳＷ２ 第２のスイッチング素子、ＴＰ 端子（正極端子）、ＴＮ 端子（負極端子）。

Claims (7)

1. 電池と、前記電池の正極端子と負極端子の間に並列に接続される第１のスイッチング素子と、前記電池と直列に接続される第２のスイッチング素子と、をそれぞれ備える複数の電池回路モジュールを含み、隣り合う前記電池回路モジュール同士の前記正極端子と前記負極端子とを順次接続することで、複数の前記電池回路モジュールを直列に接続した電池回路モジュール群と、
   前記電池回路モジュールの各々における前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される合計電圧を制御する制御回路と、
   を備え、
   前記制御回路は、
   前記第２のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する範囲制限部と、
   前記デューティ比の指令値に応じたデューティ比を有する前記ゲート信号を生成する信号生成部と、
   を備え、
   前記信号生成部により生成された前記ゲート信号を、各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う
   ことを特徴とする電源装置。
2. 請求項１に記載の電源装置であって、
   前記範囲制限部は、
   前記デューティ比の最小値よりも大きく、かつ、前記デューティ比の最大値を下回る第１の値よりも小さい範囲である第１の制限範囲を使用せず、
   前記合計電圧の目標値として、前記第１の制限範囲内にある前記デューティ比の要求値が入力された場合、前記最小値又は前記第１の値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力することを特徴とする電源装置。
3. 請求項１又は２に記載の電源装置であって、
   前記範囲制限部は、
   前記デューティ比の最小値を上回る第２の値よりも大きく、かつ前記デューティ比の最大値よりも小さい範囲である第２の制限範囲を使用せず、
   前記合計電圧の目標値として、前記第２の制限範囲内にある前記デューティ比の要求値が入力された場合、前記第２の値又は前記最大値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力することを特徴とする電源装置。
4. 請求項２又は３に記載の電源装置であって、
   前記範囲制限部は、前記デューティ比の要求値が入力周期毎に入力される場合、前記デューティ比の指令値の時間平均が、前記デューティ比の要求値の時間平均に許容される範囲内で等しくなるように前記デューティ比の指令値を逐次決定することを特徴とする電源装置。
5. 請求項４に記載の電源装置であって、
   前記範囲制限部は、前記デューティ比の要求値と前記デューティ比の指令値の間の偏差の時間積算値を前記入力周期毎に算出し、前記時間積算値が所定範囲内に収まるように前記デューティ比の指令値を逐次決定することを特徴とする電源装置。
6. 請求項１～５のいずれか１項に記載の電源装置であって、
   前記信号生成部は、前記ゲート信号を生成して出力するゲート回路と、一定時間の遅延を順次与えながら前記ゲート信号を上流側から下流側にわたって伝達する、互いに直列接続された２つ以上の遅延回路を備え、
   各々の前記電池回路モジュールは、前記ゲート回路及び前記２つ以上の遅延回路のうちいずれか１つの回路の出力側に択一的に接続されていることを特徴とする電源装置。
7. 電池と、前記電池の正極端子と負極端子の間に並列に接続される第１のスイッチング素子と、前記電池と直列に接続される第２のスイッチング素子と、をそれぞれ備える複数の電池回路モジュールを含み、隣り合う前記電池回路モジュール同士の前記正極端子と前記負極端子とを順次接続することで、複数の前記電池回路モジュールを直列に接続した電池回路モジュール群と、
   前記電池回路モジュールの各々における前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される電圧を制御する制御回路と、
   を備える電源装置の制御方法であって、
   前記第２のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する制限ステップと、
   前記デューティ比の指令値に応じたデューティ比を有し、前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を生成する生成ステップと、
   生成された前記ゲート信号を各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う制御ステップと、
   を備えることを特徴とする電源装置の制御方法。

Images