Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7082019B2 - 固体撮像装置 - Google Patents
[go: Go Back, main page]

JP7082019B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP7082019B2
JP7082019B2 JP2018173795A JP2018173795A JP7082019B2 JP 7082019 B2 JP7082019 B2 JP 7082019B2 JP 2018173795 A JP2018173795 A JP 2018173795A JP 2018173795 A JP2018173795 A JP 2018173795A JP 7082019 B2 JP7082019 B2 JP 7082019B2
Authority
JP
Japan
Prior art keywords
wiring layer
layer
wiring
solid
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018173795A
Other languages
English (en)
Other versions
JP2020047717A (ja
Inventor
勇人 那須
康 板橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018173795A priority Critical patent/JP7082019B2/ja
Priority to US16/274,711 priority patent/US10777599B2/en
Priority to CN201910159550.0A priority patent/CN110911426B/zh
Publication of JP2020047717A publication Critical patent/JP2020047717A/ja
Application granted granted Critical
Publication of JP7082019B2 publication Critical patent/JP7082019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/811Interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/093Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42Vias, e.g. via plugs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44Conductive materials thereof
    • H10W20/4403Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

実施形態は、固体撮像装置に関する。
固体撮像装置において、暗時電流を抑制するため配線にバリアメタルを設けない構造が提案されている。
特許第4047324号公報 特開平8-222721号公報 特開2008-218755号公報
実施形態は、バリアメタル膜を設けなくても配線層をストレスに強くできる固体撮像装置を提供する。
実施形態によれば、固体撮像装置は、基板と、前記基板の表面に設けられた画素と、前記基板の上に設けられた複数の配線層であって、第1配線層と、前記第1配線層の上に設けられた第2配線層とを含む複数の配線層と、前記複数の配線層の間に設けられた絶縁層と、前記第1配線層の表面に設けられ、前記第2配線層の表面には設けられていないバリアメタル膜と、前記第1配線層と前記第2配線層との間に設けられ、前記第1配線層と前記第2配線層とを接続する少なくとも3つのプラグと、を備えている。前記少なくとも3つのプラグは、前記第2配線層が連続している範囲内において前記第2配線層が延びる長手方向に沿って200μm以下の間隔で配置されている。前記第2配線層の下面に接する前記絶縁層が、前記少なくとも3つのプラグによって前記長手方向に沿って複数の領域に分断されている。
(a)は実施形態の固体撮像装置の模式断面図であり、(b)は実施形態の固体撮像装置の配線層の模式平面図。 実施形態の固体撮像装置の模式断面図。 (a)~(c)は、実施形態の固体撮像装置の配線層の模式平面図。 比較例の固体撮像装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図1(a)は実施形態の固体撮像装置の模式断面図であり、図1(b)は実施形態の固体撮像装置の配線層の模式平面図である。
実施形態の固体撮像装置は、基板10と、基板10の表面に設けられた画素11と、複数の配線層21、22と、複数のプラグ51、52と、絶縁層40とを有する。複数の配線層21、22、複数のプラグ51、52、および絶縁層40は、基板10の上に設けられている。
画素11は、光電変換部を含む。基板10は、例えばシリコン基板である。画素11は、例えばN型シリコンとP型シリコンとのPN接合を含む。実施形態の固体撮像装置は、例えばリニアセンサであり、複数の画素11が一方向に並んだ画素列を有する。
基板10の表面には絶縁膜12が設けられている。絶縁膜12は、例えばシリコン酸化膜である。画素11に近接する領域の絶縁膜12上に、電荷転送用のゲート電極13が設けられている。
配線層21は、ゲート電極13よりも上のレイヤーに設けられている。配線層21は、プラグ51を通じてゲート電極13と電気的に接続された配線層を含む。プラグ51は、ゲート電極13と配線層21との間に設けられている。
配線層21よりも上のレイヤーに、配線層22が設けられている。図1(b)に示す例では、配線層21と配線層22は、基板10の表面に平行な面内で互いに交差している。
配線層21と配線層22との間には複数のプラグ52が設けられている。プラグ52は、配線層21と配線層22とを電気的に接続している。
配線層21の表面(上面および下面)に、バリアメタル膜31が設けられている。配線層22の表面にはバリアメタル膜は設けられていない。
絶縁層40は、ゲート電極13と配線層21との間、配線層21と配線層22との間、配線層22の上に設けられている。また、絶縁層40は、プラグ51、52の周囲に設けられている。絶縁層40は、ゲート電極13、配線層21、22、バリアメタル膜31、およびプラグ51、52を覆っている。
配線層21、22は、アルミニウムを主成分に含む金属層である。配線層21、22は、例えば、アルミニウム層、銅含有アルミニウム層、または銅とシリコンを含有するアルミニウム層である。
プラグ51、52は、柱状の金属部材であり、例えばタングステンを含む。
バリアメタル膜31は、配線層21、22とは異なる材料の金属膜であり、例えば、チタンを含む。バリアメタル膜31は、例えば、チタン膜、または窒化チタン膜である。または、バリアメタル膜31は、チタン膜と窒化チタン膜との積層膜である。または、バリアメタル膜31は、タンタル膜、窒化タンタル膜、タンタル膜と窒化タンタル膜との積層膜である。
絶縁層40は、例えばシリコン酸化膜である。絶縁層40は、例えばCVD(Chemical Vapor Deposition)で形成される。そのときのソースガスに起因して、絶縁層40は水素を含む。
基板10の表面のシリコン原子のダングリングボンドに電子がトラップされると、電荷転送動作時にその電子が暗電流として流れ、固体撮像装置の暗時特性を低下させる原因となり得る。
実施形態によれば、絶縁層40中に含まれる水素が、後の熱工程で、基板10の表面に拡散し、基板10の表面を水素で終端させることができる。これは、基板10の表面におけるシリコンのダングリングボンドを抑制する。したがって、基板10のダングリングボンドへの電子のトラップを抑制し、暗時特性を向上させることができる。
特にチタンを含むバリアメタル膜31は、水素との密着性が高く、基板10への水素の供給を阻害し得る。そこで、実施形態によれば、すべての配線層にバリアメタル膜31を設けるのではなく、バリアメタルを使用しない配線層22を設けることで、基板10への水素の供給を阻害するバリアメタルの使用量を減らしている。図1(a)に示す例では、最上層の配線層22にはバリアメタル膜を設けていない。
固体撮像装置の製造工程は、例えば400℃ほどの熱処理工程を含む。この熱処理工程は、絶縁層40に引張応力を生じさせ、配線層は絶縁層40からストレスを受ける。特にバリアメタル膜を設けない配線層22に対しては、図4に示す比較例のように、絶縁層40から受ける引張応力により、空孔(ボイド)vが発生しやすい。この空孔vは、配線層の抵抗増加や断線につながり得る。
これに対して実施形態によれば、図1(a)及び(b)に示すように、バリアメタル膜を設けない配線層22と、この配線層22の下の配線層21との間に、それら配線層22と配線層21とを接続する複数のプラグ52を設けている。配線層22と配線層21とを電気的に接続するために、少なくとも1つのプラグ52で配線層22と配線層21とを接続すればよい。しかしながら、実施形態によれば、バリアメタル膜を設けていない配線層22のストレスに対する強度を高くするために、複数のプラグ52を配線層22の長手方向に沿って配置している。
配線層22の下面に接する絶縁層40が、複数のプラグ52によって、配線層22の長手方向に沿って複数の領域に分断されている。プラグ52は、配線層22の長手方向に沿って引っ張られた絶縁層40の動きを止めるストッパーとして機能することができる。これにより、配線層22が絶縁層40から受けるストレスが低減し、ボイドの発生を抑制することができる。
実験によれば、複数のプラグ52を、配線層22の長手方向に沿って200μm以下の間隔で配置した場合に、ボイドの発生を抑制できたことが確認された。したがって、複数のプラグ52の配置ピッチは200μm以下が望ましい。
図2は、実施形態の固体撮像装置の他の例の模式断面図である。上記実施形態と同じ要素には同じ符号を付し、その説明は省略する。
基板10上に複数の配線層23~26が設けられている。配線層24は配線層23よりも上のレイヤーに設けられ、配線層25は配線層24よりも上のレイヤーに設けられ、配線層26は配線層25よりも上のレイヤーに設けられている。
基板10と配線層23との間に絶縁層41が設けられている。絶縁層41はゲート電極13を覆っている。配線層23と配線層24との間に絶縁層42が設けられている。配線層24と配線層25との間に絶縁層43が設けられている。配線層25と配線層26との間に絶縁層44が設けられている。配線層26上に絶縁層45が設けられている。
配線層25と配線層24との間に複数のプラグ53が設けられている。プラグ53は、配線層25と配線層24とを電気的に接続している。配線層26と配線層25との間に複数のプラグ52が設けられている。プラグ52は、配線層26と配線層25とを電気的に接続している。
配線層23、24の表面(上面および下面)に、バリアメタル膜31が設けられている。配線層25、26の表面にはバリアメタル膜は設けられていない。
配線層23~26は、アルミニウムを主成分に含む金属層であり、例えば、アルミニウム層、銅含有アルミニウム層、または銅とシリコンを含有するアルミニウム層である。プラグ52、53は、柱状の金属部材であり、例えばタングステンを含む。
絶縁層41~45は、例えばシリコン酸化膜である。絶縁層41~45は、例えばCVDで形成される。そのときのソースガスに起因して、絶縁層41~45は水素を含む。
図2に示す例においても、すべての配線層にバリアメタル膜31を設けるのではなく、バリアメタルを使用しない配線層25、26を設けることで、基板10への水素の供給を阻害するバリアメタルの使用量を減らしている。
そして、配線層25と配線層24との間に複数のプラグ53を設け、配線層26と配線層25との間に複数のプラグ52を設けている。すなわち、バリアメタル膜を設けていない配線層25のストレスに対する強度を高くするために、複数のプラグ53を配線層25の長手方向に沿って配置し、バリアメタル膜を設けていない配線層26のストレスに対する強度を高くするために、複数のプラグ52を配線層26の長手方向に沿って配置している。
配線層25の下面に接する絶縁層43が、複数のプラグ53によって、配線層25の長手方向に沿って複数の領域に分断されている。配線層25の上面および配線層26の下面に接する絶縁層44が、複数のプラグ52によって、配線層25、26の長手方向に沿って複数の領域に分断されている。
プラグ52、53は、配線層25、26の長手方向に沿って引っ張られた絶縁層43、44の動きを止めるストッパーとして機能することができる。これにより、配線層25、26が絶縁層43、44から受けるストレスが低減し、ボイドの発生を抑制することができる。特に配線層25については、下の絶縁層43から受けるストレスと、上の絶縁層44から受けるストレスの両方を低減でき、ボイドの発生を効果的に抑制できる。
図2に示す例においても、上記実験結果に基づき、複数のプラグ52、53を、配線層25、26の長手方向に沿って200μm以下の間隔で配置することが望ましい。
図3(a)~(c)は、実施形態の固体撮像装置における配線層の他の例の模式平面図である。
図3(a)に示す例では、バリアメタル膜を設けていない配線層22の下に、複数の金属層27を配置している。複数の金属層27が、配線層22の長手方向に沿って配置されている。
配線層22と金属層27との間にプラグ52が設けられている。プラグ52は、配線層22と金属層27とを接続している。
配線層22の下面に接する絶縁層が、複数のプラグ52によって、配線層22の長手方向に沿って複数の領域に分断されている。プラグ52は、配線層22の長手方向に沿って引っ張られた絶縁層の動きを止めるストッパーとして機能することができる。これにより、配線層22が絶縁層から受けるストレスが低減し、ボイドの発生を抑制することができる。
金属層27は、信号伝達を担わないダミー配線層であり、絶縁層中で島状の孤立パターンとして設けられている。すなわち、複数の金属層27は、ストレス低減のために設けられた複数のプラグ52を支える支持体として設けられている。
図3(b)に示す例では、バリアメタル膜を設けていない配線層22の下に、配線層22の長手方向に交差した方向に延びる複数本の配線層21が設けられている。そして、配線層22と、それぞれの配線層21との間に、複数のプラグ52が配線層21の長手方向に沿って配置されている。
図3(c)に示す例では、バリアメタル膜を設けていない1本の配線層22の下に、複数の島状の金属層(ダミー配線層)27が設けられている。そして、1本の配線層22と、複数の金属層27との間に、複数のプラグ52が設けられている。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…基板、11…画素、21~26…配線層、31…バリアメタル膜、40~45…絶縁層、51~53…プラグ

Claims (11)

  1. 基板と、
    前記基板の表面に設けられた画素と、
    前記基板の上に設けられた複数の配線層であって、第1配線層と、前記第1配線層の上に設けられた第2配線層とを含む複数の配線層と、
    前記複数の配線層の間に設けられた絶縁層と、
    前記第1配線層の表面に設けられ、前記第2配線層の表面には設けられていないバリアメタル膜と、
    前記第1配線層と前記第2配線層との間に設けられ、前記第1配線層と前記第2配線層とを接続する少なくとも3つのプラグと、
    を備え、
    前記少なくとも3つのプラグは、前記第2配線層が連続している範囲内において前記第2配線層が延びる長手方向に沿って200μm以下の間隔で配置され
    前記第2配線層の下面に接する前記絶縁層が、前記少なくとも3つのプラグによって前記長手方向に沿って複数の領域に分断されている固体撮像装置。
  2. 前記配線層は、前記第2配線層の上に設けられた第3配線層を含み、
    前記第3配線層の表面に前記バリアメタル膜は設けられず、
    前記少なくとも3つのプラグは、前記第2配線層及び前記第3配線層が連続している範囲内において200μm以下の間隔で前記第2配線層と前記第3配線層との間にも設けられ、前記第2配線層と前記第3配線層とを接続し、
    前記第2配線層の上面及び前記第3配線層の下面に接する前記絶縁層が、前記少なくとも3つのプラグによって前記長手方向に沿って複数の領域に分断されている請求項1記載の固体撮像装置。
  3. 前記配線層は、アルミニウムを含む請求項1または2に記載の固体撮像装置。
  4. 前記バリアメタル膜は、チタンを含む請求項1~3のいずれか1つに記載の固体撮像装置。
  5. 前記プラグは、タングステンを含む請求項1~4のいずれか1つに記載の固体撮像装置。
  6. 前記絶縁層は、水素を含む請求項1~5のいずれか1つに記載の固体撮像装置。
  7. 基板と、
    前記基板の表面に設けられた画素と、
    前記基板の上に設けられた少なくとも1層の配線層であって、表面にバリアメタル膜が設けられていない配線層と、
    前記配線層が連続している範囲内において前記配線層が延びる長手方向に沿って配置され、前記配線層の下に設けられた少なくとも3つの金属層と、
    前記配線層と前記少なくとも3つの金属層との間に設けられた絶縁層と、
    前記配線層が連続している範囲内において前記長手方向に沿って配置され、前記配線層と前記少なくとも3つの金属層との間に設けられ、前記配線層と前記複数の金属層とを接続する少なくとも3つのプラグと、
    を備え、
    前記少なくとも3つの金属層は前記絶縁層中で島状に設けられ
    前記配線層の下面に接する前記絶縁層が、前記少なくとも3つのプラグによって前記長手方向に沿って複数の領域に分断されている固体撮像装置。
  8. 前記少なくとも3つのプラグは、前記配線層の前記長手方向に沿って200μm以下の間隔で配置されている請求項7記載の固体撮像装置。
  9. 前記配線層は、アルミニウムを含む請求項7または8に記載の固体撮像装置。
  10. 前記プラグは、タングステンを含む請求項7~9のいずれか1つに記載の固体撮像装置。
  11. 前記絶縁層は、水素を含む請求項7~10のいずれか1つに記載の固体撮像装置。
JP2018173795A 2018-09-18 2018-09-18 固体撮像装置 Active JP7082019B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018173795A JP7082019B2 (ja) 2018-09-18 2018-09-18 固体撮像装置
US16/274,711 US10777599B2 (en) 2018-09-18 2019-02-13 Solid state imaging device
CN201910159550.0A CN110911426B (zh) 2018-09-18 2019-03-04 固体摄像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018173795A JP7082019B2 (ja) 2018-09-18 2018-09-18 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2020047717A JP2020047717A (ja) 2020-03-26
JP7082019B2 true JP7082019B2 (ja) 2022-06-07

Family

ID=69774566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018173795A Active JP7082019B2 (ja) 2018-09-18 2018-09-18 固体撮像装置

Country Status (3)

Country Link
US (1) US10777599B2 (ja)
JP (1) JP7082019B2 (ja)
CN (1) CN110911426B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197623A (ja) 2001-12-21 2003-07-11 Fujitsu Ltd 半導体装置
JP2003204055A (ja) 2002-01-09 2003-07-18 Sony Corp 固体撮像装置およびその製造方法
JP2003229556A (ja) 2002-02-04 2003-08-15 Sony Corp 固体撮像素子およびその製造方法
JP2005191540A (ja) 2003-12-03 2005-07-14 Matsushita Electric Ind Co Ltd 配線構造及びその製造方法
JP2006108442A (ja) 2004-10-06 2006-04-20 Nec Electronics Corp 固体撮像素子およびその製造方法
JP2008218755A (ja) 2007-03-05 2008-09-18 Canon Inc 光電変換装置及び撮像システム
JP2009283634A (ja) 2008-05-21 2009-12-03 Canon Inc 光電変換装置及び撮像システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339238B2 (ja) * 1995-02-14 2002-10-28 ソニー株式会社 固体撮像素子
JP2972662B2 (ja) * 1997-07-11 1999-11-08 松下電子工業株式会社 半導体装置
JP2005175196A (ja) 2003-12-11 2005-06-30 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体製造方法
JP4619705B2 (ja) * 2004-01-15 2011-01-26 株式会社東芝 半導体装置
JP2005268748A (ja) * 2004-02-18 2005-09-29 Nec Electronics Corp 半導体装置及びその製造方法
JP2006190889A (ja) * 2005-01-07 2006-07-20 Fujitsu Ltd 半導体装置とその製造方法
JP4642908B2 (ja) * 2008-03-11 2011-03-02 パナソニック株式会社 半導体集積回路装置
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US7999361B1 (en) * 2010-02-19 2011-08-16 Altera Corporation Shielding structure for transmission lines
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP2016129161A (ja) 2013-04-24 2016-07-14 パナソニック株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197623A (ja) 2001-12-21 2003-07-11 Fujitsu Ltd 半導体装置
JP2003204055A (ja) 2002-01-09 2003-07-18 Sony Corp 固体撮像装置およびその製造方法
JP2003229556A (ja) 2002-02-04 2003-08-15 Sony Corp 固体撮像素子およびその製造方法
JP2005191540A (ja) 2003-12-03 2005-07-14 Matsushita Electric Ind Co Ltd 配線構造及びその製造方法
JP2006108442A (ja) 2004-10-06 2006-04-20 Nec Electronics Corp 固体撮像素子およびその製造方法
JP2008218755A (ja) 2007-03-05 2008-09-18 Canon Inc 光電変換装置及び撮像システム
JP2009283634A (ja) 2008-05-21 2009-12-03 Canon Inc 光電変換装置及び撮像システム

Also Published As

Publication number Publication date
CN110911426B (zh) 2023-12-01
US10777599B2 (en) 2020-09-15
JP2020047717A (ja) 2020-03-26
US20200091216A1 (en) 2020-03-19
CN110911426A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
US11991889B2 (en) Solid-state image pickup device and manufacturing method thereof
US10930697B2 (en) Semiconductor device, solid-state imaging device with tantalum oxide layer formed by diffusing a material of an electrode of necessity or a counter electrode
US9773831B1 (en) Stacked type image sensors having a through silicon via structure
US9985062B2 (en) Image sensor and method of manufacturing the same
JP6233717B2 (ja) 固体撮像装置およびその製造方法
JP6528793B2 (ja) 半導体装置
US7679187B2 (en) Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
KR20200011414A (ko) 촬상 장치 및 전자 기기
US9564399B2 (en) Solid state image sensor and method for manufacturing the same
US11488998B2 (en) Semiconductor apparatus and equipment
US10490638B2 (en) Semiconductor device and method of manufacturing the same
US20160172406A1 (en) Semiconductor device and solid-state imaging device
JP7082019B2 (ja) 固体撮像装置
US10757353B2 (en) Photoelectric conversion apparatus and imaging system
US20240395746A1 (en) Semiconductor die having a metal plate layer
JP6806252B2 (ja) 半導体装置
JP2021180211A (ja) 撮像装置
US20220406740A1 (en) Semiconductor device including bonding enhancement layer and method of forming the same
US10757352B2 (en) Solid-state imaging device
JP2010056228A (ja) 半導体装置およびその製造方法
JP2017117968A (ja) 半導体装置
JP2012212743A (ja) 半導体装置および半導体装置の製造方法
US20140353675A1 (en) Electrode, mis semiconductor device and manufacturing method of electrode
US9331008B2 (en) Semiconductor device
WO2014112458A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220526

R150 Certificate of patent or registration of utility model

Ref document number: 7082019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150