JP7090580B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents
Semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP7090580B2 JP7090580B2 JP2019091888A JP2019091888A JP7090580B2 JP 7090580 B2 JP7090580 B2 JP 7090580B2 JP 2019091888 A JP2019091888 A JP 2019091888A JP 2019091888 A JP2019091888 A JP 2019091888A JP 7090580 B2 JP7090580 B2 JP 7090580B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- lead portion
- semiconductor device
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/341—Dispositions of die-attach connectors, e.g. layouts
- H10W72/347—Dispositions of multiple die-attach connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Description
本発明は、半導体装置および半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
半導体装置は、絶縁材と放熱材を有する基板等に搭載された半導体素子と、その半導体素子に接合されたリードとで構成される。例えば、特許文献1に記載の半導体装置は、基板上に設けられた半導体素子を含む導電部と、その導電部を収容するケースと、そのケースと一体化されたリード端子とで構成される。そのリード端子は、応力緩和形状を有し、半導体素子に直接接続されている。
A semiconductor device is composed of a semiconductor element mounted on a substrate or the like having an insulating material and a heat radiating material, and a lead bonded to the semiconductor element. For example, the semiconductor device described in
半導体装置が、特許文献1に示されるように、導電部とリード端子とで構成される場合、リード端子の形状は導電部の高さを考慮して決定される。その一方で、リード端子と導電部との接合工程で発生するリード端子もしくは導電部の熱変形は、リード端子の形状の決定において考慮されていない。そのため、リード端子と導電部との接合工程において、導電部を構成する基板と半導体素子とが変形した場合、リード端子はそれらの変形に追従できず、安定した接合部が得られない。
When the semiconductor device is composed of a conductive portion and a lead terminal as shown in
この発明は上記の課題を解決するためになされたものであり、半導体素子とリード部との接合状態を安定化させることが可能な半導体装置の提供を目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device capable of stabilizing the bonding state between a semiconductor element and a lead portion.
本発明に係る半導体装置は、ベース部と半導体素子とリード部とを含む。半導体素子は、ベース部に搭載されている。リード部は、半導体素子を囲うように設けられるケースに両端が保持され、ケースの内側に収容される半導体素子に接合層を介して接合される。リード部は、両端の間に設けられ半導体素子に接合される接合部と、両端の各々と接合部との間に設けられベース部に対し垂直方向を除く一定方向の傾きで傾斜している傾斜部と、を含む。傾斜部は両端の一方と接合部との間に設けられる第1の傾斜部と、両端の他方と接合部との間に設けられる第2の傾斜部とを含む。傾斜部は、ケースからケースの内側に突出して傾斜部に延在するリード部の傾きよりも大きく、かつ、接合部から傾斜部に延在するリード部の傾きよりも大きい傾きを有する。
The semiconductor device according to the present invention includes a base portion, a semiconductor element, and a lead portion. The semiconductor element is mounted on the base portion. Both ends of the lead portion are held in a case provided so as to surround the semiconductor element, and the lead portion is joined to the semiconductor element housed inside the case via a bonding layer. The lead portion is provided between both ends of the joint portion to be joined to the semiconductor element, and is provided between each of the both ends and the joint portion and is inclined in a certain direction other than the direction perpendicular to the base portion. Includes parts and. The inclined portion includes a first inclined portion provided between one of both ends and the joint portion, and a second inclined portion provided between the other end portion and the joint portion. The inclined portion has an inclination larger than the inclination of the lead portion extending from the case to the inside of the case and extending to the inclined portion, and having an inclination larger than the inclination of the lead portion extending from the joint portion to the inclined portion.
本発明によれば、半導体素子とリード部との接合状態を安定化させる半導体装置の提供が可能である。 According to the present invention, it is possible to provide a semiconductor device that stabilizes the bonding state between the semiconductor element and the lead portion.
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。 The objects, features, aspects, and advantages of the present invention will be made clearer by the following detailed description and accompanying drawings.
<実施の形態1>
図1は、実施の形態1における半導体装置の構成を示す断面図である。
<
FIG. 1 is a cross-sectional view showing the configuration of the semiconductor device according to the first embodiment.
半導体装置は、ベース部6、半導体素子3、ケース7およびリード部1を含む。
The semiconductor device includes a
ベース部6は、図示は省略しているが、絶縁材と放熱材とを含む。また、ベース部6には、導電材からなる回路パターンが設けられている。リード部1も、図示は省略しているが、リード部1の少なくとも一端には、半導体装置の外部とリード部1とを電気的に接続する際に使われる端子部が設けられている。リード部1と端子部からなる構成をリード端子と称する。半導体装置の製造工程の一工程である半導体素子3とリード部1との接合工程において、ベース部6に熱変形が生じる。ベース部6の熱変形の大きさと熱変形の方向とは、ベース部6を構成する絶縁材、放熱材および回路パターンの各々が有する熱膨張係数の差と、各々のサイズに関連する剛性とによって定まる。実施の形態1におけるベース部6は、接合工程における加熱により、リード部1が位置する方向とは反対方向に凸の形状に変形する性質を有する。
Although not shown, the
半導体素子3は、ベース部6に保持されている。例えば、半導体素子3は、接合層5を介してベース部6の回路パターン上に接合されている。接合層5は、導電性を有する接合材からなる。接合材は、例えば、はんだもしくはAgを含む焼結材である。
The
ケース7は、半導体素子3を囲うように設けられている。半導体素子3はケースの内側に収容されている。ケース7は、例えば枠形状を有し、樹脂製である。
The
リード部1は、両端がケース7に保持されている。実施の形態1においては、リード部1の両端の一部は、ケース7に埋め込まれることにより固定されている。リード部1とケース7とは、一体であり、例えば、射出成形によって製造される。リード部1とケース7とは、例えば、インサート成形によって、または、リード部1の一部にケース7を構成する樹脂が射出成形されることによって製造される。
Both ends of the
また、リード部1は、接合部1Bと2つの傾斜部2とを含む。接合部1Bは、リード部1の両端1Aの間に設けられている。リード部1は、接合部1Bにて、接合層4を介して、半導体素子3に接合されている。実施の形態1において、リード部1は板状であり、接合部1Bと半導体素子3とは、接合層4を介して面接触している。接合層4は、導電性を有する接合材からなる。接合材は、例えば、はんだもしくはAgを含む焼結材である。リード部1と半導体素子3とは、接合層4によって電気的に配線されている。
Further, the
2つの傾斜部2の各々は、リード部1の両端1Aの各々と接合部1Bとの間に設けられている。傾斜部2は、ベース部6に対して傾斜している。より具体的には、傾斜部2は、ケース7からケース7の内側に突出して傾斜部2に延在するリード部1の傾きよりも大きく、かつ、接合部1Bから傾斜部2に延在するリード部1の傾きよりも大きい傾きを有する。この傾きは、水平面に対し30~60度程度が好ましい。その傾きは、例えば、半導体素子3が保持されるベース部6の主面に対して、またはリード部1の接合部1Bと接合される半導体素子3の接合面に対して30~60度程度である。なお、傾斜部2は、ベース部6の主面に対して垂直ではない。
Each of the two
傾斜部2は、ベース部6が位置する方向である下方に傾いている。すなわち、傾斜部2は、傾斜部2を構成する一端2Aから、傾斜部2を構成する他端2Bにかけて、ベース部6に近づく方向に傾斜している。その傾斜部2の一端2Aは、他端2Bよりもケース7の近くに位置し、傾斜部2の他端2Bは、傾斜部2の一端2Aよりも接合部1Bの近くに位置する。傾斜部2の傾斜方向は、半導体装置の製造工程において、半導体素子3と接合部1Bとを接合する際の加熱によってベース部6が変形する方向に関連している。上述したように、実施の形態1におけるベース部6は、リード部1が位置する方向とは反対方向に凸の形状に変形する。傾斜部2が下方に傾いていることにより、リード部1は、接合工程おける加熱によって、ベース部6と同様に下方に凸の形状に変形する。
The
傾斜部2が設けられる位置は、例えば、接合工程おける加熱によって、ベース部6が変形する大きさに基づいて定められる。実施の形態1における傾斜部2は、接合部1Bよりも、リード部1の両端1Aが固定されているケース7の側面の近くに設けられている。つまり、傾斜部2は、そのケース7の側面と接合部1Bとの中間位置よりも、ケース7に近い位置に設けられている。より好ましくは、図1に示されるように、ケース7の側面から接合部1Bまでの距離に対し、ケース7の側面から1/3の距離以内に、傾斜部2が設けられることが好ましい。
The position where the
図2は、実施の形態1における半導体装置の製造方法を示すフローチャートである。 FIG. 2 is a flowchart showing a method of manufacturing a semiconductor device according to the first embodiment.
ステップS1にて、半導体素子3が搭載されたベース部6を準備する。半導体素子3は、接合層5を介してベース部6の回路パターン上に接合されている。また、ベース部6は、半導体素子3とリード部1との接合工程において、リード部1が位置する方向とは反対方向に凸の形状に変形する性質を有する。
In step S1, the
ステップS2にて、両端1Aがケース7に保持されたリード部1を準備する。そのリード部1の傾斜部2は、一端2Aから他端2Bにかけて、ベース部6に近づく方向に傾斜している。図3は、接合前におけるベース部6に保持された半導体素子3と、ケース7に保持されたリード部1とを示す図である。
In step S2, a
ステップS3にて、ベース部6とケース7とを接合するとともに、半導体素子3とリード部1とを接合層4を介して接合する。接合層4は、導電性を有する接合材からなる。接合材は、例えば、はんだもしくはAgを含む焼結材である。このステップS3は接合工程であり、この際、ベース部6とリード部1とは、加熱される。その加熱により、ベース部6およびリード部1には、熱変形が生じる。例えば、ベース部6およびリード部1を含む全体構造に、数百μmオーダーの変形が生じる。図4は、接合工程における加熱によってベース部6およびリード部1が変形した状態を示す図である。
In step S3, the
ベース部6の熱変形の大きさと熱変形の方向とは、ベース部6を構成する絶縁材、放熱材および回路パターンの各々が有する熱膨張係数の差と、各々のサイズに関連する剛性とによって定まる。実施の形態1において、ベース部6は、リード部1が位置する方向とは反対方向に凸の形状に変形する。
The magnitude of thermal deformation and the direction of thermal deformation of the
また、その加熱により、リード部1の温度が上昇した場合、熱膨張係数に応じて、リード部1の長さが伸びる。リード部1の両端1Aは、ケース7に固定されているため、リード部1が変形することによって、その膨張分は吸収される。
Further, when the temperature of the
上記のように、リード部1の傾斜部2は、一端2Aから他端2Bにかけて、ベース部6に近づく方向に傾斜している。そのため、リード部1の変形は、全体として下方に凸の形状に変形するように導かれる。すなわち、リード部1は、ベース部6が位置する方向に凸の形状に変形する。
As described above, the
このように、ステップS3の接合工程における加熱の際、ベース部6およびリード部1は、ともに下方に凸の形状に変形する。傾斜部2は、傾斜部2の変形がベース部6の変形に適合するように、その傾斜方向および位置が決定されている。そのため、接合工程において、半導体素子3とリード部1の接合部1Bとの間隔が一定に保たれる。その結果、所定の接合層4の厚みが確保できる。
As described above, during the heating in the joining step of step S3, both the
以上をまとめると、実施の形態1における半導体装置は、ベース部6と半導体素子3とリード部1とを含む。半導体素子3は、ベース部6に搭載されている。リード部1は、半導体素子3を囲うように設けられるケース7に両端1Aが保持され、ケース7の内側に収容される半導体素子3に接合層4を介して接合される。
Summarizing the above, the semiconductor device according to the first embodiment includes a
リード部1は、両端1Aの間に設けられ半導体素子3に接合される接合部1Bと、両端1Aの各々と接合部1Bとの間に設けられベース部6に対して傾斜している傾斜部2と、を含む。傾斜部2は、ケース7からケース7の内側に突出して傾斜部2に延在するリード部1の傾きよりも大きく、かつ、接合部1Bから傾斜部2に延在するリード部1の傾きよりも大きい傾きを有する。
The
このような半導体装置は、半導体素子3とリード部1との接合状態を安定化させる。接合工程における接合状態が安定するため、接合層4の厚みを設計値どおりに制御することが可能となる。そのため、半導体装置の信頼性が向上する。
Such a semiconductor device stabilizes the bonding state between the
また、実施の形態1における傾斜部2は、ケース7の側面と接合部1Bとの中間位置よりも、ケース7に近い位置に設けられている。そのため、傾斜部2は、半導体装置の複雑な変形も吸収する。その結果、半導体装置の信頼性が向上する。また、リード部1の傾斜部2は、半導体装置の動作時における半導体装置全体の変形も吸収する。
Further, the
また、図1に示されるように、実施の形態1における2つの傾斜部2の間のリード部1は、加熱されていない状態で、ベース部6の方向に凸形状を有する。そのリード部1の形状は一例であって、図1に示される形状に限定されるものではない。図5は、実施の形態1における半導体装置の構成の別の一例を示す断面図である。2つの傾斜部2の間のリード部1は、加熱されていない状態で、平らである。このような構成であっても、半導体装置は、半導体素子3とリード部1との接合状態を安定化させることができる。
Further, as shown in FIG. 1, the
また、実施の形態1における半導体装置のリード部1の傾斜部2は、傾斜部2の一端2Aから傾斜部2の他端2Bにかけて、ベース部6に近づく方向に傾斜している。他端2Bは、一端2Aよりも接合部1Bの近くに位置する。
Further, the
このような半導体装置は、半導体素子3とリード部1との接合工程において、ベース部6がリード部1とは反対方向に凸の形状に変形する場合に、半導体素子3とリード部1の接合部1Bとの間隔を一定に保つ。その結果、所定の接合層4の厚みが確保できる。
In such a semiconductor device, in the joining process between the
また、実施の形態1における半導体装置の製造方法は、ベース部6に搭載されている半導体素子3を準備する工程と、両端1Aが、半導体素子3を囲うように設けられるケース7に保持されるリード部1であって、両端1Aの間に設けられケース7の内側に収容される半導体素子3に接合層4を介して接合可能な接合部1Bと、両端1Aの各々と接合部1Bとの間に設けられる傾斜部2と、を含むリード部1を準備する工程と、半導体素子3とリード部1の接合部1Bとを接合層4を介して接合する工程と、を含む。傾斜部2は、ケース7からケース7の内側に突出して傾斜部2に延在するリード部1の傾きよりも大きく、かつ、接合部1Bから傾斜部2に延在するリード部1の傾きよりも大きい傾きを有する。
Further, the method for manufacturing a semiconductor device according to the first embodiment is held in a step of preparing a
このような半導体装置の製造方法は、半導体素子3とリード部1との接合状態を安定化させる。
Such a method for manufacturing a semiconductor device stabilizes the bonding state between the
また、実施の形態1における半導体装置の製造方法におけるリード部1を準備する工程は、傾斜部2が、傾斜部2の一端2Aから、一端2Aよりも接合部1Bの近くに位置する傾斜部2の他端2Bにかけて、ベース部6に近づく方向に傾斜しているリード部1を準備することを含む。半導体素子3とリード部1とを接合する工程は、ベース部6とリード部1とを加熱することにより、ベース部6に対しリード部1が位置する方向とは反対方向に凸の形状に変形したベース部6に搭載されている半導体素子3と、リード部1に対しベース部6が位置する方向に凸の形状に変形したリード部1における接合部1Bとを接合することを含む。
Further, in the step of preparing the
このような半導体装置の製造方法は、半導体素子3とリード部1との接合工程において、ベース部6がリード部1とは反対方向に凸の形状に変形する場合に、半導体素子3とリード部1の接合部1Bとの間隔を一定に保つ。
In such a method for manufacturing a semiconductor device, when the
<実施の形態2>
実施の形態2における半導体装置および半導体装置の製造方法を説明する。なお、実施の形態1と同様の構成および動作については説明を省略する。
<
The semiconductor device and the method for manufacturing the semiconductor device according to the second embodiment will be described. The same configuration and operation as in the first embodiment will be omitted.
図6は、実施の形態2における半導体装置の構成を示す断面図である。 FIG. 6 is a cross-sectional view showing the configuration of the semiconductor device according to the second embodiment.
ベース部6は、実施の形態1と同様に半導体素子3を保持する。ただし、実施の形態2におけるベース部6は、半導体素子3とリード部1との接合工程における加熱により、上方に、つまりリード部1が位置する方向に凸の形状に変形する性質を有する。
The
傾斜部2は、ベース部6が位置する方向とは反対方向である上方に傾いている。すなわち、傾斜部2は、一端2Aから他端2Bにかけて、ベース部6から離れる方向に傾斜している。傾斜部2が上方に傾いていることにより、リード部1は、接合工程おける加熱によって、ベース部6と同様に上方に凸の形状に変形する。
The
次に、実施の形態2における半導体装置の製造方法を説明する。その製造方法は、図2のフローチャートに示される製造方法と同様である。 Next, a method of manufacturing the semiconductor device according to the second embodiment will be described. The manufacturing method is the same as the manufacturing method shown in the flowchart of FIG.
ステップS1にて、ベース部6に搭載されている半導体素子3を準備する。ただし、そのベース部6は、上記の通り、半導体素子3とリード部1との接合工程における加熱によって、リード部1が位置する方向に凸の形状に変形する性質を有する。
In step S1, the
ステップS2にて、両端1Aがケース7に保持されたリード部1を準備する。ただし、そのリード部1の傾斜部2は、上記の通り、一端2Aから他端2Bにかけて、ベース部6から離れる方向に傾斜している。
In step S2, a
ステップS3にて、ベース部6とケース7とを接合するとともに、半導体素子3とリード部1とを接合層4を介して接合する。図7は、接合工程における加熱によってベース部6およびリード部1が変形した状態を示す図である。
In step S3, the
ベース部6とリード部1とが加熱されることにより、ベース部6は、リード部1が位置する方向に凸の形状に変形する。リード部1は、ベース部6が位置する方向とは反対方向に凸の形状に変形する。
By heating the
このように、接合工程における加熱の際、ベース部6およびリード部1は、ともに上方に凸の形状に変形する。傾斜部2は、傾斜部2の変形がベース部6の変形に適合するように、その傾斜方向および位置が決定されている。そのため、接合工程において、半導体素子3とリード部1の接合部1Bとの間隔が一定に保たれる。その結果、所定の接合層4の厚みが確保できる。
As described above, both the
<実施の形態3>
実施の形態3における半導体装置および半導体装置の製造方法を説明する。なお、実施の形態1または2と同様の構成および動作については説明を省略する。
<
The semiconductor device and the method for manufacturing the semiconductor device according to the third embodiment will be described. The same configuration and operation as those of the first and second embodiments will be omitted.
実施の形態1または2に記載の半導体装置の構成は、ケース7内に収容される半導体素子3の個数が1つないし2つ程度である小型の半導体装置に適する。小型の半導体装置は、接合工程における加熱により、比較的単純に上方または下方に凸の形状に変形する。
The configuration of the semiconductor device according to the first or second embodiment is suitable for a small semiconductor device in which the number of
図8は、実施の形態3における半導体装置の構成を示す平面図である。半導体装置は、実施の形態1または2に示された半導体装置とは異なり、ケース7内に6つの半導体素子3と、3つのリード部9を含む。
FIG. 8 is a plan view showing the configuration of the semiconductor device according to the third embodiment. Unlike the semiconductor device shown in the first or second embodiment, the semiconductor device includes six
1つの半導体装置内に複数の半導体素子3が搭載される場合、ベース部6に設けられる回路パターンの配線形状が複雑化する。また、そのような半導体装置のベース部6における絶縁材のサイズは、実施の形態1または2におけるベース部6の絶縁材のサイズよりも大きくなる。さらに、冷却性を向上させるため、放熱材が平面形状を有するだけでなく、フィン形状を有する場合もある。
When a plurality of
実施の形態1で述べたように、ベース部6の熱変形の大きさと熱変形の方向とは、ベース部6を構成する絶縁材、放熱材および回路パターンの各々が有する熱膨張係数の差と、各々のサイズに関連する剛性とによって定まる。実施の形態3における半導体装置においては、絶縁材、放熱材および回路パターンの各々が有する熱膨張係数の差、および、各々のサイズによる剛性の組み合わせが、半導体装置内の位置によって異なる。そのため、半導体装置全体としては、下方または上方に凸の形状に変形する場合であっても、部分的には異なる方向に変形するうねりが生じる。
As described in the first embodiment, the magnitude of the thermal deformation of the
実施の形態3における半導体装置は、そのようなうねりの変形に対しても高い信頼性を有する。図9は、実施の形態3における半導体装置の構成を示す断面図である。なお、図9においては、リード部9の説明を簡単にするため、1つの半導体素子3に接続されるリード部9が示されている。
The semiconductor device according to the third embodiment has high reliability even with respect to such undulation deformation. FIG. 9 is a cross-sectional view showing the configuration of the semiconductor device according to the third embodiment. Note that FIG. 9 shows a
リード部9は、板状の形状を有する。リード部9は、実施の形態1に示されたリード部1と同様に2つの傾斜部2を含む。2つの傾斜部2の各々は、リード部9の両端1Aの各々と接合部1Bとの間に設けられている。実施の形態3におけるベース部6は、接合工程における加熱により、全体として下方に凸の形状に変形する性質を有する。傾斜部2は、接合工程におけるベース部6の変形の方向に対応して、下方に傾斜している。
The
また、リード部9は、その片面または両面に、リード部9の延在方向と交差する方向に延在する少なくとも1つの溝8を含む。図10は、実施の形態3におけるリード部9の溝8の構成を示す平面図である。図11は、リード部9の溝8の構成を示す断面図である。溝8は、うねりが発生する位置に対応して設けられる。例えば、図8においては、溝8は、2つの半導体素子の間に位置するリード部9に設けられる。または、リード部9が、平面視において、L字型の形状を有する場合、溝8は、そのL字型の屈曲部もしくはその屈曲部の周辺に設けられる。
Further, the
図12は、接合工程における加熱によってベース部6およびリード部9が変形した状態を示す図である。ベース部6は、接合工程における加熱により、全体として下方に凸の形状に変形する。傾斜部2も、ベース部6が変形する方向に対応して、下方に凸の形状に変形する。それにより、半導体素子3とリード部9の接合部1Bとの間隔が一定に保たれる。また、溝8は、リード部9の上下方向の剛性を低下させる。接合工程において生じるうねり等の変形に、リード部9の変形が追従する。また、溝8が設けられた剛性の小さい部分は、接合後の冷却時に熱変形が生じた場合に、応力を吸収する。そのため、半導体装置内の残留応力の発生が低減する。
FIG. 12 is a diagram showing a state in which the
このように、実施の形態3におけるリード部9は、加熱時および冷却時のベース部6の変形に追従できる。このような構成は、半導体装置の製造時だけでなく、その動作時における熱応力を低減し、全体の熱変形の発生を抑える。その結果、半導体装置の信頼性が向上する。
As described above, the
<実施の形態4>
実施の形態4における半導体装置および半導体装置の製造方法を説明する。なお、実施の形態1から3のいずれかと同様の構成および動作については説明を省略する。
<Embodiment 4>
The semiconductor device and the method for manufacturing the semiconductor device according to the fourth embodiment will be described. The same configuration and operation as any one of the first to third embodiments will be omitted.
図13は、実施の形態4における半導体装置の構成を示す断面図である。 FIG. 13 is a cross-sectional view showing the configuration of the semiconductor device according to the fourth embodiment.
リード部10は、板状の形状を有し、熱膨張係数が異なる複数の金属層を含む。ここでは、リード部10は、熱膨張係数が異なる2つの金属層1Cおよび1Dが接合されたバイメタルで構成されている。バイメタルは、金属層1Cおよび金属層1Dが貼り合わされることによって形成される。
The
リード部10は、実施の形態1に示されたリード部1と同様に2つの傾斜部2を含む。2つの傾斜部2の各々は、リード部10の両端1Aの各々と接合部1Bとの間に設けられている。実施の形態4におけるベース部6は、接合工程における加熱により、全体として下方に凸の形状に変形する性質を有する。傾斜部2は、接合工程におけるベース部6の変形の方向に対応して、下方に傾斜している。その他の構成は、実施の形態1から3のいずれかと同様である。
The
図14は、接合工程における加熱によってベース部6およびリード部10が変形した状態を示す図である。ベース部6は、接合工程における加熱により、全体として下方に凸の形状に変形する。傾斜部2も、ベース部6が変形する方向に対応して、下方に凸の形状に変形する。それにより、半導体素子3とリード部10の接合部1Bとの間隔が一定に保たれる。
FIG. 14 is a diagram showing a state in which the
実施の形態4における半導体装置は、ベース部6の変形が実施の形態1から3に示されたベース部6の変形よりも大きい場合に効果的である。
The semiconductor device according to the fourth embodiment is effective when the deformation of the
実施の形態4における半導体装置は、半導体装置の製造時だけでなく、その動作時における熱応力を低減し、全体の大きな熱変形または局所的な変形の発生を抑える。その結果、半導体装置の信頼性が向上する。 The semiconductor device according to the fourth embodiment reduces thermal stress not only during the manufacture of the semiconductor device but also during its operation, and suppresses the occurrence of large thermal deformation or local deformation as a whole. As a result, the reliability of the semiconductor device is improved.
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 In the present invention, each embodiment can be freely combined, and each embodiment can be appropriately modified or omitted within the scope of the invention.
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。 Although the present invention has been described in detail, the above description is exemplary in all embodiments and the present invention is not limited thereto. It is understood that innumerable variations not illustrated can be assumed without departing from the scope of the present invention.
1 リード部、1A 両端、1B 接合部、1C 金属層、1D 金属層、2 傾斜部、2A 一端、2B 他端、3 半導体素子、4 接合層、5 接合層、6 ベース部、7 ケース、8 溝、9 リード部、10 リード部。 1 Lead part, 1A both ends, 1B joint part, 1C metal layer, 1D metal layer, 2 inclined part, 2A one end, 2B other end, 3 semiconductor element, 4 junction layer, 5 junction layer, 6 base part, 7 cases, 8 Groove, 9 lead part, 10 lead part.
Claims (8)
前記ベース部に搭載されている半導体素子と、
前記半導体素子を囲うように設けられるケースに両端が保持され、前記ケースの内側に収容される前記半導体素子に接合層を介して接合されるリード部と、を備え、
前記リード部は、前記両端の間に設けられ前記半導体素子に接合される接合部と、前記両端の各々と前記接合部との間に設けられ前記ベース部に対し垂直方向を除く一定方向の傾きで傾斜している傾斜部と、を含み、
前記傾斜部は前記両端の一方と前記接合部との間に設けられる第1の傾斜部と、前記両端の他方と前記接合部との間に設けられる第2の傾斜部とを含み、
前記傾斜部は、前記ケースから前記ケースの内側に突出して前記傾斜部に延在する前記リード部の傾きよりも大きく、かつ、前記接合部から前記傾斜部に延在する前記リード部の傾きよりも大きい傾きを有する、半導体装置。 With the base part
The semiconductor element mounted on the base and
Both ends are held in a case provided so as to surround the semiconductor element, and a lead portion joined to the semiconductor element housed inside the case via a bonding layer is provided.
The lead portion is provided between a joint portion provided between both ends and joined to the semiconductor element, and is provided between each of the both ends and the joint portion and is inclined in a certain direction except in a direction perpendicular to the base portion. Including the sloping part, which is sloping in
The inclined portion includes a first inclined portion provided between one of the both ends and the joint portion, and a second inclined portion provided between the other of the both ends and the joint portion .
The inclined portion is larger than the inclination of the lead portion extending from the case to the inside of the case and extending to the inclined portion, and more than the inclination of the lead portion extending from the joint portion to the inclined portion. A semiconductor device that also has a large inclination.
前記他端は、前記一端よりも前記接合部の近くに位置する、請求項1に記載の半導体装置。 The inclined portion is inclined in a direction approaching the base portion from one end of the inclined portion to the other end of the inclined portion.
The semiconductor device according to claim 1, wherein the other end is located closer to the joint than the one end.
前記他端は、前記一端よりも前記接合部の近くに位置する、請求項1に記載の半導体装置。 The inclined portion is inclined in a direction away from the base portion from one end of the inclined portion to the other end of the inclined portion.
The semiconductor device according to claim 1, wherein the other end is located closer to the joint than the one end.
両端が、前記半導体素子を囲うように設けられるケースに保持されるリード部であって、前記両端の間に設けられ前記ケースの内側に収容される前記半導体素子に接合層を介して接合可能な接合部と、前記両端の各々と前記接合部との間に設けられ前記ベース部に対し垂直方向を除く一定方向の傾きで傾斜している傾斜部と、を含む前記リード部を準備する工程と、
前記半導体素子と前記リード部の前記接合部とを前記接合層を介して接合する工程と、を備え、
前記傾斜部は前記両端の一方と前記接合部との間に設けられる第1の傾斜部と、前記両端の他方と前記接合部との間に設けられる第2の傾斜部とを含み、
前記傾斜部は、前記ケースから前記ケースの内側に突出して前記傾斜部に延在する前記リード部の傾きよりも大きく、かつ、前記接合部から前記傾斜部に延在する前記リード部の傾きよりも大きい傾きを有する、半導体装置の製造方法。 The process of preparing the base on which the semiconductor element is mounted, and
Both ends are lead portions held in a case provided so as to surround the semiconductor element, and can be bonded to the semiconductor element provided between the both ends and housed inside the case via a bonding layer. A step of preparing the lead portion including the joint portion, an inclined portion provided between each of the both ends and the joint portion and inclined at a certain direction other than the vertical direction with respect to the base portion. ,
A step of joining the semiconductor element and the joining portion of the lead portion via the joining layer is provided.
The inclined portion includes a first inclined portion provided between one of the both ends and the joint portion, and a second inclined portion provided between the other of the both ends and the joint portion .
The inclined portion is larger than the inclination of the lead portion extending from the case to the inside of the case and extending to the inclined portion, and more than the inclination of the lead portion extending from the joint portion to the inclined portion. A method for manufacturing a semiconductor device, which also has a large inclination.
前記半導体素子と前記リード部とを接合する工程は、前記ベース部と前記リード部とが加熱されることにより、前記ベース部に対し前記リード部が位置する方向とは反対方向に凸の形状に変形した前記ベース部に搭載されている前記半導体素子と、前記リード部に対し前記ベース部が位置する方向に凸の形状に変形した前記リード部における前記接合部とを接合することを含む、請求項6に記載の半導体装置の製造方法。 In the step of preparing the lead portion, the inclined portion is inclined in a direction approaching the base portion from one end of the inclined portion to the other end of the inclined portion located closer to the joint portion than the one end portion. Including preparing the lead part
In the step of joining the semiconductor element and the lead portion, the base portion and the lead portion are heated so that the shape is convex with respect to the base portion in a direction opposite to the direction in which the lead portion is located. A claim comprising joining the semiconductor element mounted on the deformed base portion and the joint portion in the lead portion deformed into a shape convex in the direction in which the base portion is located with respect to the lead portion. Item 6. The method for manufacturing a semiconductor device according to Item 6.
前記半導体素子と前記リード部とを接合する工程は、前記ベース部と前記リード部とが加熱されることにより、前記ベース部に対し前記リード部が位置する方向に凸の形状に変形した前記ベース部に搭載されている前記半導体素子と、前記リード部に対し前記ベース部が位置する方向とは反対方向に凸の形状に変形した前記リード部における前記接合部とを接合することを含む、請求項6に記載の半導体装置の製造方法。 In the step of preparing the lead portion, the inclined portion is inclined in a direction away from the base portion from one end of the inclined portion to the other end of the inclined portion located closer to the joint portion than the one end portion. Including preparing the lead part
In the step of joining the semiconductor element and the lead portion, the base portion and the lead portion are heated, so that the base is deformed into a convex shape in the direction in which the lead portion is located with respect to the base portion. A claim comprising joining the semiconductor element mounted on the portion to the junction portion in the lead portion deformed into a convex shape in a direction opposite to the direction in which the base portion is located with respect to the lead portion. Item 6. The method for manufacturing a semiconductor device according to Item 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019091888A JP7090580B2 (en) | 2019-05-15 | 2019-05-15 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019091888A JP7090580B2 (en) | 2019-05-15 | 2019-05-15 | Semiconductor device and manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020188136A JP2020188136A (en) | 2020-11-19 |
| JP7090580B2 true JP7090580B2 (en) | 2022-06-24 |
Family
ID=73222873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019091888A Active JP7090580B2 (en) | 2019-05-15 | 2019-05-15 | Semiconductor device and manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7090580B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124398A (en) | 1998-10-16 | 2000-04-28 | Mitsubishi Electric Corp | Power semiconductor module |
| WO2013058038A1 (en) | 2011-10-18 | 2013-04-25 | 富士電機株式会社 | Semiconductor device and semiconductor device manufacturing method |
| JP2015046416A (en) | 2013-08-27 | 2015-03-12 | 三菱電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| JP2017139304A (en) | 2016-02-03 | 2017-08-10 | 三菱電機株式会社 | Electrode terminal, semiconductor device, and power conversion device |
| JP6440794B1 (en) | 2017-09-22 | 2018-12-19 | 三菱電機株式会社 | Semiconductor device |
-
2019
- 2019-05-15 JP JP2019091888A patent/JP7090580B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124398A (en) | 1998-10-16 | 2000-04-28 | Mitsubishi Electric Corp | Power semiconductor module |
| WO2013058038A1 (en) | 2011-10-18 | 2013-04-25 | 富士電機株式会社 | Semiconductor device and semiconductor device manufacturing method |
| JP2015046416A (en) | 2013-08-27 | 2015-03-12 | 三菱電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| JP2017139304A (en) | 2016-02-03 | 2017-08-10 | 三菱電機株式会社 | Electrode terminal, semiconductor device, and power conversion device |
| JP6440794B1 (en) | 2017-09-22 | 2018-12-19 | 三菱電機株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020188136A (en) | 2020-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6627988B2 (en) | Semiconductor package | |
| JPWO2018146933A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6391527B2 (en) | Power semiconductor module | |
| JP6200759B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2019016686A (en) | Semiconductor module | |
| CN107078107A (en) | Heat dissipation structure and manufacturing method thereof | |
| KR101277202B1 (en) | Metal base and Method of manufacturing the same and Device package using the same | |
| JP7090580B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2006287080A (en) | Memory module | |
| CN108028227A (en) | The method of surface mount device and this device of attachment | |
| JP7524044B2 (en) | Heat sink, semiconductor device, and method of manufacturing the heat sink | |
| US5416046A (en) | Method for making semiconductor heat-cooling device having a supporting mesh | |
| WO2021075016A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2010098129A (en) | Semiconductor device and method of manufacturing the same | |
| JP2006140401A (en) | Semiconductor integrated circuit device | |
| KR20150055438A (en) | Printed circuit board, semiconductor package having the same and method for manufacturing the same | |
| US9476655B2 (en) | Thermal module | |
| JP2020102523A (en) | Semiconductor module manufacturing method | |
| JP4191204B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20250261339A1 (en) | Heat dissipating device | |
| JP5489454B2 (en) | Stacked semiconductor package | |
| JP7291675B2 (en) | Semiconductor package array | |
| US20200321259A1 (en) | Semiconductor package structure | |
| JP4795103B2 (en) | Thermo module and manufacturing method thereof | |
| JP4872394B2 (en) | Heat sink and semiconductor device provided with the heat sink |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220614 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7090580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |