JP7095331B2 - 蓄電装置および蓄電システム - Google Patents

Description

本発明は、蓄電装置および蓄電システムに関する。

ＩｏＴ技術の進展に伴い、エッジデバイスへの給電をエネルギーハーベスティング技術により電池レス化する取り組みが進んでいる。例えば圧電素子や、発電ゴムにおける剥離帯電および摩擦帯電、エレクトレットなどによる静電誘導により発生した電力でＬＥＤを点灯させる応用が実現している。

しかし、圧電素子や摩擦帯電、静電誘導による発電では発生電圧が高く、発生電流が小さいためＬＥＤを直列接続して瞬間光らせるといった用途には向いているが、ＩｏＴのエッジデバイスに求められるＣＰＵ動作やセンサー駆動、無線伝送に必要な電圧、電流を満足することができない。そのため、発電電圧が高く電流が小さくても、効率よく発生した電力を活用する技術開発が求められている。

一般的には、微小な発電電力量の場合、発電電力をコンデンサに蓄電しＤＣ／ＤＣコンバータでエッジデバイスに必要な駆動電圧に変換している。しかし、圧電素子や静電誘導による発電デバイスは出力インピーダンスが高いため、インピーダンスの低いコンデンサに直接蓄電すると、蓄電時の低電圧状態で蓄電することになり、エネルギー蓄電効率が低いといった問題があった。

そこで、特許文献１には、高出力インピーダンスを有し、低電流を出力する発電素子によって発電された微小電力を用いて、動作電力を生成する電源回路が提案されている。この電源回路では、微小電力を出力する発電素子としてエレクトレット素子であって、１５ＭΩの高出力インピーダンスを有し、最大出力が９２．５Ｖｐ－ｐ、３．１μＡの発電素子を想定している。

しかし、特許文献１の電源回路を、最大出力４００Ｖ、１μＡの発電ゴムに適用すると仮定すると、エレクトレット素子よりも発電ゴムの方が出力電圧が大きいことで、発電ゴムの内部抵抗で消費する電力が大きくなるため、効率が悪かった。

そこで、本発明は上記事情に鑑み、高電圧・低電流を出力する発電素子によって出力された電力を用いて、エネルギー蓄電効率及び使用効率を向上させることができる、蓄電装置の提供を目的とする。

上記課題を解決するため、本発明は以下のような手段を有する。
一態様によれば、
発電素子と負荷回路に接続される蓄電装置であって、
複数の蓄電デバイスを有する蓄電部と、
前記複数の蓄電デバイスの直並列を切り替えるよう制御するタイミング制御部と、
前記タイミング制御部によって制御され、前記複数の蓄電デバイスの直並列を切り替える直並切替えスイッチ部と、を有し、
前記タイミング制御部は、ヒステリシス生成回路を含むことでヒステリシスを設けて、切り替えのタイミングを制御し、
前記ヒステリシス生成回路は、トランジスタと、抵抗と、インバータから成る
ことを特徴とする蓄電装置、を提供する。

一態様によれば、蓄電装置において、高電圧・低電流を出力する発電素子によって出力された電力を用いて、エネルギー蓄電効率及び使用効率を向上させることができる。

本発明の実施形態に係る蓄電システムの概略図。 比較例に係る蓄電システムの概略図。 蓄電システムに搭載される発電素子の概念図。 発電素子を用いた蓄電時の等価回路図と、コンデンサに蓄電する条件による蓄電エネルギー率について説明する図。 発電素子を用いた抵抗負荷による発電電力消費時の等価回路図と、電力を抵抗負荷に供給する条件による電力供給量の比率について説明する図。 ２つのコンデンサを直列に接続するスイッチの状態について説明する図。 ２つのコンデンサを並列に接続するスイッチの状態について説明する図。 直並列切替えタイミング制御部の構成例１の説明図。 直並列切替えタイミング制御部の構成例２の説明図。 本発明の一実施形態の蓄電装置の具体的な回路図。 図１０の蓄電装置における、蓄電時と電力供給時の電流の流れを示す図。 図１の蓄電システムの回路図。 図１２のＩＣ機能にマイコン搭載の通信モジュールと連係する機能を追加した場合の実施例について説明する図。 図１０の蓄電装置における直並列切替え動作のタイミングチャート。 （ａ）コンデンサの容量を固定した回路図と、（ｂ）（ａ）の状態での蓄電電流および蓄電電圧、放電の際のコンデンサ端子間電圧の推移を示す図の状態での蓄電、放電の際の電流の推移を示す図。 （ａ）コンデンサの直並列を切り替える回路図と、（ｂ）（ａ）の状態での蓄電電流および蓄電電圧、放電の際のコンデンサ端子間電圧の推移を示す図。 ４つのコンデンサを直列に接続する回路の実施例について説明する図。 コンデンサ多段接続回路の実施例について説明する図。

以下、図面を参照して本発明を実施するための形態について説明する。下記、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

＜蓄電システム＞
まず、図１を用いて本発明の蓄電システムについて説明する。図１は、本発明の実施形態に係る蓄電システム（エネルギー蓄電システム）の概略図である。

蓄電システム１００は、発電素子２と、整流回路４と、蓄電装置１と、負荷回路３と、を備える。

蓄電装置１は、直並切替えタイミング制御部５と、直並切替えスイッチ部６と、蓄電部７と、を備えている。蓄電部７は、直列接続状態と、並列接続状態に切り替え可能な、複数の蓄電デバイスであるコンデンサＣ１，Ｃ２によって構成されている。

発電素子２は、発電ゴムや圧電素子や静電誘導により発電される。発電力は、高電圧、低い電流であり、発電については、図３とともに後述する。

負荷回路３は、例えば、ＬＥＤ（light emitting diode）や、ＣＰＵ（Central Processing Unit）機能を有するＩＣ（Integrated Circuit）、センサー、無線伝送ＩＣ等である。

蓄電システム１では、発電素子２により発電されたエネルギーを整流回路４により整流した後、複数の直列接続されたコンデンサＣ１，Ｃ２（図１２参照）に高電圧でエネルギーを蓄積し、複数のコンデンサＣ１，Ｃ２を並列に接続した状態で負荷回路３にエネルギーを供給する。

より詳しくは、発電素子２より発電された交流のエネルギーを、整流回路（整流部）４で整流する。このとき、直並切替えタイミング制御部５が直並切替えスイッチ部６を制御して、蓄電部７で直列に接続された複数のコンデンサＣ１，Ｃ２にエネルギー（蓄電電圧）を蓄電する。そして、蓄電電圧が一定の電圧に達すると、直並切替えタイミング制御部５が直並切替えスイッチ部６を制御して、複数のコンデンサＣ１，Ｃ２が並列接続され、負荷回路３に電力を供給する。

そして、蓄電部７の出力電位が一定の電圧以下になると、直並切替えタイミング制御部５が直並切替えスイッチ部６を制御して、複数のコンデンサＣ１，Ｃ２を直列接続に復帰させて発電素子２より発電したエネルギーを蓄電する。

＜比較例＞
図２に、比較として、環境発電素子により発電されたエネルギーを蓄電し負荷回路に供給するシステムの概略図を示す。

図２は、一般的なエネルギーハーベストシステムの例を示している。本例においても、環境発電素子が発電したエネルギーを、整流回路４、蓄電装置１Ｘを通じて負荷回路にエネルギーを供給する。

図２の蓄電装置１Ｘでは、蓄電側蓄電部である第１蓄電部１０１と、電力変換回路１０２と、供給側蓄電部である第２蓄電部１０３と、を備えている。即ち、一般的なエネルギー蓄電システム１００Ｘでは、蓄電部が、蓄電用の第１蓄電部１０１と、供給側の第２蓄電部１０３が別々に設けられている。

図２の構成では第１蓄電部１０１に蓄電された電圧をＤＣ／ＤＣコンバータ等の電力変換回路１０２により負荷回路３の動作電圧に変換して、第２蓄電部１０３に蓄電することで、負荷回路に電力を供給する。このとき、この蓄電装置では、下記の問題がある。
（Ａ）：電力変換回路１０２における消費電流によるロスの発生
（Ｂ）：変換効率によるロスの発生
（Ｃ）：インダクタ等の構成部品の追加

詳しくは、第１蓄電部１０１に蓄電される電圧と第２蓄電部１０３に蓄電される電圧の関係で、電圧を昇圧変換または降圧変換する必要がある。

第１蓄電部１０１の蓄電電圧＜第２蓄電部１０３の蓄電電圧の場合は、昇圧変換する必要がある。低い電圧で電力を蓄電することになり、下記（式１）により蓄電装置１Ｘを大きくする必要がある。

また蓄電エネルギーは蓄電電圧の２乗に比例するため、発電ゴムのような高電圧で低い電流を出力する発電素子２による蓄電では、電力変換回路１０２における消費電流によるロスが発生することで、蓄電電圧の上昇効率が悪く、蓄電効率は低くなってしまう（Ａ）。

次に、第１蓄電部１０１の蓄電電圧＞第２蓄電部１０３の蓄電電圧の場合は、降圧変換する必要がある。この場合は（式１）により高い電圧で第１蓄電部１０１にエネルギーを蓄電できるため蓄電装置を小さくして高い電圧でエネルギーを蓄電することができる。しかし、第１蓄電部１０１の蓄電電圧と第２蓄電部１０３の蓄電電圧の差が発生するため、その分がロスとなり、エネルギー変換効率が低下する（Ｂ）。

以上のように、図２の構成では、電力変換回路１０２における電流消費量が大きくなってしまうロスと電圧変化によるロスが大きくなるとともに、構成部品が増加する分、蓄電装置が大型化してしまった。

これと比較して、図１に示す本発明の実施形態の蓄電システムでは、複数のコンデンサを有する蓄電部を蓄電時と電力供給時とで共通して用いており、蓄電部を駆動するための電流が少なくて済み、電圧変換ロスがないためエネルギー効率が良い。

＜発電素子＞
図３は、本発明の蓄電システムに搭載される発電素子２の概念図である。

発電素子２は、例えば、発電ゴムで構成され、剥離の力、摩擦の力、振動の力、あるいは変形の力がかかることで、電荷を発生させて、発電を行なう。

発電素子２の発電量は、電圧１０～１０００Ｖ（例えば、４０Ｖ）、電流５０ｎＡ～１００μＡ（例えば６μＡ）である。

また、発電ゴムや圧電素子で構成される発電素子は、高抵抗で、所定の電荷による電流を出力するため、電流源２１と、内部抵抗２２で近似できる。内部抵抗２２の抵抗値は、１～１００ＭΩ（メガオーム）（例えば、１０ＭΩ）である。

ここで、発電素子２に接続されるコンデンサと抵抗負荷について、図４及び図５を用いて説明する。

図４（ａ）は、発電素子を用いた蓄電時の等価回路図であり、図４（ｂ）は、コンデンサに蓄電する条件による蓄電エネルギー率について説明する図である。

図４（ｂ）では、発電素子により発電されたエネルギーを、コンデンサの容量値を変化させて蓄電されるエネルギーを最大時の蓄積エネルギーを１００％として計算により求めた比率（％）で表したグラフである。

コンデンサの容量を図４（ｂ）の矢印の部分に設定すると、コンデンサと、定電流源と内部抵抗からなる発電素子２（出力側）と、インピーダンス整合が取れて、最も効率よくエネルギーが蓄電できる。

図５（ａ）は、発電素子２を用いた抵抗負荷による発電電力消費時の等価回路図であり、図５（ｂ）は、電力を抵抗負荷に供給する条件による電力供給量の比率について説明する図である。

図５（ｂ）では、発電素子により発電されたエネルギーを、負荷抵抗の抵抗値を変化させて、消費されるエネルギーを最大時の消費エネルギーを１００％として計算により求めた比率（％）で表したグラフである。

負荷抵抗の抵抗値を図５（ｂ）の矢印の部分に設定すると、負荷抵抗と、発電素子２の内部抵抗とが等しい状態となり、内部抵抗＝負荷抵抗のときに、負荷回路３（出力側）とインピーダンス整合が取れて、最も効率よくエネルギーが使用できる。

＜直並列切り替え＞
図６は、２つのコンデンサを直列に接続するスイッチの状態を示す模式図である。図７は、２つのコンデンサを並列に接続するスイッチの状態を示す模式図である。

直並列切替えスイッチ部６は３つのスイッチＳｗ１、Ｓｗ２、Ｓｗ３を備えている。蓄電部７は、２つのコンデンサＣ１、Ｃ２を備えている。コンデンサは蓄電デバイスの一例であって、電気二重層キャパシタ、リチウムイオンキャパシタ、リチウムイオン電池、鉛蓄電池や、各種蓄電デバイスであり得る。

図６に示すように、直並列切替えスイッチ部６のスイッチＳｗ２がＯＮ、スイッチＳｗ１、Ｓｗ３がＯＦＦであることで、蓄電部７のコンデンサＣ１、Ｃ２は、直列接続状態になる。

また、図７に示すように、直並列切替えスイッチ部６のスイッチＳｗ１、Ｓｗ３がＯＮ、スイッチＳｗ２がＯＦＦであることで、蓄電部７のコンデンサＣ１、Ｃ２は、並列接続状態になる。

＜直並切り替えタイミング制御部＞
図８は、直並切替えタイミング制御部の第１の構成例について説明する図である。
図８に示す直並列切替えタイミング制御部５（タイミング制御部）は、直並列切替えスイッチ制御部５０と、２つの抵抗Ｒ１，Ｒ２と、２つのスイッチＳｗ４，Ｓｗ５とを備えている。

直並列切替えスイッチ制御部５０は、直並列の切替えの基準となる入力電圧Ｖｉｎをモニターし、制御信号Ｓ１を出力する電圧モニタ回路として機能する。そして、直並列切替えスイッチ制御部５０は端子１１への入力電圧Ｖｉｎの検出結果に応じて、制御信号Ｓ１を生成し、生成した制御信号Ｓ１で、スイッチＳｗ４及びスイッチＳｗ５を制御する。

また、直並列切替えタイミング制御部５では、抵抗Ｒ１及びスイッチＳｗ４がハイインピーダンス駆動のインバータ５１を形成し、抵抗Ｒ２及びスイッチＳｗ５がハイインピーダンス駆動のインバータ５２を形成している。スイッチＳｗ４、スイッチＳｗ５は、例えば、Ｎｃｈトランジスタによって構成されている。

直並切替えタイミング制御部５は、直並切替えスイッチ部６を制御する制御信号φ１，φ２を生成し、端子５３、５４から出力する。

直並切替えタイミング制御部５において、直並列切替えスイッチ制御部５０及びインバータ５１は、ヒステリシス生成回路Ｈとして機能する。ヒステリシス生成回路Ｈは、入力電圧Ｖｉｎの変化を素早く検出するとともに、一旦Ｌレベル→Ｈレベル（或いはＨレベル→Ｌレベル）に切り替わった信号が不安定に切り替わることを防ぐように、切り替え閾値にヒステリシス（差）を設けている。本例では、ヒステリシス生成回路Ｈは、入力電圧Ｖｉｎが上昇して所定の第一の電圧に達すると、制御信号φ１をＨレベルからＬレベルに切り替え、第一の電圧から入力電圧Ｖｉｎが低下して所定の第二の電圧に達すると、制御信号φ１をＬレベルからＨレベルに切り替える。詳しくは、図１４とともに後述する。

本構成では、インバータ５１，５２に、ハイインピーダンスの抵抗Ｒ１およびＲ２を使用することで、圧電素子や静電誘導により発電された高電圧で低電流であるハイインピーダンス出力の発電素子２でも蓄電装置１の回路を駆動することができる。例えば、抵抗Ｒ１およびＲ２の抵抗値は、１ＭΩ～５００ＭΩである。

図９は、直並切替えタイミング制御部の第２の構成例について説明する図である。
図９に示す直並列切替えタイミング制御部５Ａは、直並列切替えスイッチ制御部５０と、２つの定電流源ＩＣ１，ＩＣ２と、２つのスイッチＳｗ４，Ｓｗ５とを備えている。

また、直並列切替えタイミング制御部５Ａでは、定電流源ＩＣ１及びスイッチＳｗ４がハイインピーダンス駆動のインバータ５１Ａを形成し、定電流源ＩＣ２及びスイッチＳｗ５がハイインピーダンス駆動のインバータ５２Ａを形成している。スイッチＳｗ４、スイッチＳｗ５は、例えば、Ｎｃｈトランジスタによって構成されている。

直並列切替えスイッチ制御部５０により生成された制御信号Ｓ１で、スイッチＳｗ４およびＳｗ５を制御し、直並切替えスイッチ部６を制御する制御信号φ１，φ２を生成して、端子５３、５４から出力する。直並切替えタイミング制御部５Ａにおいて、スイッチ制御部５０及びインバータ５１Ａは、ヒステリシス生成回路Ｈとして機能する。

本構成では、インバータ５１Ａ，５２Ａに、ハイインピーダンスの定電流源ＩＣ１、ＩＣ２を使用することで、圧電素子や静電誘導により発電された高電圧で低電流であるハイインピーダンス出力の発電素子２でも、蓄電装置１の回路を駆動することができる。例えば、インバータ５１Ａ，５２Ａに含まれる定電流源ＩＣ１，ＩＣ２が生成する電流値は、１０ｎＡ～１００μＡである。

図１０は、本発明の一実施形態の蓄電装置１の具体的な回路図である。

蓄電装置１は、直並切替えタイミング制御部５Ｂと、直並切替えスイッチ部６と、蓄電部７と、出力スイッチ部８（出力部）とを備える。なお、蓄電装置１は、１つのＩＣにまとめて蓄電ＩＣとしてもよい。

直並切替えタイミング制御部５Ｂには、切替えスイッチ制御部５０Ｂと、２つのディプリージョントランジスタＴｒ１，Ｔｒ３と、２つのＮｃｈトランジスタ（ＦＥＴ：Field effect transistor）Ｔｒ２，Ｔｒ４とを備えている。

本構成では、切替えスイッチ制御部５０Ｂは、ＮｃｈトランジスタＴｒ５、及び３つの抵抗Ｒ３、Ｒ４、Ｒ５によって構成されている。３つの抵抗Ｒ３、Ｒ４、Ｒ５は高い抵抗値（高インピーダンス）を有する高抵抗である。トランジスタＴｒ５は、ヒステリシス生成スイッチであり、負荷回路３の状態を示す信号が入力されてもよい。

直並切替えスイッチ制御部５０Ｂは、直並切替え電圧である入力電圧Ｖｉｎをモニターし、制御信号Ｓ１を出力する。

直並切替えタイミング制御部５Ｂは、直並列切替えスイッチ制御部５０Ｂにより生成された制御信号（Ｓ１）で制御される、２つのインバータ５１Ｂ、５２Ｂを備えている。

インバータ５１Ｂは、ディプリージョントランジスタＴｒ１と、ＮｃｈトランジスタＴｒ２で構成されている。インバータ５１Ｂからの制御信号φ１は、端子５３で取り出される。

直並切替えスイッチ制御部５０Ｂ及びインバータ５１Ｂは、ヒステリシス生成回路Ｈを構成する。

インバータ５２Ｂは、ディプリージョントランジスタＴｒ３と、ＮｃｈトランジスタＴｒ４で構成されている。インバータ５２Ｂからの制御信号φ２は、端子５４で取り出される。

なお、ディプリージョントランジスタＴｒ１、Ｔｒ３は、図９の定電流源ＩＣ１、ＩＣ２として機能する。ＮｃｈトランジスタＴｒ２、Ｔｒ４は、図９のスイッチＳｗ４，Ｓｗ５として機能する。

直並切替えタイミング制御部５Ｂは、蓄電期間中は、複数のコンデンサＣ１，Ｃ２を直列接続させるように、Ｈレベルの制御信号φ１及びＬレベルの制御信号φ２を出力する。

そして、入力電圧Ｖｉｎが、所定の第一の電圧に達した時点で、複数のコンデンサＣ１，Ｃ２を並列接続させるように、Ｌレベルの制御信号φ１及びＨレベルの制御信号φ２を出力する。

その後、負荷回路による電力使用により、電圧Ｖｉｎが低下して所定の第二の電圧より小さくなると、複数のコンデンサＣ１，Ｃ２を、直列接続させるように、Ｈレベルの制御信号φ１及びＬレベルの制御信号φ２を出力する。

また、直並切替えスイッチ部６はＰｃｈトランジスタＴｒ６、ＮｃｈトランジスタＴｒ７、アナログスイッチＴｒ８，Ｔｒ９で形成されている。

直並切替えスイッチ部６において、ＰｃｈトランジスタＴｒ６は、図６、図７のスイッチＳｗ１に対応し、ＮｃｈトランジスタＴｒ７はスイッチＳｗ３に対応し、スイッチＳｗ２は、２つのトランジスタＴｒ８，Ｔｒ９からなるアナログスイッチで構成されている。

直並切替えスイッチ部６及び出力スイッチ部８を、アナログスイッチであるトランジスタで構成することで、電圧損失（電位差）が発生しない。比較としてダイオードでスイッチを構成すると、電圧損失が発生する。そのため、本発明では、電位差なく、スイッチを動作させることが可能である。

図１には示していないが、蓄電装置１は、並列接続時に負荷回路に電力を供給する出力スイッチ部８を備えていてもよい。出力スイッチ部８は、２つのトランジスタＴｒ１０，Ｔｒ１１のアナログスイッチで形成されている。

本発明の蓄電装置１において、高抵抗や定電流トランジスタは高い抵抗を有するものを用いるため、直並切替えタイミング制御部５Ｂは高いインピーダンスを有している（ハイインピーダンスである）。

そのため、発電素子から発電される、高電圧で、低電流（例えば、４００Ｖ、６μＡ）な発電電力よりも、さらに低い電流（例えば、６０ｎＡ）で、蓄電装置１が駆動できる。

また、図１０の構成において、タイミング制御部５Ｂ、直並切替えスイッチ部６、及び出力スイッチ部８を構成する素子が有するインピーダンスの合計を、発電素子２の内部インピーダンスよりも高くすることができる。このことにより、発電装置の直並切替に必要とする駆動消費電力を抑えることができ、エネルギー蓄電効率を高めることができる。

直並切替えスイッチ部６、及び出力スイッチ部８を構成する素子はＭＯＳトランジスタで構成されているため、直並切替えタイミング制御部５Ｂにより制御される、直並切替えスイッチ部６及び出力スイッチ部８で消費される電力は、スイッチ部オン、オフ時のＭＯＳトランジスタゲート駆動電力のみであり、エネルギー蓄電効率を高めることができる。

さらに、蓄電時の蓄電装置１のインピーダンスは、使用時の蓄電装置１のインピーダンスよりも高くなっている。従って、蓄電装置１は高電圧、低電流で蓄電が可能となり、エネルギー蓄電効率を高めることができる。また、使用時には蓄電装置１の出力電圧は例えば３Ｖであり、数ｍＡの消費電力を必要とするＣＰＵなどの電子機器を駆動することができる。

なお、図１０においてディプリージョントランジスタとＮｃｈトランジスタで構成されるインバータ５１Ｂ、５２Ｂは２段構成になっているが、ゲインが必要な場合は同様のインバータの段数を増やしても良い。

その場合は、インバータ５１Ｂ、５２Ｂの制御信号φ１、φ２の信号変化のタイミングを、直並切替えスイッチ部６のスイッチ切替えタイミングに合わせる。

ここで、図１１に図１０の蓄電装置１における電流の流れを示す。図１１において、（ａ）はコンデンサが直列接続で、蓄電時の状態を示し、（ｂ）は、コンデンサが並列接続で、電力使用時の状態を示す。

スイッチＳｗ１を構成するＰｃｈトランジスタＴｒ６のゲートには、制御信号φ１が入力されているため、制御信号φ１がＬ、即ち放電時にオンになる。

スイッチＳｗ３を構成するＮｃｈトランジスタＴｒ７のゲートには、制御信号φ２が入力されているため、制御信号φ２がＨ、即ち放電時にオンになる。

スイッチＳｗ２を構成する、ＰｃｈトランジスタＴｒ８のゲートには、制御信号φ２が入力され、ＮｃｈトランジスタＴｒ９のゲートには、制御信号φ２が入力されている。よってスイッチＳｗ２は、制御信号φ２がＬ且つ制御信号φ１がＨ、即ち、蓄電時にオンになる。

また、出力スイッチ部８のスイッチＳｗ４において、ＰｃｈトランジスタＴｒ１０のゲートには、制御信号φ１が入力され、ＮｃｈトランジスタＴｒ１１のゲートには、制御信号φ２が入力されている。よってスイッチＳｗ４は、制御信号φ１がＬ且つ制御信号φ２がＨ、即ち、放電時、負荷回路３に出力電圧を供給するときにオンになる。

直並切替えスイッチ部６に含まれるスイッチＳｗ１，Ｓｗ２，Ｓｗ３と、出力スイッチ部８のスイッチＳｗ４には、直並列の切り替え時のみ、スイッチの状態を変化させるために電流が流れる。そのため、蓄電時及び使用時（放電時）の消費電流を小さくすることができる。

図１２は、図１の蓄電システム１００の具体的な回路図による実施例について説明する図である。

整流回路４は、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４から成るダイオードブリッジによって構成されている。整流回路４は、発電素子２から出力された交流電力を全波整流する。

整流された電力を、蓄電装置１における複数の直列接続したコンデンサＣ１，Ｃ２に蓄電し、一定電圧に達すると複数のコンデンサＣ１，Ｃ２を並列に接続した状態で、負荷回路３に電力を供給する。

＜ＩＣ化＞
図１３は、蓄電システムにおいて、マイコン搭載の通信モジュールと連係する機能を追加した構成例を示す概略図である。

本実施形態では、負荷回路３は、通信モジュール３１と、センサー３２とを備えている。

また、図１３の蓄電装置１Ｃでは、直並列切替えタイミング制御部５、直並列切替えスイッチ部６、及び出力スイッチ部８の機能が、直並切替えＩＣ９として一体化している。

本実施形態では、さらに直並切替えＩＣ９に、マイコン搭載の通信モジュール３１と連係して、直並切替えタイミングを制御する機能が追加されている。

本蓄電システム１００Ｃでは、直並切替えＩＣ９の出力電圧Ｖｏｕｔにより通信モジュール３１と、センサー３２に電力を供給する。

蓄電装置１Ｃの直並切替えＩＣ９は、コンデンサＣ１，Ｃ２の接続が並列状態になったとき、通信モジュール３１搭載のマイコンに並列状態になったことを示す信号Ｓ_ＳＴを出力して、通信モジュール３１に電力供給が可能であることを伝える。

通信モジュール３１のシステム動作が完了した後、所定のタイミングで、通信モジュール３１から直並切替えＩＣ９に、マイコンに電圧が必要なくなったことを示す信号Ｓ_ＥＮＤを出力して充電に移行させるように指示し、蓄電装置１においてコンデンサＣ１，Ｃ２を直列接続状態に切替えて充電を開始させる。信号Ｓ_ＥＮＤは、図１１の直並切替えタイミング制御部５ＢのトランジスタＴｒ５のゲートに電圧を制御することでコンデンサＣ１，Ｃ２の接続を並列から直列に変化させる信号である。

この構成の蓄電システム１００Ｃにおいて、蓄電装置１Ｃは、負荷側のＣＰＵと連携することで、蓄電効率を向上することができる。

また、本システムは、センサー３２からの信号を通信モジュール３１に搭載されているマイコンにより信号処理された結果を、無線等の通信手段を通じてＩｏＴエッジ端末として活用することもできる。

＜タイミングチャート＞
次に、図１４を用いて、蓄電装置における、接続切り替え動作について説明する。図１４は、蓄電装置１における直並列切替え動作についてのタイミングチャートである。

図１２のように発電素子２により発電された電力を整流回路４で整流して、蓄電装置１に電力が供給される。

時刻Ｔ０はコンデンサＣ１，Ｃ２は蓄電されていない状態である。

時刻Ｔ１より整流された電力が蓄電装置１に供給され始めると、直並切替えタイミング制御部５Ｂがハイインピーダンス構成となっているため、発電素子２よりハイインピーダンスで出力された電力により回路が起動し制御信号φ１およびφ２が生成される。

蓄電が開始されると、制御信号φ１はＨＩＧＨ、制御信号φ２はＬＯＷレベルとなり、直並列切替えスイッチ部６が動作してスイッチＳｗ１，Ｓｗ３がＯＦＦ、スイッチＳｗ２がＯＮとなり、蓄電部７のコンデンサＣ１，Ｃ２が直列に接続される。

コンデンサＣ１，Ｃ２が直列状態で、発電素子２からの電力である入力電圧Ｖｉｎが１０Ｖ（第一の電圧）に達すると、Ｔ２のタイミングで直並列切替えスイッチ制御部５０が動作し、制御信号φ１がＬＯＷ、制御信号φ２がＨＩＧＨに切り替わる。これに応じて、直並列切替えスイッチ部６が動作しスイッチＳｗ２がＯＦＦ、スイッチＳｗ１，Ｓｗ３がＯＮとなり、蓄電部７のコンデンサＣ１，Ｃ２が並列に接続される。蓄電部７のコンデンサＣ１，Ｃ２が直列接続から並列接続に切り替わると、（Ｖｉｎ＝Ｖ_Ｃ１＋Ｖ_Ｃ２）の状態から（Ｖｉｎ＝Ｖ_Ｃ１＝Ｖ_Ｃ２）の状態へ電圧が変化するため、蓄電電圧（入力電圧Ｖｉｎ）は半分に減る（１０Ｖ⇒５Ｖ）。

Ｔ３のタイミングで負荷回路３が駆動すると電力（出力電圧Ｖｏｕｔ）が負荷回路３に供給され入力電圧Ｖｉｎも低下していく。

ここでは時刻Ｔ２からＴ４までは発電素子２からの電力供給は無いものとする。

入力電圧Ｖｉｎが低下して２Ｖ（第二の電圧）に達すると、Ｔ４のタイミングで制御信号φ１がＨＩＧＨ、制御信号φ２がＬＯＷとなり、スイッチＳｗ１，Ｓｗ３がＯＦＦ、スイッチＳｗ２がＯＮとなることで、蓄電部７のコンデンサＣ１，Ｃ２が直列接続となり、発電素子２からの電力を蓄積する。

この後入力電圧Ｖｉｎが上昇して１０Ｖ（第一の電圧）に達すると、コンデンサＣ１、Ｃ２を並列接続にする。

以上の動作を継続する。

ここで、Ｔ２のタイミングを１０Ｖ、Ｔ４のタイミングを２Ｖとしたが、直並列切替えスイッチ制御部５０の抵抗Ｒ３、Ｒ４、Ｒ５の抵抗値を変えることで任意の電圧を設定することができる。

また、並列状態で発電素子２からの電力供給を継続することも可能である。その場合はＴ３からＴ４までの入力電圧Ｖｉｎの電圧低下は緩やかになるか、上昇する場合もある。

次に、図１４の右側を用いて図１３の通信モジュールと連携する蓄電システム１００Ｃでの動作を説明する。図１３の構成でも、Ｔ０からＴ５までの動作は同じである。

時刻Ｔ６のタイミングで、直並切替えＩＣ９は、通信モジュール３１搭載のマイコンに、並列状態になったことを示す信号Ｓ_ＳＴを出力して通信モジュール３１に電力供給が可能であることを伝える。なお、図１４中、Ｔ３～Ｔ４およびＴ６～Ｔ７の期間は、蓄電装置１が通信モジュール３１と同期して通信モジュール３１へ電力を供給している、負荷回路動作期間（放電期間、システム動作期間）に相当する。

時刻Ｔ７で通信モジュール３１のシステム動作が完了した後、Ｔ８のタイミングで、通信モジュール３１から直並切替えＩＣ９に信号Ｓ_ＥＮＤを出力されると、コンデンサＣ１，Ｃ２を直列接続状態に切替えて充電を開始させる。

蓄電装置１が通信モジュール３１と連携して動作する場合は、放電期間中、電圧が２Ｖまで低下するか、信号Ｓ_ＥＮＤが出力されるか、いずれか早い方で、電力供給を停止する。図１４では、電圧が２Ｖまで低下する前に、信号Ｓ_ＥＮＤが出力されたため、その時点で電力供給を停止し、コンデンサＣ１，Ｃ２の接続状態を直列へ切り替えて、蓄電動作へ移行している。

＜蓄電エネルギー＞
ここで、コンデンサに蓄電するエネルギーについて説明する。

コンデンサに蓄電できるエネルギーW(J)は以下の式で示すことができる。

また、コンデンサをｎ個、直列接続すると、容量(Csn)は、

コンデンサをｎ個、並列接続すると、容量(Cpn)は、

コンデンサｎ個直列接続で蓄電できるエネルギー（Ws）は、

コンデンサｎ個並列接続で蓄電できるエネルギー（Wp）は、

例えば具体的に、n=2、C=1(μF)、V=5（V）とすると
コンデンサ２個直列接続で蓄電できるエネルギー（Ws）は、

コンデンサ２個並列接続で蓄電できるエネルギー（Wp）は、

以上のようにWs=Wpになり、同じ容量のコンデンサをｎ個直列でエネルギーを蓄電しても、並列で蓄電しても同じエネルギー量をコンデンサに蓄電できることになる。
n個直列にしたコンデンサに蓄電するためには高電圧n×V(V)の状態で蓄電する必要がある。一方蓄電されたエネルギーはIoT（Internet of Things）のようなシステムにおいて、ＣＰＵを駆動したり、センサーなどを接続する電子機器に供給することが求められる。これらの機器はリチウム電池１～３本程度すなわち３～１０Ｖ程度の電圧、数μＡ～数ｍＡ程度の電流で駆動することが求められる。

ここで、同じ容量Cのコンデンサをｎ個直列に接続した高インピーダンスの状態で蓄電し、それらのコンデンサを直列接続から並列接続に切り替えることで、コンデンサに蓄電されたエネルギーを保持したまま低い電圧で低インピーダンスの状態でIoTシステムなどを駆動することができる。

回路上に付く抵抗をRとすると、インピーダンス（Z）は以下の式で定義される。

コンデンサをｎ個直列にした場合の回路のインピーダンス（Zsn）は、（式２）で示したようにCsn＝C/nとなるので、下記（式９）のように示される。

コンデンサをｎ個並列にした場合の回路のインピーダンス（Zpn）は、（式３）で示したようにCpn＝n×Cとなるので、下記（式１０）のように示される。

となる。ここで、回路上に付く抵抗Rを小さくすると、直列時のインピーダンスZsn（式９）が高く、並列時のインピーダンスZpn（式１０）が低いことがわかる。

以上のように、コンデンサの直並列切替えを行なうことで、エネルギー蓄電時は（式４）と（式９）から高電圧n×V（V）で高インピーダンスで蓄電し、エネルギー供給時は（式５）と（式１０）から低い電圧V（V）でシステム機器に電力を効率よく供給することができることがわかる。

圧電素子や発電ゴムの静電誘導による発電では数１０V～数１００Vという高電圧が発生する。また、出力電流はｎA～μAといった単位の低電流であり、出力インピーダンスの高い低電流電源と見ることができる。このため、圧電素子や静電誘導により高電圧でコンデンサに蓄電したエネルギーを、３～１０V程度の電圧で数μA～数ｍA程度の電流で駆動するシステムに供給するエネルギーに高効率で変換する回路が必要となる。

ここで、図１５に比較例として、コンデンサの容量を固定した状態の図を示し、図１６に本発明の様に、コンデンサの容量を直列と並列で切り替える状態の図を示す。

詳しくは、図１５（ａ）は、コンデンサの容量を固定した回路図を示し、図１５（ｂ）は、図１５（ａ）の状態での蓄電電流および蓄電電圧、放電の際のコンデンサ端子間電圧の推移を示す図である。

図１５では、０．２５μＦ（マイクロファラッド）の容量のコンデンサを１つ用いて、充電時、放電時ともに、容量０．２５μＦで動作させる例を示している。

一般的に、ＣＰＵ動作、センサー駆動、無線伝送ＩＣの駆動電圧は、２～５Ｖ程度である。図１５（ｂ）に示すように、この構成例では、放電時にコンデンサに蓄えている容量が少ないため急激に電圧値が降下し、電圧値が、２～４．５Ｖの範囲にある時間は、２０ｍｓである。そのため、２０ｍｓしか電力を使用できない。

これに対して、図１６（ａ）はコンデンサの直並列を切り替える回路図を示し、図１６（ｂ）は、図１６（ａ）の状態での蓄電電流および蓄電電圧、放電の際のコンデンサ端子間電圧の推移を示す図を示している。

図１６では、０．５μＦの容量のコンデンサを２つ用いて、充電時は直列状態にして容量０．２５μＦで動作させ、放電時は並列状態にして容量１．０μＦで動作させる例を示している。

図１６（ｂ）に示すように、この構成例では、放電時はコンデンサを直列接続から並列接続に切り替えることで、切り替え時に電圧値は半分になるが、その後、容量が大きいコンデンサを用いた放電により電圧値が緩やかに降下する、そのため、電圧値が、２～４．５Ｖの範囲にある時間は、８４ｍｓである。図１５（ｂ）と比較すると、充電時のコンデンサの容量は同じながら、図１６の切り替えにより、放電時に電力を使用できる時間が４倍以上に増える。

図１６に示したように、本発明の蓄電システムでは、コンデンサの直列接続・並列接続を切り替えることで、蓄電時に、高電圧で、高インピーダンスでインピーダンス整合して、エネルギーを蓄積する。一方、放電時は、ＩｏＴシステムなどに対して必要な電圧で、低インピーダンスでインピーダンス整合して、エネルギーを供給することができる。

＜蓄電装置にコンデンサを多数設ける例＞
上記は、蓄電装置１に２つのコンデンサを含む構成について説明したが、複数のコンデンサの数は２つに限られない。図１７は、４つのコンデンサを直列に接続する回路の実施例について説明する図である。

図１７は、４直並列切替えＩＣ９０の内部ブロック図である。

直並切替えスイッチ部６０は、図１０の直並切替えスイッチ部６と対応しており、スイッチ群６１、６２、６３で構成される。スイッチ群６１、６３は、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４を並列接続にするときにＯＮとなり、直列接続にするときにＯＦＦとなる。スイッチ群６２は、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４を直列接続にするときにＯＮとなり、並列接続にするときにＯＦＦとなる。

スイッチ８０は出力スイッチ部８に対応する。

直並切替えタイミング制御部５Ｄは、図１０の２つのコンデンサ切り替え用の直並列切替えタイミング制御部５Ｂと同様であるが、図１８のようにカスコード接続してコンデンサを多段直列接続する場合には、マスター側とスレーブ側の切替えをするための切替え回路５５が搭載されている。

図１８は、コンデンサ多段接続回路の実施例について説明する図である。

図１８において、コンデンサ多段接続回路９０Ｅは、４直並列切替えマスターＩＣ９１と、４直並列切替えスレーブＩＣ９２、９３、９４、９５で構成される。

マスターＩＣ９１に、図１７のマスター/スレーブ切替え回路５５を搭載することで、４つのＩＣ９２、９３、９４、９５はスレーブＩＣとしてカスコード接続できるよう構成し、それぞれの出力電圧Ｖｏｕｔ出力を４直並列切替えマスターＩＣ９１に接続でき多段接続が可能である。

このように、多段接続する場合、カスコード接続をマスタースレーブ方式で多段接続制御する。このように接続すると、より多段のコンデンサを接続することが出来、更なる高効率化が可能になる。

上記の実施形態において、本発明の蓄電装置は、高電圧、低電流で切替え電圧を検出でき、高電圧、低電流で動作して直並接続を切替え、高効率で電力を蓄電することが可能である。

なお、上記実施形態では、直並切替えタイミング制御部５が、ヒステリシス生成回路Ｈを内部に備えることで、制御信号φ１に対してヒストリシスを設けていたが、直並切替えタイミング制御部５でヒステリシスを設けることができれば、ヒステリシス生成回路は直並切替えタイミング制御部５以外に存在してもよい。

以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。

１，１Ｃ 蓄電装置
２ 発電素子
３ 負荷回路
４ 整流回路（整流部）
５，５Ｄ 直並切替えタイミング制御部（タイミング制御部）
６，６０ 直並切替えスイッチ部
７ 蓄電部
８ 出力スイッチ部（出力部）
９，９０，９０Ｅ 直並切替えＩＣ
３１ 通信モジュール
３２ センサー
５０ 直並列切替え制御部（電圧モニタ回路）
５１，５２ インバータ
６１，６２，６３ スイッチ群
９１ マスターＩＣ
９２，９３，９４，９５ スレーブＩＣ
１００ 蓄電システム
Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ（蓄電デバイス）
Ｈ ヒステリシス生成回路
Ｔｒ１，Ｔｒ３ ディプリージョントランジスタ
Ｔｒ２，Ｔｒ４ Ｎｃｈトランジスタ

特開２０１３－２３６５０６号公報

Claims (15)

1. 発電素子と負荷回路に接続される蓄電装置であって、
   複数の蓄電デバイスを有する蓄電部と、
   前記複数の蓄電デバイスの直並列を切り替えるよう制御するタイミング制御部と、
   前記タイミング制御部によって制御され、前記複数の蓄電デバイスの直並列を切り替える直並切替えスイッチ部と、を有し、
   前記タイミング制御部は、ヒステリシス生成回路を含むことでヒステリシスを設けて、切り替えのタイミングを制御し、
   前記ヒステリシス生成回路は、トランジスタと、抵抗と、インバータから成る
   ことを特徴とする蓄電装置。
2. 前記インバータは、抵抗と、Ｎチャンネルトランジスタの直列回路から成る
   ことを特徴とする請求項１に記載の蓄電装置。
3. 前記インバータは、ディプリージョントランジスタと、Ｎチャンネルトランジスタの直列回路から成る
   ことを特徴とする請求項１に記載の蓄電装置。
4. 前記直並切替えスイッチ部はアナログスイッチを有する
   ことを特徴とする請求項１乃至３のいずれか一項に記載の蓄電装置。
5. 前記蓄電装置は、前記負荷回路に出力電圧を出力する出力部を有しており、
   前記タイミング制御部、前記直並切替えスイッチ部、及び前記出力部のインピーダンスの合計が、前記発電素子の内部インピーダンス以上である
   ことを特徴とする請求項１乃至４のいずれか一項に記載の蓄電装置。
6. 前記タイミング制御部は、前記蓄電装置への入力電圧を監視する電圧モニタ回路を有しており、
   前記タイミング制御部が前記直並切替えスイッチ部を制御することで、蓄電動作のときに前記複数の蓄電デバイスを直列接続にして、監視されている前記入力電圧が第一の電圧に達した時点で並列接続にし、
   放電動作のときに、監視されている前記入力電圧が前記第一の電圧よりも低い第二の電圧に達した時点で、前記複数の蓄電デバイスを直列接続にする
   ことを特徴とする請求項１乃至５のいずれか一項に記載の蓄電装置。
7. 前記直並切替えスイッチ部は、直並切替えスイッチ機能を有する、複数の直並列切替えスレーブＩＣであり、
   前記タイミング制御部は、前記複数の直並列切替えスレーブＩＣの出力電圧がそれぞれ接続される、直並列切替えマスターＩＣであり、
   前記複数の直並列切替えスレーブＩＣは、カスコード接続されており、
   前記直並列切替えマスターＩＣは、前記複数の直並列切替えスレーブＩＣを、マスタースレーブ方式で多段制御する
   ことを特徴とする請求項１乃至６のいずれか一項に蓄電装置。
8. 電力を発電する発電素子と、
   前記発電素子に接続される整流部と、
   前記整流部の後段に接続される、請求項１乃至７のいずれか一項に記載の蓄電装置と、
   負荷回路と、を有している
   ことを特徴とする蓄電システム。
9. 前記負荷回路から前記蓄電装置に対して信号を送る
   ことを特徴とする請求項８に記載の蓄電システム。
10. 前記信号は、前記タイミング制御部の前記ヒステリシスの入力に対して電圧を変化させる信号である
    ことを特徴とする請求項９に記載の蓄電システム。
11. 前記発電素子による発電量は、発電電圧１０Ｖ～１０００Ｖであり、発電電流は５０ｎＡ～１００μＡである
    ことを特徴とする請求項８乃至１０のいずれか一項に記載の蓄電システム。
12. 前記発電素子は、変形及び振動による摩擦によって発電する発電素子である
    ことを特徴とする請求項８乃至１１のいずれか一項に記載の蓄電システム。
13. 前記発電素子は、変形及び振動によって発電する発電ゴムである
    ことを特徴とする請求項８乃至１１のいずれか一項に記載の蓄電システム。
14. 前記発電素子は、変形及び振動による圧力によって発電する発電素子である
    ことを特徴とする請求項８乃至１１のいずれか一項に記載の蓄電システム。
15. 前記発電素子は、変形及び振動による静電誘導によって発電する発電素子である
    ことを特徴とする請求項８乃至１１のいずれか一項に記載の蓄電システム。

Images