Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7101191B2 - アモルファスシリコン間隙充填を改善するための表面改質 - Google Patents
[go: Go Back, main page]

JP7101191B2 - アモルファスシリコン間隙充填を改善するための表面改質 - Google Patents

アモルファスシリコン間隙充填を改善するための表面改質 Download PDF

Info

Publication number
JP7101191B2
JP7101191B2 JP2019554800A JP2019554800A JP7101191B2 JP 7101191 B2 JP7101191 B2 JP 7101191B2 JP 2019554800 A JP2019554800 A JP 2019554800A JP 2019554800 A JP2019554800 A JP 2019554800A JP 7101191 B2 JP7101191 B2 JP 7101191B2
Authority
JP
Japan
Prior art keywords
substrate
feature
exposing
pretreatment process
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019554800A
Other languages
English (en)
Other versions
JP2020517097A (ja
Inventor
プラミット マンナ，
シーシー チアン，
アブヒジット バス マリック，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020517097A publication Critical patent/JP2020517097A/ja
Application granted granted Critical
Publication of JP7101191B2 publication Critical patent/JP7101191B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6512—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Element Separation (AREA)

Description

［０００１］本開示の例は、一般に、半導体製造プロセスに関し、より具体的には、アモルファスシリコン膜で半導体デバイスの高アスペクト比トレンチを間隙充填する方法、およびその方法により形成されるデバイスに関する。
［０００２］多くの半導体デバイスの製造プロセスでは、ボイドを発生させずに、例えば１０：１を超える高アスペクト比の狭いトレンチを充填する必要がある。そのようなプロセスの一例は、シャロートレンチアイソレーション（ＳＴＩ）であり、この場合、膜は、高品質である必要があり、またトレンチ全体にわたって非常に低いリーク電流を有する必要がある。半導体デバイス構造の寸法が縮小し続け、アスペクト比が増加するにつれて、後硬化プロセスが、ますます困難になり、充填されたトレンチ全体にわたって様々な組成を有する膜を生じさせる。
［０００３］アモルファスシリコン（ａ－Ｓｉ）は一般に酸化ケイ素（ＳｉＯ）やアモルファスカーボン（ａ－Ｃ）などの他の膜に比べて良好なエッチング選択性を提供するため、従来、アモルファスシリコン（ａ－Ｓｉ）が、半導体製造プロセスで使用されてきた。ただし、プラズマ化学気相堆積（ＰＥＣＶＤ）や共形堆積などの従来のａ－Ｓｉ堆積方法は、シームが高アスペクト比トレンチ内に形成されるため、高アスペクト比トレンチを間隙充填するために使用することができない。シームにより、側壁間のトレンチに１つ以上の間隙が形成され、後硬化プロセス中にさらに開く可能性がある。このようなシームと間隙は、最終的に、スループットの低下、あるいは半導体デバイスの故障さえも引き起こす。さらに、ａ－ＳｉのＰＥＣＶＤは、トレンチの底部にボイドを発生させる可能性があり、これもまた、半導体デバイスの故障を引き起こす可能性がある。
［０００４］さらに、高アスペクト比トレンチをａ－Ｓｉで間隙充填することが成功するかは、下にある表面の性質に依存する。例えば、下にある表面が、ヒドロキシ終端シリコン（Ｓｉ－ＯＨ）または水素終端シリコン（Ｓｉ－Ｈ）である場合、ミクロ多孔性とミクロボイドが観察された。
［０００５］したがって、シームおよびボイドのない膜成長を提供することができる、半導体デバイスの高アスペクト比トレンチを間隙充填する方法が、必要である。
［０００６］基板の表面を前処理することを含む、高アスペクト比トレンチなどの半導体デバイスフィーチャをアモルファスシリコン（ａ－Ｓｉ）膜で間隙充填する方法が、提供される。前処理は、下にあるヒドロキシ終端シリコン（Ｓｉ－ＯＨ）または水素終端シリコン（Ｓｉ－Ｈ）表面を、酸窒化物終端シリコン（Ｓｉ－ＯＮ）または窒化物終端シリコン（Ｓｉ－Ｎ）に改質し、その後のａ－Ｓｉ堆積を改良する。最初に、基板の第１の表面にフィーチャが形成された基板が、処理チャンバ内に配置される。次に、基板の表面を前処理して、その後のアモルファスシリコンの流動性堆積のために基板の表面を改良する。次に、流動性堆積プロセスが実行されて、流動性シリコン層を基板の表面上に堆積させる。本明細書で説明する方法は、一般に、高品質のアモルファスシリコン膜でフィーチャ間のシームのない間隙充填を実現する、共形シリコン堆積と流動性シリコン堆積のプロセスによって、全体的なエッチング選択性を向上させる。
［０００７］一例では、半導体デバイスを製造する方法が、開示されている。この方法は、側壁および底面を有する少なくとも１つのフィーチャが基板の表面に形成されている基板を、処理チャンバ内に配置することと、基板の表面に形成された少なくとも１つのフィーチャを、前処理プロセスに曝すことと、少なくとも１つのフィーチャを、流動性シリコン膜で充填することと、を含む。前処理プロセスは、基板の表面を不活性ガスに曝すことと、基板の表面を反応性プラズマに曝すことと、を含む。
［０００８］別の例では、半導体デバイスを製造する方法が、開示されている。この方法は、側壁および底面を有する少なくとも１つのフィーチャが基板の表面に形成されている基板を、処理チャンバ内に配置することと、基板の表面に形成された少なくとも１つのフィーチャを、前処理プロセスに曝すことと、少なくとも１つのフィーチャを、流動性シリコン膜で充填することと、を含む。前処理プロセスは、基板の表面を１種以上の反応性ラジカルに曝すことを含む。
［０００９］さらに別の例では、半導体デバイスが、開示されている。半導体デバイスは、側壁および底面を有する少なくとも１つのフィーチャが基板の表面に形成されている基板と、基板の表面ならびに少なくとも１つのフィーチャの側壁および底面の上に配置された酸窒化物終端シリコン層と、酸窒化物終端シリコン層の上に配置された流動性シリコン膜と、を含む。
［００１０］本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより詳細な説明が、実施例を参照することによって得られ、それらのいくつかが、添付の図面に示されている。しかしながら、添付の図面は、本開示の典型的な実施例のみを示し、したがって本開示の範囲を限定すると見なされるべきではなく、本開示は他の同等に有効な実施例を認め得ることに、留意されたい。
本明細書で説明される一例による方法を要約するフロー図である。 図１の方法による半導体デバイスの製造段階を示す。 図１の方法による半導体デバイスの製造段階を示す。 図１の方法による半導体デバイスの製造段階を示す。 一実施形態による処理チャンバの概略断面図である。
［００１４］理解を容易にするために、可能な場合には、図面に共通の同一の要素を示すために、同一の参照番号が使用されている。さらに、一つの実施例の要素は、本明細書で説明される他の実施例での利用のために有利に適合され得る。
［００１５］基板の表面を前処理して、下にあるヒドロキシ終端シリコン（Ｓｉ－ＯＨ）または水素終端シリコン（Ｓｉ－Ｈ）表面を、酸窒化物終端シリコン（Ｓｉ－ＯＮ）または窒化物終端シリコン（Ｓｉ－Ｎ）に改質し、その後のアモルファスシリコン（ａ－Ｓｉ）堆積を改良することを含む、高アスペクト比トレンチなどの半導体デバイスフィーチャをアモルファスシリコン（ａ－Ｓｉ）膜で間隙充填する方法が、提供される。最初に、基板の第１の表面にフィーチャが形成された基板が、処理チャンバ内に配置される。次に、基板の表面を前処理して、その後のアモルファスシリコンの流動性堆積のために基板の表面を改良する。次に、流動性堆積プロセスが実行されて、流動性シリコン層を基板の表面上に堆積させる。本明細書で説明する方法は、一般に、高品質のアモルファスシリコン膜でフィーチャ間のシームのない間隙充填を実現する、共形シリコン堆積と流動性シリコン堆積のプロセスによって、全体的なエッチング選択性を向上させる。
［００１６］図１は、アモルファスシリコン膜で半導体デバイスの高アスペクト比トレンチを間隙充填する方法１００を要約するフロー図である。図２Ａ～図２Ｃは、図１の方法１００による半導体デバイス２００の製造段階を示す。図２Ａ～図２Ｃに示されるような、アモルファスシリコン膜で半導体デバイス２００の高アスペクト比トレンチを間隙充填する段階に従って、方法１００が以下に説明される。以下の説明では、シリコン基板などの基板上に形成された高アスペクト比トレンチに言及する。しかしながら、本明細書で説明される方法は、他の半導体デバイスフィーチャ間の間隙充填にも適用可能である。フィーチャは、一般に、トレンチおよび円筒形ビアを含むがこれらに限定されない任意の適切な形状を有する。一般に、「フィーチャ」とは、意図的な表面不規則性を意味する。フィーチャの適切な例には、上部、２つの側壁および底部を有するトレンチ、上部および２つの側壁を有するピークが含まれるが、これらに限定されない。フィーチャは、任意の適切なアスペクト比、すなわちフィーチャの深さとフィーチャの幅の比率を有することができる。いくつかの例では、アスペクト比は、約５：１以上、約１０：１以上、約１５：１以上、約２０：１以上、約２５：１以上、約３０：１以上、約３５：１以上、または約４０：１以上である。
［００１７］方法１００は、図２Ａに示されるように、複数のフィーチャ２１２（トレンチとして示される）が基板２０８のシリコン含有層２１０に形成された基板２０８が、処理チャンバ内に配置される工程１０２で、始まる。基板２０８は、任意の適切なサイズおよび材料であってよく、例えば３００ｍｍ基板であってよい。フィーチャ２１２は、一般に、基板の表面２１３から深さ（Ｄ）の底面２１４まで延びている。フィーチャ２１２は、一般に、フィーチャ２１２の幅（Ｗ）を画定する第１の側壁２１６および第２の側壁２１８を含む。図２Ａに示されるように、基板２０８は、複数のフィーチャ２１２を有している。しかしながら、基板２０８は、１つ以上のフィーチャ２１２を有することができることが、予期されている。上述のように、基板２０８の表面のシリコン含有層２１０は、一般に、ヒドロキシまたは水素終端されており、これにより、しばしばミクロ多孔性およびミクロボイドの問題が生じる。
［００１８］工程１０４で、基板２０８上に流動性シリコン膜を堆積させる前であるが、フィーチャ２１２を有する基板２０８を処理チャンバ内に配置した後に、前処理プロセスを実行して、基板の表面２１３を前処理して、図２Ｂに示されるように、基板の表面２１３、側壁２１６、および底部２１４上に前処理された表面層２２０を形成することができる。工程１０４は、一般に、下にあるヒドロキシ終端シリコン（Ｓｉ－ＯＨ）または水素終端シリコン（Ｓｉ－Ｈ）の基板表面を酸窒化物終端シリコン（Ｓｉ－ＯＮ）または窒化物終端シリコン（Ｓｉ－Ｎ）に改質して、その後のａ－Ｓｉ堆積を改良する。以下で説明するように、様々な前処理プロセスを使用することができる。
［００１９］一例では、工程１０４の前処理プロセスは、一般に、基板の表面２１３およびその中に形成されたフィーチャ２１２を前処理混合ガスで処理することを、含む。前処理混合ガスは、一般に、水素ガス（Ｈ２）、アンモニア（ＮＨ３）、酸素ガス（Ｏ２）、および亜酸化窒素（Ｎ２Ｏ）のうちの少なくとも１つを含むがこれらに限定されない少なくとも反応性ガスを含む。ヘリウム（Ｈｅ）、アルゴン（Ａｒ）などのうちの少なくとも１つを含むがこれらに限定されない不活性ガスもまた、一般に、前処理混合ガスに供給される。基板の表面２１３を不活性ガスに曝すこと、および基板の表面を反応性プラズマに曝すことによって、基板の表面２１３は、酸窒化物または窒素終端シリコンの前処理された表面層２２０を含むように改質され、その後の流動性アモルファスシリコン堆積が改良され、したがって改良されたシームのない間隙充填がもたらされる。前処理混合ガスは、一般に、容量結合プラズマ（ＣＣＰ）源などの遠隔プラズマ源（ＲＰＳ）または他の適切な源によって供給される。
［００２０］別の例では、工程１０４の前処理プロセスは、一般に、基板の表面２１３およびその中に形成されたフィーチャ２１２を反応性ラジカルで処理することを、含む。反応性ラジカルは、イオンが除去されたプラズマからのラジカル種であってもよい。反応性ラジカルは、一般に、ＮＨ３、Ｈ２、Ｏ２、Ｎ２Ｏ、およびＮ２のうちの１つ以上を含むが、これらに限定されない。反応性ラジカルは、一般に、ＣＣＰ源などのＲＰＳ、または他の適切な源によって供給される。基板の表面２１３を反応性ラジカルに曝すことによって、基板の表面２１３は、酸窒化物または窒素終端シリコンの前処理された表面層２２０を含むように改質され、その後の流動性アモルファスシリコン堆積が改良され、したがって改良されたシームのない間隙充填がもたらされる。
［００２１］工程１０４の前処理プロセス中に、一般に、いくつかの処理パラメータが、調整されて、前処理プロセスが制御される。例えば、ＣＣＰ源を使用する場合、周波数は、１３．６メガヘルツ（ＭＨｚ）または２ＭＨｚである。処理チャンバ内の前処理プロセス圧力は、一般に、約１トール（Ｔ）から約５０Ｔの間、例えば５トールから約４０トール、例えば約１０トールから約３０トールである。前処理混合ガス内にプラズマを維持するために、一般に、約１０ワット（Ｗ）から約１０００Ｗの間のＲＦ電力が、印加される。前処理プロセスの温度は、一般に、摂氏約０度（℃）から約４００℃の間である。
［００２２］さらに別の例では、工程１０４の前処理プロセスは、一般に、基板の表面２１３およびその中に形成されたフィーチャ２１２を、アミノシランおよびクロロシランの少なくとも一方を使用した、Ｓｉ－ＯＨまたはＳｉ－Ｈ結合の化学的不動態化で処理することを、含む。アミノシランの例には、シランアミン（Ｈ５ＮＳｉ）および（３－アミノプロピル）トリエトキシシラン（ＡＰＴＥＳ）が含まれるが、これらに限定されない。クロロシランの例には、ＣｌＨ３Ｓｉが含まれるが、これに限定されない。アミノシランおよびクロロシランの少なくとも一方を使用して、基板の表面２１３に化学的不動態化を実行することによって、基板の表面２１３は、酸窒化物または窒素終端シリコンの前処理された表面層２２０を含むように改質され、その後の流動性アモルファスシリコン堆積が改良され、したがって改良されたシームのない間隙充填がもたらされる。
［００２３］さらに別の例では、工程１０４の前処理プロセスは、一般に、前述の前処理プロセスの任意の組み合わせを含む。
［００２４］工程１０６において、図２Ｃに示されるように、フィーチャ２１２は、流動性シリコン膜２２２で充填される。一例では、流動性シリコン膜２２２は、シリコンライナー層２２０上に接触して堆積される。流動性シリコン膜２２２は、一般に、約３０％を超える水素（Ｈ）濃度を有するアモルファスシリコンを含む。流動性シリコン膜２２２は、フィーチャ２１２内に実質的にシームが形成されないように、フィーチャ２１２内の残りの間隔を充填する。流動性シリコン膜２２２は、その全体が参照により本明細書に組み込まれ、以下で議論される、米国特許出願第６２／３５４，７４３号に記載されているプロセスなどの、任意の適切なプロセスによって堆積させることができる。
［００２５］一例では、流動性シリコン膜２２２は、ＰＥＣＶＤプロセスによって堆積される。一般に、ＰＥＣＶＤプロセスは、通常１つ以上の種を含む反応性ガスに基板の表面２１３を曝すことによって、開始する。例えば、反応性ガスは、一般に、第２の前駆体と、第１の前駆体の希釈ガスまたはキャリアガスとして使用されるプラズマガスとを含む。第２の前駆体は、一般に、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、およびテトラシラン（Ｓｉ４Ｈ１０）のうちの１つ以上を含む。プラズマガスは、一般に、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、水素ガス（Ｈ２）、クリプトン（Ｋｒ）、窒素ガス（Ｎ２）、酸素ガス（Ｏ２）、オゾン（Ｏ３）、またはアンモニア（ＮＨ３）のうちの１つ以上を含む。
［００２６］プラズマは、処理チャンバ内で生成または点火されてもよいし（例えば、直接プラズマ）、または処理チャンバの外部で生成されて、処理チャンバ内に流し込まれてもよい（例えば、遠隔プラズマ）。プラズマの点火に使用される高周波（ＲＦ）電力は、一般に、約１０ワット（Ｗ）から約２００Ｗの間である。流動性シリコン膜を堆積させるためのＰＥＣＶＤプロセス中、処理環境の温度は、一般に、約－１００℃から約５０℃の間であり、圧力は、一般に、約１トールから約１０トールの間である。
［００２７］流動性シリコン膜２２２は、一般に、フィーチャ２１２内の残りの間隔を充填するのに適した厚さである。フィーチャ２１２が約２０ｎｍの幅（Ｗ）を有する上述の例では、フィーチャ２１２内にシームのない間隙充填部を提供するために、流動性シリコン膜２２２は、一般に、約４ｎｍの厚さを有する。
［００２８］工程１０６の後に、流動性シリコン膜２２２の密度を高めるために、硬化および／またはアニーリング工程などのさらなる処理工程が、実行されてもよい。さらに、前洗浄などの工程が工程１０２、１０４、および１０６の前または間に実行されてもよいということが、予期されている。
［００２９］図３は、一実施形態による、処理チャンバ３００の概略断面図である。例示的な処理チャンバは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能である。以下に説明するチャンバは例示的なチャンバであり、他の製造業者からのチャンバを含む他のチャンバが、本開示の態様とともに使用されてもよく、または本開示の態様を達成するように変更されてもよいことを、理解されたい。
［００３０］プラズマ処理チャンバ３００は、チャンバ本体３０２、基板支持アセンブリ３０５、および基板支持アセンブリ３０５の向かい側に配置され、それらの間にプロセス容積部３０６を画定するガス分配アセンブリ３０４を含む。ガス分配アセンブリは、基板支持体３０５上に配置された基板３１０上への膜の堆積を促進するために、プラズマ処理チャンバ３００のプロセス容積部３０６にガスを均一に分配するように構成される。ガス分配アセンブリ３０４は、ハンガープレート３１９から吊るされたガス分配マニホールド３１８に、ガス流量コントローラ３２０からガスを供給するガス入口通路３１７を含む。ガス分配マニホールド３１８は、複数の穴またはノズル（図示せず）を含み、そこを通って処理中にガス混合物が、プロセス容積部３０６に注入される。ガス分配アセンブリ３０４が、ＲＦリターン３２２に接続されて、基板支持体３０８に印加されたＲＦエネルギーがプロセス容積部３０６内に電界を生成できるようにすることができ、電界は、基板３１０の処理のためのプラズマを生成するために使用される。電源３２０は、ＤＣエネルギー源を提供してもよく、一方、電源３２１は、プラズマ生成および／または基板３１０のチャッキングを促進するためにＲＦエネルギー源を提供してもよい。
［００３１］基板支持アセンブリ３０５は、基板支持体３０８、基部３１５、基部３１５を基板支持体１０８に接続するステム３１４、および駆動システム３０３を含む。基板支持アセンブリ３０５は、プラズマ処理チャンバ３００の内部容積部内に配置される。基板支持体３０８は、基板３１０を支持する上面３０９と、ステム３１４を基板支持体３０８に取り付けるための下面３１１とを有する。基板支持体３０８は、チャンバ本体３０２の外部に位置する駆動システム３０３に結合されたステム３１４によってプロセス容積部３０６内に移動可能に配置されている。ステム３１４および基部３１５は、駆動システム３０３およびベローズ（図示せず）に接続されて、基板支持体３０８を上昇、下降、および／または回転させることができる。
［００３２］処理中、プロセスガスが、処理チャンバ３００に供給されて、上述の態様に従って膜を堆積させる。
［００３３］前処理プロセスおよび流動性シリコン堆積などの上述の方法は、カリフォルニア州サンタクララのアプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能なＰｒｏｄｕｃｅｒ（登録商標）チャンバなどの単一のチャンバで実行されてもよいし、または上述のプロセスは、カリフォルニア州サンタクララのアプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能なＣｅｎｔｕｒａ（登録商標）などの、様々な機能を実行する複数のチャンバを備えるクラスタツールの様々なチャンバで実行されてもよい。
［００３４］本開示の例は、基板の表面を前処理して、下にあるＳｉ－ＯＨまたはＳｉ－Ｈ表面をＳｉ－ＯＮまたはＳｉ－Ｎに改質することを含む、高アスペクト比トレンチなどの半導体デバイスフィーチャをａ－Ｓｉ膜で間隙充填する方法を、提供する。下にある基板の表面の改質により、間隙充填が改善され、より具体的には、ミクロ多孔性の問題のない、シームおよびボイドのないａ－Ｓｉ間隙充填を有する半導体デバイスが得られる。より一般的には、本明細書で説明した例により、シリコン密度が増加し、均一性が向上し、最終的にデバイス機能が向上した半導体デバイスが得られる。
［００３５］上記は、本開示の実施例に向けられているが、本開示の基本的な範囲から逸脱することなく、本開示の他のさらなる実施例を考え出すこともでき、本開示の範囲は、以下の特許請求の範囲によって決定される。

Claims (13)

  1. 半導体デバイスを製造する方法であって、
    側壁および底面を有する少なくとも１つのフィーチャが基板の表面に形成された前記基板を、配置することと、
    前記基板の前記表面に形成された前記少なくとも１つのフィーチャを、
    前記基板の前記表面を不活性ガスに曝すことと、
    前記基板の前記表面を反応性プラズマに曝すことと、
    を含む前処理プロセスに曝すことと、
    前記少なくとも１つのフィーチャを流動性シリコン膜で充填することと、
    を含む方法。
  2. 前記不活性ガスが、ヘリウムおよびアルゴンのうちの１つ以上を含む、請求項１に記載の方法。
  3. 前記反応性プラズマが、水素ガスおよびアンモニアのうちの１つ以上を含む、請求項１に記載の方法。
  4. 前記基板の前記表面に形成された前記少なくとも１つのフィーチャを前記前処理プロセスに曝す前の前記基板の前記表面が、ヒドロキシまたは水素終端シリコンである、請求項１に記載の方法。
  5. 前記基板の前記表面に形成された前記少なくとも１つのフィーチャを前記前処理プロセスに曝した後の前記基板の前記表面が、酸窒化物終端シリコンまたは窒素終端シリコンである、請求項４に記載の方法。
  6. 前記基板の前記表面に形成された前記少なくとも１つのフィーチャを前記前処理プロセスに曝すことが、摂氏０度と摂氏４００度の間の温度で行われる、請求項１に記載の方法。
  7. 前記基板の前記表面に形成された前記少なくとも１つのフィーチャを前記前処理プロセスに曝すことが、１トールと５０トールの間の圧力で行われる、請求項１に記載の方法。
  8. 前記基板の前記表面に形成された前記少なくとも１つのフィーチャを前記前処理プロセスに曝すことが、１０ワットと１０００ワットの間の電力で行われる、請求項１に記載の方法。
  9. 前記基板の前記表面に形成された前記少なくとも１つのフィーチャを前記前処理プロセスに曝すことが、１３．６メガヘルツまたは２メガヘルツの周波数で行われる、請求項１に記載の方法。
  10. 半導体デバイスを製造する方法であって、
    側壁および底面を有する少なくとも１つのフィーチャが基板の表面に形成された前記基板を、提供することと、
    前記基板の前記表面に形成された前記少なくとも１つのフィーチャを、
    前記基板の前記表面を１種以上の反応性ラジカルに曝すこと
    を含む前処理プロセスに、曝すことと、
    前記少なくとも１つのフィーチャを流動性シリコン膜で充填することと、
    を含む方法。
  11. 前記１種以上の反応性ラジカルが、アンモニア、水素、酸素、亜酸化窒素、および窒素からなる群から選択される、請求項１０に記載の方法。
  12. 前記基板の前記表面に形成された前記少なくとも１つのフィーチャを前記前処理プロセスに曝す前の前記基板の前記表面が、ヒドロキシまたは水素終端シリコンである、請求項１０に記載の方法。
  13. 前記基板の前記表面に形成された前記少なくとも１つのフィーチャを前記前処理プロセスに曝した後の前記基板の前記表面が、酸窒化物終端シリコンまたは窒素終端シリコンである、請求項１２に記載の方法。
JP2019554800A 2017-04-07 2018-03-27 アモルファスシリコン間隙充填を改善するための表面改質 Active JP7101191B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762482736P 2017-04-07 2017-04-07
US62/482,736 2017-04-07
PCT/US2018/024502 WO2018187083A1 (en) 2017-04-07 2018-03-27 Surface modification to improve amorphous silicon gapfill

Publications (2)

Publication Number Publication Date
JP2020517097A JP2020517097A (ja) 2020-06-11
JP7101191B2 true JP7101191B2 (ja) 2022-07-14

Family

ID=63711855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019554800A Active JP7101191B2 (ja) 2017-04-07 2018-03-27 アモルファスシリコン間隙充填を改善するための表面改質

Country Status (5)

Country Link
US (2) US10483102B2 (ja)
JP (1) JP7101191B2 (ja)
KR (2) KR102579245B1 (ja)
CN (1) CN110431660B (ja)
WO (1) WO2018187083A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110431661B (zh) * 2017-03-31 2023-09-22 应用材料公司 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
US12014950B2 (en) 2020-09-30 2024-06-18 Changxin Memory Technologies, Inc. Method for forming semiconductor structure and semiconductor structure
JP7590078B2 (ja) 2021-01-20 2024-11-26 東京エレクトロン株式会社 シリコン含有膜の形成方法及び処理装置
CN117546277A (zh) * 2021-08-23 2024-02-09 株式会社国际电气 半导体装置的制造方法、基板处理方法、基板处理装置以及程序
TW202413680A (zh) * 2022-09-16 2024-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 間隙填充方法及製程總成
US20260011558A1 (en) * 2024-07-02 2026-01-08 Applied Materials, Inc. Gap fill methods in high aspect ratio features

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042819A (ja) 2005-08-02 2007-02-15 Denso Corp 半導体装置およびその製造方法
JP2008500742A (ja) 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド 高誘電率誘電材料への酸窒化シリコン層の形成
JP2009516906A (ja) 2005-06-21 2009-04-23 アプライド マテリアルズ インコーポレイテッド 光励起堆積プロセス中にシリコン含有材料を形成する方法
JP2012216632A (ja) 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法、及び素子分離方法
JP2014086730A (ja) 2012-10-18 2014-05-12 Spts Technologies Ltd アモルファスシリコンフィルムを堆積する方法
US20150099342A1 (en) 2013-10-04 2015-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of Forming a Trench Structure
JP2016096331A (ja) 2014-10-29 2016-05-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 流動性膜の硬化浸透深度の改善及び応力調整
WO2016104292A1 (ja) 2014-12-25 2016-06-30 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
JP2016181608A (ja) 2015-03-24 2016-10-13 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498383B2 (en) * 2001-05-23 2002-12-24 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
JP3872071B2 (ja) * 2004-05-19 2007-01-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
TWI240328B (en) * 2004-08-27 2005-09-21 Univ Nat Cheng Kung Pretreatment process of substrate in micro-nano imprinting technology
JP4249765B2 (ja) * 2006-07-05 2009-04-08 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7999355B2 (en) * 2008-07-11 2011-08-16 Air Products And Chemicals, Inc. Aminosilanes for shallow trench isolation films
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US7825040B1 (en) * 2009-06-22 2010-11-02 Asm Japan K.K. Method for depositing flowable material using alkoxysilane or aminosilane precursor
TWI579916B (zh) * 2009-12-09 2017-04-21 諾菲勒斯系統公司 整合可流動氧化物及頂蓋氧化物之新穎間隙填充
US8728956B2 (en) * 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US7947551B1 (en) * 2010-09-28 2011-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure
US8664127B2 (en) * 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US8685867B1 (en) * 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US20120149213A1 (en) * 2010-12-09 2012-06-14 Lakshminarayana Nittala Bottom up fill in high aspect ratio trenches
US8592328B2 (en) * 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US9330939B2 (en) 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9177780B2 (en) 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
US9362133B2 (en) * 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US9754779B1 (en) * 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008500742A (ja) 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド 高誘電率誘電材料への酸窒化シリコン層の形成
JP2009516906A (ja) 2005-06-21 2009-04-23 アプライド マテリアルズ インコーポレイテッド 光励起堆積プロセス中にシリコン含有材料を形成する方法
JP2007042819A (ja) 2005-08-02 2007-02-15 Denso Corp 半導体装置およびその製造方法
JP2012216632A (ja) 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法、及び素子分離方法
JP2014086730A (ja) 2012-10-18 2014-05-12 Spts Technologies Ltd アモルファスシリコンフィルムを堆積する方法
US20150099342A1 (en) 2013-10-04 2015-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of Forming a Trench Structure
JP2016096331A (ja) 2014-10-29 2016-05-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 流動性膜の硬化浸透深度の改善及び応力調整
WO2016104292A1 (ja) 2014-12-25 2016-06-30 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
JP2016181608A (ja) 2015-03-24 2016-10-13 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置

Also Published As

Publication number Publication date
CN110431660B (zh) 2023-09-29
KR20190128678A (ko) 2019-11-18
US10483102B2 (en) 2019-11-19
CN110431660A (zh) 2019-11-08
KR102616070B1 (ko) 2023-12-19
WO2018187083A1 (en) 2018-10-11
US10643841B2 (en) 2020-05-05
KR102579245B1 (ko) 2023-09-14
US20200075329A1 (en) 2020-03-05
JP2020517097A (ja) 2020-06-11
US20180294154A1 (en) 2018-10-11
KR20230132639A (ko) 2023-09-15

Similar Documents

Publication Publication Date Title
US10699903B2 (en) Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
JP7101191B2 (ja) アモルファスシリコン間隙充填を改善するための表面改質
KR102757602B1 (ko) 실리콘-함유 막들의 원자층 증착에서의 선택적인 억제
TWI897943B (zh) 接縫減輕及間隙填充用整合式襯墊
KR102896244B1 (ko) 유전체 막의 기하학적으로 선택적인 증착
US12451346B2 (en) Modulated atomic layer deposition
US12417943B2 (en) Reducing intralevel capacitance in semiconductor devices
JP7712351B2 (ja) 窒化ケイ素膜の多層堆積及び処理
TW202412066A (zh) 低溫氧化矽間隙填充
KR20220068484A (ko) 박막 증착 방법
US20250207246A1 (en) Reducing capacitance in semiconductor devices
TWI919505B (zh) 調變之原子層沉積

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220704

R150 Certificate of patent or registration of utility model

Ref document number: 7101191

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250