Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7103210B2 - シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ - Google Patents
[go: Go Back, main page]

JP7103210B2 - シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ - Google Patents

シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ Download PDF

Info

Publication number
JP7103210B2
JP7103210B2 JP2018245106A JP2018245106A JP7103210B2 JP 7103210 B2 JP7103210 B2 JP 7103210B2 JP 2018245106 A JP2018245106 A JP 2018245106A JP 2018245106 A JP2018245106 A JP 2018245106A JP 7103210 B2 JP7103210 B2 JP 7103210B2
Authority
JP
Japan
Prior art keywords
wafer
silicon
less
epitaxial layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018245106A
Other languages
English (en)
Other versions
JP2020107729A (ja
Inventor
昌幸 石橋
吉田みどり
大介 丸岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018245106A priority Critical patent/JP7103210B2/ja
Priority to KR1020217016880A priority patent/KR102508209B1/ko
Priority to CN201980086166.0A priority patent/CN113302718B/zh
Priority to PCT/JP2019/030720 priority patent/WO2020136972A1/ja
Priority to US17/296,279 priority patent/US12119375B2/en
Priority to DE112019006415.0T priority patent/DE112019006415T5/de
Publication of JP2020107729A publication Critical patent/JP2020107729A/ja
Application granted granted Critical
Publication of JP7103210B2 publication Critical patent/JP7103210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0254—Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/129—Preparing bulk and homogeneous wafers by polishing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/40—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections
    • H10P95/402—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/14—Preparing bulk and homogeneous wafers by setting crystal orientation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Description

本発明は、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハに関するものである。
｛１１０｝面を主面とするシリコンウェーハを用いると、ｐＭＯＳトランジスターにおいてキャリア移動度が｛１００｝面を主面とするウェーハよりも高いことから、ｐＭＯＳトランジスターを高速化できることが知られている。一方、エピタキシャルウェーハは、エピタキシャル層の欠陥が極めて少ないことから高性能デバイスの素材として用いられている。このため、｛１１０｝面を主面としたエピタキシャルウェーハは、ＭＰＵ等の高性能デバイスの素材として期待される（特許文献１）。
特開２００９－３０２１４０号公報
しかしながら、｛１１０｝面を主面とするエピタキシャルウェーハでは、エピタキシャル成長で形成される、幅１００μｍ程度、高さ１０ｎｍ程度の表面の凹凸形状の段差状微小欠陥が発生しやすく、微分干渉コントラスト（Differential Interference Contrast，ＤＩＣ）法により検出されるＤＩＣ欠陥が大きくなるという問題がある。なお、ＤＩＣ法は、ウェーハ表面の高さ又は深さが所定の閾値、例えば、２ｎｍを超えた凹凸形状の段差状微小欠陥の個数を検出することができる方法であり、この種の段差状微小欠陥は、幅３０～２００μｍ、高さ２～９０ｎｍ程度の欠陥であり、他の検出モードでは検出されにくい欠陥である。
本発明が解決しようとする課題は、ＤＩＣ欠陥を抑制することができるシリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハを提供することである。
本発明は、｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶ウェーハの前記主面に、エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法において、
前記シリコン単結晶ウェーハの温度を１１４０℃～１１６５℃とし、０．５μｍ／分～１．７μｍ／分の成長速度で前記エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法である。
シリコン単結晶ウェーハの主面は、｛１１０｝面からのオフアングルが０度超、１度未満の面であることがより好ましい。
前記エピタキシャル層を気相成長させたのち、前記エピタキシャル層の表面を鏡面研磨してもよい。この場合、粒径が２０ｎｍ以下の砥粒を含む研磨液を用いて、研磨代を０超、０．２μｍ以下として鏡面研磨することがより好ましい。
本発明は、｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶基板にエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、
微分干渉コントラスト法を用いて観察される、前記エピタキシャル層の表面の微小段差欠陥が、１．５個／３００ｍｍウェーハ以下であり、
白色顕微鏡を用いて観察される、前記エピタキシャル層の表面粗さのＰＶ値が、１０ｎｍ未満であるシリコンエピタキシャルウェーハである。
シリコン単結晶ウェーハの主面は、｛１１０｝面からのオフアングルが０度超、１度未満の面であることがより好ましい。
前記エピタキシャル層の表面のヘイズレベル（ＳＰ２，ＤＷＯモードで測定）が０．４ｐｐｍ以下であることがより好ましい。
前記シリコン単結晶ウェーハは、ボロンが添加され、抵抗率が１ｍΩ・ｃｍ～１００ｍΩ・ｃｍに調整されたウェーハであることがより好ましい。
本発明によれば、ＤＩＣ欠陥を抑制することができるシリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハを提供することができる。
本発明の実施例１～６と比較例１～６の成長速度及び成長温度（ウェーハ温度）を示すグラフである。 ウェーハの温度及び成長速度とＤＩＣ欠陥との関係を示すグラフである。
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の実施例１～６と比較例１～６の成長速度及び成長温度（ウェーハ温度）を示すグラフである。
本実施形態のシリコンエピタキシャルウェーハの製造方法は、｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶ウェーハの前記主面に、エピタキシャル層を気相成長させるものである。主面の、｛１１０｝面からのオフアングルが１度以上であるウェーハは、キャリア移動度が高いといったデバイス特性が不十分となるので、本実施形態の製造方法を適用して好ましいウェーハは、｛１１０｝面からのオフアングルが０度の面を主面とするシリコン単結晶ウェーハ、又は｛１１０｝面からのオフアングルが０度超、１度未満の面を主面とするシリコン単結晶ウェーハである。特に、｛１１０｝面からのオフアングルが０度超、１度未満の面を主面とするシリコン単結晶ウェーハを用いると、ＤＩＣ欠陥のみならず、エピタキシャル層の表面粗さのＰＶ値をより小さくすることができる。
本実施形態のシリコンエピタキシャルウェーハの製造方法は、上述した結晶面を有するシリコン単結晶ウェーハの主面に、エピタキシャル層を気相成長させるにあたり、ウェーハの温度とエピタキシャル層の成長速度とを、ウェーハの温度を１１４０℃～１１６５℃とし、エピタキシャル層の成長速度を０．５μｍ／分～１．７μｍ／分とする条件で行う。より具体的には、図１の実施例１～実施例６に示す範囲であり、１１４０℃×０．５μｍ
／分～１１６５℃×１．７μｍ／分の範囲である。ウェーハの温度は、気相成長装置のチャンバ内に投入されたウェーハの実温度であり、加熱ランプへの供給電力などにより制御される。また、エピタキシャル層の成長速度は、ウェーハの主面に形成されるエピタキシャル層の単位時間当たりの膜厚であり、気相成長装置のチャンバ内に供給する反応ガス（たとえば四塩化ケイ素ＳｉＣｌ４やトリクロロシランＳｉＨＣｌ３など）の単位時間当たりの濃度（原料ガスの濃度と流量）により制御される。
本発明者らが、ウェーハの温度及び成長速度とＤＩＣ欠陥との関係を調べたところ、図２に示す知見が得られた。図２は、エピタキシャル層の成長速度を相対的に遅い条件と早い条件の２水準とし、これらの２水準のそれぞれについてウェーハの温度を相対的に高い温度と低い温度の２水準とした条件で、エピタキシャル層を形成した場合のＤＩＣ欠陥の結果を示すグラフである。これによれば、エピタキシャル層の成長速度を相対的に早く設定した場合は、ウェーハの温度を低く設定するほどＤＩＣ欠陥は少なくなり、逆にエピタキシャル層の成長速度を相対的に遅く設定して場合は、ウェーハの温度を高く設定するほどＤＩＣ欠陥は少なくなる。したがって、エピタキシャル層の成長速度を相対的に遅い速度とされる０．５μｍ／分～１．７μｍ／分の条件で行う場合には、ウェーハの温度を相対的に高いとされる１１４０℃～１１６５℃とすることが好ましい。このような条件で製造すると、微分干渉コントラスト法を用いて観察される、エピタキシャル層の表面の微小段差欠陥が、１．５個／３００ｍｍウェーハ以下であり、白色顕微鏡を用いて観察される、エピタキシャル層の表面粗さのＰＶ値が、１０ｎｍ未満であるシリコンエピタキシャルウェーハを得ることができる。
本実施形態のシリコンエピタキシャルウェーハの製造方法において、エピタキシャル層を気相成長させたのち、エピタキシャル層の表面を鏡面研磨してもよい。この場合、たとえば粒径が２０ｎｍ以下の砥粒を含む研磨液を用いて、研磨代を０超、０．２μｍ以下として鏡面研磨することができる。エピタキシャル層の表面を鏡面研磨することで、エピタキシャル層の表面のヘイズレベル（ＳＰ２，ＤＷＯモードで測定）が０．４ｐｐｍ以下であるシリコンエピタキシャルウェーハを得ることができる。
なお、ゲッタリング効果を得るために、シリコン単結晶ウェーハは、ボロンが添加され、抵抗率が１ｍΩ・ｃｍ～１００ｍΩ・ｃｍに調整されたウェーハであってもよい。
以下、本発明の実施例１～６及び比較例１～６により本発明をさらに詳細に説明する。
ＣＺ法を用いたシリコン単結晶引き上げ装置により、主軸方位が＜１１０＞、直径３０５ｍｍのｐ型シリコン単結晶インゴットを製造した。このインゴットを、直径３００ｍｍに外周研削した後、ノッチ加工を施し、抵抗率が１～１００ｍΩｃｍのブロックを複数切り出した。このブロックを、ワイヤーソーを用い、｛１１０｝面の傾きが、傾斜方位＜１００＞に対するオフアングル０度と０．３５度となるようにスライスした。
このウェーハを、面取、ラッピング、仕上げ面取り、エッチング、両面研磨、テープ面取り、エッジの鏡面研磨、表面の片面研磨の順に加工して鏡面研磨ウェーハを得た。なお、工程間の洗浄処理の記述は省略するが、通常のウェーハ加工プロセスと同様に洗浄処理した。このようにして得られたシリコン単結晶ウェーハの表面に、枚葉式ＣＶＤ装置（アプライドマテリアル社製センチュラ）を用いて厚み４μｍのシリコン単結晶エピタキシャル層を成長させた。この際の実施例１～６及び比較例１～６の成長速度と成長温度（ウェーハ温度）の各条件は、表1に示すとおりに設定した。
ＣＶＤ装置から取り出したウェーハは、ただちにＳＣ－１洗浄液でパッシベーション処理した。得られたエピタキシャルウェーハの一部は、片面研磨装置と、粒径が２０ｎｍ以下の砥粒を含む研磨液とを用い、エピタキシャル面の表面を０超、０．２μｍ以下だけ研磨した。
得られたエピタキシャルウェーハについて、ＤＩＣ欠陥密度、表面粗さのＰＶ値、ヘイズ値をそれぞれ測定した。その結果を表１に示す。
Figure 0007103210000001
《ＤＩＣ欠陥密度》
エピタキシャル層の表面の微小段差欠陥密度の測定は、微分干渉コントラスト（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｉｎｔｅｒｆｅｒｅｎｃｅ Ｃｏｎｔｒａｓｔ、ＤＩＣ）法により測定した。具体的には、ウェーハ表面検査装置（ＫＬＡ－Ｔｅｎｃｏｒ社製、Ｓｕｒｆｓｃａｎ ＳＰ３）を用いて、ＤＩＣモード（ＤＩＣ法による測定モード）により測定した。測定にあたって、凹凸形状の段差状微小欠陥の高さの閾値を３ｎｍに設定し、この閾値を超える段差状微小欠陥の個数（３００ｍｍウェーハ1枚当たり）を求めた。
《表面粗さＰＶ値》
エピタキシャル層の表面の粗さを示すＰＶ値（Peak to Valley）は、白色顕微鏡により求めた。白色顕微鏡は、ＬＥＤビームをハーフミラーで分け、参照面と試料面に照射するとともに、これをＺ方向に振りながら、参照面から戻ってきたビームと試料面から戻ってきたビームとの干渉が一番強くなるところを焦点位置として結像し、３Ｄ像を得るものである。
《ヘイズ値》
エピタキシャル層の表面のヘイズ値の測定は、表面検査装置（ＫＬＡ－Ｔｅｎｃｏｒ社製、Ｓｕｒｆｓｃａｎ ＳＰ２）を用いて、ＤＷＯモード（Ｄａｒｋ Ｆｉｅｌｄ Ｗｉｄｅ Ｏｂｌｉｑｕｅモード、暗視野ワイド斜め入射モード）により測定した。
《考察》
表１の実施例１～６に示すように、上述した結晶面を有するシリコン単結晶ウェーハの主面に、エピタキシャル層を気相成長させるにあたり、ウェーハの温度とエピタキシャル層の成長速度とを、ウェーハの温度を１１４０℃～１１６５℃とし、エピタキシャル層の成長速度を０．５μｍ／分～１．７μｍ／分とする条件で行うと、ＤＩＣ欠陥密度を３００ｍｍウェーハ１枚当たり１．５個以下にすることができるとともに、表面粗さのＰＶ値を１０ｎｍ未満にすることができる。このとき、シリコン単結晶ウェーハの主面が、｛１１０｝面からのオフアングルが０度超、１度未満の面、具体的には０．３５度であるウェーハについては、表面粗さのＰＶ値を４ｎｍ以下までさらに向上させることができる。
さらに、エピタキシャル層の表面を鏡面研磨したウェーハについては、鏡面研磨前のヘイズレベルが０．４ｐｐｍ程度であるのに対し、ヘイズレベルを０．０３ｐｐｍ程度まで向上させることができるので、パーティクルカウンターによるＬＰＤ（Light Point Defects、輝点欠陥）等の品質管理が可能となる。
これに対して、エピタキシャル層の成長条件のうちウェーハの温度が１１４０℃よりも低い比較例１～４や、エピタキシャル層の成長速度が１．７μｍ／分よりも早い比較例５～６は、ＤＩＣ欠陥密度が著しく大きくなる。

Claims (8)

  1. ｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶ウェーハの前記主面に、エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法において、
    前記シリコン単結晶ウェーハの温度を１１４０℃～１１６５℃とし、０．５μｍ／分～１．７μｍ／分の成長速度で前記エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法。
  2. シリコン単結晶ウェーハの主面は、｛１１０｝面からのオフアングルが０度超、１度未満の面である請求項１に記載のシリコンエピタキシャルウェーハの製造方法。
  3. 前記エピタキシャル層を気相成長させたのち、前記エピタキシャル層の表面を鏡面研磨する請求項１又は２に記載のシリコンエピタキシャルウェーハの製造方法。
  4. 粒径が２０ｎｍ以下の砥粒を含む研磨液を用いて、研磨代を０超、０．２μｍ以下として鏡面研磨する請求項３に記載のシリコンエピタキシャルウェーハの製造方法。
  5. ｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶基板にエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、
    微分干渉コントラスト法を用いて観察される、前記エピタキシャル層の表面の微小段差欠陥が、１．５個／３００ｍｍウェーハ以下であり、
    白色顕微鏡を用いて観察される、前記エピタキシャル層の表面粗さのＰＶ値が、１０ｎｍ未満であるシリコンエピタキシャルウェーハ。
  6. シリコン単結晶基板の主面は、｛１１０｝面からのオフアングルが０度超、１度未満の面である請求項５に記載のシリコンエピタキシャルウェーハ。
  7. 前記エピタキシャル層の表面のヘイズレベル（ＳＰ２，ＤＷＯモードで測定）が０．４ｐｐｍ以下である請求項５又は６に記載のシリコンエピタキシャルウェーハ。
  8. 前記シリコン単結晶基板は、ボロンが添加され、抵抗率が１ｍΩ・ｃｍ～１００ｍΩ・ｃｍに調整されたウェーハである請求項５～７のいずれか一項に記載のシリコンエピタキシャルウェーハ。
JP2018245106A 2018-12-27 2018-12-27 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ Active JP7103210B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018245106A JP7103210B2 (ja) 2018-12-27 2018-12-27 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
KR1020217016880A KR102508209B1 (ko) 2018-12-27 2019-08-05 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
CN201980086166.0A CN113302718B (zh) 2018-12-27 2019-08-05 硅外延晶片的制造方法和硅外延晶片
PCT/JP2019/030720 WO2020136972A1 (ja) 2018-12-27 2019-08-05 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
US17/296,279 US12119375B2 (en) 2018-12-27 2019-08-05 Silicon epitaxial wafer production method and silicon epitaxial wafer
DE112019006415.0T DE112019006415T5 (de) 2018-12-27 2019-08-05 Siliziumepitaxialwaferherstellungsverfahren und siliziumepitaxialwafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018245106A JP7103210B2 (ja) 2018-12-27 2018-12-27 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JP2020107729A JP2020107729A (ja) 2020-07-09
JP7103210B2 true JP7103210B2 (ja) 2022-07-20

Family

ID=71127900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018245106A Active JP7103210B2 (ja) 2018-12-27 2018-12-27 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Country Status (6)

Country Link
US (1) US12119375B2 (ja)
JP (1) JP7103210B2 (ja)
KR (1) KR102508209B1 (ja)
CN (1) CN113302718B (ja)
DE (1) DE112019006415T5 (ja)
WO (1) WO2020136972A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102805851B1 (ko) * 2022-08-11 2025-05-12 충북대학교 산학협력단 Puf 보안 소자의 제조방법 및 puf 보안 소자
JP2025141255A (ja) * 2024-03-15 2025-09-29 信越半導体株式会社 シリコン基板の熱処理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001253797A (ja) 2000-03-09 2001-09-18 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2007204286A (ja) 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
WO2009150896A1 (ja) 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
JP2011243845A (ja) 2010-05-20 2011-12-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2012043892A (ja) 2010-08-17 2012-03-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP2015162522A (ja) 2014-02-26 2015-09-07 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138168A (ja) * 1998-10-29 2000-05-16 Shin Etsu Handotai Co Ltd 半導体ウェーハ及び気相成長装置
US6362510B1 (en) * 1998-12-07 2002-03-26 Advanced Micro Devices, Inc. Semiconductor topography having improved active device isolation and reduced dopant migration
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2008091887A (ja) 2006-09-05 2008-04-17 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法
JP5023900B2 (ja) 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JP2008204286A (ja) * 2007-02-21 2008-09-04 Communication Design:Kk モチベーション管理装置及びモチベーション管理システム
JP2009302140A (ja) 2008-06-10 2009-12-24 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
JP2012174935A (ja) 2011-02-22 2012-09-10 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JP2013037920A (ja) * 2011-08-09 2013-02-21 Stanley Electric Co Ltd 照明装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001253797A (ja) 2000-03-09 2001-09-18 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2007204286A (ja) 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
WO2009150896A1 (ja) 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
JP2011243845A (ja) 2010-05-20 2011-12-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2012043892A (ja) 2010-08-17 2012-03-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP2015162522A (ja) 2014-02-26 2015-09-07 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ

Also Published As

Publication number Publication date
KR20210082529A (ko) 2021-07-05
CN113302718A (zh) 2021-08-24
DE112019006415T5 (de) 2021-09-09
KR102508209B1 (ko) 2023-03-08
US20220028969A1 (en) 2022-01-27
JP2020107729A (ja) 2020-07-09
CN113302718B (zh) 2024-04-09
US12119375B2 (en) 2024-10-15
WO2020136972A1 (ja) 2020-07-02

Similar Documents

Publication Publication Date Title
JP5212472B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN105378894B (zh) 外延晶片的制造方法
CN1936111B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN101597795A (zh) 具有<110>晶体取向的经外延涂布的硅晶片及其制造方法
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6013410B2 (ja) Ｇａ２Ｏ３系単結晶基板
WO2021132491A1 (ja) Ｉｉｉ族窒化物単結晶基板およびその製造方法
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JP7103210B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP4244411B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN110140195A (zh) 硅晶圆的研磨方法、硅晶圆的制造方法和硅晶圆
JP5359991B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
US20200388492A1 (en) METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER
CN111051581A (zh) 碳化硅外延晶片
JP2009302140A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP7629589B2 (ja) エピタキシャルウェーハの製造方法
Ishikawa et al. Dislocation formation in epitaxial film by propagation of shallow dislocations on 4H-SiC substrate
US11769697B2 (en) Wafer evaluation method
JP6505995B2 (ja) Ｇａ２Ｏ３系単結晶基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220620

R150 Certificate of patent or registration of utility model

Ref document number: 7103210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250