JP7103848B2 - Semiconductor device and how to start the semiconductor device - Google Patents
Semiconductor device and how to start the semiconductor device Download PDFInfo
- Publication number
- JP7103848B2 JP7103848B2 JP2018099728A JP2018099728A JP7103848B2 JP 7103848 B2 JP7103848 B2 JP 7103848B2 JP 2018099728 A JP2018099728 A JP 2018099728A JP 2018099728 A JP2018099728 A JP 2018099728A JP 7103848 B2 JP7103848 B2 JP 7103848B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- starting
- unidirectional element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
特許法第30条第2項適用 平成30年1月16日にラピスセミコンダクダ株式会社の顧客事業所にて試供品を配布Application of Article 30, Paragraph 2 of the Patent Law On January 16, 2018, free samples were distributed at the customer offices of Lapis Semicondakuda Co., Ltd.
本発明は、半導体装置及び半導体装置の起動方法に関するものである。 The present invention relates to a semiconductor device and a method of starting a semiconductor device.
近年、半導体を用いた各種の装置では、基準電圧発生回路を備えて、外部電源の外部電圧を降圧した基準電圧を発生させている。この基準電圧発生回路の一例として、ダイオード等の一方向に電流が流れる2個の一方向性素子を用いて、所謂バンドギャップ電圧に基づき、安定した所定の電圧を形成するバンドギャップリファレンス(Band Gap Reference:BGR)回路が知られている。また、2個の一方向性素子の各々に流れる電流差に基づいて、所定電圧を安定させる差動アンプを用いた基準電圧発生回路の差動段に起動電流を供給する技術も知られている。例えば、バンドギャップリファレンス回路の差動段の双方に起動電流を供給する技術が知られている(特許文献1参照)。 In recent years, various devices using semiconductors are provided with a reference voltage generation circuit to generate a reference voltage obtained by stepping down the external voltage of an external power source. As an example of this reference voltage generation circuit, a bandgap reference (Band Gap) that forms a stable predetermined voltage based on a so-called bandgap voltage by using two unidirectional elements such as a diode in which a current flows in one direction. A Reference (BGR) circuit is known. Further, there is also known a technique of supplying a starting current to the differential stage of a reference voltage generating circuit using a differential amplifier that stabilizes a predetermined voltage based on the current difference flowing through each of the two unidirectional elements. .. For example, a technique of supplying a starting current to both differential stages of a bandgap reference circuit is known (see Patent Document 1).
しかしながら、バンドギャップリファレンス回路の差動段の一方に起動電流を供給する場合、製造時の素子のバラつきなどにより差動段にかかる電流差が大きくなったり、安定した所定の電圧に到達するまでの立ち上がり時間を要する場合がある。また、バンドギャップリファレンス回路の差動段の双方に起動電流を供給する場合、供給する起動電流の関係により差動段の一方に起動電流を供給する場合と同様の課題を有する場合があり、起動時に短時間で動作を安定させるためには改善の余地がある。 However, when a starting current is supplied to one of the differential stages of the bandgap reference circuit, the current difference applied to the differential stage becomes large due to variations in the elements during manufacturing, or until a stable predetermined voltage is reached. It may take some time to start up. Further, when the starting current is supplied to both of the differential stages of the bandgap reference circuit, there may be a problem similar to the case where the starting current is supplied to one of the differential stages due to the relationship between the supplied starting currents. Sometimes there is room for improvement in order to stabilize the operation in a short time.
本開示は、起動時に短時間で動作を安定させることができる半導体装置及び半導体装置の起動方法を提供することを目的とする。 An object of the present disclosure is to provide a semiconductor device and a method for starting the semiconductor device, which can stabilize the operation in a short time at the time of starting.
上記目的を達成するために、本開示の半導体装置の第1態様は、
第1の起動電流が供給されることにより第1の電流が第1の方向に流れる第1の一方向性素子、及び前記第1の起動電流と異なる第2の起動電流が供給されることにより第2の電流が第2の方向に流れる第2の一方向性素子を備え、前記第1の一方向性素子及び前記第2の一方向性素子の各々におけるバンドギャップ電圧に基づいて、予め定めた所定電圧を発生する電圧発生回路と、
前記第1の一方向性素子及び前記第2の一方向性素子の各々に異なる起動電流を供給する起動回路と、
前記第1の一方向性素子及び前記第2の一方向性素子の各々に流れる電流差に基づいて、前記起動回路を起動する起動信号を出力する差動アンプと、
を備え、
前記起動回路は、前記起動信号に基づいて、前記第1の一方向性素子及び前記第2の一方向性素子の各々に起動電流を供給することを検出する検出部と、前記検出部の検出結果に基づいて、前記第1の一方向性素子及び前記第2の一方向性素子の各々に異なる起動電流を出力する出力部と、を含む。
In order to achieve the above object, the first aspect of the semiconductor device of the present disclosure is
By supplying the first starting current, the first unidirectional element in which the first current flows in the first direction, and by supplying the second starting current different from the first starting current. A second unidirectional element through which a second current flows in a second direction is provided, and is predetermined based on the band gap voltage in each of the first unidirectional element and the second unidirectional element. A voltage generation circuit that generates a predetermined voltage and
A starting circuit that supplies different starting currents to each of the first unidirectional element and the second unidirectional element, and
A differential amplifier that outputs a start signal for starting the start circuit based on the current difference flowing through each of the first unidirectional element and the second unidirectional element.
With
The start circuit has a detection unit that detects that a start current is supplied to each of the first unidirectional element and the second unidirectional element based on the start signal, and detection of the detection unit. Based on the result, an output unit that outputs different starting currents to each of the first unidirectional element and the second unidirectional element is included.
また、本開示の半導体装置の第2態様は、
第1の起動電流が供給されることにより第1の電流が第1の方向に流れる第1の一方向性素子、及び前記第1の起動電流と異なる第2の起動電流が供給されることにより第2の電流が第2の方向に流れる第2の一方向性素子を備え、前記第1の一方向性素子及び前記第2の一方向性素子の各々におけるバンドギャップ電圧に基づいて、予め定めた所定電圧を発生する電圧発生回路と、
予め定めた所定電流を発生する電流発生回路へ、起動電流を供給する起動回路と、
前記第1の一方向性素子及び前記第2の一方向性素子の各々に流れる電流差に基づいて、前記起動回路を起動する起動信号を出力する差動アンプと、
を備える。
The second aspect of the semiconductor device of the present disclosure is
By supplying the first starting current, the first unidirectional element in which the first current flows in the first direction, and by supplying the second starting current different from the first starting current. A second unidirectional element through which a second current flows in a second direction is provided, and is predetermined based on the band gap voltage in each of the first unidirectional element and the second unidirectional element. A voltage generation circuit that generates a predetermined voltage and
A starter circuit that supplies a starter current to a current generation circuit that generates a predetermined current, and a starter circuit that supplies the starter current.
A differential amplifier that outputs a start signal for starting the start circuit based on the current difference flowing through each of the first unidirectional element and the second unidirectional element.
To be equipped.
また、本開示の半導体装置の第3態様は、
装置の作動時に、予め定めた第1の電圧と、前記第1の電圧と異なる第2の電圧との差分に基づいて、前記第1の電圧に対応する所定電圧を出力するレギュレータ素子と、
電流供給源からの供給電流を用いて、前記レギュレータ素子から前記所定電圧が出力されるように、前記レギュレータ素子における前記第1の電圧を形成する第1ノード、及び前記第2の電圧を形成する第2ノードの各々に異なる起動電流を供給する起動回路と、
を備える。
Further, the third aspect of the semiconductor device of the present disclosure is
A regulator element that outputs a predetermined voltage corresponding to the first voltage based on the difference between a predetermined first voltage and a second voltage different from the first voltage when the device is operated.
Using the current supplied from the current supply source, the first node forming the first voltage in the regulator element and the second voltage are formed so that the predetermined voltage is output from the regulator element. A starting circuit that supplies different starting currents to each of the second nodes,
To be equipped.
また、本開示の半導体装置の第4態様は、
起動時に、電流源からの供給電流により定まる第1の電圧と、前記起動時に変化する前記第1の電圧と異なる第2の電圧との差分に基づいて、前記第1の電圧を形成する第1ノード、及び前記第2の電圧を形成する第2ノードの各々に異なる起動電流を供給する起動回路
を備える。
Further, the fourth aspect of the semiconductor device of the present disclosure is
The first voltage that forms the first voltage based on the difference between the first voltage determined by the supply current from the current source at the time of startup and the second voltage that is different from the first voltage that changes at the time of startup. A start circuit for supplying a different start current to each of the node and the second node forming the second voltage is provided.
また、本開示の半導体装置の起動方法は、
第1の起動電流が供給されることにより第1の電流が第1の方向に流れる第1の一方向性素子、及び前記第1の起動電流と異なる第2の起動電流が供給されることにより第2の電流が第2の方向に流れる第2の一方向性素子を備え、前記第1の一方向性素子及び前記第2の一方向性素子の各々におけるバンドギャップ電圧に基づいて、予め定めた所定電圧を発生する電圧発生回路と、前記第1の一方向性素子及び前記第2の一方向性素子の各々に異なる起動電流を供給する起動回路と、前記第1の一方向性素子及び前記第2の一方向性素子の各々に流れる電流差に基づいて、前記起動回路を起動する起動信号を出力する差動アンプと、を備えた半導体装置の起動方法であって、
出力電圧を予め定めた所定電圧に到達するように、作動を開始し、
電流供給源からの供給電流により定まる第1の電圧と、起動時に変化する前記第1の電圧と異なる第2の電圧とに基づいて、前記出力電圧が前記所定電圧に未到達の状態を検出することで、前記第1の一方向性素子及び前記第2の一方向性素子の各々に起動電流を供給することを検出し、
前記未到達の状態である場合に、出力ノードの電圧を規定の電圧まで上昇させるように、前記第1の電圧を形成する第1ノード、及び前記第2の電圧を形成する第2ノードの各々に異なる起動電流を供給することで、前記第1の一方向性素子及び前記第2の一方向性素子の各々に異なる起動電流を出力する。
Further, the method of starting the semiconductor device of the present disclosure is as follows.
By supplying the first starting current, the first unidirectional element in which the first current flows in the first direction, and by supplying the second starting current different from the first starting current. A second unidirectional element through which a second current flows in a second direction is provided, and is predetermined based on the band gap voltage in each of the first unidirectional element and the second unidirectional element. A voltage generating circuit that generates a predetermined voltage, a starting circuit that supplies different starting currents to each of the first unidirectional element and the second unidirectional element, the first unidirectional element, and the like. A method of starting a semiconductor device including a differential amplifier that outputs a start signal for starting the start circuit based on a current difference flowing through each of the second unidirectional elements.
The operation is started so that the output voltage reaches a predetermined predetermined voltage .
A state in which the output voltage has not reached the predetermined voltage is detected based on a first voltage determined by the supply current from the current supply source and a second voltage different from the first voltage that changes at startup . As a result, it is detected that the starting current is supplied to each of the first unidirectional element and the second unidirectional element.
Each of the first node forming the first voltage and the second node forming the second voltage so as to raise the voltage of the output node to a specified voltage in the unreachable state. By supplying different starting currents to, different starting currents are output to each of the first unidirectional element and the second unidirectional element .
本開示によれば、短時間で、起動時における動作の安定性を向上することができる、という効果を奏する。 According to the present disclosure, it is possible to improve the stability of operation at the time of startup in a short time.
以下、図面を参照して実施形態を説明する。
<第1実施形態>
第1実施形態は、基準電圧発生回路に本開示の半導体装置を適用したものである。
Hereinafter, embodiments will be described with reference to the drawings.
<First Embodiment>
In the first embodiment, the semiconductor device of the present disclosure is applied to a reference voltage generation circuit.
(比較例)
まず、第1実施形態に係る半導体装置の説明に先立ち、基準電圧発生回路の比較例1を説明する。
(Comparison example)
First, a comparative example 1 of a reference voltage generating circuit will be described prior to the description of the semiconductor device according to the first embodiment.
図2に、比較例1に係る基準電圧発生回路として、差動アンプを用いたバンドギャップリファレンス(BGR)回路100の回路図の一例を示す。BGR回路100は、異なる2つのバイポーラ型のトランジスタQ1とQ2のベース、エミッタ間電圧差が定電圧となることを利用して基準の定電圧を発生させる。 FIG. 2 shows an example of a circuit diagram of a bandgap reference (BGR) circuit 100 using a differential amplifier as a reference voltage generation circuit according to Comparative Example 1. The BGR circuit 100 generates a reference constant voltage by utilizing the fact that the voltage difference between the base and the emitter of two different bipolar transistors Q1 and Q2 becomes a constant voltage.
図2に示すように、BGR回路100は、差動アンプ110と、起動回路120と、バイポーラ型のトランジスタQ0,Q1と、PMOS型のトランジスタMP0、MP1、MPSと、電流源ISTを備える。
As shown in FIG. 2, the BGR circuit 100 includes a
このBGR回路100では、トランジスタQ1とQ2は、ベースとコレクタとが共通接続されてダイオード形態とされる。トランジスタQ1とQ2のベースとコレクタは、回路の接地電位点Vssに接続される。トランジスタQ0のエミッタは、抵抗R0を介して、ソースが電源電位点Vddに接続されたPMOS型のトランジスタMP0のドレインに接続される。また、トランジスタQ1のエミッタは、抵抗R1を介してソースが電源電圧Vddに接続されたトランジスタMP0とミラー形態のPMOS型のトランジスタMP1のドレインに接続される。トランジスタMP1のドレインと抵抗R0との間は、出力ノードvbgに接続される。また、トランジスタQ0のエミッタと抵抗R0との間は、ノードvst0とされ、トランジスタMP1のドレインと抵抗R1との間は、ノードvst1とされる。 In this BGR circuit 100, the transistors Q1 and Q2 are in the form of a diode in which a base and a collector are commonly connected. The base and collector of transistors Q1 and Q2 are connected to the ground potential point Vss of the circuit. The emitter of the transistor Q0 is connected to the drain of the epitaxial transistor MP0 whose source is connected to the power potential point Vdd via the resistor R0. Further, the emitter of the transistor Q1 is connected to the drain of the transistor MP0 whose source is connected to the power supply voltage Vdd and the drain of the mirror-type epitaxial transistor MP1 via the resistor R1. The drain of the transistor MP1 and the resistor R0 are connected to the output node vbg. Further, a node vst0 is set between the emitter of the transistor Q0 and the resistor R0, and a node vst1 is set between the drain of the transistor MP1 and the resistor R1.
差動アンプ110は、ノードvst0とノードvst1の電圧が共通電圧になるように作動する。具体的には、差動アンプ110は、PMOS型のトランジスタMP2、MP3、MP4、MP5、MP6と、NMOS型のトランジスタMN1、MN2、MN3、MN4を含んで構成される。トランジスタMP3、MP4と、トランジスタMP5、MP6と、トランジスタMN1、MN2と、トランジスタMN3、MN4との各々は、電流ミラー形態に接続される。トランジスタMP5、MP6と、トランジスタMN1、MN2と、トランジスタMN3、MN4とは直列に接続される。また、トランジスタMP5、MP6の各ソースは電源電位点Vddに接続され、トランジスタMN3、MN4の各ドレインが接地電位点Vssに接続される。トランジスタMP5、MP6のゲートとトランジスタMP5のドレインとは共通に接続され、ノードvpgxとされる。また、トランジスタMP6のドレインはトランジスタMP0、MP1のゲートと共通に接続され、ノードvpgとされる。トランジスタMP3、MP4の各ソースは共通に接続され、トランジスタMP2を介して電源電位点Vddに接続される。また、トランジスタMP3のゲートは、ノードvst0に接続され、トランジスタMP4のゲートはノードvst1に接続される。なお、差動アンプ110は、周知の構成であるため、詳細な説明を省略する。
The
起動回路120は、トランジスタQ0、Q1が起動するように作動する。具体的には、起動回路120は、PMOS型のトランジスタP0、P1、P2とNMOS型のトランジスタN0、N1を含んで構成される。ゲートが共通に接続されたミラー形態のPMOS型のトランジスタP1、P2は、各々ソースが電源電位点Vddに接続される。トランジスタP1のドレインは、ソースが電源電位点Vddに接続されたトランジスタP0のゲートに接続され、かつ、ドレインが接地電位点Vssに接続されたトランジスタN1のソースに接続される。トランジスタP0のドレインは、ノードvst0に接続される。トランジスタP2のドレインは、トランジスタN1のゲートに接続され、かつ、ドレインが接地電位点Vssに接続されたトランジスタN0のソースに接続される。トランジスタN0のゲートは、ノードvbgに接続される。
The
BGR回路100では、出力ノードvbgの電圧がトランジスタN0の閾値(健闘値)を越えない限りトランジスタN0はオン(ON)せずに、トランジスタP0を通してトランジスタQ0に起動電流Ist0が流れてトランジスタQ0が起動する。このトランジスタQ0の起動により、差動アンプ110がノードvst0とノードvst1の電圧を検知してトランジスタQ1にも電流が流れ、回路全体が動作を開始する。
In the BGR circuit 100, the transistor N0 does not turn on (ON) unless the voltage of the output node vbg exceeds the threshold value (good fight value) of the transistor N0, and the starting current Ist0 flows through the transistor P0 to the transistor Q0 to start the transistor Q0. do. When the transistor Q0 is activated, the
一方、出力ノードvbgの電圧がトランジスタN0の閾値(健闘値)を越えるとトランジスタN0はオンしてトランジスタP0からの起動電流Ist0は停止する。なお、比較例1において起動回路120の回路構成は多種多様の構成が存在するが、回路方式としては出力vbgを検出する方式が一般的であった。
On the other hand, when the voltage of the output node vbg exceeds the threshold value (good fighting value) of the transistor N0, the transistor N0 is turned on and the starting current Ist0 from the transistor P0 is stopped. In Comparative Example 1, the circuit configuration of the
ところで、比較例1のBGR回路100では、起動時に出力ノードvbgの電圧はオーバーシュートを引き起こす等の課題を有している。 By the way, the BGR circuit 100 of Comparative Example 1 has a problem that the voltage of the output node vbg causes overshoot at the time of startup.
図3に、基準電圧発生回路の起動時における電圧時間特性の一例を示す。
図3には、出力ノードvbgの電圧がオーバーシュートを引き起こす電圧時間特性が第1課題として1点鎖線で示されている。また、出力ノードvbgの電圧が規定の電圧に上昇するまで経過時間を有する電圧時間特性が第2課題として2点鎖線で示されている。
FIG. 3 shows an example of voltage-time characteristics at the time of starting the reference voltage generation circuit.
In FIG. 3, the voltage-time characteristic in which the voltage of the output node vbg causes overshoot is shown by a alternate long and short dash line as the first task. Further, the voltage-time characteristic having an elapsed time until the voltage of the output node vbg rises to a specified voltage is shown by a two-dot chain line as a second problem.
すなわち、第1課題は、差動アンプ110により増幅されるノードvst0、vst1の電位差に起因して発生する。例えば、製造バラツキ等によって起動電流Ist0が大きい、またはトランジスタQ1がオンし難かった場合、ノードvst0、vst1の電位差が大きくなる。ここで、差動アンプ110は回路構成上、十分な利得が必要であり、例えば、60dBから80dBの増幅率を持っている。このため、ノードvst0、vst1の電位差が差動アンプ110によって増幅され、出力ノードvbgの電圧がオーバーシュートを発生する。特に低消費電流でバイポーラ型のトランジスタQ0、Q1に流せる電流がnAオーダであった場合、発生するオーバシュートが顕著に表れる。
That is, the first problem occurs due to the potential difference between the nodes vst0 and vst1 amplified by the
第2課題は、低消費電流における寄生容量及びリーク電流の影響に起因して発生する。例えば、トランジスタN0の閾値(健闘値)によって出力ノードvbgの電圧レベルを検出して起動回路120が制御されるが、製造バラツキによって閾値(健闘値)も変動して、出力ノードvbgの電圧が低レベルで検出されてオンとなる場合、起動回路120が停止する。また、低消費電流の場合は寄生容量及びリーク電流の影響が無視出来なくなり、電源の立上り時間、及び温度等の条件によって、出力ノードvbgの電圧が高くなり、トランジスタN0が検出して起動回路120が停止する。したがって、出力ノードvbgの電圧が規定の電圧まで上昇する以前、または出力ノードvbgの電圧が回路全体の安定点に達する以前に起動回路120は停止し、出力ノードvbgの電圧が立ち上がるまでに時間を要することになる。
The second problem arises due to the influence of parasitic capacitance and leakage current at low current consumption. For example, the
そこで、第1実施形態では、上記第1課題及び第2課題を解消可能な回路、すなわち、基準電圧発生回路に含まれる少なくとも起動回路を提供する。 Therefore, in the first embodiment, a circuit capable of solving the first problem and the second problem, that is, at least a start circuit included in the reference voltage generation circuit is provided.
(回路構成)
図1に、第1実施形態に係る基準電圧発生回路として、差動アンプを用いたBGR回路1の回路図の一例を示す。なお、本開示のBGR回路1は、比較例1に示すBGR回路100と同一部分について同一符号を付して詳細な説明を省略する。
(Circuit configuration)
FIG. 1 shows an example of a circuit diagram of a BGR circuit 1 using a differential amplifier as a reference voltage generation circuit according to the first embodiment. In the BGR circuit 1 of the present disclosure, the same parts as those of the BGR circuit 100 shown in Comparative Example 1 are designated by the same reference numerals, and detailed description thereof will be omitted.
図1に示すように、第1実施形態に係るBGR回路1は、BGR回路100と同様の構成の差動アンプ10と、起動回路20と、バイポーラ型のトランジスタQ0,Q1と、PMOS型のトランジスタMP0、MP1、MPSと、電流源ISTを備える。
As shown in FIG. 1, the BGR circuit 1 according to the first embodiment includes a
起動回路20は、PMOS型のトランジスタP0、P1、P2、P3と、基準電流ISTUPを供給する電流源とを含んで構成される。トランジスタP0、P1は、ゲートが共通に接続されたミラー形態とされ、各々ソースが電源電位点Vddに接続される。トランジスタP0のドレインは、ノードvst0に接続され、トランジスタP1のドレインは、ノードvst1に接続される。トランジスタP2、P3は、直列に接続され、トランジスタP2のソースが電源電位点Vddに接続される。一方、トランジスタP3のドレインは、基準電流ISTUPを供給する電流源を介して接地電位点Vssに接続される。トランジスタP2のゲートはノードvpgxに接続され、トランジスタP3のゲートはノードvpgに接続される。これらトランジスタP2、P3と、基準電流ISTUPを供給する電流源とは、検出部22を構成する。また、トランジスタQ0に起動電流Ist0を流すトランジスタP0と、トランジスタQ1に起動電流Ist1を流すトランジスタP1は、出力部24を構成する。なお、基準電流ISTUPを供給する電流源の構成については抵抗やトランジスタを用いる等の多種多様でかつ一般的な構成のため、詳細な説明を省略する。
The start-up
(回路動作)
起動時には、差動アンプ10は、出力ノードvbgの電圧を規定の電圧まで上昇(又は下降)させるため、ノードvpg、vpgxの電圧を引き下げる(又は引き下げる)ように作動する。以下の説明では、出力ノードvbgの電圧を規定の電圧まで上昇させ、ノードvpg、vpgxの電圧を引き下げる場合を説明する。この差動アンプ10の作動によって、ノードvpg、vpgxに接続されたトランジスタP2、P3がオフし、トランジスタP0を通してトランジスタQ0に起動電流Ist0が流れる。同様に、トランジスタP1を通してトランジスタQ1に起動電流Ist1が流れる。これによって、BGR回路1の回路全体が作動を開始する。
(Circuit operation)
At startup, the
出力ノードvbgの電圧が規定の電圧を越えるとノードvpg、vpgxの電圧は回路全体の安定点となる電圧に達する。この電圧はトランジスタP2、P3の閾値(健闘値)であり、トランジスタP2とP3がオンしてトランジスタP0による起動電流Ist0の供給、及びトランジスタP1による起動電流Ist1の供給が停止される。 When the voltage of the output node vbg exceeds the specified voltage, the voltage of the nodes vpg and vpgx reaches the voltage that becomes the stable point of the entire circuit. This voltage is the threshold value (good fight value) of the transistors P2 and P3, and the transistors P2 and P3 are turned on to stop the supply of the starting current Ist0 by the transistor P0 and the supply of the starting current Ist1 by the transistor P1.
トランジスタQ0、Q1の各々に起動電流Ist0、Ist1を供給することによって、上記の第1課題である起動時にノードvpg、vpgxの電位差が大きくなることを抑制でき、出力ノードvbgの電圧がオーバーシュートを発生することを抑制できる。 By supplying the starting currents Ist0 and Ist1 to the transistors Q0 and Q1, respectively, it is possible to suppress an increase in the potential difference between the nodes vpg and vpgx at the time of starting, which is the first problem described above, and the voltage of the output node vbg overshoots. It can be suppressed from occurring.
ここで、BGR回路1におけるトランジスタQ0、Q1の電流比は次に示す(1)式で表される。
Q0<Q1 ・・・(1)
トランジスタQ0、Q1の電流比が(1)式に適合する場合、起動電流Ist0、Ist1の関係は次に示す(2)式で表される。
Ist0≦Ist1 ・・・(2)
Here, the current ratios of the transistors Q0 and Q1 in the BGR circuit 1 are represented by the following equation (1).
Q0 <Q1 ... (1)
When the current ratios of the transistors Q0 and Q1 conform to the equation (1), the relationship between the starting currents Ist0 and Ist1 is expressed by the following equation (2).
Ist0 ≤ Ist1 ・ ・ ・ (2)
起動電流Ist0が起動電流Ist1より大きい場合には、ノードvpg、vpgxの電位が逆転し、BGR回路1の回路全体の安定点が崩れ、差動アンプ10が増幅してオーバーシュートを引き起こしてしまうので、(1)式、及び(2)式に適合する条件下で起動回路20を作動させることが好ましい。このように、起動電流Ist1を起動電流Ist0より大きくすることは、トランジスタQ0に流れる起動電流Ist0を形成するトランジスタP0の電圧より、トランジスタQ1に流れる起動電流Ist1を形成するトランジスタP1の電圧を大きくするように電圧比を異ならせることに対応する。
When the starting current Ist0 is larger than the starting current Ist1, the potentials of the nodes vpg and vpgx are reversed, the stability point of the entire circuit of the BGR circuit 1 is disrupted, and the
このように、起動回路20に含まれる検出部22のトランジスタP2、P3を差動アンプ10のノードvpg、vpgxに接続することで、出力ノードvbgの電圧が規定の電圧に達するまで起動回路20が動作する。
In this way, by connecting the transistors P2 and P3 of the
これによって、上記の第1課題である出力ノードvbgの電圧が低いレベルで起動回路20が停止する、また、上記の第2課題である出力ノードvbgの電圧がBGR回路1の回路全体の安定点に達する以前に起動回路20が停止することを抑制可能になる。
As a result, the
また、BGR回路1の起動時は、ノードvpg、vpgxの電圧が不定であるため、何れか一方の電圧が検出部22のトランジスタP2、P3の閾値(健闘値)を越えたとしても、他方はオフしているので、起動回路20が停止することは無い。
Further, since the voltages of the nodes vpg and vpgx are undefined when the BGR circuit 1 is started, even if one of the voltages exceeds the threshold value (good fight value) of the transistors P2 and P3 of the
すなわち、次に示す条件に適合する場合に、起動回路20は停止する。
(停止条件)
・出力ノードvbgの電圧が規定の電圧である
・回路全体が安定点に達している
・差動アンプのノードvpg、vpgxの電圧が
(1)式、及び(2)式が成立する安定電圧である
したがって、上述の比較例1に比べて起動時の安定性が向上する。
That is, the
(Stop condition)
-The voltage of the output node vbg is the specified voltage.-The entire circuit has reached the stable point.-The voltage of the differential amplifier nodes vpg and vpgx is the stable voltage at which equations (1) and (2) hold. Therefore, the stability at startup is improved as compared with Comparative Example 1 described above.
このように、起動回路20に含まれる検出部22のトランジスタP2、P3を差動アンプ10のノードvpg、vpgxに接続し、出力ノードvbgの電圧が規定の電圧に達するまで起動回路20を作動させる。これによって、出力ノードvbgの電圧が低いレベルの状態、及び出力ノードvbgの電圧が回路全体の安定点に達する以前の状態の少なくとも一方の状態で、起動回路20が停止することを抑制できる。
In this way, the transistors P2 and P3 of the
以上説明した半導体装置としてのBGR回路1は、起動時に、電流供給源からの供給電流により定まる第1の電圧と、前記起動時に変化する前記第1の電圧と異なる第2の電圧との差分を検出し、検出結果に基づいて、第1の電圧を形成する第1ノード、及び第2の電圧を形成する第2ノードの各々に異なる起動電流を供給するように作動する。 The BGR circuit 1 as the semiconductor device described above determines the difference between the first voltage determined by the supply current from the current supply source at the time of startup and the second voltage different from the first voltage that changes at the time of startup. Based on the detection and the detection result, it operates to supply different starting currents to each of the first node forming the first voltage and the second node forming the second voltage.
(BGR回路の動作の流れ)
次に、BGR回路1について、動作の流れを示すフローチャートを参照してさらに説明する。BGR回路1は、電源が投入されると、図4に一例を示したフローチャートの処理にしたがって作動する。
(Flow of operation of BGR circuit)
Next, the BGR circuit 1 will be further described with reference to a flowchart showing an operation flow. When the power is turned on, the BGR circuit 1 operates according to the processing of the flowchart shown in FIG. 4 as an example.
半導体装置としてのBGR回路1は、起動時に、まず、ステップS100で、出力電圧を規定の電圧に到達するように、作動を開始する。具体的には、出力ノードvbgの電圧を規定の電圧まで上昇させるため、ノードvpg、vpgxの電圧を引き下げるように、差動アンプ10が作動する。
At startup, the BGR circuit 1 as a semiconductor device first starts operation in step S100 so that the output voltage reaches a specified voltage. Specifically, in order to raise the voltage of the output node vbg to a specified voltage, the
次に、BGR回路1は、差動アンプ10の作動に応じて、回路全体を作動させる。この場合、起動回路20は、出力ノードvbgの電圧が規定の電圧まで上昇していない場合に、トランジスタQ1、Q2に、起動時における起動電流が流れるように、作動する。具体的には、ステップS102で、検出部22は、出力ノードvbgの電圧が規定の電圧まで上昇していない未到達状態を検出する。検出部22は、ステップS104で、未到達状態か否かを判定し、肯定判定の場合は、ステップS106で、出力部24は、起動電流を供給し、否定判定の場合は、ステップS108で、起動電流の供給停止する。すなわち、起動回路20による起動電流Ist0、Ist1の供給は、出力ノードvbgの電圧が規定の電圧を越えるまで実行される。具体的には、未到達状態では、ノードvpg、vpgxに接続されたトランジスタP2、P3がオフする。トランジスタP2、P3がオフすることにより、トランジスタP0を通してトランジスタQ0に起動電流Ist0が流れ、トランジスタP1を通してトランジスタQ1に起動電流Ist1が流れる。
Next, the BGR circuit 1 operates the entire circuit in response to the operation of the
このとき、起動回路20は、ノードvst0、vst1に、予め定めた電流比で起動電流Ist0、Ist1を供給する。すなわち、起動回路20が供給する起動電流Ist0が、起動電流Ist1より大きい場合、ノードvpg、vpgxの電位が逆転し、BGR回路1の回路全体の安定点が崩れ、差動アンプ10が増幅してオーバーシュートを引き起こす。このため、起動回路20は、ノードvst0、vst1に、トランジスタQ0、Q1の電流比(Q0<Q1)に応じた起動電流Ist0、Ist1の関係(Ist0≦Ist1)で、起動電流Ist0、Ist1を供給する。
At this time, the
一方、出力ノードvbgの電圧が規定の電圧を越えるとノードvpg、vpgxの電圧は回路全体の安定点となる電圧に達する。この電圧はトランジスタP2、P3の閾値(健闘値)であり、トランジスタP2、P3がオンしてトランジスタP0による起動電流Ist0の供給、及びトランジスタP1による起動電流Ist1の供給が停止される。 On the other hand, when the voltage of the output node vbg exceeds the specified voltage, the voltages of the nodes vpg and vpgx reach the voltage that becomes the stable point of the entire circuit. This voltage is the threshold value (good fight value) of the transistors P2 and P3, and the transistors P2 and P3 are turned on to stop the supply of the starting current Ist0 by the transistor P0 and the supply of the starting current Ist1 by the transistor P1.
以上説明したように、第1実施形態に係るBGR回路1は、起動時に、トランジスタQ0、Q1の各々に、トランジスタQ0、Q1の電流比(Q0<Q1)に応じた起動電流Ist0、Ist1の関係(Ist0≦Ist1)で、起動電流Ist0、Ist1を供給することによって、起動時に発生するノードvpg、vpgxの電位差が大きくなることを抑制でき、出力ノードvbgの電圧がオーバーシュートを発生することを抑制できる。また、出力ノードvbgの電圧が低いレベルで起動回路20が停止する、また、出力ノードvbgの電圧が回路全体の安定点に達する以前に起動回路20が停止することを抑制可能になる。
As described above, in the BGR circuit 1 according to the first embodiment, at the time of starting, the relationship between the starting currents Ist0 and Ist1 according to the current ratio (Q0 <Q1) of the transistors Q0 and Q1 to each of the transistors Q0 and Q1. By supplying the starting currents Ist0 and Ist1 in (Ist0≤Ist1), it is possible to suppress an increase in the potential difference between the nodes vpg and vpgx generated at the time of starting, and it is possible to suppress the voltage of the output node vbg from causing overshoot. can. Further, it is possible to prevent the
なお、第1実施形態に係るBGR回路1では、バイポーラ型のトランジスタQ0,Q1を備えた形態について説明したが、当該形態に限定されず、ダイオード素子を用いてもよい。 In the BGR circuit 1 according to the first embodiment, the embodiment including the bipolar transistors Q0 and Q1 has been described, but the present invention is not limited to this embodiment, and a diode element may be used.
<第2実施形態>
第2実施形態は、基準電流源回路(以下、バイアス回路と称する)に本開示の半導体装置を適用したものである。すなわち、第2実施形態は、バイアス回路の起動回路に本開示の半導体装置が適用される。
<Second Embodiment>
In the second embodiment, the semiconductor device of the present disclosure is applied to a reference current source circuit (hereinafter, referred to as a bias circuit). That is, in the second embodiment, the semiconductor device of the present disclosure is applied to the starting circuit of the bias circuit.
(回路構成)
図5に、第2実施形態に係るバイアス回路2の回路図の一例を示す。なお、バイアス回路2は、図1に示すBGR回路1と同様の構成であるため、同一部分について同一符号を付して詳細な説明を省略する。
(Circuit configuration)
FIG. 5 shows an example of a circuit diagram of the bias circuit 2 according to the second embodiment. Since the bias circuit 2 has the same configuration as the BGR circuit 1 shown in FIG. 1, the same parts are designated by the same reference numerals and detailed description thereof will be omitted.
図5に示すように、第2実施形態に係るバイアス回路2は、BGR回路100と同様の構成の差動アンプ10と、起動回路20Aと、バイポーラ型のトランジスタQ0,Q1と、PMOS型のトランジスタMP0、MP1と、PMOS型のトランジスタP1、P2と、NMOS型のトランジスタN2、N3と、を備える。
As shown in FIG. 5, the bias circuit 2 according to the second embodiment includes a
バイアス回路2を構成するトランジスタP1、P2は、ゲートが共通に接続されたミラー形態とされ、各々ソースが電源電位点Vddに接続される。トランジスタP1のドレインは、ノードvpとされ、NMOS型のトランジスタN2及び抵抗R3を介して電源電位点Vddに接続される。また、ノードvpは、差動アンプ10に含まれるトランジスタMP2のゲートにも接続される。トランジスタP2のドレインは、ノードvnとされ、NMOS型のトランジスタN3を介して電源電位点Vddに接続される。トランジスタN2、N3は、ゲートが共通に接続されたミラー形態とされ、ノードvnにも接続される。なお、バイアス回路は一般的な構成のため、詳細な説明を省略する。
The transistors P1 and P2 constituting the bias circuit 2 have a mirror form in which gates are commonly connected, and their sources are connected to the power supply potential point Vdd. The drain of the transistor P1 is a node vp and is connected to the power potential point Vdd via an NMOS-type transistor N2 and a resistor R3. The node bp is also connected to the gate of the transistor MP2 included in the
起動回路20Aは、PMOS型のトランジスタP4、P5と、基準電流ISTUPを供給する電流源とを含んで構成される。トランジスタP4、P5は、直列に接続され、トランジスタP4のソースが電源電位点Vddに接続される。一方、トランジスタP5のドレインは、基準電流ISTUPを供給する電流源を介して接地電位点Vssに接続される。また、トランジスタP4のドレインはノードvsとされ、バイアス回路のノードvnへ起動電流を供給するためのトランジスタP0のゲートに接続される。トランジスタP0のソースは電源電位点Vddに接続され、トランジスタP0のドレインは、ノードvnに接続される。これらトランジスタP4、P5と、基準電流ISTUPを供給する電流源とは、検出部22Aを構成する。また、ノードvnへ起動電流を供給するためのトランジスタP0は、出力部24Aを構成する。
The start-up
(回路動作)
起動時には、バイアス回路が起動しないとバンドギャップリファレンスに回路電流が流れない。
ノードvpgxと接続されたトランジスタP4とノードvpgに接続されたトランジスタP5にも電流が流れず基準電流ISTUPによってノードvsの電位が引き下げられてトランジスタP0がオンとなり、ノードvnに起動電流が流れ、バイアス回路が起動する。
(Circuit operation)
At startup, the circuit current does not flow through the bandgap reference unless the bias circuit is started.
No current flows in the transistor P4 connected to the node vpgx and the transistor P5 connected to the node vpg, the potential of the node vs is lowered by the reference current ISTUP, the transistor P0 is turned on, the starting current flows in the node vn, and the bias The circuit starts.
バイアス回路が起動するとバンドギャップリファレンスの回路電流も増加して規定の電流となるとトランジスタP4、P5の電流も増加して、ノードvsの電位は引き上げられてトランジスタP0がオフとなり起動回路20Aは停止する。
When the bias circuit is activated, the circuit current of the bandgap reference also increases, and when the specified current is reached, the currents of the transistors P4 and P5 also increase, the potential of the node vs. is raised, the transistor P0 is turned off, and the
また、起動時は、バンドギャップリファレンスのノードvpg、vpgxの電圧は不定であるため、何れか一方の電圧が検出部22AのトランジスタP4、P5の閾値(健闘値)以下であれば、起動回路20Aが停止することは無い。
Further, since the voltages of the bandgap reference nodes vpg and vpgx are undefined at the time of startup, if the voltage of either one is equal to or less than the threshold value (good fight value) of the transistors P4 and P5 of the
(比較例2)
ここで、一般的なバイアス回路と起動回路の比較例2を説明する。
図6に、比較例2に係るバイアス回路と起動回路の回路図の一例を示す。比較例2に係るバイアス回路200は、バイアス回路2と同様に、トランジスタP1、P2、N2、N3と、抵抗R3とを備える。また、起動回路220は、トランジスタP0、P4と、基準電流ISTUPを供給する電流源とを含む。トランジスタP4のゲートはノードvpに接続され、トランジスタP4のドレインはノードvnに接続される。
(Comparative Example 2)
Here, a comparative example 2 of a general bias circuit and a start circuit will be described.
FIG. 6 shows an example of a circuit diagram of the bias circuit and the start circuit according to Comparative Example 2. The
比較例2に係るバイアス回路200は、トランジスタP4の閾値(健闘値)によって起動回路220が作動するが、製造バラツキによってトランジスタP4の閾値(健闘値)も変動して低レベルでトランジスタP4がオフされてバイアス回路200のバイアス電流が規定の電流値に到達するまで時間を要する場合がある。
In the
図7に、バイアス回路の起動時における電圧時間特性の一例を示す。
図7には、バイアス電流が規定の電流値に到達するまで時間を要する電圧時間特性が第3課題として2点鎖線で示されている。特に消費電流がnAオーダーであった場合、この第3課題が顕著に表れる。一方、第2実施形態に係るバイアス回路2における電圧時間特性が実線で示されている。
FIG. 7 shows an example of the voltage-time characteristics when the bias circuit is started.
In FIG. 7, the voltage-time characteristic in which it takes time for the bias current to reach a specified current value is shown by a chain double-dashed line as a third task. In particular, when the current consumption is on the order of nA, this third problem appears remarkably. On the other hand, the voltage-time characteristics of the bias circuit 2 according to the second embodiment are shown by solid lines.
図7から理解されるように、第2実施形態に係るバイアス回路2は、バイアス回路の起動回路の検出部22Aをバンドギャップリファレンスに接続するので、比較例2に係るバイアス回路200に比べて、起動を早くすることができる。
As can be understood from FIG. 7, in the bias circuit 2 according to the second embodiment, since the
<第3実施形態>
第3実施形態は、電圧レギュレータに本開示の半導体装置を適用したものである。電圧レギュレータとは、入力電圧及び出力電流が変化しても所定電圧を出力する集積回路である。
<Third Embodiment>
In the third embodiment, the semiconductor device of the present disclosure is applied to a voltage regulator. A voltage regulator is an integrated circuit that outputs a predetermined voltage even if the input voltage and output current change.
図8に、第3実施形態に係る本開示の起動回路の接続先を電圧レギュレータとした回路図の一例を示す。すなわち、第3実施形態は、起動回路の接続先を、BGR回路に代えて電圧レギュレータ回路にしたものである。なお、第3実施形態は、上記実施形態と同一部分について同一符号を付して詳細な説明を省略する。また、 FIG. 8 shows an example of a circuit diagram in which the connection destination of the start circuit of the present disclosure according to the third embodiment is a voltage regulator. That is, in the third embodiment, the connection destination of the start circuit is a voltage regulator circuit instead of the BGR circuit. In the third embodiment, the same parts as those in the above embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. again,
図8に示すように、第3実施形態に係る電圧レギュレータ回路3は、図5に示す起動回路20Aと同様の構成の起動回路20Bを備える。すなわち、第3実施形態に係る起動回路20Bは、図5に示す起動回路20Aの検出部22Aと同様の構成の検出部22Bと、出力部24Aと同様の構成の出力部24Bとを備える。
As shown in FIG. 8, the voltage regulator circuit 3 according to the third embodiment includes a
(回路動作)
起動時には、バイアス回路が起動しないと電圧レギュレータ回路に回路電流が流れない。ノードvpgxと接続されたトランジスタP4とノードvpgに接続されたトランジスタP5にも電流が流れず基準電流ISTUPによってノードvsの電位が引き下げられてトランジスタP0がオンとなり、ノードvnに起動電流が流れ、バイアス回路が起動する。
(Circuit operation)
At startup, the circuit current does not flow in the voltage regulator circuit unless the bias circuit is started. No current flows in the transistor P4 connected to the node vpgx and the transistor P5 connected to the node vpg, the potential of the node vs is lowered by the reference current ISTUP, the transistor P0 is turned on, the starting current flows in the node vn, and the bias The circuit starts.
バイアス回路が起動すると電圧レギュレータ回路の回路電流も増加して規定の電流となるとトランジスタP4、P5の電流も増加して、ノードvsの電位は引き上げられてトランジスタP0がオフとなり起動回路20Bは停止する。また、起動時は、バンドギャップリファレンスのノードvpg、vpgxの電圧は不定であるため、何れか一方の電圧が検出部22AのトランジスタP4、P5の閾値(健闘値)以下であれば、起動回路20Bが停止することは無い。
When the bias circuit is activated, the circuit current of the voltage regulator circuit also increases, and when the specified current is reached, the currents of the transistors P4 and P5 also increase, the potential of the node vs. is raised, the transistor P0 is turned off, and the
<第4実施形態>
第4実施形態は、第2実施形態の変形例である。
図9に第4実施形態に係る第1変形例と示し、図10に第2変形例を示す。
図9に示す第1変形例の起動回路20Cは、図5に示す起動回路20AにおけるトランジスタP5のゲートの接続先をノードvpgに代えて、ノードvpとした検出部22Cとした点で相違する。図9に示す第1変形例の起動回路20Cによる構成とした場合であっても、第2実施形態と同様の効果を奏する。
<Fourth Embodiment>
The fourth embodiment is a modification of the second embodiment.
FIG. 9 shows a first modification according to the fourth embodiment, and FIG. 10 shows a second modification.
The
また、図10に第2変形例の起動回路20Dは、図5に示す起動回路20Aにおける検出部22Aを構成するトランジスタP4,P5に、PMOS型のトランジスタP6をさらに直列に接続しした構成の検出部22Dとした点で相違する。図10に示す第2変形例の起動回路20Dによる構成とした場合であっても、第2実施形態と同様の効果を奏する。
Further, the
なお、本開示の半導体装置に係る上記各実施形態では、差動アンプ、基準電圧源回路、基準電流源回路、電圧レギュレータ回路を備える形態について説明したが、当該形態に限定されず、差動アンプ、基準電圧源回路、基準電流源回路、電圧レギュレータ回路の一部または全部を、外付けの素子としてもよい。 In each of the above-described embodiments of the semiconductor device of the present disclosure, a mode including a differential amplifier, a reference voltage source circuit, a reference current source circuit, and a voltage regulator circuit has been described, but the present invention is not limited to this mode, and the differential amplifier is not limited to this mode. , A part or all of a reference voltage source circuit, a reference current source circuit, and a voltage regulator circuit may be used as an external element.
また、上記各実施形態で説明した起動回路は図6に示す起動回路と組み合わせて構成することも可能である。 Further, the starting circuit described in each of the above embodiments can be configured in combination with the starting circuit shown in FIG.
なお、上記各実施形態で説明した本開示の半導体装置に係る回路の構成及び動作等は一例であり、本開示の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。 It goes without saying that the configuration and operation of the circuit related to the semiconductor device of the present disclosure described in each of the above embodiments is an example, and can be changed depending on the situation within a range not deviating from the gist of the present disclosure. do not have.
1 バンドギャップリファレンス回路(基準電圧発生回路)
2 バイアス回路(基準電流源回路)
3 電圧レギュレータ回路
10 差動アンプ
20 起動回路
22 検出部
24 出力部
ISTUP 基準電流
Ist0 起動電流
Ist1 起動電流
N0、N1、N2、N3 トランジスタ
P0、P1、P2、P3、P4、P4、P5、P6 トランジスタ
Q0、Q1 トランジスタ
Vdd 電源電位点
Vss 接地電位点
vbg、vn、vp、vpg、vpgx、vs、vst0、vst1 ノード
1 Bandgap reference circuit (reference voltage generation circuit)
2 Bias circuit (reference current source circuit)
3
Claims (7)
前記第1の一方向性素子及び前記第2の一方向性素子の各々に異なる起動電流を供給する起動回路と、
前記第1の一方向性素子及び前記第2の一方向性素子の各々に流れる電流差に基づいて、前記起動回路を起動する起動信号を出力する差動アンプと、
を備え、
前記起動回路は、
前記起動信号に基づいて、前記第1の一方向性素子及び前記第2の一方向性素子の各々に起動電流を供給することを検出する検出部と、
前記検出部の検出結果に基づいて、前記第1の一方向性素子及び前記第2の一方向性素子の各々に異なる起動電流を出力する出力部と、を含む半導体装置。 By supplying the first starting current, the first unidirectional element in which the first current flows in the first direction, and by supplying the second starting current different from the first starting current. A second unidirectional element through which a second current flows in a second direction is provided, and is predetermined based on the band gap voltage in each of the first unidirectional element and the second unidirectional element. A voltage generation circuit that generates a predetermined voltage and
A starting circuit that supplies different starting currents to each of the first unidirectional element and the second unidirectional element, and
A differential amplifier that outputs a start signal for starting the start circuit based on the current difference flowing through each of the first unidirectional element and the second unidirectional element.
With
The starting circuit is
A detection unit that detects that a starting current is supplied to each of the first unidirectional element and the second unidirectional element based on the start signal.
A semiconductor device including an output unit that outputs different starting currents to each of the first unidirectional element and the second unidirectional element based on the detection result of the detection unit.
前記起動回路は、
前記第1の一方向性素子に供給する第1の起動電流を、前記第2の一方向性素子に供給する第2の起動電流より小さくする
請求項1に記載の半導体装置。 The first unidirectional element is connected to a node that generates the predetermined voltage, and the current density of the current flowing through the first unidirectional element is such that the current flowing through the second unidirectional element is increased. If the current density is high
The starting circuit is
The semiconductor device according to claim 1, wherein the first starting current supplied to the first unidirectional element is made smaller than the second starting current supplied to the second unidirectional element.
請求項1又は請求項2に記載の半導体装置。 The detection unit included in the start circuit is formed by connecting a first transistor element, a second transistor element, and a current source in series.
The semiconductor device according to claim 1 or 2.
予め定めた所定電流を発生する電流発生回路へ、起動電流を供給する起動回路と、
前記第1の一方向性素子及び前記第2の一方向性素子の各々に流れる電流差に基づいて、前記起動回路を起動する起動信号を出力する差動アンプと、
を備えた半導体装置。 By supplying the first starting current, the first unidirectional element in which the first current flows in the first direction, and by supplying the second starting current different from the first starting current. A second unidirectional element through which a second current flows in a second direction is provided, and is predetermined based on the band gap voltage in each of the first unidirectional element and the second unidirectional element. A voltage generation circuit that generates a predetermined voltage and
A starter circuit that supplies a starter current to a current generation circuit that generates a predetermined current, and a starter circuit that supplies the starter current.
A differential amplifier that outputs a start signal for starting the start circuit based on the current difference flowing through each of the first unidirectional element and the second unidirectional element.
Semiconductor device equipped with .
前記起動信号に基づいて、前記電流発生回路に起動電流を供給することを検出する検出部と、
前記検出部の検出結果に基づいて、前記電流発生回路へ起動電流を出力する出力部と、を含む
請求項4に記載の半導体装置。 The starting circuit is
A detector that detects that a start-up current is supplied to the current generation circuit based on the start-up signal,
Includes an output unit that outputs a starting current to the current generation circuit based on the detection result of the detection unit.
The semiconductor device according to claim 4 .
請求項5に記載の半導体装置。 The semiconductor device according to claim 5, wherein the detection unit included in the start circuit is formed by connecting a first transistor element, a second transistor element, and a current source in series .
前記第1の一方向性素子及び前記第2の一方向性素子の各々に異なる起動電流を供給する起動回路と、 A starting circuit that supplies different starting currents to each of the first unidirectional element and the second unidirectional element, and
前記第1の一方向性素子及び前記第2の一方向性素子の各々に流れる電流差に基づいて、前記起動回路を起動する起動信号を出力する差動アンプと、 A differential amplifier that outputs a start signal for starting the start circuit based on the current difference flowing through each of the first unidirectional element and the second unidirectional element.
を備えた半導体装置の起動方法であって、 It is a method of starting a semiconductor device equipped with
出力電圧を予め定めた所定電圧に到達するように、作動を開始し、 The operation is started so that the output voltage reaches a predetermined predetermined voltage.
電流供給源からの供給電流により定まる第1の電圧と、起動時に変化する前記第1の電圧と異なる第2の電圧とに基づいて、前記出力電圧が前記所定電圧に未到達の状態を検出することで、前記第1の一方向性素子及び前記第2の一方向性素子の各々に起動電流を供給することを検出し、 A state in which the output voltage has not reached the predetermined voltage is detected based on a first voltage determined by the supply current from the current supply source and a second voltage different from the first voltage that changes at startup. As a result, it is detected that a starting current is supplied to each of the first unidirectional element and the second unidirectional element.
前記未到達の状態である場合に、出力ノードの電圧を規定の電圧まで上昇させるように、前記第1の電圧を形成する第1ノード、及び前記第2の電圧を形成する第2ノードの各々に異なる起動電流を供給することで、前記第1の一方向性素子及び前記第2の一方向性素子の各々に異なる起動電流を出力する Each of the first node forming the first voltage and the second node forming the second voltage so as to raise the voltage of the output node to a specified voltage in the unreachable state. By supplying different starting currents to, different starting currents are output to each of the first unidirectional element and the second unidirectional element.
半導体装置の起動方法。 How to start a semiconductor device.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018099728A JP7103848B2 (en) | 2018-05-24 | 2018-05-24 | Semiconductor device and how to start the semiconductor device |
| JP2022110037A JP2022125299A (en) | 2018-05-24 | 2022-07-07 | Semiconductor device and method for starting semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018099728A JP7103848B2 (en) | 2018-05-24 | 2018-05-24 | Semiconductor device and how to start the semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022110037A Division JP2022125299A (en) | 2018-05-24 | 2022-07-07 | Semiconductor device and method for starting semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019204339A JP2019204339A (en) | 2019-11-28 |
| JP7103848B2 true JP7103848B2 (en) | 2022-07-20 |
Family
ID=68727011
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018099728A Active JP7103848B2 (en) | 2018-05-24 | 2018-05-24 | Semiconductor device and how to start the semiconductor device |
| JP2022110037A Pending JP2022125299A (en) | 2018-05-24 | 2022-07-07 | Semiconductor device and method for starting semiconductor device |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022110037A Pending JP2022125299A (en) | 2018-05-24 | 2022-07-07 | Semiconductor device and method for starting semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7103848B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7758556B2 (en) * | 2021-12-13 | 2025-10-22 | 日清紡マイクロデバイス株式会社 | constant current circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008003727A (en) | 2006-06-20 | 2008-01-10 | Fujitsu Ltd | Regulator circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867013A (en) * | 1997-11-20 | 1999-02-02 | Cypress Semiconductor Corporation | Startup circuit for band-gap reference circuit |
| US7148672B1 (en) * | 2005-03-16 | 2006-12-12 | Zilog, Inc. | Low-voltage bandgap reference circuit with startup control |
| JP5543090B2 (en) * | 2008-08-26 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | Band gap power supply circuit and starting method thereof |
| EP2239645A1 (en) * | 2009-04-09 | 2010-10-13 | austriamicrosystems AG | Band gap reference circuit and method for operating a band gap reference circuit |
-
2018
- 2018-05-24 JP JP2018099728A patent/JP7103848B2/en active Active
-
2022
- 2022-07-07 JP JP2022110037A patent/JP2022125299A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008003727A (en) | 2006-06-20 | 2008-01-10 | Fujitsu Ltd | Regulator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022125299A (en) | 2022-08-26 |
| JP2019204339A (en) | 2019-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10061340B1 (en) | Bandgap reference voltage generator | |
| KR101531881B1 (en) | Circuit for generating reference voltage | |
| US10503189B1 (en) | Voltage regulator and dynamic bleeder current circuit | |
| JP4722502B2 (en) | Band gap circuit | |
| KR101944359B1 (en) | Bandgap reference voltage generator | |
| CN103792980A (en) | Reference voltage generation circuit | |
| JP2009157922A (en) | Bandgap reference voltage generator | |
| JP2011023014A (en) | Cmos voltage bandgap reference with improved headroom | |
| CN101304169A (en) | Irregular voltage detection and cutoff circuit using bandgap reference voltage generation circuit | |
| KR102544302B1 (en) | Bandgap reference circuitry | |
| JP2007524944A (en) | CMOS constant voltage generator | |
| JP2007060544A (en) | Method and apparatus for generating power on reset with low temperature coefficient | |
| JP4787877B2 (en) | Reference current circuit, reference voltage circuit, and startup circuit | |
| JP7103848B2 (en) | Semiconductor device and how to start the semiconductor device | |
| KR20040048750A (en) | Clock generater for Refresh execution with temperature sensor | |
| JP2000124744A (en) | Constant voltage generation circuit | |
| KR20190071590A (en) | Current generating circuit | |
| JP4476323B2 (en) | Reference voltage generation circuit | |
| CN101641656B (en) | Reference voltage generation circuit | |
| JP2008048298A (en) | Semiconductor integrated circuit device | |
| JP2004304632A (en) | Power-on detector and power-on reset circuit using the power-on detector | |
| TWI792988B (en) | Voltage generating circuit and semiconductor device | |
| KR100933797B1 (en) | Step-up Voltage Level Detector for Semiconductor Memory Devices | |
| JP2605626B2 (en) | Constant voltage circuit | |
| JP4904954B2 (en) | Reference voltage generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20180613 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220707 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7103848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |