JP7122298B2

JP7122298B2 - Signal analysis device and signal analysis method

Info

Publication number: JP7122298B2
Application number: JP2019219029A
Authority: JP
Inventors: 鵬董; 潤也鈴木; 良洋塩沢; 基史長谷川; 俊一佐藤
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2019-12-03
Filing date: 2019-12-03
Publication date: 2022-08-19
Anticipated expiration: 2039-12-03
Also published as: JP2021090132A

Description

本発明は、信号解析装置および信号解析方法に関する。 The present invention relates to a signal analysis device and a signal analysis method.

従来、例えば基地局などの被試験装置（ＤＵＴ（Device Under Test））から送信される試験信号を解析し、試験信号が通信規格を満たしているか否かの送信試験が、信号解析装置を用いて行われている。 Conventionally, for example, a test signal transmitted from a device under test (DUT (Device Under Test)) such as a base station is analyzed, and a transmission test to determine whether the test signal satisfies the communication standard is performed using a signal analysis device. It is done.

一般に、通信規格には試験の条件等を規定する試験用規格が含まれている。例えば、３ＧＰＰ（Third Generation Partnership Project）による規格TS38.141-1/TS38.141-2には、送信試験用のテストモデルが定義されている。ＤＵＴの送信試験を行う場合は、用いるテストモデルに規定されたＴＤＤ（Time Division Duplex）コンフィギュレーション、すなわちフレーム内の各スロットのリンク方向を考慮する必要があるが、各国でＴＤＤコンフィギュレーションが３ＧＰＰ規格と異なる場合がある。そのため、３ＧＰＰ規格の定義と異なるＴＤＤコンフィギュレーションのテストモデルでＤＵＴの送信試験を行う場合は、フレーム内の各スロットのリンク方向（すなわち、ＴＤＤコンフィギュレーション）を信号解析装置に設定する必要がある（例えば、特許文献１参照）。 In general, communication standards include test standards that define test conditions and the like. For example, standard TS38.141-1/TS38.141-2 by 3GPP (Third Generation Partnership Project) defines test models for transmission tests. When conducting a DUT transmission test, it is necessary to consider the TDD (Time Division Duplex) configuration specified in the test model used, that is, the link direction of each slot in the frame. may differ from Therefore, when performing a DUT transmission test with a test model of a TDD configuration that differs from the definition of the 3GPP standard, it is necessary to set the link direction (that is, the TDD configuration) of each slot in the frame to the signal analysis device ( For example, see Patent Document 1).

特許文献１には、信号生成機により生成された基準信号を基地局で受信して、基地局の無線受信特性を測定することが記載されている。試験に際しては、ＴＤＤ方式で通信を行う基地局においてＴＤＤコンフィギュレーションの設定を行うようになっている。 Patent Document 1 describes that a base station receives a reference signal generated by a signal generator and measures the radio reception characteristics of the base station. During the test, the TDD configuration is set in the base station that communicates in the TDD system.

ＤＵＴの送信試験では、ＤＵＴから送信される信号を信号解析装置により解析して得られたコンスタレーション、ＥＶＭ（Error Vector Magnitude）などの解析結果を基に、ＤＵＴの送信性能が評価される。正しく評価するためには、信号解析装置は、ＤＵＴから送信される信号のＴＤＤコンフィギュレーションの情報を把握している必要がある。このため、試験前に、ＴＤＤコンフィギュレーションを含めて諸々のパラメータが、信号解析装置に設定される。 In the transmission test of the DUT, the transmission performance of the DUT is evaluated based on analysis results such as constellation and EVM (Error Vector Magnitude) obtained by analyzing the signal transmitted from the DUT by a signal analyzer. For correct evaluation, the signal analysis device needs to know the TDD configuration information of the signal transmitted from the DUT. Therefore, prior to testing, various parameters, including the TDD configuration, are set in the signal analysis device.

特開２０１８－１２９７７２号公報JP 2018-129772 A

しかしながら、従来の信号解析装置にあっては、ＴＤＤコンフィギュレーションの設定は手動で行われており、煩雑な設定操作によるユーザビリティの低下が問題であった。また、適切な設定がされなければ正しい測定結果を得られず、測定結果が良好でない場合、ユーザはＤＵＴの不具合なのか、信号解析装置の設定が適切でないのか等の原因の切り分けに時間や手間がかかる問題があった。 However, in the conventional signal analysis apparatus, setting of the TDD configuration is performed manually, and there is a problem of deterioration of usability due to complicated setting operations. In addition, correct measurement results cannot be obtained unless appropriate settings are made, and if measurement results are not satisfactory, the user must spend time and effort trying to determine the cause, such as whether the DUT is faulty or whether the signal analysis equipment is set appropriately. There was a problem that it takes

本発明は、上記従来の課題を解決するためになされたものであり、ＴＤＤコンフィギュレーションを自動で設定可能な信号解析装置および信号解析方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a signal analysis apparatus and a signal analysis method capable of automatically setting a TDD configuration.

本発明の信号解析装置は、上記目的達成のため、１）被試験装置から時分割複信（ＴＤＤ）方式で送信された試験信号（ａ）を受信してベースバンド信号（ｂ）にダウンコンバートし、前記ベースバンド信号をサンプリングしてデジタル信号を出力する受信部（１０）と、前記デジタル信号にフレーム同期処理を行って同期デジタル信号（ｅ）を取得するフレーム同期部（２１）と、前記同期デジタル信号を復調して復調信号（ｈ）を出力する復調部（２０）と、前記復調信号を解析する解析部（３０）と、前記解析部による解析の結果を表示する表示部（４０）と、を備えた信号解析装置であって、前記同期デジタル信号中のフレームに含まれるスロット内の特定位置のシンボルのパワーに基づいて前記スロットのリンク方向を判定することによりＴＤＤコンフィギュレーションを検出するＴＤＤコンフィギュレーション検出部（５０）をさらに備えることを特徴とする。 In order to achieve the above object, the signal analysis apparatus of the present invention: 1) receives a test signal (a) transmitted from a device under test in a time division duplex (TDD) system and down-converts it into a baseband signal (b); a receiving section (10) for sampling the baseband signal and outputting a digital signal; a frame synchronization section (21) for subjecting the digital signal to frame synchronization processing to obtain a synchronized digital signal (e); A demodulation section (20) for demodulating a synchronous digital signal and outputting a demodulated signal (h), an analysis section (30) for analyzing the demodulated signal, and a display section (40) for displaying the result of analysis by the analysis section. and detecting the TDD configuration by determining the link direction of the slot based on the power of the symbol at a specific position in the slot included in the frame in the synchronous digital signal. It is characterized by further comprising a TDD configuration detection unit (50).

この構成により、本発明の信号解析装置は、ＴＤＤコンフィギュレーション検出部が、同期デジタル信号中のフレームに含まれるスロット内の特定位置のシンボルのパワーに基づいて該スロットのリンク方向を判定することによりＴＤＤコンフィギュレーションを自動で効率的に検出するので、信号解析装置にＴＤＤコンフィギュレーションを自動で効率的に設定することができる。これにより、従来は測定結果が良好でない場合にＤＵＴの不具合なのか、信号解析装置の手動による設定が適切でないのか等の原因の切り分けに時間や手間がかかっていた問題も解消することができる。 With this configuration, in the signal analysis apparatus of the present invention, the TDD configuration detection unit determines the link direction of the slot based on the power of the symbol at a specific position in the slot included in the frame of the synchronous digital signal. Since the TDD configuration is automatically and efficiently detected, the TDD configuration can be automatically and efficiently set in the signal analysis device. As a result, it is possible to solve the problem of conventionally taking time and effort to identify the cause of unsatisfactory measurement results, such as whether the DUT is faulty or whether the manual setting of the signal analysis device is not appropriate.

本発明の信号解析装置において、２）前記ＴＤＤコンフィギュレーション検出部は、前記スロット内の特定位置のシンボルのパワーを算出するシンボルパワー算出部（５６）と、前記シンボルパワー算出部により算出された前記シンボルのパワーの値を所定の閾値と比較することにより該シンボルのリンク方向により分類されるシンボルタイプを判定するシンボルタイプ判定部（５７）と、前記シンボルタイプ判定部により判定された前記シンボルタイプと前記シンボルのスロット内の位置の情報に基づいて、該シンボルが含まれる前記スロットのリンク方向により分類されるスロットタイプを判定するスロットタイプ判定部（５８）と、を含む構成であってもよい。 In the signal analysis apparatus of the present invention, 2) the TDD configuration detection unit includes a symbol power calculation unit (56) for calculating the power of a symbol at a specific position in the slot, and the power calculated by the symbol power calculation unit (56). a symbol type determination unit (57) for determining a symbol type classified according to the link direction of the symbol by comparing the power value of the symbol with a predetermined threshold; and the symbol type determined by the symbol type determination unit. A slot type determination unit (58) that determines a slot type classified according to the link direction of the slot containing the symbol based on information on the position of the symbol in the slot.

この構成により、本発明の信号解析装置は、スロットタイプ判定部が、シンボルタイプ判定部により判定されたシンボルタイプ（シンボルのリンク方向）とシンボルのスロット内の位置の情報に基づいて、スロットのリンク方向（すなわちスロットタイプ）を判定する。これにより、ＴＤＤコンフィギュレーションを自動で効率よく検出することができる。 With this configuration, in the signal analysis apparatus of the present invention, the slot type determination unit determines the slot link based on the symbol type (symbol link direction) determined by the symbol type determination unit and the position of the symbol in the slot. Determine direction (ie, slot type). This enables automatic and efficient detection of the TDD configuration.

本発明の信号解析装置において、３）前記特定位置は、前記スロットのリンク方向により分類されるスロットタイプに特有のリンク方向を有するシンボルのスロット内位置であってもよい。 In the signal analysis apparatus of the present invention, 3) the specific position may be a slot position of a symbol having a link direction specific to a slot type classified by the link direction of the slot.

この構成により、本発明の信号解析装置は、スロットのリンク方向により分類されるスロットタイプに特有のリンク方向を有するシンボルのスロット内位置において、シンボルのパワーに基づいてスロットのリンク方向を判定するので、ＴＤＤコンフィギュレーションを効率的に検出することができる。 With this configuration, the signal analysis apparatus of the present invention determines the link direction of the slot based on the power of the symbol at the intra-slot position of the symbol having the link direction specific to the slot type classified by the link direction of the slot. , the TDD configuration can be efficiently detected.

本発明の信号解析装置において、４）前記特定位置は、アップリンクタイプのスロットに特有のリンク方向を有するシンボルの第１のスロット内位置と、ダウンリンクタイプのスロットに特有のリンク方向を有するシンボルの第２のスロット内位置とを含む構成であってもよい。 In the signal analysis apparatus of the present invention, 4) the specific position is a first intra-slot position of a symbol having a link direction specific to an uplink type slot and a symbol having a link direction specific to a downlink type slot. and the second in-slot position.

この構成により、本発明の信号解析装置は、アップリンクタイプのスロットとダウンリンクタイプのスロットを効率的に判定することができる。 With this configuration, the signal analysis apparatus of the present invention can efficiently determine uplink type slots and downlink type slots.

本発明の信号解析装置において、５）前記第１のスロット内位置は、スロット内の先頭位置であり、前記第２のスロット内位置は、スロット内の末尾位置であってもよい。 In the signal analysis device of the present invention, 5) the first in-slot position may be a head position in the slot, and the second in-slot position may be a tail position in the slot.

本発明の信号解析装置において、６）前記第１のスロット内位置は、ダウンリンクタイプのスロット内の復調用参照シンボル（ＤＭ－ＲＳ）の位置に対応するスロット内のシンボル位置であり、前記第２のスロット内位置は、スロット内の末尾位置であってもよい。 In the signal analysis device of the present invention, 6) the first intra-slot position is a symbol position in a slot corresponding to a position of a demodulation reference symbol (DM-RS) in a downlink type slot, and The in-slot position of 2 may be the last position in the slot.

この構成により、本発明の信号解析装置は、例えば、3GPP TS38.141-1/TS38.141-2などの試験用規格に規定されたテストモデルでの送信試験において、アップリンクタイプのスロットとダウンリンクタイプのスロットを効率的に判定することができる。 With this configuration, the signal analysis apparatus of the present invention can perform uplink-type slot and downlink-type slot and downlink-type slots in a transmission test using a test model defined in a test standard such as 3GPP TS38.141-1/TS38.141-2. Link type slots can be determined efficiently.

本発明の信号解析装置において、７）前記スロットタイプ判定部は、前記シンボルタイプ判定部により前記第１のスロット内位置のシンボルがダウンリンクタイプでないと判定された場合に、判定対象のスロットをアップリンクタイプであると判定する構成であってもよい。 In the signal analysis device of the present invention, 7) the slot type determination unit, when the symbol type determination unit determines that the symbol at the position in the first slot is not of the downlink type, updates the slot to be determined. It may be configured to determine that it is a link type.

この構成により、本発明の信号解析装置は、第１のスロット内位置のシンボルのシンボルタイプを調べるだけでアップリンクタイプのスロットを自動で効率よく検出することができるので、ＴＤＤコンフィギュレーションを自動で効率よく設定することができる。 With this configuration, the signal analysis apparatus of the present invention can automatically and efficiently detect an uplink type slot only by checking the symbol type of the symbol at the position in the first slot, so the TDD configuration can be automatically performed. can be set efficiently.

本発明の信号解析装置において、８）前記スロットタイプ判定部は、前記シンボルタイプ判定部により前記第２のスロット内位置のシンボルがダウンリンクタイプであると判定された場合に、判定対象スロットをダウンリンクタイプであると判定する構成であってもよい。 In the signal analysis device of the present invention, 8) the slot type determination unit downlinks the determination target slot when the symbol type determination unit determines that the symbol at the position in the second slot is of the downlink type. It may be configured to determine that it is a link type.

この構成により、本発明の信号解析装置は、第２のスロット内位置のシンボルのシンボルタイプを調べるだけでダウンリンクタイプのスロットを自動で効率よく検出することができるので、ＴＤＤコンフィギュレーションを自動で効率よく設定することができる。 With this configuration, the signal analysis apparatus of the present invention can automatically and efficiently detect a downlink type slot only by checking the symbol type of the symbol at the position in the second slot, so the TDD configuration can be automatically performed. can be set efficiently.

本発明の信号解析装置において、９）前記スロットタイプ判定部は、前記シンボルタイプ判定部により前記第１のスロット内位置のシンボルがアップリンクタイプでないと判定され、かつ、前記シンボルタイプ判定部により前記第２のスロット内位置のシンボルがダウンリンクタイプでないと判定された場合に、判定対象のスロットをダウンリンクタイプのシンボルとアップリンクタイプのシンボルが混在したスペシャルタイプであると判定する構成であってもよい。 In the signal analysis apparatus of the present invention, 9) the slot type determination unit determines that the symbol at the position in the first slot is not an uplink type by the symbol type determination unit, and the symbol type determination unit determines that the The configuration determines that the slot to be determined is of a special type in which downlink type symbols and uplink type symbols are mixed when it is determined that the symbol at the position in the second slot is not of the downlink type. good too.

この構成により、本発明の信号解析装置は、第１のスロット内位置および第２のスロット内位置のシンボルのシンボルタイプを調べるだけでスペシャルタイプ（ダウンリンクタイプのシンボルとアップリンクタイプのシンボルが混在）のスロットを自動で効率よく検出することができるので、ＴＤＤコンフィギュレーションを自動で効率よく設定することができる。 With this configuration, the signal analysis apparatus of the present invention can detect the special type (a mixture of downlink-type symbols and uplink-type symbols) simply by checking the symbol types of the symbols at the first and second intra-slot positions. ) slot can be automatically and efficiently detected, the TDD configuration can be set automatically and efficiently.

本発明の信号解析装置は、１０）前記シンボルタイプ判定部は、前記スペシャルタイプのスロット内でダウンリンクタイプのシンボルが出現するまで、前記スロット内の末尾位置から先頭位置に向けてスロット内位置を移動させつつシンボルタイプを判定していき、該スロット内におけるダウンリンクタイプのシンボルの個数を算出する構成であってもよい。 In the signal analysis apparatus of the present invention, 10) the symbol type determination unit changes the intra-slot position from the tail position to the head position in the slot until a downlink type symbol appears in the special type slot. A configuration may be employed in which the symbol type is determined while moving, and the number of downlink type symbols in the slot is calculated.

この構成により、本発明の信号解析装置は、スペシャルタイプのスロットにおけるダウンリンクタイプのシンボルの個数の情報を取得することができる。 With this configuration, the signal analysis apparatus of the present invention can acquire information on the number of downlink type symbols in special type slots.

本発明の信号解析方法は、１１）被試験装置から時分割複信（ＴＤＤ）方式で送信された試験信号（ａ）を受信してベースバンド信号（ｂ）にダウンコンバートし、前記ベースバンド信号をサンプリングしてデジタル信号を出力する受信ステップ（Ｓ１，Ｓ２）と、前記デジタル信号にフレーム同期処理を行って同期デジタル信号（ｅ）を取得するフレーム同期ステップ（Ｓ４）と、前記同期デジタル信号を復調して復調信号（ｈ）を出力する復調ステップ（Ｓ６，Ｓ９）と、前記復調信号を解析する解析ステップ（Ｓ１０）と、前記解析ステップにおける解析の結果を表示部に表示する表示ステップ（Ｓ１１）と、を含む信号解析方法であって、前記同期デジタル信号中のフレームに含まれるスロット内の特定位置のシンボルのパワーに基づいて前記スロットのリンク方向を判定することによりＴＤＤコンフィギュレーションを検出するＴＤＤコンフィギュレーション検出ステップ（Ｓ５）をさらに含むことを特徴とする。 The signal analysis method of the present invention includes 11) receiving a test signal (a) transmitted from a device under test in a time division duplex (TDD) system, down-converting it into a baseband signal (b), are sampled to output a digital signal; a frame synchronization step (S4) for subjecting the digital signal to frame synchronization processing to obtain a synchronized digital signal (e); A demodulation step (S6, S9) for demodulating and outputting a demodulated signal (h), an analysis step (S10) for analyzing the demodulated signal, and a display step (S11) for displaying the analysis result in the analysis step on a display unit. ), wherein the TDD configuration is detected by determining the link direction of the slot based on the power of the symbol at a specific position within the slot included in the frame in the synchronous digital signal. It is characterized by further including a TDD configuration detection step (S5).

この構成により、本発明の信号解析方法は、ＴＤＤコンフィギュレーション検出ステップにおいて、同期デジタル信号中のフレームに含まれるスロット内の特定位置のシンボルのパワーに基づいて該スロットのリンク方向を判定することによりＴＤＤコンフィギュレーションを自動で効率的に検出するので、信号解析装置にＴＤＤコンフィギュレーションを自動で効率的に設定することができる。これにより、従来は測定結果が良好でない場合にＤＵＴの不具合なのか、信号解析装置の手動による設定が適切でないのか等の原因の切り分けに時間や手間がかかっていた問題も解消することができる。 With this configuration, in the TDD configuration detection step, the signal analysis method of the present invention determines the link direction of the slot based on the power of the symbol at a specific position in the slot included in the frame of the synchronous digital signal. Since the TDD configuration is automatically and efficiently detected, the TDD configuration can be automatically and efficiently set in the signal analysis device. As a result, it is possible to solve the problem of conventionally taking time and effort to identify the cause of unsatisfactory measurement results, such as whether the DUT is faulty or whether the manual setting of the signal analysis device is not appropriate.

本発明によれば、ＴＤＤコンフィギュレーションを自動で設定可能な信号解析装置および信号解析方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the signal-analysis apparatus and signal-analysis method which can set a TDD configuration automatically can be provided.

本発明の一実施形態に係る信号解析装置の概略構成を示すブロック図である。1 is a block diagram showing a schematic configuration of a signal analysis device according to one embodiment of the present invention; FIG. 試験規格（3GPP TS 38.141-1）に規定されたＴＤＤコンフィギュレーションを示す図である（ＦＲ１の場合）。FIG. 4 is a diagram showing a TDD configuration specified in the test standard (3GPP TS 38.141-1) (for FR1); 試験規格（3GPP TS 38.141-2）に規定されたＴＤＤコンフィギュレーションを示す図である（ＦＲ２の場合）。FIG. 4 is a diagram showing a TDD configuration specified in the test standard (3GPP TS 38.141-2) (for FR2); 試験規格（3GPP TS 38.141-1）に規定されたＴＤＤコンフィギュレーションを示す図である（サブキャリア間隔３０ｋＨｚの場合）。FIG. 4 is a diagram showing a TDD configuration specified in the test standard (3GPP TS 38.141-1) (when the subcarrier spacing is 30 kHz); 日本国内で規定されているＴＤＤコンフィギュレーションを示す図である（サブキャリア間隔３０ｋＨｚの場合）。FIG. 2 is a diagram showing a TDD configuration defined in Japan (when the subcarrier spacing is 30 kHz); 本発明の一実施形態に係る信号解析装置のパラメータ設定画面を示す図である。It is a figure which shows the parameter setting screen of the signal-analysis apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る信号解析装置のパラメータ設定画面を示す図である。It is a figure which shows the parameter setting screen of the signal-analysis apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る信号解析方法の概略を示すフローチャートである。It is a flow chart which shows the outline of the signal-analysis method concerning one embodiment of the present invention. 図８のフローチャートにおけるＴＤＤコンフィギュレーション検出ステップの処理内容を示すフローチャートである。FIG. 9 is a flow chart showing processing contents of a TDD configuration detection step in the flow chart of FIG. 8; FIG.

本発明の実施形態について図面を参照して説明する。 An embodiment of the present invention will be described with reference to the drawings.

以下では、例として、被試験装置（ＤＵＴ）が試験用規格に従ってＯＦＤＭ（Orthogonal Frequency Division Multiplexing：直交周波数分割多重）信号を送信する場合に、ＤＵＴの送信性能を評価する信号解析装置について説明する。 A signal analysis apparatus for evaluating the transmission performance of a device under test (DUT) when the device under test (DUT) transmits an OFDM (Orthogonal Frequency Division Multiplexing) signal according to the test standard will be described below as an example.

試験用規格は、例として、５ＧＮＲ（New Radio）の基地局の送信試験を規定している3GPP TS38.141-1/TS38.141-2を想定するが、これに限定されるものではない。ここで、「TS38.141-1/TS38.141-2」の「/」は、TS38.141-1とTS38.141-2の少なくとも一方であることを意味する。 As an example, the test standard is assumed to be 3GPP TS38.141-1/TS38.141-2, which prescribes transmission tests for 5G NR (New Radio) base stations, but is not limited to this. . Here, "/" in "TS38.141-1/TS38.141-2" means at least one of TS38.141-1 and TS38.141-2.

図１に示すように、本実施形態に係る信号解析装置１は、ＤＵＴ２から送信される試験信号ａを受信して解析するものであり、受信部１０、復調部２０、解析部３０、表示部４０、制御部７０、およびＴＤＤコンフィギュレーション検出部５０を備えている。この試験信号ａは、試験用規格である3GPP TS38.141-1/TS38.141-2に規定されたテストモデルに従って生成されたＯＦＤＭ信号である。 As shown in FIG. 1, a signal analysis apparatus 1 according to this embodiment receives and analyzes a test signal a transmitted from a DUT 2, and includes a receiver 10, a demodulator 20, an analyzer 30, a display unit 40 , a control unit 70 and a TDD configuration detection unit 50 . This test signal a is an OFDM signal generated according to a test model specified in 3GPP TS38.141-1/TS38.141-2, which is a test standard.

（受信部）
受信部１０は、ＤＵＴ２から時分割複信（ＴＤＤ）方式で送信された試験信号ａを、アンテナを介して、あるいは有線で受信してベースバンド信号ｂにダウンコンバートし、ベースバンド信号ｂをサンプリングしてデジタルの信号を出力するものであり、ダウンコンバータ１１、アナログ・デジタル変換器（ＡＤＣ）１２、および直交復調部１３を備えている。 (receiving part)
The receiving unit 10 receives the test signal a transmitted from the DUT 2 by the time division duplex (TDD) method via an antenna or by wire, down-converts it to a baseband signal b, and samples the baseband signal b. and outputs a digital signal.

ダウンコンバータ１１は、ＤＵＴ２から送信された試験信号ａをベースバンド信号ｂに周波数変換し、ＡＤＣ１２に出力するようになっている。 The down converter 11 frequency-converts the test signal a transmitted from the DUT 2 into a baseband signal b, and outputs the baseband signal b to the ADC 12 .

ＡＤＣ１２は、ダウンコンバータ１１により周波数変換されたベースバンド信号ｂをサンプリングしてアナログ値からデジタル値に変換し、得られたベースバンドデジタル信号ｃを直交復調部１３に出力するようになっている。 The ADC 12 samples the baseband signal b frequency-converted by the downconverter 11 , converts it from an analog value to a digital value, and outputs the obtained baseband digital signal c to the quadrature demodulator 13 .

直交復調部１３は、ＡＤＣ１２により出力されたベースバンドデジタル信号ｃをＩ（同相）信号成分およびＱ（直交）信号成分に直交復調し、得られた直交復調信号ｄをフレーム同期部２１を介して復調部２０に出力するようになっている。直交復調信号ｄは複素信号である。 The quadrature demodulator 13 quadrature demodulates the baseband digital signal c output from the ADC 12 into an I (in-phase) signal component and a Q (quadrature) signal component, and outputs the obtained quadrature demodulated signal d through the frame synchronization unit 21. It is designed to be output to the demodulator 20 . The quadrature demodulated signal d is a complex signal.

フレーム同期部２１は、直交復調部１３が出力したデジタルの直交復調信号ｄに含まれるフレームの先頭位置を検出するフレーム同期処理を行い、同期デジタル信号ｅを取得するようになっている。 The frame synchronization unit 21 performs frame synchronization processing for detecting the head position of the frame included in the digital quadrature demodulated signal d output from the quadrature demodulation unit 13, and obtains the synchronous digital signal e.

（復調部）
復調部２０は、受信部１０から出力されたデジタルの直交復調信号ｄをＯＦＤＭ復調するものであり、高速フーリエ変換（ＦＦＴ（Fast Fourier Transform））部２２、伝送路推定・補正部２３、およびサブチャネル復調部２４を備えている。 (demodulator)
The demodulator 20 OFDM-demodulates the digital quadrature demodulated signal d output from the receiver 10, and includes a fast Fourier transform (FFT) unit 22, a transmission path estimation/correction unit 23, and a sub A channel demodulator 24 is provided.

ＦＦＴ部２２は、フレーム同期部２１により検出されたフレーム先頭位置の情報に基づき、直交復調部１３が出力した直交復調信号ｄに対し、高速フーリエ変換を行い、周波数ドメイン信号ｆを伝送路推定・補正部２３を介してサブチャネル復調部２４に出力するようになっている。 The FFT unit 22 performs a fast Fourier transform on the quadrature demodulated signal d output from the quadrature demodulation unit 13 based on the information on the frame head position detected by the frame synchronization unit 21, and converts the frequency domain signal f into transmission path estimation/transmission path estimation. The signal is output to the sub-channel demodulator 24 via the corrector 23 .

伝送路推定・補正部２３は、ＦＦＴ部２２から出力された周波数ドメイン信号ｆに対して例えばパイロット信号による伝送路推定を行い、伝送路推定結果に基づいてＦＦＴ部２２のＦＦＴ処理を調整することにより伝送路の補正を行うようになっている。伝送路推定・補正部２３は、補正済み周波数ドメイン信号ｇをサブチャネル復調部２４に出力する。 The transmission path estimation/correction unit 23 performs transmission path estimation using, for example, a pilot signal for the frequency domain signal f output from the FFT unit 22, and adjusts the FFT processing of the FFT unit 22 based on the transmission path estimation result. is used to correct the transmission path. The channel estimation/correction unit 23 outputs the corrected frequency domain signal g to the subchannel demodulation unit 24 .

サブチャネル復調部２４は、補正済み周波数ドメイン信号ｇからサブチャネル毎に復調処理を行う。サブチャネル復調部２４は、ＯＦＤＭ復調信号ｈを解析部３０に出力する。 The sub-channel demodulation unit 24 performs demodulation processing for each sub-channel from the corrected frequency domain signal g. The subchannel demodulator 24 outputs the OFDM demodulated signal h to the analyzer 30 .

解析部３０は、ＴＤＤコンフィギュレーション検出部５０により検出されたＴＤＤコンフィギュレーションの情報を基に、サブチャネル復調部２４が出力したＯＦＤＭ復調信号ｈに対して、例えば、送信パワー、ＥＶＭ、コンスタレーション等を測定、解析するように構成されている。 Based on the information of the TDD configuration detected by the TDD configuration detection unit 50, the analysis unit 30 detects, for example, transmission power, EVM, constellation, etc. for the OFDM demodulated signal h output by the subchannel demodulation unit 24. is configured to measure and analyze

表示部４０は、解析部３０により得られた測定および解析結果のデータやグラフ等を表示するようになっている。また、表示部４０は、ＴＤＤコンフィギュレーション検出部５０により検出されたＴＤＤコンフィギュレーションの情報を表示するようになっている。 The display unit 40 displays data, graphs, etc. of the measurement and analysis results obtained by the analysis unit 30 . Also, the display unit 40 displays information of the TDD configuration detected by the TDD configuration detection unit 50 .

制御部７０は、ＴＤＤコンフィギュレーション検出部５０等の動作を制御するようになっている。 The control unit 70 controls operations of the TDD configuration detection unit 50 and the like.

（ＴＤＤコンフィギュレーション）
ここで、試験用規格に規定されている送信試験においてＤＵＴ２が出力する試験信号ａのＴＤＤコンフィギュレーションについて説明する。 (TDD configuration)
Here, the TDD configuration of the test signal a output by the DUT 2 in the transmission test specified in the test standard will be described.

図２は、試験用規格（3GPP TS 38.141-1）のテストモデルとして規定されたＴＤＤコンフィギュレーションを示す図である（ＦＲ１（Ｆrequency Range 1）の場合）。図２に示すように、（１）設定可能なサブキャリア間隔として、１５ｋＨｚ，３０ｋＨｚ，６０ｋＨｚがあり、それぞれについて、（２）ＤＬ（ダウンリンク）－ＵＬ（アップリンク）パターンの伝送周期（ｍｓ）、（３）各ＤＬ－ＵＬパターンの開始から連続したフルＤＬスロットの個数、（４）最後のフルＤＬスロットの次のスロット（すなわち部分ＤＬスロット）における先頭部分で連続したＤＬシンボルの個数（ただし、個数が０の場合は部分ＤＬスロットが存在しないことを示す）、（５）各ＤＬ－ＵＬパターンの末尾まで連続したフルＵＬスロットの個数、（６）最初のフルＵＬスロットの前のスロット（すなわち部分ＤＬスロット）における末尾部分で連続したＵＬシンボルの個数が規定されている（ただし、個数が０の場合は部分ＤＬスロットが存在しないことを示す）。 FIG. 2 is a diagram showing a TDD configuration defined as a test model of the test standard (3GPP TS 38.141-1) (for FR1 (Frequency Range 1)). As shown in FIG. 2, (1) subcarrier intervals that can be set include 15 kHz, 30 kHz, and 60 kHz, and (2) DL (downlink)-UL (uplink) pattern transmission period (ms) , (3) the number of consecutive full DL slots from the start of each DL-UL pattern, (4) the number of consecutive DL symbols in the leading part of the slot next to the last full DL slot (i.e., partial DL slot), where , indicating that there is no partial DL slot if the number is 0), (5) the number of full UL slots contiguous to the end of each DL-UL pattern, (6) the slot before the first full UL slot ( That is, the number of consecutive UL symbols is specified in the tail part of the partial DL slot) (however, if the number is 0, it indicates that there is no partial DL slot).

例えば、サブキャリア間隔が３０ｋＨｚの場合、ＤＬ－ＵＬパターンの伝送周期は５ｍｓであり、１つのＤＬ－ＵＬパターンに７個のＤＬスロットと１個の部分ＤＬスロット（スペシャルタイプのスロットともいう）と２個のＵＬスロットが含まれるＴＤＤコンフィギュレーションとなっている。 For example, when the subcarrier interval is 30 kHz, the transmission period of the DL-UL pattern is 5 ms, and one DL-UL pattern includes 7 DL slots and 1 partial DL slot (also called special type slot). It has a TDD configuration that includes two UL slots.

図３は、試験用規格（3GPP TS 38.141-2）のテストモデルとして規定されたＴＤＤコンフィギュレーションを示す図である（ＦＲ２（Frequency Range 2）の場合）。図３に示すように、（１）設定可能なサブキャリア間隔として、６０ｋＨｚ，１２０ｋＨｚがあり、それぞれについて、（２）ＤＬ－ＵＬパターンの伝送周期（ｍｓ）、（３）各ＤＬ－ＵＬパターンの開始から連続したフルＤＬスロットの個数、（４）最後のフルＤＬスロットの次のスロット（すなわち部分ＤＬスロット）における先頭部分で連続したＤＬシンボルの個数、（５）各ＤＬ－ＵＬパターンの末尾まで連続したフルＵＬスロットの個数、（６）最初のフルＵＬスロットの前のスロット（すなわち部分ＤＬスロット）における末尾部分で連続したＵＬシンボルの個数が規定されている。 FIG. 3 is a diagram showing a TDD configuration defined as a test model of the test standard (3GPP TS 38.141-2) (for FR2 (Frequency Range 2)). As shown in FIG. 3, (1) there are 60 kHz and 120 kHz as subcarrier intervals that can be set, and for each of them, (2) the transmission cycle (ms) of the DL-UL pattern, (3) each DL-UL pattern (4) the number of consecutive DL symbols at the beginning in the slot next to the last full DL slot (i.e. partial DL slot); (5) to the end of each DL-UL pattern. The number of consecutive full UL slots, (6) the number of consecutive UL symbols in the trailing part in the slot before the first full UL slot (ie partial DL slot) is specified.

例えば、サブキャリア間隔が６０ｋＨｚの場合、ＤＬ－ＵＬパターンの伝送周期は１．２５ｍｓであり、１つのＤＬ－ＵＬパターンに３個のＤＬスロットと１個の部分ＤＬスロット（スペシャルタイプのスロットともいう）と１個のＵＬスロットが含まれるＴＤＤコンフィギュレーションとなっている。 For example, when the subcarrier interval is 60 kHz, the transmission period of the DL-UL pattern is 1.25 ms, and one DL-UL pattern has three DL slots and one partial DL slot (also called a special type slot). ) and one UL slot.

図４は、周波数帯がＦＲ１であり、かつサブキャリア間隔が３０ｋＨｚの場合に、試験用規格（3GPP TS 38.141-1）にテストモデルとして規定された１フレームのＴＤＤコンフィギュレーションを示す図である。図４に示すように、１フレームは２０個のスロット０，１，・・・，ｎ，・・・，１９を含み、１スロットは１４個のシンボル０，１，・・・，ｍ，・・・，１３を含む。フレーム内の任意のスロットは、スロット番号ｎを指定することにより特定され（０≦ｎ≦１９）、スロット内の任意のシンボルは、シンボル番号ｍを指定することにより特定される（０≦ｍ≦１３）。 FIG. 4 is a diagram showing a one-frame TDD configuration defined as a test model in the test standard (3GPP TS 38.141-1) when the frequency band is FR1 and the subcarrier spacing is 30 kHz. As shown in FIG. 4, one frame includes 20 slots 0, 1, . . . , n, . . . , 13 are included. Any slot in the frame is specified by specifying the slot number n (0≤n≤19), and any symbol in the slot is specified by specifying the symbol number m (0≤m≤ 13).

試験用規格により、各スロットには、リンク方向により分類されたスロットタイプが定められており、スロットタイプとして、ダウンリンク（ＤＬ）、アップリンク（ＵＬ）、およびスペシャル（ＳＰ）がある。スロットタイプがスペシャル（ＳＰ）のＳＰスロットは、上記の部分ＤＬスロットに対応する。また、各シンボルには、リンク方向により分類されたシンボルタイプが定められており、シンボルタイプとして、ダウンリンク（ＤＬ）、アップリンク（ＵＬ）、およびガード（ＧＵ）がある。 According to the test standard, slot types classified by link direction are defined for each slot, and slot types include downlink (DL), uplink (UL), and special (SP). An SP slot with slot type Special (SP) corresponds to the partial DL slot described above. Also, each symbol has a defined symbol type classified according to the link direction, and the symbol types include downlink (DL), uplink (UL), and guard (GU).

スロットタイプがダウンリンク（ＤＬ）のＤＬスロットに含まれるシンボルは、すべて、シンボルタイプがダウンリンク（ＤＬ）である。スロットタイプがアップリンク（ＵＬ）のＵＬスロットに含まれるシンボルは、すべて、シンボルタイプがアップリンク（ＵＬ）である。 All symbols included in a DL slot with slot type downlink (DL) have symbol type downlink (DL). All symbols included in a UL slot with slot type uplink (UL) have symbol type uplink (UL).

スロットタイプがスペシャル（ＳＰ）のＳＰスロットは、ＤＬシンボルをスロット内の先頭位置から所定個数ｐだけ含み、ＵＬシンボルをスロット内の末尾位置から前方に所定個数ｑだけ含み、ＤＬシンボルとＵＬシンボルの間には、シンボルタイプがガード（ＧＵ）のＧＵシンボルを所定個数（１４－ｐ－ｑ）だけ含む。図４では、スロット７がＳＰスロットであり、ＳＰスロット７においてシンボル０，・・・，５がＤＬシンボルであり、シンボル６，・・・，９がＧＵシンボルであり、シンボル１０，・・・，１３がＵＬシンボルである。 An SP slot whose slot type is special (SP) includes a predetermined number p of DL symbols from the head position in the slot, a predetermined number q of UL symbols forward from the end position in the slot, and a DL symbol and a UL symbol. Between them, a predetermined number (14-pq) of GU symbols whose symbol type is guard (GU) are included. 4, slot 7 is the SP slot, symbols 0, . . . , 5 in SP slot 7 are DL symbols, symbols 6, . , 13 are UL symbols.

図４では、スロット０，・・・，６の７個がＤＬスロットであり、スロット７の１個がＳＰスロットであり、スロット８，９の２個がＵＬスロットである。また、図４では、スロット０，・・・，９が１つのＤＬ－ＵＬパターンを構成し、スロット１０，・・・，１９が同様のＤＬ－ＵＬパターンを構成している。 In FIG. 4, seven slots 0, . . . , 6 are DL slots, one slot 7 is an SP slot, and two slots 8 and 9 are UL slots. 4, slots 0, . . . , 9 constitute one DL-UL pattern, and slots 10, .

上記では、周波数帯がＦＲ１であり、かつサブキャリア間隔が３０ｋＨｚの場合におけるＴＤＤコンフィギュレーションを説明したが、周波数帯および／またはサブキャリア間隔が変われば、ＴＤＤコンフィギュレーションが変わることは勿論である。 Although the TDD configuration in the case where the frequency band is FR1 and the subcarrier spacing is 30 kHz has been described above, the TDD configuration will of course change if the frequency band and/or the subcarrier spacing changes.

図５は、周波数帯がＦＲ１であり、かつサブキャリア間隔が３０ｋＨｚの場合に、日本国内でテストモデルとして規定された１フレームのＴＤＤコンフィギュレーションを示す図である。図５では、スロット０，１，２がＤＬスロットであり、スロット３がＳＰスロットであり、スロット４，５がＵＬスロットである。また、スロット６，・・・，１２がＤＬスロットであり、スロット１３がＳＰスロットであり、スロット１４，１５がＵＬスロットである。すなわち、図５のＤＬ－ＵＬパターンは、図４のＤＬ－ＵＬパターンが左に４スロット分ずれている、あるいは右に６スロット分ずれている。 FIG. 5 is a diagram showing a one-frame TDD configuration defined as a test model in Japan when the frequency band is FR1 and the subcarrier spacing is 30 kHz. In FIG. 5, slots 0, 1 and 2 are DL slots, slot 3 is the SP slot, and slots 4 and 5 are UL slots. Also, slots 6, . . . , 12 are DL slots, slot 13 is an SP slot, and slots 14 and 15 are UL slots. That is, the DL-UL pattern in FIG. 5 is shifted to the left by 4 slots or shifted to the right by 6 slots from the DL-UL pattern in FIG.

図５では、ＳＰスロット３においてシンボル０，・・・，５がＤＬシンボルであり、シンボル６，・・・，９がＧＵシンボルであり、シンボル１０，・・・，１３がＵＬシンボルである。 5, in SP slot 3, symbols 0, . . . , 5 are DL symbols, symbols 6, .

（ＴＤＤコンフィギュレーション検出部）
次に、ＴＤＤコンフィギュレーション検出部５０について説明する。 (TDD configuration detector)
Next, the TDD configuration detection unit 50 will be described.

図１に示すように、ＴＤＤコンフィギュレーション検出部５０は、シンボルデータ記憶部５１、基準スロット番号設定部５２、基準シンボル番号設定部５３、基準シンボルパワー算出部５４、閾値設定部５５、シンボルパワー算出部５６、シンボルタイプ判定部５７、スロットタイプ判定部５８、スロットタイプ記憶部６１、スロット番号設定部５９、およびシンボル番号設定部６０を備えている。これらの構成要素を備えるＴＤＤコンフィギュレーション検出部５０は、ＤＵＴ２で生成されるフレーム内のスロット毎のリンク方向を示す「ＴＤＤコンフィギュレーション」を、信号解析装置側で検出するものである。 As shown in FIG. 1, the TDD configuration detection unit 50 includes a symbol data storage unit 51, a reference slot number setting unit 52, a reference symbol number setting unit 53, a reference symbol power calculation unit 54, a threshold setting unit 55, a symbol power calculation unit It has a section 56 , a symbol type determination section 57 , a slot type determination section 58 , a slot type storage section 61 , a slot number setting section 59 and a symbol number setting section 60 . The TDD configuration detector 50 having these components detects the "TDD configuration" indicating the link direction for each slot in the frame generated by the DUT 2 on the signal analysis device side.

具体的には、ＴＤＤコンフィギュレーション検出部５０は、同期デジタル信号ｅのフレームに含まれるスロット内の特定位置のシンボルのパワーに基づいて、該スロットのリンク方向を判定することによりＴＤＤコンフィギュレーションを検出するようになっている。 Specifically, the TDD configuration detection unit 50 detects the TDD configuration by determining the link direction of the slot based on the power of the symbol at a specific position in the slot included in the frame of the synchronous digital signal e. It is designed to

ここで、「特定位置」は、スロットのリンク方向により分類されるスロットタイプに特有のリンク方向を有するシンボルのスロット内位置である。具体的には、特定位置は、例えば、アップリンクタイプのスロットに特有のリンク方向を有するシンボルの位置である「第１のスロット内位置」と、ダウンリンクタイプのスロットに特有のリンク方向を有するシンボルの位置である「第２のスロット内位置」とを含む。 Here, the 'specific position' is the intra-slot position of a symbol having a link direction specific to the slot type classified by the link direction of the slot. Specifically, the specific position is, for example, a "first intra-slot position" which is a position of a symbol having a link direction specific to an uplink type slot, and a link direction specific to a downlink type slot. and "position in second slot", which is the position of the symbol.

より具体的には、特定位置としての「第１のスロット内位置」は、例えばスロット内の先頭位置（シンボル０の位置）であり、特定位置としての「第２のスロット内位置」は、例えばスロット内の末尾位置（シンボル１３の位置）である。あるいは、特定位置としての「第１のスロット内位置」は、例えばＤＬスロット内の復調用参照（ＤＭ－ＲＳ）シンボルの位置に対応する、スロット内のシンボル位置（例えばシンボル２の位置）であってもよい。 More specifically, the "first slot position" as the specific position is, for example, the head position (position of symbol 0) in the slot, and the "second slot position" as the specific position is, for example, It is the end position (position of symbol 13) in the slot. Alternatively, the "first intra-slot position" as a specific position is, for example, a symbol position in a slot corresponding to the position of a demodulation reference (DM-RS) symbol in a DL slot (eg, the position of symbol 2). may

シンボルデータ記憶部５１は、フレーム同期部２１により同期処理が行われた後の同期済み直交復調信号ｅを記憶するようになっている。同期済み直交復調信号ｅは、時間ドメインの信号であり、Ｉ（同相）信号成分とＱ（直交）信号成分を有している。１シンボル当たりのサンプリング回数をＮとすると、１シンボルにつき、
Ｉ信号成分：Ｉ_１，Ｉ_２，・・・，Ｉ_Ｎ
Ｑ信号成分：Ｑ_１，Ｑ_２，・・・，Ｑ_Ｎ
を記憶しておく。 The symbol data storage section 51 stores the synchronized quadrature demodulated signal e after the synchronization processing has been performed by the frame synchronization section 21 . The synchronized quadrature demodulated signal e is a time domain signal and has an I (in-phase) signal component and a Q (quadrature) signal component. Assuming that the number of sampling times per symbol is N, per symbol,
I signal components: I ₁ , I ₂ , . . . , I _N
Q signal components: Q ₁ , Q ₂ , . . . , Q _N
remember.

シンボルデータ記憶部５１は、１シンボル分のデータだけ記憶するようにしてもよいし、複数シンボル分のデータを記憶するようにしてもよい。 The symbol data storage unit 51 may store data for one symbol, or may store data for a plurality of symbols.

基準スロット番号設定部５２は、基準シンボルパワーを算出する基準スロットのスロット番号を設定するようになっている。基準スロットとしては、例えば、同期用のＤＬスロットが用いられる。例えば、図７に示す信号解析装置１の設定画面では、基準スロット番号（DL Slot # for Synchronization）が０に設定されている。 The reference slot number setting unit 52 sets the slot number of the reference slot for calculating the reference symbol power. As the reference slot, for example, a DL slot for synchronization is used. For example, the reference slot number (DL Slot # for Synchronization) is set to 0 on the setting screen of the signal analysis apparatus 1 shown in FIG.

基準シンボル番号設定部５３は、基準シンボルパワーを算出する基準シンボルを特定するシンボル番号を設定するようになっている。基準シンボルとしては、例えば、同期用のＤＬスロットにおけるＰＤＳＣＨ用のＤＭ－ＲＳシンボルが用いられる。例えば、図６に示す信号解析装置１の設定画面では、同期モード（Synchronization Mode）に、ＰＤＳＣＨ用のＤＭ－ＲＳ（DM-RS for PDSCH）が設定されている。本例では、具体的には、基準シンボル番号設定部５３により、基準シンボルのシンボル番号として２が設定される。 The reference symbol number setting unit 53 sets a symbol number specifying a reference symbol for calculating reference symbol power. As a reference symbol, for example, a DM-RS symbol for PDSCH in a DL slot for synchronization is used. For example, on the setting screen of the signal analysis apparatus 1 shown in FIG. 6, DM-RS for PDSCH (DM-RS for PDSCH) is set in Synchronization Mode. Specifically, in this example, the reference symbol number setting unit 53 sets 2 as the symbol number of the reference symbol.

基準シンボルパワー算出部５４は、基準スロット番号設定部５２と基準シンボル番号設定部５３により設定されたスロット番号およびシンボル番号により特定される、ＤＬスロット内のＤＭ－ＲＳシンボルＳｙｍのパワーＰｏｗｅｒ_Ｓｙｍを算出するようになっている。 The reference symbol power calculation unit 54 calculates the power Power _Sym of the DM-RS symbol Sym in the DL slot, which is specified by the slot number and symbol number set by the reference slot number setting unit 52 and the reference symbol number setting unit 53. It is designed to

なお、離散フーリエ変換のパーセバルの定理により、周波数ドメインのパワーとタイムドメインのパワーは等価となる。そのため、各シンボルのパワーを算出する際、周波数ドメインではなく、直接タイムドメインでシンボルのパワーを求めるようにしている。 Note that the power in the frequency domain and the power in the time domain are equivalent according to Parseval's theorem of discrete Fourier transform. Therefore, when calculating the power of each symbol, the power of the symbol is obtained directly in the time domain rather than in the frequency domain.

具体的には、次式に示すように、シンボルＳｙｍのパワーＰｏｗｅｒ_Ｓｙｍは、シンボルＳｙｍのＩ信号成分Ｉｎの２乗とＱ信号成分Ｑｎの２乗との和を全サンプリングについて足し合わせ、それを１シンボル当たりのサンプリング回数Ｎで割ったものである。

Specifically, as shown in the following equation, the power Power _Sym of the symbol Sym is obtained by summing the sum of the square of the I signal component In and the square of the Q signal component Qn of the symbol Sym for all samplings, It is obtained by dividing by the number of sampling times N per symbol.

閾値設定部５５は、基準シンボルパワー算出部５４により算出されたパワーの値に基づいて閾値ＴＨを設定するようになっている。例えば、閾値ＴＨは次のように設定される。
ＴＨ＝ｋ×Ｐｏｗｅｒ_Ｓｙｍ
ここで、Ｐｏｗｅｒ_Ｓｙｍは基準スロット番号および基準シンボル番号により指定された基準シンボルのパワーであり、ｋは調整係数であり、例えば、ｋ＝０．５である。 The threshold setting unit 55 sets the threshold TH based on the power value calculated by the reference symbol power calculation unit 54 . For example, the threshold TH is set as follows.
TH=k×Power _Sym
where _PowerSym is the power of the reference symbol specified by the reference slot number and reference symbol number, and k is an adjustment factor, eg, k=0.5.

スロット番号設定部５９は、スロットタイプが判定される対象スロットのスロット番号を設定するようになっている。 The slot number setting unit 59 sets the slot number of the target slot whose slot type is determined.

シンボル番号設定部６０は、スロット番号設定部５９により設定されたスロット番号により指定されるスロットにおいて、シンボルタイプの判定対象であるシンボルのシンボル番号を設定するようになっている。 The symbol number setting section 60 sets the symbol number of the symbol whose symbol type is to be determined in the slot designated by the slot number set by the slot number setting section 59 .

シンボルパワー算出部５６は、スロット番号設定部５９により設定されたスロット番号が指定するスロット内において、シンボル番号設定部６０により設定されたシンボル番号が指定するスロット内位置（上記の特定位置を含む）のパワーを上記（１）式により算出するようになっている。 The symbol power calculator 56 calculates the intra-slot position (including the above specific position) specified by the symbol number set by the symbol number setting unit 60 in the slot specified by the slot number set by the slot number setting unit 59. is calculated by the above equation (1).

シンボルタイプ判定部５７は、シンボルパワー算出部５６により算出されたシンボルのパワーの値を、閾値設定部５５により設定された閾値と比較することにより、該シンボルのリンク方向により分類されるシンボルタイプを判定するようになっている。例えば、シンボルタイプ判定部５７は、算出されたパワーの値が閾値より大きい場合には、該シンボルのシンボルタイプはダウンリンク（ＤＬ）であると判定する。また、シンボルタイプ判定部５７は、算出されたパワーの値が閾値以下の場合には、該シンボルのシンボルタイプはアップリンク（ＵＬ）またはガード（ＧＵ）であると判定する。 The symbol type determination unit 57 compares the symbol power value calculated by the symbol power calculation unit 56 with the threshold value set by the threshold value setting unit 55, thereby determining the symbol type classified according to the link direction of the symbol. It is designed to judge. For example, when the calculated power value is greater than the threshold, the symbol type determination unit 57 determines that the symbol type of the symbol is downlink (DL). Also, when the calculated power value is equal to or less than the threshold, the symbol type determination unit 57 determines that the symbol type of the symbol is uplink (UL) or guard (GU).

スロットタイプ判定部５８は、シンボルタイプ判定部５７により判定されたシンボルタイプとシンボルのスロット内位置（すなわちシンボル番号）の情報に基づいて、該スロットのリンク方向により分類されるスロットタイプを判定するようになっている。 The slot type determination unit 58 determines the slot type classified by the link direction of the slot based on the symbol type determined by the symbol type determination unit 57 and the position of the symbol in the slot (that is, the symbol number). It has become.

具体的には、スロットタイプ判定部５８は、（判定条件）シンボルタイプ判定部５７により第１のスロット内位置（例えばシンボル０または２）のシンボルがＤＬタイプでないと判定された場合に、該スロットをＵＬタイプであると判定するようになっている。ＤＬスロットは、スロット内のシンボルがＤＬタイプであるので、上記の判定条件を満たさず、また、ＳＰスロットも、スロット内の先頭位置のシンボルがＤＬタイプであるので、上記の判定条件を満たさないからである。 Specifically, when the symbol type determining unit 57 determines that the symbol at the first slot position (for example, symbol 0 or 2) is not of the DL type, the slot type determining unit 58 determines that the slot type determining unit 58 is determined to be the UL type. A DL slot does not satisfy the above determination condition because the symbols in the slot are of the DL type, and an SP slot does not satisfy the above determination condition because the symbol at the head position in the slot is of the DL type. It is from.

スロットタイプ判定部５８は、（判定条件）シンボルタイプ判定部５７により第２のスロット内位置（例えば末尾のシンボル１３）のシンボルがＤＬタイプであると判定された場合に、スロットをＤＬタイプであると判定するようになっている。ＵＬスロットは、スロット内のシンボルがＵＬタイプであるので、上記の判定条件を満たさず、ＳＰスロットも、スロット内の末尾位置のシンボルがＵＬタイプであるので、判定条件を満たさないからである。 (Determination condition) The slot type determining unit 58 determines that the slot is of the DL type when the symbol type determining unit 57 determines that the symbol at the second slot position (for example, the last symbol 13) is of the DL type. It is determined that This is because the UL slot does not satisfy the determination condition because the symbols in the slot are of the UL type, and the SP slot also does not satisfy the determination condition because the symbol at the end position in the slot is of the UL type.

スロットタイプ判定部５８は、（判定条件１）シンボルタイプ判定部５７により第１のスロット内位置（例えばシンボル０または２）のシンボルがＵＬタイプでないと判定され、かつ、（判定条件２）シンボルタイプ判定部５７により第２のスロット内位置（例えば末尾のシンボル１３）のシンボルがＤＬタイプでないと判定された場合に、該スロットをＤＬタイプのシンボルとＵＬタイプのシンボルが混在したスペシャル（ＳＰ）タイプであると判定するようになっている。ＵＬスロットは、スロット内の先頭位置のシンボルがＵＬタイプであるので、判定条件１を満たさず、ＤＬスロットは、スロット内の末尾位置のシンボルがＤＬタイプであるので、判定条件２を満たさないからである。 The slot type determination unit 58 determines (determination condition 1) that the symbol at the first slot position (for example, symbol 0 or 2) is not of the UL type by the symbol type determination unit 57, and (determination condition 2) symbol type When the determining unit 57 determines that the symbol at the second slot position (for example, the symbol 13 at the end) is not of the DL type, the slot is designated as a special (SP) type in which DL type symbols and UL type symbols are mixed. It is determined that A UL slot does not satisfy the determination condition 1 because the symbol at the head position in the slot is of the UL type, and a DL slot does not satisfy the determination condition 2 because the symbol at the end position in the slot is the DL type. is.

シンボルタイプ判定部５７は、制御部７０の制御下で、ＳＰスロット内でＤＬタイプのシンボルが出現するまで、該スロット内の末尾位置から先頭位置に向けてスロット内位置を移動させつつシンボルタイプを判定していき、該スロット内におけるＤＬタイプのシンボルの個数を算出するようになっている。 Under the control of the control unit 70, the symbol type determination unit 57 determines the symbol type while moving the position within the slot from the end position toward the beginning position in the slot until a DL type symbol appears in the SP slot. It is determined and the number of DL type symbols in the slot is calculated.

スロットタイプ記憶部６１は、スロットタイプ判定部５８により判定された各スロットのスロットタイプ、およびシンボルタイプ判定部５７により算出されたＳＰスロット内のＤＬシンボルの個数を記憶するようになっている。スロットタイプ記憶部６１に記憶（設定）されたスロットタイプ等の情報（すなわち、ＴＤＤコンフィギュレーションの情報）は、解析部３０に送られる。 The slot type storage unit 61 stores the slot type of each slot determined by the slot type determination unit 58 and the number of DL symbols in the SP slot calculated by the symbol type determination unit 57 . Information such as the slot type stored (set) in the slot type storage unit 61 (that is, the information of the TDD configuration) is sent to the analysis unit 30 .

なお、直交復調部１３、フレーム同期部２１、復調部２０、解析部３０、ＴＤＤコンフィギュレーション検出部５０、制御部７０の一部または全部は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、入出力インタフェース、ハードディスク等の記憶装置等を有するコンピュータを用いて構成されており、その機能の一部または全部は、ＲＯＭや記憶装置に記憶された各種処理プログラムをＲＡＭに読み出してＣＰＵで実行することにより実現することができる。 Part or all of the quadrature demodulation unit 13, the frame synchronization unit 21, the demodulation unit 20, the analysis unit 30, the TDD configuration detection unit 50, and the control unit 70 are, for example, a CPU (Central Processing Unit), a ROM (Read Only memory), RAM (random access memory), input/output interface, hard disk and other storage devices, etc., and part or all of its functions are implemented by various processes stored in ROM and storage devices. It can be realized by reading the program into the RAM and executing it by the CPU.

また、上記では試験用規格（3GPP TS38.141-1/TS38.141-2）を例に説明したが、これに限定されず、ＴＤＤ方式で送信条件が規定された他の通信規格や試験用規格であってもよい。 In the above, the test standard (3GPP TS38.141-1/TS38.141-2) was explained as an example, but it is not limited to this, and other communication standards and test It may be a standard.

次に、図１および図８を参照しつつ本実施形態に係る信号解析装置１の動作について説明する。図８は、本実施形態に係る信号解析方法の概略を示すフローチャートである。 Next, the operation of the signal analysis device 1 according to this embodiment will be described with reference to FIGS. 1 and 8. FIG. FIG. 8 is a flowchart showing an outline of the signal analysis method according to this embodiment.

ダウンコンバータ１１は、ＤＵＴ２から送信された試験信号ａを受信し、ベースバンド信号ｂにダウンコンバートし（ステップＳ１）、ベースバンド信号ｂをＡＤＣ１２に出力する。ＤＵＴ２から送信される試験信号ａは、試験用規格（3GPP TS38.141-1/TS38.141-2）に従いＴＤＤ方式でＯＦＤＭ変調された変調信号である。ただし、ＴＤＤコンフィギュレーションは、試験用規格に依らず、各国で独自に設定され得るものとする。 The down-converter 11 receives the test signal a transmitted from the DUT 2 , down-converts it into a baseband signal b (step S<b>1 ), and outputs the baseband signal b to the ADC 12 . A test signal a transmitted from the DUT 2 is a modulated signal that has been OFDM-modulated by the TDD method according to the test standard (3GPP TS38.141-1/TS38.141-2). However, the TDD configuration can be independently set in each country without depending on the test standard.

ＡＤＣ１２は、ダウンコンバータ１１から出力されたベースバンド信号ｂをアナログ値からデジタル値に変換してベースバンドデジタル信号ｃを取得し（ステップＳ２）、ベースバンドデジタル信号ｃを直交復調部１３に出力する。 The ADC 12 converts the baseband signal b output from the down converter 11 from an analog value to a digital value to obtain a baseband digital signal c (step S2), and outputs the baseband digital signal c to the quadrature demodulator 13. .

直交復調部１３は、ＡＤＣ１２から出力されたベースバンドデジタル信号ｃをＩ信号成分およびＱ信号成分に直交復調して直交復調信号ｄを取得し（ステップＳ３）、直交復調信号ｄをフレーム同期部２１を介してＦＦＴ部２２に出力する。直交復調信号ｄは、時間ドメインの複素信号である。 The quadrature demodulator 13 obtains a quadrature demodulated signal d by quadrature demodulating the baseband digital signal c output from the ADC 12 into an I signal component and a Q signal component (step S3). , to the FFT unit 22 . The quadrature demodulated signal d is a complex signal in the time domain.

フレーム同期部２１は、直交復調部１３から出力された直交復調信号ｄに含まれるフレームの先頭位置を検出してＦＦＴ部２２およびＡＤＣ１２にフレーム同期のトリガ信号を出力するフレーム同期処理を行う（ステップＳ４）。具体的には、例えば、ＤＵＴ２が生成し送信するフレームと同一のフォーマットを有する参照フレームを予め用意し、直交復調信号ｄのシンボルに対して参照フレームのシンボルを順次シフトさせて相関処理を行う、いわゆるスライディング相関処理を実行することにより相関ピークを求め、その相関ピークに基づいてフレームの先頭位置を検出する。 The frame synchronization unit 21 detects the beginning position of the frame included in the quadrature demodulation signal d output from the quadrature demodulation unit 13, and performs frame synchronization processing to output a frame synchronization trigger signal to the FFT unit 22 and the ADC 12 (step S4). Specifically, for example, a reference frame having the same format as the frame generated and transmitted by the DUT 2 is prepared in advance, and the symbols of the reference frame are sequentially shifted with respect to the symbols of the orthogonal demodulated signal d to perform correlation processing. A correlation peak is obtained by executing so-called sliding correlation processing, and the top position of the frame is detected based on the correlation peak.

ＴＤＤコンフィギュレーション検出部５０は、ＤＵＴ２から送信された試験信号ａのＴＤＤコンフィギュレーションを検出する（ステップＳ５）。ステップＳ５については後で詳しく説明する。 The TDD configuration detector 50 detects the TDD configuration of the test signal a transmitted from the DUT 2 (step S5). Step S5 will be described later in detail.

ＦＦＴ部２２は、フレーム同期部２１から送られたフレーム同期のトリガ信号に従い、直交復調部１３が出力した時間ドメインの直交復調信号ｄに対し、高速フーリエ変換を行って周波数ドメイン信号ｆを取得し（ステップＳ６）、この周波数ドメイン信号ｆを伝送路推定・補正部２３を介してサブチャネル復調部２４に出力する。 The FFT unit 22 performs a fast Fourier transform on the quadrature demodulated signal d in the time domain output from the quadrature demodulation unit 13 in accordance with the frame synchronization trigger signal sent from the frame synchronization unit 21 to acquire the frequency domain signal f. (Step S6), this frequency domain signal f is output to the sub-channel demodulation section 24 via the transmission path estimation/correction section 23. FIG.

伝送路推定・補正部２３は、ＦＦＴ部２２から入力された周波数ドメイン信号ｆに対して例えばパイロット信号による伝送路推定を行い（ステップＳ７）、伝送路推定結果に基づいてＦＦＴ部２２のＦＦＴ処理を調整することにより伝送路の補正を行う（ステップＳ８）。伝送路推定・補正部２３（あるいはＦＦＴ部２２）は、補正済み周波数ドメイン信号ｇをサブチャネル復調部２４に出力する。 The transmission path estimation/correction unit 23 performs transmission path estimation using, for example, a pilot signal for the frequency domain signal f input from the FFT unit 22 (step S7), and performs FFT processing of the FFT unit 22 based on the transmission path estimation result. is adjusted to correct the transmission line (step S8). The channel estimation/correction unit 23 (or the FFT unit 22 ) outputs the corrected frequency domain signal g to the subchannel demodulation unit 24 .

サブチャネル復調部２４は、補正済み周波数ドメイン信号ｇからサブチャネル毎に復調処理を行ってＯＦＤＭ復調信号ｈを取得する（ステップＳ９）。サブチャネル毎の復調処理は、例えば、ＢＰＳＫ（Binary Phase shift Keying）、ＱＰＳＫ（Quadrature Phase shift Keying）、８ＰＳＫ（Phase Shift Keying）、１６ＱＡＭ（Quadrature Amplitude Modulation）、６４ＱＡＭなどの復調である。また、ステップＳ９において、さらに誤り訂正などの復号が行われてもよい。 The sub-channel demodulator 24 performs demodulation processing for each sub-channel from the corrected frequency domain signal g to acquire the OFDM demodulated signal h (step S9). The demodulation processing for each subchannel is, for example, BPSK (Binary Phase shift Keying), QPSK (Quadrature Phase shift Keying), 8PSK (Phase Shift Keying), 16QAM (Quadrature Amplitude Modulation), 64QAM, and the like. In step S9, further decoding such as error correction may be performed.

解析部３０は、サブチャネル復調部２４から入力したＯＦＤＭ復調信号ｈに対して、例えば、送信パワー、ＥＶＭ、コンスタレーション等を測定し解析する（ステップＳ１０）。ステップＳ１０では、解析部３０は、ＴＤＤコンフィギュレーション検出部５０から入力されたＴＤＤコンフィギュレーションの情報を基に、信号の解析を行う。例えば、試験用規格3GPPTS38.141-1/TS38.141-2に規定されたテストモデルのＴＤＤコンフィギュレーション（図４参照）は、日本国内で独自に規定されたＴＤＤコンフィギュレーション（図５参照）とは異なっている。このため、ＤＵＴ２の送信性能を正確に評価するためには、ＴＤＤコンフィギュレーションを把握した上で信号の解析を行う必要がある。 The analysis unit 30 measures and analyzes, for example, the transmission power, EVM, constellation, etc. of the OFDM demodulated signal h input from the subchannel demodulation unit 24 (step S10). In step S<b>10 , the analysis unit 30 analyzes the signal based on the TDD configuration information input from the TDD configuration detection unit 50 . For example, the TDD configuration of the test model specified in the test standard 3GPPTS38.141-1/TS38.141-2 (see Figure 4) is the same as the TDD configuration specified independently in Japan (see Figure 5). is different. Therefore, in order to accurately evaluate the transmission performance of the DUT 2, it is necessary to understand the TDD configuration before analyzing the signal.

表示部４０は、ステップＳ１０において解析部３０により得られた測定および解析結果のデータやグラフ等を表示する（ステップＳ１１）。ＴＤＤコンフィギュレーションを自動で正確に検出することにより、例えば、表示部４０に劣化した信号品質を示す解析結果が表示された場合に、その原因からＴＤＤコンフィギュレーションの設定ミスを除外することができるので、原因究明が容易になる。 The display unit 40 displays data, graphs, etc. of the measurement and analysis results obtained by the analysis unit 30 in step S10 (step S11). By automatically and accurately detecting the TDD configuration, for example, when an analysis result indicating degraded signal quality is displayed on the display unit 40, it is possible to exclude the TDD configuration setting error from the cause. , making it easier to identify the cause.

また、ステップＳ１１において、表示部４０は、ＴＤＤコンフィギュレーション検出部５０により検出されたＴＤＤコンフィギュレーションの情報を表示してもよい。これにより、ユーザはＴＤＤコンフィギュレーションを容易に確認できる。 Further, in step S<b>11 , the display unit 40 may display information on the TDD configuration detected by the TDD configuration detection unit 50 . This allows the user to easily check the TDD configuration.

なお、信号解析装置１は、ステップＳ１１以降に継続して測定を行う場合には、ステップＳ１に戻って処理を続行する。 In addition, the signal analysis apparatus 1 returns to step S1 and continues the process when performing measurement continuously after step S11.

次に、図９を参照してＴＤＤコンフィギュレーション検出のステップＳ５を説明する。
図９は、ＴＤＤコンフィギュレーション検出のステップＳ５の詳細なフローチャートである。 Next, step S5 of TDD configuration detection will be described with reference to FIG.
FIG. 9 is a detailed flow chart of step S5 of TDD configuration detection.

まず、シンボルデータ記憶部５１は、フレーム同期部２１により同期処理が行われた後の同期済み直交復調信号ｅを記憶する。同期済み直交復調信号ｅは、時間ドメインの信号であり、１シンボルにつきＩ（同相）信号成分Ｉ_１，Ｉ_２，・・・，Ｉ_ＮとＱ（直交）信号成分Ｑ_１，Ｑ_２，・・・，Ｑ_Ｎを有している。ここで、Ｎは１シンボル当たりのサンプリング回数である。 First, the symbol data storage unit 51 stores the synchronized quadrature demodulated signal e after synchronization processing has been performed by the frame synchronization unit 21 . The synchronized quadrature demodulated signal e is _a time _- domain signal, and includes I (in _- phase) signal components I ₁ , I ₂ , . , _QN . Here, N is the number of times of sampling per symbol.

次いで、基準スロット番号設定部５２は、基準スロットを指定する基準スロット番号を設定する。例えば、基準スロット番号として０が設定される。 Next, the reference slot number setting unit 52 sets a reference slot number that designates the reference slot. For example, 0 is set as the reference slot number.

また、基準シンボル番号設定部５３は、基準シンボルを指定する基準シンボル番号を設定する。例えば、基準シンボル番号として、ＰＤＳＣＨ用のＤＭ－ＲＳが割り当てられたＤＭ－ＲＳシンボルのシンボル番号である２が設定される。 Also, the reference symbol number setting unit 53 sets a reference symbol number that designates a reference symbol. For example, 2, which is the symbol number of the DM-RS symbol to which the PDSCH DM-RS is allocated, is set as the reference symbol number.

次いで、基準シンボルパワー算出部５４は、基準スロット内の基準シンボルのパワーを算出する（ステップＳ２１）。基準スロットは、基準スロット番号設定部５２により設定された基準スロット番号により指定され、基準シンボルは、基準シンボル番号設定部５３により設定された基準シンボル番号により指定される。 Next, the reference symbol power calculator 54 calculates the power of the reference symbol in the reference slot (step S21). The reference slot is designated by the reference slot number set by the reference slot number setting section 52 , and the reference symbol is designated by the reference symbol number set by the reference symbol number setting section 53 .

具体的には、上記（１）式に示すように、指定されたシンボルＳｙｍのパワーＰｏｗｅｒ_Ｓｙｍは、シンボルＳｙｍのＩ信号成分Ｉｎの２乗とＱ信号成分Ｑｎの２乗との和を全サンプリングについて足し合わせ、それを１シンボル当たりのサンプリング回数Ｎで割ったものである。 Specifically, as shown in the above equation (1), the power Power _Sym of the designated symbol Sym is the sum of the square of the I signal component In and the square of the Q signal component Qn of the symbol Sym. , and divided by the number of sampling times N per symbol.

次いで、閾値設定部５５は、基準シンボルパワー算出部５４により算出されたパワーの値に基づいて閾値ＴＨを設定する（ステップＳ２１）。閾値ＴＨは、例えば、ＴＨ＝０．５×Ｐｏｗｅｒ_Ｓｙｍに設定される。 Next, the threshold setting unit 55 sets the threshold TH based on the power value calculated by the reference symbol power calculation unit 54 (step S21). The threshold TH is set to TH=0.5×Power _Sym , for example.

次いで、制御部７０は、スロットタイプ記憶部６１に記憶された全スロットのスロットタイプをダウンリンク（ＤＬ）に設定する（ステップＳ２２）。 Next, the control unit 70 sets the slot type of all slots stored in the slot type storage unit 61 to downlink (DL) (step S22).

次いで、スロット番号設定部５９は、スロットタイプを調べるスロットのスロット番号ｍを設定する（ステップＳ２３）。ここで、０≦ｍ≦１９である。また、シンボル番号設定部６０は、シンボルタイプを調べるシンボルのシンボル番号ｎを設定する。ここで、０≦ｎ≦１３である。具体的には、シンボル番号は、スロット内の先頭位置を示すシンボル番号０、またはＤＬスロット内のＤＭ－ＲＳシンボルの位置を示すシンボル番号２に設定する。なお、図９では、シンボル番号０により指定されるシンボルを第１シンボル、シンボル番号２により指定されるシンボルを第３シンボルと記している。 Next, the slot number setting unit 59 sets the slot number m of the slot whose slot type is checked (step S23). Here, 0≦m≦19. Also, the symbol number setting unit 60 sets the symbol number n of the symbol whose symbol type is to be checked. Here, 0≦n≦13. Specifically, the symbol number is set to symbol number 0 indicating the head position in the slot or symbol number 2 indicating the position of the DM-RS symbol in the DL slot. In FIG. 9, the symbol specified by the symbol number 0 is called the first symbol, and the symbol specified by the symbol number 2 is called the third symbol.

次いで、シンボルパワー算出部５６は、上記（１）式により、設定されたスロット番号およびシンボル番号０（または２）により特定されるシンボルＳｙｍ０のパワーＰｏｗｅｒ_Ｓｙｍ０を算出する（ステップＳ２４）。 Next, the symbol power calculation unit 56 calculates the power Power _Sym0 of the symbol Sym0 specified by the set slot number and symbol number 0 (or 2) according to the above equation (1) (step S24).

次いで、シンボルタイプ判定部５７は、シンボルパワー算出部５６により算出されたシンボルＳｙｍ０のパワーＰｏｗｅｒ_Ｓｙｍ０が、閾値設定部５５により設定された閾値ＴＨより大きいか否かを判断する（ステップＳ２５）。 Next, the symbol type determination section 57 determines whether or not the power Power _Sym0 of the symbol Sym0 calculated by the symbol power calculation section 56 is greater than the threshold TH set by the threshold setting section 55 (step S25).

ステップＳ２５でＮＯならば、シンボルタイプ判定部５７は、シンボルＳｙｍ０がＵＬタイプであると判定し、それにより、スロットタイプ判定部５８は、調べているスロットのスロットタイプがアップリンク（ＵＬ）であると判定し（ステップＳ２６）、スロットタイプ記憶部６１に記憶する。 If NO in step S25, the symbol type determination unit 57 determines that the symbol Sym0 is of the UL type, so that the slot type determination unit 58 determines that the slot type of the slot being examined is uplink (UL). (step S26) and stored in the slot type storage unit 61. FIG.

ステップＳ２５でＹＥＳならば、シンボル番号設定部６０は、次に調べるシンボル番号として、スロット内の最後のシンボルＳｙｍ１３を指定するシンボル番号１３を設定する。そして、シンボルパワー算出部５６は、上記（１）式により、設定スロット内の最後のシンボルＳｙｍ１３のパワーＰｏｗｅｒ_{Ｓｙｍ１３}を算出する（ステップＳ２７）。 If YES in step S25, the symbol number setting section 60 sets the symbol number 13 designating the last symbol Sym13 in the slot as the next symbol number to be examined. Then, the symbol power calculator 56 calculates the power Power _Sym13 of the last symbol Sym13 in the set slot by the above equation (1) (step S27).

次いで、シンボルタイプ判定部５７は、シンボルパワー算出部５６により算出されたシンボルパワーＰｏｗｅｒ_{Ｓｙｍ１３}が、閾値設定部５５により設定された閾値ＴＨより大きいか否かを判断する（ステップＳ２８）。 Next, the symbol type determination section 57 determines whether or not the symbol power Power _Sym13 calculated by the symbol power calculation section 56 is greater than the threshold TH set by the threshold setting section 55 (step S28).

ステップＳ２８でＹＥＳならば、シンボルタイプ判定部５７は、シンボルＳｙｍ１３がＤＬタイプであると判定し、それにより、スロットタイプ判定部５８は、調べているスロットがＤＬタイプであると判定し（ステップＳ２９）、スロットタイプ記憶部６１に記憶する。 If YES in step S28, the symbol type determination unit 57 determines that the symbol Sym13 is of the DL type, and accordingly the slot type determination unit 58 determines that the examined slot is of the DL type (step S29 ), and stored in the slot type storage unit 61 .

ステップＳ２８でＮＯならば、シンボル番号設定部６０は、次に調べるシンボル番号として、スロット内の最後のシンボルの１個前のシンボルＳｙｍ１２を指定するシンボル番号１２を設定する。そして、シンボルパワー算出部５６は、上記（１）式により、設定スロット内のシンボルＳｙｍ１２のパワーＰｏｗｅｒ_{ｓｙｍ１２}を算出する（ステップＳ３０）。 If NO in step S28, the symbol number setting section 60 sets, as the next symbol number to be examined, the symbol number 12 that designates the symbol Sym12 immediately before the last symbol in the slot. Then, the symbol power calculator 56 calculates the power Power _sym12 of the symbol Sym12 in the set slot by the above equation (1) (step S30).

次いで、シンボルタイプ判定部５７は、シンボルパワー算出部５６により算出されたシンボルパワーＰｏｗｅｒ_{Ｓｙｍ１２}が、閾値設定部５５により設定された閾値ＴＨより大きいか否かを判断する（ステップＳ３１）。 Next, the symbol type determination section 57 determines whether or not the symbol power Power _Sym12 calculated by the symbol power calculation section 56 is greater than the threshold TH set by the threshold setting section 55 (step S31).

ステップＳ３１でＮＯならば、シンボルタイプ判定部５７は、シンボルＳｙｍ１２がＤＬタイプでないと判定し、ステップＳ３０に戻り、シンボルパワー算出部５６が、スロット内でさらに１個前のシンボルのパワーを算出する。 If NO in step S31, the symbol type determination unit 57 determines that the symbol Sym12 is not of the DL type, returns to step S30, and the symbol power calculation unit 56 calculates the power of the previous symbol in the slot. .

ステップＳ３１でＹＥＳならば、シンボルタイプ判定部５７は、シンボルＳｙｍ１２がＤＬタイプであると判定し、それにより、スロットタイプ判定部５８は、調べているスロットがスペシャル（ＳＰ）タイプであると判定する。また、シンボルタイプ判定部５７あるいは制御部７０は、制御部７０の制御下にてステップＳ３０とステップＳ３１のループを何回実行したかに基づいて、ＳＰスロット内のＤＬシンボルの個数を検出する（ステップＳ３２）。スロットタイプ判定部５８による判定結果、およびシンボルタイプ判定部５７により算出されたＳＰスロット内のＤＬシンボルの個数は、スロットタイプ記憶部６１に記憶される。 If YES in step S31, the symbol type determination unit 57 determines that the symbol Sym12 is of the DL type, and accordingly the slot type determination unit 58 determines that the slot being examined is of the special (SP) type. . Also, the symbol type determination unit 57 or the control unit 70 detects the number of DL symbols in the SP slot based on how many times the loop of steps S30 and S31 is executed under the control of the control unit 70 ( step S32). The determination result by the slot type determination unit 58 and the number of DL symbols in the SP slot calculated by the symbol type determination unit 57 are stored in the slot type storage unit 61 .

次いで、制御部７０は、フレーム内の全スロットについてスロットタイプの検出が終了しているか否かを判断し（ステップＳ３３）、ＹＥＳならば、処理を終了し、ＮＯならば、ステップＳ２３に戻り、別のスロット番号を設定する。ステップＳ３３では、フレーム内の１回分のＤＬ－ＵＬパターンのスロットについて、スロットタイプの検出が終了しているか否かを判断するようにしてもよい。 Next, the control unit 70 determines whether slot type detection has been completed for all slots in the frame (step S33). If YES, the process ends. Set a different slot number. In step S33, it may be determined whether or not slot type detection has been completed for one slot of the DL-UL pattern in the frame.

以上述べたように、本発明は、ＴＤＤコンフィギュレーションを自動で設定することができるという効果を有し、信号解析装置および信号解析方法の全般に有用である。 INDUSTRIAL APPLICABILITY As described above, the present invention has the effect of automatically setting the TDD configuration, and is useful for signal analysis apparatuses and signal analysis methods in general.

１信号解析装置
２ＤＵＴ（被試験装置）
１０受信部
１１ダウンコンバータ
１２ＡＤＣ
１３直交復調部
２０復調部
２１フレーム同期部
２２ＦＦＴ部
２３伝送路推定・補正部
２４サブチャネル復調部
３０解析部
４０表示部
５０ＴＤＤコンフィギュレーション検出部
５１シンボルデータ記憶部
５２基準スロット番号設定部
５３基準シンボル番号設定部
５４基準シンボルパワー算出部
５５閾値設定部
５６シンボルパワー算出部
５７シンボルタイプ判定部
５８スロットタイプ判定部
５９スロット番号設定部
６０シンボル番号設定部
６１スロットタイプ記憶部
７０制御部 1 signal analyzer 2 DUT (device under test)
10 receiver 11 down converter 12 ADC
13 Quadrature demodulation unit 20 Demodulation unit 21 Frame synchronization unit 22 FFT unit 23 Transmission path estimation/correction unit 24 Sub-channel demodulation unit 30 Analysis unit 40 Display unit 50 TDD configuration detection unit 51 Symbol data storage unit 52 Reference slot number setting unit 53 Reference symbol number setting unit 54 Reference symbol power calculation unit 55 Threshold setting unit 56 Symbol power calculation unit 57 Symbol type determination unit 58 Slot type determination unit 59 Slot number setting unit 60 Symbol number setting unit 61 Slot type storage unit 70 Control unit

Claims

Reception for receiving a test signal (a) transmitted from a device under test by a time division duplex (TDD) method, down-converting it to a baseband signal (b), sampling the baseband signal, and outputting a digital signal a part (10);
a frame synchronization unit (21) for performing frame synchronization processing on the digital signal to obtain a synchronized digital signal (e);
a demodulator (20) for demodulating the synchronous digital signal and outputting a demodulated signal (h);
an analysis unit (30) for analyzing the demodulated signal;
A signal analysis device comprising a display unit (40) for displaying the result of analysis by the analysis unit,
Further comprising a TDD configuration detection unit (50) for detecting a TDD configuration by determining the link direction of the slot based on the power of the symbol at a specific position in the slot included in the frame in the synchronous digital signal, Signal analyzer.

The TDD configuration detection unit,
a symbol power calculator (56) that calculates the power of a symbol at a specific position in the slot;
a symbol type determination unit (57) for determining a symbol type classified according to the link direction of the symbol by comparing the power value of the symbol calculated by the symbol power calculation unit with a predetermined threshold;
A slot type determination unit (a slot type determination unit ( 58) and
2. The signal analysis apparatus of claim 1, comprising:

3. The signal analysis apparatus according to claim 1, wherein said specific position is a slot position of a symbol having a link direction specific to a slot type classified according to the link direction of said slot.

The specific positions include a first intra-slot position of a symbol having a link direction specific to an uplink type slot and a second intra-slot position of a symbol having a link direction specific to a downlink type slot. The signal analysis device according to any one of claims 1 to 3.

5. The signal analysis apparatus according to claim 4, wherein said first intra-slot position is a leading position within a slot, and said second intra-slot position is a trailing position within a slot.

The first intra-slot position is a symbol position in a slot corresponding to the position of a demodulation reference symbol (DM-RS) in a downlink type slot, and the second intra-slot position is a slot 5. A signal analysis device according to claim 4, which is a trailing position.

Reception for receiving a test signal (a) transmitted from a device under test by a time division duplex (TDD) method, down-converting it to a baseband signal (b), sampling the baseband signal, and outputting a digital signal a part (10);
a frame synchronization unit (21) for performing frame synchronization processing on the digital signal to obtain a synchronized digital signal (e);
a demodulator (20) for demodulating the synchronous digital signal and outputting a demodulated signal (h);
an analysis unit (30) for analyzing the demodulated signal;
A signal analysis device comprising a display unit (40) for displaying the result of analysis by the analysis unit,
Further comprising a TDD configuration detection unit (50) for detecting a TDD configuration by determining the link direction of the slot based on the power of the symbol at a specific position in the slot included in the frame in the synchronous digital signal,
The TDD configuration detection unit,
a symbol power calculator (56) that calculates the power of a symbol at a specific position in the slot;
a symbol type determination unit (57) for determining a symbol type classified according to the link direction of the symbol by comparing the power value of the symbol calculated by the symbol power calculation unit with a predetermined threshold;
A slot type determination unit (a slot type determination unit ( 58) and
including
The specific position is a slot position of a symbol having a link direction specific to a slot type classified according to the link direction of the slot;
The specific position includes a first intra-slot position of a symbol having a link direction specific to an uplink-type slot and a second intra-slot position of a symbol having a link direction specific to a downlink-type slot. ,
The slot type determination unit determines that the slot to be determined is of the uplink type when the symbol type determination unit determines that the symbol at the position in the first slot is not of the downlink type , signal analysis. Device.

Reception for receiving a test signal (a) transmitted from a device under test by a time division duplex (TDD) method, down-converting it to a baseband signal (b), sampling the baseband signal, and outputting a digital signal a part (10);
a frame synchronization unit (21) for performing frame synchronization processing on the digital signal to obtain a synchronized digital signal (e);
a demodulator (20) for demodulating the synchronous digital signal and outputting a demodulated signal (h);
an analysis unit (30) for analyzing the demodulated signal;
A signal analysis device comprising a display unit (40) for displaying the result of analysis by the analysis unit,
Further comprising a TDD configuration detection unit (50) for detecting a TDD configuration by determining the link direction of the slot based on the power of the symbol at a specific position in the slot included in the frame in the synchronous digital signal,
The TDD configuration detection unit,
a symbol power calculator (56) that calculates the power of a symbol at a specific position in the slot;
a symbol type determination unit (57) for determining a symbol type classified according to the link direction of the symbol by comparing the power value of the symbol calculated by the symbol power calculation unit with a predetermined threshold;
A slot type determination unit (a slot type determination unit ( 58) and
including
The specific position is a slot position of a symbol having a link direction specific to a slot type classified according to the link direction of the slot;
The specific position includes a first intra-slot position of a symbol having a link direction specific to an uplink-type slot and a second intra-slot position of a symbol having a link direction specific to a downlink-type slot. ,
The slot type determining unit determines that the slot to be determined is of the downlink type when the symbol type determining unit determines that the symbol at the position in the second slot is of the downlink type. Device.

Reception for receiving a test signal (a) transmitted from a device under test by a time division duplex (TDD) method, down-converting it to a baseband signal (b), sampling the baseband signal, and outputting a digital signal a part (10);
a frame synchronization unit (21) for performing frame synchronization processing on the digital signal to obtain a synchronized digital signal (e);
a demodulator (20) for demodulating the synchronous digital signal and outputting a demodulated signal (h);
an analysis unit (30) for analyzing the demodulated signal;
A signal analysis device comprising a display unit (40) for displaying the result of analysis by the analysis unit,
Further comprising a TDD configuration detection unit (50) for detecting a TDD configuration by determining the link direction of the slot based on the power of the symbol at a specific position in the slot included in the frame in the synchronous digital signal,
The TDD configuration detection unit,
a symbol power calculator (56) that calculates the power of a symbol at a specific position in the slot;
a symbol type determination unit (57) for determining a symbol type classified according to the link direction of the symbol by comparing the power value of the symbol calculated by the symbol power calculation unit with a predetermined threshold;
A slot type determination unit (a slot type determination unit ( 58) and
including
The specific position is a slot position of a symbol having a link direction specific to a slot type classified according to the link direction of the slot;
The specific position includes a first intra-slot position of a symbol having a link direction specific to an uplink-type slot and a second intra-slot position of a symbol having a link direction specific to a downlink-type slot. ,
The slot type determining unit determines that the symbol at the first slot position is not of the uplink type by the symbol type determining unit, and the symbol at the second slot position is downlink type by the symbol type determining unit. A signal analysis device that determines that a slot to be determined is of a special type in which downlink type symbols and uplink type symbols are mixed when it is determined that the slot is not of a link type.

Reception for receiving a test signal (a) transmitted from a device under test by a time division duplex (TDD) method, down-converting it to a baseband signal (b), sampling the baseband signal, and outputting a digital signal a part (10);
a frame synchronization unit (21) for performing frame synchronization processing on the digital signal to obtain a synchronized digital signal (e);
a demodulator (20) for demodulating the synchronous digital signal and outputting a demodulated signal (h);
an analysis unit (30) for analyzing the demodulated signal;
A signal analysis device comprising a display unit (40) for displaying the result of analysis by the analysis unit,
Further comprising a TDD configuration detection unit (50) for detecting a TDD configuration by determining the link direction of the slot based on the power of the symbol at a specific position in the slot included in the frame in the synchronous digital signal,
The TDD configuration detection unit,
a symbol power calculator (56) that calculates the power of a symbol at a specific position in the slot;
a symbol type determination unit (57) for determining a symbol type classified according to the link direction of the symbol by comparing the power value of the symbol calculated by the symbol power calculation unit with a predetermined threshold;
A slot type determination unit (a slot type determination unit ( 58) and
including
The specific position is a slot position of a symbol having a link direction specific to a slot type classified according to the link direction of the slot;
The specific position includes a first intra-slot position of a symbol having a link direction specific to an uplink-type slot and a second intra-slot position of a symbol having a link direction specific to a downlink-type slot. ,
The slot type determining unit determines that the symbol at the first slot position is not of the uplink type by the symbol type determining unit, and the symbol at the second slot position is downlink type by the symbol type determining unit. If it is determined that the slot is not of the link type, determining that the slot to be determined is of a special type in which downlink type symbols and uplink type symbols are mixed,
The symbol type determination unit determines the symbol type while moving the intra-slot position from the tail position toward the head position in the slot until a downlink type symbol appears in the special type slot. , a signal analyzer for calculating the number of downlink type symbols in the slot.

Reception for receiving a test signal (a) transmitted from a device under test by a time division duplex (TDD) method, down-converting it to a baseband signal (b), sampling the baseband signal, and outputting a digital signal Steps (S1, S2);
a frame synchronization step (S4) of performing frame synchronization processing on the digital signal to obtain a synchronized digital signal (e);
a demodulation step (S6, S9) of demodulating the synchronous digital signal and outputting a demodulated signal (h);
an analysis step (S10) of analyzing the demodulated signal;
A signal analysis method including a display step (S11) of displaying the analysis result in the analysis step on a display unit,
Further comprising a TDD configuration detection step (S5) for detecting a TDD configuration by determining the link direction of the slot based on the power of a symbol at a specific position in the slot included in the frame in the synchronous digital signal; Signal analysis method.