JP7136011B2 - フォワード型ｄｃ－ｄｃコンバータ回路 - Google Patents

Description

本発明は、アクティブクランプ方式を採用したフォワード型ＤＣ－ＤＣコンバータ回路に係わる。

従来より、様々な分野においてＤＣ－ＤＣコンバータが広く使用されている。例えば、ＤＣ－ＤＣコンバータは、電動車両（ハイブリッド車等を含む）において、車載バッテリの出力電圧を異なる電圧に変換して１または複数の回路に供給するために使用される。また、ＤＣ－ＤＣコンバータの１つの形態として、アクティブクランプ方式を採用したフォワード型ＤＣ－ＤＣコンバータ回路が実用化されている。なお、以下の記載では、アクティブクランプ方式を採用したフォワード型ＤＣ－ＤＣコンバータ回路を「ＡＣＦ型ＤＣ－ＤＣコンバータ」と呼ぶことがある。

図１は、ＡＣＦ型ＤＣ－ＤＣコンバータの一例を示す。図１に示すＡＣＦ型ＤＣ－ＤＣコンバータにおいては、トランスＴの１次側に設けられているスイッチング素子Ｑ１、Ｑ２が交互にオン状態に制御される。また、トランスＴの２次側に設けられているスイッチング素子Ｑ３、Ｑ４は、スイッチング素子Ｑ１、Ｑ２に同期して制御される。

上記構成のＡＣＦ型ＤＣ－ＤＣコンバータにおいて、所定の周期でスイッチング素子Ｑ１を制御すると、その周期に同期して、トランスＴの１次側から２次側に電力が伝達される。このとき、スイッチング素子Ｑ２およびコンデンサＣ２は、トランスＴをリセットするために使用される。そして、２次側に伝達された電力は、スイッチング素子Ｑ３、Ｑ４により整流され、さらにコイルＬ２およびコンデンサＣ３により出力電流が平滑化され、一定の出力電圧Ｖoutが生成される。なお、ＡＣＦ型ＤＣ－ＤＣコンバータは、例えば、特許文献１に記載されている。

特開２０１６－１５８４２２号公報

上述のＡＣＦ型ＤＣ－ＤＣコンバータにおいて、例えば、スイッチング素子Ｑ１をオフ状態からオン状態に変化させると、点Ｐ１の電位（電圧Ｖ１）が低下すると共に、点Ｐ２の電位（電圧Ｖ２）が上昇する。このとき、図２（ａ）に示すように、電圧Ｖ２のオーバシュートが発生し、電圧Ｖ２がスイッチング素子Ｑ４の耐圧を超えるおそれがある。尚、図２に示すダイオード初期電圧は、入力電圧ＶinをトランスＴの巻線比で割算することで得られる電圧に相当する。

この問題に対して、例えば、図３に示すように、スイッチング素子Ｑ３、Ｑ４にそれぞれクランプ回路を設ける構成が考えられる。ここで、クランプ回路のクランプ電圧は、それぞれスイッチング素子Ｑ３、Ｑ４の耐圧より低く設定される。ところが、クランプ回路は、所定の応答時間を有する。このため、スイッチング素子Ｑ１のターンオンに応じて上昇する電圧Ｖ２は、図２（ｂ）に示すように、クランプ電圧に達した後も、所定の応答時間が経過するまで上昇し続ける。すなわち、図３に示す構成であっても、スイッチング素子Ｑ３、Ｑ４の耐圧をある程度高くする必要があり、オン抵抗が大きくなるので、ＤＣ－ＤＣ変換の効率が低くなってしまう。

本発明の１つの側面に係わる目的は、フォワード型ＤＣ－ＤＣコンバータ回路においてトランスの２次側に発生するサージを抑制することである。

本発明の１つの態様のフォワード型ＤＣ－ＤＣコンバータ回路は、トランスと、前記トランスの１次側に設けられる入力回路と、前記トランスの２次側に設けられる整流回路とを備える。前記入力回路は、第１のスイッチング半導体素子、第２のスイッチング半導体素子、コイル、第１のコンデンサ、および第２のコンデンサを含む。前記トランスの１次巻線の一方の端部と、前記コイルの一方の端部と、前記第１のコンデンサの一方の端部とが互いに電気的に接続される。前記第１のスイッチング半導体素子の一方の端部と、前記第２のスイッチング半導体素子の一方の端部と、前記コイルの他方の端部とが互いに電気的に接続される。前記第２のスイッチング半導体素子の他方の端部と前記第２のコンデンサの一方の端部とが互いに電気的に接続される。前記第１のコンデンサの他方の端部と前記第１のスイッチング半導体素子の他方の端部とが互いに電気的に接続される。前記第２のコンデンサの他方の端部と前記トランスの１次巻線の他方の端部とが互いに電気的に接続される。

上記構成のフォワード型ＤＣ－ＤＣコンバータ回路において、第１のスイッチング半導体素子を制御することで、トランスの１次側から２次側に電力が伝達される。ただし、第１のスイッチング半導体素子のターンオン時またはターンオフ時には、トランスの２次側でサージが発生し得る。そして、このサージの大きさは、第１のスイッチング半導体素子のターンオンまたはターンオフの直後における、トランスの１次巻線の両端の電位差に依存する。そこで、上述したコイルおよび第１のコンデンサを設けることにより、第１のスイッチング半導体素子のターンオンまたはターンオフの直後における、トランスの１次巻線の両端の電位差を小さくする。この構成により、トランスの２次側のサージが抑制される。

上述の態様によれば、フォワード型ＤＣ－ＤＣコンバータ回路においてトランスの２次側に発生するサージが抑制される。

ＡＣＦ型ＤＣ－ＤＣコンバータの一例を示す図である。 トランスの２次側に発生するサージの例を示す図である。 ＡＣＦ型ＤＣ－ＤＣコンバータの他の例を示す図である。 ＡＣＦ型ＤＣ－ＤＣコンバータの動作を説明するための図である。 図４に示すＡＣＦ型ＤＣ－ＤＣコンバータの動作を表すタイミング図である。 トランスの１次巻線の両端の電位差と２次側に発生するサージとの関係について説明する図である。 本発明の実施形態に係わるＡＣＦ型ＤＣ－ＤＣコンバータの一例を示す図である。 スイッチング素子Ｑ１のターンオン時の電流および電圧の変化を示す図である。 スイッチング素子Ｑ１のターンオフ時の電流および電圧の変化を示す図である。 ＡＣＦ型ＤＣ－ＤＣコンバータの第１のバリエーションを示す図である。 ＡＣＦ型ＤＣ－ＤＣコンバータの第２のバリエーションを示す図である。

図４は、ＡＣＦ型ＤＣ－ＤＣコンバータの動作を説明するための図である。図５は、図４に示すＡＣＦ型ＤＣ－ＤＣコンバータの動作を表すタイミング図である。この実施例では、不図示のコントローラがスイッチング素子Ｑ１～Ｑ４の状態を制御するものとする。また、以下の記載では、スイッチング素子がオフ状態からオン状態に変化することを「ターンオン」と呼び、スイッチング素子がオン状態からオフ状態に変化することを「ターンオフ」と呼ぶことがある。

さらに、以下の記載において、トランスＴの１次側の電位は、バッテリＢの負極の電位を基準として考えるものとする。よって、例えば、「電圧Ｖ１」は、図４に示す点Ｐ１の電位Ｖ１とバッテリＢの負極の電位との差を表す。また、トランスＴの２次側の電位は、ＧＮＤを基準として考える。よって、例えば、「電圧Ｖ２」および「電圧Ｖ３」は、それぞれ、図４に示す点Ｐ２の電位Ｖ２および点Ｐ３の電位Ｖ３とＧＮＤとの差を表す。

時刻ｔ１において、スイッチング素子Ｑ１、Ｑ３がオフ状態からオン状態に変化する。また、スイッチング素子Ｑ２、Ｑ４はオン状態からオフ状態に変化する。ただし、実際には、スイッチング素子Ｑ１、Ｑ２が同時にオン状態にならず、また、スイッチング素子Ｑ３、Ｑ４が同時にオン状態にならないように、適切なデッドタイムが設けられている。

上記スイッチングが行われると、点Ｐ１の電位Ｖ１がＬレベルに低下し、点Ｐ３の電位Ｖ３はＧＮＤレベルに低下する。ここで、スイッチング素子Ｑ１がオン状態に制御されると、点Ｐ１の電位Ｖ１は、実質的にバッテリＢの負極電位と同じになる。よって、このとき、トランスＴの１次巻線の両端の電位差（または、両端電圧）は、入力電圧Ｖinとほぼ同じになる。なお、以下の記載では、トランスＴの１次巻線の両端の電位差を「ΔＶ」と呼ぶことがある。

時刻ｔ１以降は、スイッチング素子Ｑ３を介して流れる電流Ｉ３が増加してゆき、スイッチング素子Ｑ４を介して流れる電流Ｉ４は減少してゆく。この後、時刻ｔ２において、点Ｐ２の電位Ｖ２がＨレベルまで上昇する。Ｈレベル（ダイオード初期電圧）は、入力電圧ＶinをトランスＴの巻線比Ｎで割算することで得られる。なお、電位Ｖ２がＨレベルに保持されているときは、スイッチング素子Ｑ４を介して流れる電流Ｉ４は実質的にゼロである。

時刻ｔ３において、スイッチング素子Ｑ１、Ｑ３がオン状態からオフ状態に変化する。また、スイッチング素子Ｑ２、Ｑ４はオフ状態からオン状態に変化する。そうすると、点Ｐ２の電位Ｖ２がＧＮＤレベルに低下する。また、スイッチング素子Ｑ２がオン状態に制御されると、トランスＴがリセットされる。すなわち、トランスＴに蓄積されたエネルギーが解放される。これによりコンデンサＣ２が充電されるので、点Ｐ１の電位Ｖ１は上昇してゆく。

時刻ｔ３以降は、スイッチング素子Ｑ４を介して流れる電流Ｉ４が増加してゆき、スイッチング素子Ｑ３を介して流れる電流Ｉ３は減少してゆく。更に、時刻ｔ４において、点Ｐ３の電位Ｖ３がＨレベルまで上昇する。なお、電位Ｖ３がＨレベルに保持されているときは、スイッチング素子Ｑ３を介して流れる電流Ｉ３は実質的にゼロである。この後、時刻ｔ５において、時刻ｔ１と同様のスイッチングが行われる。すなわち、時刻ｔ１～ｔ５の動作を１つのサイクルとしてスイッチング動作が繰り返される。

電流Ｉ３と電流Ｉ４との和は、上述のスイッチングサイクルに同期して、増加および減少を繰り返す。そして、コイルＬ２を介して流れる電流は、コンデンサＣ３により平滑化され、一定の出力電圧Ｖoutが生成される。

このように、バッテリＢから供給される電力は、スイッチング素子Ｑ１、Ｑ２を制御することでトランスＴの２次側に伝達される。具体的には、スイッチング素子Ｑ１がオン状態に制御されているときに、トランスＴの１次側から２次側に電力が伝達される。また、スイッチング素子Ｑ２をオン状態に制御することで、トランスＴがリセットされる。さらに、トランスＴの２次側に伝達される電力は、スイッチング素子Ｑ３、Ｑ４により整流される。これにより、ＤＣ－ＤＣ変換が実現されている。

ただし、時刻ｔ２において電位Ｖ２がＬレベルからＨレベルに遷移するときに、サージが発生する。すなわち、時刻ｔ２においてオーバシュートが発生し得る。また、時刻ｔ４において電位Ｖ３がＬレベルからＨレベルに遷移するときにも、サージが発生する。すなわち、時刻ｔ４においてオーバシュートが発生し得る。ここで、サージエネルギーの大きさは、トランスＴの１次巻線の両端の電位差ΔＶに依存する。

図６は、トランスＴの１次巻線の両端の電位差ΔＶと２次側に発生するサージとの関係について説明する図である。ここでは、図５に示す時刻ｔ１以降の動作を説明する。すなわち、スイッチング素子Ｑ１のターンオン時の動作を説明する。

時刻ｔ１においてスイッチング素子Ｑ１がオフ状態からオン状態に変化すると、上述したように、点Ｐ１の電位Ｖ１はＬレベルに低下する。この後、トランスＴの２次側において、スイッチング素子Ｑ４を介して流れる電流Ｉ４は減少してゆき、やがて、電流Ｉ４は逆方向に（マイナス方向に増加するように）流れるようになる。すなわち、スイッチング素子Ｑ４のダイオードによりリカバリ電流が発生する。

スイッチング素子Ｑ４においてリカバリ電流が流れ始めると、点Ｐ２の電位Ｖ２が上昇してゆく。そして、電圧Ｖ２が、トランスＴの１次巻線の両端の電位差ΔＶをトランスＴの巻線比Ｎで割算することで得られる値（即ち、ΔＶ／Ｎ）に達すると、電流Ｉ４が増加に転じる。この後、電流Ｉ４はゼロに収束してゆき、Ｖ２は電圧Ｅに収束してゆく。

なお、図４に示す構成では、スイッチング素子Ｑ１がターンオンされると、電位Ｖ１が即座にＬレベルに低下する。よって、スイッチング素子Ｑ１がターンオンされた後は、電位差ΔＶは、入力電圧Ｖinとほぼ一致する。すなわち、電圧Ｖ２が、入力電圧Ｖinを巻線比Ｎで割算することで得られる値（即ち、Ｖin／Ｎ＝Ｅ）に達すると、Ｉ４が増加に（プラス方向に増加するように）転じる。

このように、スイッチング素子Ｑ４において発生するリカバリ電流に起因して電圧Ｖ２にサージが発生する。ここで、このサージの大きさは、リカバリ電流の総量に依存する。また、リカバリ電流の総量は、図６に示す斜線領域の面積に相当し、リカバリ電流の最大値（図６では、Ｉpeak）に依存する。他方、スイッチング素子Ｑ４のリカバリ電流は、電圧Ｖ２がΔＶ／Ｎに達すると減少に（Ｉ４がプラス方向に増加するように）転じるので、リカバリ電流の最大値Ｉpeakは、電位差ΔＶに依存する。具体的には、スイッチング素子Ｑ１のターンオン時におけるトランスＴの１次巻線の両端の電位差ΔＶが大きいときは、リカバリ電流の総量が多くなり、電圧Ｖ２に加わるサージも大きくなる。換言すれば、スイッチング素子Ｑ１のターンオン時におけるトランスＴの１次巻線の両端の電位差ΔＶを小さくすれば、電圧Ｖ２に加わるサージが小さくなる。

なお、図６を参照してスイッチング素子Ｑ１のターンオン時のサージについて記載したが、スイッチング素子Ｑ１のターンオフ時についても同様である。すなわち、スイッチング素子Ｑ１のターンオフ時におけるトランスＴの１次巻線の両端の電位差ΔＶを小さくすれば、電圧Ｖ３に加わるサージが小さくなる。

そこで、本発明の実施形態に係わるＡＣＦ型ＤＣ－ＤＣコンバータは、スイッチング素子Ｑ１のターンオン時またはターンオフ時におけるトランスＴの１次巻線の両端の電位差ΔＶを小さく機能を備える。これにより、トランスの２次側で発生するオーバシュートが抑制され、スイッチング素子（Ｑ３、Ｑ４）の耐圧を小さくできるので、これらのスイッチング素子のオン抵抗が小さくなる。この結果、ＤＣ－ＤＣ変換の効率が改善する。

図７は、本発明の実施形態に係わるＡＣＦ型ＤＣ－ＤＣコンバータの一例を示す。本発明の実施形態に係わるＡＣＦ型ＤＣ－ＤＣコンバータ１０は、図７に示すように、トランスＴ、入力回路１１、整流回路１２を備える。なお、ＡＣＦ型ＤＣ－ＤＣコンバータ１０は、図７に示していない他の回路を備えていてもよい。

トランスＴは、１次巻線および２次巻線を有する。なお、以下の記載では、１次巻線の２つの端部をｘ１、ｘ２と呼ぶことがある。２次巻線の２つの端部をｙ１、ｙ２と呼ぶことがある。トランスＴの巻線比（即ち、１次巻線の巻数と２次巻線の巻数との比）は、Ｎであるものとする。

入力回路１１は、図７に示すように、スイッチング素子Ｑ１（第１のスイッチング半導体素子）、スイッチング素子Ｑ２（第２のスイッチング半導体素子）、コイルＬ１、コンデンサＣ１（第１のコンデンサ）、及びコンデンサＣ２（第２のコンデンサ）を備える。なお、入力回路１１は、図７に示していない他の回路要素を備えていてもよい。

スイッチング素子Ｑ１、Ｑ２は、この実施例では、それぞれｎＭＯＳトランジスタにより実現される。なお、ｎＭＯＳトランジスタは、寄生ダイオード（または、バックダイオード）を備える。寄生ダイオードのアノードおよびカソードは、それぞれ、ｎＭＯＳトランジスタのソースおよびドレインに接続されている。

トランスＴの１次巻線の端部ｘ２（トランスの１次巻線の一方の端部）と、コイルＬ１の一方の端部（コイルの一方の端部）と、コンデンサＣ１の一方の端子（第１のコンデンサの一方の端部）とが互いに電気的に接続されている。スイッチング素子Ｑ１のドレイン（第１のスイッチング半導体素子の一方の端部）と、スイッチング素子Ｑ２のソース（第２のスイッチング半導体素子の一方の端部）と、コイルＬ１の他方の端部（コイルの他方の端部）とが互いに電気的に接続されている。スイッチング素子Ｑ２のドレイン（第２のスイッチング半導体素子の他方の端部）とコンデンサＣ２の一方の端子（第２のコンデンサの一方の端部）とが互いに電気的に接続されている。コンデンサＣ１の他方の端子（第１のコンデンサの他方の端部）とスイッチング素子Ｑ１のソース（第１のスイッチング半導体素子の他方の端部）とが互いに電気的に接続されている。そして、コンデンサＣ２の他方の端子（第２のコンデンサの他方の端部）とトランスＴの１次巻線の端部ｘ１（トランスの１次巻線の他方の端部）とが互いに電気的に接続されている。

バッテリＢは、直流電源であり、入力回路１１に接続される。バッテリＢの正極は、トランスＴの１次巻線の端部ｘ１に接続される。また、バッテリＢの負極は、スイッチング素子Ｑ１のソースに接続される。なお、Ｖinは、バッテリＢの出力電圧（即ち、ＡＣＦ型ＤＣ－ＤＣコンバータ１０の入力電圧）を表す。

整流回路１２は、スイッチング素子Ｑ３、スイッチング素子Ｑ４、コイルＬ２、コンデンサＣ３を備える。なお、整流回路１２は、図７に示していない他の回路要素を備えていてもよい。

スイッチング素子Ｑ３、Ｑ４は、この実施例では、それぞれｎＭＯＳトランジスタにより実現される。なお、ｎＭＯＳトランジスタは、寄生ダイオード（または、バックダイオード）を備える。寄生ダイオードのアノードおよびカソードは、それぞれ、ｎＭＯＳトランジスタのソースおよびドレインに接続されている。ただし、整流回路１２は、スイッチング素子Ｑ３、Ｑ４の代わりに、それぞれダイオードを備える構成であってもよい。

トランスＴの２次巻線の端部ｙ１には、スイッチング素子Ｑ４のドレインおよびコイルＬ２の一方の端部が電気的に接続されている。トランスＴの２次巻線の端部ｙ２には、スイッチング素子Ｑ３のドレインが電気的に接続されている。各スイッチング素子Ｑ３、Ｑ４のソースは、ＧＮＤに接地されている。コイルＬ２の他方の端部は、ＡＣＦ型ＤＣ－ＤＣコンバータ１０の出力端子に接続されている。そして、出力端子とＧＮＤとの間にコンデンサＣ３が設けられている。

上記構成のＡＣＦ型ＤＣ－ＤＣコンバータ１０において、Ｖ０は、スイッチング素子Ｑ１のドレインの電位を表す。Ｖ１は、トランスＴの１次巻線の端部ｘ２の電位を表す。ΔＶは、トランスＴの１次巻線の両端の電位差を表す。Ｖ２は、スイッチング素子Ｑ４のドレインの電位を表す。Ｖ３は、スイッチング素子Ｑ３のドレインの電位を表す。Ｉ３は、スイッチング素子Ｑ３を介して流れる電流を表す。Ｉ４は、スイッチング素子Ｑ４を介して流れる電流を表す。

上記構成のＡＣＦ型ＤＣ－ＤＣコンバータ１０の動作は、図５を参照して説明した通りである。すなわち、不図示のコントローラがスイッチング素子Ｑ１～Ｑ４を制御することにより、入力電圧Ｖinが出力電圧Ｖoutに変換される。具体的には、スイッチング素子Ｑ１がオン状態に制御されているときに、トランスＴの１次側から２次側に電力が伝達される。また、スイッチング素子Ｑ２をオン状態に制御することで、トランスＴがリセットされる。さらに、トランスＴの２次側に伝達される電力は、スイッチング素子Ｑ３、Ｑ４により整流される。なお、出力電圧Ｖoutは、入力電圧ＶinおよびトランスＴの巻線比Ｎに基づいて規定される。

ただし、ＡＣＦ型ＤＣ－ＤＣコンバータ１０は、図４に示す構成に加えて、コイルＬ１およびコンデンサＣ１を備える。このため、図４に示す構成と比較して、ＡＣＦ型ＤＣ－ＤＣコンバータ１０においては、スイッチング素子Ｑ１のターンオン時およびターンオフ時にトランスＴの２次側に発生するサージ電圧が抑制される。

図８は、本発明の実施形態に係わるＡＣＦ型ＤＣ－ＤＣコンバータ１０において、スイッチング素子Ｑ１のターンオン時の電流および電圧の変化を示す。

時刻ｔ１においてスイッチング素子Ｑ１がオフ状態からオン状態に変化すると、点Ｐ０の電位Ｖ０は、即座にＬレベルに低下する。「Ｌレベル」は、バッテリＢの負極の電位とほぼ同じである。

ところが、トランスＴの端部ｘ２と点Ｐ０との間にはコイルＬ１が設けられており、且つ、トランスＴの端部ｘ２とバッテリＢの負極との間には、コンデンサＣ１が設けられている。このため、時刻ｔ１においてスイッチング素子Ｑ１がオフ状態からオン状態に変化した後、トランスＴの端部ｘ２の電位Ｖ１は、時間経過に応じてゆっくり低下していく。ここで、トランスＴの端部ｘ１には、一定の電圧Ｖinが印加されている。よって、トランスＴの１次巻線の両端の電位差ΔＶはゆっくりと増加してゆく。なお、トランスＴの端部ｘ２の電位Ｖ１（または、電位差ΔＶ）の変化速度は、コンデンサＣ１の容量およびコイルＬ１の定数に依存する。

この後、トランスＴの２次側において、スイッチング素子Ｑ４を介して流れる電流Ｉ４は減少してゆき、やがて、電流Ｉ４は逆方向に（マイナス方向に増加するように）流れるようになる。すなわち、スイッチング素子Ｑ４のダイオードによりリカバリ電流が発生する。

スイッチング素子Ｑ４においてリカバリ電流が流れ始めると、点Ｐ２の電位Ｖ２が上昇してゆく。そして、電圧Ｖ２が、トランスＴの１次巻線の両端の電位差ΔＶをトランスＴの巻線比Ｎで割算することで得られる値（即ち、ΔＶ／Ｎ）に達すると、電流Ｉ４が増加に（プラス方向に増加するように）転じる。図８においては、時刻ｔｘにおいて、電圧Ｖ２が「ΔＶ／Ｎ」に達している。この後、電流Ｉ４はゼロに収束してゆき、電圧Ｖ２は電圧Ｅに収束してゆく。

ここで、図４に示すＡＣＦ型ＤＣ－ＤＣコンバータの動作を表す図６と、本発明の実施形態に係わるＡＣＦ型ＤＣ－ＤＣコンバータ１０の動作を表す図８とを比較する。

本発明の実施形態においては、スイッチング素子Ｑ１がオフ状態からオン状態に変化した後、トランスＴの１次巻線の端部ｘ２の電位（即ち、電圧Ｖ１）は、ゆっくりと低下してゆく。このため、図６に示すケースと比較すると、スイッチング素子Ｑ１のターンオンの直後において、トランスＴの１次巻線の両端の電位差ΔＶは小さい。よって、図６に示すケースと比較して、スイッチング素子Ｑ１のターンオンから、電圧Ｖ２が「ΔＶ／Ｎ」に達するまでの時間が短くなる。すなわち、図６に示すケースと比較して、スイッチング素子Ｑ４を介して流れる電流Ｉ４が減少から増加に（プラス方向に増加するように）転じるタイミングが早くなる。換言すれば、スイッチング素子Ｑ４におけるリカバリ電流の最大値（図８では、Ｉpeak）が小さく、リカバリ電流の総量が少なくなる。この結果、点Ｐ２の電圧Ｖ２に発生するサージが小さくなる。

また、図６に示すケースでは、電圧Ｖ２が電圧Ｅの近傍まで上昇した時点でサージが発生する。このため、スイッチング素子Ｑ４に印加される電圧に大きなオーバシュートが発生し得る。これに対して、本発明の実施形態においては、比較的大きなサージは、電圧Ｖ２が電圧Ｅに達する前に発生する。よって、電圧Ｖ２にサージが発生しても、スイッチング素子Ｑ４に印加される電圧はさほど大きくならない。すなわち、図６に示すケースと比較して、電圧Ｖ２のオーバシュートがさらに抑制される。なお、図８に示すＡＣＦ型ＤＣ－ＤＣコンバータ１０において発生する「比較的大きなサージ」は、図６に示すケースで発生するサージより小さい。

図９は、スイッチング素子Ｑ１のターンオフ時の電流および電圧の変化を示す。なお、図９（ａ）は、図４に示す構成の動作を示し、図９（ｂ）は、本発明の実施形態に係わるＡＣＦ型ＤＣ－ＤＣコンバータ１０の動作を示す。

スイッチング素子Ｑ１のターンオフ時には、図９に示すように、スイッチング素子Ｑ３を介して流れる電流Ｉ３が減少してゆき、スイッチング素子Ｑ３においてリカバリ電流が発生すると、電圧Ｖ３が上昇し始める。そして、電圧Ｖ３が電圧ΔＶ／Ｎに達すると、電流Ｉ３が増加し始め、ゼロに収束してゆく。

ここで、コイルＬ１およびコンデンサＣ１を備えない構成では、図９（ａ）に示すように、スイッチング素子Ｑ１のターンオフ時に、トランスＴの端部ｘ２の電位Ｖ１が急速に上昇する。このため、スイッチング素子Ｑ１がターンオフすると、即座に、電位差ΔＶが大きくなる。したがって、電圧Ｖ３が増加してΔＶ／Ｎに達するまでの時間が長くなり、リカバリ電流の最大値Ｉpeakが大きくなるので、リカバリ電流の総量が多くなる。この結果、大きなサージが発生し得る。

一方、コイルＬ１およびコンデンサＣ１を備える構成では、図９（ｂ）に示すように、スイッチング素子Ｑ１のターンオフ時に、トランスＴの端部ｘ２の電位Ｖ１はゆっくり上昇していく。このため、スイッチング素子Ｑ１がターンオフした直後は、電位差ΔＶは小さい。したがって、電圧Ｖ３が増加してΔＶ／Ｎに達するまでの時間が短くなり、リカバリ電流の最大値Ｉpeakが小さくなるので、リカバリ電流の総量が小さくなる。この結果、サージが抑制される。

このように、本発明の実施形態に係わるＡＣＦ型ＤＣ－ＤＣコンバータ１０は、コイルＬ１およびコンデンサＣ１を備えることで、スイッチング素子Ｑ１のスイッチングの直後において、トランスＴの１次巻線の両端の電位差ΔＶの変化速度が遅くなる。このため、トランスＴの２次側に伝達された電力を整流するためのスイッチング素子（Ｑ３またはＱ４）に加わるサージが抑制される。この結果、これらのスイッチング素子の耐圧を小さくすることが可能となり、オン抵抗が低くなるので、ＤＣ－ＤＣ変換の効率が向上する。

図１０は、ＡＣＦ型ＤＣ－ＤＣコンバータの第１のバリエーションを示す。第１のバリエーションに係わるＡＣＦ型ＤＣ－ＤＣコンバータ１０ｂは、図７に示す構成に加えて、抵抗Ｒを備える。抵抗Ｒは、図１０に示すように、コンデンサＣ１とスイッチング素子Ｑ１のソース（即ち、バッテリＢの負極）との間に設けられる。

ここで、ＡＣＦ型ＤＣ－ＤＣコンバータ１０はコイルＬ１およびコンデンサＣ１を備えるので、スイッチング素子Ｑ１のスイッチングの直後に、ＬＣ共振により、トランスＴの１次巻線の端部ｘ２の電位にリンギングが発生する。すなわち、スイッチング素子Ｑ１のスイッチングの直後に、トランスＴの１次巻線の両端の電位差ΔＶにリンギングが発生する。

他方、図６～図９を参照して説明したように、トランスＴの２次側に発生するサージの大きさは、電位差ΔＶに依存する。よって、電位差ΔＶにリンギングが発生すると、トランスＴの２次側で大きなサージが発生するおそれがある。

そこで、第１のバリエーションに係わるＡＣＦ型ＤＣ－ＤＣコンバータ１０ｂは、コンデンサＣ１とバッテリＢの負極との間に抵抗Ｒを備える。このため、上述のＬＣ共振に起因して発生するリンギングのエネルギーが抵抗Ｒにおいて消費される。すなわち、リンギングが抑制される。したがって、コイルＬ１およびコンデンサＣ１を設けたことによるデメリットは抑制される。

図１１は、ＡＣＦ型ＤＣ－ＤＣコンバータの第２のバリエーションを示す。第２のバリエーションに係わるＡＣＦ型ＤＣ－ＤＣコンバータ１０ｃは、図１０に示す構成に加えて、さらにダイオードＤ１、Ｄ２を備える。ダイオードＤ１は、アノードがスイッチング素子Ｑ１のソース（即ち、バッテリＢの負極）に電気的に接続され、カソードがトランスＴの１次巻線の端部ｘ２に電気的に接続されるように設けられる。また、ダイオードＤ２は、アノードがトランスＴの１次巻線の端部ｘ２に電気的に接続され、カソードがスイッチング素子Ｑ２のドレインに電気的に接続されるように設けられる。

ここで、上述したように、トランスＴの１次巻線の端部ｘ２の電位は、ＬＣ共振によりリンギングが発生し得る。そして、このリンギングにより、トランスＴの２次側で大きなサージが発生するおそれがある。

そこで、第２のバリエーションに係わるＡＣＦ型ＤＣ－ＤＣコンバータ１０ｃは、上述したダイオードＤ１、Ｄ２を備える。即ち、トランスＴの１次巻線の端部ｘ２の電位が、バッテリＢの負極の電位より低下しないように、ダイオードＤ１が設けられている。また、トランスＴの１次巻線の端部ｘ２の電位が、トランスＴのリセット電圧（図１１では、スイッチング素子Ｑ２のドレインの電位）より高くならないように、ダイオードＤ２が設けられている。この結果、ＬＣ共振によるリンギングが抑制され、コイルＬ１およびコンデンサＣ１を設けたことによるデメリットは抑制される。

１０、１０ｂ、１０ｃ ＡＣＦ型ＤＣ－ＤＣコンバータ
１１ 入力回路
１２ 整流回路

Claims (5)

1. トランスと、
   前記トランスの１次側に設けられる入力回路と、
   前記トランスの２次側に設けられる整流回路と、を備え、
   前記入力回路は、第１のスイッチング半導体素子、第２のスイッチング半導体素子、コイル、第１のコンデンサ、および第２のコンデンサを含み、
   前記トランスの１次巻線の一方の端部と、前記コイルの一方の端部と、前記第１のコンデンサの一方の端部とが互いに電気的に接続され、
   前記第１のスイッチング半導体素子の一方の端部と、前記第２のスイッチング半導体素子の一方の端部と、前記コイルの他方の端部とが互いに電気的に接続され、
   前記第２のスイッチング半導体素子の他方の端部と前記第２のコンデンサの一方の端部とが互いに電気的に接続され、
   前記第１のコンデンサの他方の端部と前記第１のスイッチング半導体素子の他方の端部とが互いに電気的に接続され、
   前記第２のコンデンサの他方の端部と前記トランスの１次巻線の他方の端部とが互いに電気的に接続される
   ことを特徴とするフォワード型ＤＣ－ＤＣコンバータ回路。
2. 前記第１のコンデンサの他方の端部と前記第１のスイッチング半導体素子の他方の端部との間に抵抗が設けられる
   ことを特徴とする請求項１に記載のフォワード型ＤＣ－ＤＣコンバータ回路。
3. 前記トランスの１次巻線の一方の端部と前記第１のスイッチング半導体素子の他方の端部との間にダイオードが設けられる
   ことを特徴とする請求項１または２に記載のフォワード型ＤＣ－ＤＣコンバータ回路。
4. 前記トランスの１次巻線の一方の端部と前記第２のスイッチング半導体素子の他方の端部との間にダイオードが設けられる
   ことを特徴とする請求項１～３のいずれか１つに記載のフォワード型ＤＣ－ＤＣコンバータ回路。
5. 直流電源の第１の端子および第２の端子は、それぞれ、前記トランスの１次巻線の他方の端部および前記第１のスイッチング半導体素子の他方の端部に電気的に接続される
   ことを特徴とする請求項１～４のいずれか１つに記載のフォワード型ＤＣ－ＤＣコンバータ回路。

Images