Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7145311B2 - 配線基板、電子部品用パッケージおよび電子装置 - Google Patents
[go: Go Back, main page]

JP7145311B2 - 配線基板、電子部品用パッケージおよび電子装置 - Google Patents

配線基板、電子部品用パッケージおよび電子装置 Download PDF

Info

Publication number
JP7145311B2
JP7145311B2 JP2021503681A JP2021503681A JP7145311B2 JP 7145311 B2 JP7145311 B2 JP 7145311B2 JP 2021503681 A JP2021503681 A JP 2021503681A JP 2021503681 A JP2021503681 A JP 2021503681A JP 7145311 B2 JP7145311 B2 JP 7145311B2
Authority
JP
Japan
Prior art keywords
region
connection portion
wiring board
wettability
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021503681A
Other languages
English (en)
Other versions
JPWO2020179937A1 (ja
Inventor
俊彦 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020179937A1 publication Critical patent/JPWO2020179937A1/ja
Application granted granted Critical
Publication of JP7145311B2 publication Critical patent/JP7145311B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/93Interconnections
    • H10F77/933Interconnections for devices having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • H10W76/13Containers comprising a conductive base serving as an interconnection
    • H10W76/134Containers comprising a conductive base serving as an interconnection having other interconnections parallel to the conductive base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/023Mount members, e.g. sub-mount members
    • H01S5/02315Support members, e.g. bases or carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/50Encapsulations or containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09172Notches between edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1034Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)

Description

本開示は、配線基板、電子部品用パッケージおよび電子装置に関する。
従来技術の一例は、特許文献1に記載されている。
国際公開WO2014/192687号
本開示の配線基板は、第1面と、前記第1面と反対側の第2面と、前記第1面および前記第2面に連なる第1側面と、前記第1面および前記第1側面に開口している凹部と、を有する誘電体基板を備え、
前記第1面は、前記第1側面に沿って位置する、第1接続部および第2接続部を含み、
前記凹部は、前記第1接続部と前記第2接続部との間に位置しているとともに、前記第1接続部に連なる第1内側面と、前記第2接続部に連なる第2内側面と、前記第1内側面と前記第2内側面との間に位置する底面と、を含み、
前記第1内側面は、第1領域と、該第1領域よりも前記底面に近接して位置する第2領域と、を含み、
前記第1接続部に対する接合材の第1ぬれ性より前記第1領域に対する前記接合材の第2ぬれ性が低い構成である。
本開示の電子部品用パッケージは、基体と、
前記基体に接合された、上記の配線基板と、を備える構成である。
本開示の電子装置は、上記の電子部品用パッケージと、
前記基体に実装された、前記配線基板と電気的に接続された電子部品と、を備える構成である。
本開示の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
第1実施形態に係る配線基板の斜視図である。 第1実施形態に係る配線基板の平面図である。 第1実施形態に係る配線基板の部分拡大図である。 第1実施形態に係る配線基板の断面図である。 第2実施形態に係る配線基板の部分拡大図である。 第3実施形態に係る配線基板の断面図である。 第4実施形態に係る配線基板の断面図である。 第5実施形態に係る配線基板の断面図である。 第6実施形態に係る配線基板の部分拡大図である。 本開示の他の実施形態である電子部品用パッケージおよび電子装置の斜視図である。
本開示の配線基板が基礎とする構成において、携帯電話機等の普及により、電子装置では、より高速化、大容量の情報を伝送するために電気信号の高周波化がすすめられている。高周波帯での周波数特性を良好とするために、リード端子とグランド端子との間に凹部を形成した入出力端子(配線基板)が提案されている。
リード端子およびグランド端子を配線基板に接合するには、ろう材などの接合材を用いる。端子接合時などに溶融した接合材が、凹部内に流れ込むなどすると、意図しない導電体が信号配線周辺および端子周辺に存在することになる。これは、信号配線および端子の特性インピーダンスの変動などを生じさせて、高周波信号の周波数特性を低下させる。
以下、本開示の実施形態に係る配線基板、電子部品用パッケージおよび電子装置について、図面を参照しながら説明する。なお、以降の図において同一の構成については同一の参照符号を付して説明を省略する場合がある。
まず、図1乃至図4を用いて、本開示の第1実施形態に係る配線基板について説明する。配線基板1は、誘電体基板10を備えており、誘電体基板10は、第1面10aと、第1面10aと反対側の第2面10bと、第1面10aおよび第2面10bに連なる第1側面10cと、を有し、第1面10aおよび第1側面10cに開口している凹部11を有している。
誘電体基板10は、誘電体材料で構成される複数の絶縁層が積層されてなる積層体であってもよい。誘電体基板10は、たとえば平面視において、矩形状またはUの字形であってもよく、その他の形状であってもよい。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
第1面10aには、第1側面10cに沿って位置する、第1接続部としての第1端子接続部12および第2接続部としての第2端子接続部13を含んでいる。第1端子接続部12は、後述の第1リード端子が接合されて電気的に接続され、第2端子接続部13は、後述の第2リード端子が接合されて電気的に接続される。凹部11は、第1/第2端子接続部(以下、第1および第2端子接続部を、「第1/第2端子接続部」と記す)12,13間に位置しており、凹部11が形成する空間によって第1/第2端子接続部12,13間は電気的に絶縁されている。本実施形態では、例えば、第1リード端子は接地端子であり、第2リード端子は、信号端子である。
なお、第1面10aには、第1側面10cに沿って、第1/第2端子接続部12,13が位置していればよく、第1/第2端子接続部12,13がそれぞれ複数ずつであってもよい。本実施形態では、第1側面10cに沿って、第1端子接続部12、第2端子接続部13、第2端子接続部13、第1端子接続部12の順に位置している。隣接する第2端子接続部13間にも凹部11と同様に凹部(第2凹部11a)が設けられていてもよい。本実施形態では、平面視において、2つの第1端子接続部12は、第1側面10cから離れる方向に延びており、互いに接続されていてもよく、それにより、接地電位が安定する。接地電位が安定することで、高周波信号の周波数特性が向上する。
第1端子接続部12は、第1リード端子と電気的に接続するために、例えば、金属層(以下では、第1金属層という)12aを含んでいてもよい。第2端子接続部13は、第2リード端子と電気的に接続するために、例えば、金属層(以下では、第2金属層という)13aを含んでいてもよい。第1金属層12aおよび第2金属層13aは、誘電体基板10の第1面10aに形成されたメタライズ層であってもよい。メタライズ層は、たとえば、タングステン、モリブデンおよびマンガンなどの金属材料からなり、さらにニッケルめっきまたは金めっきなどが施されていてもよい。
誘電体基板10は、絶縁層間に位置する配線導体および導体層などを含んでいてもよい。例えば、平面視において、凹部11と重なる位置の周囲ならびに第1金属層12aおよび第2金属層13aと重なる位置に、複数の配線導体および複数の導体層などが位置していてもよい。さらにこれら複数の配線導体および複数の導体層が貫通導体等で電気的に接続されていてもよい。複数の接地配線導体および複数の接地導体層は、電気的に接続されるとともに、第1金属層12aと電気的に接続される。複数の信号配線導体は、第2金属層13aと電気的に接続される。
凹部11は、第1端子接続部12に連なる第1内側面14と、第2端子接続部13に連なる第2内側面15と、第2面10b側の底面16と、を含む。凹部11は、さらに、第1内側面14および第2内側面15に連なる第3内側面17を含む。凹部11の形状は特に限定されないが、本実施形態では、第1内側面14と第2内側面15とが互いに平行で且つ第1面10aに垂直な直方体形状である。また、凹部11は、第1内側面14と第2内側面15とが非平行なテーパ状、逆テーパ状などであってもよい。
凹部11の第1内側面14は、第1面10a側の第1領域14aと底面16側の第2領域14bとを含む。本実施形態は、例えば、第1内側面14が、第1領域14aと第2領域14bとで構成されており、第1領域14aは、第1端子接続部12に連なっている。第1領域14aは第2領域14bに連なり、第2領域14bは底面16に連なっている。
本実施形態の誘電体基板10では、第1端子接続部12の表面に対する接合材の第1ぬれ性より第1領域14aの表面に対する接合材の第2ぬれ性が低いものとしている。本実施形態で用いられる接合材は、例えば、銀および銅を主成分とする銀銅ろう、または銀および銅にさらにスズを加えた低融点接合材(はんだ)などである。
ここで、ぬれ性は、JIS Z3001-3:2008の記載のように、溶融したろう、はんだ又はフラックスの母材面になじんでの広がり易さのことである。第1端子接続部12の表面に対する接合材の第1ぬれ性は、溶融した液状の接合材が第1端子接続部12の表面になじんで広がる広がり易さであり、第1領域の表面に対する接合材の第2ぬれ性は、溶融した液状の接合材が第1領域14aの表面になじんで広がる広がり易さである。また、融点が450℃以上のものがろう、融点が450℃未満のものがはんだである。ろうのぬれ性については、例えば、JIS Z3191:2003に規定された「ぬれ試験方法」に準拠し、市販の高温ぬれ性試験機などを用いて測定することができる。はんだのぬれ性については、例えば、JIS C60068-2-83:2014に規定された「はんだぬれ性」に準拠し、市販のはんだぬれ性試験機などを用いて測定することができる。
第1端子接続部12に第1リード端子を接合する場合、接合材を第1端子接続部12上で溶融させ、第1リード端子を溶融接合材に接触させた状態で、冷却して接合材を固化させる。第1内側面14の第1領域14aの接合材に対するぬれ性が第1端子接続部12よりも低いと、溶融接合材が流れた場合であっても、第1端子接続部12と第1領域14aとの境界、すなわち、ぬれ性が変化する境界で留まる。そのため、接合材が該境界を超えて第1領域14a側に流れ込むことが低減される。これにより、凹部11内に意図しない導電体(接合材)が存在することを低減し、リード端子および配線基板1内の信号配線導体の特性インピーダンスの変動を低減でき、高周波信号の周波数特性を向上させることができる。
本実施形態では、第1端子接続部12の表面のぬれ性は、第1金属層12aの表面のぬれ性であり、第1領域14aの表面のぬれ性は、誘電体基板10の誘電体材料、例えばセラミック材料が露出した表面のぬれ性である。なお、第1領域14aの表面のぬれ性が、第1端子接続部12の表面のぬれ性より低いというぬれ性の大小関係を満たせば、第1領域14aの表面に誘電体材料が露出していなくてもよい。例えば、第1領域14aに金属またはその他の材料による層が位置し、その層の表面のぬれ性が、第1端子接続部12の表面のぬれ性よりも低いものであればよい。なお、各表面のぬれ性の測定値などが不明な場合であっても、例えば、以下のような場合であれば、上述した効果を奏する。すなわち、第1端子接続部12の表面が第1金属層12aの表面であり、第1領域14aの表面が、誘電体基板10の誘電体材料が露出した表面である場合であれば、表面を構成する材料の違いによって、上述したぬれ性の大小関係を満たすこととなる。そのため、このような場合においても、溶融接合材が、第1領域14a側に流れ込むことを低減することができる。
誘電体基板10は、さらに、第1内側面14の第2領域14bを覆う接地導体層18を有していてもよい。接地導体層18は、例えば、第2領域14bに形成されたメタライズ層であってもよい。メタライズ層は、たとえば、タングステン、モリブデンおよびマンガンなどの金属材料からなり、さらにニッケルめっきまたは金めっきなどが施されていてもよい。
第2領域14bを接地導体層18で覆うことで、第2領域14bの表面は、接地導体層18の表面となる。これにより、接地導体層18の表面に対する接合材の第3ぬれ性より第1領域14aの表面に対する接合材の第2ぬれ性が低いものとなっている。接地導体層18は、例えば、誘電体基板10の接地配線導体または接地導体層と電気的に接続することで、接地電位をさらに安定させることができる。
本実施形態では、図4に示すように、接地導体層18は、第2領域14bを覆うとともに、さらに、底面16を覆い、隣接する第2端子接続部13間の第2凹部11aの底面をも覆っている。またさらに、本実施形態においては、上述したように、第1端子接続部12、2つの第2端子接続部13、第1端子接続部12が順に並んでいる。そのため、これらの端子接続部間には、上述した凹部11に加えて、第2凹部、もう1つの凹部(他方の凹部11)が順に並んでいる。ここで、接地導体層18は、他方の凹部11にまで延びており、この他方の凹部11の底面16および第2領域14bを覆っていてもよい。
凹部11において、第3内側面17は、誘電体基板10の厚さ方向(第1面10aと第2面10bとを結ぶ方向、より具体的には、第1面10aおよび第2面10bに垂直な方向)に延びる溝部19を有していてもよい。溝部19は、平面視において、例えば、半円状である。他にも、矩形状、半楕円状等であってもよい。溝部19の内面は、誘電体基板10の誘電体材料が露出している。溝部19を設けることで、第1端子接続部12と第2端子接続部13との間の誘電率が低くなる。誘電率が低くなることで、例えば、特性インピーダンスを変動させずに第1端子接続部12と第2端子接続部13との距離を小さくして、配線基板1を小型化または端子を高密度化(多ピン化)することができる。
なお、本実施形態では、溝部19の内面は、第1内側面14とは第3内側面17を介して連なっており、第2内側面15とは直接連なっている。このような構成にすることで、所望の面に金属層を設けた凹部11の製造が容易となる。
また、本実施形態では、第1端子接続部12は、その第1側面10c側の一部が、第2面10b側に位置する段差部20を含んでいてもよい。例えば、第1端子接続部12のうち、第1側面10cに連なる矩形状部分20aが、他の部分より一段(例えば、絶縁層の一層分に相当)第2面10b側に近い位置にある。このような段差部20を含む場合、第1金属層12aは、この段差部20にも設けられてよい。すなわち、段差部20は、矩形状部分20a以外に、この矩形状部分20aと他の部分との間に位置する壁面部分20bを有しており、第1金属層12aは、壁面部分20bにも設けられてよい。第1端子接続部12が段差部20を含まない場合と、段差部20を含む場合とを比較すると、段差部20を含む場合に、第1端子接続部12の面積、すなわち第1金属層12aの面積が、壁面部分20bの分だけ大きくなるので、接地電位がさらに安定する。
なお、本実施形態では、段差部20の形状を矩形状としているが、これに限らず、矩形状以外の多角形状または半円形状などであってもよい。このような形状の段差部であっても、壁面部分の分だけ第1端子接続部12の面積が大きくなるので、接地電位がさらに安定する。
次に、図5を用いて、本開示の第2実施形態について説明する。本実施形態では、第2端子接続部13は、第1側面10c側に位置する被覆層21をさらに有する。
第2端子接続部13に第2リード端子を接合する場合、接合材を第2端子接続部13上で溶融させ、第2リード端子を溶融接合材に接触させた状態で、冷却して接合材を固化させる。このときに溶融接合材は、第2金属層13aと被覆層21との境界で堰き止められて、溶融接合材の、第2端子接続部13上での広がりが低減される。溶融接合材の広がりが低減されると、適度な接合材のフィレットが形成され、第2リード端子の接合力を向上させることができる。
被覆層21は、溶融接合材を堰き止められるのであれば、材料は限定されない。被覆層21は、誘電体基板10の誘電体材料と同様に、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。このような場合、前述のように第2端子接続部13は、例えば、第2金属層13aを有しており、被覆層21の方が、その表面に対する接合材のぬれ性が、第2金属層13aより低いものとなる。溶融接合材は、第2金属層13aと被覆層21との境界で、ぬれ性の違いにより堰き止められる。なお、誘電体基板10の誘電体材料と、被覆層21の誘電体材料とは、同じ材料であってもよく、異なる材料であってもよい。被覆層21は、金属材料を含む、誘電体材料以外の材料であってもよい。このような場合、第2金属層13aと被覆層21とのぬれ性によらず、被覆層21の厚さを一定以上とした段差によって、溶融接合材を堰き止めればよい。すなわち、第2金属層13aの表面が被覆層21の表面よりも第2面10b側に位置することで、第2端子接続部13の表面に段差を設けることで、溶融接合材を堰き止めてもよい。
本実施形態では、被覆層21は、縁部分の全体にわたって位置している。すなわち、縁部分のうち、第1側面10cに沿う方向における全長に亘って被覆層21が位置している。しかしながら、被覆層21の位置は、溶融接合材を堰き止められるのであれば、縁部分の一部に位置していてもよい。例えば、縁部分の中央にのみ位置していてもよく、中央を除く両端に位置していてもよい。
図6を用いて、本開示の第3実施形態について説明する。本実施形態では、誘電体基板10は、接地導体層18上に位置する誘電体材料層22をさらに有する。誘電体材料層22は、少なくとも第2領域14bに位置する接地導体層18の表面上に位置するものであればよい。誘電体材料層22の材料は、誘電体基板10の誘電体材料と同様に、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
本実施形態では、誘電体材料層22は、凹部11の底面16にまで延びて、接地導体層18を被覆しており、凹部11内においては、接地導体層18が露出しないように誘電体材料層22が接地導体層18全体を被覆している。なお、誘電体材料層22は、前述した第2凹部11a内には設けられていない。
図7を用いて、本開示の第4実施形態について説明する。本実施形態では、接地導体層18および誘電体材料層22の設けられる位置が、第3実施形態と異なっている。具体的には、本実施形態では、接地導体層18は、第1内側面14全体、すなわち第1領域14aおよび第2領域14bを覆うとともに、底面16を覆っている。またさらに、接地導体層18は、第2端子接続部13間の第2凹部11aの底面をも覆い、反対側の凹部11(前述の他方の凹部11)にまで延びて、その底面16および第1内側面14全体をも覆っている。また、接地導体層18は、第1端子接続部12の第1金属層12aに連なっており、第1金属層12aと電気的に接続することで、接地電位をさらに安定させることができる。
そして、誘電体材料層22は、凹部11内において、接地導体層18が露出しないように接地導体層18全体を被覆しており、さらに、第2内側面15にも位置している。すなわち、誘電体材料層22は、少なくとも凹部11の第1内側面14、第2内側面15および底面16に位置している。誘電体材料層22は、さらに第3内側面17に位置していてもよく、凹部11の内面全体に位置していてもよい。
本実施形態では、第1端子接続部12の表面のぬれ性は、第1金属層12aの表面の第1ぬれ性であり、第1領域14aの表面のぬれ性は、第1領域14aに位置する接地導体層18上に位置する誘電体材料層22の表面の第2ぬれ性である。誘電体材料層22の材料は、上記のように誘電体基板10の誘電体材料と同様であるので、誘電体材料層22の表面の第2ぬれ性は、誘電体基板10の誘電体材料が露出した表面のぬれ性と同様のぬれ性である。
図8を用いて、本開示の第5実施形態について説明する。本実施形態では、誘電体材料層22の設けられる位置が、第4実施形態と異なっている。接地導体層18は、第4実施形態と同様に位置しており、これにより、接地電位をさらに安定させることができる。
誘電体材料層22は、凹部11内において、接地導体層18のうち、第1内側面14の第1領域14aに位置する部分を被覆する。本実施形態では、第1端子接続部12の表面のぬれ性は、第1金属層12aの表面の第1ぬれ性であり、第1領域14aの表面のぬれ性は、第1領域14aに位置する接地導体層18上に位置する誘電体材料層22の表面の第2ぬれ性である。誘電体材料層22の材料は、上記のように誘電体基板10の誘電体材料と同様であるので、誘電体材料層22の表面の第2ぬれ性は、誘電体基板10の誘電体材料が露出した表面のぬれ性と同様のぬれ性である。
図9を用いて、本開示の第6実施形態について説明する。本実施形態では、配線基板1は、上記の誘電体基板10に加えて、第1端子接続部12に接合材を介して接合される第1リード端子31と、第2端子接続部13に接合材を介して接合される第2リード端子32と、をさらに備える。前述のとおり、第1リード端子31は接地端子であり、第2リード端子32は信号端子である。第1リード端子31および第2リード端子32は、さらに外部の実装基板などに接続される。凹部11内に接合材が流れ込んだ場合、意図しない導電体によって、高周波信号を伝送する第2リード端子32の特性インピーダンスなどが変動してしまう。本実施形態では、上記のように凹部11内への接合材の流れ込みを低減することで、この特性インピーダンスの変動を低減でき、高周波特性を向上させている。
以下に、配線基板1の製造例について説明する。誘電体基板10は、たとえば複数の絶縁層が酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作される。まず、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび溶剤等を添加混合してスラリーを作製する。次に、スラリーをドクターブレード法等の成形法でシート状に成形することにより複数枚のセラミックグリーンシートを作製する。このとき、グリーンシートの一部に凹部11となる切欠きが形成されている。
その後、上記のセラミックグリーンシートを積層して、圧着する。最後にこの積層されたセラミックグリーンシートを還元雰囲気中において焼成するとともに、切断加工や打ち抜き加工により適当な形状とすることによって所望の形状からなる誘電体基板10を作製することができる。
第1金属層12a、第2金属層13aならびに接地導体および信号導体は、たとえば、タングステンやモリブデン、マンガン等の高融点の金属からなるメタライズ層からなる場合であれば、次のようにして形成することができる。すなわち、まず高融点の金属の粉末を有機溶剤およびバインダとともによく混ざるように練って金属ペーストを作製する。この金属ペーストを、絶縁層の上面や下面となるセラミックグリーンシートの所定部位にスクリーン印刷等の方法で印刷する。その後、これらの金属ペーストが印刷されたセラミックグリーンシートを積層するとともに圧着し、同時焼成する。以上の工程によって、誘電体基板10の上面および内層に、メタライズ層が第1金属層12a、第2金属層13aならびに接地導体および信号導体として被着される。このとき、凹部11の第1内側面14の第1領域14aには、メタライズ層を形成しないようにする。また、第1金属層12a、第2金属層13aおよび各導体層の表面には、ニッケルめっきまたは金めっきを設けてもよい。
貫通導体は、たとえば複数の絶縁層となるセラミックグリーンシートに設けられた貫通孔内に、各導体層を形成するのと同様の金属ペーストを充填し、それぞれのセラミックグリーンシートを積層するとともに圧着し、同時焼成することによって設けることができる。貫通孔は、たとえば金属ピンを用いた機械的な打ち抜き加工、またはレーザ光を用いた加工等の孔あけ加工によって形成することができる。金属ペーストの貫通孔への充填の際には、真空吸引等の手段を併用して金属ペーストの充填を容易なものとしてもよい。
次に、図10を用いて、本開示の他の実施形態である電子部品用パッケージおよび電子装置を説明する。電子部品用パッケージ50は、基体2と、基体2に接合された配線基板1と、を備える。本実施形態では、U字状の配線基板1に側壁体4を取り付けて枠状にしたものを、基体2の表面に接合している。基体2および側壁体4は、たとえば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、たとえば銅-タングステン合金、銅-モリブデン合金、鉄-ニッケル-コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、基体2および側壁体4を構成する金属部材を作製することができる。
電子装置100は、電子部品用パッケージ50と、電子部品3と、蓋体5と、を備えている。電子部品3は、基体2に実装されて、配線基板1と電気的に接続されている。
電子部品3は、例えば、レーザーダイオード(LD)またはフォトダイオード(PD)等の光半導体素子であってもよい。LDの場合には、側壁体4に貫通孔40を設けて該貫通孔40に光ファイバを取り付けてもよい。蓋体5は、枠状の配線基板1および側壁体4の上端に、電子部品用パッケージ50の内部を覆うように接合される。蓋体5は、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、たとえば銅-タングステン合金、銅-モリブデン合金、鉄-ニッケル-コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、蓋体5を構成する金属部材を作製することができる。
電子部品用パッケージ50の内部に電子部品3を搭載し、例えば、ボンディングワイヤなどで電子部品3と配線基板1とを電気的に接続する。さらに、蓋体5で内部を密閉する。
本実施形態の電子部品用パッケージ50および電子装置100は、上述した周波数特性を向上させることができる配線基板1を備えるため、高周波信号を良好に伝送することができる。
以上、本開示は上述の実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において、各実施形態の組み合わせおよび種々の変更等が可能である。例えば、第1実施形態の段差部20は、他の実施形態において設けてもよく、第2実施形態の被覆層21は、他の実施形態において設けてもよい。そして、電子部品用パッケージ50および電子装置100は、上述の各実施形態およびこれらを組み合わせた配線基板1のいずれを備えていてもよい。
また、上記の実施形態では、第1領域14aが、第1端子接続部12に連なっている構成であるが、これに限らない。例えば、第1端子接続部12の第1内側面14側の縁部分に被覆層21に相当する構成が設けられていてもよく、第1領域14aの第1端子接続部12側の縁部分に接地導体層18に相当する構成が設けられていてもよい。
さらに、上記の実施形態では、凹部11の第1内側面14において、第1領域14aと第2領域14bとが連なっている構成であるが、第1領域14aと第2領域14bとは連なっているものに限らない。第1領域14aと第2領域14bとの間に他の領域が位置していてもよい。なお、請求の範囲に属する変更等は全て本開示の範囲内のものである。
1 配線基板
2 基体
3 電子部品
4 側壁体
5 蓋体
10 誘電体基板
10a 第1面
10b 第2面
10c 第1側面
11 凹部
11a 第2凹部
12 第1端子接続部
12a 第1金属層
13 第2端子接続部
13a 第2金属層
14 第1内側面
14a 第1領域
14b 第2領域
15 第2内側面
16 底面
17 第3内側面
18 接地導体層
19 溝部
20 段差部
20a 矩形状部分
20b 壁面部分
21 被覆層
22 誘電体材料層
31 第1リード端子
32 第2リード端子
40 貫通孔
50 電子部品用パッケージ
100 電子装置

Claims (13)

  1. 第1面と、前記第1面と反対側の第2面と、前記第1面および前記第2面に連なる第1側面と、前記第1面および前記第1側面に開口している凹部と、を有する誘電体基板を備え、
    前記第1面は、前記第1側面に沿って位置する、第1接続部および第2接続部を含み、
    前記凹部は、前記第1接続部と前記第2接続部との間に位置しているとともに、前記第1接続部に連なる第1内側面と、前記第2接続部に連なる第2内側面と、前記第1内側面と前記第2内側面との間に位置する底面と、を含み、
    前記第1内側面は、第1領域と、該第1領域よりも前記底面に近接して位置する第2領域と、を含み、
    前記第1接続部に対する接合材の第1ぬれ性より前記第1領域に対する前記接合材の第2ぬれ性が低い、配線基板。
  2. 前記第1接続部と前記第1領域とが連なっている、請求項1記載の配線基板。
  3. 前記第2ぬれ性は、前記第2領域に対する前記接合材の第3ぬれ性より低い、請求項1または2に記載の配線基板。
  4. 前記第1接続部は金属層であり、
    前記第1領域は、前記誘電体基板の誘電体材料が位置している、請求項1~3のいずれか1つに記載の配線基板。
  5. 前記第1接続部の前記第1側面に近接して位置する第1端部は、前記第2面に向かって凹んだ段差部を含む、請求項1~4のいずれか1つに記載の配線基板。
  6. 前記第2接続部の前記第1側面に近接して位置する第2端部は、被覆層で被覆されている、請求項1~5のいずれか1つに記載の配線基板。
  7. 前記凹部は、前記第1内側面および前記第2内側面に連なる第3内側面を含み、
    前記第3内側面は、前記誘電体基板の厚さ方向に延びる溝部を有する、請求項1~6のいずれか1つに記載の配線基板。
  8. 前記誘電体基板は、前記第1内側面の少なくとも一部を被覆する接地導体層をさらに有する、請求項1~7のいずれか1つに記載の配線基板。
  9. 前記誘電体基板は、前記接地導体層上に位置する、誘電体材料層をさらに有する、請求項8記載の配線基板。
  10. 前記第1接続部に前記接合材を介して接合される第1端子と、前記第2接続部に前記接合材を介して接合される第2端子と、をさらに備える、請求項1~9のいずれか1つに記載の配線基板。
  11. 第1面と、前記第1面と反対側の第2面と、前記第1面および前記第2面に連なる第1側面と、前記第1面および前記第1側面に開口している凹部と、を有する誘電体基板を備え、
    前記第1面は、前記第1側面に沿って位置する、第1接続部および第2接続部を含み、
    前記凹部は、前記第1接続部と前記第2接続部との間に位置し、前記第1接続部に連なる第1内側面と、前記第2接続部に連なる第2内側面と、前記第1内側面と前記第2内側面との間に位置する底面と、を含み、
    前記第1内側面は、第1領域と、該第1領域よりも前記底面に近接して位置する第2領域と、を含み、
    前記第1接続部は金属層を含み、前記第1接続部の表面は前記金属層の表面であり、
    前記第1領域は、前記誘電体基板の誘電体材料が位置している、配線基板。
  12. 基体と、
    前記基体に接合された、請求項1~11のいずれか1つに記載の配線基板と、を備える電子部品用パッケージ。
  13. 請求項12に記載の電子部品用パッケージと、
    前記基体に実装された、前記配線基板と電気的に接続された電子部品と、を備える電子装置。
JP2021503681A 2019-03-07 2020-03-09 配線基板、電子部品用パッケージおよび電子装置 Active JP7145311B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019042056 2019-03-07
JP2019042056 2019-03-07
PCT/JP2020/010108 WO2020179937A1 (ja) 2019-03-07 2020-03-09 配線基板、電子部品用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JPWO2020179937A1 JPWO2020179937A1 (ja) 2020-09-10
JP7145311B2 true JP7145311B2 (ja) 2022-09-30

Family

ID=72337803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021503681A Active JP7145311B2 (ja) 2019-03-07 2020-03-09 配線基板、電子部品用パッケージおよび電子装置

Country Status (5)

Country Link
US (2) US12068420B2 (ja)
EP (1) EP3937223A4 (ja)
JP (1) JP7145311B2 (ja)
CN (2) CN119133136A (ja)
WO (1) WO2020179937A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240074035A1 (en) * 2020-09-30 2024-02-29 Kyocera Corporation Wiring base and electronic device
CN118613907A (zh) * 2022-01-28 2024-09-06 京瓷株式会社 布线基板、使用了布线基板的电子部件安装用封装体及电子模块
EP4564418A1 (en) * 2023-11-29 2025-06-04 Nexperia B.V. Semiconductor package
WO2026048792A1 (ja) * 2024-08-29 2026-03-05 京セラ株式会社 配線基板、電子部品収納用パッケージ及び電子モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249584A (ja) 2002-02-25 2003-09-05 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006179839A (ja) 2004-11-29 2006-07-06 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2010171572A (ja) 2009-01-21 2010-08-05 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
WO2014192687A1 (ja) 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015012405A1 (ja) 2013-07-26 2015-01-29 京セラ株式会社 素子収納用パッケージおよび実装構造体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5734434B2 (ja) * 2011-07-25 2015-06-17 京セラ株式会社 配線基板、電子装置および電子モジュール
KR102046988B1 (ko) * 2012-05-25 2019-11-20 삼성전자 주식회사 낮은 삽입력을 갖는 인쇄회로기판(pcb), 그 제조방법, 및 그 pcb를 포함하는 시스템
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
JP2016115736A (ja) * 2014-12-12 2016-06-23 京セラ株式会社 半導体素子パッケージおよび半導体装置
JP2016146439A (ja) * 2015-02-09 2016-08-12 Ngkエレクトロデバイス株式会社 高周波用半導体素子収納用パッケージ
WO2016186128A1 (ja) * 2015-05-20 2016-11-24 京セラ株式会社 半導体素子パッケージ、半導体装置および実装構造体
US10791632B1 (en) * 2019-09-20 2020-09-29 Raytheon Company Extremely low profile electrical interconnect for printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249584A (ja) 2002-02-25 2003-09-05 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006179839A (ja) 2004-11-29 2006-07-06 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2010171572A (ja) 2009-01-21 2010-08-05 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
WO2014192687A1 (ja) 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015012405A1 (ja) 2013-07-26 2015-01-29 京セラ株式会社 素子収納用パッケージおよび実装構造体

Also Published As

Publication number Publication date
EP3937223A1 (en) 2022-01-12
US12068420B2 (en) 2024-08-20
US20220165889A1 (en) 2022-05-26
CN119133136A (zh) 2024-12-13
CN113519048A (zh) 2021-10-19
JPWO2020179937A1 (ja) 2020-09-10
WO2020179937A1 (ja) 2020-09-10
CN113519048B (zh) 2024-09-24
US20240405130A1 (en) 2024-12-05
EP3937223A4 (en) 2023-02-01

Similar Documents

Publication Publication Date Title
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP7197647B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
CN109863591B (zh) 高频基体、高频封装件以及高频模块
CN106062946B (zh) 电子部件收纳用封装件以及电子装置
EP3136430B1 (en) Wiring board, electronic device, and electronic module
JP7350902B2 (ja) 絶縁基体、半導体パッケージおよび半導体装置
JP7230251B2 (ja) 配線基板、電子部品パッケージおよび電子装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
US11889618B2 (en) Wiring board, electronic component package, and electronic apparatus
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3810334B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP5528484B2 (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP4164011B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004031820A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003133454A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220916

R150 Certificate of patent or registration of utility model

Ref document number: 7145311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150