Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7149999B2 - 撮像装置 - Google Patents
[go: Go Back, main page]

JP7149999B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP7149999B2
JP7149999B2 JP2020206484A JP2020206484A JP7149999B2 JP 7149999 B2 JP7149999 B2 JP 7149999B2 JP 2020206484 A JP2020206484 A JP 2020206484A JP 2020206484 A JP2020206484 A JP 2020206484A JP 7149999 B2 JP7149999 B2 JP 7149999B2
Authority
JP
Japan
Prior art keywords
transistor
wiring
oxide semiconductor
time
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020206484A
Other languages
English (en)
Other versions
JP2021061616A (ja
Inventor
拓郎 王丸
直人 楠本
健太郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021061616A publication Critical patent/JP2021061616A/ja
Priority to JP2022153430A priority Critical patent/JP2022185013A/ja
Application granted granted Critical
Publication of JP7149999B2 publication Critical patent/JP7149999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/022—Manufacture or treatment of image sensors covered by group H10F39/12 of image sensors having active layers comprising only Group II-VI materials, e.g. CdS, ZnS or CdTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の一態様は、撮像装置およびその動作方法、ならびに電子機器に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技
術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の
技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されて
いる。例えば、酸化物半導体として酸化亜鉛、またはＩｎ－Ｇａ－Ｚｎ系酸化物半導体を
用いてトランジスタを作製する技術が特許文献１および特許文献２に開示されている。
また、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路の一部に用い
、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）回路が作製可能なシリコンを有するトランジスタを周辺回路に用いる構成の
撮像装置が特許文献３に開示されている。
また、アバランシェ増倍現象を利用した撮像装置として、セレンを主体とする非晶質半導
体層を光電変換素子として用いた撮像デバイスが特許文献４に開示されている。
また、ＣＭＯＳ回路上に結晶セレン薄膜を用いた光電変換素子を形成した撮像装置が非特
許文献１で提案されている。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２０１１－１１９７１１号公報 特開２０１３－３３６６４号公報
Ｓ．Ｉｍｕｒａ ｅｔ ａｌ．， "Ｈｉｇｈ Ｓｅｎｓｉｔｉｖｉｔｙ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ｏｖｅｒｌａｉｄ ｗｉｔｈ Ｔｈｉｎ－Ｆｉｌｍ Ｃｒｙｓｔａｌｌｉｎｅ－Ｓｅｌｅｎｉｕｍ－ｂａｓｅｄ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｐｈｏｔｏｄｉｏｄｅ，" Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ，ｐｐ．８８－９１，Ｄｅｃ．２０１４．
撮像データを表示装置などの外部機器に出力する頻度を減らすことにより、撮像装置にお
ける消費電力を低減することができる。これを実現する方法として、例えば、撮像データ
を前のフレームの撮像データを比較し、両者に差分がみられる場合のみ撮像データを外部
機器に出力することが挙げられる。
本発明の一態様では、消費電力を低減した撮像装置を提供することを課題の一とする。ま
たは、小型の撮像装置を提供することを課題の一とする。または、光感度を調整すること
ができる撮像装置を提供することを課題の一とする。または、オン電流が大きいトランジ
スタを有する撮像装置を提供することを課題の一とする。または、オフ電流が小さいトラ
ンジスタを有する撮像装置を提供することを課題の一とする。または、高電位を印加する
ことができるトランジスタを有する撮像装置を提供することを課題の一とする。または、
ダイナミックレンジが大きい撮像装置を提供することを課題の一とする。または、撮像デ
ータの保持時間が長い撮像装置を提供することを課題の一とする。または、被写体が移動
する場合であっても歪の小さい画像を容易に得ることができる撮像装置を提供することを
課題の一とする。または、広い温度範囲で使用することができる撮像装置を提供すること
を課題の一とする。または、ノイズの少ない撮像データを得られる撮像装置を提供するこ
とを課題の一とする。または、光感度が高い撮像装置を提供することを課題の一とする。
または、低価格の撮像装置を提供することを課題の一とする。または、信頼性の高い撮像
装置を提供することを課題の一とする。
または、本発明の一態様では、新規な撮像装置、新規な撮像装置の動作方法、新規な電子
機器等を提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、
他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で
言及していない課題である。本項目で言及していない課題は、当業者であれば明細書また
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した記載、および／または他の課題のうち、少なく
とも一つの課題を解決するものである。
本発明の一態様は、第１の光電変換素子と、第２の光電変換素子と、第１のトランジスタ
と、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトラ
ンジスタと、を有する撮像装置である。第１の光電変換素子のカソードは、第１のトラン
ジスタのソースまたはドレインの一方と電気的に接続され、第２の光電変換素子のアノー
ドは、第２のトランジスタのソースまたはドレインの一方と電気的に接続されている。ま
た、第１のトランジスタのソースまたはドレインの他方は、第２のトランジスタのソース
またはドレインの他方、第３のトランジスタのソースまたはドレインの一方および第４の
トランジスタのゲートと電気的に接続され、第４のトランジスタのソースまたはドレイン
の一方は、第５のトランジスタのソースまたはドレインの一方と電気的に接続されている
。
また、第１乃至第３のトランジスタは活性層に酸化物半導体を有していてもよい。当該酸
化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、ＮｄまたはＨｆ）と、を有していてもよい。
また、第１の光電変換素子と、第２の光電変換素子と、はセレンを含む材料を有していて
もよい。
第１の光電変換素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジ
スタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７の
トランジスタと、を有する撮像装置も本発明の一態様である。第１の光電変換素子のカソ
ードは、第１のトランジスタのソースまたはドレインの一方および第２のトランジスタの
ソースまたはドレインの一方と電気的に接続され、第１の光電変換素子のアノードは、第
３のトランジスタのソースまたはドレインの一方および第４のトランジスタのソースまた
はドレインの一方と電気的に接続されている。また、第２のトランジスタのソースまたは
ドレインの他方は、第３のトランジスタのソースまたはドレインの他方と電気的に接続さ
れ、第１のトランジスタのソースまたはドレインの他方は、第４のトランジスタのソース
またはドレインの他方、第５のトランジスタのソースまたはドレインの一方および第６の
トランジスタのゲートと電気的に接続され、第６のトランジスタのソースまたはドレイン
の一方は、第７のトランジスタのソースまたはドレインの一方と電気的に接続されている
。また、第２のトランジスタのソースまたはドレインの他方には配線が電気的に接続され
、該配線は、高電位と低電位を切り替えて供給する機能を有する。
また、第１乃至第５のトランジスタは活性層に酸化物半導体を有していてもよい。当該酸
化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、ＮｄまたはＨｆ）と、を有していてもよい。
また、第１の光電変換素子はセレンを含む材料を有していてもよい。
また、本発明の一態様の撮像装置は容量素子を有していてもよい。容量素子の一方の端子
は、第１のトランジスタのソースまたはドレインの他方と電気的に接続されていてもよい
。
また、第１の光電変換素子と、第２の光電変換素子と、を有する画素を有する撮像装置の
動作方法も本発明の一態様である。該動作方法では、リセット動作により画素に電荷を蓄
えた後、画素に照射された光の照度に応じて、第１の光電変換素子を通して電荷を放出し
、その後画素に照射された光の照度に応じて、第２の光電変換素子を通して電荷を蓄える
。
本発明の一態様の撮像装置と、表示装置と、を有する電子機器も本発明の一態様である。
本発明の一態様では、消費電力を低減した撮像装置を提供することができる。または、小
型の撮像装置を提供することができる。または、光感度を調整することができる撮像装置
を提供することができる。または、オン電流が大きいトランジスタを有する撮像装置を提
供することができる。または、オフ電流が小さいトランジスタを有する撮像装置を提供す
ることができる。または、高電位を印加することができるトランジスタを有する撮像装置
を提供することができる。または、ダイナミックレンジが大きい撮像装置を提供すること
ができる。または、撮像データの保持時間が長い撮像装置を提供することができる。また
は、被写体が移動する場合であっても歪の小さい画像を容易に得ることができる撮像装置
を提供することができる。または、広い温度範囲で使用することができる撮像装置を提供
することができる。または、ノイズの少ない撮像データを得られる撮像装置を提供するこ
とができる。または、光感度が高い撮像装置を提供することができる。または、低価格の
撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができ
る。
または、本発明の一態様では、新規な撮像装置、新規な撮像装置の動作方法、新規な電子
機器等を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書また
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した効果、および／または他の効果のうち、少なく
とも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列
挙した効果を有さない場合もある。
撮像装置の画素回路を説明する図。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャート。 撮像装置を説明するブロック図。 画素回路および差分判定用回路を説明する図。 撮像装置の動作方法を説明するフローチャート。 撮像装置の動作方法を説明するフローチャート。 撮像装置の画素回路を説明する図。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャート。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャート。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 ローリングシャッタ方式およびグローバルシャッタ方式の動作を説明する図。 撮像装置の画素回路を説明する図。 撮像動作を説明するタイミングチャート。 撮像装置の画素回路を説明する図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図および回路図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 湾曲した撮像装置を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 酸化物半導体層を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ－ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ－ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ－ＯＳの電子回折パターンを示す図、およびｎｃ－ＯＳの断面ＴＥＭ像。 ａ－ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 撮像装置を収めたパッケージの斜視図および断面図。 撮像装置を収めたパッケージの斜視図および断面図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイ
ズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、
電圧、若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少
なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領
域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチ
ャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことが
できるものである。
ここで、ソースとドレインとは、トランジスタの構造または動作条件等によって変わるた
め、いずれがソースまたはドレインであるかを限定することが困難である。このため、「
ソース」という用語と、「ドレイン」という用語とは、場合によっては、または、状況に
応じて、互いに入れ替えることが可能である。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合
は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合
と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、
図または文章に示された接続関係以外のものも、図または文章に記載されているものとす
る。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電層、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟ん
で接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹと
の間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されてい
る場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合
）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と
明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている
場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（また
は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）
が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタ
のソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部
がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の
一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下
のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または
第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（ま
たは第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で
電気的に接続されている。」と表現することができる。または、「トランジスタのソース
（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または
第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端
子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的
に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（
または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に
接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイ
ン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することが
できる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規
定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（また
は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（または第１の端子など
）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路
は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、ト
ランジスタのソース（または第１の端子など）とトランジスタのドレイン（または第２の
端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トラ
ンジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路を介して、
Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前
記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「
トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路によって
、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有し
ておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタ
のドレイン（または第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介
して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していな
い。」と表現することができる。または、「トランジスタのソース（または第１の端子な
ど）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、
前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、
トランジスタのソース（または第１の端子など）からトランジスタのドレイン（または第
２の端子など）への電気的パスであり、トランジスタのドレイン（または第２の端子など
）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前
記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、ト
ランジスタのドレイン（または第２の端子など）からトランジスタのソース（または第１
の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表
現方法を用いて、回路構成における接続経路について規定することにより、トランジスタ
のソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別し
て、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電層、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としての機能を有する場合は、一の導電層が、配線の機能、
および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書にお
ける電気的に接続とは、このような、一の導電層が、複数の構成要素の機能を併せ持って
いる場合も、その範疇に含める。
なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関
係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は
、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語
句に限定されず、状況に応じて適切に言い換えることができる。
なお図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定する
ものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路
ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている
場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するもの
であり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの
回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
なお、「膜」という用語と、「層」という用語とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本発明の一態様の撮像装置について図面を用いて説明する。
本明細書等において撮像装置とは、撮像機能を有する装置全般を指す。または、撮像機能
を有する回路、あるいは該回路を含むシステム全体を撮像装置という。
本発明の一態様は、差分検出機能を有する撮像装置に関する。差分検出機能とは、撮像デ
ータを前のフレームの撮像データと比較し、両者に差分があるか否かを検出する機能を意
味する。これにより、例えば差分があった場合はフレーム内の物体が動いたとすることに
より、物体の動作を検出することができる。差分が検出された場合、つまりフレーム内の
物体に動きが見られた場合のみ撮像データを外部機器に出力することにより、全フレーム
の撮像データを外部機器に出力する場合より例えば消費電力を低減することができる。
本明細書において、撮像装置の外部に設けられた機器のことを外部機器と呼ぶ場合がある
。外部機器として、例えば表示装置が挙げられる。
本発明の一態様である撮像装置が有する画素１０の回路図を図１に示す。画素１０は、光
電変換素子２０ａと、光電変換素子２０ｂと、トランジスタ３１ａと、トランジスタ３１
ｂと、トランジスタ３２と、トランジスタ３３と、トランジスタ３４と、容量素子４１と
、を有する。なお、図１において、トランジスタ３１ａ、トランジスタ３１ｂおよびトラ
ンジスタ３２乃至トランジスタ３４はすべてｎチャネル型トランジスタとする。
なお、本明細書ではｎチャネル型トランジスタをｎ－ｃｈ型トランジスタ、ｐチャネル型
トランジスタをｐ－ｃｈ型トランジスタと呼ぶことがある。
図１の画素１０において、光電変換素子２０ａのカソードは、トランジスタ３１ａのソー
スまたはドレインの一方と電気的に接続されている。また、光電変換素子２０ｂのアノー
ドは、トランジスタ３１ｂのソースまたはドレインの一方と電気的に接続されている。ま
た、トランジスタ３１ａのソースまたはドレインの他方は、トランジスタ３１ｂのソース
またはドレインの他方、トランジスタ３２のソースまたはドレインの一方、トランジスタ
３３のゲートおよび容量素子４１の一方の端子と電気的に接続されている。また、トラン
ジスタ３３のソースまたはドレインの一方は、トランジスタ３４のソースまたはドレイン
の一方と電気的に接続されている。
また、光電変換素子２０ａのアノードは、配線５１ａ（ＶＰＤａ）と電気的に接続されて
いる。また、光電変換素子２０ｂのカソードは、配線５１ｂ（ＶＰＤｂ）と電気的に接続
されている。また、トランジスタ３２のソースまたはドレインの他方は、配線５２（ＶＲ
）と電気的に接続されている。また、容量素子４１の他方の端子は、配線５３（ＶＳＳ）
と電気的に接続されている。また、トランジスタ３４のソースまたはドレインの他方は、
配線５４（ＶＰＩ）と電気的に接続されている。また、トランジスタ３３のソースまたは
ドレインの他方は、配線５５（ＶＯＵＴ）と電気的に接続されている。
また、トランジスタ３１ａのゲートは、配線６１ａ（ＴＸａ）と電気的に接続されている
。また、トランジスタ３１ｂのゲートは、配線６１ｂ（ＴＸｂ）と電気的に接続されてい
る。また、トランジスタ３２のゲートは、配線６２（ＲＥＳ）と電気的に接続されている
。また、トランジスタ３４のゲートは、配線６４（ＳＥＬ）と電気的に接続されている。
ここで、配線５１ａ（ＶＰＤａ）、配線５１ｂ（ＶＰＤｂ）、配線５２（ＶＲ）、配線５
３（ＶＳＳ）および配線５４（ＶＰＩ）は、電源線として機能させることができる。また
、配線６１ａ（ＴＸａ）、配線６１ｂ（ＴＸｂ）、配線６２（ＲＥＳ）および配線６４（
ＳＥＬ）は、信号線として機能させることができる。
上記構成において、トランジスタ３１ａのソースまたはドレインの他方、トランジスタ３
１ｂのソースまたはドレインの他方、トランジスタ３２のソースまたはドレインの一方、
トランジスタ３３のゲートおよび容量素子４１の一方の端子が接続されるノードをＦＤと
する。
画素１０において、光電変換素子２０ａおよび光電変換素子２０ｂは受光素子であり、画
素１０に照射した光の照度に応じた電流を生成する機能を有する。トランジスタ３１ａは
、画素１０に照射した光の照度に応じた、ノードＦＤから光電変換素子２０ａへの電荷の
放出を制御する機能を有する。トランジスタ３１ｂは、画素１０に照射した光の照度に応
じた、光電変換素子２０ｂからノードＦＤへの電荷の蓄積を制御する機能を有する。トラ
ンジスタ３２は、ノードＦＤの電位をリセットする機能を有する。トランジスタ３３は、
ノードＦＤの電位に応じた信号を出力する、増幅トランジスタとしての機能を有する。ト
ランジスタ３４は、読み出し時に画素１０の選択を制御する、選択トランジスタとしての
機能を有する。
また、配線５５（ＶＯＵＴ）を介して、画素１０により取得された撮像データを信号とし
て出力することができる。
前述のように、本発明の一態様の撮像装置が有する画素では、光電変換素子２０ａのカソ
ードがトランジスタ３１ａのソースまたはドレインの一方と電気的に接続されており、光
電変換素子２０ｂのアノードがトランジスタ３１ｂのソースまたはドレインの一方と電気
的に接続されている。画素を当該構成とすることにより、本発明の一態様の撮像装置は、
通常撮像モードまたは差分検出モードにより動作することができる。通常撮像モードは、
図１に示す画素１０により取得された撮像データを外部機器に出力するモードである。差
分検出モードは、詳細は後述するが、基準フレームの撮像データの取得後に差分検出用フ
レームの撮像データの取得を行い、差分検出用フレームの撮像データの取得後に出力され
る信号の電位に応じて基準フレームの撮像データと、差分検出用フレームの撮像データと
の間に差分が有るか否かを判定することにより差分検出を行うモードである。差分検出モ
ードでは、例えば差分があった場合はフレーム内の物体が動いたとすることにより、物体
の動作を検出することができる。
なお、図１に示す構成の画素１０を、積分型の画素と呼ぶ場合がある。
次に、図１に示す画素１０の動作について、図２乃至図５に示すタイミングチャートを用
いて詳細な説明を行う。該タイミングチャートは、配線６１ａ（ＴＸａ）、配線６１ｂ（
ＴＸｂ）、配線６２（ＲＥＳ）、配線６４（ＳＥＬ）およびノードＦＤの電位を示す。
なお、図２および図３に示すタイミングチャートに基づいて画素１０が動作する場合、配
線５１ｂ（ＶＰＤｂ）、配線５２（ＶＲ）および配線５４（ＶＰＩ）の電位をＨレベル、
配線５１ａ（ＶＰＤａ）および配線５３（ＶＳＳ）の電位をＬレベルとする。
本明細書において、Ｈレベルは高電位を、Ｌレベルは低電位をそれぞれ示す。また、Ｌレ
ベルは例えば接地電位とすることができる。
通常撮像モードにおける画素１０の動作について、図２に示すタイミングチャートを用い
て説明する。時刻Ｔ０１乃至時刻Ｔ０５において１フレーム目の撮像データの取得および
読み出しを行い、時刻Ｔ１１乃至時刻Ｔ１５において２フレーム目の撮像データの取得お
よび読み出しを行う。
時刻Ｔ０１において、配線６１ａ（ＴＸａ）および配線６２（ＲＥＳ）の電位をＨレベル
とすることにより、トランジスタ３１ａおよびトランジスタ３２をオンとする。また、配
線６１ｂ（ＴＸｂ）および配線６４（ＳＥＬ）の電位をＬレベルとすることによりトラン
ジスタ３１ｂおよびトランジスタ３４をオフとする。これにより、ノードＦＤの電位は配
線５２（ＶＲ）の電位ＶＲに設定される。
時刻Ｔ０２において、配線６２（ＲＥＳ）の電位をＬレベルとすることにより、トランジ
スタ３２をオフとする。これにより、ノードＦＤの電位が低下し始める。ノードＦＤの電
位は、画素１０に照射する光の照度が高いほど大きく低下する。
時刻Ｔ０３において、配線６１ａ（ＴＸａ）の電位をＬレベルとすることにより、トラン
ジスタ３１ａをオフとする。これにより、ノードＦＤの電位が保持される。以上の動作に
より１フレーム目の撮像データを取得する。
時刻Ｔ０４において、配線６４（ＳＥＬ）の電位をＨレベルとすることにより、トランジ
スタ３４をオンとする。これにより、ノードＦＤの電位に応じて配線５５（ＶＯＵＴ）か
ら信号が出力される。なお、該信号は時刻Ｔ０１乃至時刻Ｔ０３において取得した撮像デ
ータに対応する。なお、ノードＦＤの電位が低いほど、配線５５（ＶＯＵＴ）から出力さ
れる信号の電位は低くなる。すなわち、画素１０に照射する光の照度が高いほど、配線５
５（ＶＯＵＴ）から出力される信号の電位は低くなる。
時刻Ｔ０５において、配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジス
タ３４をオフとする。以上の動作により１フレーム目の撮像データが読み出され、外部機
器に出力される。
時刻Ｔ１１乃至時刻Ｔ１５における動作は、時刻Ｔ０１乃至時刻Ｔ０５における動作と同
様である。このように、時刻Ｔ０１乃至時刻Ｔ０５における動作を繰り返すモードが、通
常撮像モードである。
次に、差分検出モードにおける画素１０の動作について、図３に示すタイミングチャート
を用いて説明する。
時刻Ｔ１０１乃至時刻Ｔ１０３は、基準フレームの撮像データを取得する期間に相当する
。時刻Ｔ１０１乃至時刻Ｔ１０３における動作は、図２に示す時刻Ｔ０１乃至時刻Ｔ０３
における動作と同様である。
時刻Ｔ１１１乃至時刻Ｔ１１４は、基準フレームの撮像データと差分検出用フレームの撮
像データとの間に差分が無い場合に、差分検出用フレームの撮像データの取得および読み
出しを行う期間に相当する。なお、時刻Ｔ１１１乃至時刻Ｔ１１２において画素１０に照
射する光の照度は、時刻Ｔ１０２乃至時刻Ｔ１０３において画素１０に照射する光の照度
と等しい。
時刻Ｔ１１１において、配線６１ｂ（ＴＸｂ）の電位をＨレベルとすることによりトラン
ジスタ３１ｂをオンとする。また、時刻Ｔ１１２において、配線６１ｂ（ＴＸｂ）の電位
をＬレベルとすることによりトランジスタ３１ｂをオフとする。以上の動作により差分検
出用フレームの撮像データを取得する。
トランジスタ３１ｂのソースまたはドレインの一方は光電変換素子２０ｂのアノードと電
気的に接続されており、光電変換素子２０ｂのカソードにはＨレベル電位が印加されてい
る。したがって、時刻Ｔ１１１乃至時刻Ｔ１１２において画素１０に光を照射すると、ノ
ードＦＤの電位が上昇する。ここで、画素１０に照射される光の照度が同じであれば、ト
ランジスタ３１ａをオンとした場合に光電変換素子２０ａに流れる単位時間当たりの電荷
量と、トランジスタ３１ｂをオンとした場合に光電変換素子２０ｂに流れる単位時間当た
りの電荷量とがノードＦＤの電位によらず等しいとする。さらに時刻Ｔ１０２乃至時刻Ｔ
１０３の間隔と時刻Ｔ１１１乃至時刻Ｔ１１２の間隔が等しいとする。以上の条件下にお
いて、時刻Ｔ１１２においてノードＦＤの電位はＶＲまで上昇する。
なお、ここでは時刻Ｔ１０２乃至時刻Ｔ１０３の間隔と時刻Ｔ１１１乃至時刻Ｔ１１２の
間隔は等しいとしたが、画素１０に照射される光の照度が等しい場合、時刻Ｔ１０２乃至
時刻Ｔ１０３におけるノードＦＤの電位低下と、時刻Ｔ１１１乃至時刻Ｔ１１２における
ノードＦＤの電位上昇が等しくなるように設定することが本発明の一態様の本質である。
したがって、上記条件を満たすように、時刻Ｔ１０２乃至時刻Ｔ１０３の間隔と、時刻Ｔ
１１１乃至時刻Ｔ１１２の間隔とを適宜調整する構成が好ましい。
時刻Ｔ１１３において、配線６４（ＳＥＬ）の電位をＨレベルとすることにより、トラン
ジスタ３４をオンとする。これにより、ノードＦＤの電位に応じて、配線５５（ＶＯＵＴ
）から信号が出力される。当該信号の電位は、ノードＦＤの電位がＶＲである場合に対応
する。
時刻Ｔ１１４において、配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジ
スタ３４をオフとする。以上の動作により差分検出用フレームの撮像データが読み出され
る。
時刻Ｔ２０１乃至時刻Ｔ２０３は、再び基準フレームの撮像データを取得する期間に相当
する。時刻Ｔ２０１乃至時刻Ｔ２０３における動作は、時刻Ｔ１０１乃至時刻Ｔ１０３に
おける動作と同様である。
時刻Ｔ２１１乃至時刻Ｔ２１４は、基準フレームの撮像データと差分検出用フレームの撮
像データとの間に差分が有る場合に、差分検出用フレームの撮像データの取得および読み
出しを行う期間に相当する。なお、時刻Ｔ２１１乃至時刻Ｔ２１２において画素１０に照
射する光の照度は、時刻Ｔ２０２乃至時刻Ｔ２０３において画素１０に照射する光の照度
より高い。
時刻Ｔ２１１乃至時刻Ｔ２１４における動作は、時刻Ｔ１１１乃至時刻Ｔ１１４における
動作と同様である。時刻Ｔ２１１乃至時刻Ｔ２１２において画素１０に照射する光の照度
は、時刻Ｔ２０２乃至時刻Ｔ２０３において画素１０に照射する光の照度より高い。この
ため、時刻Ｔ２１２におけるノードＦＤの電位は時刻Ｔ２０２におけるノードＦＤの電位
ＶＲよりも高い。したがって、時刻Ｔ２１３乃至時刻Ｔ２１４において配線５５（ＶＯＵ
Ｔ）から出力される信号の電位は、ノードＦＤの電位がＶＲである場合に配線５５（ＶＯ
ＵＴ）から出力される信号の電位より高い。
時刻Ｔ３０１乃至時刻Ｔ３０３は、再び基準フレームの撮像データを取得する期間に相当
する。時刻Ｔ３０１乃至時刻Ｔ３０３における動作は、時刻Ｔ２０１乃至時刻Ｔ２０３に
おける動作と同様である。
時刻Ｔ３１１乃至時刻Ｔ３１４は、基準フレームの撮像データと差分検出用フレームの撮
像データとの間に差分が有る場合に、差分検出用フレームの撮像データの取得および読み
出しを行う期間に相当する。なお、時刻Ｔ３１１乃至時刻Ｔ３１２において画素１０に照
射する光の照度は、時刻Ｔ３０２乃至時刻Ｔ３０３において画素１０に照射する光の照度
より低い。
時刻Ｔ３１１乃至時刻Ｔ３１４における動作は、時刻Ｔ２１１乃至時刻Ｔ２１４における
動作と同様である。時刻Ｔ３１１乃至時刻Ｔ３１２において画素１０に照射する光の照度
が、時刻Ｔ３０２乃至時刻Ｔ３０３において画素１０に照射する光の照度より低い。この
ため、時刻Ｔ３１２におけるノードＦＤの電位は時刻Ｔ３０２におけるノードＦＤの電位
ＶＲよりも低い。したがって、時刻Ｔ３１３乃至時刻Ｔ３１４において配線５５（ＶＯＵ
Ｔ）から出力される信号の電位は、ノードＦＤの電位がＶＲである場合に配線５５（ＶＯ
ＵＴ）から出力される信号の電位より低い。
以上のように、差分検出モードでは、基準フレームの撮像データと差分検出用フレームの
撮像データを交互に取得する。基準フレームの撮像データと差分検出用フレームの撮像デ
ータとの間に差分が有る場合は、ノードＦＤの電位がＶＲと異なる。したがって、差分検
出用フレームの撮像データを取得後に配線５５（ＶＯＵＴ）から出力される信号の電位が
、ノードＦＤの電位がＶＲである場合に配線５５（ＶＯＵＴ）から出力される信号の電位
と異なる。一方、基準フレームの撮像データと差分検出用フレームの撮像データとの間に
差分が無い場合は、ノードＦＤの電位がＶＲと等しい。したがって、差分検出用フレーム
の撮像データを取得後に配線５５（ＶＯＵＴ）から出力される信号の電位が、ノードＦＤ
の電位がＶＲである場合に配線５５（ＶＯＵＴ）から出力される信号の電位と等しい。
以上により、差分検出用フレームの撮像データの取得後に配線５５（ＶＯＵＴ）から出力
される信号の電位から、基準フレームの撮像データと差分検出用フレームの撮像データと
の間の差分の有無を判定することができる。
なお、図３に示すタイミングチャートでは基準フレームの撮像データは外部機器に出力し
ていないが、基準フレームの撮像データを、通常撮像モードと同様に外部機器に出力して
もよい。この場合、時刻Ｔ１０３、時刻Ｔ２０３または時刻Ｔ３０３における動作が終了
した後、図２に示す時刻Ｔ０４および時刻Ｔ０５と同様の動作を行う。
図１に示す画素１０は、配線５１ｂ（ＶＰＤｂ）、配線５３（ＶＳＳ）および配線５４（
ＶＰＩ）の電位をＨレベル、配線５１ａ（ＶＰＤａ）および配線５２（ＶＲ）の電位をＬ
レベルとして動作させることもできる。この場合における画素１０の動作を図４および図
５に示すタイミングチャートを用いて説明する。
図４は通常撮像モードにおける画素１０の動作を示すタイミングチャートである。時刻Ｔ
０１乃至時刻Ｔ０５において１フレーム目の撮像データの取得および読み出しを行い、時
刻Ｔ１１乃至時刻Ｔ１５において２フレーム目の撮像データの取得および読み出しを行う
。
時刻Ｔ０１において、配線６１ｂ（ＴＸｂ）および配線６２（ＲＥＳ）の電位をＨレベル
とすることにより、トランジスタ３１ｂおよびトランジスタ３２をオンとする。また、配
線６１ａ（ＴＸａ）および配線６４（ＳＥＬ）の電位をＬレベルとすることによりトラン
ジスタ３１ａおよびトランジスタ３４をオフとする。これにより、ノードＦＤの電位は配
線５２（ＶＲ）の電位ＶＲに設定される。
時刻Ｔ０２において、配線６２（ＲＥＳ）の電位をＬレベルとすることにより、トランジ
スタ３２をオフとする。配線５１ｂ（ＶＰＤｂ）の電位ＶＰＤｂはＨレベルで、配線５２
（ＶＲ）の電位ＶＲはＬレベルであるので、ノードＦＤの電位は上昇する。ノードＦＤの
電位は、画素１０に照射する光の照度が高いほど大きく上昇する。
時刻Ｔ０３において配線６１ｂ（ＴＸｂ）の電位をＬレベルとすることにより、トランジ
スタ３１ｂをオフとする。これにより、ノードＦＤの電位が保持される。以上の動作によ
り１フレーム目の撮像データを取得する。
時刻Ｔ０４において、配線６４（ＳＥＬ）の電位をＨレベルとすることにより、トランジ
スタ３４をオンとする。これにより、ノードＦＤの電位に応じて配線５５（ＶＯＵＴ）か
ら信号が出力される。なお、該信号は時刻Ｔ０１乃至時刻Ｔ０３において取得した撮像デ
ータに対応する。なお、ノードＦＤの電位が高いほど、配線５５（ＶＯＵＴ）から出力さ
れる信号の電位は高くなる。すなわち、画素１０に照射する光の照度が高いほど、配線５
５（ＶＯＵＴ）から出力される信号の電位は高くなる。
時刻Ｔ０５において、配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジス
タ３４をオフとする。以上の動作により１フレーム目の撮像データが読み出され、外部機
器に出力される。
時刻Ｔ１１乃至時刻Ｔ１５における動作は、時刻Ｔ０１乃至時刻Ｔ０５における動作と同
様である。以上が通常撮像モードにおける動作である。
図５は差分検出モードにおける画素１０の動作を示すタイミングチャートである。時刻Ｔ
１０１乃至時刻Ｔ１０３、時刻Ｔ２０１乃至時刻Ｔ２０３および時刻Ｔ３０１乃至時刻Ｔ
３０３は、基準フレームの撮像データを取得する期間に相当し、それぞれ図４に示す時刻
Ｔ０１乃至時刻Ｔ０３における動作と同様である。
時刻Ｔ１１１乃至時刻Ｔ１１４は、基準フレームの撮像データと差分検出用フレームの撮
像データとの間に差分が無い場合に、差分検出用フレームの撮像データの取得および読み
出しを行う期間に相当する。なお、時刻Ｔ１１１乃至時刻Ｔ１１２において画素１０に照
射する光の照度は、時刻Ｔ１０２乃至時刻Ｔ１０３において画素１０に照射する光の照度
と等しい。
時刻Ｔ１１１において、配線６１ａ（ＴＸａ）の電位をＨレベルとすることによりトラン
ジスタ３１ａをオンとする。また、時刻Ｔ１１２において、配線６１ａ（ＴＸａ）の電位
をＬレベルとすることによりトランジスタ３１ａをオフとする。以上の動作により差分検
出用フレームの撮像データを取得する。
トランジスタ３１ａのソースまたはドレインの一方は光電変換素子２０ａのカソードと電
気的に接続されており、光電変換素子２０ａのアノードにはＬレベル電位が印加されてい
る。したがって、時刻Ｔ１１１乃至時刻Ｔ１１２において画素１０に光を照射するとノー
ドＦＤの電位が低下する。ここで、画素１０に照射される光の照度が同じであれば、トラ
ンジスタ３１ａをオンとした場合に光電変換素子２０ａに流れる単位時間当たりの電荷量
と、トランジスタ３１ｂをオンとした場合に光電変換素子２０ｂに流れる単位時間当たり
の電荷量がノードＦＤの電位によらず等しいとする。さらに時刻Ｔ１０２乃至時刻Ｔ１０
３の間隔と時刻Ｔ１１１乃至時刻Ｔ１１２の間隔が等しいとする。以上の条件下において
、時刻Ｔ１１２においてノードＦＤの電位はＶＲまで低下する。
なお、ここでは時刻Ｔ１０２乃至時刻Ｔ１０３の間隔と時刻Ｔ１１１乃至時刻Ｔ１１２の
間隔は等しいとしたが、画素１０に照射される光の照度が等しい場合、時刻Ｔ１０２乃至
時刻Ｔ１０３におけるノードＦＤの電位上昇と、時刻Ｔ１１１乃至時刻Ｔ１１２における
ノードＦＤの電位低下が等しくなるように設定することが本発明の一態様の本質である。
したがって、上記条件を満たすように時刻Ｔ１０２乃至時刻Ｔ１０３の間隔と、時刻Ｔ１
１１乃至時刻Ｔ１１２の間隔とを適宜調整する構成が好ましい。
時刻Ｔ１１３において、配線６４（ＳＥＬ）の電位をＨレベルとすることにより、トラン
ジスタ３４をオンとする。これにより、ノードＦＤの電位に応じて、配線５５（ＶＯＵＴ
）から信号が出力される。当該信号の電位は、ノードＦＤの電位がＶＲである場合に対応
する。
時刻Ｔ１１４において、配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジ
スタ３４をオフとする。以上の動作により差分検出用フレームの撮像データが読み出され
る。
時刻Ｔ２１１乃至時刻Ｔ２１４は、基準フレームの撮像データと差分検出用フレームの撮
像データとの間に差分が有る場合に、差分検出用フレームの撮像データの取得および読み
出しを行う期間に相当する。なお、時刻Ｔ２１１乃至時刻Ｔ２１２において画素１０に照
射する光の照度が、時刻Ｔ２０２乃至時刻Ｔ２０３において画素１０に照射する光の照度
より高い。
時刻Ｔ２１１乃至時刻Ｔ２１４における動作は、時刻Ｔ１１１乃至時刻Ｔ１１４における
動作と同様である。時刻Ｔ２１１乃至時刻Ｔ２１２において画素１０に照射する光の照度
は、時刻Ｔ２０２乃至時刻Ｔ２０３において画素１０に照射する光の照度より高い。この
ため、時刻Ｔ２１２におけるノードＦＤの電位は時刻Ｔ２０２におけるノードＦＤの電位
ＶＲよりも低い。したがって、時刻Ｔ２１３乃至時刻Ｔ２１４において配線５５（ＶＯＵ
Ｔ）から出力される信号の電位は、ノードＦＤの電位がＶＲである場合に配線５５（ＶＯ
ＵＴ）から出力される信号の電位より低い。
時刻Ｔ３１１乃至時刻Ｔ３１４は、基準フレームの撮像データと差分検出用フレームの撮
像データとの間に差分が有る場合に、差分検出用フレームの撮像データの取得および読み
出しを行う期間に相当する。なお、時刻Ｔ３１１乃至時刻Ｔ３１２において画素１０に照
射する光の照度が、時刻Ｔ３０２乃至時刻Ｔ３０３において画素１０に照射する光の照度
より低い。
時刻Ｔ３１１乃至時刻Ｔ３１４における動作は、時刻Ｔ２１１乃至時刻Ｔ２１４における
動作と同様である。時刻Ｔ３１１乃至時刻Ｔ３１２において画素１０に照射する光の照度
は、時刻Ｔ３０２乃至時刻Ｔ３０３において画素１０に照射する光の照度より低い。この
ため、時刻Ｔ３１２におけるノードＦＤの電位は時刻Ｔ３０２におけるノードＦＤの電位
ＶＲよりも高い。したがって、時刻Ｔ３１３乃至時刻Ｔ３１４において配線５５（ＶＯＵ
Ｔ）から出力される信号の電位は、ノードＦＤの電位がＶＲである場合に配線５５（ＶＯ
ＵＴ）から出力される信号の電位より高い。
以上が差分検出モードにおける動作である。なお、図５に示すタイミングチャートでは基
準フレームの撮像データは外部機器に出力していないが、基準フレームの撮像データを、
通常撮像モードと同様に外部機器に出力してもよい。この場合、時刻Ｔ１０３、時刻Ｔ２
０３または時刻Ｔ３０３における動作が終了した後、図４に示す時刻Ｔ０４および時刻Ｔ
０５と同様の動作を行う。
本発明の一態様の撮像装置の構成を示すブロック図を図６に示す。撮像装置は、画素１０
、回路１２、回路１３、回路１４および回路１５を有する。画素１０はマトリクス状に配
置されて画素アレイ１１を構成する。
なお、図６では回路１５は画素アレイ１１の列ごとに設けられているが、これに限られな
い。例えば本発明の一態様の撮像装置１個あたり、回路１５を１個だけ設けてもよい。
画素１０は、回路１２、回路１３、回路１４と電気的に接続されている。また、画素１０
は、配線５５（ＶＯＵＴ）を介して回路１３および回路１５と電気的に接続されている。
回路１２は、画素アレイ１１の行を選択する、行ドライバとしての機能を有する。回路１
３は、画素アレイ１１の列を選択する、列ドライバとしての機能を有する。回路１４は、
Ａ／Ｄ変換回路としての機能を有する。
回路１２および回路１３には、様々な回路、例えば、デコーダやシフトレジスタ等が用い
られる。
回路１５は、差分検出モードにおいて、基準フレームの撮像データと差分検出用フレーム
の撮像データとの間に差分が有るか否かを判定する機能を有する。これは、差分検出モー
ドにおいて配線５５（ＶＯＵＴ）から出力される信号の電位を、図１に示す画素１０が有
するノードＦＤの電位が配線５２（ＶＲ）の電位ＶＲである場合に配線５５（ＶＯＵＴ）
から出力される信号の電位と比較することにより行うことができる。
なお、画素１０が有するノードＦＤの電位が配線５２（ＶＲ）の電位ＶＲである場合に配
線５５（ＶＯＵＴ）から出力される信号の電位を、基準電位と呼ぶことがある。
差分検出モードにおいて配線５５（ＶＯＵＴ）から出力される信号の電位と、基準電位と
が異なる場合は、回路１５において基準フレームの撮像データと差分検出用フレームの撮
像データとの間に差分が有ると判定することができる。一方、差分検出モードにおいて配
線５５（ＶＯＵＴ）から出力される信号の電位と、基準電位とが等しい場合は、差分が無
いと判定することができる。
また、回路１５は、差分判定を行った後、判定信号１６を生成する機能を有する。判定信
号１６は、例えば１ビットの出力とすることができ、差分判定の結果を本発明の一態様の
撮像装置が有する回路および外部機器に伝達する機能を有する。
基準フレームの撮像データと差分検出用フレームの撮像データとの間に差分が有ると判定
された場合は判定信号１６をアクティブとし、差分が無いと判定された場合は判定信号１
６を非アクティブとすることができる。
ここで、判定信号１６をアクティブにするとは、例えば判定信号１６の電位をＨレベルと
することをいう。逆に判定信号１６を非アクティブにするとは、例えば判定信号１６の電
位をＬレベルとすることをいう。判定信号１６の論理は、逆でもよい。
なお、差分検出モードでは、回路１４を非アクティブとすることができる。また、通常撮
像モードでは、回路１５を非アクティブとすることができる。以上により、消費電力を低
減することができる。
回路１５の構成および、画素１０と回路１５との接続関係を説明する回路図を図７に示す
。回路１５は、コンパレータ１７ａと、コンパレータ１７ｂと、ＯＲ回路１８と、バッフ
ァ１９と、トランジスタ３５と、を有する。
なお、図７ではトランジスタ３５はｎ－ｃｈ型としているが、場合によっては、または、
状況に応じて、ｐ－ｃｈ型としてもよい。また、トランジスタ３５は、スイッチング特性
を有していればトランジスタでなくても構わない。
図７に示す回路１５において、コンパレータ１７ａの反転入力端子およびコンパレータ１
７ｂの非反転入力端子は、配線５５（ＶＯＵＴ）と電気的に接続されている。また、コン
パレータ１７ａの出力端子およびコンパレータ１７ｂの出力端子は、ＯＲ回路１８の入力
端子と電気的に接続されている。また、ＯＲ回路１８の出力端子は、バッファ１９の入力
端子と電気的に接続されている。また、バッファ１９の出力端子は、トランジスタ３５の
ソースまたはドレインの一方と電気的に接続されている。
また、コンパレータ１７ａの非反転入力端子は、配線５６（Ｖｒｅｆ＋）と電気的に接続
されている。また、コンパレータ１７ｂの反転入力端子は、配線５７（Ｖｒｅｆ－）と電
気的に接続されている。また、トランジスタ３５のソースまたはドレインの他方は、配線
５８（ＥＯＵＴ）と電気的に接続されている。また、トランジスタ３５のゲートは、配線
６５（ＳＷ１）と電気的に接続されている。
なお、図示しないが、配線６５（ＳＷ１）は図６に示す回路１３と電気的に接続されてい
る。
配線５６（Ｖｒｅｆ＋）には電位Ｖｒｅｆ＋を、配線５７（Ｖｒｅｆ－）には電位Ｖｒｅ
ｆ－をそれぞれ印加する。なお、電位Ｖｒｅｆ＋は基準電位より低く、電位Ｖｒｅｆ－は
基準電位より高い。
差分検出モードにおいて、差分検出用フレームの撮像データの取得後に配線５５（ＶＯＵ
Ｔ）から出力された信号の電位ＶＯＵＴが、コンパレータ１７ａの反転入力端子およびコ
ンパレータ１７ｂの非反転入力端子に印加される。コンパレータ１７ａは、電位ＶＯＵＴ
が電位Ｖｒｅｆ＋より低い場合はＨレベルの電位の信号を出力し、電位ＶＯＵＴが電位Ｖ
ｒｅｆ＋より高い場合はＬレベルの電位の信号を出力する。また、コンパレータ１７ｂは
、電位ＶＯＵＴが電位Ｖｒｅｆ－より高い場合はＨレベルの電位の信号を出力し、電位Ｖ
ＯＵＴが電位Ｖｒｅｆ－より低い場合はＬレベルの電位の信号を出力する。
そして、ＯＲ回路１８は、コンパレータ１７ａとコンパレータ１７ｂの少なくとも一方が
Ｈレベルの電位の信号を出力した場合にＨレベルの電位の信号を出力し、コンパレータ１
７ａとコンパレータ１７ｂの両方がＬレベルの電位の信号を出力した場合にＬレベルの電
位の信号を出力する。つまり、ＯＲ回路１８は判定信号１６を出力する機能を有する。
回路１５は、電位ＶＯＵＴ＜電位Ｖｒｅｆ＋または電位ＶＯＵＴ＞電位Ｖｒｅｆ－である
場合はＨレベル電位の判定信号１６を出力する。つまり、基準フレームの撮像データと、
差分検出用フレームの撮像データとの間に差分が有ると判定する。また、回路１５は、電
位Ｖｒｅｆ＋＜電位ＶＯＵＴ＜電位Ｖｒｅｆ－である場合はＬレベル電位の判定信号１６
を出力する。つまり、基準フレームの撮像データと、差分検出用フレームの撮像データと
の間に差分が無いと判定する。
なお、電位Ｖｒｅｆ＋および電位Ｖｒｅｆ－は、光電変換素子２０ａおよび光電変換素子
２０ｂの特性バラつきなどに起因して発生するオフセット電圧を考慮して設定することが
好ましい。
ＯＲ回路１８から出力された判定信号１６は、誤検出を防ぐためにバッファ１９により論
理値を補正する。そして、判定信号１６を外部に出力する場合は、配線６５（ＳＷ１）の
電位をＨレベル（トランジスタ３５がｐ－ｃｈ型の場合はＬレベル）とすることによりト
ランジスタ３５をオンとする。以上により、配線５８（ＥＯＵＴ）を通して判定信号１６
を回路１５の外部に出力することができる。
なお、回路１５はバッファ１９を有さない構成とすることもできる。また、回路１５はＯ
Ｒ回路１８を有さない構成とすることもできる。
また、配線５５（ＶＯＵＴ）、配線５６（Ｖｒｅｆ＋）および配線５７（Ｖｒｅｆ－）を
電気的に接続するコンパレータ１７ａおよびコンパレータ１７ｂの入力端子は、適宜変更
することができる。さらに、ＯＲ回路１８は適宜、ＮＯＲ回路、ＡＮＤ回路、ＮＡＮＤ回
路などの論理回路を用いることができる。以上により、例えば基準フレームの撮像データ
と、差分検出用フレームの撮像データとの間で差分が有ると判定された場合は判定信号１
６の電位をＬレベルとし、差分が無いと判定された場合は判定信号１６の電位をＨレベル
とすることができる。
次に、本発明の一態様の撮像装置の動作について、図８に示すフローチャートを用いて説
明する。
まず、図２または図４に示すように通常撮像モードにより撮像を行う（Ｓ１）。該モード
では、すべての画素１０で撮像データを取得する。取得した撮像データは、回路１４で順
次デジタルデータに変換後、外部機器へ出力する。
次に、差分検出モードに切り替えるか否かの判定を行う（Ｓ２）。あらかじめ設定した切
り替え条件を満たしていない場合、Ｓ１およびＳ２を再度行う。なお、切り替え条件とし
て、例えば指定した時間が経過、あるいは差分検出モードに切り替える信号の入力などが
挙げられる。
切り替え条件を満たしている場合、図３または図５に示すように差分検出モードにより基
準フレームの撮像データの取得を行う（Ｓ３）。その後、差分検出用フレームの撮像デー
タを取得し、差分検出用フレームの撮像データを回路１５へ出力する（Ｓ４）。
次に、基準フレームの撮像データと差分検出用フレームの撮像データとの間に差分が有る
か否かを回路１５により判定する（Ｓ５）。判定は、判定信号１６がアクティブか非アク
ティブかで行うことができる。判定信号１６がアクティブである場合は差分が有ると判定
され、非アクティブである場合は差分が無いと判定される。
差分が無い場合はＳ３乃至Ｓ５が繰り返し実行される。一方、差分が有る場合は、通常撮
像モードに切り替わり、Ｓ１と同様に撮像を行う。以上が本発明の一態様である撮像装置
の動作である。
なお、Ｓ５により基準フレームの撮像データと差分検出用フレームの撮像データとの間に
差分が無いと判定された場合、図９に示すように、通常撮像モードへ切り替えるか否かの
判定を行ってもよい（Ｓ６）。あらかじめ設定した切り替え条件を満たしている場合、通
常撮像モードに切り替わり、Ｓ１と同様に撮像を行う。また、切り替え条件を満たしてい
ない場合、図８に示す場合と同様にＳ３乃至Ｓ５が繰り返し実行される。切り替え条件と
して、例えば指定した時間が経過、あるいは通常撮像モードへ切り替える制御信号の入力
などが挙げられる。
本発明の一態様の撮像装置において、差分検出モードではＡ／Ｄ変換などの膨大な電力を
消費する処理を行わなくてよく、判定信号１６を生成するなど、最低限の処理を行うだけ
でよい。このため、差分検出モードを有さず、全フレーム分の撮像データを外部機器に出
力する場合と比べて消費電力を低減することができる。
なお、図１、図６および図７に示す構成は、それぞれ任意に組み合わせることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、本発明の一態様の撮像装置が有する画素１０の変形例について図面を
用いて説明する。
本発明の一態様の撮像装置が有する画素１０は、図１に示す構成だけでなく、図１０に示
す構成とすることもできる。図１０に示す画素１０は、光電変換素子２０と、トランジス
タ３６ａと、トランジスタ３６ｂと、トランジスタ３７ａと、トランジスタ３７ｂと、ト
ランジスタ３２と、トランジスタ３３と、トランジスタ３４と、容量素子４１と、を有す
る。なお、図１０において、トランジスタ３６ａ、トランジスタ３６ｂ、トランジスタ３
７ａ、トランジスタ３７ｂおよびトランジスタ３２乃至トランジスタ３４はすべてｎ－ｃ
ｈ型トランジスタとする。
図１０に示す画素１０において、光電変換素子２０のカソードは、トランジスタ３６ａの
ソースまたはドレインの一方およびトランジスタ３７ａのソースまたはドレインの一方と
電気的に接続されている。また、光電変換素子２０のアノードは、トランジスタ３６ｂの
ソースまたはドレインの一方およびトランジスタ３７ｂのソースまたはドレインの一方と
電気的に接続されている。また、トランジスタ３６ａのソースまたはドレインの他方は、
トランジスタ３７ｂのソースまたはドレインの他方、トランジスタ３２のソースまたはド
レインの一方、トランジスタ３３のゲートおよび容量素子４１の一方の端子と電気的に接
続されている。また、トランジスタ３３のソースまたはドレインの一方は、トランジスタ
３４のソースまたはドレインの一方と電気的に接続されている。
また、トランジスタ３６ｂのソースまたはドレインの他方およびトランジスタ３７ａのソ
ースまたはドレインの他方は、配線５１（ＶＰＤ）と電気的に接続されている。また、ト
ランジスタ３２のソースまたはドレインの他方は、配線５２（ＶＲ）と電気的に接続され
ている。また、容量素子４１の他方の端子は、配線５３（ＶＳＳ）と電気的に接続されて
いる。また、トランジスタ３４のソースまたはドレインの他方は、配線５４（ＶＰＩ）と
電気的に接続されている。また、トランジスタ３３のソースまたはドレインの他方は、配
線５５（ＶＯＵＴ）と電気的に接続されている。
また、トランジスタ３６ａのゲートは、配線６６ａ（ＴＸ１ａ）と電気的に接続されてい
る。また、トランジスタ３６ｂのゲートは、配線６６ｂ（ＴＸ１ｂ）と電気的に接続され
ている。また、トランジスタ３７ａのゲートは、配線６７ａ（ＴＸ２ａ）と電気的に接続
されている。また、トランジスタ３７ｂのゲートは、配線６７ｂ（ＴＸ２ｂ）と電気的に
接続されている。また、トランジスタ３２のゲートは、配線６２（ＲＥＳ）と電気的に接
続されている。また、トランジスタ３４のゲートは、配線６４（ＳＥＬ）と電気的に接続
されている。
ここで、配線５１（ＶＰＤ）、配線５２（ＶＲ）、配線５３（ＶＳＳ）および配線５４（
ＶＰＩ）は、電源線として機能させることができる。また、配線６６ａ（ＴＸ１ａ）、配
線６６ｂ（ＴＸ１ｂ）、配線６７ａ（ＴＸ２ａ）、配線６７ｂ（ＴＸ２ｂ）、配線６２（
ＲＥＳ）および配線６４（ＳＥＬ）は、信号線として機能させることができる。
上記構成において、トランジスタ３６ａのソースまたはドレインの他方、トランジスタ３
７ｂのソースまたはドレインの他方、トランジスタ３２のソースまたはドレインの一方、
トランジスタ３３のゲートおよび容量素子４１の一方の端子が接続されるノードをＦＤと
する。
図１０に示す構成の画素１０において、光電変換素子２０は受光素子であり、画素１０に
照射した光の照度に応じた電流を生成する機能を有する。トランジスタ３６ａ、トランジ
スタ３６ｂ、トランジスタ３７ａおよびトランジスタ３７ｂは、光電変換素子２０からノ
ードＦＤへの電荷の蓄積またはノードＦＤから光電変換素子２０への電荷の放出を制御す
る機能を有する。なお、トランジスタ３２乃至トランジスタ３４が有する機能は、図１に
示す構成の画素１０と同様である。
また、配線５５（ＶＯＵＴ）を介して、画素１０により取得された撮像データを信号とし
て出力することができる。
画素１０を図１０に示す構成とすることにより、図１に示す構成より１画素あたりの光電
変換素子の数を減らすことができる。これにより、１画素あたりの占有面積を小さくする
ことができる。したがって、撮像装置の高精細化を図ることができる。
図１１乃至図１４は、図１０に示す画素１０の動作を示すタイミングチャートである。該
タイミングチャートは、配線５１（ＶＰＤ）、配線６６ａ（ＴＸ１ａ）、配線６６ｂ（Ｔ
Ｘ１ｂ）、配線６７ａ（ＴＸ２ａ）、配線６７ｂ（ＴＸ２ｂ）、配線６２（ＲＥＳ）、配
線６４（ＳＥＬ）およびノードＦＤの電位を示す。
なお、図１１および図１２に示すタイミングチャートに基づいて画素１０が動作する場合
、配線５２（ＶＲ）および配線５４（ＶＰＩ）の電位をＨレベル、配線５３（ＶＳＳ）の
電位をＬレベルとする。
図１１は、通常撮像モードにおける画素１０の動作を示すタイミングチャートである。ま
た、図１２は、差分検出モードにおける画素１０の動作を示すタイミングチャートである
。
図１１および図１２に示すタイミングチャートにおいて、各時刻における配線６２（ＲＥ
Ｓ）、配線６４（ＳＥＬ）およびノードＦＤの電位は、それぞれ図２および図３に示す場
合と同様である。また、各時刻における配線６６ａ（ＴＸ１ａ）および配線６６ｂ（ＴＸ
１ｂ）の電位は、図２および図３に示す配線６１ａ（ＴＸａ）の電位と同様である。さら
に、各時刻における配線６７ａ（ＴＸ２ａ）および配線６７ｂ（ＴＸ２ｂ）の電位は、図
２および図３に示す配線６１ｂ（ＴＸｂ）の電位と同様である。
図１１に示すように通常撮像モードで動作する場合は、配線５１（ＶＰＤ）の電位はＬレ
ベルとする。図１２に示すように差分検出モードで動作する場合は、時刻Ｔ１１１、時刻
Ｔ２１１および時刻Ｔ３１１の直前の時刻Ｔ１１０、時刻Ｔ２１０および時刻Ｔ３１０に
おいて、配線５１（ＶＰＤ）の電位をＨレベルとする。また、時刻Ｔ２０１および時刻Ｔ
３０１の直前の時刻Ｔ２００および時刻Ｔ３００において、配線５１（ＶＰＤ）の電位を
Ｌレベルとする。つまり、図１２に示す差分検出モードの動作において、配線５１（ＶＰ
Ｄ）の電位は、基準フレームの撮像データの取得の際はＬレベルとなり、差分検出用フレ
ームの撮像データの取得の際はＨレベルとなる。
図１０に示す画素１０は、配線５３（ＶＳＳ）および配線５４（ＶＰＩ）の電位をＨレベ
ル、配線５２（ＶＲ）の電位をＬレベルとして動作させることもできる。この場合におけ
る図１０に示す画素１０の動作を図１３および図１４に示す。
図１３は、通常撮像モードにおける画素１０の動作を示すタイミングチャートである。ま
た、図１４は、差分検出モードにおける画素１０の動作を示すタイミングチャートである
。
図１３および図１４に示すタイミングチャートにおいて、各時刻における配線６２（ＲＥ
Ｓ）、配線６４（ＳＥＬ）およびノードＦＤの電位は、図４および図５に示す場合と同様
である。また、各時刻における配線６６ａ（ＴＸ１ａ）および配線６６ｂ（ＴＸ１ｂ）の
電位は、図４および図５に示す配線６１ａ（ＴＸａ）の電位と同様である。さらに、各時
刻における配線６７ａ（ＴＸ２ａ）および配線６７ｂ（ＴＸ２ｂ）の電位は、図４および
図５に示す配線６１ｂ（ＴＸｂ）の電位と同様である。
図１３に示すように通常撮像モードで動作する場合は、配線５１（ＶＰＤ）の電位はＨレ
ベルとする。図１４に示すように差分検出モードで動作する場合は、時刻Ｔ１１１、時刻
Ｔ２１１および時刻Ｔ３１１の直前の時刻Ｔ１１０、時刻Ｔ２１０および時刻Ｔ３１０に
おいて、配線５１（ＶＰＤ）の電位をＬレベルとする。また、時刻Ｔ２０１および時刻Ｔ
３０１の直前の時刻Ｔ２００および時刻Ｔ３００において、配線５１（ＶＰＤ）の電位を
Ｈレベルとする。つまり、図１４に示すように差分検出モードで動作する場合、配線５１
（ＶＰＤ）の電位は、基準フレームの撮像データの取得の際はＨレベルとなり、差分検出
用フレームの撮像データの取得の際はＬレベルとなる。以上が図１０に示す構成の画素１
０の動作である。
なお、図１１乃至図１４に示すように、配線６６ａ（ＴＸ１ａ）と配線６６ｂ（ＴＸ１ｂ
）には同じレベルの電位を印加する。例えば、配線６６ａ（ＴＸ１ａ）にＨレベルの電位
を印加する場合は配線６６ｂ（ＴＸ１ｂ）にもＨレベルの電位を印加し、配線６６ａ（Ｔ
Ｘ１ａ）にＬレベルの電位を印加する場合は配線６６ｂ（ＴＸ１ｂ）にもＬレベルの電位
を印加する。同様に、配線６７ａ（ＴＸ２ａ）と配線６７ｂ（ＴＸ２ｂ）にも同じレベル
の電位を印加する。以上より、図１０に示す構成の画素１０は、図１５に示すように配線
６６ａ（ＴＸ１ａ）と配線６６ｂ（ＴＸ１ｂ）を同じ配線とすることができる。また、配
線６７ａ（ＴＸ２ａ）と配線６７ｂ（ＴＸ２ｂ）も同じ配線とすることができる。このよ
うな構成とすることにより、本発明の一態様の撮像装置が有する配線の数を減らすことが
できる。したがって、撮像装置の小型化を実現することができる。
また、画素１０は図１６（Ａ）に示す構成とすることもできる。図１６（Ａ）に示す画素
１０は、光電変換素子２０ａと、光電変換素子２０ｂと、トランジスタ３１と、トランジ
スタ３２と、トランジスタ３３と、トランジスタ３４と、容量素子４１と、を有する。な
お、図１６（Ａ）において、トランジスタ３１乃至トランジスタ３４はすべてｎ－ｃｈ型
トランジスタとする。
図１６（Ａ）に示す画素１０において、光電変換素子２０ａのアノードは、光電変換素子
２０ｂのアノードと電気的に接続されている。また、光電変換素子２０ａのカソードは、
トランジスタ３１のソースまたはドレインの一方と電気的に接続されている。また、トラ
ンジスタ３１のソースまたはドレインの他方は、トランジスタ３２のソースまたはドレイ
ンの一方、トランジスタ３３のゲートおよび容量素子４１の一方の端子と電気的に接続さ
れている。また、トランジスタ３３のソースまたはドレインの一方は、トランジスタ３４
のソースまたはドレインの一方と電気的に接続されている。
また、光電変換素子２０ｂのカソードは、配線５１（ＶＰＤ）と電気的に接続されている
。また、トランジスタ３２のソースまたはドレインの他方は、配線５２（ＶＲ）と電気的
に接続されている。また、容量素子４１の他方の端子は、配線５３（ＶＳＳ）と電気的に
接続されている。また、トランジスタ３４のソースまたはドレインの他方は、配線５４（
ＶＰＩ）と電気的に接続されている。また、トランジスタ３３のソースまたはドレインの
他方は、配線５５（ＶＯＵＴ）と電気的に接続されている。
また、トランジスタ３１のゲートは、配線６１（ＴＸ）と電気的に接続されている。また
、トランジスタ３２のゲートは、配線６２（ＲＥＳ）と電気的に接続されている。また、
トランジスタ３４のゲートは、配線６４（ＳＥＬ）と電気的に接続されている。
ここで、配線５１（ＶＰＤ）、配線５２（ＶＲ）、配線５３（ＶＳＳ）および配線５４（
ＶＰＩ）は、電源線として機能させることができる。また、配線６１（ＴＸ）、配線６２
（ＲＥＳ）および配線６４（ＳＥＬ）は、信号線として機能させることができる。
上記構成において、トランジスタ３１のソースまたはドレインの他方、トランジスタ３２
のソースまたはドレインの一方、トランジスタ３３のゲートおよび容量素子４１の一方の
端子が接続されるノードをＦＤとする。
図１６（Ａ）に示す構成の画素１０において、トランジスタ３１は、光電変換素子２０ａ
および光電変換素子２０ｂからのノードＦＤへの電荷の蓄積またはノードＦＤから光電変
換素子２０ａおよび光電変換素子２０ｂへの電荷の放出を制御する機能を有する。なお、
光電変換素子２０ａ、光電変換素子２０ｂおよびトランジスタ３２乃至トランジスタ３４
が有する機能は、図１に示す構成の画素１０と同様である。
また、配線５５（ＶＯＵＴ）を介して、画素１０により取得された撮像データを信号とし
て出力することができる。
なお、画素１０は図１６（Ｂ）に示す構成とすることもできる。該構成は、光電変換素子
２０ａのカソードが光電変換素子２０ｂのカソードと電気的に接続され、光電変換素子２
０ａのアノードがトランジスタ３１のソースまたはドレインの一方と電気的に接続され、
光電変換素子２０ｂのアノードが配線５１（ＶＰＤ）と電気的に接続されている点が図１
６（Ａ）に示す構成と異なる。
画素１０を図１６（Ａ）、（Ｂ）に示す構成とすることにより、１画素あたりのトランジ
スタの数を減らすことができる。これにより、１画素あたりの占有面積を小さくすること
ができる。したがって、撮像装置の高精細化を図ることができる。
図１７乃至図２０は、図１６（Ａ）、（Ｂ）に示す画素１０の動作を示すタイミングチャ
ートである。該タイミングチャートは、配線５１（ＶＰＤ）、配線６１（ＴＸ）、配線６
２（ＲＥＳ）、配線６４（ＳＥＬ）およびノードＦＤの電位を示す。
なお、図１７および図１８に示すタイミングチャートに基づいて画素１０が動作する場合
、配線５２（ＶＲ）および配線５４（ＶＰＩ）の電位をＨレベル、配線５３（ＶＳＳ）の
電位をＬレベルとする。
図１７は、通常撮像モードにおける画素１０の動作を示すタイミングチャートである。ま
た、図１８は、差分検出モードにおける画素１０の動作を示すタイミングチャートである
。
図１７および図１８に示すタイミングチャートにおいて、各時刻における配線６２（ＲＥ
Ｓ）、配線６４（ＳＥＬ）およびノードＦＤの電位は、図２および図３に示すタイミング
チャートと同様である。
また、図１７に示すように通常撮像モードで動作する場合は、各時刻における配線６１（
ＴＸ）の電位は、図２に示す配線６１ａ（ＴＸａ）の電位と同様である。なお、配線５１
（ＶＰＤ）の電位はＬレベルとする。
図１８に示すように差分検出モードで動作する場合は、図３に示すタイミングチャートに
おいて配線６１ａ（ＴＸａ）および配線６１ｂ（ＴＸｂ）の少なくとも一方の電位がＨレ
ベルである時刻に、配線６１（ＴＸ）の電位をＨレベルとする。図３に示すタイミングチ
ャートでは、配線６１ａ（ＴＸａ）の電位は、時刻Ｔ１０１乃至時刻Ｔ１０３、時刻Ｔ２
０１乃至時刻Ｔ２０３および時刻Ｔ３０１乃至時刻Ｔ３０３においてＨレベルであり、配
線６１ｂ（ＴＸｂ）の電位は、時刻Ｔ１１１乃至時刻Ｔ１１２、時刻Ｔ２１１乃至時刻Ｔ
２１２および時刻Ｔ３１１乃至時刻Ｔ３１２においてＨレベルである。したがって、時刻
Ｔ１０１乃至時刻Ｔ１０３、時刻Ｔ１１１乃至時刻Ｔ１１２、時刻Ｔ２０１乃至時刻Ｔ２
０３、時刻Ｔ２１１乃至時刻Ｔ２１２、時刻Ｔ３０１乃至時刻Ｔ３０３および時刻Ｔ３１
１乃至時刻Ｔ３１２において、配線６１（ＴＸ）の電位をＨレベルとする。なお、以上挙
げた時刻以外では配線６１（ＴＸ）の電位はＬレベルとする。
また、図１８に示すように差分検出モードで動作する場合は、時刻Ｔ１１１、時刻Ｔ２１
１および時刻Ｔ３１１の直前の時刻Ｔ１１０、時刻Ｔ２１０および時刻Ｔ３１０において
、配線５１（ＶＰＤ）の電位をＨレベルとする。また、時刻Ｔ２０１および時刻Ｔ３０１
の直前の時刻Ｔ２００および時刻Ｔ３００において、配線５１（ＶＰＤ）の電位をＬレベ
ルとする。つまり、図１８に示すように差分検出モードで動作する場合において、配線５
１（ＶＰＤ）の電位は、基準フレームの撮像データの取得の際はＬレベルとなり、差分検
出用フレームの撮像データの取得の際はＨレベルとなる。
図１６（Ａ）、（Ｂ）に示す画素１０は、配線５３（ＶＳＳ）および配線５４（ＶＰＩ）
の電位をＨレベル、配線５２（ＶＲ）の電位をＬレベルとして動作させることもできる。
この場合における図１６（Ａ）、（Ｂ）に示す画素１０の動作を図１９および図２０に示
す。
図１９は、通常撮像モードにおける画素１０の動作を示すタイミングチャートである。ま
た、図２０は、差分検出モードにおける画素１０の動作を示すタイミングチャートである
。
図１９および図２０に示すタイミングチャートにおいて、各時刻におけるノードＦＤの電
位は、図４および図５に示すタイミングチャートと同様である。また、各時刻における配
線６１（ＴＸ）、配線６２（ＲＥＳ）および配線６４（ＳＥＬ）の電位は、それぞれ図１
７および図１８に示すタイミングチャートと同様である。
なお、図１９に示すように通常撮像モードで動作する場合は、配線５１（ＶＰＤ）の電位
はＨレベルとする。図２０に示すように差分検出モードで動作する場合は、時刻Ｔ１１１
、時刻Ｔ２１１および時刻Ｔ３１１の直前の時刻Ｔ１１０、時刻Ｔ２１０および時刻Ｔ３
１０において、配線５１（ＶＰＤ）の電位をＬレベルとする。また、時刻Ｔ２０１および
時刻Ｔ３０１の直前の時刻Ｔ２００および時刻Ｔ３００において、配線５１（ＶＰＤ）の
電位をＨレベルとする。つまり、図２０に示すように差分検出モードで動作する場合にお
いて、配線５１（ＶＰＤ）の電位は、基準フレームの撮像データの取得の際はＨレベルと
なり、差分検出用フレームの撮像データの取得の際はＬレベルとなる。以上が図１６（Ａ
）、（Ｂ）に示す構成の画素１０の動作である。
図２１は、図１に示すトランジスタ３１ａ、トランジスタ３１ｂおよびトランジスタ３２
乃至トランジスタ３４をすべてｐ－ｃｈ型とした構成である。必要に応じて電位の大小関
係を逆にすることなどにより、通常撮像モードにおける動作は図２または図４を、差分検
出モードにおける動作は図３または図５をそれぞれ参照することができる。なお、トラン
ジスタ３１ａ、トランジスタ３１ｂおよびトランジスタ３２乃至トランジスタ３４のうち
、一部のトランジスタをｐ－ｃｈ型に置き換えてもよい。または、ＣＭＯＳ構成にしても
よい。
また、図１０および図１５に示すトランジスタ３６ａ、トランジスタ３６ｂ、トランジス
タ３７ａおよびトランジスタ３７ｂのすべてまたは一部をｐ－ｃｈ型としてもよい。また
は、ＣＭＯＳ構成にしてもよい。必要に応じて電位の大小関係を逆にすることなどにより
、通常撮像モードにおける動作は図１１または図１３を、差分検出モードにおける動作は
図１２または図１４をそれぞれ参照することができる。
さらに、図１６（Ａ）、（Ｂ）に示すトランジスタ３１をｐ－ｃｈ型としてもよい。また
は、ＣＭＯＳ構成にしてもよい。必要に応じて電位の大小関係を逆にすることなどにより
、通常撮像モードにおける動作は図１７または図１９を、差分検出モードにおける動作は
図１８または図２０をそれぞれ参照することができる。
また、図１ではトランジスタ３４はトランジスタ３３と配線５４（ＶＰＩ）の間に配置さ
れているが、図２２に示すようにトランジスタ３３をトランジスタ３４と配線５４（ＶＰ
Ｉ）の間に配置する構成としてもよい。
また、本発明の一態様の撮像装置が有する画素１０は、図２３（Ａ）、（Ｂ）に示す構成
であってもよい。
図２３（Ａ）は、図１に示す画素１０からトランジスタ３２が除かれた構成である。この
場合、配線５１ａ（ＶＰＤａ）はＨレベルとＬレベルに変動できる構成とする。ノードＦ
Ｄのリセット動作は、トランジスタ３１ａをオンとした状態で配線５１ａ（ＶＰＤａ）を
Ｈレベルとすることで行うことができる。配線５１ａ（ＶＰＤａ）の電位をＨレベルとす
ることにより、光電変換素子２０ａには順方向バイアスがかかる。したがって、ノードＦ
ＤをＨレベル電位にリセットすることができる。
なお、ノードＦＤをＬレベル電位にリセットする場合、配線５１ｂ（ＶＰＤｂ）をＨレベ
ルとＬレベルに変動できる構成とすればよい。トランジスタ３１ｂをオンとした状態で配
線５１ｂ（ＶＰＤｂ）をＬレベルとすることでノードＦＤのリセット動作を行うことがで
きる。配線５１ｂ（ＶＰＤｂ）の電位をＬレベルとすることにより、光電変換素子２０ｂ
には順方向バイアスがかかる。したがって、ノードＦＤをＬレベル電位にリセットするこ
とができる。
また、光を検出する動作を行う場合は、トランジスタ３１ａをオンとする場合は配線５１
ａ（ＶＰＤａ）をＬレベルとし、トランジスタ３１ｂをオンとする場合は配線５１ｂ（Ｖ
ＰＤｂ）をＨレベルとする。これにより、光電変換素子２０ａおよび光電変換素子２０ｂ
に逆方向バイアスがかかるため、光の照度に応じた撮像データを取得することができる。
図２３（Ｂ）は、図１に示す画素１０から容量素子４１を省略した構成である。この場合
、トランジスタ３３のゲート容量と、ノードＦＤに電気的に接続された配線が有する寄生
容量等により、ノードＦＤに電荷を蓄積する。
図２３（Ａ）または図２３（Ｂ）に示す構成とすることで、本発明の一態様の撮像装置に
ついて、１画素あたりの占有面積を小さくすることができる。これにより、撮像装置の高
精細化を図ることができる。
なお、図２３において、配線の一部を図示していない。
また、図１では、同じ電位を与える配線であっても異なる配線として図示したが、同じ配
線としてもよい。例えば、図２４に示す画素１０のように、Ｈレベル電位を印加する配線
５１ｂ（ＶＰＤｂ）、配線５２（ＶＲ）および配線５４（ＶＰＩ）を同じ配線としてもよ
い。また、図２５に示す画素１０のように、Ｌレベル電位を印加する配線５１ａ（ＶＰＤ
ａ）および配線５３（ＶＳＳ）を同じ配線としてもよい。
画素１０を図２４および／または図２５に示す構成とすることにより、本発明の一態様の
撮像装置が有する配線の数を減らすことができる。したがって、撮像装置の小型化を実現
することができる。
また、図１に示す構成の画素１０において、トランジスタ３１ａ、トランジスタ３１ｂお
よびトランジスタ３２乃至トランジスタ３４を、活性層または活性領域を酸化物半導体で
形成したトランジスタ（以下、ＯＳトランジスタと呼ぶ）としてもよい。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導
通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断
りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしき
い値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の
電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトラン
ジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低
いときのドレイン電流をいう場合がある。
トランジスタのオフ電流は、電圧Ｖｇｓに依存する場合がある。したがって、トランジス
タのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となる電圧Ｖｇｓ
の値が存在することをいう場合がある。トランジスタのオフ電流は、所定の電圧Ｖｇｓに
おけるオフ状態、所定の範囲内の電圧Ｖｇｓにおけるオフ状態、または、十分に低減され
たオフ電流が得られる電圧Ｖｇｓにおけるオフ状態、等におけるオフ電流を指す場合があ
る。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、電圧Ｖｇｓが０．５Ｖにおけるドレ
イン電流が１×１０－９Ａであり、電圧Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１
０－１３Ａであり、電圧Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０－１９Ａで
あり、電圧Ｖｇｓが－０．８Ｖにおけるドレイン電流が１×１０－２２Ａであるようなｎ
チャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、電圧Ｖｇｓが
－０．５Ｖにおいて、または、電圧Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、
１×１０－１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０－１９Ａ以下
である、という場合がある。当該トランジスタのドレイン電流が１×１０－２２Ａ以下と
なる電圧Ｖｇｓが存在するため、当該トランジスタのオフ電流は１×１０－２２Ａ以下で
ある、という場合がある。
本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを
流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れ
る電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単
位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は
、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電
流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証
される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例え
ば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラン
ジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当
該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジ
スタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の
温度）、におけるトランジスタのオフ電流がＩ以下となる電圧Ｖｇｓの値が存在すること
を指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。
本明細書において、オフ電流は、特に記載がない場合、電圧Ｖｄｓが０．１Ｖ、０．８Ｖ
、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、ま
たは２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半
導体装置等の信頼性が保証される電圧Ｖｄｓ、または、当該トランジスタが含まれる半導
体装置等において使用される電圧Ｖｄｓにおけるオフ電流、を表す場合がある。トランジ
スタのオフ電流がＩ以下である、とは、電圧Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２
Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トラ
ンジスタが含まれる半導体装置等の信頼性が保証される電圧Ｖｄｓ、または、当該トラン
ジスタが含まれる半導体装置等において使用される電圧Ｖｄｓにおけるトランジスタのオ
フ電流がＩ以下となる電圧Ｖｇｓの値が存在することを指す場合がある。
本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソー
スとドレインとの間に流れる電流を指す場合がある。
ＯＳトランジスタを画素１０に用いると、撮像のダイナミックレンジを拡大することがで
きる。図１に示す回路構成の画素１０を、図２または図３に示す手順で動作させる場合、
画素１０に照射される光の照度が高いときにノードＦＤの電位が低くなる。また、図４ま
たは図５に示す手順で動作させる場合、画素１０に照射される光の照度が低いときにノー
ドＦＤの電位が低くなる。ＯＳトランジスタは極めてオフ電流が低いため、ノードＦＤの
電位（トランジスタ３３のゲート電位）が極めて小さい場合においても当該ゲート電位に
応じた電流を正確に出力することができる。したがって、検出することのできる照度のレ
ンジ、すなわちダイナミックレンジを広げることができる。
また、トランジスタの低いオフ電流特性によってノードＦＤで電荷を保持できる期間を極
めて長くすることができる。このため、回路構成や動作方法を複雑にすることなく、全画
素で同時に撮像データを取得するグローバルシャッタ方式を適用することができる。
一般的に、画素がマトリクス状に配置された撮像装置では、図２６（Ａ）に示す、行毎に
撮像動作７１、データ保持動作７２、読み出し動作７３を行う駆動方法であるローリング
シャッタ方式が用いられる。ローリングシャッタ方式を用いる場合には、撮像の同時性が
失われるため、被写体が移動した場合には、画像に歪が生じてしまう。したがって、図２
６（Ｂ）に示す、全行で同時に撮像動作７１を行い、行毎に順次読み出し動作７３を行う
ことができるグローバルシャッタ方式を用いることが好ましい。グローバルシャッタ方式
を用いることで、撮像装置の各画素における撮像の同時性を確保することができ、被写体
が移動する場合であっても歪の小さい画像を容易に得ることができる。
また、ＯＳトランジスタは、活性層または活性領域をシリコンで形成したトランジスタ（
以下、Ｓｉトランジスタと呼ぶ）よりも電気特性変動の温度依存性が小さいため、極めて
広い温度範囲で使用することができる。したがって、ＯＳトランジスタを有する撮像装置
および半導体装置は、自動車、航空機、宇宙機などへの搭載にも適している。
また、ノードＦＤと接続するトランジスタはノイズが少ないことが求められる。後述する
二層または三層の酸化物半導体層を有するトランジスタはチャネルが埋め込み型であり、
極めてノイズに強い特性を有する。したがって、当該トランジスタを用いることでノイズ
の少ない画像を得ることができる。
特に、トランジスタ３１ａ、トランジスタ３１ｂおよびトランジスタ３２乃至トランジス
タ３４をＯＳトランジスタとすることで、画素をシリコンで形成した光電変換素子と、Ｏ
Ｓトランジスタと、で構成することができる。このような構成とすることで、画素にＳｉ
トランジスタを形成する必要が無いため、光電変換素子の有効面積を増大することが容易
になる。したがって、光感度を向上することができる。
また、画素１０だけでなく、回路１２乃至回路１５などの周辺回路をＯＳトランジスタで
形成してもよい。周辺回路をＯＳトランジスタのみで形成する構成は、Ｓｉトランジスタ
の形成工程が不要となるため、撮像装置の低価格化に有効である。また、周辺回路をＯＳ
トランジスタとｐ－ｃｈ型Ｓｉトランジスタのみで形成する構成は、ｎ－ｃｈ型Ｓｉトラ
ンジスタの形成工程が不要となるため、撮像装置の低価格化に有効である。さらに、周辺
回路をＣＭＯＳ回路とすることができるので、周辺回路の低消費電力化、すなわち、撮像
装置の低消費電力化に有効である。
また、トランジスタ３１ａ、トランジスタ３１ｂおよびトランジスタ３２をＯＳトランジ
スタとし、トランジスタ３３およびトランジスタ３４をＳｉトランジスタとする構成とし
てもよい。
Ｓｉトランジスタは、ＯＳトランジスタに比べて優れた電界効果移動度を有するといった
特性を有する。そのため、増幅トランジスタや選択トランジスタとして機能するトランジ
スタに流れる電流値を増やすことができる。例えば、図１に示すノードＦＤに蓄積された
電荷に応じて、トランジスタ３３およびトランジスタ３４に流れる電流値を増やすことが
できる。
また、図１０および図１５に示すトランジスタ３６ａ、トランジスタ３６ｂ、トランジス
タ３７ａおよびトランジスタ３７ｂや、図１６（Ａ）、（Ｂ）に示すトランジスタ３１を
ＯＳトランジスタとしてもよい。
また、図１に示す画素１０に用いるトランジスタは、図２７（Ａ）または図２７（Ｂ）に
示すように、トランジスタ３１ａ、トランジスタ３１ｂおよびトランジスタ３２にバック
ゲートを設けた構成であってもよい。図２７（Ａ）はバックゲートに定電位を印加する構
成であり、しきい値電圧を制御することができる。また、図２７（Ｂ）はフロントゲート
と同じ電位がバックゲートに印加される構成であり、オン電流を増加させることができる
。なお、図２７（Ｃ）または図２７（Ｄ）に示すように、トランジスタ３１ａ、トランジ
スタ３１ｂおよびトランジスタ３２乃至トランジスタ３４にバックゲートを設ける構成で
あってもよい。
また、図２７（Ｅ）に示すように、一つの画素に含まれるトランジスタに対し、フロント
ゲートと同じ電位がバックゲートに印加される構成、バックゲートに定電位を印加する構
成を必要に応じて組み合わせた構成であってもよい。さらにバックゲートを設けない構成
を必要に応じて任意に組み合わせた構成としてもよい。なお、バックゲートに定電位を印
加する構成においては、例えば、図２７（Ｆ）に示すように、全てのバックゲートに同じ
電位を印加する構成とすることができる。
なお、図２７において、配線の一部を図示していない。
また、図１０および図１５に示すトランジスタ３６ａ、トランジスタ３６ｂ、トランジス
タ３７ａおよびトランジスタ３７ｂや、図１６（Ａ）、（Ｂ）に示すトランジスタ３１に
バックゲートを設けてもよい。該バックゲートには、各トランジスタのフロントゲートと
同じ電位を印加してもよいし、定電位を印加してもよい。
ＯＳトランジスタはＳｉトランジスタよりもオン電流が低いので、ＯＳトランジスタには
バックゲートを設けることが特に好ましい。例えば、トランジスタ３１ａ、トランジスタ
３１ｂおよびトランジスタ３２乃至トランジスタ３４にＯＳトランジスタが用いられてい
る場合、トランジスタ３１ａ、トランジスタ３１ｂおよびトランジスタ３２乃至トランジ
スタ３４にバックゲートを設けることが好ましい。また、例えばトランジスタ３１ａ、ト
ランジスタ３１ｂおよびトランジスタ３２にＯＳトランジスタが用いられている場合、ト
ランジスタ３１ａ、トランジスタ３１ｂおよびトランジスタ３２にバックゲートを設ける
ことが好ましい。
なお、図１、図１０、図１５、図１６（Ａ）、（Ｂ）、図２１乃至図２５および図２７に
示す構成は、それぞれ任意に組み合わせることができる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有
する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、ま
たは、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャ
ネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有し
ていてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々な
トランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイ
ン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン
、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、
有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、
または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチ
ャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有
していなくてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、本発明の一態様の撮像装置における、差分検出以外の用途について図
面を用いて説明する。
本発明の一態様の撮像装置は、画素の光感度を調整する目的で使用することもできる。本
発明の一態様の撮像装置が有する画素の光感度が高い場合、高照度下での撮像において、
撮像時の電荷蓄積量の限界によりダイナミックレンジが狭くなる場合がある。そこで、高
照度下での撮像では画素の光感度を低下させることにより、ダイナミックレンジを広げる
ことができる。
また、上記の方法では高照度下での撮像においても長時間露光で撮像することができる。
本実施の形態において、画素として図１に示す構成の画素１０を用いることができる。光
電変換素子２０ａと光電変換素子２０ｂうち、一方の光電変換素子は、他方の光電変換素
子より光感度の低いものを用いる。例えば、一方の光電変換素子は、他方の光電変換素子
より受光面積を小さくする。または、例えば一方の光電変換素子が有する光電変換層とし
て、他方の光電変換素子が有する光電変換層より量子効率が低い材料を用いる。
本実施の形態における画素１０の動作について、図２８（Ａ）、（Ｂ）に示すタイミング
チャートを用いて詳細な説明を行う。該タイミングチャートは、配線６１ａ（ＴＸａ）、
配線６１ｂ（ＴＸｂ）、配線６２（ＲＥＳ）、配線６４（ＳＥＬ）およびノードＦＤの電
位を示す。
なお、図２８（Ａ）に示すタイミングチャートに基づいて画素１０が動作する場合、光電
変換素子２０ｂは、光電変換素子２０ａより光感度の低いものを用いる。また、配線５１
ｂ（ＶＰＤｂ）、配線５２（ＶＲ）および配線５４（ＶＰＩ）の電位をＨレベル、配線５
１ａ（ＶＰＤａ）および配線５３（ＶＳＳ）の電位をＬレベルとする。
図２８（Ａ）では、時刻Ｔ０１乃至時刻Ｔ０５において１フレーム目の撮像データの取得
を行い、時刻Ｔ１１乃至時刻Ｔ１５において２フレーム目の撮像データの取得を行う。な
お、２フレーム目の撮像データの取得の際は、１フレーム目の撮像データの取得の際より
画素１０の光感度を低下させる。
まず、１フレーム目の撮像データの取得および読み出しについて説明する。時刻Ｔ０１に
おいて、配線６１ａ（ＴＸａ）および配線６２（ＲＥＳ）の電位をＨレベルとすることに
より、トランジスタ３１ａおよびトランジスタ３２をオンとする。また、配線６１ｂ（Ｔ
Ｘｂ）および配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジスタ３１ｂ
およびトランジスタ３４をオフとする。これにより、ノードＦＤの電位は配線５２（ＶＲ
）の電位ＶＲに設定される。
時刻Ｔ０２において、配線６２（ＲＥＳ）の電位をＬレベルとすることにより、トランジ
スタ３２をオフとする。これにより、ノードＦＤの電位が低下し始める。ノードＦＤの電
位は、画素１０に照射する光の照度が高いほど大きく低下する。
時刻Ｔ０３において、配線６１ａ（ＴＸａ）の電位をＬレベルとすることにより、トラン
ジスタ３１ａをオフとする。これにより、ノードＦＤの電位が保持される。以上の動作に
より１フレーム目の撮像データを取得する。
時刻Ｔ０４において、配線６４（ＳＥＬ）の電位をＨレベルとすることにより、トランジ
スタ３４をオンとする。これにより、ノードＦＤの電位に応じて配線５５（ＶＯＵＴ）か
ら信号が出力される。なお、該信号は時刻Ｔ０１乃至時刻Ｔ０３において取得した撮像デ
ータに対応する。なお、ノードＦＤの電位が低いほど、配線５５（ＶＯＵＴ）から出力さ
れる信号の電位は低くなる。すなわち、画素１０に照射する光の照度が高いほど、配線５
５（ＶＯＵＴ）から出力される信号の電位は低くなる。
時刻Ｔ０５において、配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジス
タ３４をオフとする。以上の動作により１フレーム目の撮像データが読み出され、外部機
器に出力される。
次に、２フレーム目の撮像データの取得および読み出しについて説明する。時刻Ｔ１１に
おいて、配線６１ａ（ＴＸａ）および配線６２（ＲＥＳ）の電位の他、配線６１ｂ（ＴＸ
ｂ）の電位もＨレベルとすることにより、トランジスタ３１ａ、トランジスタ３２および
トランジスタ３１ｂをオンとする。この際、ノードＦＤの電位は配線５２（ＶＲ）の電位
ＶＲに設定される。
時刻Ｔ１２において、配線６２（ＲＥＳ）の電位をＬレベルとすることにより、トランジ
スタ３２をオフとする。これにより、ノードＦＤの電位が低下し始める。
時刻Ｔ１３において、配線６１ａ（ＴＸａ）および配線６１ｂ（ＴＸｂ）の電位をＬレベ
ルとすることにより、トランジスタ３１ａおよびトランジスタ３１ｂをオフとする。これ
により、ノードＦＤの電位が保持される。以上の動作により２フレーム目の撮像データを
取得する。
ここで、時刻Ｔ１２乃至時刻Ｔ１３において、トランジスタ３１ｂがオン状態となってい
る。したがって、光電変換素子２０ａによるノードＦＤの電位低下が、光電変換素子２０
ｂにより軽減される。つまり、時刻Ｔ０２乃至時刻Ｔ０３の間隔と、時刻Ｔ１２乃至時刻
Ｔ１３の間隔がいずれもＴで等しく、さらに画素１０に照射する光の照度も等しい場合、
時刻Ｔ１３におけるノードＦＤの電位は、時刻Ｔ０３におけるノードＦＤの電位より高く
なる。したがって、画素１０のダイナミックレンジを広げることができる。
時刻Ｔ１４において、配線６４（ＳＥＬ）の電位をＨレベルとすることにより、トランジ
スタ３４をオンとする。これにより、ノードＦＤの電位に応じて配線５５（ＶＯＵＴ）か
ら信号が出力される。なお、該信号は時刻Ｔ１１乃至時刻Ｔ１３において取得した撮像デ
ータに対応する。
時刻Ｔ１５において、配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジス
タ３４をオフとする。以上の動作により２フレーム目の撮像データが読み出される。なお
、ノードＦＤの電位が高いほど、配線５５（ＶＯＵＴ）から出力される信号の電位は高く
なる。したがって、時刻Ｔ１４乃至時刻Ｔ１５において配線５５（ＶＯＵＴ）から出力さ
れる信号の電位は、時刻Ｔ０４乃至時刻Ｔ０５において配線５５（ＶＯＵＴ）から出力さ
れる信号の電位より高くなる。
なお、本明細書において、１フレーム目の撮像データの取得のように、光感度が高い方の
光電変換素子のみを用いて撮像を行うモードを通常感度モードと呼ぶ場合がある。また、
２フレーム目の撮像データの取得のように、両方の光電変換素子を用いて撮像を行うモー
ドを低感度モードと呼ぶ場合がある。
なお、光感度が低い方の光電変換素子である光電変換素子２０ｂのみを用いて撮像を行う
こともできる。この場合、配線５２（ＶＲ）の電位をＬレベル、配線５３（ＶＳＳ）の電
位をＨレベルとする。
本実施の形態において、図１に示す画素１０は、光電変換素子２０ｂの光感度が光電変換
素子２０ａの光感度より高い場合であっても動作することができる。この場合の画素１０
の動作を図２８（Ｂ）に示すタイミングチャートを用いて説明する。
なお、図２８（Ｂ）に示すタイミングチャートにより画素１０を動作させる場合、配線５
１ｂ（ＶＰＤｂ）、配線５３（ＶＳＳ）および配線５４（ＶＰＩ）の電位をＨレベル、配
線５１ａ（ＶＰＤａ）および配線５２（ＶＲ）の電位をＬレベルとする。
図２８（Ｂ）では、時刻Ｔ０１乃至時刻Ｔ０５において１フレーム目の撮像データの取得
を行い、時刻Ｔ１１乃至時刻Ｔ１５において２フレーム目の撮像データの取得を行う。な
お、２フレーム目の撮像データの取得では、１フレーム目の撮像データの取得より画素１
０の光感度を低下させる。
まず、１フレーム目の撮像データの取得および読み出しについて説明する。時刻Ｔ０１に
おいて、配線６１ｂ（ＴＸｂ）および配線６２（ＲＥＳ）の電位をＨレベルとすることに
より、トランジスタ３１ｂおよびトランジスタ３２をオンとする。また、配線６１ａ（Ｔ
Ｘａ）および配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジスタ３１ａ
およびトランジスタ３４をオフとする。これにより、ノードＦＤの電位は配線５２（ＶＲ
）の電位ＶＲに設定される。
時刻Ｔ０２において、配線６２（ＲＥＳ）の電位をＬレベルとすることにより、トランジ
スタ３２をオフとする。これにより、ノードＦＤの電位が上昇し始める。ノードＦＤの電
位は、画素１０に照射する光の照度が高いほど大きく上昇する。
時刻Ｔ０３において、配線６１ｂ（ＴＸｂ）の電位をＬレベルとすることにより、トラン
ジスタ３１ｂをオフとする。これにより、ノードＦＤの電位が保持される。以上の動作に
より１フレーム目の撮像データを取得する。
時刻Ｔ０４において、配線６４（ＳＥＬ）の電位をＨレベルとすることにより、トランジ
スタ３４をオンとする。これにより、ノードＦＤの電位に応じて配線５５（ＶＯＵＴ）か
ら信号が出力される。なお、該信号は時刻Ｔ０１乃至時刻Ｔ０３において取得した撮像デ
ータに対応する。なお、ノードＦＤの電位が高いほど、配線５５（ＶＯＵＴ）から出力さ
れる信号の電位は高くなる。すなわち、画素１０に照射する光の照度が高いほど、配線５
５（ＶＯＵＴ）から出力される信号の電位は高くなる。
時刻Ｔ０５において、配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジス
タ３４をオフとする。以上の動作により１フレーム目の撮像データが読み出され、外部機
器に出力される。
次に、２フレーム目の撮像データの取得および読み出しについて説明する。時刻Ｔ１１乃
至時刻Ｔ１５における配線６１（ＴＸａ）、配線６１ｂ（ＴＸｂ）、配線６２（ＲＥＳ）
および配線６４（ＳＥＬ）の電位は、図２８（Ａ）に示すタイミングチャートの時刻Ｔ１
１乃至時刻Ｔ１５と同様である。
図２８（Ｂ）に示す時刻Ｔ１２乃至時刻Ｔ１３において、トランジスタ３１ａがオン状態
となっている。したがって、光電変換素子２０ｂによるノードＦＤの電位上昇が、光電変
換素子２０ａにより軽減される。つまり、時刻Ｔ０２乃至時刻Ｔ０３の間隔と、時刻Ｔ１
２乃至時刻Ｔ１３の間隔がいずれもＴで等しく、さらに画素１０に照射する光の照度も等
しい場合、時刻Ｔ１３におけるノードＦＤの電位は、時刻Ｔ０３におけるノードＦＤの電
位より低くなる。したがって、画素１０のダイナミックレンジを広げることができる。
なお、ノードＦＤの電位が低いほど、配線５５（ＶＯＵＴ）から出力される信号の電位は
低くなるので、時刻Ｔ１４乃至時刻Ｔ１５において配線５５（ＶＯＵＴ）から出力される
信号の電位は、時刻Ｔ０４乃至時刻Ｔ０５において配線５５（ＶＯＵＴ）から出力される
信号の電位より低くなる。
なお、光感度が低い方の光電変換素子である光電変換素子２０ａのみを用いて撮像を行う
こともできる。この場合、配線５２（ＶＲ）の電位をＨレベル、配線５３（ＶＳＳ）の電
位をＬレベルとする。
なお、本実施の形態において、画素１０が図２８（Ｂ）に示すタイミングチャートに基づ
いて動作する場合、図２９（Ａ）に示すように、配線６１ａ（ＴＸａ）と、トランジスタ
３１ａのソースまたはドレインの他方と、を電気的に接続することができる。このような
構成とすることにより、ノードＦＤの電位が低い場合はトランジスタ３１ａをオフとし、
ノードＦＤの電位が高い場合はトランジスタ３１ａをオンとすることができる。つまり、
画素１０に照射される光の照度が低い場合はトランジスタ３１ａがオフとなり、通常感度
モードにより動作する。一方、画素１０に照射される光の照度が高い場合はトランジスタ
３１ａがオンとなり、低感度モードにより動作する。以上により、配線６１ａ（ＴＸａ）
の電位を手動で制御しなくとも、画素１０に照射される光の照度に応じて自動的に画素１
０の光感度を調整することができる。
また、画素１０が図２９（Ａ）に示す構成の場合、ダイオード接続されたトランジスタ３
１ａのしきい値電圧を調整することにより、通常感度モードと、低感度モードとの境界と
なる光の照度を調整することができる。例えば、トランジスタ３１ａのしきい値電圧を高
くした場合、通常感度モードと、低感度モードとが切り替わる光の照度が高くなる。
図２９（Ｂ）は、図２９（Ａ）に示す構成の画素１０の変形例である。図２９（Ｂ）は、
トランジスタ３８を有する点で図２９（Ａ）と異なる。トランジスタ３８のソースまたは
ドレインの一方は、配線６１ａ（ＴＸａ）と電気的に接続されている。また、トランジス
タ３８のソースまたはドレインの他方は、トランジスタ３１ａのソースまたはドレインの
他方と電気的に接続されている。また、トランジスタ３８のゲートは、配線６８（ＳＷ２
）と電気的に接続されている。
トランジスタ３８は、ＯＳトランジスタとすることが好ましいが、Ｓｉトランジスタとし
てもよい。また、トランジスタ３８にはバックゲートを設けることが好ましいが、バック
ゲートを設けなくてもよい。
なお、図２９（Ｂ）において、トランジスタ３８はｎ－ｃｈ型としているが、ｐ－ｃｈ型
としてもよい。
トランジスタ３８をオンとした場合、画素１０が図２９（Ａ）に示す構成である場合と同
様に、配線６１ａ（ＴＸａ）の電位を画素１０に照射される光の照度に応じて制御するこ
とができる。つまり、画素１０に照射される光の照度に応じて自動的に画素１０の光感度
を調整することができる。一方、トランジスタ３８をオフとした場合、画素１０が図１に
示す構成である場合と同様に、配線６１ａ（ＴＸａ）の電位を手動で制御できる。この場
合、通常感度モードと、低感度モードとを自由に切り替えることができる。
以上より、画素１０を図２９（Ｂ）に示す構成とすることにより、配線６１ａ（ＴＸａ）
の電位を自動的に制御するか、手動で制御するかを選択することができる。
なお、画素１０が図２８（Ａ）に示すタイミングチャートに基づいて動作する場合は、ト
ランジスタ３１ｂがｐ－ｃｈ型であれば、配線６１ｂ（ＴＸｂ）と、トランジスタ３１ｂ
のソースまたはドレインの他方とを電気的に接続することができる。このような構成とす
ることにより、配線６１ｂ（ＴＸｂ）の電位を手動で制御しなくとも、画素１０に照射さ
れる光の照度に応じて自動的に画素１０の光感度を調整することができる。また、ダイオ
ード接続されたトランジスタ３１ｂのしきい値電圧を調整することにより、通常感度モー
ドと、低感度モードとの境界となる光の照度を調整することができる。
また、トランジスタ３１ｂがｐ－ｃｈ型の場合、図１に示す画素１０について、トランジ
スタ３８を設け、トランジスタ３８のソースまたはドレインの一方を配線６１ｂと電気的
に接続し、トランジスタ３８のソースまたはドレインの他方をトランジスタ３１ｂのソー
スまたはドレインの他方と電気的に接続した構成とすることもできる。このような構成と
することにより、配線６１ｂ（ＴＸｂ）の電位を自動的に制御するか、手動で制御するか
を選択することができる。
なお、図２９（Ａ）、（Ｂ）に示す構成は、図１、図１０、図１５、図１６（Ａ）、（Ｂ
）、図２１乃至図２５および図２７に示す構成とそれぞれ任意に組み合わせることができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、本発明の一態様の撮像装置の具体的な構成例について、図面を用いて
説明する。
図３０（Ａ）は、本発明の一態様の撮像装置の断面図の一例であり、図１に示す画素１０
における光電変換素子２０ａ、光電変換素子２０ｂ、トランジスタ３１ａおよびトランジ
スタ３１ｂの具体的な接続形態の一例を示している。なお、図３０（Ａ）にはトランジス
タ３２乃至トランジスタ３４は図示されていない。当該撮像装置は、トランジスタ３１ａ
、トランジスタ３１ｂおよびトランジスタ３２乃至トランジスタ３４が設けられる層１１
００と、光電変換素子２０ａおよび光電変換素子２０ｂと、が設けられる層１２００を有
する。
なお、本実施の形態で説明する断面図において、各配線、各電極および各導電体９１を個
別の要素として図示しているが、それらが電気的に接続している場合においては、同一の
要素として設けられる場合もある。また、トランジスタのゲート、ソース、またはドレイ
ンが導電体９１を介して各配線と接続される形態は一例であり、トランジスタのゲート、
ソース、またはドレインのそれぞれが配線としての機能を有する場合もある。
また、各要素上には保護膜、層間絶縁層または平坦化膜としての機能を有する絶縁層９２
および絶縁層９３等が設けられる。例えば、絶縁層９２および絶縁層９３等は、酸化シリ
コン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル
樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層９２および絶縁層９
３等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
なお、図面に示される配線等の一部が設けられない場合や、図面に示されない配線等やト
ランジスタ等が各層に含まれる場合もある。また、図面に示されない層が当該積層構造に
含まれる場合もある。また、図面に示される層の一部が含まれない場合もある。
なお、図３０（Ａ）において、各トランジスタはバックゲートを有する形態を例示してい
るが、図３０（Ｂ）に示すように、バックゲートを有さない形態であってもよい。当該バ
ックゲートは、対向して設けられるトランジスタのフロントゲートと電気的に接続する場
合がある。または、当該バックゲートにフロントゲートとは異なる固定電位が供給される
場合がある。なお、当該バックゲートの有無に関する形態は、本実施の形態で説明する他
の撮像装置の形態にも適用することができる。
層１２００に設けられる光電変換素子２０ａおよび光電変換素子２０ｂは、様々な形態の
素子を用いることができる。図３０（Ａ）では、セレン系材料を光電変換層２１に用いた
形態を図示している。セレン系材料を用いた光電変換素子２０ａおよび光電変換素子２０
ｂは、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバラ
ンシェ現象により入射される光量に対する電子の増幅が大きい高感度のセンサとすること
ができる。また、セレン系材料は光吸収係数が高いため、光電変換層２１を薄くしやすい
利点を有する。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレ
ンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができる。なお、
結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低
減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感
度や光吸収係数が高い特性を有する。
また、光電変換層２１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であって
もよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であ
ってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ現象が利用
できる光電変換素子を形成することができる。
セレン系材料を用いた光電変換素子２０ａおよび光電変換素子２０ｂは、例えば、金属材
料などで形成された電極２６と透光性導電層２２との間に光電変換層２１を有する構成と
することができる。また、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するた
めにｎ型半導体の硫化カドミウムや硫化亜鉛等を接して設けてもよい。
アバランシェ現象を発生させるためには、光電変換素子に比較的高い電圧（例えば、１０
Ｖ以上）を印加することが好ましい。ＯＳトランジスタは、Ｓｉトランジスタよりもドレ
イン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易
である。したがって、ドレイン耐圧の高いＯＳトランジスタと、セレン系材料を光電変換
層とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とす
ることができる。
なお、図３０（Ａ）では、透光性導電層２２と、配線９４との間に配線９５および導電体
９１を介する構成を図示しているが、図３０（Ｃ）に示すように透光性導電層２２と配線
９４が直接接する形態としてもよい。
また、電極２６および配線９４等は多層としてもよい。例えば、図３１（Ａ）に示すよう
に、電極２６を導電層２６ａおよび導電層２６ｂの二層とし、配線９４を導電層９４ａお
よび導電層９４ｂの二層とすることができる。図３１（Ａ）の構成においては、例えば、
導電層２６ａおよび導電層９４ａを低抵抗の金属等を選択して形成し、導電層２６ｂを光
電変換層２１とコンタクト特性の良い金属等を選択して形成するとよい。このような構成
とすることで、光電変換素子の電気特性を向上させることができる。また、一部の金属は
透光性導電層２２と接触することにより電蝕を起こすことがある。そのような金属を導電
層９４ａに用いた場合でも導電層９４ｂを介することによって電蝕を防止することができ
る。
導電層２６ａおよび導電層９４ａには、例えば、アルミニウム、チタン、またはアルミニ
ウムをチタンで挟むような積層を用いることができる。また、導電層２６ｂおよび導電層
９４ｂには、例えば、モリブデンやタングステンなどを用いることができる。
また、絶縁層９２等が多層である構成であってもよい。例えば、図３１（Ｂ）に示すよう
に、絶縁層９２が絶縁層９２ａおよび絶縁層９２ｂを有し、かつ絶縁層９２ａと絶縁層９
２ｂとのエッチングレート等が異なる場合は、導電体９１は段差を有するようになる。層
間絶縁層や平坦化膜に用いられるその他の絶縁層が多層である場合も同様に導電体９１は
段差を有するようになる。なお、ここでは絶縁層９２が２層である例を示したが、絶縁層
９２およびその他の絶縁層は３層以上の構成であってもよい。
また、光電変換素子２０ａおよび光電変換素子２０ｂには、非晶質シリコン膜や微結晶シ
リコン膜などを用いたｐｉｎ型ダイオード素子などを用いてもよい。
例えば、図３２は光電変換素子２０ａおよび光電変換素子２０ｂにｐｉｎ型の薄膜フォト
ダイオードを用いた例である。当該フォトダイオードは、ｐ型の半導体層２５、ｉ型の半
導体層２４、およびｎ型の半導体層２３が順に積層された構成を有している。ｉ型の半導
体層２４には非晶質シリコンを用いることが好ましい。また、ｎ型の半導体層２３および
ｐ型の半導体層２５には、それぞれの導電型を付与するドーパントを含む非晶質シリコン
または微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフ
ォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
図３２に示す光電変換素子２０ａおよび光電変換素子２０ｂでは、ｐ型の半導体層２５と
電極２６が電気的に接続されている。また、ｎ型の半導体層２３は、導電体９１および配
線９５を介して配線９４と電気的に接続されている。
また、ｐｉｎ型の薄膜フォトダイオードの形態を有する光電変換素子２０ａおよび光電変
換素子２０ｂの構成、ならびに光電変換素子２０ａおよび光電変換素子２０ｂと、配線と
の接続形態は、図３３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す例であっ
てもよい。なお、光電変換素子２０ａおよび光電変換素子２０ｂの構成、ならびに光電変
換素子２０ａおよび光電変換素子２０ｂと、配線との接続形態はこれらに限定されず、他
の形態であってもよい。
図３３（Ａ）は、光電変換素子２０ａおよび光電変換素子２０ｂのｎ型の半導体層２３と
接する透光性導電層２２を設けた構成である。透光性導電層２２は電極として作用し、光
電変換素子２０ａおよび光電変換素子２０ｂの出力電流を高めることができる。
透光性導電層２２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化
物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含
む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン
等を用いることができる。また、透光性導電層２２は単層に限らず、異なる膜の積層であ
ってもよい。
図３３（Ｂ）は、光電変換素子２０ａおよび光電変換素子２０ｂのｎ型の半導体層２３と
配線９５が直接接続された構成である。
図３３（Ｃ）は、光電変換素子２０ａおよび光電変換素子２０ｂのｎ型の半導体層２３と
接する透光性導電層２２が設けられ、配線９５と透光性導電層２２が電気的に接続されて
いる構成である。
図３３（Ｄ）は、光電変換素子２０ａおよび光電変換素子２０ｂを覆う絶縁層にｎ型の半
導体層２３が露出する開口部が設けられ、当該開口部を覆う透光性導電層２２と配線９５
が電気的に接続されている構成である。
図３３（Ｅ）は、光電変換素子２０ａおよび光電変換素子２０ｂを貫通する導電体９１が
設けられた構成である。当該構成では、配線９４は導電体９１を介してｎ型の半導体層２
３と電気的に接続されている。なお、図面上では、配線９４と電極２６とは、ｐ型の半導
体層２５を介して見かけ上導通してしまう形態を示している。しかしながら、ｐ型の半導
体層２５の横方向の電気抵抗が高いため、配線９４と電極２６との間に適切な間隔を設け
れば、両者間は極めて高抵抗となる。したがって、光電変換素子２０ａおよび光電変換素
子２０ｂは、アノードとカソードが短絡することなく、ダイオード特性を有する。なお、
ｎ型の半導体層２３と電気的に接続されている導電体９１は複数であってもよい。
図３３（Ｆ）は、図３３（Ｅ）の光電変換素子２０ａおよび光電変換素子２０ｂに対して
、ｎ型の半導体層２３と接する透光性導電層２２を設けた構成である。
なお、図３３（Ｄ）、図３３（Ｅ）、および図３３（Ｆ）に示す光電変換素子２０ａおよ
び光電変換素子２０ｂでは、受光領域と配線等が重ならないため、広い受光面積を確保で
きる利点を有する。
また、光電変換素子２０ａおよび光電変換素子２０ｂには、図３４に示すように、シリコ
ン基板１００を光電変換層としたフォトダイオードを用いることもできる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子２０ａおよび
光電変換素子２０ｂは、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半
導体作製工程を用いて作製するこができる。したがって、本発明の一態様の撮像装置は、
歩留りが高く、低コストで作製することができる。一方で、シリコン基板１００を光電変
換層としたフォトダイオードを形成する場合は、研磨工程や貼り合わせ工程などの難度の
高い工程が必要となる。
また、本発明の一態様の撮像装置は、回路が形成されたシリコン基板１０６を含んだ多層
構造としてもよい。例えば、図３５（Ａ）に示すようにシリコン基板１０６に活性領域を
有するトランジスタ１０１およびトランジスタ１０２を有する層１４００が画素回路と重
なる構成とすることができる。なお、図３５（Ｂ）はトランジスタのチャネル幅方向の断
面図に相当する。
シリコン基板１０６に形成された回路は、画素回路が出力する信号を読み出す機能や当該
信号を変換する処理などを行う機能を有することができ、例えば、図３５（Ｃ）に示す回
路図のようなＣＭＯＳインバータを含む構成とすることができる。トランジスタ１０１（
ｎ－ｃｈ型）のゲートとトランジスタ１０２（ｐ－ｃｈ型）のゲートは互いに電気的に接
続されている。また、一方のトランジスタのソースまたはドレインの一方は、他方のトラ
ンジスタのソースまたはドレインの一方と電気的に接続されている。また、両方のトラン
ジスタのソースまたはドレインの他方はそれぞれ別の配線に電気的に接続されている。
また、図３４に示すシリコン基板１００および図３５（Ａ）に示すシリコン基板１０６は
バルクのシリコン基板に限らず、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、
ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体
を材料とする基板を用いることもできる。
ここで、図３４および図３５（Ａ）に示すように、酸化物半導体を有するトランジスタが
形成される領域と、Ｓｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオード）が形
成される領域との間には絶縁層９６が設けられる。
トランジスタ１０１およびトランジスタ１０２の活性領域近傍に設けられる絶縁層中の水
素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ１
０１およびトランジスタ１０２の信頼性を向上させる効果がある。一方、トランジスタ３
１ａ等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導
体層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ３１
ａ等の信頼性を低下させる要因となる場合がある。したがって、Ｓｉトランジスタを有す
る一方の層と、ＯＳトランジスタを有する他方の層を積層する場合、これらの間に水素の
拡散を防止する機能を有する絶縁層９６を設けることが好ましい。絶縁層９６により、一
方の層に水素を閉じ込めることでトランジスタ１０１およびトランジスタ１０２の信頼性
が向上することができる。また、一方の層から他方の層への水素の拡散が抑制されること
でＯＳトランジスタであるトランジスタ３１ａ等の信頼性も向上させることができる。
絶縁層９６としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ：Ｙｔｔｒｉａ－Ｓｔａｂｉｌｉ
ｚｅｄ Ｚｉｒｃｏｎｉａ）等を用いることができる。
なお、図３５（Ａ）に示すような構成では、シリコン基板１０６に形成される回路（例え
ば、駆動回路）と、トランジスタ３１ａ等と、光電変換素子２０ａ等とを重なるように形
成することができるため、画素の集積度を高めることができる。すなわち、撮像装置の解
像度を高めることができる。例えば、画素数が４Ｋ２Ｋ、８Ｋ４Ｋまたは１６Ｋ８Ｋなど
の撮像装置に用いることが適する。なお、８Ｋ４Ｋの撮像装置は約３千３百万個の画素を
有するため、３３Ｍと呼ぶこともできる。また、例えば画素１０が有するトランジスタ３
３およびトランジスタ３４をＳｉトランジスタで形成し、トランジスタ３１ａ、トランジ
スタ３１ｂ、トランジスタ３２、光電変換素子２０ａおよび光電変換素子２０ｂと、トラ
ンジスタ３３およびトランジスタ３４と、が重なる領域を有する構成とすることもできる
。この場合、トランジスタ３１ａ、トランジスタ３１ｂおよびトランジスタ３２はＯＳト
ランジスタで形成する。
また、図３５（Ａ）に示す撮像装置は、シリコン基板１０６には光電変換素子２０ａおよ
び光電変換素子２０ｂを設けない構成である。したがって、各種トランジスタや配線など
の影響を受けずに光電変換素子２０ａおよび光電変換素子２０ｂに対する光路を確保する
ことができ、高開口率の画素を形成することができる。
なお、図３５（Ａ）、（Ｂ）において、Ｓｉトランジスタはフィン型の構成を例示してい
るが、図３６（Ａ）に示すようにプレーナー型であってもよい。または、図３６（Ｂ）に
示すように、シリコン薄膜の活性層１０５を有するトランジスタであってもよい。また、
活性層１０５は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ
）の単結晶シリコンとすることができる。
また、本発明の一態様の撮像装置は、図３７に示す構成とすることができる。
図３７に示す撮像装置は、図３５（Ａ）に示す撮像装置の変形例であり、ＯＳトランジス
タおよびＳｉトランジスタでＣＭＯＳインバータを構成する例を図示している。
ここで、層１４００に設けるＳｉトランジスタであるトランジスタ１０２はｐ－ｃｈ型と
し、層１１００に設けるＯＳトランジスタであるトランジスタ１０１はｎ－ｃｈ型とする
。ｐ－ｃｈ型トランジスタのみをシリコン基板１０６に設けることで、ウェル形成やｎ型
不純物層形成などの工程を省くことができる。
なお、図３７に示す撮像装置は、光電変換素子２０ａおよび光電変換素子２０ｂにセレン
等を用いた例を示したが、図３２と同様にｐｉｎ型の薄膜フォトダイオードを用いた構成
としてもよい。
図３７に示す撮像装置において、トランジスタ１０１は、層１１００に形成するトランジ
スタ３１ａ、トランジスタ３１ｂおよびトランジスタ３２と同一の工程で作製することが
できる。したがって、撮像装置の製造工程を簡略化することができる。
また、本発明の一態様の撮像装置は、図３８に示すように、シリコン基板１００に形成さ
れたフォトダイオードおよびその上に形成されたＯＳトランジスタで構成された画素を有
する構成と、回路が形成されたシリコン基板１０６とを貼り合わせた構成としてもよい。
このような構成とすることで、シリコン基板１００に形成するフォトダイオードの実効的
な面積を向上することが容易になる。また、シリコン基板１０６に形成する回路を微細化
したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができる
。
図３９（Ａ）は、撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当
該断面図は、３画素分の画素回路を有する領域の一部を示している。光電変換素子２０ａ
および光電変換素子２０ｂが形成される層１２００上には、絶縁層２５００が形成される
。絶縁層２５００は可視光に対して透光性の高い酸化シリコン膜などを用いることができ
る。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また
、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。
絶縁層２５００上には、遮光層２５１０が形成されてもよい。遮光層２５１０は、上部の
カラーフィルタを通る光の混色を防止する機能を有する。遮光層２５１０には、アルミニ
ウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体
膜を積層する構成とすることができる。
絶縁層２５００および遮光層２５１０上には平坦化膜として樹脂層２５２０を設ける構成
とすることができる。また、画素別にカラーフィルタ２５３０（カラーフィルタ２５３０
ａ、カラーフィルタ２５３０ｂ、カラーフィルタ２５３０ｃ）が形成される。例えば、カ
ラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃに
、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を
割り当てることにより、カラー画像を得ることができる。
カラーフィルタ２５３０上には、透光性を有する絶縁層２５６０などを設けることができ
る。
また、図３９（Ｂ）に示すように、カラーフィルタ２５３０の代わりに光学変換層２５５
０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られ
る撮像装置とすることができる。
例えば、光学変換層２５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線
撮像装置とすることができる。また、光学変換層２５５０に近赤外線の波長以下の光を遮
るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層２５５０
に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる
。
また、光学変換層２５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子２０ａ
および光電変換素子２０ｂで検知することにより撮像データを取得する。また、放射線検
出器などに当該構成の撮像装置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質、または当該物質を含む材料からなる。例えば、Ｇｄ２Ｏ
２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、Ｃ
ｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを
樹脂やセラミクスに分散させたものが知られている。
なお、セレン系材料を用いた光電変換素子２０ａおよび光電変換素子２０ｂにおいては、
Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成
とすることもできる。
図３９（Ｃ）に示すように、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよ
びカラーフィルタ２５３０ｃ上には、マイクロレンズアレイ２５４０を設けてもよい。マ
イクロレンズアレイ２５４０が有する個々のレンズを通る光が直下のカラーフィルタを通
り、光電変換素子２０ａおよび光電変換素子２０ｂに照射されるようになる。なお、図３
９（Ａ）、（Ｂ）、（Ｃ）に示す層１２００以外の領域を層１６００とする。
なお、図３９において、光電変換素子２０ｂは図示していない。
図３９（Ｃ）に示す撮像装置の具体的な構成は、図３０（Ａ）に示す撮像装置を例にする
と、図４０に示すようになる。また、図３４に示す撮像装置を例にすると、図４１に示す
ようになる。
また、本発明の一態様の撮像装置は、図４２および図４３に示すように回折格子１５００
と組み合わせてもよい。回折格子１５００を介した被写体の像（回折画像）を画素に取り
込み、画素における撮像画像から演算処理により入力画像（被写体の像）を構成すること
ができる。また、レンズの替わりに回折格子１５００を用いることで撮像装置のコストを
下げることができる。
回折格子１５００は、透光性を有する材料で形成することができる。例えば、酸化シリコ
ン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹
脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。または、上記無機絶縁膜と有
機絶縁膜との積層であってもよい。
また、回折格子１５００は、感光性樹脂などを用いたリソグラフィ工程で形成することが
できる。また、リソグラフィ工程とエッチング工程とを用いて形成することもできる。ま
た、ナノインプリントリソグラフィやレーザスクライブなどを用いて形成することもでき
る。
なお、回折格子１５００とマイクロレンズアレイ２５４０との間に間隔Ｘを設けてもよい
。間隔Ｘは、１ｍｍ以下、好ましくは１００μｍ以下とすることができる。なお、当該間
隔は空間でもよいし、透光性を有する材料を封止層または接着層として設けてもよい。例
えば、窒素や希ガスなどの不活性ガスを当該間隔に封じ込めることができる。または、ア
クリル樹脂、エポキシ樹脂またはポリイミド樹脂などを当該間隔に設けてもよい。または
シリコーンオイルなどの液体を設けてもよい。なお、マイクロレンズアレイ２５４０を設
けない場合においても、カラーフィルタ２５３０と回折格子１５００との間に間隔Ｘを設
けてもよい。
また、本発明の一態様における撮像装置は、図４４（Ａ１）および図４４（Ｂ１）に示す
ように湾曲させてもよい。図４４（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１－Ｘ２の
方向に湾曲させた状態を示している。図４４（Ａ２）は、図４４（Ａ１）中の二点鎖線Ｘ
１－Ｘ２で示した部位の断面図である。図４４（Ａ３）は、図４４（Ａ１）中の二点鎖線
Ｙ１－Ｙ２で示した部位の断面図である。
図４４（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３－Ｘ４の方向に湾曲させ、かつ、同
図中の二点鎖線Ｙ３－Ｙ４の方向に湾曲させた状態を示している。図４４（Ｂ２）は、図
４４（Ｂ１）中の二点鎖線Ｘ３－Ｘ４で示した部位の断面図である。図４４（Ｂ３）は、
図４４（Ｂ１）中の二点鎖線Ｙ３－Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮
像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、
収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた半導体装置などの小型
化や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事がで
きる。
なお、図１０、図１５、図１６（Ａ）、（Ｂ）および図２９（Ａ）、（Ｂ）に示す構成の
画素１０を含め、本明細書に記載したすべての構成の画素１０について本実施の形態の記
載内容を適用することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジ
スタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。
図４５（Ａ）は本発明の一態様のトランジスタ４０１の上面図である。また、図４５（Ａ
）に示す一点鎖線Ｂ１－Ｂ２方向の断面が図４５（Ｂ）に相当する。また、図４５（Ａ）
に示す一点鎖線Ｂ３－Ｂ４方向の断面が図４７（Ａ）に相当する。なお、一点鎖線Ｂ１－
Ｂ２方向をチャネル長方向、一点鎖線Ｂ３－Ｂ４方向をチャネル幅方向と呼称する場合が
ある。
トランジスタ４０１は、基板４１５と、絶縁層４２０と、酸化物半導体層４３０と、導電
層４４０と、導電層４５０と、絶縁層４６０と、導電層４７０と、絶縁層４７５と、絶縁
層４８０と、を有する。
絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層４２０と接し、導電層
４４０および導電層４５０は絶縁層４２０および酸化物半導体層４３０と接し、絶縁層４
６０は絶縁層４２０、酸化物半導体層４３０、導電層４４０および導電層４５０と接し、
導電層４７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、導電層４４０、導電
層４５０および導電層４７０と接し、絶縁層４８０は絶縁層４７５と接する。
ここで、酸化物半導体層４３０における、導電層４４０と接する領域を領域５３１、導電
層４５０と接する領域を領域５３２、絶縁層４６０と接する領域を領域５３３とする。
また、導電層４４０および導電層４５０は酸化物半導体層４３０と電気的に接続されてい
る。
導電層４４０はソースまたはドレインの一方、導電層４５０はソースまたはドレインの他
方、絶縁層４６０はゲート絶縁層、導電層４７０はゲートとしての機能を有する。
また、図４５（Ｂ）に示す領域５３１はソース領域またはドレイン領域の一方、領域５３
２はソース領域またはドレイン領域の他方、領域５３３はチャネル形成領域としての機能
を有する。
また、導電層４４０および導電層４５０は単層で形成される例を図示しているが、二層以
上の積層であってもよい。さらに、導電層４７０は、導電層４７１および導電層４７２の
二層で形成される例を図示しているが、一層または三層以上の積層であってもよい。当該
構成は本実施の形態で説明する他のトランジスタにも適用できる。
なお、必要に応じて絶縁層４８０に平坦化膜としての機能を付加してもよい。
また、本発明の一態様のトランジスタは、図４５（Ｃ）、（Ｄ）に示す構成であってもよ
い。図４５（Ｃ）はトランジスタ４０２の上面図である。また、図４５（Ｃ）に示す一点
鎖線Ｃ１－Ｃ２方向の断面が図４５（Ｄ）に相当する。また、図４５（Ｃ）に示す一点鎖
線Ｃ３－Ｃ４方向の断面は、図４７（Ｂ）に相当する。なお、一点鎖線Ｃ１－Ｃ２方向を
チャネル長方向、一点鎖線Ｃ３－Ｃ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０２は、絶縁層４６０の端部と導電層４７０の端部を一致させない点が、
トランジスタ４０１と異なる。トランジスタ４０２の構造は、導電層４４０および導電層
４５０が絶縁層４６０で広く覆われているため、導電層４４０および導電層４５０と、導
電層４７０の間の電気抵抗が高く、ゲートリーク電流の少ない特徴を有している。
トランジスタ４０１およびトランジスタ４０２は、導電層４７０と導電層４４０および導
電層４５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の
幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当
該構成では、酸化物半導体層４３０にオフセット領域が形成されないため、オン電流の高
いトランジスタを形成しやすい。
また、本発明の一態様のトランジスタは、図４５（Ｅ）、（Ｆ）に示す構成であってもよ
い。図４５（Ｅ）はトランジスタ４０３の上面図である。また、図４５（Ｅ）に示す一点
鎖線Ｄ１－Ｄ２方向の断面が図４５（Ｆ）に相当する。また、図４５（Ｅ）に示す一点鎖
線Ｄ３－Ｄ４方向の断面は、図４７（Ａ）に相当する。なお、一点鎖線Ｄ１－Ｄ２方向を
チャネル長方向、一点鎖線Ｄ３－Ｄ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０３の絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層
４２０と接し、絶縁層４６０は絶縁層４２０および酸化物半導体層４３０と接し、導電層
４７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、酸化物半導体層４３０およ
び導電層４７０と接し、絶縁層４８０は絶縁層４７５と接し、導電層４４０および導電層
４５０は酸化物半導体層４３０および絶縁層４８０と接する。
絶縁層４７５および絶縁層４８０に開口部が設けられ、当該開口部を通じて導電層４４０
および導電層４５０が酸化物半導体層４３０と電気的に接続されている。
なお、必要に応じて導電層４４０、導電層４５０および絶縁層４８０に接する絶縁層（平
坦化膜）などを有していてもよい。
また、酸化物半導体層４３０において、絶縁層４７５と接し、領域５３１と領域５３３に
挟まれた領域を領域５３４とする。また、絶縁層４７５と接し、領域５３２と領域５３３
に挟まれた領域を領域５３５とする。
また、本発明の一態様のトランジスタは、図４６（Ａ）、（Ｂ）に示す構成であってもよ
い。図４６（Ａ）はトランジスタ４０４の上面図である。また、図４６（Ａ）に示す一点
鎖線Ｅ１－Ｅ２方向の断面が図４６（Ｂ）に相当する。また、図４６（Ａ）に示す一点鎖
線Ｅ３－Ｅ４方向の断面は、図４７（Ａ）に相当する。なお、一点鎖線Ｅ１－Ｅ２方向を
チャネル長方向、一点鎖線Ｅ３－Ｅ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０４の絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層
４２０と接し、導電層４４０および導電層４５０は絶縁層４２０および酸化物半導体層４
３０と接し、絶縁層４６０は絶縁層４２０および酸化物半導体層４３０と接し、導電層４
７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、酸化物半導体層４３０、導電
層４４０、導電層４５０および導電層４７０と接し、絶縁層４８０は絶縁層４７５と接す
る。
トランジスタ４０４は、導電層４４０および導電層４５０が酸化物半導体層４３０の端部
を覆うように接している点が、トランジスタ４０３と異なる。
トランジスタ４０３およびトランジスタ４０４は導電層４７０と、導電層４４０および導
電層４５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のト
ランジスタはゲートと、ソースおよびドレインと、の寄生容量が極めて小さいため、高速
動作用途に適している。
また、本発明の一態様のトランジスタは、図４６（Ｃ）、（Ｄ）に示す構成であってもよ
い。図４６（Ｃ）はトランジスタ４０５の上面図である。また、図４６（Ｃ）に示す一点
鎖線Ｆ１－Ｆ２方向の断面が図４６（Ｄ）に相当する。また、図４６（Ｃ）に示す一点鎖
線Ｆ３－Ｆ４方向の断面は、図４７（Ａ）に相当する。なお、一点鎖線Ｆ１－Ｆ２方向を
チャネル長方向、一点鎖線Ｆ３－Ｆ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０５は、導電層４４０が導電層４４１と導電層４４２の２層で形成され、
導電層４５０が導電層４５１と導電層４５２の２層で形成されている。また、絶縁層４２
０は基板４１５と接し、酸化物半導体層４３０は絶縁層４２０と接し、導電層４４１およ
び導電層４５１は酸化物半導体層４３０と接し、絶縁層４６０は絶縁層４２０、酸化物半
導体層４３０、導電層４４１および導電層４５１と接し、導電層４７０は絶縁層４６０と
接し、絶縁層４７５は絶縁層４２０、導電層４４１、導電層４５１および導電層４７０と
接し、絶縁層４８０は絶縁層４７５と接し、導電層４４２は導電層４４１および絶縁層４
８０と接し、導電層４５２は導電層４５１および絶縁層４８０と接する。
ここで、導電層４４１および導電層４５１は、酸化物半導体層４３０の上面と接し、側面
には接しない構成となっている。
なお、必要に応じて導電層４４２、導電層４５２および絶縁層４８０に接する絶縁層など
を有していてもよい。
また、導電層４４１および導電層４５１が酸化物半導体層４３０と電気的に接続されてい
る。そして、導電層４４２が導電層４４１と、導電層４５２が導電層４５１とそれぞれ電
気的に接続されている。
酸化物半導体層４３０において、導電層４４１と重なる領域がソース領域またはドレイン
領域の一方としての機能を有する領域５３１となり、導電層４５１と重なる領域がソース
領域またはドレイン領域の他方としての機能を有する領域５３２となる。
また、本発明の一態様のトランジスタは、図４６（Ｅ）、（Ｆ）に示す構成であってもよ
い。図４６（Ｅ）はトランジスタ４０６の上面図である。また、図４６（Ｅ）に示す一点
鎖線Ｇ１－Ｇ２方向の断面が図４６（Ｆ）に相当する。また、図４６（Ｅ）に示す一点鎖
線Ｇ３－Ｇ４方向の断面は、図４７（Ａ）に相当する。なお、一点鎖線Ｇ１－Ｇ２方向を
チャネル長方向、一点鎖線Ｇ３－Ｇ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０６は、導電層４４０が導電層４４１および導電層４４２の２層で形成さ
れ、導電層４５０が導電層４５１および導電層４５２の２層で形成されている点が、トラ
ンジスタ４０３と異なる。
トランジスタ４０５およびトランジスタ４０６の構成では、導電層４４０および導電層４
５０が絶縁層４２０と接しない構成であるため、絶縁層４２０中の酸素が導電層４４０お
よび導電層４５０に奪われにくくなり、絶縁層４２０から酸化物半導体層４３０中への酸
素の供給を容易とすることができる。
なお、トランジスタ４０３、トランジスタ４０４およびトランジスタ４０６における領域
５３４および領域５３５には、酸素欠損を形成し導電率を高めるための不純物を添加して
もよい。酸化物半導体層に酸素欠損を形成する不純物としては、例えば、リン、砒素、ア
ンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリ
プトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかか
ら選択される一つ以上を用いることができる。当該不純物の添加方法としては、プラズマ
処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテ
ーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属
元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸
素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物
半導体層の導電率を高くすることができる。
なお、不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、
酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導
電体を形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体と
いう。なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致して
いると推定される。このため、酸化物導電体層とソースおよびドレインとしての機能を有
する導電層との接触はオーミック接触であり、酸化物導電体層と、ソースおよびドレイン
としての機能を有する導電層と、の接触抵抗を低減することができる。
また、図４５乃至図４７におけるトランジスタ４０１乃至トランジスタ４０６では、酸化
物半導体層４３０が単層である例を図示したが、酸化物半導体層４３０は積層であっても
よい。図４８（Ａ）は酸化物半導体層４３０の上面図であり、図４８（Ｂ）、（Ｃ）は、
酸化物半導体層４３０ａおよび酸化物半導体層４３０ｂの二層構造を有する酸化物半導体
層４３０の断面図である。また、図４８（Ｄ）、（Ｅ）は、酸化物半導体層４３０ａ、酸
化物半導体層４３０ｂおよび酸化物半導体層４３０ｃの三層構造を有する酸化物半導体層
４３０の断面図である。
なお、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃは、チャネル領域を形成し
ないため絶縁層と呼ぶこともできる。
酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃには、それ
ぞれ組成の異なる酸化物半導体層などを用いることができる。
トランジスタ４０１乃至トランジスタ４０６の酸化物半導体層４３０は、図４８（Ｂ）、
（Ｃ）または図４８（Ｄ）、（Ｅ）に示す酸化物半導体層４３０と入れ替えることができ
る。
また、本発明の一態様のトランジスタは、図４９乃至図５１に示す構成であってもよい。
図４９（Ａ）、（Ｃ）、（Ｅ）および図５０（Ａ）、（Ｃ）、（Ｅ）はトランジスタ４０
７乃至トランジスタ４１２の上面図である。また、図４９（Ａ）、（Ｃ）、（Ｅ）および
図５０（Ａ）、（Ｃ）、（Ｅ）に示す一点鎖線Ｈ１－Ｈ２方向乃至Ｍ１－Ｍ２方向の断面
が図４９（Ｂ）、（Ｄ）、（Ｆ）および図５０（Ｂ）、（Ｄ）、（Ｆ）に相当する。また
、図４９（Ａ）、（Ｅ）および図５０（Ａ）、（Ｃ）、（Ｅ）に示す一点鎖線Ｈ３－Ｈ４
およびＪ３－Ｊ４乃至Ｍ３－Ｍ４方向の断面が図５１（Ａ）に相当する。さらに、図４９
（Ｃ）に示す一点鎖線Ｉ３－Ｉ４方向の断面が図５１（Ｂ）に相当する。なお、一点鎖線
Ｈ１－Ｈ２方向乃至Ｍ１－Ｍ２方向をチャネル長方向、一点鎖線Ｈ３－Ｈ４方向乃至Ｍ３
－Ｍ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０７およびトランジスタ４０８は、領域５３１および領域５３２において
酸化物半導体層４３０が二層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ）であ
る点、領域５３３において酸化物半導体層４３０が三層（酸化物半導体層４３０ａ、酸化
物半導体層４３０ｂ、酸化物半導体層４３０ｃ）である点、および導電層４４０および導
電層４５０と、絶縁層４６０と、の間に酸化物半導体層の一部（酸化物半導体層４３０ｃ
）が介在している点を除き、トランジスタ４０１およびトランジスタ４０２と同様の構成
を有する。
トランジスタ４０９、トランジスタ４１０およびトランジスタ４１２は、領域５３１、領
域５３２、領域５３４および領域５３５において酸化物半導体層４３０が二層（酸化物半
導体層４３０ａ、酸化物半導体層４３０ｂ）である点、領域５３３において酸化物半導体
層４３０が三層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４
３０ｃ）である点を除き、トランジスタ４０３、トランジスタ４０４およびトランジスタ
４０６と同様の構成を有する。
トランジスタ４１１は、領域５３１および領域５３２において酸化物半導体層４３０が二
層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ）である点、領域５３３において
酸化物半導体層４３０が三層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化
物半導体層４３０ｃ）である点、ならびに導電層４４１および導電層４５１と、絶縁層４
６０と、の間に酸化物半導体層の一部（酸化物半導体層４３０ｃ）が介在している点を除
き、トランジスタ４０５と同様の構成を有する。
また、本発明の一態様のトランジスタは、図５２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）および図５３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すトラン
ジスタ４０１乃至トランジスタ４１２のチャネル長方向の断面図、ならびに図４７（Ｃ）
に示すトランジスタ４０１乃至トランジスタ４０６のチャネル幅方向の断面図および図５
１（Ｃ）に示すトランジスタ４０７乃至トランジスタ４１２のチャネル幅方向の断面図の
ように、酸化物半導体層４３０と基板４１５との間に導電層４７３を備えていてもよい。
導電層４７３を第２のゲート（バックゲートともいう）として用いることで、酸化物半導
体層４３０のチャネル形成領域は、導電層４７０と導電層４７３により電気的に取り囲ま
れる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－
ｃｈａｎｎｅｌ）構造とよぶ。これにより、オン電流を増加させることができる。また、
しきい値電圧の制御を行うことができる。なお、図５２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）
、（Ｅ）、（Ｆ）および図５３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す
断面図において、導電層４７３の幅を酸化物半導体層４３０よりも短くしてもよい。さら
に、導電層４７３の幅を導電層４７０の幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層４７０と導電層４７３を同電位とし、ダブル
ゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導
電層４７０とは異なる定電位を導電層４７３に供給すればよい。導電層４７０と導電層４
７３を同電位とするには、例えば、図４７（Ｄ）および図５１（Ｄ）に示すように、導電
層４７０と導電層４７３とをコンタクトホールを介して電気的に接続すればよい。
また、本発明の一態様のトランジスタは、図５４（Ａ）、（Ｂ）、（Ｃ）に示す構成とす
ることもできる。図５４（Ａ）は上面図である。また、図５４（Ｂ）は、図５４（Ａ）に
示す一点鎖線Ｎ１－Ｎ２に対応する断面図である。また、図５４（Ｃ）は、図５４（Ａ）
に示す一点鎖線Ｎ３－Ｎ４に対応する断面図である。なお、図５４（Ａ）の上面図では、
図の明瞭化のために一部の要素を省いて図示している。
トランジスタ４１３の絶縁層４２０は基板４１５と接し、酸化物半導体層４３０（酸化物
半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃ）は絶縁層４
２０と接し、導電層４４０および導電層４５０は酸化物半導体層４３０ｂと接し、絶縁層
４６０は酸化物半導体層４３０ｃと接し、導電層４７０は絶縁層４６０と接し、絶縁層４
８０は絶縁層４２０、導電層４４０および導電層４５０と接する。なお、酸化物半導体層
４３０ｃ、絶縁層４６０および導電層４７０は、絶縁層４８０に設けられ、酸化物半導体
層４３０ｂに達する開口部に設けられている。
トランジスタ４１３の構成は、前述したその他のトランジスタの構成と比較して、導電層
４４０または導電層４５０と、導電層４７０と、が重なる領域が少ないため、寄生容量を
小さくすることができる。したがって、トランジスタ４１３は、高速動作を必要とする回
路の要素として適している。なお、トランジスタ４１３の上面は、図５４（Ｂ）、（Ｃ）
に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）
法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
また、本発明の一態様のトランジスタにおける導電層４４０および導電層４５０は、図５
５（Ａ）に示す上面図のように酸化物半導体層の幅（ＷＯＳ）よりも導電層４４０および
導電層４５０の幅（ＷＳＤ）が長く形成されていてもよいし、図５５（Ｂ）に示す上面図
のように短く形成されていてもよい。特に、ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とす
ることで、ゲート電界が酸化物半導体層４３０全体にかかりやすくなり、トランジスタの
電気特性を向上させることができる。また、図５５（Ｃ）に示すように、導電層４４０お
よび導電層４５０が酸化物半導体層４３０と重なる領域のみに形成されていてもよい。
なお、図５５（Ａ）、（Ｂ）、（Ｃ）において、酸化物半導体層４３０、導電層４４０お
よび導電層４５０のみ図示している。
また、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｂを有するトランジスタ、な
らびに酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃ
を有するトランジスタにおいては、酸化物半導体層４３０を構成する二層または三層の材
料を適切に選択することで酸化物半導体層４３０ｂに電流を流すことができる。酸化物半
導体層４３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得
ることができる。したがって、酸化物半導体層４３０ｂを厚くすることでオン電流が向上
する場合がある。
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与する
ことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本実施の形態では、実施の形態５に示したトランジスタの構成要素について詳細を説明す
る。
基板４１５の種類は、特定のものに限定されることはない。その基板４１５の一例として
は、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石
英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・
ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基
板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラ
ス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、または
ソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの
一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ
）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテ
トラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例とし
ては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリ
エステル、ポリフッ化ビニル、またはポリ塩化ビニルなどからなるフィルムがある。また
は、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、
または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いて
トランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少な
く、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。このよ
うなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積
化を図ることができる。
また、基板４１５として、トランジスタが形成されたシリコン基板、および当該シリコン
基板上に絶縁層、配線、コンタクトプラグとしての機能を有する導電体等が形成されたも
のを用いることができる。なお、シリコン基板にｐ－ｃｈ型のトランジスタのみを形成す
る場合は、ｎ－型の導電型を有するシリコン基板を用いることが好ましい。または、ｎ－
型またはｉ型のシリコン層を有するＳＯＩ基板であってもよい。また、当該シリコン基板
におけるトランジスタを形成する面の面方位は、（１１０）面であることが好ましい。（
１１０）面にｐ－ｃｈ型トランジスタを形成することで、移動度を高くすることができる
。
また、基板４１５として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成
してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その
上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載する
ために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板に
も転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との
無機膜の積層構造の構成や、基板上にポリイミド等の樹脂膜が形成された構成等を用いる
ことができる。
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転
置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一
例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロフ
ァン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基
板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若し
くは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮
革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトラ
ンジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性
の付与、軽量化、または薄型化を図ることができる。
絶縁層４２０は、基板４１５に含まれる要素からの不純物の拡散を防止する役割を有する
ほか、酸化物半導体層４３０に酸素を供給する役割を担うことができる。したがって、絶
縁層４２０は酸素を含む絶縁層であることが好ましく、化学量論組成よりも多い酸素を含
む絶縁層であることがより好ましい。例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍ
ａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））にて、酸素原子に換算して
の酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。なお、上記
ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃
以上５００℃以下の範囲が好ましい。また、基板４１５が他のデバイスが形成された基板
である場合、絶縁層４２０は、層間絶縁層としての機能も有する。その場合は、表面が平
坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
例えば、絶縁層４２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁層
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁層、またはこれらの混合材料を用いることができる。また、上記材料の積層であ
ってもよい。
なお、本実施の形態では、トランジスタが有する酸化物半導体層４３０が酸化物半導体層
４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃを絶縁層４２０側から
順に積んだ三層構造である場合を主として詳細を説明する。
なお、酸化物半導体層４３０が単層の場合は、本実施の形態に示す、酸化物半導体層４３
０ｂに相当する層を用いればよい。
また、酸化物半導体層４３０が二層の場合は、本実施の形態に示す、酸化物半導体層４３
０ａに相当する層および酸化物半導体層４３０ｂに相当する層を絶縁層４２０側から順に
積んだ積層を用いればよい。この構成の場合、酸化物半導体層４３０ａと酸化物半導体層
４３０ｂとを入れ替えることもできる。
また、酸化物半導体層４３０が四層以上である場合は、例えば、本実施の形態で説明する
三層構造の酸化物半導体層４３０に対して他の酸化物半導体層を付加する構成とすること
ができる。
一例としては、酸化物半導体層４３０ｂには、酸化物半導体層４３０ａおよび酸化物半導
体層４３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸
化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン
化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャッ
プ）を差し引いた値として求めることができる。
酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃは、酸化物半導体層４３０ｂを構
成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層４３
０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上で
あって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近
い酸化物半導体で形成することが好ましい。
このような構造において、導電層４７０に電界を印加すると、酸化物半導体層４３０のう
ち、伝導帯下端のエネルギーが最も小さい酸化物半導体層４３０ｂにチャネルが形成され
る。
また、酸化物半導体層４３０ａは、酸化物半導体層４３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層４３０ｂと絶縁層４２０が接した場合の界面と
比較して、酸化物半導体層４３０ｂと酸化物半導体層４３０ａとの界面には界面準位が形
成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのし
きい値電圧が変動することがある。したがって、酸化物半導体層４３０ａを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層４３０ｃは、酸化物半導体層４３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層４３０ｂとゲート絶縁層（絶縁層４６０）が接
した場合の界面と比較して、酸化物半導体層４３０ｂと酸化物半導体層４３０ｃとの界面
ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層４３０ｃを設ける
ことにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ
、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層４３０ｂよりも高い原
子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合する
ため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化
物半導体層４３０ａおよび酸化物半導体層４３０ｃは、酸化物半導体層４３０ｂよりも酸
素欠損が生じにくいということができる。
また、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、および酸化物半導体層４３０
ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが
好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用
いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを
含むことが好ましい。
スタビライザーとしては、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、またはＺｒ等がある。また、他のス
タビライザーとしては、ランタノイドである、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇ
ｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉ
ｎ－Ｚｎ酸化物、Ｓｎ－Ｚｎ酸化物、Ａｌ－Ｚｎ酸化物、Ｚｎ－Ｍｇ酸化物、Ｓｎ－Ｍｇ
酸化物、Ｉｎ－Ｍｇ酸化物、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－
Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｚｎ酸化物、Ｓｎ－Ｇａ－Ｚｎ酸化物、Ａｌ－Ｇａ－Ｚｎ酸化
物、Ｓｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｌａ－Ｚｎ酸化物、Ｉｎ
－Ｃｅ－Ｚｎ酸化物、Ｉｎ－Ｐｒ－Ｚｎ酸化物、Ｉｎ－Ｎｄ－Ｚｎ酸化物、Ｉｎ－Ｓｍ－
Ｚｎ酸化物、Ｉｎ－Ｅｕ－Ｚｎ酸化物、Ｉｎ－Ｇｄ－Ｚｎ酸化物、Ｉｎ－Ｔｂ－Ｚｎ酸化
物、Ｉｎ－Ｄｙ－Ｚｎ酸化物、Ｉｎ－Ｈｏ－Ｚｎ酸化物、Ｉｎ－Ｅｒ－Ｚｎ酸化物、Ｉｎ
－Ｔｍ－Ｚｎ酸化物、Ｉｎ－Ｙｂ－Ｚｎ酸化物、Ｉｎ－Ｌｕ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－
Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ酸化物、Ｉ
ｎ－Ｓｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ
酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として
有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていても
よい。また、本明細書においては、Ｉｎ－Ｇａ－Ｚｎ酸化物で構成した膜をＩＧＺＯ膜と
も呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの
金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且
つ、ｎは整数）で表記される材料を用いてもよい。
なお、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃが、
少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ
、ＣｅまたはＨｆ等の金属）を含むＩｎ－Ｍ－Ｚｎ酸化物であるとき、酸化物半導体層４
３０ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層４３０ｂをＩ
ｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層４３０ｃをＩｎ：Ｍ：Ｚ
ｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２
よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．
５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半
導体層４３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させる
ことができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度
が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃにおけるＺｎおよびＯを除いた場
合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍ
が７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体層４３０ｂのＺｎおよびＯを除
いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍ
が７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが
６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体層４３０ｂは、酸化物半導体層４３０ａおよび酸化物半導体層４３０
ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌
道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌
道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組
成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層４３０ｂにイン
ジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現
することができる。
酸化物半導体層４３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層４
３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１５０ｎｍ以下、さ
らに好ましくは１０ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層４３０ｃの厚
さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましくは
３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層４３０ｂは、酸化物半導体層４３
０ｃより厚い方が好ましい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するため
には、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真
性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度
が、１×１０１５／ｃｍ３未満であること、１×１０１３／ｃｍ３未満であること、８×
１０１１／ｃｍ３未満であること、あるいは１×１０８／ｃｍ３未満であり、かつ１×１
０－９／ｃｍ３以上であることとする。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属
元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密
度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す
る。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある
。したがって、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層
４３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で見積もられるシリコン濃度が
１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満となる領域を有するように制御
する。また、水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１
９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さら
に好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下になる領域を有するように制御する。
また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体
層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８
ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに
好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させること
がある。酸化物半導体層の結晶性を低下させないためには、例えばシリコン濃度を１×１
０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さら
に好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満になる領域を有するように制御する。
また、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏ
ｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満になる領域を
有するように制御する。
また、上述のように高純度化された酸化物半導体層をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅あたりのオフ電流を数
ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
なお、トランジスタのゲート絶縁層としては、シリコンを含む絶縁層が多く用いられるた
め、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジ
スタのようにゲート絶縁層と接しない構造が好ましいということができる。また、ゲート
絶縁層と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱
が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも
、酸化物半導体層のチャネルとなる領域はゲート絶縁層から離すことが好ましいといえる
。
したがって、酸化物半導体層４３０を酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ
、酸化物半導体層４３０ｃの積層構造とすることで、酸化物半導体層４３０ｂにチャネル
を形成することができ、高い電界効果移動度および安定した電気特性を有したトランジス
タを形成することができる。
酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃのバンド構
造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層４
３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃの組成が近似することにより
、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層４３０ａ
、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃは組成が異なる層の積層体ではある
が、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面
は点線で表している。
主成分を共通として積層された酸化物半導体層４３０は、各層を単に積層するのではなく
連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の
井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層
の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しな
いように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在し
ていると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結
合により消滅してしまう。
例えば、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃにはＩｎ：Ｇａ：Ｚｎ＝
１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：
９：６（原子数比）などのＩｎ－Ｇａ－Ｚｎ酸化物などを用いることができる。また、酸
化物半導体層４３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、ま
たは３：１：２（原子数比）などのＩｎ－Ｇａ－Ｚｎ酸化物などを用いることができる。
なお、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、および酸化物半導体層４３０
ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含
む。
なお、Ｉｎ、ＧａおよびＺｎの原子数比は整数でなくても構わない。
酸化物半導体層４３０における酸化物半導体層４３０ｂはウェル（井戸）となり、チャネ
ルは酸化物半導体層４３０ｂに形成される。なお、酸化物半導体層４３０は伝導帯下端の
エネルギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、この
ような構成で形成されたチャネルを埋め込みチャネルということもできる。
また、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃと、酸化シリコン膜などの
絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物
半導体層４３０ａおよび酸化物半導体層４３０ｃがあることにより、酸化物半導体層４３
０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃの伝導帯下端のエネルギ
ーと、酸化物半導体層４３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半
導体層４３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子
がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタ
のしきい値電圧はプラス方向にシフトしてしまう。
酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃには、
結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタ
に安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、
フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソースまたはドレインの一方として作用する導電層４４０およびソースまたはドレインの
他方として作用する導電層４５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、
Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料の合金から選ばれた材料の単層、また
は積層を用いることができる。代表的には、特に酸素と結合しやすいＴｉや、後のプロセ
ス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。ま
た、低抵抗のＣｕやＣｕ－Ｍｎなどの合金と上記材料との積層を用いてもよい。なお、ト
ランジスタ４０５、トランジスタ４０６、トランジスタ４１１およびトランジスタ４１２
においては、例えば、導電層４４１および導電層４５１にＷ、導電層４４２および導電層
４５２にＴｉとＡｌとの積層膜などを用いることができる。
上記材料は酸化物半導体層から酸素を引き抜く性質を有する。そのため、上記材料と接し
た酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成さ
れる。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著に
ｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインと
して作用させることができる。
また、導電層４４０および導電層４５０にＷを用いる場合には、窒素をドーピングしても
よい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型
化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層４４０お
よび導電層４５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接
触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことがで
きる。ｎ型の半導体層としては、窒素が添加されたＩｎ－Ｇａ－Ｚｎ酸化物、酸化亜鉛、
酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
ゲート絶縁層として作用する絶縁層４６０には、酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁層を用いることができる。また、
絶縁層４６０は上記材料の積層であってもよい。なお、絶縁層４６０に、Ｌａ、Ｎ、Ｚｒ
などを、不純物として含んでいてもよい。
また、絶縁層４６０の積層構造の一例について説明する。絶縁層４６０は、例えば、酸素
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比
誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層４６０の膜厚を
大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オ
フ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハ
フニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したが
って、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウム
を用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる
。ただし、本発明の一態様は、これらに限定されない。
また、酸化物半導体層４３０と接する絶縁層４２０および絶縁層４６０は、窒素酸化物の
放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半
導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。当該窒素酸化
物に起因する準位密度は酸化物半導体のエネルギーギャップ内に形成されうる場合がある
。絶縁層４２０および絶縁層４６０には、例えば、窒素酸化物の放出量の少ない酸化窒化
シリコン膜または酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化
物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１
×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、アンモニアの放出量は
、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処
理による放出量とする。
絶縁層４２０および絶縁層４６０として、上記酸化物絶縁層を用いることで、トランジス
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
ゲートとして作用する導電層４７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ
、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電層を用いる
ことができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、
上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積
層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層、タン
グステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕまたはＣ
ｕ－Ｍｎなどの合金や上記材料とＣｕまたはＣｕ－Ｍｎなどの合金との積層を用いてもよ
い。本実施の形態では、導電層４７１に窒化タンタル、導電層４７２にタングステンを用
いて導電層４７０を形成する。
絶縁層４７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いるこ
とができる。トランジスタ４０３、トランジスタ４０４、トランジスタ４０６、トランジ
スタ４０９、トランジスタ４１０、およびトランジスタ４１２では酸化物半導体層４３０
と絶縁層４７５が一部接しているため、絶縁層４７５として水素を含む絶縁層を用いるこ
とで酸化物半導体層４３０の一部をｎ型化することができる。また、窒化絶縁層は水分な
どのブロッキング膜としての作用も有し、トランジスタの信頼性を向上させることができ
る。
また、絶縁層４７５としては酸化アルミニウム膜を用いることもできる。特に、トランジ
スタ４０１、トランジスタ４０２、トランジスタ４０５、トランジスタ４０７、トランジ
スタ４０８、およびトランジスタ４１１では絶縁層４７５に酸化アルミニウム膜を用いる
ことが好ましい。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に
対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウム膜は、トランジ
スタの作製工程中および作製後において、水素、水分などの不純物の酸化物半導体層４３
０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層４２０からの酸素の不必
要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニ
ウム膜に含まれる酸素を酸化物半導体層中に拡散させることもできる。
また、絶縁層４７５上には絶縁層４８０が形成されていることが好ましい。当該絶縁層に
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁層を用い
ることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層４８０は絶縁層４２０と同様に化学量論組成よりも多くの酸素を有するこ
とが好ましい。絶縁層４８０から放出される酸素は絶縁層４６０を経由して酸化物半導体
層４３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形
成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの
電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタ
の微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅
が縮小するとオン電流が低下する。
本発明の一態様のトランジスタ４０７乃至トランジスタ４１２では、チャネルが形成され
る酸化物半導体層４３０ｂを覆うように酸化物半導体層４３０ｃが形成されており、チャ
ネル形成層とゲート絶縁層が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁層との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層４３０のチャ
ネル幅方向を電気的に取り囲むようにゲート（導電層４７０）が形成されているため、酸
化物半導体層４３０に対しては上面に対して垂直な方向からのゲート電界に加えて、側面
に対して垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して
全体的にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン
電流を高められる。
また、本発明の一態様における酸化物半導体層４３０が二層または三層のトランジスタで
は、チャネルが形成される酸化物半導体層４３０ｂを酸化物半導体層４３０ａ上に形成す
ることで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化
物半導体層４３０が三層のトランジスタでは、酸化物半導体層４３０ｂを三層構造の中間
に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有
する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定
化や、Ｓ値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート
電圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また
、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上さ
せることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性
の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的に
はスパッタリング法やプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成し
てもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ
Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバ
ーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（
アルゴン、或いは窒素など）をキャリアガスとして導入してもよい。例えば２種類以上の
原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらない
ように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。ある
いは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第
２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層
を成膜し、後から導入される第２の原料ガスが第１の層上に吸着・反応する。つまり、第
２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望
の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができ
る。薄膜の厚さは、ガス導入の繰り返す回数によって調節することができるため、精密な
膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ
－Ｚｎ－Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメ
チルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる
ことができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチ
ルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル
亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド
）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（
Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３
）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材
料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、ア
ルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）など
がある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ
２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４
ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体層、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次導入してＩｎ－Ｏ層を形
成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次導入してＧａＯ層を形成し、更に
その後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次導入してＺｎＯ層を形成する。なお、これ
らの層の順番はこの例に限らない。これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ
－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などを形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活
性ガスでバブリングして得られたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを
用いる方が好ましい。
なお、酸化物半導体層の成膜には、対向ターゲット式スパッタリング装置を用いることも
できる。当該対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐ
ｏｒ ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
対向ターゲット式スパッタリング装置を用いて酸化物半導体層を成膜することによって、
酸化物半導体層の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中
の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用い
ることで低圧での成膜が可能となるため、成膜された酸化物半導体層中の不純物濃度（例
えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態７）
以下では、本発明の一態様に用いることのできる酸化物半導体層の構造について説明する
。
本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌ
ｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがあ
る。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－
ＯＳ、多結晶酸化物半導体およびｎｃ－ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置
が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さな
い、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ
）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構
造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ－ｌｉ
ｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。
不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い
。
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一種である。
ＣＡＡＣ－ＯＳをＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解
析した場合について説明する。例えば、空間群Ｒ－３ｍに分類されるＩｎＧａＺｎＯ４の
結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行う
と、図５６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピー
クは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳで
は、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともい
う。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、空間群Ｆｄ－３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ
－ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ－ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ－ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し
、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を
行っても、図５６（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺ
ｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図５６（Ｃ）に示すよ
うに（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、Ｘ
ＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸およびｂ軸の配向が不規則であるこ
とが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ＣＡＡＣ－ＯＳの被形成面に平行にプロー
ブ径が３００ｎｍの電子線を入射させると、図５６（Ｄ）に示すような回折パターン（制
限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉｎ
ＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回
折によっても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面
または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に
垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図５６（Ｅ）
に示す。図５６（Ｅ）より、リング状の回折パターンが確認される。したがって、プロー
ブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペレ
ットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図５６（Ｅ）における第
１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因する
と考えられる。また、図５６（Ｅ）における第２リングは（１１０）面などに起因すると
考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉ
ｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析像
（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる
。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウ
ンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ
－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図５７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能Ｔ
ＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂ
ｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分
解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、
例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによ
って観察することができる。
図５７（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することが
できる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわ
かる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこと
もできる。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎ
ｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ
－ＯＳを被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上
面と平行となる。
また、図５７（Ｂ）および図５７（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ
－ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図５７（Ｄ）および図５７（Ｅ）は、
それぞれ図５７（Ｂ）および図５７（Ｃ）を画像処理した像である。以下では、画像処理
の方法について説明する。まず、図５７（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ
Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得
したＦＦＴ像において原点を基準に、２．８ｎｍ－１から５．０ｎｍ－１の間の範囲を残
すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：
Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像
処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフ
ィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子
配列を示している。
図５７（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、
一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部であ
る。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレ
ットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図５７（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線
で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近
傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角
形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制して
いることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において原子配列が稠密で
ないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、
歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複
数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡ
ＡＣ－ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ａ－ｂ－ｐｌ
ａｎｅ－ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもでき
る。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混
入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（
酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対し
、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない
。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ－ＯＳを薄片化し、厚さが３４ｎｍ
の領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図５８
（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測され
る。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナ
ノビーム電子回折パターン）を図５８（Ｂ）に示す。図５８（Ｂ）より、リング状の領域
内に複数のスポットが観測される。したがって、ｎｃ－ＯＳは、プローブ径が５０ｎｍの
電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入
射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、
図５８（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測
される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ－ＯＳが秩序
性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているた
め、規則的な電子回折パターンが観測されない領域もある。
図５８（Ｄ）に、被形成面と略平行な方向から観察したｎｃ－ＯＳの断面のＣｓ補正高分
解能ＴＥＭ像を示す。ｎｃ－ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所など
のように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない
領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさで
あり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１
０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがあ
る。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に
１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは
、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見ら
れない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質
酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ－ＯＳを、
ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物
半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
図５９に、ａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図５９（Ａ）は
電子照射開始時におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図５９（Ｂ
）は４．３×１０８ｅ－／ｎｍ２の電子（ｅ－）照射後におけるａ－ｌｉｋｅ ＯＳの高
分解能断面ＴＥＭ像である。図５９（Ａ）および図５９（Ｂ）より、ａ－ｌｉｋｅ ＯＳ
は電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また
、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密
度領域と推測される。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋｅ
ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
試料として、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳを準備する。いずれ
の試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－
Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている
。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同
程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以
下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎ
Ｏ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応す
る。
図６０は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である
。なお、上述した格子縞の長さを結晶部の大きさとしている。図６０より、ａ－ｌｉｋｅ
ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなってい
くことがわかる。図６０より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさ
だった結晶部（初期核ともいう。）が、電子（ｅ－）の累積照射量が４．２×１０８ｅ－
／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ
－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８
ｅ－／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図６０よ
り、電子の累積照射量によらず、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳの結晶部の大きさは、
それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射お
よびＴＥＭの観察は、日立透過電子顕微鏡Ｈ－９０００ＮＡＲを用いた。電子線照射条件
は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ－／（ｎｍ２・ｓ）、照射領域
の直径を２３０ｎｍとした。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとんど
見られない。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、
不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べ
て密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満である。また、ｎｃ－ＯＳの密度およびＣＡＡＣ
－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶
の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わ
せることにより、所望の組成における単結晶に相当する密度を見積もることができる。所
望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、
加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組
み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、
ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（
Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨと
もいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くな
ると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準
位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の
低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい
。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度
を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠
陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化
物半導体のキャリア密度としては、８×１０１５ｃｍ－３未満、好ましくは１×１０１１
ｃｍ－３未満、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－
３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を
目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化
物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずか
に高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化
物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ－Ｖｇ
特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位
密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大き
く、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャ
リア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和
力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる
。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって
、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ－ｎ」と呼称してもよ
い。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ－３以上１×１０１８ｃ
ｍ－３未満が好ましく、１×１０７ｃｍ－３以上１×１０１７ｃｍ－３以下がより好まし
く、１×１０９ｃｍ－３以上５×１０１６ｃｍ－３以下がさらに好ましく、１×１０１０
ｃｍ－３以上１×１０１６ｃｍ－３以下がさらに好ましく、１×１０１１ｃｍ－３以上１
×１０１５ｃｍ－３以下がさらに好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態８）
本実施の形態では、イメージセンサチップを収めたパッケージおよびモジュールの一例に
ついて説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用
いることができる。
図６１（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である
。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カ
バーガラス８２０および両者を接着する接着剤８３０等を有する。
図６１（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、
半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有
する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐ
ｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図６１（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケ
ージの斜視図であり、図６１（Ｄ）は、当該パッケージの断面図である。パッケージ基板
８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスル
ーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０
は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続され
ている。
また、図６２（Ａ）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメ
ラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチ
ップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５
等を有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮
像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられて
おり、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図６２（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８
１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ ｆ
ｌａｔ ｎｏ－ ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例で
あり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよ
い。
図６２（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示したモジュ
ールの斜視図であり、図６２（Ｄ）は、当該カメラモジュールの断面図である。ランド８
４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセンサチッ
プ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に接続され
ている。
イメージセンサチップを上述したような形態のパッケージに収めることで実装が容易にな
り、様々な半導体装置、電子機器に組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態９）
本実施の形態では、本発明の一態様に係る撮像装置を適用できる電子機器の一例について
説明する。
本発明の一態様に係る撮像装置を適用できる電子機器として、テレビ、モニタ等の表示装
置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセ
ッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶
された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テー
プレコーダ、ヘッドホンステレオ、ステレオ、ナビゲーションシステム、置き時計、壁掛
け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、
タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電
子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シ
ェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器
、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗
い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫
、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療
機器、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、
自動販売機などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、
エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドの
ための蓄電装置等の産業機器が挙げられる。また、電力を用いて電動機により推進する移
動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自
動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハ
イブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシ
スト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は
大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査
機、宇宙船などが挙げられる。
図６３（Ａ）はロボットアームであり、台座９２１、腕部９２２、関節９２３、アーム９
２４、センサ９２５等を有する。センサ９２５により、物体の位置や形状などを判断する
ことができ、アーム９２４で物体をつかむことにより物体の運搬などを行うことができる
。センサ９２５として本発明の一態様の撮像装置を用いることができる。
図６３（Ｂ）は検査装置であり、筐体９３１、センサ９３２等を有する。該検査装置は、
例えばベルトコンベア９３３に配置された商品９３４に発生したキズを検出することがで
きる。センサ９３２として本発明の一態様の撮像装置を用いることができる。
図６３（Ｃ）は眼球であり、網膜９４１、水晶体９４２、視神経９４３等を有する。網膜
９４１にはセンサ９４４が埋め込まれており、網膜９４１が視覚情報を電気信号に変換す
る機能を失った場合に、センサ９４４が網膜９４１と同様の機能を果たすことができる。
これにより、視力を回復することができる。センサ９４４として本発明の一態様の撮像装
置を用いることができる。
図６３（Ｄ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する
。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像
装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定する
ものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメ
ラとも呼ばれる。
図６３（Ｅ）は腕時計型の情報端末であり、筐体９６１、表示部９６２、リストバンド９
６３、操作用のボタン９６５、竜頭９６６、カメラ９６９等を有する。表示部９６２はタ
ッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つ
として本発明の一態様の撮像装置を備えることができる。
図６３（Ｆ）は携帯データ端末であり、第１筐体９７１、表示部９７２、カメラ９７９等
を有する。表示部９７２が有するタッチパネル機能により情報の入出力を行うことができ
る。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様
の撮像装置を備えることができる。
なお、本発明の一態様の撮像装置を具備していれば、上記で示した電子機器に特に限定さ
れない。
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１０ 画素
１１ 画素アレイ
１２ 回路
１３ 回路
１４ 回路
１５ 回路
１６ 判定信号
１７ａ コンパレータ
１７ｂ コンパレータ
１８ ＯＲ回路
１９ バッファ
２０ 光電変換素子
２０ａ 光電変換素子
２０ｂ 光電変換素子
２１ 光電変換層
２２ 透光性導電層
２３ 半導体層
２４ 半導体層
２５ 半導体層
２６ 電極
２６ａ 導電層
２６ｂ 導電層
３１ トランジスタ
３１ａ トランジスタ
３１ｂ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ａ トランジスタ
３６ｂ トランジスタ
３７ａ トランジスタ
３７ｂ トランジスタ
３８ トランジスタ
４１ 容量素子
５１ 配線
５１ａ 配線
５１ｂ 配線
５２ 配線
５３ 配線
５４ 配線
５５ 配線
５６ 配線
５７ 配線
５８ 配線
６１ 配線
６１ａ 配線
６１ｂ 配線
６２ 配線
６４ 配線
６５ 配線
６６ａ 配線
６６ｂ 配線
６７ａ 配線
６７ｂ 配線
６８ 配線
７１ 撮像動作
７２ データ保持動作
７３ 読み出し動作
９１ 導電体
９２ 絶縁層
９２ａ 絶縁層
９２ｂ 絶縁層
９３ 絶縁層
９４ 配線
９４ａ 導電層
９４ｂ 導電層
９５ 配線
９６ 絶縁層
１００ シリコン基板
１０１ トランジスタ
１０２ トランジスタ
１０５ 活性層
１０６ シリコン基板
４０１ トランジスタ
４０２ トランジスタ
４０３ トランジスタ
４０４ トランジスタ
４０５ トランジスタ
４０６ トランジスタ
４０７ トランジスタ
４０８ トランジスタ
４０９ トランジスタ
４１０ トランジスタ
４１１ トランジスタ
４１２ トランジスタ
４１３ トランジスタ
４１５ 基板
４２０ 絶縁層
４３０ 酸化物半導体層
４３０ａ 酸化物半導体層
４３０ｂ 酸化物半導体層
４３０ｃ 酸化物半導体層
４４０ 導電層
４４１ 導電層
４４２ 導電層
４５０ 導電層
４５１ 導電層
４５２ 導電層
４６０ 絶縁層
４７０ 導電層
４７１ 導電層
４７２ 導電層
４７３ 導電層
４７５ 絶縁層
４８０ 絶縁層
５３１ 領域
５３２ 領域
５３３ 領域
５３４ 領域
５３５ 領域
８１０ パッケージ基板
８１１ パッケージ基板
８２０ カバーガラス
８２１ レンズカバー
８３０ 接着剤
８３５ レンズ
８４０ バンプ
８４１ ランド
８５０ イメージセンサチップ
８５１ イメージセンサチップ
８６０ 電極パッド
８６１ 電極パッド
８７０ ワイヤ
８７１ ワイヤ
８８０ スルーホール
８８５ ランド
８９０ ＩＣチップ
９２１ 台座
９２２ 腕部
９２３ 関節
９２４ アーム
９２５ センサ
９３１ 筐体
９３２ センサ
９３３ ベルトコンベア
９３４ 商品
９４１ 網膜
９４２ 水晶体
９４３ 視神経
９４４ センサ
９５１ 筐体
９５２ レンズ
９５３ 支持部
９６１ 筐体
９６２ 表示部
９６３ リストバンド
９６５ ボタン
９６６ 竜頭
９６９ カメラ
９７１ 筐体
９７２ 表示部
９７９ カメラ
１１００ 層
１２００ 層
１４００ 層
１５００ 回折格子
１６００ 層
２５００ 絶縁層
２５１０ 遮光層
２５２０ 樹脂層
２５３０ カラーフィルタ
２５３０ａ カラーフィルタ
２５３０ｂ カラーフィルタ
２５３０ｃ カラーフィルタ
２５４０ マイクロレンズアレイ
２５５０ 光学変換層
２５６０ 絶縁層

Claims (1)

  1. 第１の光電変換素子と、第２の光電変換素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
    前記第１の光電変換素子のアノードは、前記第２の光電変換素子のアノードと電気的に接続され、
    前記第２の光電変換素子のカソードは、電源線と直接的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第１の光電変換素子のカソードと電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方と、前記第３のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続される、撮像装置。
JP2020206484A 2015-08-19 2020-12-14 撮像装置 Active JP7149999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022153430A JP2022185013A (ja) 2015-08-19 2022-09-27 撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015161851 2015-08-19
JP2015161851 2015-08-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016156104A Division JP6811055B2 (ja) 2015-08-19 2016-08-09 撮像装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022153430A Division JP2022185013A (ja) 2015-08-19 2022-09-27 撮像装置

Publications (2)

Publication Number Publication Date
JP2021061616A JP2021061616A (ja) 2021-04-15
JP7149999B2 true JP7149999B2 (ja) 2022-10-07

Family

ID=58157205

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016156104A Active JP6811055B2 (ja) 2015-08-19 2016-08-09 撮像装置及び電子機器
JP2020206484A Active JP7149999B2 (ja) 2015-08-19 2020-12-14 撮像装置
JP2022153430A Withdrawn JP2022185013A (ja) 2015-08-19 2022-09-27 撮像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016156104A Active JP6811055B2 (ja) 2015-08-19 2016-08-09 撮像装置及び電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022153430A Withdrawn JP2022185013A (ja) 2015-08-19 2022-09-27 撮像装置

Country Status (2)

Country Link
US (5) US10373991B2 (ja)
JP (3) JP6811055B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221074A1 (ja) * 2017-05-28 2018-12-06 国立大学法人東北大学 受光デバイスおよび受光デバイスの信号読み出し方法
JP6664353B2 (ja) * 2017-07-11 2020-03-13 キヤノン株式会社 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
CN107396008B (zh) * 2017-07-12 2020-10-02 上海集成电路研发中心有限公司 一种cmos图像传感器低噪声读出电路及其读出方法
CN110945865B (zh) * 2017-12-28 2023-06-13 松下知识产权经营株式会社 摄像装置
CN112771840B (zh) 2018-09-28 2023-07-25 株式会社半导体能源研究所 图像处理方法和装置及摄像装置
US11089252B2 (en) 2019-01-23 2021-08-10 STMicroelectronics (Grolles 2) SAS Pixel with global shutter
KR20220093138A (ko) 2019-11-07 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 그 동작 방법, 및 전자 기기
JPWO2021200508A1 (ja) * 2020-03-31 2021-10-07
US11108957B1 (en) * 2020-06-17 2021-08-31 Microsoft Technology Licensing, Llc Low power operation of differential image sensor pixels
CN117693945A (zh) * 2021-07-20 2024-03-12 索尼半导体解决方案公司 成像装置、成像方法和程序
US12114063B2 (en) * 2022-09-23 2024-10-08 Pixart Imaging Inc. Motion sensor and motion detection system using the same
CN120898432A (zh) * 2023-03-28 2025-11-04 索尼半导体解决方案公司 光电探测器和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210254A (ja) 2010-03-12 2011-10-20 Semiconductor Energy Lab Co Ltd 表示装置及び、その駆動方法
JP2013210277A (ja) 2012-03-30 2013-10-10 Asahi Kasei Electronics Co Ltd 受光強度演算デバイス及び位置検出デバイス
JP2013210322A (ja) 2012-03-30 2013-10-10 Asahi Kasei Electronics Co Ltd 受光強度演算デバイス及び位置検出デバイス

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376782A (en) 1992-03-04 1994-12-27 Fuji Xerox Co., Ltd. Image pickup device providing decreased image lag
JPH05326912A (ja) * 1992-03-27 1993-12-10 Fuji Xerox Co Ltd イメージセンサ
US5837995A (en) 1996-11-25 1998-11-17 Alan Y. Chow Wavelength-controllable voltage-phase photodiode optoelectronic switch ("opsistor")
US6069365A (en) 1997-11-25 2000-05-30 Alan Y. Chow Optical processor based imaging system
EP0954881A1 (en) 1997-11-26 1999-11-10 Alan Y. Chow Optoelectric voltage-phase switch using photodiodes
US7623171B2 (en) * 2003-05-07 2009-11-24 Aptina Imaging Corporation Multiple crawbar switching in charge domain linear operations
US8847861B2 (en) 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
EP2151828A1 (en) * 2008-08-04 2010-02-10 STMicroelectronics (Research & Development) Limited Random access memory circuit
KR101786069B1 (ko) * 2009-02-17 2017-10-16 가부시키가이샤 니콘 이면 조사형 촬상 소자, 그 제조 방법 및 촬상 장치
CN104393007A (zh) 2009-11-06 2015-03-04 株式会社半导体能源研究所 半导体装置
EP2507787A4 (en) 2009-11-30 2013-07-17 Semiconductor Energy Lab Liquid crystal display device, control method therefor and electronic device therefor
JP2012094983A (ja) * 2010-10-25 2012-05-17 Nikon Corp 撮像装置および電子カメラ
JP5739763B2 (ja) 2011-08-02 2015-06-24 日本放送協会 光導電素子及び撮像デバイス
US9046410B2 (en) * 2012-03-29 2015-06-02 Asahi Kasei Microdevices Corporation Light receiving device
JP5362878B2 (ja) 2012-05-09 2013-12-11 株式会社日立国際電気 画像処理装置及び画像処理方法
KR101640875B1 (ko) 2012-06-13 2016-07-19 파나소닉 아이피 매니지먼트 가부시키가이샤 물체 검출 장치
JP6238558B2 (ja) * 2013-04-26 2017-11-29 キヤノン株式会社 撮像装置、および、撮像システム。
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
JP6260787B2 (ja) * 2014-05-23 2018-01-17 パナソニックＩｐマネジメント株式会社 撮像装置
JP6545541B2 (ja) 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
JP6555956B2 (ja) 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
JP6570417B2 (ja) 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2017037938A (ja) * 2015-08-07 2017-02-16 キヤノン株式会社 光電変換素子およびそれを用いた光電変換装置、距離検出用センサ並びに情報処理システム
JP2017036971A (ja) * 2015-08-07 2017-02-16 キヤノン株式会社 光電変換デバイス、測距装置および情報処理システム
TWI608244B (zh) * 2015-08-07 2017-12-11 佳能股份有限公司 光電轉換設備、測距裝置、及資訊處理系統

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210254A (ja) 2010-03-12 2011-10-20 Semiconductor Energy Lab Co Ltd 表示装置及び、その駆動方法
JP2013210277A (ja) 2012-03-30 2013-10-10 Asahi Kasei Electronics Co Ltd 受光強度演算デバイス及び位置検出デバイス
JP2013210322A (ja) 2012-03-30 2013-10-10 Asahi Kasei Electronics Co Ltd 受光強度演算デバイス及び位置検出デバイス

Also Published As

Publication number Publication date
US10373991B2 (en) 2019-08-06
US10992891B2 (en) 2021-04-27
US11706545B2 (en) 2023-07-18
JP2022185013A (ja) 2022-12-13
US20170054930A1 (en) 2017-02-23
US20230396897A1 (en) 2023-12-07
JP2017041878A (ja) 2017-02-23
US11431932B2 (en) 2022-08-30
JP2021061616A (ja) 2021-04-15
US20210314517A1 (en) 2021-10-07
US12058464B2 (en) 2024-08-06
US20220345655A1 (en) 2022-10-27
US20190355770A1 (en) 2019-11-21
JP6811055B2 (ja) 2021-01-13

Similar Documents

Publication Publication Date Title
JP7149999B2 (ja) 撮像装置
JP7466016B2 (ja) 半導体装置
JP6688693B2 (ja) 撮像装置および電子機器
JP2022145770A (ja) 撮像装置
JP6791667B2 (ja) 撮像装置
JP2022116063A (ja) 撮像装置、電子機器
JP6681780B2 (ja) 表示システムおよび電子機器
JP6928685B2 (ja) 電子機器
KR20160144314A (ko) 촬상 장치 및 그 동작 방법, 및 전자 기기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220927

R150 Certificate of patent or registration of utility model

Ref document number: 7149999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250