JP7153142B2 - レシピ情報提示システム、レシピエラー推定システム - Google Patents
レシピ情報提示システム、レシピエラー推定システム Download PDFInfo
- Publication number
- JP7153142B2 JP7153142B2 JP2021543913A JP2021543913A JP7153142B2 JP 7153142 B2 JP7153142 B2 JP 7153142B2 JP 2021543913 A JP2021543913 A JP 2021543913A JP 2021543913 A JP2021543913 A JP 2021543913A JP 7153142 B2 JP7153142 B2 JP 7153142B2
- Authority
- JP
- Japan
- Prior art keywords
- recipe
- error
- parameter
- semiconductor inspection
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
- G05B23/0275—Fault isolation and identification, e.g. classify fault; estimate cause or root of failure
- G05B23/0281—Quantitative, e.g. mathematical distance; Clustering; Neural networks; Statistical analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/09—Supervised learning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32275—Job, recipe cascading: no delay, next job is started immediatly when first is finished
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Medical Informatics (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Algebra (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computational Linguistics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Automation & Control Theory (AREA)
- Pure & Applied Mathematics (AREA)
- Biomedical Technology (AREA)
- Mathematical Analysis (AREA)
- Probability & Statistics with Applications (AREA)
- Biophysics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- General Factory Administration (AREA)
Description
図1は、本発明の実施形態1に係るレシピ情報提示システム、レシピエラー推定システムの構成図である。当該システムは、半導体検査装置が実施する検査動作を規定するレシピのうちエラーの原因となったものを推定するとともに、当該レシピの修正情報を提示するシステムである(以下「レシピ情報提示システム」または「レシピエラー推定システム」と称する)。ここでは半導体検査装置11~13を対象とするシステムを例示する。各検査装置は同様の構成を備えるので、以下の説明において各検査装置を区別しない場合、半導体検査装置11を用いて説明する。
コンピュータシステム100は、半導体検査装置11~13からそれぞれ装置データ111/レシピ112/計測結果113を取得し、データベース110に格納する。コンピュータシステム100は、ある程度の期間(例:数週間、数か月など)にわたってこれらのデータを蓄積する。
コンピュータシステム100は、データベース110が蓄積しているデータを教師データとして機械学習を実施することにより、学習器121を生成する。本ステップの機械学習における学習器121に対する入力と学習器121からの出力の対応関係は、図3Bの通りである。
学習器121の機械学習が完了した後、解析器122は学習器121が学習した結果、もしくは学習した結果とレシピ112を用いて、各レシピパラメータが学習器の予測結果に及ぼす影響を解析することにより、レシピパラメータを順位付けする。順位づけは、例えば各レシピパラメータのSHAP値を計算することによって実施できる。SHAP値以外の評価値を用いて順位づけしてもよい。以下ではSHAP値を用いる例を説明することとする。
SHAP値は、目的変数に対して各特徴量がどの程度の影響を与えるか(すなわち目的変数に対する寄与度)を数値化した値である。レシピ112は複数のレシピパラメータを含むので(図3Aで説明したもの)、各レシピパラメータを特徴量とみなし、各特徴量のSHAP値を計算することができる。SHAP値の高い順に寄与度が高いとみなすことにより、レシピパラメータを順位づけすることができる。目的変数としては、例えばエラーが発生する確率(またはエラーが発生するか否か)などを用いることができる。順位づけの例および順位づけ結果をどのように用いるかについては後述する。
本実施形態1に係るレシピエラー推定システムにおいて、学習器121は、装置データ111/レシピ112/計測結果113の間の対応関係を学習し、新たなレシピ501を半導体検査装置11が用いたときエラーが生じるか否かを推定する。これによりオペレータは、属人的な判断に依拠することなく、新たなレシピ501を採用するか否かを判断することができる。
半導体検査装置において発生するエラーの原因としては、(a)半導体検査装置の状態に起因して発生する装置起因エラー、(b)半導体ウエハの状態に起因して発生するウエハ(またはプロセス)起因エラー、(c)レシピパラメータの値に起因して発生するレシピ起因エラー、の3種類が存在する。装置起因エラーを修正するためには装置を修復する必要があるので、レシピ112を修正することはない。ウエハ起因エラーはレシピ修正によって対処できる場合がある。そこで実施形態1においては、装置データ111/レシピ112/計測結果113の対応関係を学習することにより、レシピパラメータによって修正することができるエラーを特定することとした。
コンピュータシステム100は、各半導体検査装置11~13が同じレシピ112を用いる場合において、いずれか特定の半導体検査装置においてのみエラーが生じる場合、そのエラーはその特定の半導体検査装置の状態に起因すると推定することができる。必ずしも厳密に同じレシピ112ではなくとも、内容が類似する(例えば特徴量ベクトル間の距離が近い)レシピ112を各半導体検査装置が用いる場合において、特定の半導体検査装置のみエラーが生じるのであれば、そのエラーはその特定の半導体検査装置に起因すると推定することができる。この推定は、(a)コンピュータシステム100が備える演算装置が上記推定ルールにしたがって実施してもよいし(以下説明する例その2と例その3においても同様)、(b)同じレシピ112を用いて特定の半導体検査装置においてのみ生じたエラーパラメータを学習器121に学習させることによって学習器121が実施してもよい。後者の場合、学習器121は、各半導体検査装置の装置データ111間の差分にしたがって、装置起因エラーであるか否かを推定することになる。
コンピュータシステム100は、特定のレシピ112を用いる半導体検査装置から時系列に沿って計測結果113を取得し、そのなかである特定の期間においてのみエラーが生じている場合、そのエラーは半導体ウエハの状態に起因すると推定することができる。上記と同様に必ずしも厳密に同じレシピ112ではなくとも、内容が類似するレシピ112の時系列履歴のなかである特定の期間においてのみエラーが生じている場合も、同様である。この推定は例えば、同じレシピ112を用いて生じたエラーの発生期間を学習器121が学習することによって実施できる。
コンピュータシステム100は、各半導体検査装置11~13が同じレシピ112を用いる場合において、全ての半導体検査装置からエラーが生じる場合、そのエラーはそのレシピ112に起因すると推定することができる。上記と同様に必ずしも厳密に同じレシピ112ではなくとも、内容が類似するレシピ112を用いる場合において全ての半導体検査装置からエラーが生じる場合も、同様である。さらに必ずしも全ての半導体検査装置においてエラーが生じていなくとも、閾値以上(例えば過半数)の半導体検査装置においてエラーが生じる場合も同様である。この推定は例えば、同じレシピ112を用いた複数の半導体検査装置においてそれぞれエラーが生じたか否かを学習器121が学習することによって実施できる。
学習器121が学習した結果得られる学習モデルは、その学習モデルを作成する際に用いた教師データに対応しているので、教師データの内容が変われば学習モデルの内容も変わる可能性がある。例えば半導体検査装置をある程度長い期間運用していると、装置状態や半導体ウエハ状態が運用開始時点から大きく変化し、これにより学習モデルが陳腐化する可能性がある。そこで本発明の実施形態3では、学習器121が学習を完了した後、新たな教師データを用いて再学習を実施する動作例を説明する。レシピエラー推定システムの構成は実施形態1と同様である。
図9は、本発明の実施形態4に係るレシピエラー推定システムの構成図である。本実施形態4において、レシピエラー推定システムは、複数の製造拠点(FabricまたはFab)それぞれにおける半導体検査装置のエラー原因を推定する。ここでは拠点910(Fab1)と拠点920(Fab2)を例示した。各拠点とコンピュータシステム100はネットワークによって接続されている。コンピュータシステム100の構成は実施形態1~3と同様である。
本発明は、前述した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
100:コンピュータシステム
110:データベース
120:機械学習部
121:学習器
122:解析器
123:修正量計算部
Claims (19)
- 半導体検査装置が実施する検査動作を規定するレシピまたは当該レシピに関する情報を提示するシステムであって、
前記システムは、前記半導体検査装置において生じたエラーの原因となった前記レシピを推定するコンピュータシステムを備え、
前記コンピュータシステムは、前記半導体検査装置が前記検査動作を実施する際に用いた前記レシピと、そのレシピに起因して生じた前記エラーとの間の対応関係を機械学習によって学習する学習器を備え、
前記コンピュータシステムは、前記学習器が前記機械学習を完了した後、新たな前記レシピを前記学習器に対して投入することにより、前記半導体検査装置が前記新たなレシピを用いたとき前記エラーが発生するか否かについての推定結果を前記学習器の出力として取得し、
前記コンピュータシステムは、前記新たなレシピによって前記エラーが生じる旨の推定結果を前記学習器から取得した場合は、前記エラーが生じない旨の推定結果が得られるまで、前記新たなレシピを修正して前記学習器に対して再投入することを繰り返し、
前記コンピュータシステムは、前記繰り返しによって得られた前記レシピまたは当該レシピに関する情報を、前記半導体検査装置が用いるべきものとして提示する
ことを特徴とするシステム。 - 前記レシピは、前記検査動作を規定する1以上のレシピパラメータを記述しており、
前記学習器は、前記エラーが発生したとき前記半導体検査装置が用いていた前記レシピパラメータの組み合わせと、前記エラーの内容を記述したエラーパラメータとの間の対応関係を学習し、
前記コンピュータシステムは、前記新たなレシピが記述している前記レシピパラメータを前記学習器に対して投入することにより、前記レシピパラメータに対応する前記エラーパラメータを、前記推定結果として取得する
ことを特徴とする請求項1記載のシステム。 - 前記レシピは、前記検査動作を規定する1以上のレシピパラメータを記述しており、
前記コンピュータシステムは、前記繰り返しを実施することにより、前記エラーが生じる前記レシピに対する修正提案を提示するレシピ修正提案部を備え、
前記レシピ修正提案部は、前記修正提案として、前記半導体検査装置が用いるべき前記レシピパラメータを修正候補パラメータとして提示するとともに、前記修正候補パラメータの修正量を提示する
ことを特徴とする請求項1記載のシステム。 - 前記学習器はさらに、前記エラーに対する前記レシピパラメータの寄与度を計算する解析器を備え、
前記レシピ修正提案部は、前記寄与度にしたがって、前記レシピパラメータのなかから前記修正候補パラメータを特定する
ことを特徴とする請求項3記載のシステム。 - 前記コンピュータシステムはさらに、前記修正量を計算する修正量計算部を備え、
前記修正量計算部は、前記エラーが生じなかった過去の正常レシピにおける正常レシピパラメータの値分布または統計値を取得し、
前記修正量計算部は、前記修正候補パラメータと、前記正常レシピ内において前記修正候補パラメータに対応する前記正常レシピパラメータの前記値分布または統計値との間の差分にしたがって、前記修正量を算出する
ことを特徴とする請求項3記載のシステム。 - 前記コンピュータシステムは、前記半導体検査装置の状態を表す状態パラメータを記述した装置データを取得し、
前記学習器は、前記レシピ、前記状態パラメータ、および前記エラーの内容を記述したエラーパラメータの間の対応関係を、前記機械学習によって学習し、
前記コンピュータシステムは、前記学習器が前記機械学習を完了した後、前記新たなレシピとともに前記状態パラメータを前記学習器に対して投入することにより、前記半導体検査装置が前記新たなレシピを用いかつ前記半導体検査装置が前記状態パラメータによって表される状態のとき前記エラーが発生するか否かについての推定結果を、前記学習器の出力として取得する
ことを特徴とする請求項1記載のシステム。 - 前記半導体検査装置は、第1検査装置と第2検査装置とを含み、
前記コンピュータシステムは、前記状態パラメータとして、前記第1検査装置の状態を表す第1装置パラメータと、前記第2検査装置の状態を表す第2装置パラメータとを取得し
前記学習器は、前記レシピ、前記第1装置パラメータ、前記第2装置パラメータ、および前記エラーの間の対応関係を前記機械学習によって学習し、
前記学習器は、前記第1装置パラメータと前記第2装置パラメータとの間の差分にしたがって、前記第1装置パラメータと前記第2装置パラメータのうち少なくともいずれかに起因して前記エラーが生じたか否かを推定する
ことを特徴とする請求項6記載のシステム。 - 前記学習器は、前記機械学習によって学習した前記対応関係の時系列履歴において、同じレシピまたは類似するレシピ群を用いることによって前記エラーが生じた時点と生じなかった時点とをそれぞれ特定することにより、前記半導体検査装置の検査対象の状態に起因して前記エラーが生じたか否かを推定する
ことを特徴とする請求項1記載のシステム。 - 前記半導体検査装置は、第1検査装置と第2検査装置とを含み、
前記学習器は、同じレシピまたは類似するレシピ群を用いることによって前記第1検査装置と前記第2検査装置それぞれにおいて前記エラーが生じたか否かにしたがって、前記レシピに起因して前記エラーが生じたか否かを推定する
ことを特徴とする請求項1記載のシステム。 - 前記コンピュータシステムはさらに、前記機械学習が完了した後において前記学習器に前記機械学習を再実施させる再学習実施部を備え、
前記再学習実施部は、前記機械学習が完了した後において、新たな前記レシピと新たな前記エラーとの間の新たな対応関係を取得し、その新たな対応関係を前記学習器に対して入力することにより、前記学習器に前記機械学習を再実施させ、
前記再学習実施部は、前記機械学習の結果を記述した学習データモデルと、前記再実施の結果を記述した再学習データモデルとの間の差分が判定閾値以上である場合は、前記再学習データモデルを前記学習データモデルと置き換える
ことを特徴とする請求項1記載のシステム。 - 前記コンピュータシステムはさらに、前記半導体検査装置において前記エラーが生じたときにおける前記半導体検査装置の状態を表すパラメータを、前記エラーの内容とともに提示する、ユーザインターフェースを備える
ことを特徴とする請求項1記載のシステム。 - 前記装置データは、前記状態パラメータとして、
前記半導体検査装置を規定仕様にしたがって動作させるための動作補正パラメータを記述した装置固有パラメータ、
前記半導体検査装置の機差を補正するための動作補正パラメータを記述した装置機差補正パラメータ、
前記半導体検査装置による観察条件を記述した観察条件パラメータ、
のうち少なくともいずれかを記述している
ことを特徴とする請求項6記載のシステム。 - 前記レシピは、前記検査動作を規定するパラメータとして、
前記半導体検査装置が検査する半導体ウエハ上の座標マップ、
前記半導体ウエハの座標系と前記半導体検査装置の座標系を揃えるために用いるアライメントパラメータ、
前記半導体検査装置が検査する位置を前記半導体ウエハ上における検査位置に合わせるために用いるアドレシングパラメータ、
前記検査位置において前記半導体ウエハ上に形成されているパターンのうち長さを測定すべき部位を指定するために用いる測長パラメータ、
のうち少なくともいずれかを記述している
ことを特徴とする請求項2記載のシステム。 - 前記エラーパラメータは、前記エラーの内容とともに、
前記半導体検査装置が検査する半導体ウエハ上に形成されているパターンの長さを特定した結果を記述した測長結果、
前記半導体検査装置が前記半導体ウエハを観察することにより取得した観察画像、
前記半導体検査装置の動作ログ、
のうち少なくともいずれかを記述している
ことを特徴とする請求項2記載のシステム。 - 前記コンピュータシステムはさらに、前記半導体検査装置において前記エラーの内容を、前記エラーの時系列のエラー状況とともに提示する、ユーザインターフェースを備える
ことを特徴とする請求項1記載のシステム。 - 前記コンピュータシステムはさらに、前記半導体検査装置において前記レシピの内容を、前記レシピを実行した時の実行結果とともに提示する、ユーザインターフェースを備える
ことを特徴とする請求項1記載のシステム。 - 前記コンピュータシステムはさらに、前記半導体検査装置において前記レシピを修正した結果を提示して、修正レシピの効果を確認できる、ユーザインターフェースを備える
ことを特徴とする請求項1記載のシステム。 - 前記コンピュータシステムはさらに、前記レシピまたは前記レシピに関する情報を前記ユーザインターフェースに提示する
ことを特徴とする請求項11記載のシステム。 - 半導体検査装置が実施する検査動作を規定するレシピのうち前記半導体検査装置において生じたエラーの原因となったものを推定するシステムであって、
前記システムは、前記エラーの原因となった前記レシピを推定するコンピュータシステムを備え、
前記コンピュータシステムは、前記半導体検査装置が前記検査動作を実施する際に用いた前記レシピと、そのレシピに起因して生じた前記エラーとの間の対応関係を機械学習によって学習する学習器を備え、
前記コンピュータシステムは、前記学習器が前記機械学習を完了した後、新たな前記レシピを前記学習器に対して投入することにより、前記半導体検査装置が前記新たなレシピを用いたとき前記エラーが発生するか否かについての推定結果を前記学習器の出力として取得し、当該推定結果に基づいて前記エラーの原因となったものを推定する
ことを特徴とするシステム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2019/035140 WO2021044611A1 (ja) | 2019-09-06 | 2019-09-06 | レシピ情報提示システム、レシピエラー推定システム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPWO2021044611A1 JPWO2021044611A1 (ja) | 2021-03-11 |
| JPWO2021044611A5 JPWO2021044611A5 (ja) | 2022-04-18 |
| JP7153142B2 true JP7153142B2 (ja) | 2022-10-13 |
Family
ID=74853098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021543913A Active JP7153142B2 (ja) | 2019-09-06 | 2019-09-06 | レシピ情報提示システム、レシピエラー推定システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US12174245B2 (ja) |
| JP (1) | JP7153142B2 (ja) |
| KR (1) | KR102889716B1 (ja) |
| CN (1) | CN114245933B (ja) |
| TW (1) | TWI743877B (ja) |
| WO (1) | WO2021044611A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102818861B1 (ko) * | 2020-03-30 | 2025-06-12 | 주식회사 히타치하이테크 | 진단 시스템 |
| US12372930B2 (en) * | 2021-12-01 | 2025-07-29 | United Microelectronics Corp. | Recipe verifying method, recipe verifying server, and smart manufacturing controlling system using the same |
| US12510878B2 (en) | 2022-05-16 | 2025-12-30 | Applied Materials, Inc. | Physically-informed multi-system hardware operating windows |
| CN119317938A (zh) * | 2022-06-21 | 2025-01-14 | 株式会社日立高新技术 | 不适合检测装置以及不适合检测方法 |
| TW202424469A (zh) * | 2022-08-18 | 2024-06-16 | 美商昂圖創新公司 | 基材缺陷偵測及比較 |
| WO2024105811A1 (ja) * | 2022-11-16 | 2024-05-23 | 株式会社日立ハイテク | エラー要因解析装置、および、エラー要因解析方法 |
| US12372943B2 (en) | 2023-10-06 | 2025-07-29 | Starbucks Corporation | Generation of computer-executable instructions based on monitoring network communications of remote computing systems |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013170A1 (ja) | 2005-07-29 | 2007-02-01 | Topcon Corporation | 自己診断機能を有する半導体デバイス製造検査装置 |
| WO2018159190A1 (ja) | 2017-03-02 | 2018-09-07 | 東京エレクトロン株式会社 | 検査システム、および検査システムの故障解析・予知方法 |
| WO2018179890A1 (ja) | 2017-03-30 | 2018-10-04 | 東京エレクトロン株式会社 | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0727707A (ja) | 1993-07-09 | 1995-01-31 | Nikon Corp | 異物検査装置 |
| US7065425B1 (en) | 2005-06-22 | 2006-06-20 | Internaitonal Business Machines Corporation | Metrology tool error log analysis methodology and system |
| JP4737564B2 (ja) * | 2008-07-08 | 2011-08-03 | ソニー株式会社 | 情報処理装置、情報処理方法、およびプログラム |
| JP2010087070A (ja) * | 2008-09-30 | 2010-04-15 | Hitachi High-Technologies Corp | 走査電子顕微鏡に用いられるレシピの診断装置 |
| JP5933985B2 (ja) | 2012-02-15 | 2016-06-15 | 株式会社日立ハイテクノロジーズ | レシピ実行時間演算装置および半導体検査装置 |
| KR102483787B1 (ko) * | 2016-02-25 | 2023-01-04 | 에스케이하이닉스 주식회사 | 반도체 장치의 결함 모델링 장치 및 방법, 이를 위한 컴퓨터 프로그램과, 이를 이용한 반도체 장치의 결함 검사 시스템 |
| US11047806B2 (en) | 2016-11-30 | 2021-06-29 | Kla-Tencor Corporation | Defect discovery and recipe optimization for inspection of three-dimensional semiconductor structures |
| US10565702B2 (en) * | 2017-01-30 | 2020-02-18 | Dongfang Jingyuan Electron Limited | Dynamic updates for the inspection of integrated circuits |
| TWI644190B (zh) | 2017-06-29 | 2018-12-11 | 台灣積體電路製造股份有限公司 | 製程系統與製程方法 |
| EP3489756A1 (en) * | 2017-11-23 | 2019-05-29 | ASML Netherlands B.V. | Method and apparatus to determine a patterning process parameter |
| JP7236231B2 (ja) * | 2018-09-07 | 2023-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及び解析システム |
-
2019
- 2019-09-06 JP JP2021543913A patent/JP7153142B2/ja active Active
- 2019-09-06 US US17/634,809 patent/US12174245B2/en active Active
- 2019-09-06 WO PCT/JP2019/035140 patent/WO2021044611A1/ja not_active Ceased
- 2019-09-06 CN CN201980099384.8A patent/CN114245933B/zh active Active
- 2019-09-06 KR KR1020227004524A patent/KR102889716B1/ko active Active
-
2020
- 2020-07-09 TW TW109123151A patent/TWI743877B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013170A1 (ja) | 2005-07-29 | 2007-02-01 | Topcon Corporation | 自己診断機能を有する半導体デバイス製造検査装置 |
| WO2018159190A1 (ja) | 2017-03-02 | 2018-09-07 | 東京エレクトロン株式会社 | 検査システム、および検査システムの故障解析・予知方法 |
| WO2018179890A1 (ja) | 2017-03-30 | 2018-10-04 | 東京エレクトロン株式会社 | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220334172A1 (en) | 2022-10-20 |
| TWI743877B (zh) | 2021-10-21 |
| US12174245B2 (en) | 2024-12-24 |
| KR20220034196A (ko) | 2022-03-17 |
| CN114245933B (zh) | 2025-11-18 |
| KR102889716B1 (ko) | 2025-11-21 |
| TW202111591A (zh) | 2021-03-16 |
| JPWO2021044611A1 (ja) | 2021-03-11 |
| CN114245933A (zh) | 2022-03-25 |
| WO2021044611A1 (ja) | 2021-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7153142B2 (ja) | レシピ情報提示システム、レシピエラー推定システム | |
| JP7354421B2 (ja) | エラー要因の推定装置及び推定方法 | |
| TWI842961B (zh) | 資料處理方法、資料處理裝置以及電腦可讀取記錄媒體 | |
| JP6893549B2 (ja) | 高次元変数選択モデルを使用した重要なパラメータの決定システム | |
| US20190243348A1 (en) | Data processing method, data processing apparatus, data processing system, and recording medium having recorded therein data processing program | |
| TW202213191A (zh) | 錯誤因素之推定裝置及推定方法 | |
| CN114077896A (zh) | 原因推测装置、原因推测系统和程序 | |
| JP5498258B2 (ja) | 欠陥解析方法、欠陥解析装置、欠陥解析システム、およびプログラム | |
| CN103608815B (zh) | 用于辅助在技术系统中引导的故障查找的方法和诊断系统 | |
| JP2021002295A (ja) | 異常検知装置、異常検知システム、及び異常検知方法 | |
| KR102951844B1 (ko) | 결함 검사 장치 | |
| US20230298137A1 (en) | Image restoration system and image restoration method | |
| CN110928265B (zh) | 数据处理方法、装置与系统、以及计算器可读取记录介质 | |
| JP6841980B2 (ja) | 装置診断装置、プラズマ処理装置及び装置診断方法 | |
| JP7300757B2 (ja) | レガシー・マシンを制御するプロキシ・インタープリタ・システム及びそのトレーニング方法 | |
| US20220171377A1 (en) | Mounted board manufacturing system | |
| JP7821323B2 (ja) | エラー要因解析装置、および、エラー要因解析方法 | |
| KR20070104073A (ko) | 반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법 | |
| US20260079482A1 (en) | Abnormality determination device and abnormality determination method | |
| JP2017126251A (ja) | 工程評価方法と装置 | |
| WO2025134586A1 (ja) | 情報処理装置および情報処理方法 | |
| CN112700076A (zh) | 数据分析装置、数据分析方法以及与其相关的品质提升系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220131 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220930 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7153142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |