JP7166231B2 - Information processing device and information processing system - Google Patents
Information processing device and information processing system Download PDFInfo
- Publication number
- JP7166231B2 JP7166231B2 JP2019162717A JP2019162717A JP7166231B2 JP 7166231 B2 JP7166231 B2 JP 7166231B2 JP 2019162717 A JP2019162717 A JP 2019162717A JP 2019162717 A JP2019162717 A JP 2019162717A JP 7166231 B2 JP7166231 B2 JP 7166231B2
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- unit
- cause
- information processing
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
本発明は、情報処理装置及び情報処理システムに関する。 The present invention relates to an information processing device and an information processing system.
何らかの異常が装置に発生した場合、一般的に、再起動が行われる。当該装置は、再起動を行うことで、異常からの復旧を図る。ここで、異常原因は、様々である。そのため、当該装置が画一的に再起動しただけでは、再び異常が発生する可能性がある。そこで、当該装置が、異常原因を検出し、再起動後に、異常原因の解決を図るように、S/Wなどの起動処理を行うことが望ましい。 When some abnormality occurs in the device, it is generally restarted. The device attempts to recover from the abnormality by restarting. Here, there are various causes of abnormality. Therefore, if the device is uniformly restarted, there is a possibility that an abnormality will occur again. Therefore, it is desirable that the apparatus detect the cause of the abnormality and, after restarting, start up the S/W or the like so as to solve the cause of the abnormality.
ところで、半導体の縮小化に伴い、ソフトエラー対策の重要性が増している。例えば、ソフトエラーによるラッチアップに起因する異常が発生した場合、復旧には、一度、電源をOFFにする必要がある。電源をOFFにした後、電源がONされる。すなわち、復旧には、再起動が必要である。 By the way, along with the miniaturization of semiconductors, the importance of countermeasures against soft errors is increasing. For example, when an abnormality due to latch-up due to a soft error occurs, it is necessary to turn off the power once for recovery. After turning off the power, the power is turned on. In other words, recovery requires a reboot.
上記で説明したように、異常原因は、検出される。ここで、再起動が実行されることで、異常原因を示す情報が消失する可能性がある。そこで、異常原因を示す情報を不揮発性記憶装置に格納する技術が提案されている(特許文献1を参照)。例えば、特許文献1の制御部は、障害が発生した場合に、障害情報を不揮発メモリに格納する。なお、障害情報は、異常原因を示す情報と考えてもよい。ここで、異常原因を示す情報は、異常原因情報と呼ぶ。
As explained above, anomalous causes are detected. Here, there is a possibility that the information indicating the cause of the abnormality will be lost due to the execution of the restart. Therefore, a technique has been proposed for storing information indicating the cause of an abnormality in a nonvolatile storage device (see Patent Document 1). For example, the control unit of
上記の技術では、制御部は、障害が発生した場合、障害情報を不揮発メモリに格納する。例えば、制御部に障害が発生した場合、障害情報は、不揮発メモリに格納されなくなる。
上記の技術のように、異常原因情報が格納されないことは、再起動後に異常原因情報を用いた処理を実行できない。
In the above technique, when a failure occurs, the control unit stores failure information in the nonvolatile memory. For example, when a failure occurs in the control unit, failure information is no longer stored in the non-volatile memory.
If the error cause information is not stored as in the above technique, processing using the error cause information cannot be executed after restarting.
本発明の目的は、異常原因情報を格納することである。 An object of the present invention is to store abnormality cause information.
本発明の一態様に係る情報処理装置が提供される。情報処理装置は、不揮発性記憶装置と、前記不揮発性記憶装置に情報を書込む制御部と、再起動部と、を有する。前記制御部は、前記制御部内に異常が発生していることを検出し、異常の原因である異常原因を特定する第1の異常検出特定部と、前記異常原因を示す情報である異常原因情報を記憶する第1の記憶部と、前記異常原因情報を削除せずに、前記制御部をリセットする第1のリセット部と、前記制御部がリセットされた後、前記異常原因情報を前記不揮発性記憶装置に書込む書込み部と、を含む。前記再起動部は、前記異常原因情報が前記不揮発性記憶装置に書込まれた後、前記情報処理装置を再起動する。 An information processing device according to one aspect of the present invention is provided. An information processing device includes a nonvolatile memory device, a control unit that writes information to the nonvolatile memory device, and a restart unit . The control unit includes a first abnormality detection and identification unit that detects that an abnormality has occurred in the control unit and identifies an abnormality cause that is the cause of the abnormality, and abnormality cause information that is information indicating the cause of the abnormality. a first reset unit for resetting the control unit without deleting the abnormality cause information; and after the control unit is reset, the abnormality cause information is stored in the non-volatile a writer for writing to the storage device. The restart unit restarts the information processing device after the abnormality cause information is written in the nonvolatile storage device.
本発明によれば、異常原因情報を格納することができる。 According to the present invention, abnormality cause information can be stored.
以下、図面を参照しながら実施の形態を説明する。以下の実施の形態は、例にすぎず、本発明の範囲内で種々の変更が可能である。 Embodiments will be described below with reference to the drawings. The following embodiments are merely examples, and various modifications are possible within the scope of the present invention.
実施の形態1.
図1は、実施の形態1の情報処理装置の構成を示す機能ブロック図である。図1は、電力の流れ、制御信号の流れ、リセットに関する信号であるリセット信号の流れを例示している。
FIG. 1 is a functional block diagram showing the configuration of an information processing apparatus according to
情報処理装置1は、自発的に再起動を行う装置である。例えば、情報処理装置1は、PC(Personal Computer)、又は通信装置である。情報処理装置1は、制御部100、不揮発性記憶装置200、供給部300、及び再起動部400を有する。
制御部100は、情報処理装置1全体を制御する。例えば、制御部100は、不揮発性記憶装置200に情報を書込む。制御部100は、プロセッサと考えてもよい。例えば、制御部100は、CPU(Central Processing Unit)である。
The
The
不揮発性記憶装置200は、例えば、HDD(Hard Disk Drive)、又はSSD(Solid State Drive)である。
供給部300は、情報処理装置1に電力を供給する。例えば、供給部300は、制御部100に電力を供給する。
The
The
再起動部400は、制御部100から再起動指示を受信した場合、供給部300の電力供給を一定時間停止する。そして、供給部300は、一定時間後、情報処理装置1に電力を供給する。ここで、再起動部400が実行する処理は、電源OFF/ONリセットと呼んでもよい。
Upon receiving a restart instruction from the
次に、制御部100が有する機能ブロックを説明する。
制御部100は、第1の記憶部110、主制御部120、第1の異常検出特定部130、第1のリセット部140、IF(Interface)部150、及び起動処理部160を有する。また、主制御部120とIF部150は、書込み部170とも言う。
第1の記憶部110は、例えば、キャッシュメモリと考えてもよい。第1の記憶部110は、不揮発性記憶装置でもよい。主制御部120は、制御部100全体を制御する。
Next, functional blocks of the
The
The
第1の異常検出特定部130は、制御部100内に異常が発生していることを検出する。また、第1の異常検出特定部130は、書込み部170に異常が発生していることを検出してもよい。
第1の異常検出特定部130は、異常の原因である異常原因を特定する。例えば、第1の異常検出特定部130は、ログから異常原因を特定する。第1の異常検出特定部130は、異常原因を特定した場合、異常原因を示す情報である異常原因情報を第1の記憶部110に格納する。これにより、第1の記憶部110は、異常原因情報を記憶する。当該異常原因情報は、第1の異常検出特定部130が異常原因を特定することで得られた情報と表現してもよい。
The first abnormality detection and
The first anomaly detection and
また、第1の異常検出特定部130は、情報処理装置1内の異常を検出してもよい。
第1のリセット部140は、制御部100をリセットする。言い換えれば、第1のリセット部140は、制御部100を初期化する。第1のリセット部140は、リセットを実行する際、リセット指示を制御部100に送信してもよい。そして、第1のリセット部140は、当該リセット指示を受信することで、リセット処理を開始してもよい。なお、当該リセット指示は、電源ONリセットと呼んでもよい。
Further, the first anomaly detection and
The
ここで、第1のリセット部140は、制御部100をリセットする際、異常原因情報を削除しない。すなわち、第1のリセット部140は、異常原因情報が格納されている領域に対してリセットを実行しない。このように、第1のリセット部140は、異常原因情報を削除せずに、制御部100をリセットする。また、例えば、第1のリセット部140は、制御部100をリセットする際、第1の記憶部110以外をリセットすると表現してもよい。
IF部150は、不揮発性記憶装置200に情報を書込む。また、IF部150は、不揮発性記憶装置200から情報を読み出す。
Here, the
IF
起動処理部160は、異常原因情報を用いて、異常原因の解決を図るように、S/W、FPGA(Field Programmable GATE Array)などの起動処理を行う。
書込み部170は、書込み制御機能を有する。詳細には、書込み部170は、不揮発性記憶装置200への書込み制御に関する箇所である。書込み部170は、制御部100がリセットされた後、異常原因情報を不揮発性記憶装置200に書込む。
The
The write unit 170 has a write control function. Specifically, the write unit 170 is related to write control to the
次に、情報処理装置1が実行する処理について、フローチャートを用いて説明する。
図2は、実施の形態1の情報処理装置が実行する処理の例を示すフローチャートである。
(ステップS11)第1の異常検出特定部130は、書込み部170に異常が発生しているか否かを判定する。詳細には、第1の異常検出特定部130は、主制御部120又はIF部150で異常が発生しているか否かを判定する。
主制御部120又はIF部150で異常が発生している場合、第1の異常検出特定部130は、処理をステップS12に進める。主制御部120、IF部150以外で異常が発生している場合、第1の異常検出特定部130は、処理をステップS20に進める。
Next, processing executed by the
2 is a flowchart illustrating an example of processing executed by the information processing apparatus according to the first embodiment; FIG.
(Step S11) The first abnormality detection and
If an abnormality has occurred in the
(ステップS12)第1の異常検出特定部130は、主制御部120とIF部150とのうち、少なくとも1つに異常が発生していることを検出する。
(ステップS13)第1の異常検出特定部130は、異常原因を特定する。第1の異常検出特定部130は、主制御部120とIF部150との両方に異常が発生している場合、両方の異常原因を特定する。ここで、異常原因は、異常を発生させた原因の箇所、異常の種類を含む。例えば、異常の種類とは、ソフトエラー、プログラムの異常などである。
(Step S12) The first abnormality detection and
(Step S13) The first abnormality detection and
第1の異常検出特定部130は、異常原因情報を第1の記憶部110に格納する。
第1の異常検出特定部130は、制御部100の書込み制御機能を回復させるために、リセット信号を第1のリセット部140に送信する。
First abnormality detection and
The first abnormality detection and
(ステップS14)第1のリセット部140は、制御部100をリセットする。詳細には、第1のリセット部140は、異常原因情報を削除せずに、制御部100をリセットする。
また、第1のリセット部140が制御部100をリセットする際、制御部100には、電力が供給されている。そのため、例えば、第1の記憶部110がキャッシュメモリである場合、異常原因情報は、消失しない。
(Step S<b>14 ) The
Further, when the
(ステップS15)起動処理部160は、書込み制御機能を回復するための起動処理を行う。この文は、次のように表現してもよい。起動処理部160は、制御部100における書込み制御機能を起動するための起動処理を実行する。
このように、ステップS14とステップS15の処理により、制御部100は、再起動される。
(Step S15) The
In this way, the
(ステップS16)主制御部120は、異常原因情報をIF部150に送信するように、第1の異常検出特定部130に指示する。第1の異常検出特定部130は、第1の記憶部110に格納されている異常原因情報をIF部150に送信する。また、主制御部120は、第1の記憶部110から直接、異常原因情報を取得し、異常原因情報をIF部150に送信してもよい。
IF部150は、異常原因情報を不揮発性記憶装置200に格納する。
(Step S<b>16 )
The
(ステップS17)主制御部120は、情報処理装置1の再起動を、第1のリセット部140に指示する。第1のリセット部140は、再起動指示を再起動部400に送信する。
(ステップS18)再起動部400は、情報処理装置1を再起動する。このように、再起動部400は、異常原因情報が不揮発性記憶装置200に書込まれた後、情報処理装置1を再起動する。
(Step S<b>17 ) The
(Step S<b>18 ) The
(ステップS19)再起動後、主制御部120は、異常原因情報の読出し指示をIF部150に送信する。IF部150は、異常原因情報を不揮発性記憶装置200から読み出す。IF部150は、異常原因情報を起動処理部160に送信する。
起動処理部160は、異常原因情報を用いて、起動処理を実行する。すなわち、起動処理部160は、異常原因情報に基づいて、異常原因の解決を図るように、起動処理を行う。
(Step S<b>19 ) After restarting, the
The
(ステップS20)第1の異常検出特定部130は、主制御部120、IF部150以外で異常が発生していることを検出する。第1の異常検出特定部130は、異常原因を特定する。また、第1の異常検出特定部130は、複数の箇所で異常が発生している場合、複数の箇所の異常原因を特定する。ここで、異常原因は、異常を発生させた原因の箇所、異常の種類を含む。第1の異常検出特定部130は、異常原因情報を第1の記憶部110に格納する。
そして、処理は、ステップS16に進む。
(Step S<b>20 ) The first abnormality detection and
Then, the process proceeds to step S16.
実施の形態1によれば、制御部100に異常が発生した場合、異常原因情報は、第1の記憶部110に格納される。制御部100が再起動した後、異常原因情報は、不揮発性記憶装置200に格納される。よって、情報処理装置1は、異常原因情報を格納することができる。
また、異常原因情報が不揮発性記憶装置200に格納されるため、情報処理装置1は、情報処理装置1の再起動後に、異常原因情報を用いて、起動処理を実行できる。
According to
Further, since the abnormality cause information is stored in the
実施の形態2.
次に、実施の形態2を説明する。実施の形態1と相違する事項を主に説明する。そして、実施の形態1と共通する事項の説明を省略する。実施の形態2は、図1,2を参照する。
実施の形態1では、書込み部170に異常が発生した場合を説明した。ここで、第1の異常検出特定部130に異常が発生した場合、異常が検出されない。また、第1のリセット部140に異常が発生した場合、制御部100がリセットされない。そこで、情報処理装置1が複数の制御部を有する方法が考えられる。しかし、情報処理装置1が複数の制御部を有することは、情報処理装置1のコストが高くなる。そのため、当該方法を採用することは、難しい。
Embodiment 2.
Next, Embodiment 2 will be described. Mainly the matters different from the first embodiment will be explained. Further, the description of matters common to the first embodiment is omitted. Embodiment 2 refers to FIGS.
In the first embodiment, the case where write unit 170 malfunctions has been described. Here, when an abnormality occurs in the first abnormality detection and
上述したように、第1の異常検出特定部130又は第1のリセット部140に異常が発生した場合、問題が生じる。そこで、実施の形態2では、このような問題に対処する技術を提供する。
As described above, a problem arises when an abnormality occurs in the first abnormality detection/
図3は、実施の形態2の情報処理装置の構成を示す機能ブロック図である。情報処理装置1は、さらに、第2の記憶部500、第2の異常検出特定部600、及び第2のリセット部700を有する。図1に示される構成と同じ図3の構成は、図1に示される符号と同じ符号を付している。
FIG. 3 is a functional block diagram showing the configuration of the information processing device according to the second embodiment. The
第2の記憶部500は、RAM(Random Access Memory)、HDD、又はSSDに確保した記憶領域として実現してもよい。
第2の異常検出特定部600は、制御部100内に異常が発生していることを検出する。また、第2の異常検出特定部600は、書込み部170に異常が発生していることを検出してもよい。
The
A second abnormality detection and
第2の異常検出特定部600は、異常原因を特定する。第2の異常検出特定部600は、異常原因を示す情報である異常原因情報を第2の記憶部500に格納する。これにより、第2の記憶部500は、異常原因情報を記憶する。当該異常原因情報は、第2の異常検出特定部600が異常原因を特定することで得られた情報と表現してもよい。
第2のリセット部700は、制御部100をリセットする。書込み部170は、第2のリセット部700によって制御部100がリセットされた後、第2の記憶部500に格納されている異常原因情報を、不揮発性記憶装置200に書込む。
The second abnormality detection and
A
次に、実施の形態2における情報処理装置1が実行する処理について、フローチャートを用いて説明する。
図4は、実施の形態2の情報処理装置が実行する処理の例を示すフローチャートである。図4の処理は、第1の異常検出特定部130又は第1のリセット部140に異常が発生した場合に実行される処理である。第1の異常検出特定部130及び第1のリセット部140に異常が発生していない場合、図2の処理が実行される。
Next, processing executed by the
4 is a flowchart illustrating an example of processing executed by the information processing apparatus according to the second embodiment; FIG. The processing in FIG. 4 is processing that is executed when an abnormality occurs in the first abnormality detection/specifying
(ステップS21)第2の異常検出特定部600は、書込み部170に異常が発生していることを検出する。すなわち、第2の異常検出特定部600は、主制御部120とIF部150とのうち、少なくとも1つに異常が発生していることを検出する。
(ステップS22)第2の異常検出特定部600は、異常原因を特定する。第2の異常検出特定部600は、主制御部120とIF部150との両方に異常が発生している場合、両方の異常原因を特定する。ここで、異常原因は、異常を発生させた原因の箇所、異常の種類を含む。例えば、異常の種類とは、ソフトエラー、プログラムの異常などである。
(Step S21) The second abnormality detection and
(Step S22) The second abnormality detection and
第2の異常検出特定部600は、異常原因情報を第2の記憶部500に格納する。
第2の異常検出特定部600は、制御部100の書込み制御機能を回復するために、リセット信号を第2のリセット部700に送信する。
The second abnormality detection and
The second abnormality detection and
(ステップS23)第2のリセット部700は、制御部100をリセットする。
(ステップS24)起動処理部160は、書込み制御機能を回復するための起動処理を行う。この文は、次のように表現してもよい。起動処理部160は、制御部100における書込み制御機能を起動するための起動処理を実行する。
このように、ステップS23とステップS24の処理により、制御部100は、再起動される。
(Step S<b>23 ) The
(Step S24) The
Thus, the
(ステップS25)主制御部120は、異常原因情報をIF部150に送信するように、第2の異常検出特定部600に指示する。第2の異常検出特定部600は、第2の記憶部500に格納されている異常原因情報をIF部150に送信する。IF部150は、異常原因情報を不揮発性記憶装置200に格納する。
(ステップS26)主制御部120は、情報処理装置1の再起動を、第1のリセット部140に指示する。第1のリセット部140は、再起動指示を再起動部400に送信する。
(Step S<b>25 ) The
(Step S<b>26 ) The
(ステップS27)再起動部400は、情報処理装置1を再起動する。
(ステップS28)再起動後、主制御部120は、異常原因情報の読出し指示をIF部150に送信する。IF部150は、異常原因情報を不揮発性記憶装置200から読み出す。IF部150は、異常原因情報を起動処理部160に送信する。
起動処理部160は、異常原因情報を用いて、起動処理を実行する。すなわち、起動処理部160は、異常原因情報に基づいて、異常原因の解決を図るように、起動処理を行う。
(Step S<b>27 ) The
(Step S<b>28 ) After restarting, the
The
また、第2の記憶部500、第2の異常検出特定部600、及び第2のリセット部700は、情報処理装置1に接続可能な外部装置に存在してもよい。外部装置と情報処理装置1とは、外部装置と情報処理装置1との間で、図4に示す処理を実行してもよい。
Also, the
実施の形態2によれば、情報処理装置1は、第1の異常検出特定部130又は第1のリセット部140に異常が発生した場合でも、異常原因情報を不揮発性記憶装置200に格納することができる。
また、情報処理装置1は、複数の制御部を有しない。情報処理装置1が第2の記憶部500、第2の異常検出特定部600、及び第2のリセット部700を有すれば、実施の形態2が実現される。よって、情報処理装置1のコストは、安くて済む。
According to the second embodiment, the
Moreover, the
第1の異常検出特定部130又は第1のリセット部140に異常が発生していない場合、図2の処理と図4の処理が並行に実行されてもよい。また、第1の異常検出特定部130が第2の異常検出特定部600よりも先に異常を検出した場合、図2の処理が実行されてもよい。第2の異常検出特定部600が第1の異常検出特定部130よりも先に異常を検出した場合、図4の処理が実行されてもよい。
If no abnormality has occurred in the first abnormality detection/specifying
実施の形態3.
次に、実施の形態3を説明する。実施の形態1,2では、1つの情報処理装置内で処理が実行される場合を説明した。実施の形態3では、2つの情報処理装置によって処理が実行される場合を説明する。
Embodiment 3.
Next, Embodiment 3 will be described. In
図5は、実施の形態3の情報処理システムを示す図である。情報処理システムは、情報処理装置10と情報処理装置20とを含む。情報処理装置10は、第1の情報処理装置とも言う。情報処理装置20は、第2の情報処理装置とも言う。情報処理装置10と情報処理装置20とは、協調関係を有する。例えば、情報処理装置10は、運用系の装置である。情報処理装置20は、予備系の装置である。
FIG. 5 is a diagram showing an information processing system according to the third embodiment. The information processing system includes an
情報処理装置10は、制御部11、供給部12、及び再起動部13を有する。制御部11は、情報処理装置10全体を制御する。制御部11は、プロセッサと考えてもよい。
供給部12は、情報処理装置10に電力を供給する。再起動部13は、再起動指示を受信した場合、供給部12の電力供給を一定時間停止する。そして、供給部12は、一定時間後、情報処理装置10に電力を供給する。
The
The
制御部11は、主制御部11aと起動処理部11bとを含む。主制御部11aは、制御部11全体を制御する。起動処理部11bは、異常原因情報に基づいて、異常原因の解決を図るように、S/W、FPGAなどの起動処理を行う。
情報処理装置10は、実施の形態1の情報処理装置1のように、記憶部、異常検出部、IF部、リセット部、及び不揮発性記憶装置を有してもよい。
The
The
情報処理装置20は、記憶部21、異常検出特定部22、及び再起動指示部23を有する。記憶部21は、情報処理装置20が有するRAM、HDD、又はSSDに確保した記憶領域として実現してもよい。異常検出特定部22及び再起動指示部23の機能については、後で説明する。
The
次に、情報処理システムで実行される処理について、シーケンス図を用いて説明する。
図6は、実施の形態3の情報処理システムで実行される処理を示すシーケンス図である。
(ステップST101)情報処理装置20の異常検出特定部22は、制御部11に異常が発生していることを検出する。
Next, processing executed by the information processing system will be described using a sequence diagram.
FIG. 6 is a sequence diagram showing processes executed by the information processing system according to the third embodiment.
(Step ST101) The abnormality detection and
(ステップST102)情報処理装置20の異常検出特定部22は、異常原因を特定する。情報処理装置20の異常検出特定部22は、異常原因を示す情報である異常原因情報を記憶部21に格納する。
(ステップST103)情報処理装置20の異常検出特定部22は、情報処理装置10の再起動を再起動指示部23に指示する。情報処理装置20の再起動指示部23は、再起動指示を情報処理装置10に送信する。
(Step ST102) The abnormality detection and
(Step ST<b>103 ) The abnormality detection and
(ステップST104)情報処理装置10の再起動部13は、情報処理装置10を再起動する。
(ステップST105)情報処理装置10の主制御部11aは、異常原因情報の送信指示を情報処理装置20に送信する。
(Step ST<b>104 ) The
(Step ST105) The
(ステップST106)情報処理装置20の異常検出特定部22は、記憶部21に格納されている異常原因情報を情報処理装置10に送信する。
(ステップST107)情報処理装置10の起動処理部11bは、異常原因情報を用いて、起動処理を実行する。
また、情報処理装置20の異常検出特定部22は、制御部11以外の異常を検出してもよい。
(Step ST<b>106 ) Abnormality detection and
(Step ST107) The
Further, the abnormality detection and
実施の形態3によれば、制御部11に異常が発生した場合、異常原因情報は、記憶部21に格納される。よって、情報処理システムは、異常原因情報を格納することができる。
また、異常原因情報が記憶部21に格納されるため、情報処理装置10は、情報処理装置10の再起動後に、異常原因情報を用いて、起動処理を実行できる。
さらに、情報処理装置10は、不揮発性記憶装置を有していなくてもよい。よって、情報処理装置10のコストは、安くて済む。
According to Embodiment 3, when an abnormality occurs in the
Further, since the abnormality cause information is stored in the
Furthermore, the
以上に説明した各実施の形態における特徴は、互いに適宜組み合わせることができる。例えば、実施の形態1~3を組合せて、第1の異常検出特定部130、第2の異常検出特定部600、及び異常検出特定部22が、制御部の異常を検出してもよい。第1の異常検出特定部130、第2の異常検出特定部600、及び異常検出特定部22のうちのいずれかが異常を検出した場合、当該制御部を有する情報処理装置は、再起動を実行してもよい。
The features of the embodiments described above can be combined as appropriate. For example, by combining
1 情報処理装置、 10 情報処理装置、 11 制御部、 11a 主制御部、 11b 起動処理部、 12 供給部、 13 再起動部、 20 情報処理装置、 21 記憶部、 22 異常検出特定部、 23 再起動指示部、 100 制御部、 110 第1の記憶部、 120 主制御部、 130 第1の異常検出特定部、 140 第1のリセット部、 150 IF部、 160 起動処理部、 170 書込み部、 200 不揮発性記憶装置、 300 供給部、 400 再起動部、 500 第2の記憶部、 600 第2の異常検出特定部、 700 第2のリセット部。
1
Claims (4)
不揮発性記憶装置と、
前記不揮発性記憶装置に情報を書込む制御部と、
再起動部と、
を有し、
前記制御部は、
前記制御部内に異常が発生していることを検出し、異常の原因である異常原因を特定する第1の異常検出特定部と、
前記異常原因を示す情報である異常原因情報を記憶する第1の記憶部と、
前記異常原因情報を削除せずに、前記制御部をリセットする第1のリセット部と、
前記制御部がリセットされた後、前記異常原因情報を前記不揮発性記憶装置に書込む書込み部と、
を含み、
前記再起動部は、前記異常原因情報が前記不揮発性記憶装置に書込まれた後、前記情報処理装置を再起動する、
情報処理装置。 An information processing device,
a non-volatile storage device;
a control unit that writes information to the nonvolatile memory device;
a restart part;
has
The control unit
a first abnormality detection and identification unit that detects that an abnormality has occurred in the control unit and identifies an abnormality cause that is the cause of the abnormality;
a first storage unit for storing abnormality cause information, which is information indicating the cause of abnormality;
a first reset unit that resets the control unit without deleting the abnormality cause information;
a writing unit that writes the abnormality cause information to the nonvolatile storage device after the control unit is reset;
including
The restart unit restarts the information processing device after the abnormality cause information is written in the nonvolatile storage device.
Information processing equipment.
前記書込み部に異常が発生していることを検出し、前記異常原因を特定する、
請求項1に記載の情報処理装置。 The first abnormality detection and identification unit,
detecting that an abnormality has occurred in the writing unit and identifying the cause of the abnormality;
The information processing device according to claim 1 .
前記第2の異常検出特定部が前記異常原因を特定することで得られた前記異常原因情報を記憶する第2の記憶部と、
前記制御部をリセットする第2のリセット部と、
をさらに有する、
請求項1に記載の情報処理装置。 a second abnormality detection and identification unit that detects that an abnormality has occurred in the control unit and identifies the cause of the abnormality;
a second storage unit for storing the abnormality cause information obtained by the second abnormality detection and identification unit identifying the abnormality cause;
a second reset unit that resets the control unit;
further having
The information processing device according to claim 1 .
前記書込み部に異常が発生していることを検出し、前記異常原因を特定する、
請求項3に記載の情報処理装置。 The second abnormality detection and identification unit,
detecting that an abnormality has occurred in the writing unit and identifying the cause of the abnormality;
The information processing apparatus according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019162717A JP7166231B2 (en) | 2019-09-06 | 2019-09-06 | Information processing device and information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019162717A JP7166231B2 (en) | 2019-09-06 | 2019-09-06 | Information processing device and information processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021043494A JP2021043494A (en) | 2021-03-18 |
| JP7166231B2 true JP7166231B2 (en) | 2022-11-07 |
Family
ID=74864027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019162717A Active JP7166231B2 (en) | 2019-09-06 | 2019-09-06 | Information processing device and information processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7166231B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338445A (en) | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | Abnormal information storage device |
| JP2009199317A (en) | 2008-02-21 | 2009-09-03 | Nec Corp | Apparatus, method and program for controlling collection of analysis data at occurrence of abnormality, and mobile radio communication terminal |
| JP2017078998A (en) | 2015-10-21 | 2017-04-27 | Necプラットフォームズ株式会社 | Information processor, log management method, and computer program |
-
2019
- 2019-09-06 JP JP2019162717A patent/JP7166231B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338445A (en) | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | Abnormal information storage device |
| JP2009199317A (en) | 2008-02-21 | 2009-09-03 | Nec Corp | Apparatus, method and program for controlling collection of analysis data at occurrence of abnormality, and mobile radio communication terminal |
| JP2017078998A (en) | 2015-10-21 | 2017-04-27 | Necプラットフォームズ株式会社 | Information processor, log management method, and computer program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021043494A (en) | 2021-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8078908B2 (en) | Data storage device and method | |
| US10713128B2 (en) | Error recovery in volatile memory regions | |
| US8949816B2 (en) | Firmware updating method, image forming apparatus, and storage medium | |
| CN102298545A (en) | System startup boot processing method and device | |
| JP2011170589A (en) | Storage control device, storage device, and storage control method | |
| CN111858077A (en) | Recording method, device and equipment for IO request log in storage system | |
| US20150234607A1 (en) | Disk drive and data save method | |
| US10235255B2 (en) | Information processing system and control apparatus | |
| US9778981B2 (en) | Microcontroller | |
| JP6599725B2 (en) | Information processing apparatus, log management method, and computer program | |
| JP7166231B2 (en) | Information processing device and information processing system | |
| CN121166439A (en) | Starting method, device, equipment, medium and program product of BMC firmware | |
| JP4483876B2 (en) | Storage device control method in duplex system | |
| JP2010536112A (en) | Data storage method, apparatus and system for recovery of interrupted writes | |
| JP4482514B2 (en) | Image forming apparatus | |
| US20100162082A1 (en) | Control device, storage apparatus and controlling method | |
| JP2009025967A (en) | Duplex firmware backup method, method, and operating system | |
| JP4535316B2 (en) | Terminal fail-safe system, terminal fail-safe method, and terminal fail-safe program | |
| JP2009054116A (en) | Memory system and information processing apparatus | |
| TWI486770B (en) | System and method for recovering firmware of a baseboard management controller | |
| JP2010061258A (en) | Duplex processor system and processor duplex method | |
| JP4635993B2 (en) | Startup diagnostic method, startup diagnostic method and program | |
| CN116701042B (en) | Memory data retention method, retention device and related equipment | |
| WO2014147707A1 (en) | Informaton processing device, information processing method, and information processing program | |
| CN106973179A (en) | Image processing system and image forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221025 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7166231 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |