Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7166464B2 - Chip component, chip component manufacturing method, and electronic device manufacturing method - Google Patents
[go: Go Back, main page]

JP7166464B2 - Chip component, chip component manufacturing method, and electronic device manufacturing method - Google Patents

Chip component, chip component manufacturing method, and electronic device manufacturing method Download PDF

Info

Publication number
JP7166464B2
JP7166464B2 JP2021536618A JP2021536618A JP7166464B2 JP 7166464 B2 JP7166464 B2 JP 7166464B2 JP 2021536618 A JP2021536618 A JP 2021536618A JP 2021536618 A JP2021536618 A JP 2021536618A JP 7166464 B2 JP7166464 B2 JP 7166464B2
Authority
JP
Japan
Prior art keywords
electrode
joint
chip component
joint portion
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021536618A
Other languages
Japanese (ja)
Other versions
JPWO2021019867A1 (en
JPWO2021019867A5 (en
Inventor
剛 田邊
徹也 川添
拓也 岡本
佳洋 柴田
俊介 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021019867A1 publication Critical patent/JPWO2021019867A1/ja
Publication of JPWO2021019867A5 publication Critical patent/JPWO2021019867A5/ja
Application granted granted Critical
Publication of JP7166464B2 publication Critical patent/JP7166464B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H01C1/142Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H01C1/148Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/328Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Details Of Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本開示は、チップ部品、チップ部品の製造方法、および電子機器の製造方法に関する。 TECHNICAL FIELD The present disclosure relates to a chip component, a method of manufacturing a chip component, and a method of manufacturing an electronic device.

電子機器に対し小型化および高機能化が求められている。これに伴い、電子機器においてプリント配線板にはんだ付け実装される電子部品に対しても小型化が求められている。小型化された電子部品は、比較的高密度に実装される。 Electronic devices are required to be smaller and have higher functionality. Along with this, there is a demand for miniaturization of electronic components that are soldered and mounted on printed wiring boards in electronic equipment. Miniaturized electronic components are relatively densely mounted.

実開昭62-058030号公報には、小型化された電子部品をプリント配線板に実装する方法として、電子部品の各電極部に予めはんだ付けを行ってはんだ付け部分を形成し、プリント配線板の各電極部上に各はんだ付け部分を配置し、さらに各はんだ付け部分を遠赤外線炉にて溶融する方法が開示されている。 In Japanese Utility Model Laid-Open No. 62-058030, as a method of mounting miniaturized electronic components on a printed wiring board, each electrode portion of the electronic component is preliminarily soldered to form a soldered portion, and a printed wiring board is provided. Disclosed is a method of disposing each soldering portion on each electrode portion of the and melting each soldering portion in a far-infrared furnace.

実開昭62-058030号公報Japanese Utility Model Laid-Open No. 62-058030

しかしながら、上述した従来の実装方法により小型化された電子部品をプリント配線板に実装する場合、電子部品とプリント配線板とのはんだ接合部の接合不良の発生を抑制することは困難である。 However, when a miniaturized electronic component is mounted on a printed wiring board by the conventional mounting method described above, it is difficult to suppress the occurrence of defective solder joints between the electronic component and the printed wiring board.

具体的には、上述した従来の実装方法では、各はんだ付け部分が各電極部に対するはんだ付けにより形成されるため、1つの電子部品に形成された各はんだ付け部分の形状を均一化することが困難である。そのため、プリント配線板の各電極部上に各はんだ付け部分を配置した状態において各はんだ付け部分とプリント配線板の各電極部との接触状態が不均一になり、各はんだ付け部分が溶融するタイミングも不均一となる。この場合、電子部品とプリント配線板とのはんだ接合部に、プリント配線板に対する電子部品の位置のずれおよびいわゆるチップ立ちなどの接合不良が生じやすい。 Specifically, in the conventional mounting method described above, each soldered portion is formed by soldering to each electrode portion, so that the shape of each soldered portion formed on one electronic component can be made uniform. Have difficulty. Therefore, when each soldered portion is arranged on each electrode portion of the printed wiring board, the contact state between each soldered portion and each electrode portion of the printed wiring board becomes uneven, and the timing of each soldered portion melting. is also uneven. In this case, at the solder joints between the electronic component and the printed wiring board, misalignment of the electronic component with respect to the printed wiring board and joint failure such as so-called chip stand-up are likely to occur.

本開示の主たる目的は、従来の実装方法に用いられるチップ部品と比べて、電子部品とプリント配線板とのはんだ接合部の接合不良の発生を抑制できるチップ部品およびその製造方法を提供することにある。 A main object of the present disclosure is to provide a chip component and a method of manufacturing the same that can suppress the occurrence of defective joints between an electronic component and a printed wiring board compared to chip components used in conventional mounting methods. be.

本開示の他の目的は、従来の実装方法と比べて、電子部品とプリント配線板とのはんだ接合部の接合不良の発生を抑制できる電気機器の製造方法を提供することにある。 Another object of the present disclosure is to provide a method of manufacturing an electric device that can suppress the occurrence of defective solder joints between an electronic component and a printed wiring board as compared with conventional mounting methods.

本開示に係るチップ部品は、第1電極と、第1方向において第1電極と間隔を隔てて配置された第2電極とを含む電子部品と、第1電極に接合された第1接合部と、第2電極に接合された第2接合部とを備える。第1接合部および第2接合部を構成する材料は、はんだを含む。第1接合部は、第1方向と交差する第2方向において第1電極に対して突出している第1突出部分を有している。第2接合部は、第2方向において第2電極に対して突出している第2突出部分を有している。 A chip component according to the present disclosure includes an electronic component including a first electrode, a second electrode spaced apart from the first electrode in the first direction, and a first joint joined to the first electrode. , and a second joint joined to the second electrode. The material forming the first joint and the second joint includes solder. The first joint has a first protruding portion that protrudes with respect to the first electrode in a second direction that intersects with the first direction. The second joint has a second protruding portion that protrudes with respect to the second electrode in the second direction.

本開示によれば、従来の実装方法に用いられるチップ部品と比べて、電子部品とプリント配線板とのはんだ接合部の接合不良の発生を抑制できるチップ部品およびその製造方法を提供することができ、また従来の実装方法と比べて、電子部品とプリント配線板とのはんだ接合部の接合不良の発生を抑制できる電気機器の製造方法を提供することができる。 Advantageous Effects of Invention According to the present disclosure, it is possible to provide a chip component and a method of manufacturing the same that can suppress the occurrence of defective joints between an electronic component and a printed wiring board compared to chip components used in conventional mounting methods. Also, it is possible to provide a method of manufacturing an electric device that can suppress the occurrence of defective joints between an electronic component and a printed wiring board, as compared with the conventional mounting method.

実施の形態1に係るチップ部品を示す斜視図である。1 is a perspective view showing a chip component according to Embodiment 1; FIG. 図1に示されるチップ部品の断面図である。FIG. 2 is a cross-sectional view of the chip component shown in FIG. 1; 図1に示されるチップ部品の製造方法の一工程を示す断面図である。FIG. 2 is a cross-sectional view showing one step of a method of manufacturing the chip component shown in FIG. 1; 図1に示されるチップ部品の製造方法の、図3に示される工程後の一工程を示す断面図である。4 is a cross-sectional view showing a step after the step shown in FIG. 3 in the method of manufacturing the chip component shown in FIG. 1; FIG. 図1に示されるチップ部品の製造方法の、図4に示される工程後の一工程を示す断面図である。5 is a cross-sectional view showing a step after the step shown in FIG. 4 in the method of manufacturing the chip component shown in FIG. 1; FIG. 図1に示されるチップ部品の製造方法の、図5に示される工程後の一工程を示す断面図である。6 is a cross-sectional view showing a step after the step shown in FIG. 5 in the method of manufacturing the chip component shown in FIG. 1; FIG. 図1に示されるチップ部品の製造方法の、図6に示される工程後の一工程を示す断面図である。7 is a cross-sectional view showing a step after the step shown in FIG. 6 in the method of manufacturing the chip component shown in FIG. 1; FIG. 実施の形態1に係る電子機器を示す断面図である。1 is a cross-sectional view showing an electronic device according to Embodiment 1; FIG. 図8に示される電子機器の製造方法の一工程を示す断面図である。FIG. 9 is a cross-sectional view showing one step of a method of manufacturing the electronic device shown in FIG. 8; 図8に示される電子機器の製造方法の、図9に示される工程後の一工程を示す断面図である。9. It is sectional drawing which shows one process after the process shown by FIG. 9 of the manufacturing method of the electronic device shown by FIG. 図8に示される電子機器の製造方法の、図10に示される工程後の一工程を示す断面図である。11 is a cross-sectional view showing a step after the step shown in FIG. 10 in the method of manufacturing the electronic device shown in FIG. 8; FIG. 実施の形態2に係るチップ部品を示す断面図である。FIG. 8 is a cross-sectional view showing a chip component according to Embodiment 2; 図12に示されるチップ部品の製造方法の一工程を示す断面図である。FIG. 13 is a cross-sectional view showing one step of a method of manufacturing the chip component shown in FIG. 12; 図12に示されるチップ部品の製造方法の、図13に示される工程後の一工程を示す断面図である。14 is a cross-sectional view showing a step after the step shown in FIG. 13 in the method of manufacturing the chip component shown in FIG. 12; FIG. 図12に示されるチップ部品の製造方法の、図14に示される工程後の一工程を示す断面図である。15 is a cross-sectional view showing a step after the step shown in FIG. 14 in the method of manufacturing the chip component shown in FIG. 12; FIG. 図12に示されるチップ部品の製造方法の変形例を示す断面図である。13 is a cross-sectional view showing a modification of the manufacturing method of the chip component shown in FIG. 12; FIG. 実施の形態3に係るチップ部品を示す断面図である。FIG. 11 is a cross-sectional view showing a chip component according to Embodiment 3; 図17に示されるチップ部品の製造方法の一工程を示す断面図である。FIG. 18 is a cross-sectional view showing one step of a method of manufacturing the chip component shown in FIG. 17; 図17に示されるチップ部品の製造方法の、図19に示される工程後の一工程を示す断面図である。FIG. 20 is a cross-sectional view showing a step after the step shown in FIG. 19 in the method of manufacturing the chip component shown in FIG. 17; 図18に示されるチップ部品の製造方法の、図20に示される工程後の一工程を示す断面図である。21 is a cross-sectional view showing a step after the step shown in FIG. 20 in the method of manufacturing the chip component shown in FIG. 18; FIG. 実施の形態4に係るチップ部品を示す断面図である。FIG. 11 is a cross-sectional view showing a chip component according to Embodiment 4; 実施の形態1に係るチップ部品の変形例を示す断面図である。FIG. 4 is a cross-sectional view showing a modification of the chip component according to Embodiment 1; 実施の形態1に係るチップ部品の他の変形例を示す断面図である。FIG. 8 is a cross-sectional view showing another modification of the chip component according to the first embodiment; 実施の形態5に係るチップ部品を示す断面図である。FIG. 11 is a cross-sectional view showing a chip component according to Embodiment 5; 図24に示されるチップ部品の上面図である。25 is a top view of the chip part shown in FIG. 24; FIG. 図24に示される電子機器の製造方法の一工程を示す断面図である。FIG. 25 is a cross-sectional view showing one step of a method for manufacturing the electronic device shown in FIG. 24; 図24に示されるチップ部品の製造方法の、図26に示される工程後の一工程を示す断面図である。FIG. 27 is a cross-sectional view showing a step after the step shown in FIG. 26 in the method of manufacturing the chip component shown in FIG. 24; 図24に示されるチップ部品の製造方法の、図27に示される工程後の一工程を示す断面図である。FIG. 28 is a cross-sectional view showing a step after the step shown in FIG. 27 in the method of manufacturing the chip component shown in FIG. 24; 実施の形態5に係る電子機器を示す断面図である。FIG. 12 is a cross-sectional view showing an electronic device according to Embodiment 5; 実施の形態5に係る電子機器の比較例を示す断面図である。FIG. 11 is a cross-sectional view showing a comparative example of an electronic device according to Embodiment 5; 実施の形態5に係る電子機器の他の比較例を示す断面図である。FIG. 12 is a cross-sectional view showing another comparative example of the electronic device according to the fifth embodiment;

以下、図面を参照して、本開示の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。 Embodiments of the present disclosure will be described below with reference to the drawings. In the drawings below, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.

実施の形態1.
<チップ部品の構成>
図1および図2に示されるように、実施の形態1に係るチップ部品1は、電子部品10と、第1接合部21および第2接合部22とを備え、これらが一体として構成された部品である。
Embodiment 1.
<Configuration of chip parts>
As shown in FIGS. 1 and 2, the chip component 1 according to the first embodiment includes an electronic component 10, and a first joint portion 21 and a second joint portion 22, which are integrally configured. is.

電子部品10は、第1電極11、第2電極12、および非電極部13を含む。第1電極11および第2電極12は、第1方向Aにおいて互いに間隔を隔てて配置されている。第1電極11および第2電極12は、例えば電子部品10の第1方向Aの両端部を成している。第1電極11および第2電極12を構成する材料は、導電性材料であり、例えば銅(Cu)を含む。非電極部13を構成する材料は、例えば第1電極11および第2電極12を構成する材料よりも導電率が低い材料である。 Electronic component 10 includes first electrode 11 , second electrode 12 , and non-electrode portion 13 . The first electrode 11 and the second electrode 12 are spaced apart from each other in the first direction A. As shown in FIG. The first electrode 11 and the second electrode 12 form both ends of the electronic component 10 in the first direction A, for example. A material forming the first electrode 11 and the second electrode 12 is a conductive material, and includes copper (Cu), for example. The material forming the non-electrode portion 13 is, for example, a material having lower conductivity than the material forming the first electrode 11 and the second electrode 12 .

第1電極11は、第2方向Bを向いており、第1方向Aおよび第3方向Cに沿って延在する第1面11Aと、第1方向Aを向いており、第2方向Bおよび第3方向Cに沿って延在する第2面11Bとを有している。第2方向Bは、第1方向Aと交差する方向であり、第3方向Cは第1方向Aおよび第2方向Bと交差する方向である。第1方向A,第2方向B、および第3方向Cは、例えば互いに直交している。第2方向Bは、例えば上下方向である。 The first electrode 11 faces the second direction B, faces the first surface 11A extending along the first direction A and the third direction C, and faces the first direction A, faces the second direction B and and a second surface 11B extending along the third direction C. A second direction B is a direction crossing the first direction A, and a third direction C is a direction crossing the first direction A and the second direction B. As shown in FIG. The first direction A, the second direction B, and the third direction C are orthogonal to each other, for example. The second direction B is, for example, the vertical direction.

第2電極12は、第2方向Bを向いており、第1方向Aおよび第3方向Cに沿って延在する第3面12Aと、第1方向Aを向いており、第2方向Bおよび第3方向Cに沿って延在する第4面12Bとを有している。第3面12Aは、例えば第1面11Aと同一平面上に配置されている。第4面12Bは、第1方向Aにおいて、第2面11Bとは反対側を向いている。 The second electrode 12 faces the second direction B and faces the third surface 12A extending along the first direction A and the third direction C. The second electrode 12 faces the first direction A and faces the second direction B and and a fourth surface 12B extending along the third direction C. 12 A of 3rd surfaces are arrange|positioned on the same plane as 11 A of 1st surfaces, for example. The fourth surface 12B faces in the first direction A opposite to the second surface 11B.

電子部品10は、上記構成を備える表面実装型電子部品である限りにおいて任意の構成を備えていればよいが、例えばセラミックコンデンサである。この場合、非電極部13を構成する材料は、セラミック誘電体であり、例えばチタン酸バリウム(BaTiO3)、チタン酸カルシウム(CaTiO3)、チタン酸ストロンチウム(SrTiO3)、およびジルコン酸カルシウム(CaZrO3)の少なくともいずれかを含む。なお、電子部品10は、抵抗器として構成されていてもよい。The electronic component 10 may have any configuration as long as it is a surface-mounted electronic component having the above configuration. For example, the electronic component 10 is a ceramic capacitor. In this case, the material constituting the non-electrode portion 13 is a ceramic dielectric, such as barium titanate (BaTiO 3 ), calcium titanate (CaTiO 3 ), strontium titanate (SrTiO 3 ), and calcium zirconate (CaZrO 3 ). 3 ) includes at least one of Note that the electronic component 10 may be configured as a resistor.

第1接合部21は、第1電極11に接合されている。第1接合部21は、第1面11Aおよび第2面11Bの少なくとも一部に接合されている。第1接合部21は、例えば第1面11Aの全体および第2面11Bの一部に接合されている。第1接合部21を構成する材料は、はんだを含む。 The first joint portion 21 is joined to the first electrode 11 . The first joint portion 21 is joined to at least a portion of the first surface 11A and the second surface 11B. The first joint portion 21 is joined to, for example, the entire first surface 11A and part of the second surface 11B. The material forming the first joint portion 21 includes solder.

第1接合部21は、第2方向Bにおいて第1電極11の第1面11Aに対して突出している第1突出部分21Aを有している。第1突出部分21Aは、第2方向Bにおいて第1電極11と重なる領域に配置されている第1部分21Cと、第2方向Bにおいて第1電極11と重ならない領域に配置されており、かつ第1方向Aにおいて第1電極11の第2面11Bに対して突出している第2部分21Dとを有している。第1部分21Cおよび第2部分21Dは、互いに接続されており、一体として構成されている。 The first joint portion 21 has a first protruding portion 21A that protrudes in the second direction B with respect to the first surface 11A of the first electrode 11 . The first protruding portion 21A is arranged in a first portion 21C arranged in a region overlapping the first electrode 11 in the second direction B and in a region not overlapping the first electrode 11 in the second direction B, and and a second portion 21D protruding in the first direction A with respect to the second surface 11B of the first electrode 11 . The first portion 21C and the second portion 21D are connected to each other and integrally configured.

第1接合部21は、例えば、第2方向Bにおいて第1電極11に対して突出していない部分、言い換えると第1方向Aにおいて第1電極11と重なるように配置されている第3部分21Bをさらに有している。第3部分21Bは、第1方向Aにおいて第1電極11の第2面11Bに対して突出している。第1突出部分21Aおよび第3部分21Bは、互いに接続されており、一体として構成されている。第3部分21Bは、例えば第2方向Bにおいて第2面11Bの中心よりも第1面11A側に位置する領域と接合している。 The first joint portion 21 includes, for example, a portion that does not protrude with respect to the first electrode 11 in the second direction B, in other words, a third portion 21B that is arranged so as to overlap the first electrode 11 in the first direction A. have more. The third portion 21B protrudes in the first direction A with respect to the second surface 11B of the first electrode 11 . The first protruding portion 21A and the third portion 21B are connected to each other and integrally configured. The third portion 21B is joined to a region positioned closer to the first surface 11A than the center of the second surface 11B in the second direction B, for example.

第2方向Bにおいて第1面11Aからの距離が最も長い第1接合部21の頂部21Tは、第1突出部分21Aに含まれている。例えば、上記頂部21Tは、第1突出部分21Aの上記第1部分21Cに含まれている。 A top portion 21T of the first joint portion 21, which is the longest from the first surface 11A in the second direction B, is included in the first projecting portion 21A. For example, the top portion 21T is included in the first portion 21C of the first projecting portion 21A.

第3方向Cから視て、第1突出部分21Aの最外周面は、曲面である。第1突出部分21Aが第1方向Aおよび第3方向Cに沿って延びる平面上に配置されたとき、第1突出部分21Aの頂部21Tは上記平面と線接触するように形成されている。第1突出部分21Aにおいて上記平面と線接触する。第1突出部分21Aは、第3方向Cに沿って延びる円柱体の一部として構成されている。 When viewed from the third direction C, the outermost peripheral surface of the first projecting portion 21A is a curved surface. When the first protruding portion 21A is arranged on a plane extending along the first direction A and the third direction C, the top portion 21T of the first protruding portion 21A is formed in line contact with the plane. The first projecting portion 21A is in line contact with the plane. The first protruding portion 21A is configured as part of a cylindrical body extending along the third direction C. As shown in FIG.

第2接合部22は、第2電極12に接合されている。第2接合部22は、第3面12Aおよび第4面12Bの少なくとも一部に接合されている。第2接合部22は、例えば第3面12Aの全体および第4面12Bの一部に接合されている。第2接合部22を構成する材料は、はんだを含む。 The second joint portion 22 is joined to the second electrode 12 . The second joint portion 22 is joined to at least part of the third surface 12A and the fourth surface 12B. The second joint portion 22 is joined to, for example, the entire third surface 12A and part of the fourth surface 12B. The material forming the second joint portion 22 includes solder.

第2接合部22は、第2方向Bにおいて第2電極12の第3面12Aに対して突出している第2突出部分22Aを有している。第2突出部分22Aは、第2方向Bにおいて第2電極12と重なる領域に配置されている第4部分22Cと、第2方向Bにおいて第2電極12と重ならない領域に配置されており、かつ第1方向Aにおいて第2電極12の第4面12Bに対して突出している第5部分22Dとを有している。第4部分22Cおよび第5部分22Dは、互いに接続されており、一体として構成されている。 The second joint portion 22 has a second protruding portion 22A that protrudes in the second direction B with respect to the third surface 12A of the second electrode 12 . The second protruding portion 22A is arranged in a fourth portion 22C arranged in a region overlapping the second electrode 12 in the second direction B and in a region not overlapping the second electrode 12 in the second direction B, and and a fifth portion 22D protruding in the first direction A with respect to the fourth surface 12B of the second electrode 12 . The fourth portion 22C and the fifth portion 22D are connected to each other and integrally configured.

第2接合部22は、例えば、第2方向Bにおいて第2電極12に対して突出していない部分、言い換えると第1方向Aにおいて第2電極12と重なるように配置されている第6部分22Bをさらに有している。第6部分22Bは、第1方向Aにおいて第2電極12の第4面12Bに対して突出している。第2突出部分22Aおよび第6部分22Bは、互いに接続されており、一体として構成されている。第6部分22Bは、例えば第2方向Bにおいて第4面12Bの中心よりも第3面12A側に位置する領域と接合している。 The second joint portion 22 includes, for example, a portion that does not protrude with respect to the second electrode 12 in the second direction B, in other words, a sixth portion 22B that is arranged so as to overlap the second electrode 12 in the first direction A. have more. The sixth portion 22B protrudes in the first direction A with respect to the fourth surface 12B of the second electrode 12 . The second protruding portion 22A and the sixth portion 22B are connected to each other and integrally constructed. The sixth portion 22B is joined to a region located closer to the third surface 12A than the center of the fourth surface 12B in the second direction B, for example.

第2方向Bにおいて第3面12Aからの距離が最も長い第2接合部22の頂部22Tは、第2突出部分22Aに含まれている。例えば、上記頂部22Tは、第2突出部分22Aの上記第4部分22Cに含まれている。 A top portion 22T of the second joint portion 22 that is the longest from the third surface 12A in the second direction B is included in the second projecting portion 22A. For example, the top portion 22T is included in the fourth portion 22C of the second projecting portion 22A.

第3方向Cから視て、第2突出部分22Aの最外周面は、曲面である。第2突出部分22Aが第1方向Aおよび第3方向Cに沿って延びる平面上に配置されたとき、第2突出部分22Aの頂部22Tは上記平面と線接触するように形成されている。第2突出部分22Aは、第3方向Cに沿って延びる円柱体の一部として構成されている。 When viewed from the third direction C, the outermost peripheral surface of the second projecting portion 22A is a curved surface. When the second protruding portion 22A is arranged on a plane extending along the first direction A and the third direction C, the top portion 22T of the second protruding portion 22A is formed in line contact with the plane. 22 A of 2nd protrusion parts are comprised as some cylinders extended along the 3rd direction C. As shown in FIG.

図2に示されるように、第3方向Cから視て、第1電極11の第1面11Aに対する第1突出部分21Aの第2方向Bの高さh1は、第2電極12の第3面12Aに対する第2突出部分22Aの第2方向Bの高さh2と等しい。 As shown in FIG. 2, when viewed from the third direction C, the height h1 in the second direction B of the first projecting portion 21A with respect to the first surface 11A of the first electrode 11 is equal to the third surface of the second electrode 12. It is equal to the height h2 in the second direction B of the second projecting portion 22A with respect to 12A.

図2に示されるように、第1突出部分21Aの頂部21Tと第2突出部分22Aの頂部22Tとの間の第1方向Aの距離L1は、第1電極11と第2電極12との間の第1方向Aの最短距離L2、言い換えると非電極部13の第1方向Aの幅、以上である。上記距離L1は、第1電極11と第2電極12との間の第1方向Aの最長距離L3、言い換えると第1電極11の第2面11Bと第2電極12の第4面12Bとの間の第1方向Aの最短距離、以下である。異なる観点から言えば、頂部21Tは第2方向Bにおいて第1電極11の第1面11Aと重なっており、頂部22Tは第2方向Bにおいて第2電極12の第3面12Aと重なっている。 As shown in FIG. 2, the distance L1 in the first direction A between the top portion 21T of the first projecting portion 21A and the top portion 22T of the second projecting portion 22A is the distance between the first electrode 11 and the second electrode 12. In other words, the width of the non-electrode portion 13 in the first direction A is equal to or greater than the shortest distance L2 in the first direction A. The distance L1 is the longest distance L3 in the first direction A between the first electrode 11 and the second electrode 12, in other words, the distance between the second surface 11B of the first electrode 11 and the fourth surface 12B of the second electrode 12. The shortest distance in the first direction A between: From a different point of view, the top portion 21T overlaps the first surface 11A of the first electrode 11 in the second direction B, and the top portion 22T overlaps the third surface 12A of the second electrode 12 in the second direction B.

図2に示されるように、第3方向Cから視て、第1接合部21および第2接合部22は、第1方向Aにおける第1電極11と第2電極12との間の中心を通り第2方向Bに沿って延びる中心線CLに対し、対称に形成されている。第3方向Cから視て、第1接合部21および第2接合部22の外形線は、例えば略円弧状に形成されている。 As shown in FIG. 2, when viewed from the third direction C, the first joint 21 and the second joint 22 pass through the center between the first electrode 11 and the second electrode 12 in the first direction A. It is formed symmetrically with respect to the center line CL extending along the second direction B. When viewed from the third direction C, outlines of the first joint portion 21 and the second joint portion 22 are formed, for example, in a substantially arc shape.

チップ部品1の第3方向Cに垂直な断面形状は、例えば第3方向Cの断面の位置によらず一定である。 The cross-sectional shape of the chip component 1 perpendicular to the third direction C is constant regardless of the position of the cross section in the third direction C, for example.

第1接合部21および第2接合部22を構成する材料は、例えば鉛フリーはんだである。第1接合部21および第2接合部22を構成する材料は、例えばスズ(Sn)、銀(Ag)、および銅(Cu)を含み、これらの合金組成は例えばSn-3.0%Ag-0.5%Cuである。なお、第1接合部21および第2接合部22を構成する材料は、任意のはんだ材料であればよく、例えばAg、Cu、ビスマス(Bi)、インジウム(In)、アンチモン(Sb)、および鉛(Pb)の少なくともいずれかがSnに添加されたはんだ材料であってもよい。第1接合部21および第2接合部22は、例えば上記はんだ材料とフラックスとの混合物が溶融された後、冷却されることによって形成されている(詳細は後述する)。 The material forming the first joint portion 21 and the second joint portion 22 is, for example, lead-free solder. Materials forming the first joint portion 21 and the second joint portion 22 include, for example, tin (Sn), silver (Ag), and copper (Cu), and the alloy composition thereof is, for example, Sn-3.0% Ag- 0.5% Cu. Any solder material may be used as a material for forming the first joint portion 21 and the second joint portion 22. For example, Ag, Cu, bismuth (Bi), indium (In), antimony (Sb), and lead A solder material in which at least one of (Pb) is added to Sn may be used. The first joint portion 21 and the second joint portion 22 are formed by, for example, melting a mixture of the solder material and the flux and then cooling the mixture (details will be described later).

電子部品10のサイズは、特に制限されるものではないが、例えば0603(第1方向Aの長さ(上記距離L3)が0.6mmかつ第3方向Cの長さが0.3mm)、0201(第1方向Aの長さが0.2mmかつ第3方向Cの長さが0.1mm)、1005(第1方向Aの長さが1.0mmかつ第3方向Cの長さが0.5mm)、または1608(第1方向Aの長さが1.6mmかつ第3方向Cの長さが0.8mm)である。 The size of the electronic component 10 is not particularly limited. (the length in the first direction A is 0.2 mm and the length in the third direction C is 0.1 mm), 1005 (the length in the first direction A is 1.0 mm and the length in the third direction C is 0.1 mm). 5 mm), or 1608 (the length in the first direction A is 1.6 mm and the length in the third direction C is 0.8 mm).

<チップ部品の製造方法>
図1および図2に示されるチップ部品1は、図3~図7に示されるチップ部品の製造方法により製造される。図3~図7に示されるチップ部品の製造方法では、第1接合部21および第2接合部22が金型101およびマスク102を用いたスクリーン印刷により形成される。本製造方法では、電子部品10の第2方向Bが上下方向とされ、電子部品10の第1方向Aおよび第3方向Cが上下方向と交差する方向とされる。
<Manufacturing method of chip parts>
The chip component 1 shown in FIGS. 1 and 2 is manufactured by the chip component manufacturing method shown in FIGS. 3 to 7, the first joint portion 21 and the second joint portion 22 are formed by screen printing using a mold 101 and a mask 102. As shown in FIGS. In this manufacturing method, the second direction B of the electronic component 10 is the vertical direction, and the first direction A and the third direction C of the electronic component 10 are directions that intersect the vertical direction.

まず、図3に示される金型101およびマスク102とが準備される(第1工程)。金型101は、上面101Aを有している。上面101Aは、上下方向と交差する方向に沿って延びる平面である。以下では、金型101の構造についても、電子部品10が金型101上に配置される第4工程および第5工程(詳細は後述する)における電子部品10の第1方向A,第2方向B、および第3方向Cを用いて説明する。 First, a mold 101 and a mask 102 shown in FIG. 3 are prepared (first step). The mold 101 has an upper surface 101A. The upper surface 101A is a plane extending along a direction intersecting the vertical direction. In the following, the structure of the mold 101 will also be described. , and the third direction C will be described.

金型101には、上面101Aに対して凹んでいる第1凹部201および第2凹部202が形成されている。金型101の第1凹部201および第2凹部202は、後述する接合材料をチップ部品1の第1接合部21および第2接合部22に成形するためのものである。第1凹部201および第2凹部202は、第1方向Aにおいて互いに間隔を隔てて配置されている。第1凹部201の深さは、チップ部品1の第1接合部21の上記高さh1に等しい。第2凹部202の深さは、チップ部品1の第2接合部22の上記高さh2に等しい。第1凹部201および第2凹部202の第3方向Cの長さは、例えば第1電極11および第2電極12の第3方向Cの長さに等しい。第1凹部201の深さは第2凹部202の深さに等しい。第1凹部201および第2凹部202は、第1方向Aにおける第1凹部201と第2凹部202との間の中心を通り第2方向Bに沿って延びる中心線CL2に対し、対称に形成されている。第1方向Aにおける第1凹部201の中心と第2凹部202の中心との間の第1方向Aの長さは、チップ部品1における上記距離L1に等しい。 The mold 101 is formed with a first concave portion 201 and a second concave portion 202 that are concave with respect to the upper surface 101A. The first concave portion 201 and the second concave portion 202 of the mold 101 are for forming a bonding material, which will be described later, on the first bonding portion 21 and the second bonding portion 22 of the chip component 1 . The first recess 201 and the second recess 202 are spaced apart from each other in the first direction A. As shown in FIG. The depth of the first concave portion 201 is equal to the height h1 of the first joint portion 21 of the chip component 1 . The depth of the second concave portion 202 is equal to the height h2 of the second joint portion 22 of the chip component 1 . The lengths of the first recess 201 and the second recess 202 in the third direction C are equal to the lengths of the first electrode 11 and the second electrode 12 in the third direction C, for example. The depth of the first recess 201 is equal to the depth of the second recess 202 . The first recess 201 and the second recess 202 are formed symmetrically with respect to a center line CL2 extending along the second direction B passing through the center between the first recess 201 and the second recess 202 in the first direction A. ing. The length in the first direction A between the center of the first recess 201 and the center of the second recess 202 in the first direction A is equal to the distance L1 in the chip component 1 .

マスク102は、金型101の上面101Aと接触している下面102Aと、下面102Aとは反対側に位置する上面102Bとを有している。下面102Aおよび上面102Bは、第1方向Aおよび第3方向Cに沿って延びる平面である。マスク102には、下面102Aから上面102Bに達する第1貫通孔203および第2貫通孔204が形成されている。第1貫通孔203は、第2方向Bにおいて第1凹部201と連なるように形成されている。第2貫通孔204は、第2方向Bにおいて第2凹部202と連なるように形成されている。第1方向Aにおいて、第1貫通孔203の幅は、例えば第1凹部201の幅に等しい。第1方向Aにおいて、第2貫通孔204の幅は、例えば第2凹部202の幅に等しい。第1貫通孔203および第2貫通孔204の第3方向Cの幅は、例えば第1電極11および第2電極12の第3方向Cの長さに等しい。第1貫通孔203および第2貫通孔204は、上記中心線CL2に対し、対称に形成されている。 The mask 102 has a lower surface 102A in contact with the upper surface 101A of the mold 101 and an upper surface 102B located on the opposite side of the lower surface 102A. The lower surface 102A and the upper surface 102B are planes extending along the first direction A and the third direction C, respectively. The mask 102 is formed with a first through hole 203 and a second through hole 204 extending from the lower surface 102A to the upper surface 102B. The first through hole 203 is formed so as to be continuous with the first concave portion 201 in the second direction B. As shown in FIG. The second through hole 204 is formed so as to be continuous with the second concave portion 202 in the second direction B. As shown in FIG. In the first direction A, the width of the first through hole 203 is equal to the width of the first recess 201, for example. In the first direction A, the width of the second through hole 204 is equal to the width of the second recess 202, for example. The width of the first through hole 203 and the second through hole 204 in the third direction C is equal to the length of the first electrode 11 and the second electrode 12 in the third direction C, for example. The first through hole 203 and the second through hole 204 are formed symmetrically with respect to the centerline CL2.

マスク102を構成する材料は、例えばステンレス(SUS)を含む。言い換えると、マスク102は、例えばメタルマスクである。マスク102の厚み、言い換えると第1貫通孔203および第2貫通孔204の各々の第2方向Bの長さは、例えば100μmである。 A material forming the mask 102 includes, for example, stainless steel (SUS). In other words, the mask 102 is, for example, a metal mask. The thickness of the mask 102, in other words, the length in the second direction B of each of the first through holes 203 and the second through holes 204 is 100 μm, for example.

次に、図4に示されるように、第1接合部21となるべき接合材料23(第1接合材料)がスクリーン印刷により第1凹部201および第1貫通孔203の内部に供給される。さらに、第2接合部22となるべき接合材料24(第2接合材料)がスクリーン印刷により第2凹部202および第2貫通孔204の内部に供給される(第2工程)。接合材料23は、第1凹部201および第1貫通孔203の内部に隙間無く充填される。接合材料24は、第2凹部202および第2貫通孔204の内部に隙間無く充填される。接合材料23,24の各上面は、例えばマスク102の上面102Bと同一平面を成している。 Next, as shown in FIG. 4, a bonding material 23 (first bonding material) to be the first bonding portion 21 is supplied to the inside of the first recess 201 and the first through hole 203 by screen printing. Further, a bonding material 24 (second bonding material) to be the second bonding portion 22 is supplied to the inside of the second recess 202 and the second through hole 204 by screen printing (second step). The bonding material 23 fills the interiors of the first recesses 201 and the first through holes 203 without gaps. The bonding material 24 fills the insides of the second recesses 202 and the second through holes 204 without gaps. Each upper surface of the bonding materials 23 and 24 is flush with the upper surface 102B of the mask 102, for example.

接合材料23は、例えば複数のはんだボール25と、フラックス26との混合物である。接合材料24は、例えば複数のはんだボール27と、フラックス28との混合物である。はんだボール25,27を構成する材料は、例えば鉛フリーはんだである。はんだボール25,27を構成する材料は、例えばSn、Ag、およびCuを含み、これらの合金組成は例えばSn-3.0%Ag-0.5%Cuである。各はんだボール25,27の外径は、例えば30μmである。各はんだボール25の体積の和は、第1凹部201の容積よりも大きい。各はんだボール27の体積の和は、第2凹部202の容積よりも大きい。フラックス26,28を構成する材料は、ロジンを含む。フラックス36,28は、複数のはんだボール25,27間の隙間を埋めている。 The bonding material 23 is, for example, a mixture of solder balls 25 and flux 26 . The bonding material 24 is, for example, a mixture of solder balls 27 and flux 28 . The material forming the solder balls 25 and 27 is, for example, lead-free solder. The material forming the solder balls 25, 27 includes, for example, Sn, Ag, and Cu, and their alloy composition is, for example, Sn-3.0% Ag-0.5% Cu. The outer diameter of each solder ball 25, 27 is, for example, 30 μm. The sum of the volumes of the solder balls 25 is greater than the volume of the first recesses 201 . The sum of the volumes of the solder balls 27 is greater than the volume of the second recesses 202 . The material forming the fluxes 26, 28 contains rosin. Fluxes 36 and 28 fill the gaps between solder balls 25 and 27 .

次に、図5に示されるように、マスク102が金型101から引き離される。接合材料23,24は、金型101に対して第2方向Bに突出している。金型101に対する接合材料23の第2方向Bの高さは、金型101に対する接合材料24の第2方向Bの高さに等しい。 The mask 102 is then pulled away from the mold 101, as shown in FIG. The bonding materials 23 , 24 protrude in the second direction B with respect to the mold 101 . The height of the bonding material 23 in the second direction B with respect to the mold 101 is equal to the height of the bonding material 24 in the second direction B with respect to the mold 101 .

次に、図6に示されるように、電子部品10が準備される(第3工程)。次に、図6に示されるように、電子部品10が金型101の上面101A上に配置される(第4工程)。電子部品10は、第3方向Cから視て電子部品10の上記中心線CLが金型101の上記中心線CL2と重なるように、金型101および接合材料23,24に対して位置決めされる。 Next, as shown in FIG. 6, electronic component 10 is prepared (third step). Next, as shown in FIG. 6, electronic component 10 is placed on upper surface 101A of mold 101 (fourth step). Electronic component 10 is positioned with respect to mold 101 and bonding materials 23 and 24 such that center line CL of electronic component 10 overlaps center line CL2 of mold 101 when viewed from third direction C. FIG.

電子部品10の第1電極11は、第1方向Aにおいて第2凹部202側に位置する第1凹部201の一部上に配置される。言い換えると、図6に示される状態において、接合材料23は、第1方向Aにおいて第2面11Bよりも電子部品10の内側に配置されており第2方向Bにおいて第1電極11と重なるように配置されている部分と、第1方向Aにおいて第2面11Bよりも電子部品10の外側に配置されており第2方向Bにおいて第1電極11と重ならないように配置されている部分とを有している。 The first electrode 11 of the electronic component 10 is arranged on a portion of the first recess 201 located on the second recess 202 side in the first direction A. As shown in FIG. In other words, in the state shown in FIG. 6, the bonding material 23 is arranged inside the electronic component 10 in the first direction A relative to the second surface 11B, and overlaps the first electrode 11 in the second direction B. and a portion arranged outside the second surface 11B of the electronic component 10 in the first direction A and arranged so as not to overlap the first electrode 11 in the second direction B. is doing.

電子部品10の第2電極12は、第1方向Aにおいて第1凹部201側に位置する第2凹部202の一部上に配置される。言い換えると、図6に示される状態において、接合材料24は、第1方向Aにおいて第4面12Bよりも電子部品10の内側に配置されており第2方向Bにおいて第2電極12と重なるように配置されている部分と、第1方向Aにおいて第4面12Bよりも電子部品10の外側に配置されており第2方向Bにおいて第2電極12と重ならないように配置されている部分とを有している。 The second electrode 12 of the electronic component 10 is arranged on part of the second recess 202 located on the first recess 201 side in the first direction A. As shown in FIG. In other words, in the state shown in FIG. 6, the bonding material 24 is arranged inside the electronic component 10 relative to the fourth surface 12B in the first direction A, and overlaps the second electrode 12 in the second direction B. and a portion arranged outside the fourth surface 12B of the electronic component 10 in the first direction A and arranged so as not to overlap the second electrode 12 in the second direction B. is doing.

第1電極11の第1面11Aは、第1方向Aにおいて接合材料24側に位置する接合材料23の一部の上記上面と接触する。同時に、第2電極12の第3面12Aは、第1方向Aにおいて接合材料23側に位置する接合材料24の一部の上記上面と接触する。電子部品10の非電極部13の下面、すなわち第1電極11の第1面11Aおよび第2電極12の第3面12Aと連なる面は、マスク102の上面102Bと接触する。電子部品10の非電極部13は、第1方向Aにおいて接合材料23と接合材料24との間に配置され、かつ第2方向Bにおいて金型101の上面101Aと間隔を隔てて配置される。 The first surface 11A of the first electrode 11 contacts the upper surface of the portion of the bonding material 23 located on the bonding material 24 side in the first direction A. As shown in FIG. At the same time, the third surface 12A of the second electrode 12 contacts the upper surface of the part of the bonding material 24 located on the bonding material 23 side in the first direction A. The lower surface of non-electrode portion 13 of electronic component 10 , that is, the surface connecting first surface 11 A of first electrode 11 and third surface 12 A of second electrode 12 contacts upper surface 102 B of mask 102 . The non-electrode portion 13 of the electronic component 10 is arranged between the bonding material 23 and the bonding material 24 in the first direction A, and is spaced apart from the upper surface 101A of the mold 101 in the second direction B.

次に、接合材料23,24から、第1接合部21および第2接合部22が形成される(第5工程)。まず、接合材料23,24が加熱され、溶融する。上記加熱は、任意の方法により実施され得るが、例えば図6に示される金型101、電子部品10、および接合材料23,24の全体がリフロー炉内に投入されて加熱されることにより、実施される。加熱温度は、接合材料23,24を構成する材料の融点よりも高くかつ電子部品10が耐えられる温度であり、例えば250℃である。上記加熱により、はんだボール25,27およびフラックス26,28の全体は溶融する。これにより、電子部品10は、重力の作用を受けて、非電極部13が金型101の上面101Aに接触するまで下降する。溶融した接合材料23の一部は第1電極11の第2面11Bに濡れ広がる。溶融した接合材料24の一部は第2電極12の第4面12Bに濡れ広がる。 Next, the first joint portion 21 and the second joint portion 22 are formed from the joint materials 23 and 24 (fifth step). First, the joining materials 23, 24 are heated and melted. The heating can be performed by any method. be done. The heating temperature is higher than the melting point of the materials forming the bonding materials 23 and 24 and is a temperature that the electronic component 10 can withstand, such as 250°C. The above heating melts the solder balls 25, 27 and the fluxes 26, 28 entirely. As a result, the electronic component 10 descends under the action of gravity until the non-electrode portion 13 contacts the upper surface 101A of the mold 101 . A portion of the melted bonding material 23 wets and spreads over the second surface 11B of the first electrode 11 . A portion of the melted bonding material 24 wets and spreads on the fourth surface 12B of the second electrode 12 .

ここで、溶融前の接合材料23が、第1方向Aにおいて第2面11Bよりも電子部品10の内側に配置されており第2方向Bにおいて第1電極11と重なるように配置されている部分と、第1方向Aにおいて第2面11Bよりも電子部品10の外側に配置されており第2方向Bにおいて第1電極11と重ならないように配置されている部分とを有しているため、溶融された接合材料23は第1電極11の第2面11Bに濡れ広がりやすい。同様に、溶融前の接合材料24が、第1方向Aにおいて第4面12Bよりも電子部品10の内側に配置されており第2方向Bにおいて第2電極12と重なるように配置されている部分と、第1方向Aにおいて第4面12Bよりも電子部品10の外側に配置されており第2方向Bにおいて第2電極12と重ならないように配置されている部分とを有しているため、溶融された接合材料24は第2電極12の第4面12Bに濡れ広がりやすい。 Here, the portion where the bonding material 23 before melting is arranged inside the electronic component 10 relative to the second surface 11B in the first direction A and is arranged so as to overlap the first electrode 11 in the second direction B. and a portion that is arranged outside the second surface 11B of the electronic component 10 in the first direction A and is arranged so as not to overlap the first electrode 11 in the second direction B, The melted bonding material 23 tends to wet and spread on the second surface 11</b>B of the first electrode 11 . Similarly, the portion where the bonding material 24 before melting is arranged inside the electronic component 10 relative to the fourth surface 12B in the first direction A and overlaps the second electrode 12 in the second direction B and a portion arranged outside the electronic component 10 in the first direction A relative to the fourth surface 12B and arranged so as not to overlap the second electrode 12 in the second direction B, The melted bonding material 24 tends to wet and spread on the fourth surface 12B of the second electrode 12 .

接合材料23,24は、溶融後、冷却される。上記冷却は、任意の方法により実施され得るが、例えば金型101、電子部品10、および接合材料23,24の全体が上記リフロー炉内から取り出されることにより、実施される。これにより、図7に示されるように、電子部品10と、接合材料23から形成された第1接合部21と、接合材料24から形成された第2接合部22とを備えるチップ部品1が製造される。上記第5工程後、チップ部品1は、金型101から取り外される。 The joining materials 23, 24 are cooled after being melted. Although the cooling can be performed by any method, for example, the mold 101, the electronic component 10, and the joining materials 23 and 24 are all removed from the reflow furnace. As a result, as shown in FIG. 7, the chip component 1 including the electronic component 10, the first joint portion 21 formed from the joint material 23, and the second joint portion 22 formed from the joint material 24 is manufactured. be done. After the fifth step, chip component 1 is removed from mold 101 .

<電子機器の構成>
実施の形態1に係る電子機器3は、実施の形態1に係るチップ部品1がプリント配線板2に実装されることにより製造される。図8に示されるように、電子機器3は、電子部品10と、プリント配線板2と、第3接合部41および第4接合部42とを備える。
<Configuration of electronic device>
Electronic device 3 according to the first embodiment is manufactured by mounting chip component 1 according to the first embodiment on printed wiring board 2 . As shown in FIG. 8 , electronic device 3 includes electronic component 10 , printed wiring board 2 , third joint 41 and fourth joint 42 .

プリント配線板2は、誘電体基板と、誘電体基板の表面および内部に形成された配線パターンとを含む。誘電体基板は、上面2Aを有している。上面2Aは、第1方向Aおよび第3方向Cに沿って延びる平面である。プリント配線板2は、上面2A上に形成されており、上記配線パターンの一部を構成している第3電極31および第4電極32を含む。第3電極31および第4電極32は、第1方向Aにおいて互いに間隔を隔てて配置されている。第3電極31および第4電極32を構成する材料は、導電性材料であり、例えばCuを含む。第3電極31は、上面2Aと接触している面と、当該面とは反対側に位置する第9面31Aとを有している。第4電極32は、上面2Aと接触している面と、当該面とは反対側に位置する第10面32Aとを有している。上面2Aに対する第3電極31の第2方向Bの高さは、例えば上面2Aに対する第4電極32の第2方向Bの高さに等しい。 The printed wiring board 2 includes a dielectric substrate and wiring patterns formed on and inside the dielectric substrate. The dielectric substrate has an upper surface 2A. The upper surface 2A is a plane extending along the first direction A and the third direction C. As shown in FIG. The printed wiring board 2 is formed on the upper surface 2A and includes a third electrode 31 and a fourth electrode 32 that form part of the wiring pattern. The third electrode 31 and the fourth electrode 32 are spaced apart from each other in the first direction A. As shown in FIG. A material forming the third electrode 31 and the fourth electrode 32 is a conductive material, and includes Cu, for example. The third electrode 31 has a surface in contact with the upper surface 2A and a ninth surface 31A located on the opposite side of the surface. The fourth electrode 32 has a surface in contact with the top surface 2A and a tenth surface 32A located on the opposite side of the surface. The height of the third electrode 31 in the second direction B with respect to the upper surface 2A is, for example, equal to the height of the fourth electrode 32 in the second direction B with respect to the upper surface 2A.

電子部品10の第1電極11は、第2方向Bにおいて第3電極31と重なるように配置されている。電子部品10の第2電極12は、第2方向Bにおいて第4電極32と重なるように配置されている。第3方向Cから視て、電子部品10は、上記中心線CLが第1方向Aにおける第3電極31と第4電極32との間の中心を通り第2方向Bに沿って延びる中心線CL3と重なるように配置されている。 The first electrode 11 of the electronic component 10 is arranged so as to overlap the third electrode 31 in the second direction B. As shown in FIG. The second electrode 12 of the electronic component 10 is arranged so as to overlap the fourth electrode 32 in the second direction B. As shown in FIG. When viewed from the third direction C, the electronic component 10 has a center line CL3 extending along the second direction B and passing through the center between the third electrode 31 and the fourth electrode 32 in the first direction A. are arranged so as to overlap the

第3接合部41は、第1電極11および第3電極31に接合されている。第3接合部41は、例えば第1面11Aの全体、第2面11Bの全体、および第9面31Aの全体に接合されている。第4接合部42は、第2電極12および第4電極32に接合されている。第4接合部42は、例えば第3面12Aの全体、第4面12Bの全体、および第10面32Aの全体に接合されている。第3方向Cから視て、第3接合部41および第4接合部42は、上記中心線CL3に対し、対称に形成されている。 The third joint portion 41 is joined to the first electrode 11 and the third electrode 31 . The third joint portion 41 is joined to, for example, the entire first surface 11A, the entire second surface 11B, and the entire ninth surface 31A. The fourth joint portion 42 is joined to the second electrode 12 and the fourth electrode 32 . The fourth joint portion 42 is joined to, for example, the entire third surface 12A, the entire fourth surface 12B, and the entire tenth surface 32A. When viewed from the third direction C, the third joint portion 41 and the fourth joint portion 42 are formed symmetrically with respect to the center line CL3.

第3接合部41および第4接合部42を構成する材料は、はんだを含む。第3接合部41は、チップ部品1の第1接合部21および後述するフラックス33から形成されている。第4接合部42は、チップ部品1の第2接合部22および後述するフラックス34から形成されている。
<電子機器の製造方法>
図8に示される電子機器3は、図9および図10に示される電子機器3の製造方法により製造される。
The material forming the third joint portion 41 and the fourth joint portion 42 includes solder. The third joint portion 41 is formed from the first joint portion 21 of the chip component 1 and the flux 33 which will be described later. The fourth joint portion 42 is formed from the second joint portion 22 of the chip component 1 and the flux 34 to be described later.
<Method for manufacturing electronic equipment>
The electronic device 3 shown in FIG. 8 is manufactured by the method for manufacturing the electronic device 3 shown in FIGS.

まず、チップ部品1と、図9に示されるプリント配線板2とが準備される(第7工程)。プリント配線板2には、第3電極31および第4電極32が形成されている。 First, a chip component 1 and a printed wiring board 2 shown in FIG. 9 are prepared (seventh step). A third electrode 31 and a fourth electrode 32 are formed on the printed wiring board 2 .

次に、図10に示されるように、フラックス33がプリント配線板2の第3電極31上に形成され、フラックス34が第4電極32上に形成される。フラックス33は、例えば第3電極31を覆うように形成される。フラックス34は、例えば第4電極32を覆うように形成される。 Next, flux 33 is formed on the third electrode 31 of the printed wiring board 2, and flux 34 is formed on the fourth electrode 32, as shown in FIG. The flux 33 is formed to cover the third electrode 31, for example. The flux 34 is formed to cover the fourth electrode 32, for example.

次に、図11に示されるように、チップ部品1が図10に示されるプリント配線板2上に配置される(第8工程)。チップ部品1は、第3方向Cから視て上記中心線CLが上記中心線CL3と重なるように、プリント配線板2に対して位置決めされる。第1接合部21は、第3電極31およびフラックス33上に配置される。同時に、第2接合部22は、第4電極32およびフラックス34上に配置される。 Next, as shown in FIG. 11, chip component 1 is arranged on printed wiring board 2 shown in FIG. 10 (eighth step). The chip component 1 is positioned with respect to the printed wiring board 2 so that the center line CL overlaps the center line CL3 when viewed from the third direction C. As shown in FIG. The first joint portion 21 is arranged on the third electrode 31 and the flux 33 . At the same time, the second joint 22 is placed on the fourth electrode 32 and flux 34 .

次に、第1接合部21から第3接合部41が形成され、第2接合部22から第4接合部42が形成される(第9工程)。まず、図11に示されるように、第1接合部21、第2接合部22、フラックス33、およびフラックス34が加熱され、溶融する。上記加熱は、任意の方法により実施され得るが、例えば図11に示されるようにノズル300が第1接合部21、第2接合部22、フラックス33、およびフラックス34に対して熱風を吹き付けることにより、実施される。ノズル300は、例えば電子部品10に対しプリント配線板2とは反対側に配置される。加熱温度は、第1接合部21、第2接合部22、フラックス33、およびフラックス34を構成する材料の融点よりも高くかつ電子部品10が耐えられる温度であり、例えば250℃である。上記加熱により、第1接合部21、第2接合部22、フラックス33、およびフラックス34の全体は溶融する。これにより、溶融した第1接合部21の一部は第1電極11の第2面11B上を濡れ広がる。溶融した第2接合部22の一部は第2電極12の第4面12B上を濡れ広がる。 Next, the third joint portion 41 is formed from the first joint portion 21, and the fourth joint portion 42 is formed from the second joint portion 22 (ninth step). First, as shown in FIG. 11, the first joint portion 21, the second joint portion 22, the flux 33, and the flux 34 are heated and melted. The heating can be performed by any method, but for example, as shown in FIG. , is carried out. The nozzle 300 is arranged, for example, on the side opposite to the printed wiring board 2 with respect to the electronic component 10 . The heating temperature is a temperature that is higher than the melting points of the materials forming the first joint portion 21, the second joint portion 22, the flux 33, and the flux 34 and that the electronic component 10 can withstand, such as 250°C. The heating melts the first joint portion 21, the second joint portion 22, the flux 33, and the flux 34 as a whole. As a result, part of the melted first joint portion 21 spreads over the second surface 11B of the first electrode 11 . A portion of the melted second joint portion 22 wets and spreads over the fourth surface 12B of the second electrode 12 .

第1接合部21および第2接合部22は、溶融後、冷却される。上記冷却は、任意の方法により実施され得るが、例えばノズル300による加熱が停止されることにより、実施される。これにより、図8に示されるように、電子部品10と、プリント配線板2と、第1接合部21およびフラックス33から形成された第3接合部41と、第2接合部22およびフラックス34から形成された第4接合部42とを備える電子機器3が製造される。 The first joint portion 21 and the second joint portion 22 are cooled after being melted. Although the cooling can be performed by any method, it is performed, for example, by stopping the heating by the nozzle 300 . As a result, as shown in FIG. 8, the electronic component 10, the printed wiring board 2, the first joint 21 and the third joint 41 formed from the flux 33, the second joint 22 and the flux 34 form The electronic device 3 including the formed fourth joint portion 42 is manufactured.

<作用効果>
以下、チップ部品1の作用効果を比較例と対比して説明する。まず、比較例として、上述した従来のチップ部品を考える。比較例では、プリント配線板の各電極と接合されるための各はんだ付け部分が、電子部品の各電極に対してはんだ付けによって接合されている。そのため、比較例の各はんだ付け部分は電子部品の各電極に対してプリント配線板側に突出しておらず、かつ第1電極に接合されたはんだ付け部分の形状と第2電極に接合されたはんだ付け部分の形状との均一性を高めることは困難である。そのため、比較例では、各はんだ付け部分とプリント配線板の各電極とが接触した状態にばらつきが生じやすく、例えば第1電極に接合されたはんだ付け部分はプリント配線板の第3電極と接触しているが第2電極に接合されたはんだ付け部分はプリント配線板の第4電極と接触していない状態が生じ得る。このような状態においてはんだ付け部分が加熱されると、各はんだ付け部分が溶融するタイミングにばらつきが生じ、電子部品が本来配置されるべき位置からズレたり、電子部品が立ち上がって一方の電極がプリント配線板に接合されない、等の不具合(接合不良)が生じ得る。このような接合不良は、特に小型化された電子部品において生じやすい。これは、小型化された電子部品では上記ばらつきの程度がわずかであっても上記接合不良が生じやすいためである。また、上記接合不良は、特に小型化された電子部品において問題となる。また、接合不良が生じた場合のリペア作業も、通常はんだごてを用いるいわゆる手はんだ付けにより行われるが、小型化された電子部品にはんだごてを適切に当てるのは困難である。
<Effect>
The effect of the chip component 1 will be described below in comparison with a comparative example. First, as a comparative example, consider the above-described conventional chip component. In the comparative example, each soldering portion to be joined to each electrode of the printed wiring board is joined by soldering to each electrode of the electronic component. Therefore, each soldering portion of the comparative example does not protrude toward the printed wiring board side with respect to each electrode of the electronic component, and the shape of the soldering portion joined to the first electrode and the solder joined to the second electrode It is difficult to improve the uniformity with the shape of the attached portion. Therefore, in the comparative example, the state of contact between each soldered portion and each electrode of the printed wiring board is likely to vary. However, the soldered portion joined to the second electrode may not be in contact with the fourth electrode of the printed wiring board. If the soldered parts are heated in such a state, the timing at which each soldered part melts varies, causing the electronic components to shift from their intended positions, or the electronic components to stand up and one electrode to be printed. Problems such as failure to bond to the wiring board (poor bonding) may occur. Such joint failure is likely to occur particularly in miniaturized electronic components. This is because in a miniaturized electronic component, even if the degree of variation is slight, the bonding failure is likely to occur. In addition, the above-mentioned poor connection becomes a problem especially in miniaturized electronic components. In addition, repair work for defective joints is usually performed by so-called manual soldering using a soldering iron, but it is difficult to properly apply the soldering iron to miniaturized electronic components.

これに対し、チップ部品1は、電子部品10と、第1接合部21および第2接合部22とを備える。第1接合部21および第2接合部22を構成する材料は、はんだを含む。第1接合部21は、第1方向Aと交差する第2方向Bにおいて第1電極11に対して突出している第1突出部分21Aを有している。第2接合部22は、第2方向Bにおいて第2電極12に対して突出している第2突出部分22Aを有している。そのため、チップ部品1の第1接合部21および第2接合部22は、上記比較例のはんだ付け部分よりも確実に、第3電極31および第4電極32に接触できる。例えばプリント配線板2に反り等が生じている場合にも、チップ部品1の第1接合部21および第2接合部22は第3電極31および第4電極32に接触できる。そのため、電子機器3の製造方法において第1接合部21および第2接合部22が溶融されるときに、第1接合部21および第2接合部22が溶融するタイミングのばらつきは上記比較例のそれよりも抑制されている。つまり、チップ部品1によれば、電子機器3における電子部品10のズレおよび電子部品の立ち上がり等の接合不良の発生を抑制できる。 On the other hand, the chip component 1 includes an electronic component 10 and a first joint portion 21 and a second joint portion 22 . The material forming the first joint portion 21 and the second joint portion 22 includes solder. The first joint portion 21 has a first protruding portion 21A that protrudes with respect to the first electrode 11 in a second direction B that intersects with the first direction A. As shown in FIG. The second joint portion 22 has a second protruding portion 22A protruding in the second direction B with respect to the second electrode 12 . Therefore, the first joint portion 21 and the second joint portion 22 of the chip component 1 can contact the third electrode 31 and the fourth electrode 32 more reliably than the soldered portion of the comparative example. For example, even when the printed wiring board 2 is warped, the first joint portion 21 and the second joint portion 22 of the chip component 1 can contact the third electrode 31 and the fourth electrode 32 . Therefore, when the first joint portion 21 and the second joint portion 22 are melted in the manufacturing method of the electronic device 3, the variation in the timing at which the first joint portion 21 and the second joint portion 22 are melted is that of the comparative example. more suppressed than In other words, according to the chip component 1, it is possible to suppress the occurrence of bonding defects such as misalignment of the electronic component 10 in the electronic device 3 and rise of the electronic component.

さらに、第1突出部分21Aを含む第1接合部21および第2突出部分22Aを含む第2接合部22は、金型101を用いて容易に製造され得る。そのため、チップ部品1は比較的容易に製造され得る。また、第1接合部21の形状と第2接合部22の形状との均一性は、金型101を用いずにはんだ付けによって形成される上記比較例の各はんだ付け部分の均一性よりも高められている。また、同一の金型101を用いて製造される複数のチップ部品1間での第1接合部21および第2接合部22の各形状の均一性は、複数の比較例間での各はんだ付け部分の均一性よりも高められている。 Furthermore, the first joint 21 including the first protruding portion 21A and the second joint 22 including the second protruding portion 22A can be easily manufactured using the mold 101 . Therefore, the chip component 1 can be manufactured relatively easily. Further, the uniformity of the shape of the first joint portion 21 and the shape of the second joint portion 22 is higher than the uniformity of each soldered portion in the comparative example, which is formed by soldering without using the mold 101. It is Further, the uniformity of the shape of each of the first joints 21 and the second joints 22 among the plurality of chip components 1 manufactured using the same mold 101 is the same as that of each soldering among the plurality of comparative examples. Enhanced than part uniformity.

チップ部品1では、第3方向Cから視て、第1電極11に対する第1突出部分21Aの第2方向Bの高さh1は、第2電極12に対する第2突出部分22Aの第2方向Bの高さh2と等しい。 In the chip component 1, when viewed from the third direction C, the height h1 of the first projecting portion 21A with respect to the first electrode 11 in the second direction B is the height h1 of the second projecting portion 22A with respect to the second electrode 12 in the second direction B. equal to height h2.

このような第1接合部21および第2接合部22は1つの平面に対して均等に接触する。そのため、チップ部品1は、第3電極31および第4電極32の上面が同一平面上に配置されたプリント配線板2と接合されるチップ部品に好適である。 Such first joint portion 21 and second joint portion 22 are evenly in contact with one plane. Therefore, the chip component 1 is suitable as a chip component to be bonded to the printed wiring board 2 in which the upper surfaces of the third electrode 31 and the fourth electrode 32 are arranged on the same plane.

チップ部品1では、第3方向Cから視て、第1接合部21および第2接合部22が、第1方向Aにおける第1電極11と第2電極12との間の中心を通り第2方向Bに沿って延びる中心線CLに対し、対称に形成されている。 In the chip component 1, when viewed from the third direction C, the first joint portion 21 and the second joint portion 22 pass through the center between the first electrode 11 and the second electrode 12 in the first direction A and extend in the second direction. It is formed symmetrically with respect to the center line CL extending along B.

このようなチップ部品1を用いて製造された電子機器3の第3接合部41および第4接合部42は、上記中心線CLに対し対称に形成され得る。そのため、電子機器3における第3接合部41および第4接合部42の接合信頼性は、上記比較例を用いて製造された従来の電子機器のそれと比べて、高められている。 The third joint portion 41 and the fourth joint portion 42 of the electronic device 3 manufactured using such a chip component 1 can be formed symmetrically with respect to the centerline CL. Therefore, the joint reliability of the third joint portion 41 and the fourth joint portion 42 in the electronic device 3 is enhanced as compared with that of the conventional electronic device manufactured using the comparative example.

チップ部品1では、第3方向Cから視た第1突出部分21Aおよび第2突出部分22Aの最外周面が曲面である。より具体的には、第1突出部分21Aおよび第2突出部分22Aの各々が第1方向Aおよび第3方向Cに沿って延びる平面上に配置されたとき、第1突出部分21Aおよび第2突出部分22Aの各々は上記平面と点接触または線接触するように形成されている。 In the chip component 1, the outermost peripheral surfaces of the first projecting portion 21A and the second projecting portion 22A viewed from the third direction C are curved surfaces. More specifically, when each of the first protruding portion 21A and the second protruding portion 22A is arranged on a plane extending along the first direction A and the third direction C, the first protruding portion 21A and the second protruding portion Each of the portions 22A is formed in point contact or line contact with the plane.

仮に、第1突出部分21Aおよび第2突出部分22Aの各々が上記平面と面接触する場合には、第1突出部分21Aにおいて上記平面とが接触する面状領域と第2突出部分22Aにおいて上記平面とが接触する面状領域とが同一面を成していれば、上記均一性が高められる。これに対し、第1突出部分21Aおよび第2突出部分22Aの各々が上記平面と線接触する場合、第1突出部分21Aにおいて上記平面と接触する線状領域と第2突出部分22Aにおいて上記平面と接触する線状領域とが平行であれば、上記均一性が高められる。 If each of the first protruding portion 21A and the second protruding portion 22A is in surface contact with the plane, the planar region of the first protruding portion 21A that contacts the plane and the plane of the second protruding portion 22A The uniformity can be enhanced if the planar region in contact with is on the same plane. On the other hand, when each of the first protruding portion 21A and the second protruding portion 22A is in line contact with the plane, the linear region in contact with the plane in the first protruding portion 21A and the plane in the second protruding portion 22A If the contacting linear regions are parallel, the uniformity is enhanced.

また、第1突出部分21Aおよび第2突出部分22Aの各々が上記平面と点接触する場合には、第1突出部分21Aにおいて上記平面と接触する点状領域と第2突出部分22Aにおいて上記平面と接触する点状領域との相対的な位置関係が特に制限されることなく、上記均一性が高められる。 When each of the first protruding portion 21A and the second protruding portion 22A is in point contact with the plane, the point-like region in the first protruding portion 21A that contacts the plane and the second protruding portion 22A in contact with the plane The uniformity is enhanced without any particular restriction on the relative positional relationship with the contacting point-like regions.

チップ部品1では、第2方向Bにおける第1突出部分21Aの頂部21Tが第2方向Bにおいて第1電極11と重なるように配置されている。さらに、第2方向Bにおける第2突出部分22Aの頂部22Tは、第2方向Bにおいて第2電極12と重なるように配置されている。言い換えると、第3方向Cから視て、頂部21Tは第2面11Bよりも電子部品10の内側に配置されており、頂部22Tは、第4面12Bよりも電子部品10の内側に配置されている。 In the chip component 1, the top portion 21T of the first projecting portion 21A in the second direction B is arranged so as to overlap the first electrode 11 in the second direction B. As shown in FIG. Further, the top portion 22T of the second projecting portion 22A in the second direction B is arranged so as to overlap the second electrode 12 in the second direction B. As shown in FIG. In other words, when viewed from the third direction C, the top portion 21T is arranged inside the electronic component 10 relative to the second surface 11B, and the top portion 22T is arranged inside the electronic component 10 relative to the fourth surface 12B. there is

電子機器3の製造方法において、溶融された第1接合部21および第2接合部22の各々の表面張力が電子部品10に作用する。第1接合部21および第2接合部22が第3方向Cから視て上記中心線CLに対し対称に形成されている場合であって、かつ第1接合部21が溶融するタイミングと第2接合部22が溶融するタイミングとを完全に一致することができる場合には、溶融された第1接合部21の表面張力は、溶融された第2接合部22の表面張力を打ち消す。しかし、第1接合部21および第2接合部22が第3方向Cから視て上記中心線CLに対し対称に形成されている場合であっても、第1接合部21が溶融するタイミングと第2接合部22が溶融するタイミングとを完全に同時とすることは困難であり、それぞれのタイミングは通常わずかにズレる。第1接合部21が第2接合部22よりも早く溶融したとすると、溶融した第1接合部21の表面張力が電子部品10に作用する。また、溶融した第1接合部21のうち第2面11B上を濡れ広がった接合材料に働く表面張力(以下、第2表面張力という)は、プリント配線板2の上面2Aに対して電子部品10の第2面11Bが成す角度を小さくするように作用する。すなわち、上記第2表面張力は、いわゆるチップ立ちを引き起こすように作用する。一方、溶融された第1接合部21のうち第1面11A上を濡れ広がった接合材料に働く表面張力(以下、第1表面張力という)は、上記チップ立ちを抑制するように作用する。 In the method of manufacturing electronic device 3 , the surface tension of each of melted first joint portion 21 and second joint portion 22 acts on electronic component 10 . When the first joint portion 21 and the second joint portion 22 are formed symmetrically with respect to the center line CL when viewed from the third direction C, and the timing at which the first joint portion 21 melts and the second joint If the melting timing of the portion 22 can be perfectly matched, the surface tension of the melted first joint portion 21 cancels the surface tension of the melted second joint portion 22 . However, even when the first joint portion 21 and the second joint portion 22 are formed symmetrically with respect to the center line CL when viewed from the third direction C, the timing at which the first joint portion 21 melts and the first joint portion 21 are melted. It is difficult to completely synchronize the timing of melting of the two joints 22, and the respective timings are usually slightly different. If the first joint portion 21 melts earlier than the second joint portion 22 , the surface tension of the melted first joint portion 21 acts on the electronic component 10 . In addition, the surface tension (hereinafter referred to as second surface tension) acting on the bonding material that wets and spreads on the second surface 11</b>B of the melted first bonding portion 21 is applied to the upper surface 2</b>A of the printed wiring board 2 . It acts to reduce the angle formed by the second surface 11B of the . That is, the second surface tension acts to cause so-called standing chips. On the other hand, the surface tension (hereinafter referred to as first surface tension) acting on the bonding material wetted and spread on the first surface 11A of the melted first bonding portion 21 acts to suppress the chip standing.

つまり、第1接合部21が溶融するタイミングと第2接合部22が溶融するタイミングとが完全に一致せず、かつ第2表面張力が第1表面張力よりも大きい場合であっても、第2表面張力と第1表面張力との差が上記チップ立ちを引き起こすために必要とされる力未満である場合には、上記チップ立ちが抑制される。このような構成を実現するために、チップ部品1では、第2方向Bにおける第1突出部分21Aの頂部21Tが第2方向Bにおいて第1電極11と重なるように配置されており、かつ第2方向Bにおける第2突出部分22Aの頂部22Tが第2方向Bにおいて第2電極12と重なるように配置されている。 That is, even if the timing at which the first joint portion 21 melts and the timing at which the second joint portion 22 melts do not completely match and the second surface tension is greater than the first surface tension, the second The tip standing is suppressed when the difference between the surface tension and the first surface tension is less than the force required to cause the tip standing. In order to realize such a configuration, in the chip component 1, the top portion 21T of the first protruding portion 21A in the second direction B is arranged so as to overlap the first electrode 11 in the second direction B, and the second The top portion 22T of the second projecting portion 22A in the direction B is arranged so as to overlap the second electrode 12 in the second direction B. As shown in FIG.

頂部21Tが第2面11Bよりも電子部品10の内側に配置されている場合には、頂部21Tが第2面11Bよりも電子部品10の外側に配置されている場合と比べて、第1面11A上を濡れ広がった接合材料の量が多くなるため、第1表面張力が大きくなる。そのため、前者の場合の上記第2表面張力と上記第1表面張力との差は、後者の場合の上記第2表面張力と上記第1表面張力との差と比べて小さくなる。その結果、チップ部品1によれば、電子機器3における電子部品10の立ち上がりの発生を抑制できる。頂部22Tが第2方向Bにおいて第2電極12と重なるように配置されている場合にも、上記と同様の効果が奏される。 When the top portion 21T is arranged inside the electronic component 10 relative to the second surface 11B, compared to the case where the top portion 21T is arranged outside the electronic component 10 relative to the second surface 11B, the first surface Since the amount of the bonding material that wets and spreads on 11A increases, the first surface tension increases. Therefore, the difference between the second surface tension and the first surface tension in the former case is smaller than the difference between the second surface tension and the first surface tension in the latter case. As a result, according to the chip component 1, occurrence of rising of the electronic component 10 in the electronic device 3 can be suppressed. Even when the top portion 22T is arranged so as to overlap the second electrode 12 in the second direction B, the same effect as described above can be obtained.

チップ部品1の製造方法では、金型101を用いることにより、第1凹部201および第2凹部202の各内部に配置された接合材料23,24から、第1突出部分21Aを含む第1接合部21および第2突出部分22Aを含む第2接合部22が容易に形成される。また、チップ部品1の製造方法で製造された複数のチップ部品1間での第1接合部21および第2接合部22の形状のバラつきは、はんだごてを用いたはんだ付けにより製造された上記比較例のそれと比べて、低減されている。 In the method for manufacturing the chip component 1, by using the mold 101, the first bonding portion including the first protruding portion 21A is removed from the bonding materials 23 and 24 placed inside the first concave portion 201 and the second concave portion 202. 21 and the second joint 22 including the second projecting portion 22A is easily formed. In addition, variations in the shapes of the first joints 21 and the second joints 22 among the plurality of chip components 1 manufactured by the manufacturing method of the chip component 1 are caused by soldering using a soldering iron. It is reduced compared to that of the comparative example.

チップ部品1の製造方法では、接合材料23,24の各々がはんだボールとフラックスとの混合物を含む。このようにすれば、電子部品10の第1電極11および第2電極12の表面に自然酸化膜が形成されている場合にも、第1接合部21は第1電極11において予め定められた領域に確実に形成される。 In the method of manufacturing the chip component 1, each of the bonding materials 23, 24 contains a mixture of solder balls and flux. In this way, even when a natural oxide film is formed on the surfaces of the first electrode 11 and the second electrode 12 of the electronic component 10, the first joint portion 21 is formed in a predetermined region of the first electrode 11. formed reliably.

電子機器3の製造方法では、チップ部品1を用いることによって、第1接合部21の第1突出部分21Aが第3電極31に接続され、かつ第2接合部22の第2突出部分22Aが第4電極32に接続された後、第1接合部21および第2接合部22が溶融される。そのため、第1接合部21および第2接合部22が溶融するタイミングのばらつきは上記比較例でのそれと比べて抑制され、第1接合部21が溶融するタイミングは、第2接合部22が溶融するタイミングと等しくされ得る。そのため、電子機器3の製造方法では、上述した比較例を用いる従来の電子機器の製造方法と比べて、電子部品10が本来配置されるべき位置からズレたり、電子部品が立ち上がって一方の電極がプリント配線板に接合されない、等の接合不良の発生が抑制されている。 In the method for manufacturing the electronic device 3, by using the chip component 1, the first projecting portion 21A of the first joint portion 21 is connected to the third electrode 31, and the second projecting portion 22A of the second joint portion 22 is connected to the third electrode 31. After being connected to the four electrodes 32, the first joint 21 and the second joint 22 are melted. Therefore, the variation in the timing at which the first joint portion 21 and the second joint portion 22 melt is suppressed compared to that in the comparative example, and the timing at which the first joint portion 21 melts is the same as the timing at which the second joint portion 22 melts. can be equated with timing. Therefore, in the method of manufacturing the electronic device 3, compared to the conventional method of manufacturing the electronic device using the above-described comparative example, the electronic component 10 may be displaced from the position where it should be originally arranged, or the electronic component may stand up and one electrode may be displaced. The occurrence of poor connection such as failure to connect to the printed wiring board is suppressed.

実施の形態2.
図12に示されるように、実施の形態2に係るチップ部品4は、実施の形態1に係るチップ部品1と基本的に同様の構成を備えるが、第1接合部21および第2接合部22に代えて第1接合部51および第2接合部52を備えている点で、チップ部品1とは異なる。
Embodiment 2.
As shown in FIG. 12, the chip component 4 according to the second embodiment has basically the same configuration as the chip component 1 according to the first embodiment, except that the first joint portion 21 and the second joint portion 22 It is different from the chip component 1 in that it has a first joint portion 51 and a second joint portion 52 instead of the .

第1接合部51は、第1接合部21と基本的に同様の構成を備えるが、はんだボール61およびフラックス63から形成されている点で、第1接合部21とは異なる。第2接合部52は、第2接合部22と基本的に同様の構成を備えるが、はんだボール62およびフラックス64から形成されている点で、第2接合部22とは異なる。 The first joint portion 51 has basically the same configuration as the first joint portion 21 , but differs from the first joint portion 21 in that it is formed from solder balls 61 and flux 63 . The second joint portion 52 has basically the same configuration as the second joint portion 22 , but differs from the second joint portion 22 in that it is formed from solder balls 62 and flux 64 .

チップ部品4は、図13~図15に示されるチップ部品1の製造方法により製造される。図13~図15に示されるチップ部品4の製造方法では、第1接合部51および第2接合部52が金型101を用いて形成される。チップ部品4の製造方法において、はんだボール61およびフラックス63が第1接合材料を構成し、はんだボール62およびフラックス64が第2接合材料を構成している。 The chip component 4 is manufactured by the manufacturing method of the chip component 1 shown in FIGS. 13-15. 13 to 15, the first joint portion 51 and the second joint portion 52 are formed using the mold 101. In the method of manufacturing the chip component 4 shown in FIGS. In the manufacturing method of the chip component 4, the solder balls 61 and the flux 63 constitute the first bonding material, and the solder balls 62 and the flux 64 constitute the second bonding material.

まず、図13に示される金型101が準備される(第1工程)。金型101は、図3に示される金型101と同様の構成を備えている。次に、はんだボール61が金型101の第1凹部201の内部に供給され、はんだボール62が金型101の第2凹部202の内部に供給される(第2工程)。各はんだボール61,62の外径は、第1電極11および第2電極12の第1方向Aの幅以上、第1凹部201および第2凹部202の第1方向Aの幅以下であり、例えば0.2mmである。各はんだボール61の体積は、第1凹部201の容積よりも大きい。はんだボール62の体積は、第2凹部202の容積よりも大きい。はんだボール61,62を構成する材料は、例えば鉛フリーはんだである。はんだボール61,62を構成する材料は、例えばSn、Ag、およびCuを含み、これらの合金組成は例えばSn-3.0%Ag-0.5%Cuである。 First, a mold 101 shown in FIG. 13 is prepared (first step). The mold 101 has a configuration similar to that of the mold 101 shown in FIG. Next, the solder balls 61 are supplied inside the first recesses 201 of the mold 101, and the solder balls 62 are supplied inside the second recesses 202 of the mold 101 (second step). The outer diameter of each solder ball 61, 62 is equal to or greater than the width of the first electrode 11 and the second electrode 12 in the first direction A and equal to or less than the width of the first recess 201 and the second recess 202 in the first direction A. For example, 0.2 mm. The volume of each solder ball 61 is greater than the volume of first recess 201 . The volume of the solder balls 62 is larger than the volume of the second recesses 202 . The material forming the solder balls 61 and 62 is, for example, lead-free solder. Materials forming the solder balls 61 and 62 include, for example, Sn, Ag, and Cu, and their alloy composition is, for example, Sn-3.0% Ag-0.5% Cu.

なお、第1凹部201および第2凹部202の各々には、複数のはんだボール61,62が供給されてもよい。この場合、複数のはんだボール61は、例えば第1方向Aには並んで配置されておらず、第3方向Cにのみ並んで配置されている。複数のはんだボール62は、例えば第1方向Aには並んで配置されておらず、第3方向Cにのみ並んで配置されている。 A plurality of solder balls 61 and 62 may be supplied to each of first recess 201 and second recess 202 . In this case, the plurality of solder balls 61 are not arranged side by side in the first direction A, for example, but are arranged side by side only in the third direction C, for example. The plurality of solder balls 62 are not arranged side by side in the first direction A, for example, but are arranged side by side only in the third direction C, for example.

次に、電子部品10が準備される(第3工程)。次に、フラックス63が電子部品10の第1電極11に塗布され、フラックス64が電子部品10の第2電極12に塗布される(第6工程)。第1電極11においてフラックス63が塗布される領域は、チップ部品4の第1電極11において第1接合部51と接合される領域を含む。第2電極12においてフラックス64が塗布される領域は、チップ部品4の第2電極12において第2接合部52と接合される領域を含む。フラックス63が塗布される領域は、例えば第1電極11の第1面11Aの全体、および第2方向Bにおいて第1面11A側に位置する第2面11Bの一部を含む。フラックス64が塗布される領域は、例えば第2電極12の第3面12Aの全体および第2方向Bにおいて第3面12A側に位置する第4面12Bの一部を含む。フラックス63,64を塗布する方法は、特に制限されるものではないが、例えば転写装置を用いた転写である。フラックス63,64の各一部は、非電極部13上に塗布されていてもよい。これにより、図14に示される電子部品10が形成される。 Next, electronic component 10 is prepared (third step). Next, flux 63 is applied to the first electrodes 11 of the electronic component 10, and flux 64 is applied to the second electrodes 12 of the electronic component 10 (sixth step). A region of the first electrode 11 to which the flux 63 is applied includes a region of the first electrode 11 of the chip component 4 that is bonded to the first bonding portion 51 . The area of the second electrode 12 to which the flux 64 is applied includes the area of the second electrode 12 of the chip component 4 that is bonded to the second bonding portion 52 . The region to which the flux 63 is applied includes, for example, the entire first surface 11A of the first electrode 11 and a part of the second surface 11B located on the first surface 11A side in the second direction B. The region to which the flux 64 is applied includes, for example, the entire third surface 12A of the second electrode 12 and a portion of the fourth surface 12B located on the third surface 12A side in the second direction B. Although the method of applying the fluxes 63 and 64 is not particularly limited, it is, for example, transfer using a transfer device. A portion of each of the fluxes 63 and 64 may be applied onto the non-electrode portion 13 . Thereby, the electronic component 10 shown in FIG. 14 is formed.

次に、図14に示されるように、上記第6工程が施された電子部品10がはんだボール61,62上に配置される(第4工程)。電子部品10がはんだボール61,62上に配置されることにより、フラックス63ははんだボール61に接触し、フラックス64ははんだボール62に接触する。 Next, as shown in FIG. 14, electronic component 10 subjected to the sixth step is placed on solder balls 61 and 62 (fourth step). By placing the electronic component 10 on the solder balls 61 and 62 , the flux 63 contacts the solder balls 61 and the flux 64 contacts the solder balls 62 .

次に、はんだボール61,62およびフラックス63,64から、第1接合部21および第2接合部22が形成される(第5工程)。まず、はんだボール61,62およびフラックス63,64が加熱され、溶融する。上記加熱は、任意の方法により実施され得るが、例えば図14に示される金型101、電子部品10、はんだボール61,62およびフラックス63,64の全体がリフロー炉内に投入されて加熱されることにより、実施される。加熱温度は、はんだボール61,62を構成する材料の融点よりも高くかつ電子部品10が耐えられる温度であり、例えば250℃である。上記加熱により、はんだボール61,62およびフラックス63,64の全体は溶融する。これにより、電子部品10は、非電極部13が金型101の上面101Aに接触するまで下降する。溶融したはんだボール61およびフラックス63の一部は第1電極11の第2面11Bに濡れ広がる。溶融したはんだボール62およびフラックス64の一部は第2電極12の第4面12Bに濡れ広がる。 Next, the solder balls 61, 62 and the fluxes 63, 64 form the first joints 21 and the second joints 22 (fifth step). First, solder balls 61, 62 and fluxes 63, 64 are heated and melted. The heating can be performed by any method, but for example, the mold 101, the electronic component 10, the solder balls 61, 62, and the fluxes 63, 64 shown in FIG. 14 are put into a reflow furnace and heated. will be implemented. The heating temperature is a temperature that is higher than the melting point of the material forming the solder balls 61 and 62 and that the electronic component 10 can withstand, such as 250.degree. The heating melts the solder balls 61 and 62 and the fluxes 63 and 64 entirely. Thereby, electronic component 10 descends until non-electrode portion 13 contacts upper surface 101 A of mold 101 . Some of the melted solder balls 61 and flux 63 wet and spread on the second surface 11B of the first electrode 11 . Part of the melted solder balls 62 and flux 64 wets and spreads on the fourth surface 12B of the second electrode 12 .

はんだボール61,62およびフラックス63,64は、溶融後、冷却される。上記冷却は、任意の方法により実施され得るが、例えば金型101、電子部品10、はんだボール61,62およびフラックス63,64の全体が上記リフロー炉内から取り出されることにより、実施される。これにより、図15に示されるように、電子部品10と、はんだボール61およびフラックス63から形成された第1接合部51と、はんだボール62およびフラックス64から形成された第2接合部52とを備えるチップ部品4が製造される。その後、チップ部品4は、金型101から取り外される。 Solder balls 61, 62 and fluxes 63, 64 are cooled after being melted. Although the cooling can be performed by any method, for example, the mold 101, the electronic component 10, the solder balls 61, 62 and the fluxes 63, 64 are all removed from the reflow furnace. As a result, as shown in FIG. 15, the electronic component 10, the first joints 51 formed from the solder balls 61 and the flux 63, and the second joints 52 formed from the solder balls 62 and the flux 64 are formed. A chip component 4 is manufactured. After that, the chip component 4 is removed from the mold 101 .

なお、チップ部品4の製造方法において、フラックス63,64は、金型101の第1凹部201および第2凹部202の内部に配置されたはんだボール61,62上に塗布されていてもよい。図16に示されるように、フラックス63,64は、例えば金型101から露出しているはんだボール61,62の表面全体を覆うように塗布されてもよい。 In the manufacturing method of chip component 4 , fluxes 63 and 64 may be applied onto solder balls 61 and 62 arranged inside first recess 201 and second recess 202 of mold 101 . As shown in FIG. 16, the fluxes 63 and 64 may be applied to cover the entire surfaces of the solder balls 61 and 62 exposed from the mold 101, for example.

チップ部品4は、チップ部品1と基本的に同様の構成を備えているため、チップ部品1と同様の効果を奏することができる。 Since the chip component 4 has basically the same configuration as the chip component 1, the same effect as the chip component 1 can be obtained.

また、チップ部品4の製造方法では、上記第2工程後であって上記第3工程前に実施される上記第6工程において、フラックスが、第1電極11および第2電極12において第1接合部21および第2接合部22が形成されるべき領域上に形成される。あるいは、上記第6工程では、フラックスが、はんだボール61,62上に形成される。これにより、チップ部品4の製造方法では、チップ部品1の製造方法において用いられたマスク102が不要とされる。 Further, in the method for manufacturing the chip component 4, in the sixth step performed after the second step and before the third step, the flux is applied to the first joint portion in the first electrode 11 and the second electrode 12. 21 and a second joint 22 are formed over the area where they are to be formed. Alternatively, flux is formed on the solder balls 61 and 62 in the sixth step. As a result, the method for manufacturing the chip component 4 does not require the mask 102 used in the method for manufacturing the chip component 1 .

実施の形態3.
図17に示されるように、実施の形態3に係るチップ部品5は、実施の形態1に係るチップ部品1と基本的に同様の構成を備えるが、第1接合部21および第2接合部22に代えて第1接合部71および第2接合部72を備えている点で、チップ部品1とは異なる。
Embodiment 3.
As shown in FIG. 17, the chip component 5 according to the third embodiment has basically the same configuration as the chip component 1 according to the first embodiment, except that the first joint portion 21 and the second joint portion 22 It is different from the chip component 1 in that it has a first joint portion 71 and a second joint portion 72 instead of the .

第1接合部71は、第1接合部21と基本的に同様の構成を備えるが、チップはんだ81およびフラックス83から形成されている点で、第1接合部21とは異なる。第2接合部72は、第2接合部22と基本的に同様の構成を備えるが、チップはんだ82およびフラックス84から形成されている点で、第2接合部22とは異なる。 The first joint portion 71 has basically the same configuration as the first joint portion 21 , but differs from the first joint portion 21 in that it is formed from chip solder 81 and flux 83 . The second joint portion 72 has basically the same configuration as the second joint portion 22 , but is different from the second joint portion 22 in that it is formed from chip solder 82 and flux 84 .

チップ部品5は、図18~図20に示されるチップ部品5の製造方法により製造される。図18~図20に示されるチップ部品5の製造方法では、第1接合部71および第2接合部72が金型101を用いて形成される。チップ部品5の製造方法において、チップはんだ81およびフラックス83が第1接合材料を構成し、チップはんだ82およびフラックス84が第2接合材料を構成している。 The chip component 5 is manufactured by the manufacturing method of the chip component 5 shown in FIGS. 18-20. 18 to 20, the first joint portion 71 and the second joint portion 72 are formed using the mold 101. In the method of manufacturing the chip component 5 shown in FIGS. In the manufacturing method of the chip component 5, the chip solder 81 and the flux 83 constitute the first bonding material, and the chip solder 82 and the flux 84 constitute the second bonding material.

まず、図18に示される金型101およびチップはんだ81,82が準備される。金型101は、図3に示される金型101と同様の構成を備えている。チップはんだ81は金型101の第1凹部201上に配置され、チップはんだ82は金型101の第2凹部202上に配置される。チップはんだ81の体積は、第1凹部201の容積よりも大きい。チップはんだ82の体積は、第2凹部202の容積よりも大きい。チップはんだ81は、例えば第1凹部201を塞ぐように配置される。チップはんだ81の第1方向Aの幅は、例えば第1凹部201の第1方向Aの幅よりも広い。チップはんだ81の第3方向Cの幅は、例えば第1凹部201の第3方向Cの幅よりも広い。チップはんだ82は、第2凹部202を塞ぐように配置される。チップはんだ82の第1方向Aの幅は、第2凹部202の第1方向の幅よりも広い。チップはんだ82の第3方向Cの幅は、第2凹部202の第3方向の幅よりも広い。 First, a mold 101 and chip solders 81 and 82 shown in FIG. 18 are prepared. The mold 101 has a configuration similar to that of the mold 101 shown in FIG. A chip solder 81 is placed on the first recess 201 of the mold 101 and a chip solder 82 is placed on the second recess 202 of the mold 101 . The volume of chip solder 81 is larger than the volume of first recess 201 . The volume of the chip solder 82 is larger than the volume of the second recess 202 . The chip solder 81 is arranged, for example, so as to close the first recess 201 . The width of the chip solder 81 in the first direction A is wider than the width of the first recess 201 in the first direction A, for example. The width of the chip solder 81 in the third direction C is wider than the width of the first recess 201 in the third direction C, for example. The chip solder 82 is arranged so as to close the second recess 202 . The width of the chip solder 82 in the first direction A is wider than the width of the second recess 202 in the first direction. The width of the chip solder 82 in the third direction C is wider than the width of the second recess 202 in the third direction.

チップはんだ81,82を構成する材料は、例えば鉛フリーはんだである。はんだボール61,62を構成する材料は、例えばSn、Ag、およびCuを含み、これらの合金組成は例えばSn-3.0%Ag-0.5%Cuである。 The material forming the chip solders 81 and 82 is, for example, lead-free solder. Materials forming the solder balls 61 and 62 include, for example, Sn, Ag, and Cu, and their alloy composition is, for example, Sn-3.0% Ag-0.5% Cu.

なお、1つの第1凹部201上には、少なくとも1つのチップはんだ81が配置されていればよいが、例えば複数のチップはんだ81が配置されていてもよい。この場合、複数のチップはんだ81は、例えば第3方向Cに並んで配置されている。同様に、1つの第2凹部202上には、少なくとも1つのチップはんだ82が配置されていればよいが、例えば複数のチップはんだ82が配置されていてもよい。この場合、複数のチップはんだ82は、例えば第3方向Cに並んで配置されている。 At least one chip solder 81 may be placed on one first concave portion 201, but for example, a plurality of chip solders 81 may be placed. In this case, the plurality of chip solders 81 are arranged side by side in the third direction C, for example. Similarly, at least one chip solder 82 should be placed on one second recess 202, but for example, a plurality of chip solders 82 may be placed. In this case, the plurality of chip solders 82 are arranged side by side in the third direction C, for example.

次に、図19に示されるように、電子部品10が準備され、さらに電子部品10がチップはんだ81,82上に配置される。電子部品10は、例えばチップ部品4の製造方法において準備される電子部品10と同様の構成を備えている。準備された電子部品10の第1電極11には、フラックス83が塗布されている。同様に、準備された電子部品10の第2電極12には、フラックス84が塗布されている。電子部品10がチップはんだ81,82上に配置されることにより、フラックス83はチップはんだ81に接触し、フラックス84はチップはんだ82に接触する。 Next, as shown in FIG. 19, electronic component 10 is prepared, and electronic component 10 is placed on chip solders 81 and 82 . The electronic component 10 has the same configuration as the electronic component 10 prepared in the manufacturing method of the chip component 4, for example. A flux 83 is applied to the first electrode 11 of the prepared electronic component 10 . Similarly, a flux 84 is applied to the second electrode 12 of the prepared electronic component 10 . By placing the electronic component 10 on the chip solders 81 and 82 , the flux 83 contacts the chip solder 81 and the flux 84 contacts the chip solder 82 .

準備された電子部品10の第1電極11においてフラックス83が塗布された領域は、チップ部品5の第1電極11において第1接合部71と接合される領域を含む。準備された電子部品10の第2電極12においてフラックス84が塗布された領域は、チップ部品5の第2電極12において第2接合部72と接合される領域を含む。 The region of the prepared first electrode 11 of the electronic component 10 to which the flux 83 is applied includes the region of the first electrode 11 of the chip component 5 to be bonded to the first bonding portion 71 . The regions of the prepared second electrodes 12 of the electronic component 10 to which the flux 84 is applied include the regions of the second electrodes 12 of the chip component 5 to be bonded to the second bonding portions 72 .

フラックス83が塗布された領域は、例えば第1電極11の第1面11Aの全体、および第2方向Bにおいて第1面11A側に位置する第2面11Bの一部を含む。フラックス84が塗布された領域は、例えば第2電極12の第3面12Aの全体および第2方向Bにおいて第3面12A側に位置する第4面12Bの一部を含む。フラックス83,84を塗布する方法は、特に制限されるものではないが、例えば転写装置を用いた転写である。フラックス63,64の各一部は、非電極部13上に塗布されていてもよい。 The region coated with the flux 83 includes, for example, the entire first surface 11A of the first electrode 11 and a portion of the second surface 11B located on the first surface 11A side in the second direction B. The region coated with the flux 84 includes, for example, the entire third surface 12A of the second electrode 12 and a portion of the fourth surface 12B located on the third surface 12A side in the second direction B. Although the method of applying the fluxes 83 and 84 is not particularly limited, it is, for example, transfer using a transfer device. A portion of each of the fluxes 63 and 64 may be applied onto the non-electrode portion 13 .

次に、チップはんだ81,82およびフラックス83,84が加熱され、溶融する。上記加熱は、任意の方法により実施され得るが、例えば図19に示される金型101、電子部品10、チップはんだ81,82およびフラックス83,84の全体がリフロー炉内に投入されて加熱されることにより、実施される。加熱温度は、チップはんだ81,82を構成する材料の融点よりも高くかつ電子部品10が耐えられる温度であり、例えば250℃である。上記加熱により、チップはんだ81,82およびフラックス83,84の全体は溶融する。これにより、チップはんだ81およびフラックス83の溶融物の一部は、第1凹部201の内部に流入してこれを充填し、チップはんだ81およびフラックス83の溶融物の残部は、第1電極11の第1面11Aおよび第2面11Bに濡れ広がる。同様に、チップはんだ82およびフラックス84の溶融物の一部は、第2凹部202の内部に流入してこれを充填し、チップはんだ82およびフラックス84の溶融物の残部は、第2電極12の第3面12Aおよび第4面12Bに濡れ広がる。 Next, chip solders 81, 82 and fluxes 83, 84 are heated and melted. The heating can be performed by any method, but for example, the mold 101, the electronic component 10, the chip solders 81, 82, and the fluxes 83, 84 shown in FIG. 19 are put into a reflow furnace and heated. will be implemented. The heating temperature is a temperature that is higher than the melting point of the material forming the chip solders 81 and 82 and that the electronic component 10 can withstand, such as 250.degree. The heating melts the chip solders 81 and 82 and the fluxes 83 and 84 entirely. As a result, part of the molten solder 81 and flux 83 flows into and fills the first recess 201 , and the rest of the molten solder 81 and flux 83 flows into the first electrode 11 . It wets and spreads over the first surface 11A and the second surface 11B. Similarly, part of the molten solder 82 and flux 84 flows into and fills the second recess 202 , and the remainder of the molten solder 82 and flux 84 flows into the second electrode 12 . It spreads on the third surface 12A and the fourth surface 12B.

電子部品10は、非電極部13が金型101の上面101Aに接触するまで下降する。溶融したチップはんだ81およびフラックス83の一部は第1電極11の第2面11Bに濡れ広がる。溶融したチップはんだ82およびフラックス84の一部は第2電極12の第4面12Bに濡れ広がる。 Electronic component 10 descends until non-electrode portion 13 contacts upper surface 101A of mold 101 . A portion of the melted chip solder 81 and flux 83 wets and spreads over the second surface 11B of the first electrode 11 . A portion of the melted chip solder 82 and flux 84 wets and spreads on the fourth surface 12B of the second electrode 12 .

チップはんだ81,82およびフラックス83,84は、溶融後、冷却される。上記冷却は、任意の方法により実施され得るが、例えば金型101、電子部品10、チップはんだ81,82およびフラックス83,84の全体が上記リフロー炉内から取り出されることにより、実施される。これにより、図20に示されるように、電子部品10と、チップはんだ81およびフラックス83から形成された第1接合部71と、チップはんだ82およびフラックス84から形成された第2接合部72とを備えるチップ部品5が製造される。その後、チップ部品5は、金型101から取り外される。 Chip solders 81, 82 and fluxes 83, 84 are cooled after being melted. Although the cooling can be performed by any method, for example, the mold 101, the electronic component 10, the chip solders 81, 82, and the fluxes 83, 84 are all removed from the reflow furnace. As a result, as shown in FIG. 20, the electronic component 10, the first joint portion 71 formed from the chip solder 81 and the flux 83, and the second joint portion 72 formed from the chip solder 82 and the flux 84 are formed. A chip component 5 is manufactured. After that, the chip component 5 is removed from the mold 101 .

なお、チップ部品5の製造方法において、フラックス83,84は、金型101の第1凹部201および第2凹部202上に配置されたチップはんだ81,82上に塗布されていてもよい。 In the manufacturing method of chip component 5 , fluxes 83 and 84 may be applied onto chip solders 81 and 82 arranged on first recess 201 and second recess 202 of mold 101 .

チップ部品5は、チップ部品1と基本的に同様の構成を備えているため、チップ部品1と同様の効果を奏することができる。 Since the chip component 5 has basically the same configuration as the chip component 1, the same effect as the chip component 1 can be obtained.

また、チップ部品5の製造方法では、上記第2工程後であって上記第3工程前に実施される上記第6工程において、フラックスが、第1電極11および第2電極12において第1接合部21および第2接合部22が形成されるべき領域上に形成される。あるいは、上記第6工程では、フラックスが、チップはんだ81,82上に形成される。これにより、チップ部品5の製造方法では、チップ部品1の製造方法において用いられたマスク102が不要とされる。 Further, in the method for manufacturing the chip component 5, in the sixth step performed after the second step and before the third step, the flux is applied to the first joint portion in the first electrode 11 and the second electrode 12. 21 and a second joint 22 are formed over the area where they are to be formed. Alternatively, flux is formed on the chip solders 81 and 82 in the sixth step. As a result, the method for manufacturing the chip component 5 does not require the mask 102 used in the method for manufacturing the chip component 1 .

実施の形態4.
図21に示されるように、実施の形態4に係るチップ部品6は、実施の形態1に係るチップ部品1と基本的に同様の構成を備えるが、第1接合部21および第2接合部22に代えて第1接合部91および第2接合部92を備えている点で、チップ部品1とは異なる。
Embodiment 4.
As shown in FIG. 21, the chip component 6 according to the fourth embodiment has basically the same configuration as the chip component 1 according to the first embodiment, except that the first joint portion 21 and the second joint portion 22 It is different from the chip component 1 in that it has a first joint portion 91 and a second joint portion 92 instead of .

第1接合部91は、第1電極11の第2面11Bに接合していない点で、第1接合部21とは異なる。第1接合部91は、例えば第1面11Aのみと接合されている。第2接合部92は、第2電極12の第4面12Bに接合していない点で、第1接合部21とは異なる。第2接合部92は、例えば第3面12Aのみと接合されている。 The first joint portion 91 differs from the first joint portion 21 in that it is not joined to the second surface 11B of the first electrode 11 . The first joint portion 91 is joined only to the first surface 11A, for example. The second joint portion 92 differs from the first joint portion 21 in that it is not joined to the fourth surface 12B of the second electrode 12 . The second joint portion 92 is joined only to the third surface 12A, for example.

チップ部品6の製造方法では、第1接合部91と第1電極11との接合および第2接合部92と第2電極12との接合が、超音波接合法により実施される。言い換えると、チップ部品6の製造方法では、第1接合部91と第1電極11との接合および第2接合部92と第2電極12との接合が、フラックスを用いることなく実施される。チップ部品6の製造方法では、はんだボールのみが第1接合材料または第2接合材料を構成している。 In the method for manufacturing the chip component 6, the bonding between the first joint portion 91 and the first electrode 11 and the bonding between the second joint portion 92 and the second electrode 12 are performed by ultrasonic bonding. In other words, in the method of manufacturing the chip component 6, the bonding between the first joint portion 91 and the first electrode 11 and the bonding between the second joint portion 92 and the second electrode 12 are performed without using flux. In the manufacturing method of the chip component 6, only the solder balls constitute the first bonding material or the second bonding material.

例えば、上述した電子部品10とはんだボール61,62とが準備される。次に、電子部品10の第1電極11およびはんだボール61を第2方向Bに押圧しながら、これらに超音波振動を印加する。同様に、電子部品10の第2電極12およびはんだボール62を第2方向Bに押圧しながら、これらに超音波振動を印加する。これにより、フラックスを用いることなく、チップ部品6が製造される。 For example, the electronic component 10 and solder balls 61 and 62 described above are prepared. Next, while pressing the first electrodes 11 and the solder balls 61 of the electronic component 10 in the second direction B, ultrasonic vibration is applied to them. Similarly, while pressing the second electrodes 12 of the electronic component 10 and the solder balls 62 in the second direction B, ultrasonic vibration is applied to them. Thus, the chip component 6 is manufactured without using flux.

チップ部品6は、チップ部品1と基本的に同様の構成を備えているため、チップ部品1と同様の効果を奏することができる。 Since the chip component 6 has basically the same configuration as the chip component 1, the same effect as the chip component 1 can be obtained.

また、チップ部品6の製造方法では、第1接合材料および第2接合材料の各々がはんだボールから成り、上記第4工程では、はんだボールが第1電極11または第2電極12に超音波接合される。そのため、チップ部品6の製造方法では、チップ部品1,4,5の各製造方法において用いられたフラックスが不要とされる。 Further, in the method of manufacturing the chip component 6, each of the first bonding material and the second bonding material is made of a solder ball, and in the fourth step, the solder ball is ultrasonically bonded to the first electrode 11 or the second electrode 12. be. Therefore, the method for manufacturing the chip component 6 does not require the flux used in the methods for manufacturing the chip components 1 , 4 and 5 .

<変形例>
上記チップ部品1,4~6では、第1突出部分21Aが第1方向Aおよび第3方向Cに沿って延びる平面上に配置されたとき、第1突出部分21Aは上記平面と点接触するように設けられていてもよい。同様に、第2突出部分22Aが第1方向Aおよび第3方向Cに沿って延びる平面上に配置されたとき、第2突出部分22Aは上記平面と点接触するように設けられていてもよい。この場合、第1突出部分21Aにおいて上記平面と接触する点の数および第2突出部分22Aにおいて上記平面と接触する点の数は、1以上の任意の数であればよい。言い換えると、第1突出部分21Aおよび第2突出部分22Aは、少なくとも1つの球状体の一部、または少なくとも1つの楕円体の一部を有していてもよい。第1突出部分21Aおよび第2突出部分22Aは、第3方向Cに並んで配置された複数の球状体の各一部、または第3方向Cに並んで配置された複数の楕円体の各一部を有していてもよい。金型101の第1凹部201および第2凹部202は、上記のような第1突出部分21Aおよび第2突出部分22Aを含む第1接合部21および第2接合部22が形成されるように設けられている。
<Modification>
In the chip components 1, 4 to 6, when the first projecting portion 21A is arranged on a plane extending along the first direction A and the third direction C, the first projecting portion 21A is in point contact with the plane. may be provided in Similarly, when the second protruding portion 22A is arranged on a plane extending along the first direction A and the third direction C, the second protruding portion 22A may be provided so as to make point contact with the plane. . In this case, the number of points in contact with the plane on the first protruding portion 21A and the number of points in contact with the plane on the second protruding portion 22A may be any number of 1 or more. In other words, the first projecting portion 21A and the second projecting portion 22A may have at least one spherical portion or at least one ellipsoidal portion. The first projecting portion 21A and the second projecting portion 22A are each part of a plurality of spherical bodies arranged side by side in the third direction C, or each one of a plurality of ellipsoids arranged side by side in the third direction C. You may have a part. The first concave portion 201 and the second concave portion 202 of the mold 101 are provided so that the first joint portion 21 and the second joint portion 22 including the first projecting portion 21A and the second projecting portion 22A as described above are formed. It is

チップ部品1,4~6は、上述した各構成を備えている限りにおいて、従来の実装方法に用いられるチップ部品と比べて電子部品とプリント配線板とのはんだ接合部の接合不良の発生を抑制できる。そのため、チップ部品1,4~6のその他の構成、例えば第1方向Aに垂直な断面におけるチップ部品1,4~6の構成などは、上述した各構成と両立し得る限りにおいて特に制限されない。 As long as the chip components 1, 4 to 6 have the above-described configurations, the occurrence of poor joints between the electronic component and the printed wiring board is suppressed as compared with the chip components used in the conventional mounting method. can. Therefore, other configurations of the chip components 1, 4 to 6, such as the configuration of the chip components 1, 4 to 6 in the cross section perpendicular to the first direction A, are not particularly limited as long as they are compatible with the configurations described above.

図1に示される第1電極11は、第3方向Cを向いており、第1方向Aおよび第2方向Bに沿って延在する第5面11Cと、第3方向Cにおいて第5面11Cと反対側を向いている第6面11Dとをさらに有している。第2電極12は、第3方向Cを向いており、第1方向Aおよび第2方向Bに沿って延在する第7面12Cと、第3方向Cにおいて第7面12Cと反対側を向いている第8面12Dとをさらに有している。図1に示されるチップ部品1では、第1接合部21および第2接合部22が、第5面11C,第6面11D,第7面12C,第8面12D上に形成されていないが、これに限られるものでもない。第1接合部21および第2接合部22は、第5面11C,第6面11D,第7面12C,第8面12D上に形成されていてもよい。 The first electrode 11 shown in FIG. 1 faces the third direction C, and has a fifth surface 11C extending along the first direction A and the second direction B, and a fifth surface 11C extending along the third direction C. and a sixth surface 11D facing the opposite side. The second electrode 12 faces the third direction C, faces the seventh face 12C extending along the first direction A and the second direction B, and faces the opposite side of the seventh face 12C in the third direction C. It further has an eighth surface 12D which is in contact with. In the chip component 1 shown in FIG. 1, the first joint portion 21 and the second joint portion 22 are not formed on the fifth surface 11C, the sixth surface 11D, the seventh surface 12C, and the eighth surface 12D. It is not limited to this. The first joint portion 21 and the second joint portion 22 may be formed on the fifth surface 11C, the sixth surface 11D, the seventh surface 12C, and the eighth surface 12D.

図22は、チップ部品1の変形例の第1方向Aに垂直な断面図であり、第1電極11および第1接合部21の第1突出部分21Aの第1部分21Cを通る断面図である。図22に示されるように、第1接合部21は、第1面11Aおよび第2面11Bに加えて、例えば第5面11Cおよび第6面11Dの各一部に接合されている。 22 is a sectional view perpendicular to the first direction A of the modified example of the chip component 1, and is a sectional view passing through the first electrode 11 and the first portion 21C of the first projecting portion 21A of the first joint portion 21. FIG. . As shown in FIG. 22, the first joint portion 21 is joined to a portion of, for example, the fifth surface 11C and the sixth surface 11D in addition to the first surface 11A and the second surface 11B.

図22に示されるように、第1突出部分21Aは、第2方向Bおいて第1電極11と重ならない領域に配置されておりかつ第3方向Cにおいて第1電極11の第5面11Cに対して突出している第7部分21Eと、第2方向Bおいて第1電極11と重ならない領域に配置されておりかつ第3方向Cにおいて第1電極11の第6面11Dに対して突出している第8部分21Fとをさらに有している。第1接合部21は、第3方向Cにおいて第5面11C上に配置されている第9部分21Gと、第3方向Cにおいて第6面11D上に配置されている第10部分21Hをさらに有している。第1部分21C、第7部分21E、第8部分21F、第9部分21G、および第10部分21Hは、一体として構成されている。第1接合部21の頂部21Tは、例えば第2方向Bにおいて第1電極11と重なる領域にのみ形成されている。なお、第1接合部21の頂部21Tは、第3方向Cにおいて第1電極11の第5面11Cおよび第6面11Dに対する内側から外側まで延びるように形成されていてもよい。 As shown in FIG. 22, the first projecting portion 21A is arranged in a region that does not overlap the first electrode 11 in the second direction B, and is located on the fifth surface 11C of the first electrode 11 in the third direction C. and a seventh portion 21E that protrudes from the sixth surface 11D of the first electrode 11 in the second direction B and is arranged in a region that does not overlap with the first electrode 11 in the second direction B and protrudes from the sixth surface 11D of the first electrode 11 in the third direction C. and an eighth portion 21F. The first joint portion 21 further has a ninth portion 21G arranged on the fifth surface 11C in the third direction C and a tenth portion 21H arranged on the sixth surface 11D in the third direction C. is doing. The first portion 21C, the seventh portion 21E, the eighth portion 21F, the ninth portion 21G, and the tenth portion 21H are configured integrally. The top portion 21T of the first joint portion 21 is formed only in a region overlapping the first electrode 11 in the second direction B, for example. Note that the top portion 21T of the first joint portion 21 may be formed so as to extend from the inner side to the outer side of the fifth surface 11C and the sixth surface 11D of the first electrode 11 in the third direction C.

図22に示されるチップ部品1は、図22に示される金型101を用いて製造される。金型101の第1凹部201の第3方向Cの長さは、例えば第1電極11および第2電極12の第3方向Cの長さよりも長い。 Chip component 1 shown in FIG. 22 is manufactured using mold 101 shown in FIG. The length of the first concave portion 201 of the mold 101 in the third direction C is longer than the lengths of the first electrode 11 and the second electrode 12 in the third direction C, for example.

図22に示されるチップ部品1は、図1および図2に示されるチップ部品1と基本的に同様の構成を備えているため、図1および図2に示されるチップ部品1と同様の効果を奏することができる。さらに、図22に示されるチップ部品1によれば、電子機器3の製造方法において第1接合部21および第2接合部22が溶融されるときに、溶融した第1接合部21のうちの一部が第1電極11の第5面11C上に濡れ広がり、他の一部が第1電極11の第6面11D上に濡れ広がる。そのため、図22に示されるチップ部品1を用いて製造された電子機器3の電子部品10とプリント配線板2との接合強度は、図2に示されるチップ部品1を用いて製造された電子機器3の電子部品10とプリント配線板2との接合強度よりも高い。 Since the chip component 1 shown in FIG. 22 has basically the same configuration as the chip component 1 shown in FIGS. 1 and 2, it has the same effect as the chip component 1 shown in FIGS. can play. Furthermore, according to the chip component 1 shown in FIG. 22, when the first joints 21 and the second joints 22 are melted in the manufacturing method of the electronic device 3, one of the melted first joints 21 is A part wets and spreads on the fifth surface 11C of the first electrode 11 and the other part wets and spreads on the sixth surface 11D of the first electrode 11 . Therefore, the bonding strength between the electronic component 10 of the electronic device 3 manufactured using the chip component 1 shown in FIG. 3, the bonding strength between the electronic component 10 and the printed wiring board 2 is higher.

図22に示されるチップ部品1では、第1突出部分21Aが第1方向Aおよび第3方向Cに沿って延びる平面上に配置されたとき、第1突出部分21Aが上記平面と線接触するように設けられている。図23は、チップ部品1の他の変形例の第1方向Aに垂直な断面図であり、第1電極11および第1接合部21の第1突出部分21Aの第1部分21Cを通る断面図である。図23に示されるように、チップ部品1では、第1突出部分21Aが第1方向Aおよび第3方向Cに沿って延びる平面上に配置されたとき、第1突出部分21Aが上記平面と点接触するように設けられていてもよい。図23に示されるチップ部品1では、第1突出部分21Aにおいて上記平面と接触する点の数が、複数である。なお、図22および図23に示されるチップ部品1の第2接合部22は、例えば第1接合部21と同等の構成を備えている。 In the chip component 1 shown in FIG. 22, when the first projecting portion 21A is arranged on a plane extending along the first direction A and the third direction C, the first projecting portion 21A is in line contact with the plane. is provided in 23 is a cross-sectional view perpendicular to the first direction A of another modification of the chip component 1, and is a cross-sectional view passing through the first electrode 11 and the first portion 21C of the first projecting portion 21A of the first joint portion 21. FIG. is. As shown in FIG. 23, in the chip component 1, when the first protruding portion 21A is arranged on a plane extending along the first direction A and the third direction C, the first protruding portion 21A is positioned on the plane and at a point. You may provide so that it may contact. In the chip component 1 shown in FIG. 23, the number of points in contact with the plane in the first projecting portion 21A is plural. The second joint portion 22 of the chip component 1 shown in FIGS. 22 and 23 has the same structure as the first joint portion 21, for example.

実施の形態5.
図24に示されるように、実施の形態5に係るチップ部品7は、実施の形態1に係るチップ部品1と基本的に同様の構成を備えるが、第1接合部21が第2方向Bにおいて第2面11Bの中心に対して第1面11A側に位置する領域および当該中心に対して第1面11Aとは反対側に位置する領域と接合している点で、チップ部品1とは異なる。同様に、チップ部品7は、第2接合部22が第2方向Bにおいて第2面11Bの中心に対して第1面11A側に位置する領域および当該中心に対して第1面11Aとは反対側に位置する領域と接合している点で、チップ部品1とは異なる。
Embodiment 5.
As shown in FIG. 24, the chip component 7 according to the fifth embodiment has basically the same configuration as the chip component 1 according to the first embodiment, but the first bonding portion 21 is It is different from the chip component 1 in that it is joined to the area located on the first surface 11A side with respect to the center of the second surface 11B and the area located on the opposite side of the first surface 11A with respect to the center. . Similarly, the chip component 7 has a region in which the second bonding portion 22 is located on the first surface 11A side with respect to the center of the second surface 11B in the second direction B and a portion opposite to the first surface 11A with respect to the center. It is different from the chip component 1 in that it is joined to the region located on the side.

言い換えると、第1接合部21は、第2方向Bにおいて第1電極11の第2面11Bの中心よりも上方に配置されている部分を有している。第2接合部22は、第2方向Bにおいて第2電極12の第4面12Bの中心よりも上方に配置されている部分を有している。 In other words, the first joint portion 21 has a portion arranged above the center of the second surface 11B of the first electrode 11 in the second direction B. As shown in FIG. The second joint portion 22 has a portion arranged above the center of the fourth surface 12B of the second electrode 12 in the second direction B. As shown in FIG.

好ましくは、第1接合部21は、第2面11Bの全面と接合しており、第2接合部22は、第4面12Bの全面と接合している。 Preferably, the first joint portion 21 is joined to the entire surface of the second surface 11B, and the second joint portion 22 is joined to the entire surface of the fourth surface 12B.

さらに、図25に示されるように、チップ部品7は、第1接合部21および第2接合部22の各々が、第1方向Aおよび第2方向Bに加えて、第3方向Cにおいて第1電極11または第2電極12に対して突出している点で、チップ部品1とは異なる。 Furthermore, as shown in FIG. 25, the chip component 7 has the first joint portion 21 and the second joint portion 22 each arranged in the first direction A and the second direction B, and in the third direction C as well. It differs from the chip component 1 in that it protrudes from the electrode 11 or the second electrode 12 .

言い換えると、第1接合部21は、第3方向Cにおいて第1電極11に対して突出している部分を有している。第1突出部分21Aは、第3方向Cにおいて第1電極11に対して突出している部分を有している。第2方向Bにおいて第1電極11の第2面11Bの中心よりも上方に配置されている第1接合部21の上記部分の一部は、第3方向Cにおいて第1電極11に対して突出している。 In other words, the first joint portion 21 has a portion protruding in the third direction C with respect to the first electrode 11 . The first projecting portion 21A has a portion projecting with respect to the first electrode 11 in the third direction C. As shown in FIG. A portion of the portion of the first joint portion 21 that is arranged above the center of the second surface 11B of the first electrode 11 in the second direction B protrudes from the first electrode 11 in the third direction C. ing.

第2接合部22は、第3方向Cにおいて第2電極12に対して突出している部分を有している。第2突出部分22Aは、第3方向Cにおいて第2電極12に対して突出している部分を有している。第2方向Bにおいて第2電極12の第4面12Bの中心よりも上方に配置されている第2接合部22の上記部分の一部は、第3方向Cにおいて第2電極12に対して突出している。 The second joint portion 22 has a portion protruding in the third direction C with respect to the second electrode 12 . The second projecting portion 22A has a portion projecting with respect to the second electrode 12 in the third direction C. As shown in FIG. A portion of the portion of the second joint portion 22 that is arranged above the center of the fourth surface 12B of the second electrode 12 in the second direction B protrudes from the second electrode 12 in the third direction C. ing.

第1電極11は、第3方向Cを向いており、第1方向Aおよび第2方向Bに沿って延在する第5面11Cと、第3方向Cにおいて第5面11Cと反対側を向いている第6面11Dとをさらに有している。第2電極12は、第3方向Cを向いており、第1方向Aおよび第2方向Bに沿って延在する第7面12Cと、第3方向Cにおいて第7面12Cと反対側を向いている第8面12Dとをさらに有している。チップ部品7では、第1接合部21および第2接合部22が、第5面11C,第6面11D,第7面12C,および第8面12D上に形成されている。第1接合部21の頂部21Tは、例えば第2方向Bにおいて第1電極11と重ならない領域にのみ形成されている。第2接合部22の頂部22Tは、例えば第2方向Bにおいて第2電極12と重ならない領域にのみ形成されている。 The first electrode 11 faces the third direction C, faces the fifth face 11C extending along the first direction A and the second direction B, and faces the opposite side of the fifth face 11C in the third direction C. It further has the 6th surface 11D which is connected. The second electrode 12 faces the third direction C, faces the seventh face 12C extending along the first direction A and the second direction B, and faces the opposite side of the seventh face 12C in the third direction C. It further has an eighth surface 12D which is in contact with. In the chip component 7, the first joint portion 21 and the second joint portion 22 are formed on the fifth surface 11C, the sixth surface 11D, the seventh surface 12C, and the eighth surface 12D. The top portion 21T of the first joint portion 21 is formed only in a region that does not overlap the first electrode 11 in the second direction B, for example. The top portion 22T of the second joint portion 22 is formed only in a region that does not overlap the second electrode 12 in the second direction B, for example.

チップ部品7は、図26~図28に示されるチップ部品7の製造方法により製造される。図26~図28に示されるチップ部品7の製造方法では、第1接合部21および第2接合部22が金型101を用いて形成される。チップ部品7の製造方法において、接合材料23が第1接合材料を構成し、接合材料24が第2接合材料を構成している。 The chip component 7 is manufactured by the manufacturing method of the chip component 7 shown in FIGS. 26-28. 26 to 28, the first joint portion 21 and the second joint portion 22 are formed using the mold 101. In the method of manufacturing the chip component 7 shown in FIGS. In the manufacturing method of the chip component 7, the bonding material 23 constitutes the first bonding material, and the bonding material 24 constitutes the second bonding material.

まず、図26に示される金型101および電子部品10が準備される。金型101は、図3に示される金型101と基本的に同様の構成を備えている。 First, mold 101 and electronic component 10 shown in FIG. 26 are prepared. The mold 101 has basically the same configuration as the mold 101 shown in FIG.

次に、図27に示されるように、ディスペンサ400により、接合材料23が第1凹部201に供給され、かつ接合材料24が第2凹部202に供給される。接合材料23は、第2方向Bにおいて第2面11Bの中心よりも上方にも供給される。接合材料24は、第2方向Bにおいて第4面12Bの中心よりも上方にも供給される。 Next, as shown in FIG. 27, the bonding material 23 is supplied to the first recess 201 and the bonding material 24 is supplied to the second recess 202 by the dispenser 400 . The bonding material 23 is also supplied in the second direction B above the center of the second surface 11B. The bonding material 24 is also supplied in the second direction B above the center of the fourth surface 12B.

次に、接合材料23および接合材料24が加熱され、溶融する。上記加熱は、任意の方法により実施され得るが、例えば他の実施の形態と同様に、リフロー炉内に投入されて加熱されることにより、実施される。これにより、接合材料23は、第1凹部201の内部に流入してこれを充填し、接合材料23の残部は、第1電極11の第1面11Aおよび第2面11Bに濡れ広がる。同様に、接合材料24の一部は、第2凹部202の内部に流入してこれを充填し、接合材料24の残部は、第2電極12の第3面12Aおよび第4面12Bに濡れ広がる。 Next, the bonding material 23 and the bonding material 24 are heated and melted. Although the heating can be performed by any method, for example, it is performed by being put into a reflow furnace and heated, as in the other embodiments. As a result, the bonding material 23 flows into and fills the inside of the first recess 201 , and the remainder of the bonding material 23 wets and spreads over the first surface 11 A and the second surface 11 B of the first electrode 11 . Similarly, a portion of the bonding material 24 flows into and fills the interior of the second recess 202, and the remainder of the bonding material 24 wets and spreads over the third surface 12A and the fourth surface 12B of the second electrode 12. .

次に、接合材料23および接合材料24が、溶融後、冷却される。上記冷却は、任意の方法により実施され得るが、例えば他の実施の形態と同様に、リフロー炉内から取り出されることにより、実施される。これにより、図28に示されるように、電子部品10と、接合材料23から形成された第1接合部21と、接合材料24から形成された第2接合部22とを備えるチップ部品7が製造される。その後、チップ部品7は、金型101から取り外される。 Next, the bonding material 23 and the bonding material 24 are cooled after being melted. Although the cooling can be performed by any method, for example, it is performed by taking out from the inside of the reflow oven as in the other embodiments. As a result, as shown in FIG. 28, the chip component 7 including the electronic component 10, the first joint portion 21 formed from the joint material 23, and the second joint portion 22 formed from the joint material 24 is manufactured. be done. After that, the chip component 7 is removed from the mold 101 .

チップ部品7がチップ部品1と同様の方法によってプリント配線板2に実装されることにより、図29に示される実施の形態5に係る電子機器が製造される。 By mounting chip component 7 on printed wiring board 2 in the same manner as chip component 1, the electronic device according to the fifth embodiment shown in FIG. 29 is manufactured.

チップ部品7は、チップ部品1と基本的に同様の構成を備えるため、チップ部品1と同様の効果を奏することができる。 Since the chip component 7 has basically the same configuration as the chip component 1, the same effect as the chip component 1 can be obtained.

また、チップ部品1では、第2面11Bおよび第4面12Bの各一部がはんだで濡れずに露出しているため、仮にチップ部品1の保管環境が悪く前述した露出部分の酸化が進行した場合、当該チップ部品1がプリント配線板2に実装されるときに、第3接合部41および第4接合部42が図30,31に示されるように第2面11Bおよび第4面12Bの上方に濡れあがらなくなる可能性がある。なお、図30,31に示される電子機器は、第1接合部21および第2接合部22の各々が第1方向Aおよび第2方向Bにおいて電子部品10の各辺より外側に突出しているが、第3方向Cにおいては電子部品10の各辺より外側に突出していないチップ部品1から製造されたものである。 In addition, since a part of each of the second surface 11B and the fourth surface 12B of the chip component 1 is exposed without being wetted with solder, even if the storage environment of the chip component 1 is bad, oxidation of the exposed portions described above progresses. In this case, when the chip component 1 is mounted on the printed wiring board 2, the third joint portion 41 and the fourth joint portion 42 are positioned above the second surface 11B and the fourth surface 12B as shown in FIGS. There is a possibility that it will not get wet. In the electronic device shown in FIGS. 30 and 31, each of first joint portion 21 and second joint portion 22 protrudes outward from each side of electronic component 10 in first direction A and second direction B. , is manufactured from the chip component 1 that does not protrude outward from each side of the electronic component 10 in the third direction C. As shown in FIG.

これに対し、チップ部品7において、第1接合部21が第2方向Bにおいて第2面11Bの中心よりも上方に配置されている部分を有しており、かつ第2接合部22が第2方向Bにおいて第4面12Bの中心よりも上方に配置されている部分を有している。そのため、該チップ部品7がプリント配線板2に実装されて成る図29に示される電子機器では、チップ部品1がプリント配線板2に実装されて成る電子機器3と比べて、第3接合部41および第4接合部42の各々は、第2面11Bおよび第4面12Bの各々の全面により確実に濡れ広がる。そのため、チップ部品7によれば、その保管環境によらず、第2面11Bおよび第4面12Bの酸化が抑制される。つまり、チップ部品7は、保管性に優れている。 On the other hand, in the chip component 7, the first joint portion 21 has a portion arranged above the center of the second surface 11B in the second direction B, and the second joint portion 22 is located in the second direction B. It has a portion arranged above the center of the fourth surface 12B in the direction B. Therefore, in the electronic device shown in FIG. 29 in which the chip component 7 is mounted on the printed wiring board 2, compared with the electronic device 3 in which the chip component 1 is mounted on the printed wiring board 2, the third joint portion 41 and the fourth bonding portion 42 are reliably wetted and spread by the entire surface of each of the second surface 11B and the fourth surface 12B. Therefore, according to the chip component 7, oxidation of the second surface 11B and the fourth surface 12B is suppressed regardless of the storage environment. That is, the chip component 7 is excellent in storability.

さらに、チップ部品7の第1接合部21および第2接合部22の各々は、第1方向Aおよび第2方向Bに加えて、第3方向Cにおいても、電子部品10の各辺より外側に突出している部分を有している。そのため、図29に示される電子機器の第3接合部41および第4接合部42の体積は、図30,31に示される電子機器の第3接合部41および第4接合部42の体積以上とされ得る。その結果、図29に示される、チップ部品7の第2電極12の端部と第3接合部41との間の最短距離d1は、図30,31に示される、チップ部品の第2電極12の端部と第3接合部41との間の最短距離d2よりも長くなる。 Furthermore, each of the first joint portion 21 and the second joint portion 22 of the chip component 7 extends outward from each side of the electronic component 10 not only in the first direction A and the second direction B but also in the third direction C. It has protruding parts. Therefore, the volumes of the third joint portion 41 and the fourth joint portion 42 of the electronic device shown in FIG. 29 are equal to or larger than the volumes of the third joint portion 41 and the fourth joint portion 42 of the electronic device shown in FIGS. can be As a result, the shortest distance d1 between the end of the second electrode 12 of the chip component 7 and the third joint portion 41 shown in FIG. is longer than the shortest distance d2 between the end of .

ここで、電子機器がその使用環境下において温度サイクルに晒されると、チップ部品とプリント配線板の基材との間での線膨張係数のミスマッチにより、はんだ接合部にひずみが生じ、き裂が生じる可能性がある。このようなき裂は温度サイクルの回数の増加に伴い進展し、はんだ接合部は最終的に破断に至る。この破断に至るまでの時間は、一般的にチップの端部とはんだ接合部(フィレット)との間の最短距離に比例する。 Here, when an electronic device is exposed to temperature cycles in its operating environment, a mismatch occurs in the linear expansion coefficient between the chip component and the base material of the printed wiring board, causing strain in the solder joints and cracking. may occur. Such cracks grow as the number of temperature cycles increases, eventually leading to fracture of the solder joint. The time to failure is generally proportional to the shortest distance between the edge of the chip and the solder joint (fillet).

従って、図29に示される電子機器での上記最短距離d1は、図30,31に示される電子機器での上記最短距離d2よりも長いため、図29に示される電子機器において上記破断に至るまでの時間は、図30,31に示される電子機器において上記破断に至るまでの時間と比べて、長くなる。その結果、図29に示される電子機器でのはんだ接合部の寿命は、図30,31に示される電子機器のそれと比べて、長くなる。 Therefore, since the shortest distance d1 in the electronic equipment shown in FIG. 29 is longer than the shortest distance d2 in the electronic equipment shown in FIGS. is longer than the time until the breakage occurs in the electronic devices shown in FIGS. As a result, the life of the solder joints in the electronic device shown in FIG. 29 is longer than that in the electronic devices shown in FIGS.

以上のように本開示の実施の形態について説明を行なったが、上述の実施の形態を様々に変形することも可能である。また、本開示の範囲は上述の実施の形態に限定されるものではない。本開示の範囲は、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。 Although the embodiment of the present disclosure has been described as above, it is also possible to modify the above-described embodiment in various ways. Also, the scope of the present disclosure is not limited to the above-described embodiments. The scope of the present disclosure is indicated by the claims, and is intended to include all changes within the meaning and range of equivalents to the claims.

1,4,5,6 チップ部品、2 プリント配線板、2A,101A,102B 上面、3 電子機器、10 電子部品、11 第1電極、11A 第1面、11B 第2面、12 第2電極、12A 第3面、12B 第4面、13 非電極部、21,51,71,91 第1接合部、21A 第1突出部分、21B 第3部分、21C 第1部分、21D 第2部分、21E 第7部分、21F 第8部分、21G 第9部分、21H 第10部分、21T,22T 頂部、22,52,72,92 第2接合部、22A 第2突出部分、22B 第6部分、22C 第4部分、22D 第5部分、23,24 接合材料、25,27,61,62 ボール、26,28,33,34,36,63,64,83,84 フラックス、31 第3電極、31A 第9面、32 第4電極、32A 第10面、41 第3接合部、42 第4接合部、81,82 はんだ、101 金型、102 マスク、102A 下面、201 第1凹部、202 第2凹部、203 第1貫通孔、204 第2貫通孔、300 ノズル。 1, 4, 5, 6 chip component, 2 printed wiring board, 2A, 101A, 102B upper surface, 3 electronic device, 10 electronic component, 11 first electrode, 11A first surface, 11B second surface, 12 second electrode, 12A third surface, 12B fourth surface, 13 non-electrode portion, 21, 51, 71, 91 first joint portion, 21A first projecting portion, 21B third portion, 21C first portion, 21D second portion, 21E second 7 part, 21F 8th part, 21G 9th part, 21H 10th part, 21T, 22T top part, 22, 52, 72, 92 2nd joint part, 22A 2nd projecting part, 22B 6th part, 22C 4th part , 22D fifth portion, 23, 24 bonding material, 25, 27, 61, 62 ball, 26, 28, 33, 34, 36, 63, 64, 83, 84 flux, 31 third electrode, 31A ninth surface, 32 fourth electrode, 32A tenth surface, 41 third junction, 42 fourth junction, 81, 82 solder, 101 mold, 102 mask, 102A lower surface, 201 first recess, 202 second recess, 203 first Through hole, 204 Second through hole, 300 Nozzle.

Claims (18)

第1電極と、第1方向において前記第1電極と間隔を隔てて配置された第2電極とを含む電子部品と、
前記第1電極に接合された第1接合部と、
前記第2電極に接合された第2接合部とを備え、
前記第1接合部および前記第2接合部を構成する材料は、はんだを含み、
前記第1接合部は、前記第1方向と交差する第2方向において前記第1電極に対して突出している第1突出部分を有し、
前記第2接合部は、前記第2方向において前記第2電極に対して突出している第2突出部分を有しており、
前記第1方向および前記第2方向と交差する第3方向から視て、前記第1突出部分および前記第2突出部分の最外周面は、曲面であり、
前記第1突出部分は、前記第1接合部のうち前記第2方向において前記第1電極からの距離が最も長い部分である頂部を有しており、
前記第2突出部分は、前記第2接合部のうち前記第2方向において前記第2電極からの距離が最も長い部分である頂部を有している、チップ部品。
an electronic component including a first electrode and a second electrode spaced apart from the first electrode in a first direction;
a first joint joined to the first electrode;
a second joint joined to the second electrode;
a material forming the first joint and the second joint includes solder;
The first joint has a first protruding portion that protrudes with respect to the first electrode in a second direction that intersects with the first direction,
The second joint has a second projecting portion projecting with respect to the second electrode in the second direction ,
When viewed from a third direction intersecting the first direction and the second direction, outermost peripheral surfaces of the first projecting portion and the second projecting portion are curved surfaces,
The first protruding portion has a top portion that is the portion of the first joint portion that is the longest in the second direction from the first electrode,
The chip component , wherein the second protruding portion has a top portion that is the portion of the second joint portion that is the longest from the second electrode in the second direction .
前記第1突出部分は、前記第1方向において前記第1電極に対して突出している部分を有しており、
前記第2突出部分は、前記第1方向において前記第2電極に対して突出している部分を有している、請求項1に記載のチップ部品。
The first protruding portion has a portion protruding with respect to the first electrode in the first direction,
2. The chip component according to claim 1, wherein said second protruding portion has a portion protruding with respect to said second electrode in said first direction.
前記第1突出部分および前記第2突出部分の各々が前記第1方向および前記第3方向に沿って延びる平面上に配置されたとき、前記第1突出部分および前記第2突出部分の各々は、前記平面と点接触または線接触するように形成されている、請求項1または2に記載のチップ部品。 When each of the first projecting portion and the second projecting portion is arranged on a plane extending along the first direction and the third direction, each of the first projecting portion and the second projecting portion: 3. The chip component according to claim 1, which is formed to be in point contact or line contact with said plane. 前記第3方向から視て、前記第1電極に対する前記第1突出部分の前記第2方向の高さは、前記第2電極に対する前記第2突出部分の前記第2方向の高さと等しい、請求項1~3のいずれか1項に記載のチップ部品。 3. The height of said first projecting portion with respect to said first electrode in said second direction when viewed from said third direction is equal to the height of said second projecting portion with respect to said second electrode in said second direction. 4. The chip component according to any one of 1 to 3 . 前記第3方向から視て、前記第1接合部および前記第2接合部は、前記第1方向における前記第1電極と前記第2電極との間の中心を通り前記第2方向に沿って延びる中心線に対し、対称に形成されている、請求項4に記載のチップ部品。 When viewed from the third direction, the first joint portion and the second joint portion extend along the second direction through a center between the first electrode and the second electrode in the first direction. 5. The chip component according to claim 4, which is formed symmetrically with respect to the center line. 前記第1接合部は、前記第2方向において前記第1電極の中心よりも上方に配置されている部分と、前記第3方向において前記第1電極に対して突出している部分とを有しており、
前記第2接合部は、前記第2方向において前記第2電極の中心よりも上方に配置されている部分と、前記第3方向において前記第2電極に対して突出している部分とを有している、請求項1~のいずれか1項に記載のチップ部品。
The first joint portion has a portion arranged above the center of the first electrode in the second direction and a portion protruding from the first electrode in the third direction. cage,
The second joint portion has a portion arranged above the center of the second electrode in the second direction and a portion protruding from the second electrode in the third direction. The chip component according to any one of claims 1 to 5 , wherein
前記第2方向における前記第1突出部分の前記頂部は、前記第2方向において前記第1電極と重なるように配置されており、
前記第2方向における前記第2突出部分の前記頂部は、前記第2方向において前記第2電極と重なるように配置されている、請求項1~6のいずれか1項に記載のチップ部品。
the top portion of the first protruding portion in the second direction is arranged to overlap the first electrode in the second direction;
7. The chip component according to claim 1, wherein said top portion of said second projecting portion in said second direction is arranged so as to overlap said second electrode in said second direction.
前記第1接合部および前記第2接合部の各々は、前記チップ部品の端部を覆うように設けられている、請求項1~7のいずれか1項に記載のチップ部品 8. The chip component according to claim 1, wherein each of said first joint portion and said second joint portion is provided so as to cover an end portion of said chip component . 前記第1電極は、前記第2方向を向いている第1面を有し、the first electrode has a first surface facing the second direction;
前記第1接合部は、前記第1面の全体と接合されている、請求項1~8のいずれか1項に記載のチップ部品。The chip component according to any one of claims 1 to 8, wherein said first joint portion is joined to said entire first surface.
前記第3方向から視て、前記第1接合部および前記第2接合部の外形線は、略円弧状に形成されている、請求項1~9のいずれか1項に記載のチップ部品。10. The chip component according to claim 1, wherein outlines of said first joint and said second joint are substantially arc-shaped when viewed from said third direction. 上面を有し、前記上面に対して凹んでいる第1凹部および第2凹部が形成された金型を準備する第1工程と、
前記第1凹部の内部に第1接合材料を配置し、かつ前記第2凹部の内部に第2接合材料を配置する第2工程と、
第1電極と、第1方向に前記第1電極と間隔を隔てて配置された第2電極とを含む電子部品を準備する第3工程と、
前記第2工程および前記第3工程後に、前記電子部品を前記上面上に配置して前記第1電極を前記第1接合材料に接触させ、かつ前記第2電極を前記第2接合材料に接触させる第4工程と、
前記第4工程後に、前記第1接合材料から、前記第1電極に接合されており、かつ前記第1方向と交差する第2方向において前記第1電極に対して突出している第1突出部分を有する第1接合部を形成し、前記第2接合材料から、前記第2電極に接合されており、かつ前記第2方向において前記第2電極に対して突出している第2突出部分を有する第2接合部を形成する第5工程とを備える、チップ部品の製造方法。
a first step of preparing a mold having a top surface and having first and second recesses recessed with respect to the top surface;
a second step of placing a first bonding material inside the first recess and placing a second bonding material inside the second recess;
a third step of providing an electronic component including a first electrode and a second electrode spaced from the first electrode in a first direction;
After the second step and the third step, the electronic component is placed on the top surface to bring the first electrode into contact with the first bonding material and the second electrode into contact with the second bonding material. a fourth step;
After the fourth step, a first protruding portion that is joined to the first electrode and protrudes with respect to the first electrode in a second direction that intersects with the first direction is formed from the first joining material. from the second bonding material and having a second projecting portion bonded to the second electrode and projecting relative to the second electrode in the second direction; A method for manufacturing a chip component, comprising: a fifth step of forming a joint portion.
前記第4工程において、前記第1突出部分が前記第1方向において前記第1電極に対して突出している部分を有しており、かつ前記第2突出部分が前記第1方向において前記第2電極に対して突出している部分を有している、請求項11に記載のチップ部品の製造方法。 In the fourth step, the first protruding portion has a portion protruding with respect to the first electrode in the first direction, and the second protruding portion protrudes from the second electrode in the first direction. 12. The method of manufacturing a chip component according to claim 11 , wherein the chip component has a portion protruding toward the 前記第1接合材料および前記第2接合材料の各々は、はんだボールと、フラックスとが混合された混合物を含み、
前記第5工程では、前記はんだボールおよび前記フラックスが溶融される、請求項11または12に記載のチップ部品の製造方法。
each of the first bonding material and the second bonding material includes a mixture of solder balls and flux;
13. The method of manufacturing a chip component according to claim 11 , wherein said solder balls and said flux are melted in said fifth step.
前記第1接合材料および前記第2接合材料の各々は、はんだボールを含み、
前記第2工程後であって前記第3工程前に、フラックスを、前記はんだボール上、ならびに前記第1電極および前記第2電極において前記第1接合部および前記第2接合部が形成されるべき領域上の少なくともいずれかに配置する第6工程をさらに備え、
前記第5工程では、前記はんだボールおよび前記フラックスが溶融される、請求項11または12に記載のチップ部品の製造方法。
each of the first bonding material and the second bonding material includes a solder ball;
After the second step and before the third step, the first joint and the second joint should be formed on the solder ball and on the first electrode and the second electrode. Further comprising a sixth step of placing on at least one of the regions,
13. The method of manufacturing a chip component according to claim 11 , wherein said solder balls and said flux are melted in said fifth step.
前記第1接合材料および前記第2接合材料の各々は、チップはんだを含み、
前記第2工程後であって前記第3工程前に、フラックスを、前記チップはんだ上、ならびに前記第1電極および前記第2電極において前記第1接合部および前記第2接合部が形成されるべき領域上の少なくともいずれかに配置する第6工程をさらに備え、
前記第5工程では、前記チップはんだおよび前記フラックスが溶融される、請求項11または12に記載のチップ部品の製造方法。
each of the first bonding material and the second bonding material includes chip solder;
After the second step and before the third step, the first joint and the second joint should be formed on the chip solder and on the first electrode and the second electrode. Further comprising a sixth step of placing on at least one of the regions,
13. The method of manufacturing a chip component according to claim 11 , wherein said chip solder and said flux are melted in said fifth step.
前記第1接合材料および前記第2接合材料の各々は、はんだボールから成り、
前記第5工程では、前記はんだボールが前記第1電極または前記第2電極に超音波接合される、請求項11または12に記載のチップ部品の製造方法。
each of the first bonding material and the second bonding material comprises a solder ball;
13. The method of manufacturing a chip component according to claim 11 , wherein in said fifth step, said solder ball is ultrasonically bonded to said first electrode or said second electrode.
請求項1116のいずれか1項に記載のチップ部品の製造方法により製造されたチップ部品と、第3電極と、前記第1方向において前記第3電極と間隔を隔てて配置された第4電極とを含むプリント配線板とを準備する第7工程と、
前記第1接合部の前記第1突出部分を前記第3電極上に配置させ、かつ前記第2接合部の前記第2突出部分を前記第4電極上に配置させる第8工程と、
前記第8工程後、前記第1接合部から前記第1電極および前記第3電極に接合された第3接合部を形成し、かつ前記第2接合部から前記第2電極および前記第4電極に接合された第4接合部を形成する第9工程とを備え、
前記第9工程では、加熱により前記第1接合部および前記第2接合部が溶融される、電子機器の製造方法。
A chip component manufactured by the chip component manufacturing method according to any one of claims 11 to 16 , a third electrode, and a fourth electrode spaced apart from the third electrode in the first direction. a seventh step of preparing a printed wiring board including electrodes;
an eighth step of disposing the first protruding portion of the first joint on the third electrode and disposing the second protruding portion of the second joint on the fourth electrode;
After the eighth step, a third joint is formed in which the first joint is joined to the first electrode and the third electrode, and the second joint is joined to the second electrode and the fourth electrode. and a ninth step of forming a joined fourth joint,
In the ninth step, the method of manufacturing an electronic device, wherein the first joint portion and the second joint portion are melted by heating.
前記第1電極および前記第2電極の各々は、前記第2方向に沿って延びる面を有し、
前記第9工程では、加熱により溶融した前記第1接合部および前記第2接合部の各々が、前記第2方向に沿って延びる面に濡れ広がる、請求項17に記載の電子機器の製造方法。
each of the first electrode and the second electrode has a surface extending along the second direction;
18. The method of manufacturing an electronic device according to claim 17 , wherein in said ninth step, each of said first joint portion and said second joint portion melted by heating wets and spreads over a surface extending along said second direction.
JP2021536618A 2019-07-30 2020-05-14 Chip component, chip component manufacturing method, and electronic device manufacturing method Active JP7166464B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019139451 2019-07-30
JP2019139451 2019-07-30
PCT/JP2020/019343 WO2021019867A1 (en) 2019-07-30 2020-05-14 Chip component, method for manufacturing chip component, and method for manufacturing electronic device

Publications (3)

Publication Number Publication Date
JPWO2021019867A1 JPWO2021019867A1 (en) 2021-02-04
JPWO2021019867A5 JPWO2021019867A5 (en) 2022-02-09
JP7166464B2 true JP7166464B2 (en) 2022-11-07

Family

ID=74228432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021536618A Active JP7166464B2 (en) 2019-07-30 2020-05-14 Chip component, chip component manufacturing method, and electronic device manufacturing method

Country Status (3)

Country Link
JP (1) JP7166464B2 (en)
CN (1) CN114145080B (en)
WO (1) WO2021019867A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11641717B2 (en) * 2021-08-30 2023-05-02 International Business Machines Corporation Soldering of end chip components in series
JP7698599B2 (en) * 2022-03-30 2025-06-25 株式会社村田製作所 Manufacturing method for chip-type electronic components

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296936A (en) 2003-03-27 2004-10-21 Kyocera Corp Ceramic electronic components
JP2006221690A (en) 2005-02-08 2006-08-24 Alps Electric Co Ltd Solder ball bonding method for magnetic head assembly
JP2010147406A (en) 2008-12-22 2010-07-01 Tdk Corp Production method of electronic component
JP2011040720A (en) 2009-08-17 2011-02-24 Nan Ya Printed Circuit Board Corp Printed circuit board and manufacturing method thereof
WO2014038066A1 (en) 2012-09-07 2014-03-13 三菱電機株式会社 Power semiconductor device
WO2015108151A1 (en) 2014-01-17 2015-07-23 京セラ株式会社 Laminated electronic component and mounting structure thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152325A (en) * 2001-11-13 2003-05-23 Matsushita Electric Ind Co Ltd Soldering method of chip-shaped electronic component and paste solder shape
JP2003298220A (en) * 2002-03-29 2003-10-17 Hitachi Ltd Circuit board, electronic device, and manufacturing method thereof
JP2012238725A (en) * 2011-05-12 2012-12-06 Toshiba Corp Semiconductor device, manufacturing method of the same and semiconductor module using the same
JP2013251493A (en) * 2012-06-04 2013-12-12 Toshiba Corp Element module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296936A (en) 2003-03-27 2004-10-21 Kyocera Corp Ceramic electronic components
JP2006221690A (en) 2005-02-08 2006-08-24 Alps Electric Co Ltd Solder ball bonding method for magnetic head assembly
JP2010147406A (en) 2008-12-22 2010-07-01 Tdk Corp Production method of electronic component
JP2011040720A (en) 2009-08-17 2011-02-24 Nan Ya Printed Circuit Board Corp Printed circuit board and manufacturing method thereof
WO2014038066A1 (en) 2012-09-07 2014-03-13 三菱電機株式会社 Power semiconductor device
WO2015108151A1 (en) 2014-01-17 2015-07-23 京セラ株式会社 Laminated electronic component and mounting structure thereof

Also Published As

Publication number Publication date
JPWO2021019867A1 (en) 2021-02-04
WO2021019867A1 (en) 2021-02-04
CN114145080A (en) 2022-03-04
CN114145080B (en) 2024-05-28

Similar Documents

Publication Publication Date Title
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
CN109859948B (en) Ceramic electronic component
JP7166464B2 (en) Chip component, chip component manufacturing method, and electronic device manufacturing method
JP2010212318A (en) Printed wiring board and component mounting structure
JP6570728B2 (en) Electronic device and manufacturing method thereof
JP2012164934A (en) Circuit module, electronic component mounting board and circuit module manufacturing method
JPH01319993A (en) Connecting method for printed circuit board
JPH1050928A (en) Semiconductor device and manufacturing method thereof
JP4263765B1 (en) Electronic component soldering method
JPH0318041A (en) Electric junction part
JP2002223062A (en) Printed circuit board pad shape
US20060049238A1 (en) Solderable structures and methods for soldering
JPH0349211A (en) Electronic component
JP2017092270A (en) Semiconductor device
JP2016162813A (en) Printed circuit board and soldering method
CN223157301U (en) Structure and circuit board convenient to paster device stitch welding
JP4225164B2 (en) Wiring board manufacturing method
JP7597037B2 (en) Substrate for mounting electronic components, electronic component mounting body and manufacturing method thereof, and electronic device
JP4381657B2 (en) Circuit board and electronic component mounting method
JPH07122846A (en) Soldering method for minute surface mount components
JP4026267B2 (en) Electronic component mounting structure and mounting method
US20100038123A1 (en) Board unit and manufacturing method for the same
JP4747644B2 (en) Electronic component and its mounting structure
WO2021261013A1 (en) Electronic control device and method for manufacturing electronic control device
JP2010206166A (en) Circuit board structure

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221025

R150 Certificate of patent or registration of utility model

Ref document number: 7166464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250