JP7170273B2 - Ferroelectric thin film, its manufacturing method and device - Google Patents
Ferroelectric thin film, its manufacturing method and device Download PDFInfo
- Publication number
- JP7170273B2 JP7170273B2 JP2019105887A JP2019105887A JP7170273B2 JP 7170273 B2 JP7170273 B2 JP 7170273B2 JP 2019105887 A JP2019105887 A JP 2019105887A JP 2019105887 A JP2019105887 A JP 2019105887A JP 7170273 B2 JP7170273 B2 JP 7170273B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- zinc oxide
- oxide layer
- ferroelectric thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、酸化亜鉛を用いた強誘電体薄膜およびその製造方法ならびにデバイスに関する。 The present invention relates to a ferroelectric thin film using zinc oxide, a method for manufacturing the same, and a device.
酸化亜鉛(ZnO)は、エネルギーギャップが3.37eVと大きいため、可視光を透過し、また電気陰性度の大きな酸素を持つために酸素欠損を生じやすく、n型半導体となりやすい(非特許文献1参照)。このため、酸化亜鉛薄膜は、透明n型半導体として用いられてきた。最近では、酸化亜鉛薄膜にp型不純物を導入(ドープ)することが可能となり(非特許文献2参照)、酸化亜鉛薄膜を用いたpn接合なども盛んに研究されている。また、酸化亜鉛は、圧電効果(piezo-electric effect)を持つ。特に、バルク材料よりも薄膜にすることで、酸化亜鉛の圧電効果も高くなることが知られている(非特許文献3参照)。酸化亜鉛は、特に電気機械結合係数(electromechanical coupling factor)が大きいために、実効的に大きな圧電効果を得ることが期待できる(非特許文献4参照)。
Zinc oxide (ZnO) has a large energy gap of 3.37 eV, so it transmits visible light, and since it has oxygen with a large electronegativity, oxygen deficiency is likely to occur, and it tends to be an n-type semiconductor (Non-Patent
電子デバイスへの応用、特に電界効果型トランジスタ(FET)としての応用では、デバイスの寸法を小さくするに従い、ゲート絶縁層を薄くするようになっている。この結果、ゲート電極からのリーク電流が無視できなくなっている。このような欠点を防ぐためには、薄くなっても大きな電荷を溜められる誘電率の高い材料をゲート絶縁層に用いることが有利である。このため、シリコン系半導体回路では、ゲート絶縁層の材料として、ハフニウム酸化膜(HfO2)が広く用いられている。 In electronic device applications, particularly as field effect transistors (FETs), the gate insulating layer is becoming thinner as device dimensions are reduced. As a result, leakage current from the gate electrode cannot be ignored. In order to prevent such drawbacks, it is advantageous to use a material with a high dielectric constant for the gate insulating layer, which can store a large amount of charge even if it is thin. For this reason, hafnium oxide (HfO 2 ) is widely used as a material for gate insulating layers in silicon-based semiconductor circuits.
さらに最近、ハフニウム中に酸化シリコン(SiO2)をドープすることにより強誘電体特性が発現することがわかった(非特許文献5参照)。強誘電体特性の発現は、結晶の対称性を外すことにより生じていると考えられ、このために、強誘電体特性を発現させるためのドーパントしては、様々な材料が可能である。例えば、酸化ジルコニア(ZrO2)と酸化ハフニウムとの混合でも強誘電体特性が示されており(非特許文献6参照)、多様な応用が広がりつつある。同様に、酸化亜鉛に対しても、Liをドープすることにより強誘電体特性を示すことが明らかになっている(非特許文献7参照)。 More recently, it has been found that doping hafnium with silicon oxide (SiO 2 ) exhibits ferroelectric properties (see Non-Patent Document 5). The development of ferroelectric properties is thought to be caused by removing the symmetry of crystals, and for this reason, various materials can be used as dopants to develop ferroelectric properties. For example, a mixture of zirconia oxide (ZrO 2 ) and hafnium oxide has been shown to have ferroelectric properties (see Non-Patent Document 6), and various applications are expanding. Similarly, zinc oxide has been shown to exhibit ferroelectric properties by doping with Li (see Non-Patent Document 7).
以上に説明したように、酸化亜鉛による強誘電体特性を発現する薄膜の研究・開発が盛んになされ、強誘電体特性を発現する新たな構造の酸化亜鉛薄膜が望まれている。 As described above, research and development of zinc oxide thin films exhibiting ferroelectric properties have been actively carried out, and zinc oxide thin films with new structures exhibiting ferroelectric properties are desired.
本発明は、以上のような問題点を解消するためになされたものであり、酸化亜鉛を用いた新たな構造の、強誘電体特性を発現する薄膜を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film having a new structure using zinc oxide and exhibiting ferroelectric properties.
本発明に係る強誘電体薄膜は、ZnとOとからなる分子層が3~5層積層された酸化亜鉛層と、AlとOとからなる1つの分子層からなる酸化アルミニウム層とから構成され、酸化亜鉛層と酸化アルミニウム層とは積層され、積層方向に隣り合う酸化亜鉛層と酸化アルミニウム層とは接している。 The ferroelectric thin film according to the present invention is composed of a zinc oxide layer in which 3 to 5 molecular layers composed of Zn and O are laminated, and an aluminum oxide layer composed of one molecular layer composed of Al and O. The zinc oxide layer and the aluminum oxide layer are stacked, and the zinc oxide layer and the aluminum oxide layer adjacent to each other in the stacking direction are in contact with each other.
上記強誘電体薄膜の一構成例において、酸化亜鉛層と酸化アルミニウム層とが、交互に複数積層されている。 In one structural example of the ferroelectric thin film, a plurality of zinc oxide layers and aluminum oxide layers are alternately laminated.
本発明に係る強誘電体薄膜の製造方法は、亜鉛原料と酸化剤とを用いた原子層堆積法で、ZnとOとからなる分子層が3~5層積層された酸化亜鉛層を形成する第1工程と、アルミニウム原料と酸化剤とを用いた原子層堆積法で、AlとOとからなる1つの分子層からなる酸化アルミニウム層を、酸化亜鉛層の上に接して形成する第2工程とを備える。 The method for producing a ferroelectric thin film according to the present invention is an atomic layer deposition method using a zinc raw material and an oxidizing agent to form a zinc oxide layer in which 3 to 5 molecular layers composed of Zn and O are laminated. and a second step of forming, on and in contact with the zinc oxide layer, an aluminum oxide layer composed of one molecular layer composed of Al and O by an atomic layer deposition method using an aluminum raw material and an oxidizing agent. and a step.
上記強誘電体薄膜の製造方法の一構成例において、第1工程と第2工程とを繰り返し、酸化亜鉛層と酸化アルミニウム層とを、交互に複数積層する。 In one structural example of the method for producing a ferroelectric thin film, the first step and the second step are repeated to alternately laminate a plurality of zinc oxide layers and aluminum oxide layers.
上記強誘電体薄膜の製造方法の一構成例において、第1工程は、基板の上に亜鉛原料を供給してZnの1原子層を形成する工程と、基板の上に形成されたZnの1原子層を酸化してZnとOとからなる分子層を形成する工程とを含み、第2工程は、基板の上にアルミニウム原料を供給してAlの1原子層を形成する工程と、基板の上に形成されたAlの1原子層を酸化してAlとOとからなる分子層を形成する工程を含む。 In one structural example of the method for producing a ferroelectric thin film, the first step includes a step of supplying a zinc raw material onto a substrate to form a single atomic layer of Zn; a step of oxidizing the atomic layer to form a molecular layer composed of Zn and O; the second step includes a step of supplying an aluminum raw material onto the substrate to form one atomic layer of Al; A step of oxidizing the one atomic layer of Al formed thereon to form a molecular layer composed of Al and O is included.
本発明に係るデバイスは、酸化亜鉛からなる第1層と、第1層の上に形成された、トンネル障壁となるトンネル障壁層と、トンネル障壁層の上に形成された、上記強誘電体薄膜と、この強誘電体薄膜の上に形成された酸化亜鉛からなる第2層とを備える。 A device according to the present invention comprises a first layer made of zinc oxide, a tunnel barrier layer formed on the first layer as a tunnel barrier, and the ferroelectric thin film formed on the tunnel barrier layer. and a second layer of zinc oxide formed on the ferroelectric thin film.
本発明に係るデバイスは、基板の上に形成された、チャネル層と、チャネル層の上に形成された上記強誘電体薄膜と、チャネル層を挟んで基板の上に形成されたソースおよびドレインと、強誘電体薄膜の上にゲート絶縁層を介して形成され、酸化亜鉛から構成されたゲート電極とを備える。 A device according to the present invention comprises a channel layer formed on a substrate, the ferroelectric thin film formed on the channel layer, and a source and a drain formed on the substrate with the channel layer interposed therebetween. and a gate electrode made of zinc oxide formed on the ferroelectric thin film with a gate insulating layer interposed therebetween.
以上説明したように、本発明によれば、ZnとOとからなる分子層が3層以上積層された酸化亜鉛層と、AlとOとからなる1つの分子層からなる酸化アルミニウム層とから構成したので、強誘電体特性を発現する新たな構造の酸化亜鉛薄膜が提供できる。 As described above, according to the present invention, the zinc oxide layer is composed of three or more molecular layers composed of Zn and O, and the aluminum oxide layer is composed of one molecular layer composed of Al and O. Therefore, it is possible to provide a zinc oxide thin film having a novel structure that exhibits ferroelectric properties.
以下、本発明の実施の形態に係る強誘電体薄膜について図1を参照して説明する。この強誘電体薄膜は、基板101の上に形成された酸化亜鉛層102と、酸化アルミニウム層103とから構成されている。酸化亜鉛層102は、ZnとOとからなる分子層121が3層以上積層されている。酸化アルミニウム層103は、AlとOとからなる1つの分子層から構成されている。酸化亜鉛層102と酸化アルミニウム層103とは積層され、積層方向に隣り合う酸化亜鉛層102と酸化アルミニウム層103とは接している。この例では、酸化亜鉛層102と酸化アルミニウム層103とが、交互に複数積層されている。この積層数は、例えば、10とすることができる。
A ferroelectric thin film according to an embodiment of the present invention will be described below with reference to FIG. This ferroelectric thin film is composed of a
次に、本発明の実施の形態に係る強誘電体薄膜の製造方法について説明する。この製造方法は、亜鉛原料と酸化剤とを用いた原子層堆積法で、酸化亜鉛層102を形成する第1工程と、アルミニウム原料と酸化剤とを用いた原子層堆積法で、酸化アルミニウム層103を形成する第2工程とを備える。第2工程では、酸化亜鉛層102の上に接して酸化アルミニウム層103を形成する。第1工程と第2工程とを繰り返すことで、酸化亜鉛層102と酸化アルミニウム層103とを、交互に複数積層することができる。
Next, a method for manufacturing a ferroelectric thin film according to an embodiment of the present invention will be described. This manufacturing method is an atomic layer deposition method using a zinc raw material and an oxidizing agent, and includes a first step of forming a
ここで、第1工程は、基板101の上に亜鉛原料を供給してZnの1原子層を形成する工程と、基板101の上に形成されたZnの1原子層を酸化してZnとOとからなる分子層121を形成する工程とを含む。また、第2工程は、基板101の上にアルミニウム原料を供給してAlの1原子層を形成する工程と、基板101の上に形成されたAlの1原子層を酸化してAlとOとからなる分子層を形成する工程を含む。
Here, the first step includes a step of supplying a zinc raw material on the
以下、製造方法について、より詳細に説明する。上述した原子層堆積法による強誘電体薄膜の製造は、例えば、図2に示す装置を用いることで実施できる。この装置は、処理を行う反応容器201と、反応容器201の内部を排気するドライポンプ202と、亜鉛原料が収容された原料供給部203と、アルミニウム原料が収容された原料供給部204と、酸化剤が収容された酸化剤供給部205とを備える。
The manufacturing method will be described in more detail below. A ferroelectric thin film can be manufactured by the atomic layer deposition method described above, for example, by using the apparatus shown in FIG. This apparatus includes a
亜鉛原料は、例えば、ジエチル亜鉛[DEZ:Zn(C2H5)2]である。アルミニウム原料は、例えば、トリメチルアルミニウム[TMA:Al(CH3)3]である。酸化剤は、例えば、水(H2O)である。原子層堆積法において、ジエチル亜鉛、トリメチルアルミニウムは、前駆体(precursor)と呼ばれる有機金属化合物である。 The zinc raw material is, for example, diethyl zinc [DEZ: Zn (C2H5)2 ] . The aluminum raw material is, for example, trimethylaluminum [TMA: Al(CH 3 ) 3 ]. The oxidant is, for example, water ( H2O ). In atomic layer deposition, diethylzinc and trimethylaluminum are organometallic compounds called precursors.
原料供給部203に収容されている亜鉛原料は、パルシングバルブ206を開くことで配管221に導入され、キャリアガス209によって反応容器201に搬送される。また、原料供給部204に収容されているアルミニウム原料は、パルシングバルブ207を開くことで配管222に導入され、キャリアガス209によって反応容器201に搬送される。また、酸化剤供給部205に収容されている酸化剤は、パルシングバルブ208を開くことで配管223に導入され、キャリアガス209によって反応容器201に搬送される。また、キャリアガス209は、配管224により反応容器201に供給される。
The zinc raw material contained in the raw
また、ドライポンプ202によって、反応容器201内の余剰な原料や反応ガスが、反応容器201の外部に排出(パージ)される。この排出においては、配管224により反応容器201に供給されるキャリアガス209が、パージガスとして用いられる。
Further, the
例えば、反応容器201の内部に基板211を搬入して載置し、反応容器201を密閉状態とする。次に、パルシングバルブ206を開くことで、原料供給部203に収容されている亜鉛原料を、配管221を介して反応容器201の内部に導入し、基板211の上に供給する。基板211の上に供給された亜鉛原料は、前駆体である亜鉛原料の持つ自己抑制機構により、基板211の表面に1原子層だけ吸着し、これ以上の厚さとはならない。
For example, the
次に、亜鉛原料の供給を停止し、反応容器201にキャリアガス209を供給し、また、ドライポンプ202によって、反応容器201内の余剰な原料ガスや反応ガスをパージする。
Next, the supply of the zinc raw material is stopped, the
次に、パルシングバルブ208を開くことで、酸化剤供給部205に収容されている酸化剤を、配管223を介して反応容器201の内部に導入し、基板211の上に供給する。基板211の上には、亜鉛原料が1原子層だけ吸着しており、酸化剤の供給により酸化され、ZnとOとからなる(ZnOの)分子層が基板211の上に形成された状態となる。
Next, by opening the pulsing
次に、酸化剤の供給を停止し、反応容器201にキャリアガス209を供給し、また、ドライポンプ202によって、反応容器201内の余剰な酸化剤のガスなどをパージする。
Next, the supply of the oxidant is stopped, the
次に、パルシングバルブ207を開くことで、原料供給部204に収容されているアルミニウム原料を、配管223を介して反応容器201の内部に導入し、基板211の上に供給する。基板211の上に供給されたアルミニウム原料は、前駆体であるアルミニウム原料の持つ自己抑制機構により、基板211の上にすでに形成されているZnOの分子層の表面に1原子層だけ吸着し、これ以上の厚さとはならない。
Next, by opening the pulsing
次に、アルミニウム原料の供給を停止し、反応容器201にキャリアガス209を供給し、また、ドライポンプ202によって、反応容器201内の余剰な原料ガスや反応ガスをパージする。
Next, the supply of the aluminum raw material is stopped, the
次に、パルシングバルブ208を開くことで、酸化剤供給部205に収容されている酸化剤を、配管223を介して反応容器201の内部に導入し、基板211の上に供給する。基板211上のすでに形成されているZnOの分子層の表面には、アルミニウム原料が1原子層だけ吸着しており、酸化剤の供給により酸化され、AlとOとからなる(酸化アルミニウムの)分子層が基板211の上に形成された状態となる。
Next, by opening the pulsing
上述した 原子層堆積(Atomic Layer Deposition:ALD)法は、前駆体と呼ばれる有機金属化合物とその酸化剤(主として水)を用いて原子層を1層ずつデジタル的に膜成長を行う成膜方法である。前駆体の持つ自己抑制機構、すなわち表面に1原子層だけ吸着するとそれ以上の厚さにならないという性質を利用することで、1原子層ずつの成長が可能である(非特許文献8参照)。 The Atomic Layer Deposition (ALD) method described above is a film formation method that digitally grows atomic layers one by one using an organometallic compound called a precursor and its oxidizing agent (mainly water). be. It is possible to grow one atomic layer at a time by using the self-limiting mechanism of the precursor, that is, the property that if only one atomic layer is adsorbed on the surface, no further thickness is obtained (see Non-Patent Document 8).
原子層堆積法は、化学気相成長(CVD)法の一種であるが、表面吸着による自己抑制機構により1原子層ずつ成長する点が、通常のCVD法とは異なる。化学気相成長法では、原料ガスと酸化剤とが、基板の上に同時に供給され、基板の上の気相中で反応した材料を基板に堆積させて成長させる。これに対し、原子層成長法は、第1に、基板表面における表面化学反応により成長すること、第2に、原子層が1層ずつ成長することが大きな違いである。このために、化学気相成長法に比べて、低温での成長が可能であることが利点となる。なお、1原子層ずつの成長で、かつ低温成長とする場合、形成される膜は、緻密なアモルファス膜となる。なお、原子層堆積法は、原子層を一層ずつの成長させるため、他の化学気相成長法より、成膜速度が遅くなる。 The atomic layer deposition method is a kind of chemical vapor deposition (CVD) method, but differs from the usual CVD method in that the atomic layer is grown one atomic layer at a time by a self-limiting mechanism due to surface adsorption. In the chemical vapor deposition method, a source gas and an oxidizing agent are simultaneously supplied onto the substrate, and the material reacted in the vapor phase on the substrate is deposited and grown on the substrate. In the atomic layer deposition method, on the other hand, the major difference is that, firstly, the atomic layer grows by surface chemical reaction on the substrate surface, and secondly, the atomic layer grows layer by layer. For this reason, it has the advantage of being able to grow at a low temperature compared to the chemical vapor deposition method. In the case of growing one atomic layer at a time and growing at a low temperature, the formed film is a dense amorphous film. In the atomic layer deposition method, since atomic layers are grown one by one, the film formation speed is slower than other chemical vapor deposition methods.
次に、実施の形態に係る強誘電体薄膜を原子層堆積法により作製した結果について説明する。 Next, the result of fabricating the ferroelectric thin film according to the embodiment by the atomic layer deposition method will be described.
まず、原子層堆積装置は、ピコサン社製のALD成膜装置「Sunale R-200」を用いた。また、亜鉛原料は、ジエチル亜鉛[DEZ]とした。また、アルミニウム原料は、トリメチルアルミニウム(TMA)とした。また、酸化剤には、H2Oを用いた。また、基板材料は、シリコンとした。また、反応容器の内部温度(処理温度)は150℃近傍にした。 First, an ALD film forming apparatus "Sunale R-200" manufactured by Picosan Co., Ltd. was used as an atomic layer deposition apparatus. Diethyl zinc [DEZ] was used as the zinc raw material. Trimethylaluminum (TMA) was used as the aluminum raw material. Also, H 2 O was used as an oxidizing agent. Also, silicon was used as the substrate material. Moreover, the internal temperature (processing temperature) of the reaction vessel was set to around 150°C.
まず、酸化亜鉛の1分子層を形成するためのAサイクルを、「DEZを0.1秒供給、4秒のパージ、H2Oを0.1秒供給、4秒のパージ」とした(図3参照)。1つのAサイクルでは、ZnOの一分子層が形成されるものとする。また、酸化アルミニウムの1分子層を形成するためのBサイクルを、「TMAを0.1秒供給、4秒のパージ、H2Oを0.1秒供給、4秒のパージ」とした(図3参照)。1つのBサイクルでは、Al2O3の1分子層が形成されるものとする。 First, the A cycle for forming a monomolecular layer of zinc oxide was set to "supply DEZ for 0.1 seconds, purge for 4 seconds, supply H 2 O for 0.1 seconds, and purge for 4 seconds" (Fig. 3). It is assumed that a monolayer of ZnO is formed in one A cycle. In addition, the B cycle for forming a monomolecular layer of aluminum oxide was defined as "supplying TMA for 0.1 seconds, purging for 4 seconds, supplying H 2 O for 0.1 seconds, and purging for 4 seconds" (Fig. 3). It is assumed that one monolayer of Al 2 O 3 is formed in one B cycle.
また、上述したAサイクルを3回連続して繰り返し、引き続きBサイクルを1回で1サイクルとし、これを10回繰り返すことで強誘電体薄膜(ZnO;Al2O3)を形成した。なお、Aサイクルを3回連続する工程では、キャリアガスの供給量が、50~80sccmである場合には、DEZの供給工程、およびH2Oの供給工程は、共に0.1秒以上の供給時間とし、パージ工程の時間を3.2~4.0秒とする。 Further, the A cycle described above was repeated three times in succession, followed by one B cycle, and this cycle was repeated 10 times to form a ferroelectric thin film (ZnO; Al 2 O 3 ). In the process of repeating the A cycle three times, when the carrier gas supply rate is 50 to 80 sccm, both the DEZ supply process and the H 2 O supply process are performed for 0.1 second or longer. and the duration of the purge step is 3.2-4.0 seconds.
上述したことにより作製した強誘電体薄膜は、厚さ7.6nm程度となった。この強誘電体薄膜を、各々の厚さ30nmとした2つの酸化亜鉛膜で挟んだ「ZnO/ZnO;Al2O3/ZnO」構造を作製し、この電流-電圧特性を、よく知られた4端子法により測定した。測定の結果を図4に示す。破線は、最初の測定の掃引結果を示し、実線は、5回目の測定の掃引結果を示している。 The ferroelectric thin film produced as described above had a thickness of about 7.6 nm. This ferroelectric thin film was sandwiched between two zinc oxide films each having a thickness of 30 nm to form a "ZnO/ZnO; It was measured by the 4-probe method. The measurement results are shown in FIG. The dashed line shows the sweep results of the first measurement and the solid line shows the sweep results of the fifth measurement.
図4に示されているように、「ZnO/ZnO;Al2O3/ZnO」構造への電荷の蓄積により、掃引の回数の増加に伴い、ヒステリシス曲線が変化している。ここで、電流-電圧特性に非線形性が見られるが、これは酸化亜鉛のバリスタ(varistor)特性によるものと考えられる(非特許文献9参照)。原子層堆積法の成長サイクルによりバリスタ特性も大きく変わることが分かっており、これも様々な最適化が考えられる。 As shown in FIG. 4, the hysteresis curve changes as the number of sweeps increases due to charge accumulation in the “ZnO/ZnO; Al 2 O 3 /ZnO” structure. Here, non-linearity is seen in the current-voltage characteristics, which is considered to be due to the varistor characteristics of zinc oxide (see Non-Patent Document 9). It is known that the varistor characteristics also change greatly depending on the growth cycle of the atomic layer deposition method, and various optimizations can be considered for this as well.
ところで、上述したAサイクルを2回とし、Bサイクルを1回として形成したZnO;Al2O3は、強誘電体特性が発現しなかった。従って、Bサイクル1回に対し、Aサイクル3回とすることで、形成されるZnO;Al2O3の膜に誘電体特性が発現するものと考えられる。実際に、Aサイクルを4回とし、Bサイクルを1回として形成したZnO;Al2O3、およびAサイクルを5回とし、Bサイクルを1回として形成したZnO;Al2O3では、強誘電体特性が確認された。
By the way, ZnO;Al 2 O 3 formed by performing the above-described A cycle twice and the B cycle once did not exhibit ferroelectric properties. Therefore, it is considered that the ZnO:Al 2 O 3 film formed by performing the A cycle 3 times per
言い換えると、ZnとOとからなる分子層が3層以上積層された酸化亜鉛層と、AlとOとからなる1つの分子層からなる酸化アルミニウム層とが、交互に積層された膜とすることで、強誘電体特性が得られるものと考えられる。 In other words, a film in which a zinc oxide layer in which three or more molecular layers of Zn and O are laminated and an aluminum oxide layer in which one molecular layer of Al and O are laminated alternately. It is thought that ferroelectric properties can be obtained by
次に、上述した実施の形態に係る強誘電体薄膜を用いたデバイスについて、図5を参照して説明する。このデバイスは、酸化亜鉛からなる第1層301と、第1層301の上に形成された、トンネル障壁となるトンネル障壁層302と、トンネル障壁層302の上に形成された、強誘電体薄膜303と、強誘電体薄膜303の上に形成された酸化亜鉛からなる第2層304とを備える。トンネル障壁層302は、Al2O3から構成されている。トンネル障壁層302は、厚さ2~4nm程度である。各層は、前述した原子層堆積法により、同一の装置内で連続して形成することができる。
Next, a device using the ferroelectric thin film according to the embodiment described above will be described with reference to FIG. This device comprises a
強誘電体薄膜とトンネル障壁とを組み合わせることで、強誘電体トンネル接合が構成できる(非特許文献10参照)。強誘電体トンネル接合は、メモリー素子への応用の検討が進んでいる(非特許文献11)。これまで、メモリー素子に適用可能な強誘電体材料としては、チタン酸バリウム(BaTiO3)やチタン酸鉛(PbTiO3)が用いられてきた(非特許文献10,非特許文献12)。また、最近ではHfO2を用いる検討も進んでいる。 A ferroelectric tunnel junction can be constructed by combining a ferroelectric thin film and a tunnel barrier (see Non-Patent Document 10). Ferroelectric tunnel junctions are being studied for application to memory devices (Non-Patent Document 11). So far, barium titanate (BaTiO 3 ) and lead titanate (PbTiO 3 ) have been used as ferroelectric materials applicable to memory elements (Non-Patent Documents 10 and 12). Further, recently, studies using HfO 2 are also progressing.
上述したデバイスによれば、トンネル障壁層302と強誘電体薄膜303とでトンネル接合が構成されている。また、第1層301、第2層304は、各々電極とすることができる。これらは、前述したように、原子層堆積法により、同一の装置内で連続して形成することができるために信頼性に優れ、また特性の制御性に優れている。
According to the device described above, the tunnel junction is formed by the
次に、上述した実施の形態に係る強誘電体薄膜を用いた他のデバイスについて、図6を参照して説明する。このデバイスは、基板401の上に形成されたチャネル層402と、チャネル層402を挟んで基板401の上に形成されたソース403およびドレイン404と、チャネル層402の上に形成された強誘電体薄膜405と、強誘電体薄膜405の上に、ゲート絶縁層406を介して形成されたゲート電極407とを備える。
Next, another device using the ferroelectric thin film according to the embodiment described above will be described with reference to FIG. This device has a
基板401は、例えば、SiまたはGaAsから構成されている。チャネル層402は、例えば、n型またはp型とされた、SiまたはGaAsから構成されている。また、ゲート絶縁層406は、Al2O3から構成されている。また、ゲート電極407は、例えば、酸化亜鉛から構成することができる。強誘電体薄膜405、ゲート絶縁層406、ゲート電極407の各層は、前述した原子層堆積法により、同一の装置内で連続して形成することができる。このデバイスは、電界効果型トランジスタである。
The
現在、回路の微細化に伴い電界効果型トランジスタにおいては、ゲート絶縁層を薄くすることが必要となり、ゲートリークが大きな問題となった。これを解決するために、ゲート絶縁層を、高誘電率の材料(high-k)から構成することが提案され、例えば、ゲート絶縁材料としてHfO2が広く用いられている。しかしながら、動作電圧を低くして消費電力を抑えるためには、しきい値電圧の近傍のサブ・スレッショールド(subthresholdvoltage)において電流を大きく変化させることが重要となる。これを実現する1つの技術として、強誘電体の負性容量(negativecapacitance)を用いることが提案されている(非特許文献13参照)。 At present, with the miniaturization of circuits, it is necessary to make the gate insulating layer thinner in field effect transistors, and gate leakage has become a serious problem. In order to solve this problem, it has been proposed to form the gate insulating layer from a material with a high dielectric constant (high-k). For example, HfO 2 is widely used as the gate insulating material. However, in order to lower the operating voltage and reduce power consumption, it is important to change the current significantly at a subthresholdvoltage near the threshold voltage. As one technique for realizing this, the use of ferroelectric negative capacitance has been proposed (see Non-Patent Document 13).
上述した実施の形態に係るデバイスは、チャネル層402の上に、実施の形態に係る強誘電体薄膜405を形成し、この上に、Al2O3から構成されたゲート絶縁層406を形成し、この上に酸化亜鉛から構成されたゲート電極407を積層し、負性容量電界効果型トランジスタを実現している。この構造によれば、ゲート電極407が透明電極材料であるZnOから構成されているので、光スイッチ電界効果型トランジスタとして動作可能となる。また、この構造によれば、ゲート絶縁層406を薄くしてトンネル接合構造とすることで、メモリトランジスタとして動作させることも可能である。
In the device according to the embodiment described above, the ferroelectric
以上に説明したように、本発明によれば、ZnとOとからなる分子層が3層以上積層された酸化亜鉛層と、AlとOとからなる1つの分子層からなる酸化アルミニウム層とから構成したので、酸化亜鉛を用いた新たな構造の、強誘電体特性を発現する薄膜を提供できる。 As described above, according to the present invention, a zinc oxide layer in which three or more molecular layers made of Zn and O are laminated and an aluminum oxide layer made of one molecular layer made of Al and O are combined. Since it is constructed, it is possible to provide a thin film having a new structure using zinc oxide and exhibiting ferroelectric properties.
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。 It should be noted that the present invention is not limited to the embodiments described above, and many modifications and combinations can be implemented by those skilled in the art within the technical concept of the present invention. It is clear.
101…基板、102…酸化亜鉛層、103…酸化アルミニウム層、121…分子層。
DESCRIPTION OF
Claims (7)
AlとOとからなる1つの分子層からなる酸化アルミニウム層とから構成され、
前記酸化亜鉛層と前記酸化アルミニウム層とは積層され、
積層方向に隣り合う前記酸化亜鉛層と前記酸化アルミニウム層とは接している
ことを特徴とする強誘電体薄膜。 a zinc oxide layer in which 3 to 5 molecular layers composed of Zn and O are laminated;
An aluminum oxide layer consisting of one molecular layer made of Al and O,
The zinc oxide layer and the aluminum oxide layer are laminated,
A ferroelectric thin film, wherein the zinc oxide layer and the aluminum oxide layer adjacent to each other in the stacking direction are in contact with each other.
前記酸化亜鉛層と前記酸化アルミニウム層とが、交互に複数積層されていることを特徴とする強誘電体薄膜。 In the ferroelectric thin film according to claim 1,
A ferroelectric thin film, wherein a plurality of said zinc oxide layers and said aluminum oxide layers are alternately laminated.
アルミニウム原料と酸化剤とを用いた原子層堆積法で、AlとOとからなる1つの分子層からなる酸化アルミニウム層を、前記酸化亜鉛層の上に接して形成する第2工程と
を備える強誘電体薄膜の製造方法。 a first step of forming a zinc oxide layer in which 3 to 5 molecular layers composed of Zn and O are laminated by an atomic layer deposition method using a zinc raw material and an oxidizing agent;
a second step of forming, on and in contact with the zinc oxide layer, an aluminum oxide layer composed of one molecular layer composed of Al and O by an atomic layer deposition method using an aluminum raw material and an oxidizing agent; A method for manufacturing a dielectric thin film.
前記第1工程と前記第2工程とを繰り返し、
前記酸化亜鉛層と前記酸化アルミニウム層とを、交互に複数積層する
ことを特徴とする強誘電体薄膜の製造方法。 In the method for manufacturing a ferroelectric thin film according to claim 3,
Repeating the first step and the second step,
A method of manufacturing a ferroelectric thin film, comprising alternately laminating a plurality of the zinc oxide layers and the aluminum oxide layers.
前記第1工程は、基板の上に亜鉛原料を供給してZnの1原子層を形成する工程と、前記基板の上に形成されたZnの1原子層を酸化してZnとOとからなる分子層を形成する工程とを含み、
前記第2工程は、前記基板の上にアルミニウム原料を供給してAlの1原子層を形成する工程と、前記基板の上に形成されたAlの1原子層を酸化してAlとOとからなる分子層を形成する工程を含む
ことを特徴とする強誘電体薄膜の製造方法。 In the method for manufacturing a ferroelectric thin film according to claim 3 or 4,
The first step includes supplying a zinc raw material onto a substrate to form a monoatomic layer of Zn, and oxidizing the monoatomic layer of Zn formed on the substrate to form Zn and O. forming a molecular layer;
The second step includes a step of supplying an aluminum raw material onto the substrate to form a monoatomic layer of Al; A method for producing a ferroelectric thin film, comprising the step of forming a molecular layer consisting of:
前記第1層の上に形成された、トンネル障壁となるトンネル障壁層と、
前記トンネル障壁層の上に形成された強誘電体薄膜と、
前記強誘電体薄膜の上に形成された酸化亜鉛からなる第2層と
を備え、
前記強誘電体薄膜は、
ZnとOとからなる分子層が3層以上積層された酸化亜鉛層と、
AlとOとからなる1つの分子層からなる酸化アルミニウム層とから構成され、
前記酸化亜鉛層と前記酸化アルミニウム層とは積層され、
積層方向に隣り合う前記酸化亜鉛層と前記酸化アルミニウム層とは接している
ことを特徴とす るデバイス。 a first layer made of zinc oxide;
a tunnel barrier layer formed on the first layer and serving as a tunnel barrier;
formed over the tunnel barrier layerstronga dielectric thin film;
a second layer of zinc oxide formed on the ferroelectric thin film;
equipped with,
The ferroelectric thin film is
a zinc oxide layer in which three or more molecular layers composed of Zn and O are laminated;
An aluminum oxide layer consisting of one molecular layer made of Al and O,
The zinc oxide layer and the aluminum oxide layer are laminated,
The zinc oxide layer and the aluminum oxide layer adjacent to each other in the stacking direction are in contact with each other.
characterized by device.
前記チャネル層の上に形成された強誘電体薄膜と、
前記チャネル層を挟んで前記基板の上に形成されたソースおよびドレインと、
前記強誘電体薄膜の上にゲート絶縁層を介して形成され、酸化亜鉛から構成されたゲート電極と
を備え、
前記強誘電体薄膜は、
ZnとOとからなる分子層が3層以上積層された酸化亜鉛層と、
AlとOとからなる1つの分子層からなる酸化アルミニウム層とから構成され、
前記酸化亜鉛層と前記酸化アルミニウム層とは積層され、
積層方向に隣り合う前記酸化亜鉛層と前記酸化アルミニウム層とは接している
ことを特徴とす るデバイス。 a channel layer formed over a substrate;
formed on the channel layerstronga dielectric thin film;
a source and a drain formed on the substrate with the channel layer interposed therebetween;
a gate electrode formed on the ferroelectric thin film via a gate insulating layer and made of zinc oxide;
equipped with,
The ferroelectric thin film is
a zinc oxide layer in which three or more molecular layers composed of Zn and O are laminated;
An aluminum oxide layer consisting of one molecular layer made of Al and O,
The zinc oxide layer and the aluminum oxide layer are laminated,
The zinc oxide layer and the aluminum oxide layer adjacent to each other in the stacking direction are in contact with each other.
characterized by device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019105887A JP7170273B2 (en) | 2019-06-06 | 2019-06-06 | Ferroelectric thin film, its manufacturing method and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019105887A JP7170273B2 (en) | 2019-06-06 | 2019-06-06 | Ferroelectric thin film, its manufacturing method and device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020202200A JP2020202200A (en) | 2020-12-17 |
| JP7170273B2 true JP7170273B2 (en) | 2022-11-14 |
Family
ID=73742110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019105887A Active JP7170273B2 (en) | 2019-06-06 | 2019-06-06 | Ferroelectric thin film, its manufacturing method and device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7170273B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7382988B2 (en) * | 2021-06-29 | 2023-11-17 | キヤノンアネルバ株式会社 | Manufacturing method of laminated structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203916A (en) | 2001-01-05 | 2002-07-19 | Sony Corp | Semiconductor device and method of manufacturing the same |
| JP2008085327A (en) | 2006-09-27 | 2008-04-10 | Sino-American Silicon Products Inc | Solar cell and method of manufacturing solar cell |
| JP2008147655A (en) | 2006-11-30 | 2008-06-26 | Samsung Electronics Co Ltd | Charge trap layer of charge trap semiconductor memory device and method of manufacturing the same |
-
2019
- 2019-06-06 JP JP2019105887A patent/JP7170273B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203916A (en) | 2001-01-05 | 2002-07-19 | Sony Corp | Semiconductor device and method of manufacturing the same |
| JP2008085327A (en) | 2006-09-27 | 2008-04-10 | Sino-American Silicon Products Inc | Solar cell and method of manufacturing solar cell |
| JP2008147655A (en) | 2006-11-30 | 2008-06-26 | Samsung Electronics Co Ltd | Charge trap layer of charge trap semiconductor memory device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020202200A (en) | 2020-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI423334B (en) | Atomic Layer Deposition (ALD) of Zr Substituted BaTiO3 Film as Gate Dielectric | |
| US9853150B1 (en) | Method of fabricating epitaxial gate dielectrics and semiconductor device of the same | |
| US7390756B2 (en) | Atomic layer deposited zirconium silicon oxide films | |
| US7510983B2 (en) | Iridium/zirconium oxide structure | |
| US7183186B2 (en) | Atomic layer deposited ZrTiO4 films | |
| US7560395B2 (en) | Atomic layer deposited hafnium tantalum oxide dielectrics | |
| US7867919B2 (en) | Method of fabricating an apparatus having a lanthanum-metal oxide dielectric layer | |
| US7410910B2 (en) | Lanthanum aluminum oxynitride dielectric films | |
| US20070049023A1 (en) | Zirconium-doped gadolinium oxide films | |
| CN113345795B (en) | Ferroelectric thin film structure and electronic device including the ferroelectric thin film structure | |
| EP2442364A1 (en) | Gate stack structure for semiconductor flash memory device and preparation method thereof | |
| KR20060066126A (en) | Hafnium-Based High-Atom Atomic Layer Deposition | |
| WO2001004943A1 (en) | Multilayered body, method for fabricating multilayered body, and semiconductor device | |
| CN102231365B (en) | Preparation method of non-volatile charge storage device, non-volatile charge storage device and application of device | |
| WO1999032691A1 (en) | Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device | |
| CN116344345B (en) | Ferroelectric field effect transistor, preparation method thereof, and ferroelectric memory | |
| JP7170273B2 (en) | Ferroelectric thin film, its manufacturing method and device | |
| KR20090037120A (en) | Nonvolatile Memory Device and Manufacturing Method Thereof | |
| KR101116166B1 (en) | Capacitor for semiconductor device and method of fabricating the same | |
| US20250142936A1 (en) | Layer structure including dielectric layer, methods of manufacturing the layer structure, and electronic device including the layer structure | |
| KR100687760B1 (en) | Insulator having rapid metal-insulator transition and manufacturing method thereof, device using the same | |
| CN114988470A (en) | Hafnium oxide-based ferroelectric thin film, capacitor structure, transistor and preparation method | |
| Chan et al. | Nonvolatile memory effect in indium gallium arsenide-based Metal–Oxide–semiconductor devices using II–VI tunnel insulators | |
| Keeney et al. | Vapor Phase Growth of Metal‐Oxide Thin Films and Nanostructures | |
| US20250072030A1 (en) | Device and formation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190606 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221024 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7170273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |