JP7175643B2 - 半導体装置、及び、半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置、及び、半導体装置の製造方法に関する発明である。

従来、封止部材により封止され、フレームに接続子を介して電気的に接続された電極を有する半導体チップを備えた半導体装置等がある（例えば、特許文献１参照）。

ここで、例えば、従来の半導体装置では、半導体チップの電極に接続される接続子の接合部（テラス）の面積は、半導体チップの当該電極の上面の面積とほぼ同じ大きさとなっている。

このように、接続子の接合部の面積が、半導体チップの電極の上面の面積とほぼ同じ大きさである場合、当該接続子から半導体チップから発生する熱を十分に放熱することができない問題がある。

特開2003-133497

そこで、本発明は、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることが可能な半導体装置を提供することを目的とする。

本発明の一態様に係る実施形態に従った半導体装置は、
封止部材と、
前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、
第１の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第１のフレームと、
前記封止部材内で、前記半導体チップの前記下部電極と前記第１のフレームの上面の搭載領域との間を接合し且つ導電性を有する第１の導電性接合材と、
前記第１の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第２のフレームと、
前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第１接合部と、前記第２のフレームの一端部の上面の前記接続領域と電気的に接続された第２接合部と、を有し、金属からなる接続子と、
前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第１接合部との間を接合し且つ導電性を有する第２の導電性接合材と、
前記封止部材内で、前記接続子の前記第２接合部と前記第２のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第３の導電性接合材と、を備え、
前記接続子の前記第１接合部には、前記接続子の前記第１接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、前記突出部が前記封止部材内で前記半導体チップの前記上部電極の上面に前記第２の導電性接合材を介して電気的に接続され、
前記接続子の前記第１接合部の面積は、前記半導体チップの前記上部電極の上面の面積より大きい
ことを特徴とする。

前記半導体装置において、
前記第１の方向に直交する第２の方向における前記接続子の前記第１接合部の幅は、前記第２の方向における前記半導体チップの前記上部電極の幅よりも、大きい
ことを特徴とする。

前記半導体装置において、
前記第２の方向における前記接続子の前記第１接合部の幅は、前記第２の方向における前記半導体チップの上面の幅よりも、大きい
ことを特徴とする。

前記半導体装置において、
前記第２の方向における前記接続子の前記第１接合部の幅は、前記第２の方向における前記第１のフレームの前記一端部の前記搭載領域の幅よりも、大きい
ことを特徴とする。

前記半導体装置において、
前記接続子の前記第１接合部には、前記突出部に近接し且つ前記第１接合部を上下方向に貫通する貫通孔が形成されている
ことを特徴とする。

前記半導体装置において、 前記接続子の前記第１接合部には、前記突出部の表面に接触し且つ前記第１接合部を上下方向に貫通する貫通孔が形成されている
ことを特徴とする。

前記半導体装置において、
前記貫通孔は、前記封止部材をモールドロックすることを特徴とする。

前記半導体装置において、
前記接続子の前記第１接合部の上面は、長方形の形状を有し、前記第１接合部には、４つの前記貫通孔が前記第１接合部の４つの角のそれぞれに対応して配置されている
ことを特徴とする。

前記半導体装置において、
前記接続子の前記第１接合部の側面には、上下方向に繋がるように凹んだ切り欠き部が形成されている
ことを特徴とする。

前記半導体装置において、
前記第２の方向における前記接続子の幅は、前記第１接合部から前記第２接合部まで同じ大きさである
ことを特徴とする。

前記半導体装置において、
前記封止部材内において、
前記第１のフレームの前記一端部の上面の高さは、前記第２のフレームの前記一端部の上面の高さと同じであり、前記接続子は、前記第１接合部と前記第２接合部との間に位置し且つ前記第１接合部から前記第２接合部に向けて下方に傾斜する傾斜部を含む
ことを特徴とする。

前記半導体装置において、 前記接続子の上下方向の厚さは、前記第１及び第２のフレームの上下方向の厚さよりも、薄いことを特徴とする。

前記半導体装置において、
前記接続子は、銅で構成されていることを特徴とする。

前記半導体装置において、
前記第１のフレームの前記一端部に近接した領域には、前記半導体チップの前記下部電極と前記第１のフレームの前記搭載領域との接合時に、前記第１の導電性接合材が前記第１のフレームの前記他端部側に流れるのを防止する溝が形成されている
ことを特徴とする。

本発明の一態様に係る実施形態に従った半導体装置の製造方法は、
封止部材と、前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、第１の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第１のフレームと、前記封止部材内で、前記半導体チップの前記下部電極と前記第１のフレームの上面の搭載領域との間を接合し且つ導電性を有する第１の導電性接合材と、前記第１の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第２のフレームと、前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第１接合部と、前記第２のフレームの一端部の上面の前記接続領域と電気的に接続された第２接合部と、を有し、金属からなる接続子と、前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第１接合部との間を接合し且つ導電性を有する第２の導電性接合材と、前記封止部材内で、前記接続子の前記第２接合部と前記第２のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第３の導電性接合材と、を備えた半導体装置の製造方法であって、
前記接続子の前記第１接合部に、前記接続子の前記第１接合部の中央を下方に打ち出すことで下方に突出する突出部を形成し、
前記突出部を前記半導体チップの前記上部電極の上面に前記第２の導電性接合材を介して電気的に接続するものであり、
前記接続子の前記第１接合部の面積は、前記半導体チップの前記上部電極の上面の面積より大きい
ことを特徴とする。

本発明の一態様に係る半導体装置は、封止部材と、封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、第１の方向に延在するように配置されており、一端部が封止部材により封止され、一端部の上面に、半導体チップが配置される搭載領域を有し、他端部が封止部材から露出した第１のフレームと、封止部材内で、半導体チップの下部電極と第１のフレームの上面の搭載領域との間を接合し且つ導電性を有する第１の導電性接合材と、第１の方向に延在するように配置されており、封止部材により封止された一端部の上面に接続領域を有し、他端部が封止部材から露出した第２のフレームと、第１接合部が半導体チップの上方に配置され且つ半導体チップの上部電極に電気的に接続され、第２接合部が封止部材内で第２のフレームの一端部の上面の接続領域と電気的に接続された、金属からなる接続子と、封止部材内で、半導体チップの上部電極と接続子の第１接合部との間を接合し且つ導電性を有する第２の導電性接合材と、封止部材内で、接続子の第２接合部と第２のフレームの上面の接続領域との間を接合し且つ導電性を有する第３の導電性接合材と、を備える。

そして、接続子の第１接合部には、接続子の第１接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第２の導電性接合材を介して電気的に接続されている。

さらに、接続子の第１接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。

これにより、本発明の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。

図１Ａは、実施例１に係る半導体装置１００の構成の一例を示す上面図である。 図１Ｂは、実施例１に係る図１Ａに示す半導体装置１００の構成の一例を示す側面図である。 図２Ａは、実施例２に係る半導体装置２００の構成の一例を示す上面図である。 図２Ｂは、実施例２に係る図２Ａに示す半導体装置２００の構成の一例を示す側面図である。 図３Ａは、実施例３に係る半導体装置３００の構成の一例を示す上面図である。 図３Ｂは、実施例３に係る図３Ａに示す半導体装置３００の構成の一例を示す側面図である。 図４Ａは、実施例４に係る半導体装置４００の構成の一例を示す上面図である。 図４Ｂは、実施例４に係る図４Ａに示す半導体装置４００の構成の一例を示す側面図である。

以下、本発明に係る実施形態について図面に基づいて説明する。

図１Ａは、実施例１に係る半導体装置１００の構成の一例を示す上面図である。また、図１Ｂは、実施例１に係る図１Ａに示す半導体装置１００の構成の一例を示す側面図である。

なお、図１Ａ、図１Ｂにおいて、封止部材Ｍは、透視されるように表記されている。

実施例１に係る半導体装置１００は、例えば、図１Ａ、図１Ｂに示すように、封止部材Ｍと、半導体チップＸと、第１のフレームＦ１と、第２のフレームＦ２と、第１の導電性接合材Ｚ１と、第２の導電性接合材Ｚ２と、第３の導電性接合材Ｚ３と、接続子Ｓと、を備える。
そして、封止部材Ｍは、例えば、エポキシ樹脂等の封止樹脂である。

この封止部材Ｍは、例えば、図１Ａ、図１Ｂに示すように、半導体チップＸ、第１のフレームＦ１の一端部Ｆ１ａ、第２のフレームＦ２の一端部Ｆ２ａ、第１の導電性接合材Ｚ１、第２の導電性接合材Ｚ２、第３の導電性接合材Ｚ３、及び、接合部Ｓを、封止するようになっている。

また、半導体チップＸは、例えば、図１Ａ、図１Ｂに示すように、封止部材Ｍにより封止され、上面に設けられた上部電極Ｘ２と、下面に設けられた下部電極Ｘ１とを有する。

この半導体チップＸは、例えば、ダイオードである。この場合、例えば、当該ダイオードのアノードが上部電極Ｘ２に対応し、当該ダイオードのカソードが下部電極Ｘ１に対応するが、逆の関係であってもよい。

また、この半導体チップＸは、上述のダイオード以外の半導体素子に適用するようにしてもよい。

また、第１のフレームＦ１は、例えば、図１Ａ、図１Ｂに示すように、第１の方向Ｄ１に延在するように配置されている。

そして、この第１のフレームＦ１は、その一端部Ｆ１ａが封止部材Ｍにより封止され、当該一端部Ｆ１ａの上面に、半導体チップＸが配置される搭載領域を有する。

この第１のフレームＦ１は、その他端部Ｆ１ｂが封止部材Ｍから露出（突出）している。

また、第１の導電性接合材Ｚ１は、封止部材Ｍ内で、半導体チップＸの下部電極Ｘ１と第１のフレームＦ１の上面の搭載領域との間を接合するようになっている。

この第１の導電性接合材Ｚ１は、導電性を有する。この第１の導電性接合材Ｚ１は、例えば、はんだ材である。

ここで、例えば、図１Ａに示すように、第１のフレームＦ１の一端部Ｆ１ａに近接した領域には、半導体チップＸの下部電極Ｘ１と第１のフレームＦ１の搭載領域との接合時に、第１の導電性接合材Ｚ１が第１のフレームＦ１の他端部Ｆ１ｂ側に流れるのを防止する溝Ｆ１ｋが形成されている。

また、第２のフレームＦ２は、第１の方向Ｄ１に延在するように配置されており、封止部材Ｍにより封止された一端部Ｆ２ａの上面に接続領域を有し、他端部が封止部材Ｍから露出している。

接続子Ｓは、例えば、図１Ａ、図１Ｂに示すように、封止部材Ｍ内で半導体チップＸの上方に配置されている。

この接続子Ｓは、半導体チップＸの上部電極Ｘ２に第２の導電性接合材Ｚ２により電気的に接続された第１接合部Ｓ１と、第２のフレームＦ２の一端部Ｆ２ａの上面の接続領域と第３の導電性接合材Ｚ３により電気的に接続された第２接合部Ｓ２と、を有する。

また、第２の導電性接合材Ｚ２は、封止部材Ｍ内で、半導体チップＸの上部電極Ｘ２と接続子Ｓの第１接合部Ｓ１との間を接合するようになっている。

この第２の導電性接合材Ｚ２は、導電性を有する。この第２の導電性接合材Ｚ２は、例えば、はんだ材である。

また、第３の導電性接合材Ｚ３は、封止部材Ｍ内で、接続子Ｓの第２接合部Ｓ２と第２のフレームＦ２の上面の接続領域との間を接合するようになっている。

この第３の導電性接合材Ｚ３は、導電性を有する。この第３の導電性接合材Ｚ３は、例えば、はんだ材である。

ここで、接続子Ｓは、例えば、金属からなる。より具体的には、この接続子Ｓは、銅で構成されている。

なお、この接続子Ｓの上下方向の厚さは、例えば、第１及び第２のフレームＦ１、Ｆ２の上下方向の厚さよりも、薄くなるように設定されている。

なお、第１の方向Ｄ１に直交する第２の方向Ｄ２における接続子Ｓの第１接合部Ｓ１の幅は、例えば、図１Ａ、図１Ｂに示すように、当該第２の方向Ｄ２における半導体チップＸの上部電極Ｘ２の幅よりも、大きくなるように設定されている。

さらに、第２の方向Ｄ２における接続子Ｓの第１接合部Ｓ１の幅は、例えば、図１Ａ、図１Ｂに示すように、第２の方向Ｄ２における半導体チップＸの上面の幅よりも、大きくなるように設定されている。

なお、例えば、図１Ａ、図１Ｂに示すように、接続子Ｓの第１接合部Ｓ１には、接続子Ｓの第１接合部Ｓ１の中央を下方に打ち出すことで形成された下方に突出する突出部Ｓａが設けられている。

そして、この突出部Ｓａが封止部材Ｍ内で半導体チップＸの上部電極Ｘ２の上面に第２の導電性接合材Ｚ２を介して電気的に接続されている。
さらに、接続子Ｓの第１接合部Ｓ１の面積は、半導体チップＸの上部電極Ｘ２の上面の面積より大きくなるように設定されている。

なお、第２の方向Ｄ２における接続子Ｓの第１接合部Ｓ１の幅は、例えば、図１Ａ、図１Ｂに示すように、第２の方向Ｄ２における第１のフレームＦ１の一端部Ｆ１ａの搭載領域の幅よりも、大きくなるように設定されている。
そして、接続子Ｓは、第１接合部Ｓ１と第２接合部Ｓ２との間に位置し且つ第１接合部Ｓ１から第２接合部Ｓ２に向けて下方に傾斜する傾斜部Ｓ３を含んでいる。

なお、封止部材Ｍ内において、例えば、図１Ａ、図１Ｂに示すように、第１のフレームＦ１の一端部Ｆ１ａの上面の高さは、第２のフレームＦ２の一端部Ｆ２ａの上面の高さと同じになるように設定されている。

ここで、以上のような構成を有する半導体装置１００の製造方法の一例について、接続子Ｓの構成に注目して、簡単に説明する。

既述のように、半導体装置１００は、封止部材Ｍと、半導体チップＸと、第１のフレームＦ１と、第２のフレームＦ２と、第１の導電性接合材Ｚ１と、第２の導電性接合材Ｚ２と、第３の導電性接合材Ｚ３と、接続子Ｓと、を備える。
例えば、接続子Ｓの第１接合部Ｓ１に、接続子Ｓの第１接合部Ｓ１の中央を下方に打ち出すことで下方に突出する突出部Ｓａを形成する。

そして、当該突出部Ｓａを半導体チップＸの上部電極Ｘ２の上面に第２の導電性接合材Ｚ２を介して電気的に接続する。
なお、既述のように、接続子Ｓの第１接合部Ｓ１の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。

以上のように、本実施例１に係る半導体装置は、接続子の第１接合部には、接続子の第１接合部を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第２の導電性接合材を介して電気的に接続されている。

さらに、接続子の第１接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。

すなわち、本実施例の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。

既述の実施例１では、半導体装置１００の一例について説明した。本実施例２では、半導体装置の他の例について説明する。

図２Ａは、実施例２に係る半導体装置２００の構成の一例を示す上面図である。また、図２Ｂは、実施例２に係る図２Ａに示す半導体装置２００の構成の一例を示す側面図である。

なお、図２Ａ、図２Ｂにおいて、封止部材Ｍは、透視されるように表記されている。また、図２Ａ、図２Ｂにおいて、既述の図１Ａ、図１Ｂの符号と同じ符号が示す構成は、実施例１と同様の構成を示す。

本実施例２に係る半導体装置２００は、例えば、図２Ａ、図２Ｂに示すように、実施例１と同様に、封止部材Ｍと、半導体チップＸと、第１のフレームＦ１と、第２のフレームＦ２と、第１の導電性接合材Ｚ１と、第２の導電性接合材Ｚ２と、第３の導電性接合材Ｚ３と、接続子Ｓと、を備える。

ここで、例えば、図２Ａ、図２Ｂに示すように、接続子Ｓの第１接合部Ｓ１には、突出部Ｓａに近接し且つ第１接合部Ｓ１を上下方向に貫通する貫通孔Ｈが形成されているようにしてもよい。

特に、接続子Ｓの第１接合部Ｓ１には、例えば、図２Ａ、図２Ｂに示すように、突出部の表面に接触し且つ第１接合部Ｓ１を上下方向に貫通する貫通孔Ｈが形成されているようにしてもよい。

そして、この接続子Ｓの第１接合部Ｓ１の上面は、例えば、図２Ａ、図２Ｂに示すように、長方形の形状を有する。そして、当該第１接合部Ｓ１には、４つの貫通孔Ｈが第１接合部Ｓ１の長方形の４つの角のそれぞれに対応して配置されているようにしてもよい。

そして、当該貫通孔Ｈは、封止部材Ｍをモールドロックするようになっている。

なお、当該接続子Ｓの第１接合部Ｓ１に貫通孔Ｈを形成した後に、第１接続子Ｓの第１接合部Ｓ１には、接続子Ｓの第１接合部Ｓ１の中央を下方に打ち出すことで形成された下方に突出する突出部Ｓａが形成される。

すなわち、このような構成により、封止部材Ｍである樹脂が封止時に接続子Ｓの貫通孔Ｈに入り込むようにすることで、当該封止部材Ｍの接続子Ｓに対する密着性を向上することができる。

なお、本実施例２に係る半導体装置２００のその他の構成は、実施例１と同様である。

すなわち、本実施例２に係る半導体装置は、実施例１と同様に、接続子の第１接合部には、接続子の第１接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第２の導電性接合材を介して電気的に接続されている。

さらに、本実施例２に係る半導体装置は、実施例１と同様に、接続子の第１接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。

すなわち、本実施例２の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。

既述の実施例１、２では、半導体装置の各例について説明した。本実施例３では、半導体装置のさらに他の例について説明する。

図３Ａは、実施例３に係る半導体装置３００の構成の一例を示す上面図である。また、図３Ｂは、実施例３に係る図３Ａに示す半導体装置３００の構成の一例を示す側面図である。

なお、図３Ａ、図３Ｂにおいて、封止部材Ｍは、透視されるように表記されている。また、図３Ａ、図３Ｂにおいて、既述の図１Ａ、図１Ｂの符号と同じ符号が示す構成は、実施例１と同様の構成を示す。

本実施例３に係る半導体装置３００は、例えば、図３Ａ、図３Ｂに示すように、実施例１と同様に、封止部材Ｍと、半導体チップＸと、第１のフレームＦ１と、第２のフレームＦ２と、第１の導電性接合材Ｚ１と、第２の導電性接合材Ｚ２と、第３の導電性接合材Ｚ３と、接続子Ｓと、を備える。

ここで、例えば、図３Ａ、図３Ｂに示すように、接続子Ｓの第１接合部Ｓ１の側面には、上下方向に繋がる（貫通する）ように凹んだ切り欠き部Ｓｃが形成されているようにしてもよい。

そして、この接続子Ｓの第１接合部Ｓ１の上面は、例えば、図３Ａ、図３Ｂに示すように、長方形の形状を有する。そして、当該第１接合部Ｓ１には、３つの切り欠き部Ｓｃが第１接合部Ｓ１の長方形の３辺に形成されているようにしてもよい。

このような構成により、封止部材Ｍである樹脂が封止時に接続子Ｓの切り欠き部Ｓｃに入り込むようにすることで、当該封止部材Ｍの接続子Ｓに対する密着性を向上することができる。

なお、本実施例３に係る半導体装置３００のその他の構成は、実施例１と同様である。

すなわち、本実施例３に係る半導体装置は、実施例１と同様に、接続子の第１接合部には、接続子の第１接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第２の導電性接合材を介して電気的に接続されている。

さらに、本実施例３に係る半導体装置は、実施例１と同様に、接続子の第１接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。

すなわち、本実施例３の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。

既述の実施例１ないし３では、半導体装置の各例について説明した。本実施例４では、半導体装置のさらに他の例について説明する。

図４Ａは、実施例４に係る半導体装置４００の構成の一例を示す上面図である。また、図４Ｂは、実施例４に係る図４Ａに示す半導体装置４００の構成の一例を示す側面図である。

なお、図４Ａ、図４Ｂにおいて、封止部材Ｍは、透視されるように表記されている。また、図４Ａ、図４Ｂにおいて、既述の図１Ａ、図１Ｂの符号と同じ符号が示す構成は、実施例１と同様の構成を示す。

本実施例４に係る半導体装置４００は、例えば、図４Ａ、図４Ｂに示すように、実施例１と同様に、封止部材Ｍと、半導体チップＸと、第１のフレームＦ１と、第２のフレームＦ２と、第１の導電性接合材Ｚ１と、第２の導電性接合材Ｚ２と、第３の導電性接合材Ｚ３と、接続子Ｓと、を備える。

ここで、例えば、図４Ａ、図４Ｂに示すように、第２の方向Ｄ２における接続子Ｓの幅は、第１接合部Ｓ１から第２接合部Ｓ２まで同じ大きさであるようにしてもよい。

このような構成により、半導体装置４００の放熱性を向上することができる。なお、上記接続子Ｓの構成と、既述の実施例２、３で説明した接続子Ｓの貫通孔Ｈの構成を組み合わせてもよい。

なお、本実施例４に係る半導体装置４００のその他の構成は、実施例１と同様である。

すなわち、本実施例４に係る半導体装置は、実施例１と同様に、接続子の第１接合部には、接続子の第１接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第２の導電性接合材を介して電気的に接続されている。

さらに、本実施例４に係る半導体装置は、実施例１と同様に、接続子の第１接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。

すなわち、本実施例４の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。

以上のように、本発明の一態様に係る半導体装置は、封止部材Ｍと、封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップＸと、第１の方向Ｄ１に延在するように配置されており、一端部が封止部材により封止され、一端部の上面に、半導体チップが配置される搭載領域を有し、他端部が封止部材から露出した第１のフレームＦ１と、封止部材内で、半導体チップの下部電極と第１のフレームの上面の搭載領域との間を接合し且つ導電性を有する第１の導電性接合材と、第１の方向Ｄ１に延在するように配置されており、封止部材により封止された一端部の上面に接続領域を有し、他端部が封止部材から露出した第２のフレームＦ２と、第１接合部Ｓ１が半導体チップの上方に配置され且つ半導体チップの上部電極に電気的に接続され、第２接合部Ｓ２が封止部材内で第２のフレームの一端部の上面の接続領域と電気的に接続された、金属からなる接続子Ｓと、封止部材内で、半導体チップの上部電極と接続子の第１接合部Ｓ１との間を接合し且つ導電性を有する第２の導電性接合材と、封止部材内で、接続子の第２接合部Ｓ２と第２のフレームの上面の接続領域との間を接合し且つ導電性を有する第３の導電性接合材と、を備える。

そして、接続子の第１接合部には、接続子の第１接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第２の導電性接合材を介して電気的に接続されている。

さらに、接続子の第１接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。

これにより、本発明の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１００、２００、３００、４００ 半導体装置
Ｍ 封止部材
Ｘ 半導体チップ
Ｆ１ 第１のフレーム
Ｆ２ 第２のフレーム
Ｚ１ 第１の導電性接合材
Ｚ２ 第２の導電性接合材
Ｚ３ 第３の導電性接合材
Ｓ 接続子
Ｓａ 突出部
Ｓｃ 切り欠き部
Ｓ１ 第１接合部
Ｓ２ 第２接合部
Ｓ３ 傾斜部
Ｆ１ｋ 溝
Ｈ 貫通孔

Claims (14)

1. 封止部材と、
   前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、
   第１の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第１のフレームと、
   前記封止部材内で、前記半導体チップの前記下部電極と前記第１のフレームの上面の搭載領域との間を接合し且つ導電性を有する第１の導電性接合材と、
   前記第１の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第２のフレームと、
   前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第１接合部と、前記第２のフレームの一端部の上面の前記接続領域と電気的に接続された第２接合部と、を有し、金属からなる接続子と、
   前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第１接合部との間を接合し且つ導電性を有する第２の導電性接合材と、
   前記封止部材内で、前記接続子の前記第２接合部と前記第２のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第３の導電性接合材と、を備え、
   前記接続子の前記第１接合部には、前記接続子の前記第１接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、前記突出部が前記封止部材内で前記半導体チップの前記上部電極の上面に前記第２の導電性接合材を介して電気的に接続され、
   前記接続子の前記第１接合部の面積は、前記半導体チップの前記上部電極の上面の面積より大きいものであり、
   前記第１の方向に直交する第２の方向における前記接続子の前記第１接合部の幅は、前記第２の方向における前記第１のフレームの前記一端部の前記搭載領域の幅よりも、大きい
   ことを特徴とする半導体装置。
2. 前記第２の方向における前記接続子の前記第１接合部の幅は、前記第２の方向における前記半導体チップの前記上部電極の幅よりも、大きい
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記第２の方向における前記接続子の前記第１接合部の幅は、前記第２の方向における前記半導体チップの上面の幅よりも、大きい
   ことを特徴とする請求項２に記載の半導体装置。
4. 前記接続子の前記第１接合部には、前記突出部に近接し且つ前記第１接合部を上下方向に貫通する貫通孔が形成されている
   ことを特徴とする請求項１に記載の半導体装置。
5. 前記接続子の前記第１接合部には、前記突出部の表面に接触し且つ前記第１接合部を上下方向に貫通する貫通孔が形成されている
   ことを特徴とする請求項１に記載の半導体装置。
6. 前記貫通孔は、前記封止部材をモールドロックすることを特徴とする請求項４又は５に記載の半導体装置。
7. 前記接続子の前記第１接合部の上面は、長方形の形状を有し、前記第１接合部には、４つの前記貫通孔が前記第１接合部の４つの角のそれぞれに対応して配置されている
   ことを特徴とする請求項６に記載の半導体装置。
8. 前記接続子の前記第１接合部の側面には、上下方向に繋がるように凹んだ切り欠き部が形成されている
   ことを特徴とする請求項１に記載の半導体装置。
9. 前記第２の方向における前記接続子の幅は、前記第１接合部から前記第２接合部まで同じ大きさである
   ことを特徴とする請求項１に記載の半導体装置。
10. 前記封止部材内において、
    前記第１のフレームの前記一端部の上面の高さは、前記第２のフレームの前記一端部の上面の高さと同じであり、前記接続子は、前記第１接合部と前記第２接合部との間に位置し且つ前記第１接合部から前記第２接合部に向けて下方に傾斜する傾斜部を含む
    ことを特徴とする請求項９に記載の半導体装置。
11. 前記接続子の上下方向の厚さは、前記第１及び第２のフレームの上下方向の厚さよりも、薄いことを特徴とする請求項１に記載の半導体装置。
12. 前記接続子は、銅で構成されていることを特徴とする請求項１１に記載の半導体装置。
13. 前記第１のフレームの前記一端部に近接した領域には、前記半導体チップの前記下部電極と前記第１のフレームの前記搭載領域との接合時に、前記第１の導電性接合材が前記第１のフレームの前記他端部側に流れるのを防止する溝が形成されている
    ことを特徴とする請求項１に記載の半導体装置。
14. 封止部材と、前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、第１の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第１のフレームと、前記封止部材内で、前記半導体チップの前記下部電極と前記第１のフレームの上面の搭載領域との間を接合し且つ導電性を有する第１の導電性接合材と、前記第１の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第２のフレームと、前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第１接合部と、前記第２のフレームの一端部の上面の前記接続領域と電気的に接続された第２接合部と、を有し、金属からなる接続子と、前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第１接合部との間を接合し且つ導電性を有する第２の導電性接合材と、前記封止部材内で、前記接続子の前記第２接合部と前記第２のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第３の導電性接合材と、を備えた半導体装置の製造方法であって、
    前記接続子の前記第１接合部に、前記接続子の前記第１接合部の中央を下方に打ち出すことで下方に突出する突出部を形成し、
    前記突出部を前記半導体チップの前記上部電極の上面に前記第２の導電性接合材を介して電気的に接続するものであり、
    前記接続子の前記第１接合部の面積は、前記半導体チップの前記上部電極の上面の面積より大きいものであり、
    前記第１の方向に直交する第２の方向における前記接続子の前記第１接合部の幅は、前記第２の方向における前記第１のフレームの前記一端部の前記搭載領域の幅よりも、大きい
    ことを特徴とする半導体装置の製造方法。

Images