Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7178121B2 - 半導体デバイスの製造方法、及びその使用 - Google Patents
[go: Go Back, main page]

JP7178121B2 - 半導体デバイスの製造方法、及びその使用 - Google Patents

半導体デバイスの製造方法、及びその使用 Download PDF

Info

Publication number
JP7178121B2
JP7178121B2 JP2020544290A JP2020544290A JP7178121B2 JP 7178121 B2 JP7178121 B2 JP 7178121B2 JP 2020544290 A JP2020544290 A JP 2020544290A JP 2020544290 A JP2020544290 A JP 2020544290A JP 7178121 B2 JP7178121 B2 JP 7178121B2
Authority
JP
Japan
Prior art keywords
layer
gate
semiconductor layer
semiconductor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020544290A
Other languages
English (en)
Other versions
JP2021526308A (ja
Inventor
銭 孫
帥 蘇
宇 周
耀宗 鐘
宏偉 高
建▲シュン▼ 劉
暁寧 ▲ヂャン▼
美▲シン▼ 馮
輝 楊
Original Assignee
中国科学院蘇州納米技術与納米▲ファン▼生研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国科学院蘇州納米技術与納米▲ファン▼生研究所 filed Critical 中国科学院蘇州納米技術与納米▲ファン▼生研究所
Publication of JP2021526308A publication Critical patent/JP2021526308A/ja
Application granted granted Critical
Publication of JP7178121B2 publication Critical patent/JP7178121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本願は、半導体デバイスの製造プロセス、特にトレンチゲート技術に基づく半導体デバイス及びその製造方法に関する。
従来のシリコンベースのＭＯＳＦＥＴに比べて、ＡＧａＮ／ＧａＮヘテロ接合に基づく高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、ＨＥＭＴ）は、低いオン抵抗、高い絶縁破壊電圧、高いオンオフ周波数などのユニークな利点を有するので、様々な電力変換システムでコアデバイスとして用いることができ、省エネルギー・消費削減の点で応用の将来性が期待できる。しかしながら、ＩＩＩ族窒素化物材料系の分極効果のため、一般的には、ＡｌＧａＮ／ＧａＮヘテロ接合に基づくＨＥＭＴは、いずれもディプリーション型（常開）であり、このタイプのデバイスが回路レベルのシステムに適用されると、デバイスに対するオンオフ制御を実現するように、陰極性ゲート駆動回路を設計する必要があり、その結果、回路の複雑さ及びコストを大幅に増大してしまう。さらに、ディプリーション型デバイスはフェイルセーフ能力に欠陥が存在し、従って、本格的な商業的用途を実現できない。
トレンチゲート技術に基づいてエンハンスメント型ＨＥＭＴを製造することは、簡単な解決策であり、すなわち、図１に示すように、従来のＨＥＭＴエピタキシャル構造をもとに、デバイスプロセスにおいてゲートの下方の領域のＡｌＧａＮバリア層の一部をエッチングし、バリア層が所定の程度まで薄くなると、ゲート領域の二次元電子ガスが消耗し尽くされ、一方、ゲートソース、ゲートドレインの間の領域の二次元電子ガスの濃度が既存のレベルに維持される。しかし、トレンチゲートエッチングを行う過程で、エッチング深さに対する正確な制御を実現しにくく、プロセスの再現性が低い。エンハンスメント型ＨＥＭＴの重要なパラメータである閾値電圧がエッチングされていないバリア層の厚さに密接に関連しているので、その直接の結果として、閾値電圧の制御可能性及び均一性がともに悪くなる。さらに、エッチングプロセスでは、トレンチゲート領域のバリア層の表面に不可避的なエッチング損傷（たとえば、窒素空孔、ダングリングボンドなど）を引き起こし、大量の表面／界面準位が生じ、ゲートのリークが増大するため、ゲート制御能力が低下してしまう。他の実現可能な解決策は、ｐ型ゲート技術に基づくことであり、すなわち、従来のＨＥＭＴエピタキシャル構造をもとに、ゲート領域のｐ型層によってゲート領域のエネルギーバンド構造を変更し、チャネルにおける二次元電子ガスを効果的に消耗し尽くし、その代表的なデバイス構造は、図２に示される。しかし、ｐ型ゲート技術は、トレンチゲートエッチングという重要なプロセスを必要とするので、トレンチゲートのエッチング深さを制御しにくく、表面のエッチング損傷が生じるなどの問題に直面している。
前記のように、前述した２種の従来技術でエンハンスメント型ＨＥＭＴを製造すると、バリア層のエッチング深さの制御が高く要求され、それにより実施の難度が増大し、該技術の再現性（ウエハとウエハとの間）、均一性（ウエハ内の各領域の間）、安定性（各ロットのプロセスの間）が確保されにくく、一方、エッチング損傷がゲートの信頼性に関する一連の問題を引き起こす。
エッチング深さを正確に制御にくいという難問を解決するために、デジタル酸化／ウェットエッチング技術が提案されており、すなわち、バリア層を酸化し、酸化層を酸溶液でエッチングすることを繰り返すことにより、バリア層に対する高精度なエッチングを実現する。各サイクルのエッチング深さがほぼ単原子層であるので、エッチングプロセス全体が完了するまでに複数のサイクルが必要とされ、従って、効率が非常に低く、量産に不利である。他の簡単な方法は、たとえばＲＦ Ｐｏｗｅｒ、Ｓｏｕｒｃｅ Ｐｏｗｅｒを低下させるなどとともに、エッチング時間を制御することでトレンチゲートのエッチング深さを制御する低速エッチングであり、ただし、エッチング時間が長くなり、そしてエッチング装置の状態に対する依存性が高くなり、その結果、エッチングレートのドリフトによる異常がよく発生する。さらに、適切なエッチングガスを用いてエッチングプロセスにおいて表面に耐エッチング層を誘導して形成することでエッチングを終了させることも実現可能な手段である。しかしながら、表面エッチング損傷を避けることができず、エッチング損傷層を除去するために後続の表面処理が必要とされる。
トレンチゲートのエッチング深さの悪い制御可能性による影響を低減させるために、通常、デバイスの構造についていくつかの改良が必要である。ＭＩＳチャネルＨＥＭＴは、重要なトレンチゲートエンハンスメント型デバイス構造の１つであり、トレンチゲートをＧａＮチャネル層までエッチングし、金属－誘電体－半導体構造としてエンハンスメント型ＭＩＳ電界効果トランジスタの特性を実現するとともに、ゲート金属が誘電体層上にトレンチゲート外のバリア層／チャネル層のヘテロ接合の上方まで延びて、エンハンスメント型ＭＩＳ電界効果トランジスタと集積されたディプリーション型ＨＥＭＴとなり、それによって、デバイスの出力電流を増大させる。しかしながら、該技術も、バリア層を正確にエッチングしにくいという難問を避けることができず、エッチングによって引き起こされるチャネル層の表面損傷がチャネル電子移動度を低下させ、さらにデバイスのオン状態の抵抗特性に悪影響を与える。
本願は、従来技術の欠陥を解決するために、トレンチゲート技術に基づく半導体デバイス、その製造方法及び応用を提供することを主な目的とする。
前述した発明目的を実現するために、本願の用いる技術案は、以下を含む。
いくつかの実施例では、以下のステップを含む半導体デバイスの製造方法を提供し、
半導体デバイスの製造方法であって、
エッチング変換層がその間に設けられた、積層して設けられる２つの半導体層を含む半導体材料層を製作するステップと、
そのうち一方の半導体層の所定領域内の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、前記所定領域内のエッチング変換層の部分を熱処理によって完全に除去することにより、半導体材料層内にミゾ構造を形成するステップと、を含む。
いくつかの実施例では、
第１半導体層及び第２半導体層で形成され且つ内部に二次元電子ガスが形成されたヘテロ接合を主に含む半導体材料層を製作するステップと、
前記半導体材料層と嵌合するソース、ドレイン及びゲートを製作するステップと、を含む半導体デバイスの製造方法をさらに提供し、
さらに、前記製造方法は、
第１半導体層上に第３半導体層、第４半導体層を順に成長させることにより、第２半導体層を形成し、第３半導体層と第４半導体層との間にエッチング変換層を設けるステップと、
ゲート、ソース、ドレインのうちの少なくとも１つに対応する所定領域内の前記第４半導体層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、前記所定領域内のエッチング変換層の部分を熱処理によって完全に除去することにより、ゲート、ソース、ドレインのうちの少なくとも１つと嵌合するミゾ構造を少なくとも第２半導体層内に形成するステップと、をさらに含む。
またさらに、前記製造方法は、具体的には、前記所定領域内のエッチング変換層の部分を熱処理によって熱分解して完全に除去し、第３半導体層で熱分解を終了させることにより、ゲート、ソース、ドレインのうちの少なくとも１つと嵌合するミゾ構造を少なくとも第２半導体層内に形成するステップを含む。前記第３半導体層には、高い熱安定性を有することが必要である。
いくつかの実施形態では、前記製造方法は、ゲートと嵌合するミゾ構造を前記第２半導体層内に形成した後、少なくともゲートと嵌合する前記ミゾ構造の内側壁に誘電体層を覆設し、その後、ゲートと第３半導体との間に誘電体層が介在しているようにゲートを製作するステップをさらに含むようにしてもよい。
いくつかの実施形態では、前記製造方法は、ゲートと嵌合する前記ミゾ構造を形成した後、前記半導体材料層上に第５半導体層を直接二次エピタキシャル成長させて形成するステップをさらに含むようにしてもよい。
いくつかのさらに具体的な実施形態では、前記製造方法は、ゲートと嵌合する前記ミゾ構造を形成した後、少なくともゲートと嵌合する前記ミゾ構造内に、前記ヘテロ接合内のゲート下領域に位置する二次元電子ガスを消耗し尽くすことができる第５半導体層を成長させ、その後、ゲートと第３半導体層との間に第５半導体層が介在しているようにゲートを製作するステップをさらに含むようにしてもよい。
いくつかの実施例では、本願のいずれか１項に記載の方法で製造される半導体デバイスをさらに提供する。
従来技術に比べて、本願の利点は、少なくとも以下のとおりである。半導体材料におけるミゾのエッチング深さに対する正確な制御を実現でき、一方、エッチングによる表面損傷を徹底的に回避でき、高温で下バリア層の表面を十分にクリーニングし、ダングリングボンドを十分に開くことができ、それにより、後続プロセスで高品質の界面を得て、さらにデバイスの電気的特性がエッチングプロセスの変動による影響を受けないことを確保する。
従来技術におけるトレンチゲート技術に基づくエンハンスメント型ＨＥＭＴの製造の原理図である。 従来技術におけるＰ型ゲート技術に基づくエンハンスメント型ＨＥＭＴの製造の原理図である。 本願の一代表実施例におけるＨＥＭＴのエピタキシャル構造模式図である。 本願の一代表実施例におけるＨＥＭＴの製作原理の模式図である。 本願の実施例１における複合バリア層に基づくＨＥＭＴのエピタキシャル構造模式図である。 図１に示すエピタキシャル構造のゲート、ソース、ドレイン領域をエッチング変換層までＩＣＰエッチングしたときの模式図である。 図６に示すデバイス構造をＭＯＣＶＤ熱分解により処理したときの模式図である。 図７Ａに示すデバイス構造の熱分解終了後にミゾの表面が明瞭に回復されたステップフローの形態である。 図７Ａに示すデバイス構造をエッチングして熱分解した後のゲート領域のミゾの深さ及び均一性の模式図である。 図７Ａに示すデバイス構造をエッチングして熱分解した後のゲート領域のミゾの深さ及び均一性の模式図である。 図７Ａに示すデバイス構造にゲート誘電体が堆積されたときの模式図である。 図８に示すデバイス構造にゲート金属が堆積されたときの模式図である。 図９に示すデバイス構造にソース／ドレイン・オーミックコンタクトクコンタクトの窓開けを行ったときの模式図である。 図１０に示すデバイス構造にソース、ドレインのオーミックコンタクトを製造したときの模式図である。 図１１に示すデバイス構造に活性化領域分離を行ったときの模式図である。 本願の実施例２における複合バリア層に基づくＨＥＭＴエピタキシャル構造の模式図である。 図１３に示すエピタキシャル構造をＩＣＰエッチング及びＭＯＣＶＤ熱分解してトレンチゲート構造を形成したときの模式図である。 図１４Ａに示すデバイス構造の熱分解終了後にミゾの表面が明瞭に回復されたステップフローの形態である。 図１４Ａに示すデバイス構造をエッチング及び熱分解した後のゲート領域のミゾの深さ及び均一性の模式図である。 図１４Ａに示すデバイス構造をエッチング及び熱分解した後のゲート領域のミゾの深さ及び均一性の模式図である。 図１４Ａに示すデバイス構造をＭＯＣＶＤ熱分解してトレンチゲート構造を形成した後、ｐ型層を直接二次エピタキシャルしたときの模式図である。 図１５に示すデバイス構造の非ゲート領域のｐ型層をエッチングしたときの模式図である。 図１６に示すデバイス構造に不活性化層が堆積されたときの模式図である。 図１７に示すデバイス構造上の不活性化層に窓を開設したときの模式図である。 図１８に示すデバイス構造に対して活性化領域分離を行ったときの模式図である。 図１９に示すデバイス構造にミゾ型ソース／ドレイン・オーミックコンタクトを製造したときの模式図である。 図２０に示すデバイス構造にゲート金属が堆積されたときの模式図である。
前述した通り、従来技術の欠陥に鑑みて、本願の発明者は、大量の研究及び実践を行ったところ、本願の技術案を提案し、主に半導体デバイスにミゾ構造を正確かつ損傷なしに形成する方法を提供する。概ね、本願の実施例による技術案は、エピタキシャル構造（半導体材料層）に少なくとも一層のエッチング変換層を成長させ、ドライエッチング等のプロセスによって前記エッチング変換層までエッチングし、その後、前記エッチング変換層を熱処理プロセスにより完全に除去することであり、エッチング変換層の下方の半導体材料構造層がより良好な熱安定性を有するので、適切な条件及び雰囲気下で熱分解過程が該半導体材料構造層の表面で停止し、それにより、一連の有益な効果が実現される。たとえば、本願の実施例の技術案をＧａＮベースのエンハンスメント型ＨＥＭＴ等のデバイスのコア構造の製造に適用する場合、トレンチゲートを制御可能に製造できるとともに、ミゾ型ソース／ドレイン・オーミックコンタクト構造を制御可能に製造することができ、それにより、オーミックコンタクトの製造が低温アニーリング条件で実施できるようになり、デバイスの製造プロセスの互換性が高まり、一方、エッチングによる表面損傷を徹底的に回避でき、高温で下バリア層の表面を十分にクリーニングし、ダングリングボンドを十分に開くことができ、それにより、後続プロセスで高品質の界面を得て、最終的にゲート領域のプロセスの安定性を確保し、できるだけ閾値電圧、ゲート電流などを含むデバイスの電気的特性がエッチングプロセス変動による影響を受けないようにし、トレンチゲート構造を制御可能に製造することを実現し、それにより、プロセスの再現性、均一性、安定性を確保し、量産に適用できる。
また、本願の実施例による技術案は、トレンチゲート、プロセスの互換性がより高いミゾ型低温オーミックコンタクトの製造に限られず、プロセスの互換性を確保する上に、エッチングの自動終了を必要とする場合にも適用でき、たとえば、ＭＩＳ構造、ｐ－ＧａＮゲートに基づくエンハンスメント型ＨＥＭＴ、及びディプリーション型ＨＥＭＴとエンハンスメント型ＨＥＭＴのモノリシック集積、又は他のダイオード構造（ハイブリッド陽極に基づくＭＩＳ型ダイオード、ｐ－ＧａＮゲートに基づくダイオード、垂直構造ダイオード（ショットキーダイオード、ｐ－ｎダイオード）及びジャンクションダバリアショットキーダイオード（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ，ＪＢＳ）等を含むが、これらに限られない）、及びミゾ構造とエッチング終了プロセスを用いる必要がある他のデバイス（エンハンスメント型ＲＦ／ミリ波デバイス、垂直型及び水平型Ｔｒｅｎｃｈ ＭＯＳＦＥＴ等を含むが、これらに限られない）の製造に用いることができる。
本願の実施例の一態様による半導体デバイスの製造方法は、
エッチング変換層がその間に設けられた、積層して設けられる２つの半導体層を含む半導体材料層を製作するステップと、
そのうち一方の半導体層の所定領域内の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、前記所定領域内のエッチング変換層の部分を熱処理によって完全に除去することにより、半導体材料層内にミゾ構造を形成するステップと、を含む。
さらに、前記製造方法は、具体的には、
前記所定領域内のエッチング変換層の部分を熱処理によって熱分解して完全に除去し、他方の半導体層の表面で熱分解を終了させることにより、半導体材料層内にミゾ構造を正確に形成するステップを含む。
前記他方の半導体層には、高い熱安定性を有することが必要である。
本願の実施例の他の態様による半導体デバイスの製造方法は、
第１半導体層及び第２半導体層で形成され且つ内部に二次元電子ガスが形成されたヘテロ接合を主に含む半導体材料層を製作するステップと、
前記半導体材料層と嵌合するソース、ドレイン及びゲートを製作するステップと、を含み、
前記製造方法は、
第１半導体層上に第３半導体層、第４半導体層を順に成長させることにより、第２半導体層を形成し、第３半導体層と第４半導体層との間にエッチング変換層を設けるステップと、
ゲート、ソース、ドレインのうちの少なくとも１つに対応する所定領域内の前記第４半導体層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、前記所定領域内のエッチング変換層の部分を熱処理によって熱分解して完全に除去し、第３半導体層で熱分解を終了させることにより、ゲート、ソース、ドレインのうちの少なくとも１つと嵌合するミゾ構造を少なくとも第２半導体層内に形成するステップと、をさらに含む、ことを特徴とする。
いくつかの具体的な実施形態では、前記製造方法は、ゲートと嵌合するミゾ構造を前記第２半導体層内に形成した後、少なくともゲートと嵌合する前記ミゾ構造の内側壁に誘電体層を覆設し、その後、ゲートと第３半導体との間に誘電体層が介在しているようにゲートを製作するステップをさらに含むようにしてもよい。
いくつかのさらに具体的な実施形態では、前記製造方法は、
ソース、ドレイン、ゲートに対応する領域内の前記半導体材料層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、ソース、ドレイン、ゲートに対応する領域内の前記エッチング変換層の部分を熱処理によって完全に除去することにより、それぞれソース、ドレイン、ゲートと嵌合するミゾ構造を第２半導体層内に形成するステップと、
前記誘電体層がソース、ドレイン、ゲートと嵌合する前記ミゾ構造の溝壁を少なくとも連続的に被覆するように、誘電体層を前記半導体材料層上に覆設するステップと、
ソース、ドレインが通過可能な窓を前記誘電体層に開設するステップと、
ソース、ドレイン及びゲートを製作するステップと、をさらに含むようにしてもよい。
いくつかの具体的な実施形態では、前記製造方法は、ゲートと嵌合する前記ミゾ構造を形成した後、前記半導体材料層上に第５半導体層を直接二次エピタキシャル成長させて形成するステップをさらに含むようにしてもよい。
いくつかの具体的な実施形態では、前記製造方法は、ゲートと嵌合する前記ミゾ構造を形成した後、少なくともゲートと嵌合する前記ミゾ構造内に、前記ヘテロ接合内のゲート下領域に位置する二次元電子ガスを消耗し尽くすことができる第５半導体層を成長させ、その後、ゲートと第３半導体層との間に第５半導体層が介在しているようにゲートを製作するステップをさらに含むようにしてもよい。
いくつかのさらに具体的な実施形態では、前記製造方法は、
ゲートに対応する領域内の前記半導体材料層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、ゲートに対応する領域内の前記エッチング変換層の部分を熱処理によって熱分解して完全に除去し、第３半導体層で熱分解を終了させることにより、ゲートと嵌合するミゾ構造を第２半導体層内に形成するステップと、
第５半導体層の一部がゲートと嵌合する前記ミゾ構造に充填されるように、前記半導体材料層上に第５半導体層を成長させて形成するステップと、
前記第５半導体層の残りの部分を除去し、ゲートと嵌合する領域内の前記第５半導体層の部分を残すステップと、
前記半導体材料層上に連続的な不活性化層を覆設するステップと、
ソース、ドレイン、ゲートが通過可能な窓を前記不活性化層に開設するステップと、
前記不活性化層に開設された、ソース、ドレインが通過可能な窓から、前記半導体材料層をエッチング変換層に到達する又は入るまでエッチングし、その後、ソース、ドレインに対応する領域内の前記エッチング変換層の部分を熱処理によって熱分解して完全に除去し、第３半導体層で熱分解を終了させることにより、それぞれソース、ドレインと嵌合するミゾ構造を第２半導体層内に形成するステップと、
ソース、ドレイン及びゲートを製作するステップと、をさらに含むようにしてもよい。
前記第３半導体層には、高い熱安定性を有することが必要である。
いくつかの具体的な実施形態では、前記製造方法は、ソース、ドレイン及び第３半導体層にオーミックコンタクトを形成させるステップをさらに含むようにしてもよい。
さらに、前記半導体材料層は、第４半導体層上に形成されるキャップ層をさらに含む。
たとえば、一代表実施形態では、エピタキシャル構造が基板上に形成されるバッファ層、チャネル層、複合バリア層等を含み、そのうちの複合バリア層構造にエッチング変換層が挿入された（従って、図３に示すように、複合バリア層の構造は上バリア層／エッチング変換層／下バリア層である）ＨＥＭＴデバイスが製造され、該エッチング変換層（たとえばＧａＮ等の材質）までドライエッチングし、さらに該エッチング変換層を熱処理プロセスにより完全に除去し、下バリア層がより高い熱安定性を有するので、図４に示すように、適切な条件及び雰囲気下で熱分解過程が下バリア層の表面で停止する。そのうち、下バリア層は、通常、Ａｌを含むＡｌＧａＮ又はＡｌＮ等であり、Ａｌ－Ｎ結合エネルギーがＧａ－Ｎ結合エネルギーより大幅に大きいことから、適切な条件及び雰囲気下で該下バリア層は良好な熱安定性を有する。このように、トレンチゲートの深さに対する正確な制御を実現できるとともに、エッチングによる表面損傷を徹底的に回避でき、高温で下バリア層の表面を十分にクリーニングし、ダングリングボンドを十分に開くことができ、それにより、後続プロセスで高品質の界面を得て、ゲート領域のプロセス安定性を確保し、さらに閾値電圧、ゲート電流等を含むデバイスの電気的特性がエッチングプロセス変動による影響を受けないことを確保し、トレンチゲート構造の制御可能な製造を実現する。
本願の実施例の他の態様は、本願の前記いずれか１項に記載の方法で製造される半導体デバイスをさらに提供する。
本願の実施例では、前述したエッチング変換層の材質は、ＧａＮ及びドライエッチングにより熱分解し得る他の材料、たとえばＩｎＧａＮ、ＩｎＮ、又はＡｌ成分含有量の低いＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ等を含むが、これらに限られない。
本願の実施例では、前述した半導体デバイスは、高電子移動度トランジスタ（ＨＥＭＴ）等であってもよく、他の半導体デバイスであってもよい。ＨＥＭＴである場合、そのヘテロ接合バリア層の材質は、ＡｌＧａＮ系材料、ＡｌＩｎＮ系材料、ＡｌＩｎＧａＮ系材料等を含むことができるが、これらに限られない。さらに、ＨＥＭＴである場合、二次元電子ガスが優れた電気的特性と広いエッチングプロセス窓を有することを確保する上に、その複合バリア層（すなわち前述した第２半導体層）内の各層の厚さが調整可能であり、そして、Ａｌ、Ｉｎ、Ｇａ成分がエピタキシャル成長方向の各種の関数であり得る。
本願の実施例では、熱分解過程の自動終了を実現できる上に、熱処理を実施するための装置は、ＭＯＣＶＤ装置を用いることができるが、他の各種の加熱装置、加熱方法や加熱条件も適用できる。
本願の実施例では、前述した半導体デバイスの製造プロセスは他の可能なプロセスのステップを含んでもよく、不活性化層、フィールドプレート構造を厚くしたり、相互接続電極を厚くしたりすること等を含むが、これらに限られない。
本願の実施例では、熱処理工程は、熱分解過程の自動終了を実現することに限られず、熱分解過程の自動終了後、二次エピタキシャルを直接行うプロセスにも適用でき、たとえば、薄層ＧａＮ、ＡｌＧａＮ、ＡｌＮ等をエピタキシャル成長させることで、高品質の界面と表面を得て、ただし、薄層ＧａＮ、ＡｌＧａＮ、ＡｌＮ等に限られない。
本願の実施例では、前述した不活性化層の材質は、Ａｌ２Ｏ３、ＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＯＮ（酸窒化アルミニウム）等を含むが、これらに限られない。
本願の実施例では、トレンチゲートのエッチング、ミゾ型オーミックコンタクトのエッチング等を行うために使用されるエッチング技術は、たとえばＩＣＰエッチング技術又は他のドライエッチング技術などのドライエッチング技術であってもよい。
本願の実施例では、半導体デバイスは、基板をさらに含んでもよく、基板の材質がシリコン、サファイア、炭化ケイ素、窒化ガリウム、窒化アルミニウム等であり得るが、これらに限られない。
以下、いくつかの実施例及び図面を参照しながら、本願の技術案についてより具体的に解釈し説明する。以下の実施例は、有機金属化学気相成長法（Ｍｅｔａｌ－ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＭＯＣＶＤ）等のシステムを用いて、制御可能な熱分解技術によってトレンチゲート構造を製造し、すなわちバリア層を成長させるときに、エッチング変換層を含むエピタキシャル構造をエピタキシャル成長させ、ドライエッチングプロセスと組み合わせて、トレンチゲート構造のエッチングを効果的かつ確実に終了し、それにより、トレンチゲートのエッチング深さを正確に制御するとともに、ドライエッチングによるエッチング損傷等を回避する。しかし、以下の実施例では、用いる各種の製品の構造パラメータ、各種の反応物及びプロセス条件は、いずれも代表例であり、本案の発明者による大量の試験によれば、以上に記載の他の異なる構造パラメータ、他のタイプの反応物及び他のプロセス条件も適用でき、いずれも本願で主張されている技術的効果を実現できる。
(実施例１)
該実施例によるＭＩＳ構造に基づくエンハンスメント型ＨＥＭＴの製造方法は、以下のステップを含む。
１）複合バリア層ヘテロ接合に基づくＨＥＭＴをＭＯＣＶＤエピタキシャル成長させる。そのうち、上バリア層は、厚さ約３５ｎｍのＡｌ０．２Ｇａ０．８Ｎであり、エッチング変換層は、厚さ約１０ｎｍのＧａＮであり、下バリア層は、厚さ約２～４ｎｍのＡｌ０．３Ｇａ０．７Ｎであり、ＧａＮキャップ層は、約２ｎｍであり、ＡｌＮ挿入層は、約１ｎｍであり、ＧａＮチャネル層は、５０～２００ｎｍである。ＨＥＭＴエピタキシャル構造は、図５に示される。
２）ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ、誘導結合プラズマ）エッチング技術を用い、フォトレジストＡＺ５２１４をマスクとして、ゲート、ソース、ドレインの上バリア層及びエッチング変換層を、エッチングレートを１～２０ｎｍ／ｍｉｎに制御しながらエッチングする（又はゲート領域の上バリア層及びエッチング変換層のみをエッチングする）。ＧａＮエッチング変換層までエッチングするとエッチングを停止し、すなわち、エッチング時間を制御することによって、エッチング過程がＧａＮエッチング変換層まで行われるようにし、一定のエッチング時間のウィンドウを利用してＧａＮエッチング変換層が完全にエッチングされていないことを確保する。図６に示される。
３）図７Ａに示されるように、ゲート、ソース及びドレイン領域（又はゲート領域のみ）がＩＣＰエッチングされたエピタキシャルウエハ（フォトレジストが除去された）を、ＭＯＣＶＤチャンバに入れ、表面エッチングを行われた残りのＧａＮエッチング変換層を加熱処理によって完全に熱分解し、熱分解過程をＡｌ０．３Ｇａ０．７Ｎ下バリア層で終了させる。図７Ｂに示すように、熱分解終了後、ミゾの表面が明瞭なステップフローの形態に回復され、エッチング後及び熱分解後のゲート領域のミゾ深さ及び均一性が図７Ｃ及び図７Ｄに示される。熱処理には、雰囲気がＮ２／ＮＨ３混合雰囲気、温度範囲が５００～１２００℃、熱処理時間が１～１５ｍｉｎとされる。ＧａＮエッチング変換層が完全に熱分解した後、後続の誘電体堆積を直接行ってもよく、必要に応じて薄層ＧａＮ、ＡｌＧａＮ又はＡｌＮ等の薄層を二次エピタキシャル成長させ、界面を下方に埋めるようにしてもよい。
４）ゲート誘電体を堆積する。図８に示されるように、ＡＬＤ（Ａｔｏｍ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、原子層成長）技術を用い、複合ゲート誘電体Ａｌ２Ｏ３／ＡｌＮの堆積を行い、ここで、ＡｌＮの厚さは、１～１０ｎｍであり、Ａｌ２Ｏ３の厚さは、２～５０ｎｍである。さらに、Ｎ２雰囲気でポストアニーリングを温度６００℃で３ｍｉｎ行う。
５）ゲート金属を堆積する。図９に示されるように、電子ビーム蒸着技術が使用され、製造条件は、金属Ｎｉ／Ａｕ、厚さ５０ｎｍ／２５０ｎｍである。
６）ソース／ドレイン・オーミックコンタクトの窓開けを行う。図１０に示されるように、フォトレジストＡＺ５２１４をマスク（１～２μｍ）として、プラズマエッチング（本実施例では、塩素を含むプラズマで複合ゲート誘電体Ａｌ２Ｏ３／ＡｌＮをエッチングする）によって、ソース／ドレイン・オーミックコンタクトの窓開けを行う。
７）ソース／ドレイン・オーミックコンタクト。電子ビーム蒸着技術が使用され、製造条件は、金属Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、厚さ６ｎｍ／１２０ｎｍ／２０ｎｍ／３０ｎｍである。図１１に示されるように、アニーリング条件は、５５０℃、３ｍｉｎ、窒素雰囲気である。
８）活性化領域分離を行う。図１２に示されるように、Ｎイオン注入技術で分離させ、イオン注入エネルギーは、１５０～４００ＫｅＶイオン注入であり、注入イオン用量は、１０１２～１０１４／ｃｍ２であり、注入深さは、バッファ層より５０～２５０ｎｍほど深い。
（実施例２）
該実施例によるｐ型ゲート構造に基づくエンハンスメント型ＨＥＭＴの製造方法は、以下のステップを含む。
１）複合バリア層ヘテロ接合に基づくＨＥＭＴをＭＯＣＶＤエピタキシャル成長させる。そのうち、上バリア層は、厚さ約３５ｎｍのＡｌ０．２Ｇａ０．８Ｎであり、エッチング変換層は、厚さ約１０ｎｍのＧａＮであり、下バリア層は、厚さ約１５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎであり、ＧａＮキャップ層は、約２ｎｍであり、ＡｌＮ挿入層は、約１ｎｍであり、ＧａＮチャネル層は、５０～２００ｎｍである。ＨＥＭＴエピタキシャル構造は、図１３に示される。
２）実施例１のステップ２）～３）と同様である。図１４Ａに示されるように、ゲート領域のＡｌ０．２Ｇａ０．８Ｎ上バリア層及びＧａＮエッチング変換層のみをＩＣＰエッチングし、ゲート領域の残りのＧａＮエッチング変換層をＭＯＣＶＤ熱分解し、Ａｌ０．２５Ｇａ０．７５Ｎ下バリア層で終了させる。図１４Ｂに示すように、熱分解終了後、ミゾの表面が明瞭なステップフローの形態に回復され、エッチング後及び熱分解後のゲート領域のミゾの深さ及び均一性は、図１４Ｃ及び図１４Ｄに示される。
３）ｐ型層を二次成長させる。ｐ型層をＭＯＣＶＤエピタキシャル成長させ、ｐ－ＧａＮの厚さは、５～３００ｎｍ、マグネシウムドーピング濃度範囲は、１０１８～１０２１／ｃｍ３スケールである。図１５に示される。
４）非ゲート領域のｐ型層をエッチングする。図１６に示されるように、ＩＣＰエッチング技術を用い、非ゲート領域のｐ型層をエッチングする。
５）不活性化層を堆積する。図１７に示されるように、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，低圧化学気相堆積）誘電体層堆積技術によって、厚さ１０～５００ｎｍのＳｉＮｘ不活性化層を堆積する。
６）不活性化層に窓を開設する。図１８に示されるように、フッ素ベースのＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ、反応イオンエッチング）によってＳｉＮｘをエッチングすることで、ソース／ドレイン・オーミックコンタクト及びゲートの窓開けを行う。さらに、表面エッチングによる損傷に対する湿式処理プロセス、及び７００～９５０℃、１～５ｍｉｎ、窒素雰囲気というアニーリング条件での高温アニーリングプロセスを行う。
７）活性化領域分離を行う。図１９に示されるように、Ｎイオン注入技術を用いて分離させ、イオン注入エネルギーは、１５０～４００ＫｅＶイオン注入であり、注入イオン用量は、１０１２～１０１４／ｃｍ２であり、注入深さは、バッファ層より５０～２５０ｎｍほど深い。
８）ミゾ型ソース／ドレイン・オーミックコンタクト。ＩＣＰエッチングを用い、フォトレジストＡＺ５２１４をマスクとして、ソース、ドレイン領域に対してエッチングレートを１～２０ｎｍ／ｍｉｎに制御しながらミゾエッチングを行う。エッチング時間を制御することによって、下バリア層を０～６ｎｍ残す。図２０に示されるように、厚さ２０ｎｍ／１３０ｎｍ／５０ｎｍ／１５０ｎｍの金属Ｔｉ／Ａｌ／Ｎｉ／Ａｕを堆積し、アニーリング条件は、５００～９００℃、０．５～５ｍｉｎ、窒素雰囲気である。
９）ゲート金属を堆積する。図２１に示されるように、マグネトロンスパッタリングを用いて厚さ３０ｎｍ／３０ｎｍ／５０ｎｍのＰｄ／Ｐｔ／Ａｕを堆積し、ポストアニーリング条件は、５００℃、１ｍｉｎ、窒素雰囲気である。
本願の前述した実施例は、エッチング変換層を含む複合エピタキシャル構造をエピタキシャル成長させることによって、ドライエッチングと熱処理プロセスとを有機的に結合することで、トレンチゲート構造の製造、ミゾ型ソース／ドレイン・オーミックコンタクトの製造等を含む半導体デバイスの製造プロセスでのエッチング自動終了の難問を効果的に解決でき、ウエハのミゾの深さ均一性を大幅に向上でき、さらに、従来のドライエッチングによる損傷等の問題を完全に回避し、それにより、エンハンスメント型ＨＥＭＴ等のデバイスの性能及びデバイスの均一性を顕著に向上できる。
なお、本明細書では、「含む」、「備える」という用語又はそれらの変形は、排他的な包含を意図するものであり、それにより、一連の要素を含むプロセス、方法、物品、又は装置は、それらの要素だけでなく、明確に列挙されていない他の要素をさらに含み、又はこのプロセス、方法、物品又は装置の固有の要素を含む。さらなる制限がない限り、「…を含む」という文によって限定される要素は、前記要素を含むプロセス、方法、物品、又は装置にさらに他の同じ要素が存在する場合を排除しない。
以上は、本願の具体的な実施形態に過ぎず、当業者にとって、本願の原理を逸脱することなくいくつかの改良や修飾を行うことができ、これらの改良や修飾は、本願の特許範囲に包含されるものである。
［付記］
［付記１］
エッチング変換層がその間に設けられた、積層して設けられる２つの半導体層を含む半導体材料層を製作するステップと、
そのうち一方の半導体層の所定領域内の部分をエッチング変換層に到達するか又は入るまでエッチングし、その後、前記所定領域内のエッチング変換層の部分を熱処理によって完全に除去することにより、半導体材料層内にミゾ構造を形成するステップと、を含む、半導体デバイスの製造方法。
［付記２］
具体的には、前記所定領域内のエッチング変換層の部分を熱処理によって熱分解して完全に除去し、他方の半導体層の表面で熱分解を終了させることにより、半導体材料層内にミゾ構造を正確に形成するステップを含む、ことを特徴とする付記１に記載の製造方法。
［付記３］
第１半導体層及び第２半導体層で形成され且つ内部に二次元電子ガスが形成されたヘテロ接合を主に含む半導体材料層を製作するステップと、
前記半導体材料層と嵌合するソース、ドレイン及びゲートを製作するステップと、を含む半導体デバイスの製造方法であって
第１半導体層上に第３半導体層、第４半導体層を順に成長させることにより、第２半導体層を形成し、第３半導体層と第４半導体層との間にエッチング変換層を設けるステップと、
ゲート、ソース、ドレインのうちの少なくとも１つに対応する所定領域内の前記第４半導体層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、前記所定領域内のエッチング変換層の部分を熱処理によって完全に除去することにより、ゲート、ソース、ドレインのうちの少なくとも１つと嵌合するミゾ構造を少なくとも第２半導体層内に形成するステップと、をさらに含む、ことを特徴とする半導体デバイスの製造方法。
［付記４］
ゲートと嵌合するミゾ構造を前記第２半導体層内に形成した後、少なくともゲートと嵌合する前記ミゾ構造の内側壁に誘電体層を覆設し、その後、ゲートと第３半導体との間に誘電体層が介在しているようにゲートを製作するステップをさらに含む、ことを特徴とする付記３に記載の製造方法。
［付記５］
ソース、ドレイン、ゲートに対応する領域内の前記半導体材料層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、ソース、ドレイン、ゲートに対応する領域内の前記エッチング変換層の部分を熱処理によって完全に除去することにより、それぞれソース、ドレイン、ゲートと嵌合するミゾ構造を第２半導体層内に形成するステップと、
ソース、ドレイン、ゲートと嵌合する前記ミゾ構造の溝壁を少なくとも連続的に被覆するように、誘電体層を前記半導体材料層上に覆設するステップと、
ソース、ドレインが通過可能な窓を前記誘電体層に開設するステップと、
ソース、ドレイン及びゲートを製作するステップと、をさらに含む、ことを特徴とする付記４に記載の製造方法。
［付記６］
ゲートと嵌合する前記ミゾ構造を形成した後、前記半導体材料層上に第５半導体層を直接二次エピタキシャル成長させて形成するステップをさらに含む、ことを特徴とする付記３に記載の製造方法。
［付記７］
ゲートと嵌合する前記ミゾ構造を形成した後、少なくともゲートと嵌合する前記ミゾ構造内に、前記ヘテロ接合内のゲート下領域に位置する二次元電子ガスを消耗し尽くすことができる第５半導体層を成長させ、その後、ゲートと第３半導体層との間に第５半導体層が介在しているようにゲートを製作するステップをさらに含む、ことを特徴とする付記６に記載の製造方法。
［付記８］
ゲートに対応する領域内の前記半導体材料層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、ゲートに対応する領域内の前記エッチング変換層の部分を熱処理によって熱分解して完全に除去し、第３半導体層で熱分解を終了させることにより、ゲートと嵌合するミゾ構造を第２半導体層内に形成するステップと、
第５半導体層の一部がゲートと嵌合する前記ミゾ構造に充填されるように、前記半導体材料層上に第５半導体層を成長させて形成するステップと、
前記第５半導体層の残りの部分を除去し、ゲートと嵌合する領域内の前記第５半導体層の部分を残すステップと、
前記半導体材料層上に連続的な不活性化層を覆設するステップと、
ソース、ドレイン、ゲートが通過可能な窓を前記不活性化層に開設するステップと、
前記不活性化層に開設された、ソース、ドレインが通過可能な窓から、前記半導体材料層をエッチング変換層に到達する又は入るまでエッチングし、その後、ソース、ドレインに対応する領域内の前記エッチング変換層の部分を熱処理によって熱分解して完全に除去し、第３半導体層で熱分解を終了させることにより、それぞれソース、ドレインと嵌合するミゾ構造を第２半導体層内に形成するステップと、
ソース、ドレイン及びゲートを製作するステップと、をさらに含むことを特徴とする付記７に記載の製造方法。
［付記９］
ソース、ドレイン及び第３半導体層にオーミックコンタクトを形成させるステップをさらに含む、ことを特徴とする付記３乃至８のいずれか１つに記載の製造方法。
［付記１０］
前記半導体材料層は、第４半導体層上に形成されるキャップ層をさらに含む、ことを特徴とする付記３乃至８のいずれか１つに記載の製造方法。
［付記１１］
付記１乃至１０のいずれか１つに記載の方法で製造される半導体デバイス。
［付記１２］
トレンチゲート構造を含むデバイスの製造における、付記１乃至１０のいずれか１つに記載の方法の使用。
［付記１３］
付記１１に記載の半導体デバイスを備える、ことを特徴とするデバイス。
［付記１４］
ＭＩＳ構造、ｐ－ＧａＮゲートに基づくエンハンスメント型ＨＥＭＴデバイス、ディプリーション型ＨＥＭＴとエンハンスメント型ＨＥＭＴのモノリシック集積デバイス、ハイブリッド陽極に基づくＭＩＳ型ダイオード、ｐ－ＧａＮゲートに基づくダイオード、垂直構造ダイオード、ジャンクションダバリアショットキーダイオード、エンハンスメント型ＲＦ／ミリ波デバイス、垂直型Ｔｒｅｎｃｈ ＭＯＳＦＥＴ又は水平型Ｔｒｅｎｃｈ ＭＯＳＦＥＴを含み、前記垂直構造ダイオードは、好ましくはショットキーダイオード又はｐ－ｎダイオードである、ことを特徴とする付記１３に記載のデバイス。

Claims (8)

  1. 第１半導体層及び第２半導体層で形成され且つ内部に二次元電子ガスが形成されたヘテロ接合を主に含む半導体材料層を製作するステップと、
    前記半導体材料層と嵌合するソース、ドレイン及びゲートを製作するステップと、を含む半導体デバイスの製造方法であって、
    第１半導体層上に第３半導体層、第４半導体層を順に成長させることにより、第２半導体層を形成し、第３半導体層と第４半導体層との間にエッチング変換層を設けるステップと、
    ゲート、ソース、ドレインのうちの少なくとも１つに対応する所定領域内の前記第４半導体層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、前記所定領域内のエッチング変換層の部分を熱処理によって完全に除去することにより、ゲート、ソース、ドレインのうちの少なくとも１つと嵌合するミゾ構造を少なくとも第２半導体層内に形成するステップと、をさらに含み、
    ゲートと嵌合するミゾ構造を前記第２半導体層内に形成した後、少なくともゲートと嵌合する前記ミゾ構造の内側壁に誘電体層を覆設し、その後、ゲートと第３半導体との間に誘電体層が介在しているようにゲートを製作するステップをさらに含み、
    前記熱処理は、雰囲気がＮ２／ＮＨ３混合雰囲気、温度範囲が５００～１２００℃、熱処理時間が１～１５ｍｉｎであり、
    前記エッチング変換層は厚さ１０ｎｍのＧａＮからなり、前記第３半導体層は、厚さ２～４ｎｍのＡｌ ０．３ Ｇａ ０．７ Ｎからなり、
    前記熱処理後におけるゲートと嵌合する前記ミゾ構造の溝深さの差Δが１．５ｎｍである、
    ことを特徴とする半導体デバイスの製造方法。
  2. ソース、ドレイン、ゲートに対応する領域内の前記半導体材料層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、ソース、ドレイン、ゲートに対応する領域内の前記エッチング変換層の部分を熱処理によって完全に除去することにより、それぞれソース、ドレイン、ゲートと嵌合するミゾ構造を第２半導体層内に形成するステップと、
    ソース、ドレイン、ゲートと嵌合する前記ミゾ構造の溝壁を少なくとも連続的に被覆するように、誘電体層を前記半導体材料層上に覆設するステップと、
    ソース、ドレインが通過可能な窓を前記誘電体層に開設するステップと、
    ソース、ドレイン及びゲートを製作するステップと、をさらに含む、ことを特徴とする請求項１に記載の製造方法。
  3. 第１半導体層及び第２半導体層で形成され且つ内部に二次元電子ガスが形成されたヘテロ接合を主に含む半導体材料層を製作するステップと、
    前記半導体材料層と嵌合するソース、ドレイン及びゲートを製作するステップと、を含む半導体デバイスの製造方法であって、
    第１半導体層上に第３半導体層、第４半導体層を順に成長させることにより、第２半導体層を形成し、第３半導体層と第４半導体層との間にエッチング変換層を設けるステップと、
    ゲート、ソース、ドレインのうちの少なくとも１つに対応する所定領域内の前記第４半導体層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、前記所定領域内のエッチング変換層の部分を熱処理によって完全に除去することにより、ゲート、ソース、ドレインのうちの少なくとも１つと嵌合するミゾ構造を少なくとも第２半導体層内に形成するステップと、をさらに含み、
    ゲートと嵌合する前記ミゾ構造を形成した後、前記半導体材料層上に第５半導体層を直接二次エピタキシャル成長させて形成するステップをさらに含み、
    前記熱処理は、雰囲気がＮ２／ＮＨ３混合雰囲気、温度範囲が５００～１２００℃、熱処理時間が１～１５ｍｉｎであり、
    前記エッチング変換層は厚さ１０ｎｍのＧａＮからなり、前記第３半導体層は、厚さ１５ｎｍのＡｌ ０．２５ Ｇａ ０．７５ Ｎからなり、
    前記熱処理後におけるゲートと嵌合する前記ミゾ構造の溝深さの差Δが１．７ｎｍである、
    ことを特徴とする半導体デバイスの製造方法。
  4. ゲートと嵌合する前記ミゾ構造を形成した後、少なくともゲートと嵌合する前記ミゾ構造内に、前記ヘテロ接合内のゲート下領域に位置する二次元電子ガスを消耗し尽くすことができる第５半導体層を成長させ、その後、ゲートと第３半導体層との間に第５半導体層が介在しているようにゲートを製作するステップをさらに含む、ことを特徴とする請求項３に記載の製造方法。
  5. ゲートに対応する領域内の前記半導体材料層の部分をエッチング変換層に到達する又は入るまでエッチングし、その後、ゲートに対応する領域内の前記エッチング変換層の部分を熱処理によって熱分解して完全に除去し、第３半導体層で熱分解を終了させることにより、ゲートと嵌合するミゾ構造を第２半導体層内に形成するステップと、
    第５半導体層の一部がゲートと嵌合する前記ミゾ構造に充填されるように、前記半導体材料層上に第５半導体層を成長させて形成するステップと、
    前記第５半導体層の残りの部分を除去し、ゲートと嵌合する領域内の前記第５半導体層の部分を残すステップと、
    前記半導体材料層上に連続的な不活性化層を覆設するステップと、
    ソース、ドレイン、ゲートが通過可能な窓を前記不活性化層に開設するステップと、
    前記不活性化層に開設された、ソース、ドレインが通過可能な窓から、前記半導体材料層をエッチング変換層に到達する又は入るまでエッチングし、その後、ソース、ドレインに対応する領域内の前記エッチング変換層の部分を熱処理によって熱分解して完全に除去し、第３半導体層で熱分解を終了させることにより、それぞれソース、ドレインと嵌合するミゾ構造を第２半導体層内に形成するステップと、
    ソース、ドレイン及びゲートを製作するステップと、をさらに含むことを特徴とする請求項４に記載の製造方法。
  6. ソース、ドレイン及び第３半導体層にオーミックコンタクトを形成させるステップをさらに含む、ことを特徴とする請求項１乃至５のいずれか１項に記載の製造方法。
  7. 前記半導体材料層は、第４半導体層上に形成されるキャップ層をさらに含む、ことを特徴とする請求項１乃至５のいずれか１項に記載の製造方法。
  8. トレンチゲート構造を含むデバイスの製造における、請求項１乃至７のいずれか１項に記載の方法の使用。
JP2020544290A 2019-05-10 2019-12-31 半導体デバイスの製造方法、及びその使用 Active JP7178121B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910388910.4 2019-05-10
CN201910388910.4A CN111916351A (zh) 2019-05-10 2019-05-10 半导体器件及其制备方法
PCT/CN2019/130362 WO2020228352A1 (zh) 2019-05-10 2019-12-31 半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
JP2021526308A JP2021526308A (ja) 2021-09-30
JP7178121B2 true JP7178121B2 (ja) 2022-11-25

Family

ID=73241889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020544290A Active JP7178121B2 (ja) 2019-05-10 2019-12-31 半導体デバイスの製造方法、及びその使用

Country Status (5)

Country Link
US (1) US11888052B2 (ja)
JP (1) JP7178121B2 (ja)
CN (1) CN111916351A (ja)
DE (1) DE112019001259T5 (ja)
WO (1) WO2020228352A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021086852A (ja) * 2019-11-25 2021-06-03 住友電気工業株式会社 半導体装置の製造方法及び半導体装置
JP7543773B2 (ja) * 2020-08-25 2024-09-03 富士通株式会社 半導体装置及びその製造方法
CN112635555B (zh) * 2020-12-18 2024-03-26 江苏能华微电子科技发展有限公司 一种GaN HEMT器件中选择性去除GaN的方法及器件
CN114695521B (zh) * 2020-12-30 2025-10-31 西安电子科技大学 基于无金工艺的硅基氮化镓高功率射频器件及其制备方法
CN115036220A (zh) * 2021-03-05 2022-09-09 中国科学院苏州纳米技术与纳米仿生研究所 氮化镓电子器件及其制备方法
CN115440808A (zh) * 2021-06-04 2022-12-06 联华电子股份有限公司 氮化物半导体元件及其制造方法
CN115810663B (zh) * 2021-09-14 2026-04-03 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113937154A (zh) * 2021-09-26 2022-01-14 中山大学 一种iii族氮化物的增强型hemt的制备方法
CN114300359B (zh) * 2021-11-18 2025-01-10 西安电子科技大学 基于欧姆图形化调制多沟道间耦合性的hemt器件及制备方法
CN114496789A (zh) * 2021-12-24 2022-05-13 西安电子科技大学芜湖研究院 一种增强型晶体管的制备方法及增强型晶体管
CN114447101B (zh) * 2022-01-24 2023-04-25 电子科技大学 一种集成续流沟道二极管的垂直GaN MOSFET
CN115274413A (zh) * 2022-08-02 2022-11-01 中国科学院苏州纳米技术与纳米仿生研究所 GaN基半导体器件及其制备方法
WO2024047784A1 (ja) * 2022-08-31 2024-03-07 国立大学法人東北大学 半導体装置およびその製造方法
JPWO2024048266A1 (ja) * 2022-09-01 2024-03-07
US20240105823A1 (en) * 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Dispersion Reduction in Transistor Devices
CN115938939B (zh) * 2022-10-14 2023-07-07 北京镓纳光电科技有限公司 一种提高氮化镓基高电子迁移率晶体管的二维电子气浓度的方法
US20240128336A1 (en) * 2022-10-14 2024-04-18 Wolfspeed, Inc. Methods of forming semiconductor structures and resulting semiconductor structures
US20240194751A1 (en) * 2022-12-09 2024-06-13 Wolfspeed, Inc. Transistor devices including self-aligned ohmic contacts and contact regions and related fabrication methods
WO2024236729A1 (ja) * 2023-05-16 2024-11-21 日本電信電話株式会社 トランジスタおよびその製造方法
CN117855258A (zh) * 2024-01-08 2024-04-09 上海大学 一种p-GaN增强型鳍式HEMT器件及其制备方法
WO2025198641A1 (en) * 2024-03-18 2025-09-25 Microchip Technology Incorporated High electron mobility transistor and method for manufacturing same
WO2025221297A1 (en) * 2024-04-15 2025-10-23 Microchip Technology Incorporated High electron mobility transistor and method for manufacturing same
WO2025226304A1 (en) * 2024-04-25 2025-10-30 Microchip Technology Incorporated High electron mobility transistor and method for manufacturing same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339561A (ja) 2005-06-06 2006-12-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP2007281527A (ja) 2007-07-24 2007-10-25 Toshiba Corp 半導体レーザ及びその製造方法
JP2011181893A (ja) 2009-12-10 2011-09-15 Internatl Rectifier Corp 高導電性のソース／ドレイン接点を有するｉｉｉ族窒化物トランジスタ及びその製造方法
JP2014116607A (ja) 2010-02-26 2014-06-26 Infineon Technologies Austria Ag 窒化物半導体デバイス
JP2014524150A (ja) 2011-07-18 2014-09-18 エピガン ナムローゼ フェンノートシャップ Ｉｉｉ−ｖエピタキシャル層を成長させる方法および半導体構造
JP2016134541A (ja) 2015-01-21 2016-07-25 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789446B (zh) 2010-02-09 2011-06-22 中国科学院上海技术物理研究所 一种双异质结mos-hemt器件
WO2013095643A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Iii-n material structure for gate-recessed transistors
KR101922120B1 (ko) * 2012-07-19 2018-11-26 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
US9570600B2 (en) * 2012-11-16 2017-02-14 Massachusetts Institute Of Technology Semiconductor structure and recess formation etch technique
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
EP3038163A1 (en) * 2014-12-23 2016-06-29 IMEC vzw A group iii-n lateral schottky barrier diode and a method for manufacturing thereof
CN106158950A (zh) * 2015-04-17 2016-11-23 北京大学 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
CN106548939B (zh) * 2015-09-17 2019-08-02 苏州能屋电子科技有限公司 通过光辅助刻蚀自停止实现凹栅增强型hemt器件的系统及方法
US9461159B1 (en) * 2016-01-14 2016-10-04 Northrop Grumman Systems Corporation Self-stop gate recess etching process for semiconductor field effect transistors
CN107045975A (zh) * 2016-02-05 2017-08-15 北京大学 基于自停止刻蚀的氮化镓基材料开槽欧姆接触的制备方法
CN108666359A (zh) * 2017-03-29 2018-10-16 北京大学 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法
CN107316901A (zh) 2017-07-10 2017-11-03 西安电子科技大学 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法
CN107887433B (zh) * 2017-09-21 2021-01-26 中国电子科技集团公司第五十五研究所 一种增强型AlGaN/GaN高电子迁移率晶体管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339561A (ja) 2005-06-06 2006-12-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP2007281527A (ja) 2007-07-24 2007-10-25 Toshiba Corp 半導体レーザ及びその製造方法
JP2011181893A (ja) 2009-12-10 2011-09-15 Internatl Rectifier Corp 高導電性のソース／ドレイン接点を有するｉｉｉ族窒化物トランジスタ及びその製造方法
JP2014116607A (ja) 2010-02-26 2014-06-26 Infineon Technologies Austria Ag 窒化物半導体デバイス
JP2014524150A (ja) 2011-07-18 2014-09-18 エピガン ナムローゼ フェンノートシャップ Ｉｉｉ−ｖエピタキシャル層を成長させる方法および半導体構造
JP2016134541A (ja) 2015-01-21 2016-07-25 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN111916351A (zh) 2020-11-10
US20210384339A1 (en) 2021-12-09
WO2020228352A1 (zh) 2020-11-19
US11888052B2 (en) 2024-01-30
DE112019001259T5 (de) 2021-01-07
JP2021526308A (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
US12284818B2 (en) High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor
JP6999197B2 (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN114899227B (zh) 一种增强型氮化镓基晶体管及其制备方法
US20160218204A1 (en) Enhancement Mode High Electron Mobility Transistor and Manufacturing Method Thereof
US10629720B2 (en) Layered vertical field effect transistor and methods of fabrication
US12087855B2 (en) Vertical UMOSFET device with high channel mobility and preparation method thereof
CN106981513A (zh) 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN110459595B (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN105870013A (zh) 通过p型钝化实现增强型HEMT的方法及增强型HEMT
CN108962752A (zh) p型栅增强型HEMT器件及其制作方法
CN111785776A (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN115020490A (zh) 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法
CN210897283U (zh) 一种半导体器件
CN109545852B (zh) 非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN117790563B (zh) 一种增强型GaN高电子迁移率晶体管及其制备方法
CN113394096B (zh) Hemt器件及其自隔离方法、制作方法
CA3093906C (en) Semiconductor device and manufacturing method thereof
JP5460016B2 (ja) 半導体装置及びその製造方法
CN116936639A (zh) 通过SiN应力调制的极化匹配增强型晶体管及制备方法
CN116364753A (zh) 一种氧化镓基mosfet器件及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221107

R150 Certificate of patent or registration of utility model

Ref document number: 7178121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250