JP7180582B2 - インダクタ部品 - Google Patents

Description

本開示は、インダクタ部品に関する。

電子機器に搭載されるインダクタ部品には、例えば特許文献１に記載されているように、フェライトの焼結体である磁性材料層が積層された本体と、本体の内部で同一仮想平面上に位置する複数のインダクタ配線とを備えたインダクタアレイを構成するものがある。

特開２００２－１１０４３２号公報

上記のようなインダクタアレイを構成するインダクタ部品において、一般的に、複数のインダクタ配線は、配線幅や線路長が同じように形成され、直流電気抵抗が同等である。そして、インダクタ部品が同一仮想平面上に整列された３つ以上のインダクタ配線を備えている場合、インダクタ配線の並設方向の両端に位置するインダクタ配線は、同並設方向の片側でのみインダクタ配線と隣り合う。これに対し、両端のインダクタ配線の間に位置するインダクタ配線は、インダクタ配線の並設方向の両側でインダクタ配線と隣り合う。そのため、各インダクタ配線に同様に電流が流れた場合、両端のインダクタ配線の間に位置するインダクタ配線は、両端に位置するインダクタ配線に比べて、周囲に熱がこもりやすく、温度が高くなってしまうという問題が考えられる。

また、このようなインダクタ部品において、小型低背化のために、底面電極型を採用する場合がある。底面電極型のインダクタ部品は、インダクタ配線の各々から本体の表面まで、インダクタ配線が延びる平面と垂直な方向に本体を貫通する垂直配線を更に備え、垂直配線に接続された外部端子を同インダクタ部品の上面及び下面の少なくとも一方にのみ露出させる。このようなインダクタ部品は、はんだによって回路基板に接続される際に、はんだが底面側にのみ付着するため、同回路基板上での実装面積を低減できる。

しかし、底面電極型のインダクタ部品を実際に製造したところ、本願発明者らは、インダクタ部品と回路基板との接続部分（即ち、外部端子と回路基板とを接続するはんだの部分）に電流が集中しやすくなるために、同接続部分においてエレクトロマイグレーションが発生しやすいことを発見した。

ここで、薄膜におけるエレクトロマイグレーション寿命式（Blackの経験式）を下記に示す。

Ａは比例定数、Ｊは電流密度［Ａ／ｃｍ^２］、ｎは電流密度依存性係数、Ｅ_ａは寿命の活性化エネルギ［Ｊ］、Ｋはボルツマン定数（１．３８×１０^２３［Ｊ／Ｋ］）、Ｔは絶対温度［Ｋ］を示す。

上記のエレクトロマイグレーション寿命式より、温度が高くなるほど寿命が短くなることがわかる。また、同寿命は、温度依存性が高いことがわかる。
両端のインダクタ配線の間に位置するインダクタ配線は、上記したように温度が高くなりやすい。そのため、当該インダクタ配線に接続された垂直配線及び外部端子を回路基板に接続するはんだにおいては、エレクトロマイグレーションが特に発生しやすくなってしまう。

本開示の目的は、熱による信頼性の低下を抑制できるインダクタ部品を提供することにある。

本開示の一態様であるインダクタ部品は、本体と、前記本体の内部に位置し、仮想平面上を延びる第１インダクタ配線と、前記本体の内部に位置し、前記仮想平面と平行に延びる第２インダクタ配線と、前記本体の内部で前記第１インダクタ配線と前記第２インダクタ配線との間に位置し、前記仮想平面と平行に延びる第３インダクタ配線と、前記第１乃至第３インダクタ配線の各々から前記本体の表面まで前記本体の内部を前記仮想平面と垂直な方向に貫通する垂直配線とを備え、前記第３インダクタ配線は、前記第１インダクタ配線及び前記第２インダクタ配線よりも直流電気抵抗が小さい低抵抗インダクタ配線である。

上記態様によれば、第１乃至第３インダクタ配線に同様に電流が流れた場合であっても、特に熱がこもりやすい第３インダクタ配線は、第１及び第２インダクタ配線に比べて発熱し難い。よって、第１及び第２インダクタ配線付近に比べて第３インダクタ配線付近で局所的に高温になることが抑制され、熱による信頼性の低下を抑制できる。

なお、本明細書において「インダクタ配線」とは、電流が流れた場合に磁束を発生させることによって、インダクタ部品にインダクタンスを付与させるものであって、その構造、形状、材料などに特に限定はない。

本開示の一態様であるインダクタ部品は、本体と、前記本体の内部で行列状に整列された複数のインダクタ配線と、前記インダクタ配線の各々から前記本体の表面まで前記本体の内部を各列の前記インダクタ配線の並設方向に貫通する垂直配線とを備え、各行の前記インダクタ配線は、それぞれ３つ以上並んでおり、行の両端に位置する２つの前記インダクタ配線の中間位置に近い前記インダクタ配線ほど直流電気抵抗が小さく、各列の前記インダクタ配線は、それぞれ３つ以上並んでおり、列の両端に位置する２つの前記インダクタ配線の中間位置に近い前記インダクタ配線ほど直流電気抵抗が小さい。

上記態様によれば、各行の各インダクタ配線に同様に電流が流れた場合であっても、各行のインダクタ配線において、行の両端に位置する２つのインダクタ配線の中間位置に近い特に熱がこもりやすいインダクタ配線ほど発熱し難い。よって、各行のインダクタ配線において、行の両端に位置する２つのインダクタ配線の間に位置するインダクタ配線付近で局所的に高温になることが抑制される。

同様に、各列の各インダクタ配線に同様に電流が流れた場合であっても、各列のインダクタ配線において、列の両端に位置する２つのインダクタ配線の中間位置に近い特に熱がこもりやすいインダクタ配線ほど発熱し難い。よって、各列のインダクタ配線において、列の両端に位置する２つのインダクタ配線の間に位置するインダクタ配線付近で局所的に高温になることが抑制される。

これらのことから、熱による信頼性の低下を抑制できる。

本開示の一態様によれば、熱による信頼性の低下を抑制できる。

第１実施形態におけるインダクタ部品の分解斜視図。 （ａ）は第１実施形態におけるインダクタ部品の透視平面図、（ｂ）は同インダクタ部品の断面図（図２（ａ）における２ｂ－２ｂ断面図）、（ｃ）は同インダクタ部品の断面図（図２（ａ）における２ｃ－２ｃ断面図）。 （ａ）は第２実施形態におけるインダクタ部品の透視平面図、（ｂ）は同インダクタ部品の断面図（図３（ａ）における３ｂ－３ｂ断面図）。 （ａ）は変更例のインダクタ部品図の透視平面図、（ｂ）は同インダクタ部品の断面図（図４（ａ）における４ｂ－４ｂ断面図）。 （ａ）は変更例のインダクタ部品図の透視平面図、（ｂ）は同インダクタ部品の断面図（図５（ａ）における５ｂ－５ｂ断面図）。 変更例のインダクタ部品の透視平面図。 変更例のインダクタ部品の透視平面図。 （ａ）は変更例のインダクタ部品図の透視平面図、（ｂ）は同インダクタ部品の断面図（図８（ａ）における８ｂ－８ｂ断面図）。 変更例のインダクタ部品の透視平面図。 変更例のインダクタ部品の透視平面図。 変更例のインダクタ部品の透視平面図。 （ａ）は変更例のインダクタ部品の透視平面図、（ｂ）は同インダクタ部品の断面図（図１２（ａ）における１２ｂ－１２ｂ断面図）、（ｃ）は同インダクタ部品の断面図（図１２（ａ）における１２ｃ－１２ｃ断面図）。 （ａ）は変更例のインダクタ部品図の透視平面図、（ｂ）は同インダクタ部品の断面図（図１３（ａ）における１３ｂ－１３ｂ断面図）。 （ａ）は変更例のインダクタ部品の透視平面図、（ｂ）は同インダクタ部品の断面図（図１４（ａ）における１４ｂ－１４ｂ断面図）、（ｃ）は同インダクタ部品の断面図（図１４（ａ）における１４ｃ－１４ｃ断面図）。 （ａ）は変更例のインダクタ部品の透視平面図、（ｂ）は同インダクタ部品の断面図（図１５（ａ）における１５ｂ－１５ｂ断面図）、（ｃ）は同インダクタ部品の断面図（図１５（ａ）における１５ｃ－１５ｃ断面図）。 （ａ）は変更例のインダクタ部品図の透視平面図、（ｂ）は同インダクタ部品の断面図（図１６（ａ）における１６ｂ－１６ｂ断面図）。 （ａ）は変更例のインダクタ部品図の透視平面図、（ｂ）は同インダクタ部品の断面図（図１７（ａ）における１７ｂ－１７ｂ断面図）。 （ａ）は変更例のインダクタ部品図の透視平面図、（ｂ）は同インダクタ部品の断面図（図１８（ａ）における１８ｂ－１８ｂ断面図）。 （ａ）は変更例のインダクタ部品図の透視平面図、（ｂ）は同インダクタ部品の断面図（図１９（ａ）における１９ｂ－１９ｂ断面図）。

以下、インダクタ部品の実施形態について説明する。なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、又は別の図中のものと異なる場合がある。また、断面図ではハッチングを付しているが、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。

＜第１実施形態＞
図１に示すインダクタ部品１は、例えば、パソコン、ＤＶＤプレーヤー、デジタルカメラ、テレビ、携帯電話、カーエレクトロニクスなどの電子機器に搭載される表面実装型のインダクタ部品である。

図１に示すように、インダクタ部品１は、本体２０と、本体２０の内部に位置し、仮想平面Ｓ１上を延びる第１インダクタ配線３０と、本体２０の内部に位置し、仮想平面Ｓ１上を（仮想平面Ｓ１と平行に）延びる第２インダクタ配線４０とを備えている。また、インダクタ部品１は、本体２０の内部で第１インダクタ配線３０と第２インダクタ配線４０との間に位置し、仮想平面Ｓ１上を（仮想平面Ｓ１と平行に）延びる第３インダクタ配線５０を備えている。また、インダクタ部品１は、第１乃至第３インダクタ配線３０，４０，５０の各々から本体２０の表面まで仮想平面Ｓ１と垂直な方向に本体２０の内部を貫通する垂直配線６１，６２，６３を備えている。第３インダクタ配線５０は、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５である。

図１、図２（ａ）及び図２（ｂ）に示すように、本実施形態のインダクタ部品１は、積層型のインダクタ部品である。インダクタ部品１は、本体２０と、第１乃至第３インダクタ配線３０，４０，５０と、第１乃至第３垂直配線６１～６３とを備えている。

本体２０は、概略で直方体状である。本実施形態では、本体２０の上面２０ａは、インダクタ部品１を回路基板に実装する際に回路基板と対向する実装面である。
本体２０は、材料層が積層された積層体である。本実施形態では、本体２０は、複数の磁性材料層２１，２２が積層された積層体である。各磁性材料層２１，２２は、長方形の板状をなしている。磁性材料層２１，２２は、焼結体であり、その材料としては、フェライト等の磁性体材料、ガラスやアルミナ等の非磁性体材料、等を用いることができる。磁性材料層２１，２２が焼結体であることにより、インダクタ配線３０，４０，５０を高品質且つ低コストで形成できる。なお、磁性材料層２１，２２は焼結体に限らず、磁性材料層２１，２２の材料として、低温で溶けない磁性材料を用いることもできる。

第１インダクタ配線３０、第２インダクタ配線４０及び第３インダクタ配線５０は、本体２０の内部に位置する。第１インダクタ配線３０、第２インダクタ配線４０及び第３インダクタ配線５０は、磁性材料層２１の主面２１ａ上に設けられている。第１インダクタ配線３０と、第２インダクタ配線４０と、第３インダクタ配線５０とは、同一仮想平面Ｓ１上に位置するように設けられている。なお、本実施形態では、仮想平面Ｓ１は、磁性材料層２１の主面２１ａに一致している。また、第１インダクタ配線３０と第２インダクタ配線４０との間に第３インダクタ配線５０が位置するとともに、第１乃至第３インダクタ配線３０，４０，５０は、仮想平面Ｓ１と平行な一方向に沿って等間隔に整列されている。第１乃至第３インダクタ配線３０，４０，５０の並ぶ方向である並設方向Ｆ１は、図２（ａ）においては左右方向である。また、第１乃至第３インダクタ配線３０，４０，５０は、仮想平面Ｓ１上を並設方向Ｆ１と垂直な方向に延びる直線形状を有する。第１乃至第３インダクタ配線３０，４０，５０の延びる方向は、図２（ａ）においては上下方向である。

ここで、並設方向Ｆ１における本体２０の両端面のうち、第１インダクタ配線３０側の端面を第１端面２０ｂ、第２インダクタ配線４０側の端面を第２端面２０ｃとする。第１インダクタ配線３０は、第１端面２０ｂと並設方向Ｆ１に隣り合う。また、第２インダクタ配線４０は、第２端面２０ｃと並設方向Ｆ１に隣り合う。即ち、第１インダクタ配線３０と第１端面２０ｂとの間には、他のインダクタ配線が設けられていないとともに、第２インダクタ配線４０と第２端面２０ｃとの間には、他のインダクタ配線が設けられていない。そして、第１インダクタ配線３０及び第２インダクタ配線４０は、インダクタ部品１が備える全てのインダクタ配線のうち最外周、即ち、並設方向Ｆ１の両端に位置するインダクタ配線である。

第１インダクタ配線３０は、第１配線部３１と、第１配線部３１の両端に設けられた第１接続部３２とを含む。
第１配線部３１は、並設方向Ｆ１と直交し且つ仮想平面Ｓ１と平行な方向に沿って直線状に延びる帯状をなしている。第１配線部３１は、配線幅Ｗ１１及び厚さが一定に形成されている。第１接続部３２は、第１配線部３１と一体に形成されている。本実施形態では、各第１接続部３２は、仮想平面Ｓ１と垂直な方向から見た形状（即ち図２（ａ）に図示した状態）が略正方形の四角形状をなしている。そして、第１接続部３２の配線幅Ｗ１２（第１配線部３１の配線幅方向と同方向の幅）は、第１配線部３１の配線幅Ｗ１１よりも太い。即ち、第１配線部３１と第１接続部３２との境界は、配線幅が変化する箇所である。また、並設方向Ｆ１における第１接続部３２の配線幅方向（本実施形態では並設方向Ｆ１に同じ）の中央位置は、並設方向Ｆ１における第１配線部３１の配線幅方向の中央位置と一致している。即ち、第１配線部３１は、一方の第１接続部３２の配線幅方向の中央部から他方の第１接続部３２の配線幅方向の中央部まで延びている。

第２インダクタ配線４０は、仮想平面Ｓ１と平行に延びている。第２インダクタ配線４０は、第２配線部４１と、第２配線部４１の両端に設けられた第２接続部４２とを含み、第１インダクタ配線３０と同じ形状且つ同じ大きさである。

第２配線部４１は、並設方向Ｆ１と直交し且つ仮想平面Ｓ１と平行な方向に沿って直線状に延びる帯状をなしている。第２配線部４１は、第１配線部３１と平行に延びている。また、第２配線部４１は、配線幅Ｗ２１及び厚さが一定に形成されている。そして、第２配線部４１は、配線幅、厚さ、及び線路長が第１配線部３１と等しい。

第２接続部４２は、第２配線部４１と一体に形成されている。本実施形態では、各第２接続部４２は、仮想平面Ｓ１と垂直な方向から見た形状（即ち図２（ａ）に図示した状態）が第１接続部３２と同じ略正方形の四角形状をなす。そして、第２接続部４２は、第１接続部３２と同じ大きさであるとともに、第１接続部３２と厚さが等しい。また、第２接続部４２の配線幅Ｗ２２（第２配線部４１の配線幅方向と同方向の幅）は、第２配線部４１の配線幅Ｗ２１よりも太い。即ち、第２配線部４１と第２接続部４２との境界は、配線幅が変化する箇所である。また、並設方向Ｆ１における第２接続部４２の配線幅方向の中央位置は、並設方向Ｆ１における第２配線部４１の配線幅方向の中央位置と一致している。即ち、第２配線部４１は、一方の第２接続部４２の配線幅方向の中央部から他方の第２接続部４２の配線幅方向の中央部まで延びている。

第３インダクタ配線５０は、仮想平面Ｓ１と平行に延びている。第３インダクタ配線５０は、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５である。第３インダクタ配線５０は、第３配線部５１と、第３配線部５１の両端に設けられた第３接続部５２とを含む。なお、第３インダクタ配線５０は低抵抗インダクタ配線５５であるため、第３配線部５１は低抵抗配線部の一例に該当するとともに、第３接続部５２は低抵抗接続部の一例に該当する。

第３配線部５１は、並設方向Ｆ１と直交し且つ仮想平面Ｓ１と平行な方向に沿って直線状に延びる帯状をなしている。第３配線部５１は、第１配線部３１及び第２配線部４１と平行に延びている。第３配線部５１は、配線幅Ｗ３１及び厚さが一定に形成されている。また、第３配線部５１は、線路長及び厚さが第１配線部３１及び第２配線部４１と等しい。

本実施形態の低抵抗インダクタ配線５５の少なくとも一部は、第１インダクタ配線３０及び第２インダクタ配線４０よりも断面積（電流の流れる方向と垂直な断面の面積）が大きい。本実施形態では、低抵抗インダクタ配線５５の少なくとも一部は、第１インダクタ配線３０及び第２インダクタ配線４０よりも配線幅が太いことにより、第１インダクタ配線３０及び第２インダクタ配線４０よりも断面積が大きく形成されている。具体的には、低抵抗インダクタ配線５５である第３インダクタ配線５０の第３配線部５１は、第１インダクタ配線３０の第１配線部３１及び第２インダクタ配線４０の第２配線部４１よりも配線幅が太い。即ち、第３配線部５１の配線幅Ｗ３１は、第１配線部３１の配線幅Ｗ１１及び第２配線部４１の配線幅Ｗ２１よりも太い。このように、本実施形態の第３インダクタ配線５０は、第３配線部５１の配線幅Ｗ３１が、第１配線部３１の配線幅Ｗ１１及び第２配線部４１の配線幅Ｗ２１よりも太いことにより、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さくなっている。

第３接続部５２は、第３配線部５１と一体に形成されている。本実施形態では、各第３接続部５２は、仮想平面Ｓ１と垂直な方向から見た形状（即ち図２（ａ）に図示した状態）が第１接続部３２及び第２接続部４２と同じ略正方形の四角形状をなす。そして、第３接続部５２は、第１接続部３２及び第２接続部４２と同じ大きさであるとともに、第１接続部３２及び第２接続部４２と厚さが等しい。また、第３接続部５２の配線幅Ｗ３２（第３配線部５１の配線幅方向と同方向の幅）は、第３配線部５１の配線幅Ｗ３１よりも太い。即ち、第３配線部５１と第３接続部５２との境界は、配線幅が変化する箇所である。また、並設方向Ｆ１における第３接続部５２の配線幅方向の中央位置は、並設方向Ｆ１における第３配線部５１の配線幅方向の中央位置と一致している。即ち、第３配線部５１は、一方の第３接続部５２の配線幅方向の中央部から他方の第３接続部５２の配線幅方向の中央部まで延びている。

第１乃至第３インダクタ配線３０，４０，５０の一方の第１乃至第３接続部３２，４２，５２（図２（ａ）において上側の接続部）は、並設方向Ｆ１と垂直な方向であって仮想平面Ｓ１と平行な方向（図２（ａ）において上下方向）の位置が等しい。従って、第１乃至第３インダクタ配線３０，４０，５０の一方の第１乃至第３接続部３２，４２，５２は、並設方向Ｆ１に沿って整列されている。また、当該第１乃至第３接続部３２，４２，５２は、並設方向Ｆ１に沿って等間隔に並んでいる。同様に、第１乃至第３インダクタ配線３０，４０，５０の他方の第１乃至第３接続部３２，４２，５２（図２（ａ）において下側の接続部）は、並設方向Ｆ１と垂直な方向であって仮想平面Ｓ１と平行な方向の位置が等しい。従って、第１乃至第３インダクタ配線３０，４０，５０の他方の第１乃至第３接続部３２，４２，５２は、並設方向Ｆ１に沿って整列されている。また、当該第１乃至第３接続部３２，４２，５２は、並設方向Ｆ１に沿って等間隔に並んでいる。

本体２０は、第１乃至第３インダクタ配線３０，４０，５０に電流が流れたときに発生する磁束が通る磁路となる。これにより、インダクタ部品１に有意なインダクタンスが付与され、第１乃至第３インダクタ配線３０，４０，５０を通過する信号に対するインピーダンスが発生する。従って、インダクタ部品１は信号に重畳される高周波ノイズなどを、本体２０における磁性損失として消費させるノイズ対策品として働く。但し、インダクタ部品１は、インダクタンスが付与されれば、その機能に限定はなく、インピーダンス整合、フィルタ、共振子、平滑、整流、蓄電、変圧、分配、結合、変換などの機能を有していてもよい。

第１配線部３１と本体２０の第１端面２０ｂとの間の距離Ｗ４１は、第１インダクタ配線３０の隣の低抵抗インダクタ配線５５（第３インダクタ配線５０）の第３配線部５１と第１配線部３１との間の距離Ｗ４２よりも短い。本体２０において、第１配線部３１と第１端面２０ｂとの間の部分は、第１インダクタ配線３０よりなるインダクタの磁路となる部分である。また、本体２０において、第１インダクタ配線３０の隣の低抵抗インダクタ配線５５の第３配線部５１と第１配線部３１との間の部分は、第１インダクタ配線３０よりなるインダクタの磁路となる部分である。従って、仮想平面Ｓ１と垂直な方向から見て、第１インダクタ配線３０よりなるインダクタに関して、第１インダクタ配線３０よりも第１端面２０ｂ側の磁路の幅は、第１インダクタ配線３０よりも第３インダクタ配線５０側の磁路の幅よりも狭い。

また、第２配線部４１と本体２０の第２端面２０ｃとの間の距離Ｗ４３は、第２インダクタ配線４０の隣の低抵抗インダクタ配線５５（第３インダクタ配線５０）の第３配線部５１と第２配線部４１との間の距離Ｗ４４よりも短い。本体２０において、第２配線部４１と第２端面２０ｃとの間の部分は、第２インダクタ配線４０よりなるインダクタの磁路となる部分である。また、本体２０において、第２インダクタ配線４０の隣の低抵抗インダクタ配線５５の第３配線部５１と第２配線部４１との間の部分は、第２インダクタ配線４０よりなるインダクタの磁路となる部分である。従って、仮想平面Ｓ１と垂直な方向から見て、第２インダクタ配線４０よりなるインダクタに関して、第２インダクタ配線４０よりも第２端面２０ｃ側の磁路の幅は、第２インダクタ配線４０よりも第３インダクタ配線５０側の磁路の幅よりも狭い。

また、本実施形態では、第１インダクタ配線３０の第１配線部３１と第３インダクタ配線５０の第３配線部５１との間の距離Ｗ４２と、第２インダクタ配線４０の第２配線部４１と第３インダクタ配線５０の第３配線部５１との間の距離Ｗ４４とは等しい。

なお、本体２０において、距離Ｗ４１～Ｗ４４は、必ずしも上述した関係でなくてもよい。
第１垂直配線６１、第２垂直配線６２及び第３垂直配線６３は、本体２０の内部に設けられている。第１乃至第３垂直配線６１～６３は、磁性材料層２２に設けられるとともに、磁性材料層２１の主面２１ａ上に積層された磁性材料層２２を貫通している。

第１乃至第３垂直配線６１～６３は、第１乃至第３インダクタ配線３０，４０，５０の各々から本体２０の表面まで本体２０の内部を仮想平面Ｓ１と垂直な方向に貫通している。なお、本体２０の内部を貫通するとは、第１乃至第３垂直配線６１，６２，６３が延びる方向（仮想平面Ｓ１と垂直な方向）の本体２０の端面を除いて、第１乃至第３垂直配線６１，６２，６３が本体２０から露出しないことを示し、具体的には、第１乃至第３垂直配線６１，６２，６３の周面が本体２０から露出していないことを示す。

第１垂直配線６１は、第１インダクタ配線３０の第１接続部３２の上面（図２（ｃ）において上側の面）から仮想平面Ｓ１と垂直な方向に延びるとともに、磁性材料層２２の内部を仮想平面Ｓ１と垂直な方向に貫通している。そして、第１垂直配線６１の上端面は、本体２０の上面２０ａから本体２０の外部に露出している。また、第１垂直配線６１は、第１接続部３２に電気的に接続されている。第２垂直配線６２は、第２インダクタ配線４０の第２接続部４２の上面（図２（ｃ）において上側の面）から仮想平面Ｓ１と垂直な方向に延びるとともに、磁性材料層２２の内部を仮想平面Ｓ１と垂直な方向に貫通している。そして、第２垂直配線６２の上端面は、本体２０の上面２０ａから本体２０の外部に露出している。また、第２垂直配線６２は、第２接続部４２に電気的に接続されている。第３垂直配線６３は、第３インダクタ配線５０の第３接続部５２の上面（図２（ｃ）において上側の面）から仮想平面Ｓ１と垂直な方向に延びるとともに、磁性材料層２２の内部を仮想平面Ｓ１と垂直な方向に貫通している。そして、第３垂直配線６３の上端面は、本体２０の上面２０ａから本体２０の外部に露出している。また、第３垂直配線６３は、第３接続部５２に電気的に接続されている。

本実施形態では、第１垂直配線６１、第２垂直配線６２及び第３垂直配線６３は、横断面積が等しい。なお、垂直配線の横断面積は、電流が流れる方向に直交する断面の面積で定義される。従って、本実施形態では、第１乃至第３垂直配線６１～６３には、仮想平面Ｓ１と垂直な方向に電流が流れることから、第１乃至第３垂直配線６１～６３は、仮想平面Ｓ１と平行な方向の断面積が等しい。また、第１乃至第３垂直配線６１～６３は、仮想平面Ｓ１と垂直な方向の長さが等しい。

第１乃至第３インダクタ配線３０，４０，５０及び第１乃至第３垂直配線６１～６３には、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、アルミニウム（Ａｌ）、これらの金属を含む合金などの良導体を用いることができる。

第１乃至第３外部端子７１～７３は、本体２０の上面２０ａから外部に露出した第１乃至第３垂直配線６１～６３の端面を覆っている。第１外部端子７１は、本体２０の上面２０ａに設けられるとともに、同上面２０ａから露出した第１垂直配線６１の上端面を覆っている。第２外部端子７２は、本体２０の上面２０ａに設けられるとともに、同上面２０ａから露出した第２垂直配線６２の上端面を覆っている。第３外部端子７３は、本体２０の上面２０ａに設けられるとともに、同上面２０ａから露出した第３垂直配線６３の上端面を覆っている。

本実施形態のインダクタ部品１は、第１乃至第３垂直配線６１～６３に接続された第１乃至第３外部端子７１～７３を本体２０の上面２０ａ（本実施形態では、インダクタ部品１の上面に該当）のみに露出させた底面電極型のインダクタ部品である。そして、インダクタ部品１は、上面２０ａを回路基板に対向させた状態で第１乃至第３外部端子７１～７３がはんだによって回路基板に接続されることにより同回路基板に実装される。

第１乃至第３外部端子７１～７３の材料としては、耐はんだ性やはんだ濡れ性の高い材料を用いることができる。例えば、Ｎｉ、Ｃｕ、錫（Ｓｎ）、Ａｕ等の金属、又はこれらの金属を含む合金などを用いることができる。また、第１乃至第３外部端子７１～７３は、複数の層により形成することもできる。例えば、Ｃｕめっき、Ｎｉめっき、Ｓｎめっきの順に積層した構成を用いることもできる。なお、第１乃至第３外部端子７１～７３は省略してもよい。その場合、本体２０の外部に露出した第１乃至第３垂直配線６１～６３の端面を、第１乃至第３外部端子７１～７３の代わりとすることができる。これは、インダクタ部品１を表面実装型として用いるのではなく、回路基板に埋め込む基板埋込型として用いる場合に好適である。

なお、本実施形態のインダクタ部品１において、本体２０の上面２０ａ及び下面２０ｄに絶縁性の被覆膜を設けてもよい。この被覆膜は、本体２０の外表面における絶縁性を確保しつつ、第１乃至第３垂直配線６１～６３の端面を露出させるとともに、第１乃至第３外部端子７１～７３を外部に露出させる。また、被覆膜は、第１乃至第３外部端子７１～７３を形成する範囲を規定する役割を有していてもよい。

次に、上述のインダクタ部品１の製造方法の概略を説明する。
まず、マザー積層体を形成する。マザー積層体とは、複数の本体２０となる部分が行列状に繋がった状態の未焼成体である。具体的には、まず、例えばポリエチレンテレフタレート（ＰＥＴ）のフィルム上に、フェライト粉末を樹脂に分散させたペーストをドクターブレード法により塗布してシート化させてなるグリーンシートを複数枚用意する。

次に、上記グリーンシートの１つについて、主面上において、第１乃至第３インダクタ配線３０，４０，５０を形成すべき部分に導電性材料を含む導電ペーストをスクリーン印刷により塗布する。なお、この導電性材料は、上記した第１乃至第３インダクタ配線３０，４０，５０及び第１乃至第３垂直配線６１～６３に用いる導電性材料である。

次に、別のグリーンシートについて、第１乃至第３垂直配線６１～６３を形成すべき部分にレーザ等で貫通孔を形成し、当該貫通孔内に上記導電ペーストが充填されるように、導電ペーストを塗布する。この２つのグリーンシートを含む複数のグリーンシートを所定枚数積層した後、圧着することにより、マザー積層体が形成される。

次に、マザー積層体をダイシングやギロチン等で切断し、本体２０となる未焼成体に個片化する。更に、個片化した未焼成体を焼成炉等で焼成することで、第１乃至第３インダクタ配線３０，４０，５０及び第１乃至第３垂直配線６１～６３を内部に有する本体２０が形成される。なお、本体２０の上面２０ａ及び下面２０ｄに絶縁性の被覆膜を形成する場合は、この本体２０に例えば樹脂材料を塗布する。因みに、被覆膜をガラスやアルミナなどの焼成体とする場合は、個片化前に、ガラス粉末やアルミナ粉末を含む絶縁ペーストをシート化させたものをマザー積層体の上下面に積層して圧着してもよい。

次に、本体２０の上面２０ａに、めっき、スパッタリング、蒸着、塗布等の方法により、第１乃至第３外部端子７１～７３を形成することで、インダクタ部品１が完成する。なお、上述の製造方法はあくまで一例であって、これに限られない。例えば、上述のシート積層工法に代えて、印刷積層工法を用いてもよいし、導電ペーストの塗布ではなく、めっきやスパッタリングなどにより第１乃至第３インダクタ配線３０，４０，５０及び第１乃至第３垂直配線６１～６３に用いる導電性材料を形成したりパターニングしたりしてもよい。

本実施形態の作用効果について説明する。
（１－１）インダクタ部品１は、本体２０と、本体２０の内部に位置し、仮想平面Ｓ１上を延びる第１インダクタ配線３０と、本体２０の内部に位置し、仮想平面Ｓ１と平行に延びる第２インダクタ配線４０とを備えている。また、インダクタ部品１は、本体２０の内部で第１インダクタ配線３０と第２インダクタ配線４０との間に位置し、仮想平面Ｓ１と平行に延びる第３インダクタ配線５０を備えている。また、インダクタ部品１は、第１乃至第３インダクタ配線３０，４０，５０の各々から本体２０の表面まで本体２０の内部を仮想平面Ｓ１と垂直な方向に貫通する第１乃至第３垂直配線６１～６３を備えている。そして、第３インダクタ配線５０は、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５である。

上記構成によれば、第１乃至第３インダクタ配線３０，４０，５０に同様に電流が流れた場合であっても、特に熱がこもりやすい第３インダクタ配線５０は、第１及び第２インダクタ配線３０，４０に比べて発熱し難い。よって、第１及び第２インダクタ配線３０，４０付近に比べて第３インダクタ配線５０付近で局所的に高温になることが抑制され、その結果、熱による信頼性の低下を抑制できる。

本実施形態では、並設方向Ｆ１の両端に位置する第１及び第２インダクタ配線３０，４０は、並設方向Ｆ１の片側にのみ隣り合う第３インダクタ配線５０がある。そして、両端の第１及び第２インダクタ配線３０，４０の間に位置する第３インダクタ配線５０は、第１及び第２インダクタ配線３０，４０よりも直流電気抵抗が小さい。そのため、低抵抗インダクタ配線５５である第３インダクタ配線５０の両側に隣り合うインダクタ配線（本実施形態では第１及び第２インダクタ配線３０，４０）があっても、第３インダクタ配線５０の発熱が抑制されるために第３インダクタ配線５０の周囲に熱がこもることが抑制され、第３インダクタ配線５０の温度上昇が抑制される。

また、第１及び第２インダクタ配線３０，４０と第３インダクタ配線５０との温度差が大きくなることが抑制される、即ち第１及び第２インダクタ配線３０，４０に比べて第３インダクタ配線５０が高温になることが抑制される。そのため、第３インダクタ配線５０に接続された第３垂直配線６３と、インダクタ部品１が搭載される回路基板との接続部分において、エレクトロマイグレーションが発生することを抑制できる。

これらのことから、整列された第１乃至第３インダクタ配線３０，４０，５０を有する底面電極型のインダクタ部品１において、熱による信頼性の低下を抑制できる。
（１－２）低抵抗インダクタ配線５５の少なくとも一部は、第１インダクタ配線３０及び第２インダクタ配線４０よりも断面積が大きい。このようにすることで、低抵抗インダクタ配線５５の直流電気抵抗を第１及び第２インダクタ配線３０，４０の直流電気抵抗よりも小さくすることを容易にできる。

（１－３）低抵抗インダクタ配線５５の少なくとも一部は、第１インダクタ配線３０及び第２インダクタ配線４０よりも配線幅が太い。このようにすることで、低抵抗インダクタ配線５５の配線厚さを厚くすることにより低抵抗インダクタ配線５５の断面積を大きくする場合に比べて、低抵抗インダクタ配線５５の直流電気抵抗を第１及び第２インダクタ配線３０，４０の直流電気抵抗よりも小さくすることをより容易にできる。

（１－４）第１インダクタ配線３０は、第１配線部３１と、第１配線部３１の両端に設けられ第１垂直配線６１が接続された第１接続部３２とを含む。第２インダクタ配線４０は、第２配線部４１と、第２配線部４１の両端に設けられ第２垂直配線６２が接続された第２接続部４２とを含む。低抵抗インダクタ配線５５である第３インダクタ配線５０は、低抵抗配線部である第３配線部５１と、第３配線部５１の両端に設けられ第３垂直配線６３が接続された低抵抗接続部である第３接続部５２とを含む。第１乃至第３インダクタ配線３０，４０、５０の並設方向Ｆ１における本体２０の両端面のうち、第１インダクタ配線３０側の端面を第１端面２０ｂ、第２インダクタ配線４０側の端面を第２端面２０ｃとする。このとき、第１端面２０ｂと第１配線部３１との間の距離Ｗ４１は、第１インダクタ配線３０の隣の低抵抗インダクタ配線５５の第３配線部５１と第１配線部３１との間の距離Ｗ４２よりも短い。第２端面２０ｃと第２配線部４１との間の距離Ｗ４３は、第２インダクタ配線４０の隣の低抵抗インダクタ配線５５の第３配線部５１と第２配線部４１との間の距離Ｗ４４よりも短い。

ここで、第１インダクタ配線３０と第２インダクタ配線４０との間に、第１及び第２配線部３１，４１と配線幅が等しい第３配線部を有する第３インダクタ配線が位置する場合を考える。第１インダクタ配線３０と、第２インダクタ配線４０と、第３インダクタ配線とは、並設方向Ｆ１に等間隔に並んでいるものとする。第３インダクタ配線よりなるインダクタは、第３インダクタ配線の並設方向Ｆ１の両側では、本体２０における第１配線部３１と第３配線部との間の部分と、本体２０における第２配線部４１と第３配線部との間の部分とが磁路となる。これに対し、第１インダクタ配線３０よりなるインダクタは、並設方向Ｆ１の一方側では、本体２０における第１端面２０ｂと第１配線部３１との間の部分が磁路となる。また、第１インダクタ配線３０よりなるインダクタは、並設方向Ｆ１の他方側では、第１インダクタ配線３０と隣り合う第３インダクタ配線の第３配線部と第１配線部３１との間の本体２０の部分が磁路となる。そして、第１端面２０ｂと第１配線部３１との間の距離Ｗ４１は、第１インダクタ配線３０の隣の第３インダクタ配線の第３配線部と第１配線部３１との間の距離よりも短い。そのため、第１インダクタ配線３０よりなるインダクタは、第３インダクタ配線よりなるインダクタよりもインダクタンスが低くなる。同様に、第２インダクタ配線４０よりなるインダクタは、並設方向Ｆ１の一方側では、第２インダクタ配線４０と隣り合う第３インダクタ配線の第３配線部と第２配線部４１との間の本体２０の部分が磁路となる。また、第２インダクタ配線４０よりなるインダクタは、並設方向Ｆ１の他方側では、本体２０における第２端面２０ｃと第２配線部４１との間の部分が磁路となる。そして、第２端面２０ｃと第２配線部４１との間の距離Ｗ４３は、第２インダクタ配線４０の隣の第３インダクタ配線の第３配線部と第２配線部４１との間の距離よりも短い。そのため、第２インダクタ配線４０よりなるインダクタは、第３インダクタ配線よりなるインダクタよりもインダクタンスが低くなる。このように、第１インダクタ配線３０、第２インダクタ配線４０及び第３インダクタ配線よりなる３つのインダクタにおいて、インダクタンスにばらつきが生じる。

本実施形態では、第３インダクタ配線５０の第３配線部５１の配線幅Ｗ３１を太くすることにより、本体２０においてその分だけ距離Ｗ４２，Ｗ４４が短くなるため、第３インダクタ配線５０よりなるインダクタのインダクタンスが低下される。その結果、第１端面２０ｂと第１配線部３１との間の距離Ｗ４１が、第３配線部５１と第１配線部３１との間の距離Ｗ４２よりも短くとも、第１インダクタ配線３０よりなるインダクタと第３インダクタ配線５０よりなるインダクタとのインダクタンスのばらつきを低減できる。同様に、第２端面２０ｃと第２配線部４１との間の距離Ｗ４３が、第３配線部５１と第２配線部４１との間の距離Ｗ４４よりも短くとも、第２インダクタ配線４０よりなるインダクタと第３インダクタ配線５０よりなるインダクタとのインダクタンスのばらつきを低減できる。

（１－５）本体２０は、焼結体である。本体２０、即ち本体２０を構成する磁性材料層２１，２２が焼結体であることにより、インダクタ配線３０，４０，５０を高品質且つ低コストで形成できる。

＜第２実施形態＞
以下、インダクタ部品の第２実施形態を説明する。
なお、本実施形態において、上記実施形態と同じ構成部材又は上記実施形態と対応する構成部材については、同じ符号を付してその説明の一部又は全てを省略することがある。

図３（ａ）及び図３（ｂ）に示すインダクタ部品１Ａは、上記第１実施形態のインダクタ部品１において、本体２０の内部で第２インダクタ配線４０と第３インダクタ配線５０との間に位置し、仮想平面Ｓ１と平行に延びる第４インダクタ配線５０Ａを更に備えた構成である。第４インダクタ配線５０Ａは、低抵抗インダクタ配線５５である。即ち、本実施形態のインダクタ部品１Ａは、上記第１実施形態のインダクタ部品１とは低抵抗インダクタ配線５５の数が異なる。インダクタ部品１Ａは、第１インダクタ配線３０と第２インダクタ配線４０との間に、２つの低抵抗インダクタ配線５５を有する。

第２インダクタ配線４０と第３インダクタ配線５０との間に位置する第４インダクタ配線５０Ａは、第１乃至第３インダクタ配線３０，４０，５０と同様に磁性材料層２１の主面２１ａ上で、主面２１ａと平行に延びている。このため、第１乃至第４インダクタ配線３０，４０，５０，５０Ａは、同一仮想平面Ｓ１上に位置する。また、第１乃至第４インダクタ配線３０，４０，５０，５０Ａは、仮想平面Ｓ１と平行な一方向に沿って等間隔に整列されている。

第４インダクタ配線５０Ａは、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５である。第４インダクタ配線５０Ａは、第４配線部５１Ａと、第４配線部５１Ａの両端に設けられた第４接続部５２Ａとを含む。なお、第４インダクタ配線５０Ａは低抵抗インダクタ配線５５であるため、第４配線部５１Ａは低抵抗配線部の一例に該当するとともに、第４接続部５２Ａは低抵抗接続部の一例に該当する。

第４配線部５１Ａは、並設方向Ｆ１と直交し且つ仮想平面Ｓ１と平行な方向に沿って直線状に延びる帯状をなしている。第４配線部５１Ａは、第１配線部３１及び第２配線部４１と平行に延びている。第４配線部５１Ａは、配線幅Ｗ３１Ａ及び厚さが一定に形成されている。また、第４配線部５１Ａは、線路長及び厚さが第１配線部３１及び第２配線部４１と等しい。本実施形態の第４配線部５１Ａは、第３配線部５１と同じ形状をなしている。即ち、第４配線部５１Ａの配線幅Ｗ３１Ａは、第３配線部５１の配線幅Ｗ３１と等しい。更に、第４配線部５１Ａは、線路長及び厚さが第３配線部５１と等しい。そして、第４配線部５１Ａは、仮想平面Ｓ１と垂直な方向から見た形状（即ち図３（ａ）に図示した状態）が第３配線部５１と同じ帯状をなしている。

第４接続部５２Ａは、第４配線部５１Ａと一体に形成されている。本実施形態では、各第４接続部５２Ａは、仮想平面Ｓ１と垂直な方向から見た形状（即ち図３（ａ）に図示した状態）が第１乃至第３接続部３２，４２，５２と同じ略正方形の四角形状をなす。そして、第４接続部５２Ａは、第１乃至第３接続部３２，４２，５２と同じ大きさであるとともに、第１乃至第３接続部３２，４２，５２と厚さが等しい。また、第４接続部５２Ａの配線幅Ｗ３２Ａ（第４配線部５１Ａの配線幅方向と同方向の幅）は、第４配線部５１Ａの配線幅Ｗ３１Ａよりも太い。即ち、第４配線部５１Ａと第４接続部５２Ａとの境界は、配線幅が変化する箇所である。また、並設方向Ｆ１における第４接続部５２Ａの配線幅方向の中央位置は、並設方向Ｆ１における第４配線部５１Ａの配線幅方向の中央位置と一致している。即ち、第４配線部５１Ａは、一方の第４接続部５２Ａの配線幅方向の中央部から他方の第４接続部５２Ａの配線幅方向の中央部まで延びている。

低抵抗インダクタ配線５５である第４インダクタ配線５０Ａの少なくとも一部は、第１インダクタ配線３０及び第２インダクタ配線４０よりも断面積が大きい。本実施形態では、第４インダクタ配線５０Ａの少なくとも一部は、第１インダクタ配線３０及び第２インダクタ配線４０よりも配線幅が太いことにより、第１インダクタ配線３０及び第２インダクタ配線４０よりも断面積が大きく形成されている。具体的には、第４配線部５１Ａは、第１配線部３１及び第２配線部４１よりも配線幅が太い。このため、第４配線部５１Ａの断面積（電流の流れる方向と垂直な断面の面積）は、第１配線部３１の断面積及び第２配線部４１の断面積よりも大きい。このように、第４インダクタ配線５０Ａは、第４配線部５１Ａの配線幅Ｗ３１Ａが第１及び第２配線部３１，４１の配線幅Ｗ１１，Ｗ２１よりも太いことにより、即ち、第４配線部５１Ａの断面積が第１及び第２配線部３１，４１の断面積よりも大きいことにより、第１及び第２インダクタ配線３０，４０よりも直流電気抵抗が小さくなっている。なお、第４配線部５１Ａの配線幅Ｗ３１Ａは、第１配線部３１の配線幅Ｗ１１及び第２配線部４１の配線幅Ｗ２１よりも太いのであれば、第３配線部５１の配線幅Ｗ３１と異なっていてもよい。

インダクタ部品１Ａにおいては、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５ほど直流電気抵抗が小さい。本実施形態では、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い第３及び第４インダクタ配線５０，５０Ａほど、低抵抗配線部、即ち第３及び第４配線部５１，５１Ａの断面積が大きくなるようにしている。これにより、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５ほど直流電気抵抗が小さくなるようにしている。図３（ａ）には、第１インダクタ配線３０と第２インダクタ配線４０との中間位置を通り仮想平面Ｓ１と平行に延びる中心線Ｌ１を一点鎖線にて図示している。第３インダクタ配線５０と第４インダクタ配線５０Ａとは、並設方向Ｆ１における中心線Ｌ１からの距離が等しいため、第３配線部５１の配線幅Ｗ３１及び厚さと第４配線部５１Ａの配線幅Ｗ３１Ａ及び厚さとを等しくしている。即ち、第３配線部５１と第４配線部５１Ａとは断面積が等しい。

第１乃至第４インダクタ配線３０，４０，５０，５０Ａの一方の第１乃至第４接続部３２，４２，５２，５２Ａ（図３（ａ）において上側の接続部）は、並設方向Ｆ１と垂直な方向であって仮想平面Ｓ１と平行な方向の位置が等しい。従って、第１乃至第４インダクタ配線３０，４０，５０，５０Ａの一方の第１乃至第４接続部３２，４２，５２，５２Ａは、並設方向Ｆ１に沿って整列されている。また、当該第１乃至第４接続部３２，４２，５２，５２Ａは、並設方向Ｆ１に沿って等間隔に並んでいる。同様に、第１乃至第４インダクタ配線３０，４０，５０，５０Ａの他方の第１乃至第４接続部３２，４２，５２，５２Ａ（図３（ａ）において下側の接続部）は、並設方向Ｆ１と垂直な方向であって仮想平面Ｓ１と平行な方向の位置が等しい。従って、第１乃至第４インダクタ配線３０，４０，５０，５０Ａの他方の第１乃至第４接続部３２，４２，５２，５２Ａは、並設方向Ｆ１に沿って整列されている。また、当該第１乃至第４接続部３２，４２，５２，５２Ａは、並設方向Ｆ１に沿って等間隔に並んでいる。

第１配線部３１と第１端面２０ｂとの間の距離Ｗ４１は、第１インダクタ配線３０の隣の第３インダクタ配線５０（低抵抗インダクタ配線５５）の第３配線部５１と第１配線部３１との間の距離Ｗ４２よりも短い。また、第２配線部４１と第２端面２０ｃとの間の距離Ｗ４３は、第２インダクタ配線４０の隣の第４インダクタ配線５０Ａ（低抵抗インダクタ配線５５）の第４配線部５１Ａと第２配線部４１との間の距離Ｗ４４よりも短い。また、本実施形態では、第１配線部３１と第３配線部５１との間の距離Ｗ４２と、第２配線部４１と第４配線部５１Ａとの間の距離Ｗ４４とは等しい。

また、第３配線部５１と第４配線部５１Ａとの間の距離Ｗ４５は、第１配線部３１と第３配線部５１との間の距離Ｗ４２、及び第２配線部４１と第４配線部５１Ａとの間の距離Ｗ４４よりも短い。具体的には、第３配線部５１と第４配線部５１Ａとの間の距離Ｗ４５は、第３配線部５１の配線幅Ｗ３１もしくは第４配線部５１Ａの配線幅Ｗ３１Ａと、第１配線部３１の配線幅Ｗ１１もしくは第２配線部４１の配線幅Ｗ２１との差の２分の１だけ、距離Ｗ４２及び距離Ｗ４４よりも短い。なお、本体２０において、距離Ｗ４１～Ｗ４５は、必ずしも上述した関係でなくてもよい。

第４インダクタ配線５０Ａの第４接続部５２Ａには、第４垂直配線６４が接続されている。第４垂直配線６４は、本体２０の内部に設けられている。第４垂直配線６４は、第４インダクタ配線５０Ａから本体２０の表面まで本体２０の内部を仮想平面Ｓ１と垂直な方向に貫通している。具体的には、第４垂直配線６４は、第４接続部５２Ａの上面から仮想平面Ｓ１と垂直な方向に延びるとともに、磁性材料層２２の内部を仮想平面Ｓ１と垂直な方向に貫通している。そして、第４垂直配線６４の上端面は、本体２０の上面２０ａから本体２０の外部に露出している。また、第４垂直配線６４は、第４接続部５２Ａに電気的に接続されている。

本体２０の上面２０ａから外部に露出した第４垂直配線６４の上端面は、それぞれ第４外部端子７４にて覆われている。そして、本実施形態のインダクタ部品１Ａは、第１乃至第４垂直配線６１～６４に接続された第１乃至第４外部端子７１～７４を本体２０の上面２０ａ（本実施形態では、インダクタ部品１Ａの上面に該当）のみに露出させた底面電極型のインダクタ部品である。

本実施形態では、第４インダクタ配線５０Ａは、第３インダクタ配線５０と同じ材料よりなるとともに、第４垂直配線６４は、第３垂直配線６３と同じ材料よりなる。また、第４外部端子７４は、第３外部端子７３と同じ材料よりなる。

本実施形態のインダクタ部品１Ａは、上記第１実施形態のインダクタ部品１と同様の方法で製造される。
本実施形態の作用について説明する。

インダクタ部品１Ａにおいて、第３インダクタ配線５０の第３配線部５１の配線幅Ｗ３１及び第４インダクタ配線５０Ａの第４配線部５１Ａの配線幅Ｗ３１Ａを変化させた場合の、第１乃至第４インダクタ配線３０，４０，５０，５０Ａの各々よりなるインダクタのインダクタンスの変化をシミュレーションした。第１乃至第４インダクタ配線３０，４０，５０，５０Ａの材料はＣｕとし、第１乃至第４インダクタ配線３０，４０，５０，５０Ａの並設方向Ｆ１の間隔（配線幅方向の中央の間隔）を３００μｍ間隔とした。また、第１乃至第４インダクタ配線３０，４０，５０，５０Ａの厚さを５０μｍとした。また、第１インダクタ配線３０の第１配線部３１の配線幅Ｗ１１及び第２インダクタ配線４０の第２配線部４１の配線幅Ｗ２１は５０μｍとした。このシミュレーションの結果、配線幅Ｗ３１及び配線幅Ｗ３１Ａの各々を配線幅Ｗ１１に対して６．４％太くすると、第３インダクタ配線５０よりなるインダクタのインダクタンス及び第４インダクタ配線５０Ａよりなるインダクタのインダクタンスが第１インダクタ配線３０よりなるインダクタのインダクタンスとそれぞれ等しくなることがわかった。また、配線幅Ｗ３１及び配線幅Ｗ３１Ａの各々を配線幅Ｗ２１に対して６．４％太くすると、第３インダクタ配線５０よりなるインダクタのインダクタンス及び第４インダクタ配線５０Ａよりなるインダクタのインダクタンスが第２インダクタ配線４０よりなるインダクタのインダクタンスとそれぞれ等しくなることがわかった。

本実施形態によれば、上記第１実施形態と同様の効果に加えて、以下の効果を奏する。
（２－１）インダクタ部品１Ａは、本体２０の内部で第２インダクタ配線４０と第３インダクタ配線５０との間に位置し、仮想平面Ｓ１と平行に延びる第４インダクタ配線５０Ａを更に備えている。第４インダクタ配線５０Ａは、低抵抗インダクタ配線５５である。

一般的に、配線幅や線路長が同じように形成され、直流電気抵抗が同等である複数のインダクタ配線を備えたインダクタ部品の場合、同一仮想平面上に整列された複数のインダクタ配線は、各インダクタ配線に同様に電流が流されると、両端のインダクタ配線の中間位置に近いインダクタ配線ほど温度が高くなりやすい。そこで、本実施形態では、第１インダクタ配線３０と第２インダクタ配線４０との間に位置する第３インダクタ配線５０及び第４インダクタ配線５０Ａを、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５としている。このため、第１乃至第４インダクタ配線３０，４０，５０，５０Ａに同様に電流が流れた場合であっても、特に熱がこもりやすい第３及び第４インダクタ配線５０，５０Ａは、第１及び第２インダクタ配線３０，４０に比べて発熱し難い。よって、第１及び第２インダクタ配線３０，４０付近に比べて第３及び第４インダクタ配線５０，５０Ａ付近で局所的に高温になることが抑制される。

また、第１及び第２インダクタ配線３０，４０と第３及び第４インダクタ配線５０，５０Ａとの温度差が大きくなることが抑制される、即ち第１及び第２インダクタ配線３０，４０に比べて第３及び第４インダクタ配線５０，５０Ａが高温になることが抑制される。そのため、第３インダクタ配線５０に接続された第３垂直配線６３と、インダクタ部品１Ａが搭載される回路基板との接続部分だけでなく、第４インダクタ配線５０Ａに接続された第４垂直配線６４と、インダクタ部品１Ａが搭載される回路基板との接続部分においても、エレクトロマイグレーションが発生することを抑制できる。

これらのことから、整列された第１乃至第４インダクタ配線３０，４０，５０，５０Ａを有する底面電極型のインダクタ部品１Ａにおいて、熱による信頼性の低下を抑制できる。

（２－２）第１インダクタ配線３０は、第１配線部３１と、第１配線部３１の両端に設けられ第１垂直配線６１が接続された第１接続部３２とを含む。第２インダクタ配線４０は、第２配線部４１と、第２配線部４１の両端に設けられ第２垂直配線６２が接続された第２接続部４２とを含む。第１インダクタ配線３０と第２インダクタ配線４０との間に位置する低抵抗インダクタ配線５５である第３インダクタ配線５０は、第３配線部５１と、第３配線部５１の両端に設けられ第３垂直配線６３が接続された第３接続部５２とを含む。第１インダクタ配線３０と第２インダクタ配線４０との間に位置する低抵抗インダクタ配線５５である第４インダクタ配線５０Ａは、第４配線部５１Ａと、第４配線部５１Ａの両端に設けられ第４垂直配線６４が接続された第４接続部５２Ａとを含む。そして、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５ほど第３及び第４配線部５１，５１Ａの断面積が大きい。

この構成によれば、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５ほど第３及び第４配線部５１，５１Ａの断面積を大きくすることにより、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５ほど直流電気抵抗が小さい構成とすることができる。一般的に、配線幅や線路長が同じように形成され、直流電気抵抗が同等である複数のインダクタ配線を備えたインダクタ部品の場合、同一仮想平面上に整列された複数のインダクタ配線は、各インダクタ配線に同様に電流が流されると、両端のインダクタ配線の中間位置に近いインダクタ配線ほど温度が高くなりやすい。従って、このようにすることで、第１インダクタ配線３０と第２インダクタ配線４０との中間位置付近で局所的に高温になることを容易に抑制できる。その結果、熱による信頼性の低下を容易に抑制できる。

＜変更例＞
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。なお、各変更例において、上記実施形態と同じ構成部材又は上記実施形態と対応する構成部材については、同じ符号を付してその説明の一部又は全てを省略することがある。

・上記第２実施形態では、低抵抗インダクタ配線５５である第３インダクタ配線５０においては、並設方向Ｆ１における第３配線部５１の配線幅方向の中央位置は、並設方向Ｆ１における第３接続部５２の配線幅方向の中央位置と一致している。また、低抵抗インダクタ配線５５である第４インダクタ配線５０Ａにおいては、並設方向Ｆ１における第４配線部５１Ａの配線幅方向の中央位置は、並設方向Ｆ１における第４接続部５２Ａの配線幅方向の中央位置と一致している。しかしながら、第３インダクタ配線５０において、並設方向Ｆ１における第３配線部５１の配線幅方向の中央位置は、並設方向Ｆ１における第３接続部５２の配線幅方向の中央位置と必ずしも一致していなくてもよい。同様に、第４インダクタ配線５０Ａにおいて、並設方向Ｆ１における第４配線部５１Ａの配線幅方向の中央位置は、並設方向Ｆ１における第４接続部５２Ａの配線幅方向の中央位置と必ずしも一致していなくてもよい。

例えば、図４（ａ）及び図４（ｂ）に示すインダクタ部品１Ｂは、上記第２実施形態のインダクタ部品１Ａにおいて、第３インダクタ配線５０に代えて第３インダクタ配線５０Ｃを有するとともに、第４インダクタ配線５０Ａに代えて第４インダクタ配線５０Ｄを有する。第３及び第４インダクタ配線５０Ｃ，５０Ｄは、第１インダクタ配線３０及び第２インダクタ配線４０と同一仮想平面Ｓ１上に位置する。第１乃至第４インダクタ配線３０，４０，５０Ｃ，５０Ｄは、仮想平面Ｓ１と平行な一方向に沿って等間隔に整列されている。また、第３インダクタ配線５０Ｃは、第１インダクタ配線３０と第２インダクタ配線４０との間に位置するとともに、第４インダクタ配線５０Ｄは、第２インダクタ配線４０と第３インダクタ配線５０Ｃとの間に位置する。第１配線部３１と第２配線部４１とは配線幅が等しい。

第３及び第４インダクタ配線５０Ｃ，５０Ｄは、何れも第１及び第２インダクタ配線３０，４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５Ａである。第３及び第４インダクタ配線５０Ｃ，５０Ｄの厚さ（仮想平面Ｓ１と垂直な方向の厚さ）は、第１及び第２インダクタ配線３０，４０の厚さと等しい。第３インダクタ配線５０Ｃは、第３配線部５３と、第３配線部５３の両端に設けられた第３接続部５２とを含む。第４インダクタ配線５０Ｄは、第４配線部５３Ｄと、第４配線部５３Ｄの両端に設けられた第４接続部５２Ａとを含む。第３配線部５３及び第４配線部５３Ｄは、それぞれ低抵抗配線部の一例に該当するとともに、第３接続部５２及び第４接続部５２Ａは、それぞれ低抵抗接続部の一例に該当する。第１乃至第４配線部３１，４１，５３，５３Ｄの一端側に位置する第１乃至第４接続部３２，４２，５２，５２Ａは、並設方向Ｆ１に等間隔に並んでいる。また、第１乃至第４配線部３１，４１，５３，５３Ｄの他端側に位置する第１乃至第４接続部３２，４２，５２，５２Ａは、並設方向Ｆ１に等間隔に並んでいる。

第３配線部５３は、第１配線部３１及び第２配線部４１と配線幅が等しい基礎部５３ａと、基礎部５３ａの配線幅方向の片側に基礎部５３ａと一体に設けられた拡張部５３ｂとを備えている。図４（ａ）において、拡張部５３ｂは、第３配線部５３に図示した破線の内側の部分である。なお、第３配線部５３は、配線幅が一定であるとともに、基礎部５３ａ及び拡張部５３ｂも幅が一定である。第３インダクタ配線５０Ｃにおいて、並設方向Ｆ１における基礎部５３ａの配線幅方向の中央位置は、並設方向Ｆ１における第３接続部５２の配線幅方向の中央位置と一致している。

第４配線部５３Ｄは、第１配線部３１及び第２配線部４１と配線幅が等しい基礎部５３ｃと、基礎部５３ｃの配線幅方向の片側に基礎部５３ｃと一体に設けられた拡張部５３ｄとを備えている。図４（ａ）において、拡張部５３ｄは、第４配線部５３Ｄに図示した破線の内側の部分である。なお、第４配線部５３Ｄは、配線幅が一定であるとともに、基礎部５３ｃ及び拡張部５３ｄも幅が一定である。第４インダクタ配線５０Ｄにおいて、並設方向Ｆ１における基礎部５３ｃの配線幅方向の中央位置は、並設方向Ｆ１における第４接続部５２Ａの配線幅方向の中央位置と一致している。そして、第１配線部３１、第２配線部４１及び基礎部５３ａ，５３ｃは、並設方向Ｆ１に等間隔に位置している。

第３インダクタ配線５０Ｃにおいて、拡張部５３ｂは、基礎部５３ａの配線幅方向の両側のうち、第１インダクタ配線３０と第２インダクタ配線４０との中央位置を通り仮想平面Ｓ１と平行な中心線Ｌ１から遠い側に位置する。具体的には、図４（ａ）においては、中心線Ｌ１は、第３インダクタ配線５０Ｃの右側に位置している。そして、第３インダクタ配線５０Ｃにおいては、拡張部５３ｂは、基礎部５３ａの左側、即ち第３インダクタ配線５０Ｃの隣の第１インダクタ配線３０側に位置する。このため、第３インダクタ配線５０Ｃの第３配線部５３は、第３接続部５２よりも並設方向Ｆ１に第１配線部３１側に寄っている。即ち、第３配線部５３の配線幅方向の中央が、第３接続部５２の配線幅方向の中央よりも並設方向Ｆ１に第１配線部３１側に位置する。

第４インダクタ配線５０Ｄにおいて、拡張部５３ｄは、基礎部５３ｃの配線幅方向の両側のうち中心線Ｌ１から遠い側に位置する。具体的には、図４（ａ）においては、中心線Ｌ１は、第４インダクタ配線５０Ｄの左側に位置している。そして、第４インダクタ配線５０Ｄにおいては、拡張部５３ｄは、基礎部５３ｃの右側、即ち第４インダクタ配線５０Ｄの隣の第２インダクタ配線４０側に位置する。このため、第４インダクタ配線５０Ｄの第４配線部５３Ｄは、第４接続部５２Ａよりも並設方向Ｆ１に第２配線部４１側に寄っている。即ち、第４配線部５３Ｄの配線幅方向の中央が、第４接続部５２Ａの配線幅方向の中央よりも並設方向Ｆ１に第２配線部４１側に位置する。

第１配線部３１と第３配線部５３との間の距離Ｗ４６は、第３配線部５３と第４配線部５３Ｄとの間の距離Ｗ４７よりも拡張部５３ｂの幅の分だけ短い。また、第２配線部４１と第４配線部５３Ｄとの間の距離Ｗ４８は、第３配線部５３と第４配線部５３Ｄとの間の距離Ｗ４７よりも拡張部５３ｄの幅の分だけ短い。また、第１配線部３１と第３配線部５３との間の距離Ｗ４６は、第２配線部４１と第４配線部５３Ｄとの間の距離Ｗ４８と等しい。

上記構成によれば、第３インダクタ配線５０Ｃの第３配線部５３が、第３接続部５２よりも第１配線部３１側に寄ることにより、本体２０における第１配線部３１と第３配線部５３との間の部分の並設方向Ｆ１の幅が狭められている。即ち、第１インダクタ配線３０と隣り合う第３インダクタ配線５０Ｃの第３配線部５３と第１配線部３１との間の磁路を狭めるように第３配線部５３の配線幅が太くされている。従って、第１インダクタ配線３０よりなるインダクタのインダクタンスが抑制されることになる。

同様に、第４インダクタ配線５０Ｄの第４配線部５３Ｄが、第４接続部５２Ａよりも第２配線部４１側に寄ることにより、本体２０における第２配線部４１と第４配線部５３Ｄとの間の部分の並設方向Ｆ１の幅が狭められている。即ち、第２インダクタ配線４０と隣り合う第４インダクタ配線５０Ｄの第４配線部５３Ｄと第２配線部４１との間の磁路を狭めるように第４配線部５３Ｄの配線幅が太くされている。従って、第２インダクタ配線４０よりなるインダクタのインダクタンスが抑制されることになる。

一般的に、第１インダクタ配線３０と第２インダクタ配線４０との間に２つのインダクタ配線が配置された場合には、第１インダクタ配線３０と第２インダクタ配線４０との間に配置されるインダクタ配線が１つの場合に比べて、第１インダクタ配線３０と第２インダクタ配線４０との中央寄りの部分に熱がこもりやすくなる。そのため、各インダクタ配線に同様に電流が流れた場合であっても、インダクタ部品における第１インダクタ配線３０と第２インダクタ配線４０との中央寄りの部分でより発熱しやすくなる。

そこで、インダクタ部品１Ｂでは、第１インダクタ配線３０と第２インダクタ配線４０との間に配置された第３インダクタ配線５０Ｃの第３配線部５３及び第４インダクタ配線５０Ｄの第４配線部５３Ｄの配線幅を、第１配線部３１及び第２配線部４１の配線幅よりも太くしている。これにより、第１乃至第４インダクタ配線３０，４０，５０Ｃ，５０Ｄに同様に電流が流れた場合であっても、第３及び第４インダクタ配線５０Ｃ，５０Ｄの発熱が抑制される。第３配線部５３及び第４配線部５３Ｄの配線幅を第１配線部３１及び第２配線部４１の配線幅よりも太くするにあたっては、例えば、単純に各基礎部５３ａ，５３ｃの配線幅方向の両側に等しく拡張部を設けることにより第３配線部５３及び第４配線部５３Ｄの配線幅を太くすることが考えられる。このようにすると、第１及び第２インダクタ配線３０，４０の各々よりなるインダクタのインダクタンスが、第３及び第４インダクタ配線５０Ｃ，５０Ｄの各々よりなるインダクタのインダクタンスより低下する。これに対し、インダクタ部品１Ｂでは、第１配線部３１と第２配線部４１との中間位置から並設方向Ｆ１に沿ってインダクタ部品１Ｂの外側に向かう方向に第３配線部５３及び第４配線部５３Ｄの配線幅を太くしている。このようにすると、第３及び第４インダクタ配線５０Ｃ，５０Ｄの各々よりなるインダクタのインダクタンスの低下は抑制しつつ、第１及び第２インダクタ配線３０，４０の各々よりなるインダクタのインダクタンスを下げることができる。従って、インダクタ部品１Ｂ全体として、第１乃至第４インダクタ配線３０，４０，５０Ｃ，５０Ｄの各々よりなるインダクタのインダクタンスが揃う方向に調整できる。

なお、第３インダクタ配線５０Ｃの第３配線部５３は、必ずしも第３接続部５２よりも第１配線部３１側に寄っていなくてもよい。
また例えば、図５（ａ）及び図５（ｂ）に示すインダクタ部品１Ｃは、上記第２実施形態のインダクタ部品１Ａにおいて、第３インダクタ配線５０に代えて第３インダクタ配線５０Ｅを有するとともに、第４インダクタ配線５０Ａに代えて第４インダクタ配線５０Ｆを有する。第３及び第４インダクタ配線５０Ｅ，５０Ｆは、第１インダクタ配線３０及び第２インダクタ配線４０と同一仮想平面Ｓ１上に位置する。第１乃至第４インダクタ配線３０，４０，５０Ｅ，５０Ｆは、仮想平面Ｓ１と平行な一方向に沿って等間隔に整列されている。また、第３インダクタ配線５０Ｅは、第１インダクタ配線３０と第２インダクタ配線４０との間に位置するとともに、第４インダクタ配線５０Ｆは、第２インダクタ配線４０と第３インダクタ配線５０Ｅとの間に位置する。第１配線部３１と第２配線部４１とは配線幅が等しい。

第３及び第４インダクタ配線５０Ｅ，５０Ｆは、何れも第１及び第２インダクタ配線３０，４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５Ｂである。第３及び第４インダクタ配線５０Ｅ，５０Ｆの厚さ（仮想平面Ｓ１と垂直な方向の厚さ）は、第１及び第２インダクタ配線３０，４０の厚さと等しい。第３インダクタ配線５０Ｅは、第３配線部５４と、第３配線部５４の両端に設けられた第３接続部５２とを含む。第４インダクタ配線５０Ｆは、第４配線部５４Ｆと、第４配線部５４Ｆの両端に設けられた第４接続部５２Ａとを含む。第３配線部５４及び第４配線部５４Ｆは、それぞれ低抵抗配線部の一例に該当するとともに、第３接続部５２及び第４接続部５２Ａは、それぞれ低抵抗接続部の一例に該当する。

第１乃至第４配線部３１，４１，５４，５４Ｆの一端側に位置する第１乃至第４接続部３２，４２，５２，５２Ａは、並設方向Ｆ１に等間隔に並んでいる。また、第１乃至第４配線部３１，４１，５４，５４Ｆの他端側に位置する第１乃至第４接続部３２，４２，５２，５２Ａは、並設方向Ｆ１に等間隔に並んでいる。

第３配線部５４は、第１配線部３１及び第２配線部４１と配線幅が等しい基礎部５４ａと、基礎部５４ａの配線幅方向の片側に基礎部５４ａと一体に設けられた拡張部５４ｂとを備えている。図５（ａ）において、拡張部５４ｂは、第３配線部５４に図示した破線の内側の部分である。なお、第３配線部５４は、配線幅が一定であるとともに、基礎部５４ａ及び拡張部５４ｂも幅が一定である。第３インダクタ配線５０Ｅにおいて、並設方向Ｆ１における基礎部５４ａの配線幅方向の中央位置は、並設方向Ｆ１における第３接続部５２の配線幅方向の中央位置と一致している。

第４配線部５４Ｆは、第１配線部３１及び第２配線部４１と配線幅が等しい基礎部５４ｃと、基礎部５４ｃの配線幅方向の片側に基礎部５４ｃと一体に設けられた拡張部５４ｄとを備えている。図５（ａ）において、拡張部５４ｄは、第４配線部５４Ｆに図示した破線の内側の部分である。なお、第４配線部５４Ｆは、配線幅が一定であるとともに、基礎部５４ｃ及び拡張部５４ｄも幅が一定である。第４インダクタ配線５０Ｆにおいて、並設方向Ｆ１における基礎部５４ｃの配線幅方向の中央位置は、並設方向Ｆ１における第４接続部５２Ａの配線幅方向の中央位置と一致している。そして、第１配線部３１、第２配線部４１及び基礎部５４ａ，５４ｃは、並設方向Ｆ１に等間隔に位置している。

第３インダクタ配線５０Ｅにおいて、拡張部５４ｂは、基礎部５４ａの配線幅方向の両側のうち、第１インダクタ配線３０と第２インダクタ配線４０との間の中心線Ｌ１に近い側に位置する。具体的には、図５（ａ）においては、中心線Ｌ１は、第３インダクタ配線５０Ｅの右側に位置している。そして、第３インダクタ配線５０Ｅにおいては、拡張部５４ｂは、基礎部５４ａの右側、即ち中心線Ｌ１に近い側であって第３インダクタ配線５０Ｅの隣の第１インダクタ配線３０から遠い側に位置する。これにより、第３インダクタ配線５０Ｅの第３配線部５４は、並設方向Ｆ１に第３接続部５２よりも第１配線部３１と第２配線部４１との中間位置側に寄っている。即ち、第３配線部５３の配線幅方向の中央が、第３接続部５２の配線幅方向の中央よりも並設方向Ｆ１に第１配線部３１と第２配線部４１との中間位置側に位置する。

第４インダクタ配線５０Ｆにおいて、拡張部５４ｄは、基礎部５４ｃの配線幅方向の両側のうち中心線Ｌ１に近い側に位置する。具体的には、図５（ａ）においては、中心線Ｌ１は、第４インダクタ配線５０Ｆの左側に位置している。そして、第４インダクタ配線５０Ｆにおいては、拡張部５４ｄは、基礎部５４ｃの左側、即ち中心線Ｌ１に近い側であって第４インダクタ配線５０Ｆの隣の第２インダクタ配線４０から遠い側に位置する。これにより、第４インダクタ配線５０Ｆの第４配線部５４Ｆは、並設方向Ｆ１に第４接続部５２Ａよりも第１配線部３１と第２配線部４１との中間位置側に寄っている。即ち、第４配線部５４Ｆの配線幅方向の中央が、第４接続部５２Ａの配線幅方向の中央よりも並設方向Ｆ１に第１配線部３１と第２配線部４１との中間位置側に位置する。

第３配線部５４と第４配線部５４Ｆとの間の距離Ｗ５１は、第１配線部３１と第３配線部５４との間の距離Ｗ５２よりも拡張部５４ｂの幅及び拡張部５４ｄの幅の分だけ短い。言い換えると、第１配線部３１と第３配線部５４との間の距離Ｗ５２は、第３配線部５４と第４配線部５４Ｆとの間の距離Ｗ５１よりも拡張部５４ｂの幅及び拡張部５４ｄの幅の分だけ長い。また、第１配線部３１と第３配線部５４との間の距離Ｗ５２は、第２配線部４１と第４配線部５４Ｆとの間の距離Ｗ５３と等しい。

上記構成によれば、第１インダクタ配線３０の隣の第３インダクタ配線５０Ｅは、第１配線部３１と第３配線部５４との間の距離Ｗ５２を相対的に広げるように配線幅が拡張されている。即ち、第１インダクタ配線３０の隣の第３インダクタ配線５０Ｅの第３配線部５４と第１配線部３１との間の磁路を相対的に広くするように第３配線部５４の幅が太くされている。従って、第１インダクタ配線３０よりなるインダクタのインダクタンスが相対的に増大されることになる。

同様に、第２インダクタ配線４０の隣の第４インダクタ配線５０Ｆは、第２配線部４１と第４配線部５４Ｆとの間の距離Ｗ５３を相対的に広げるように配線幅が拡張されている。即ち、第２インダクタ配線４０の隣の第４インダクタ配線５０Ｆの第４配線部５４Ｆと第２配線部４１との間の磁路を相対的に広くするように第４配線部５４Ｆの幅が太くされている。従って、第２インダクタ配線４０よりなるインダクタのインダクタンスが相対的に増大されることになる。

第３及び第４配線部５４，５４Ｆの配線幅を第１及び第２配線部３１，４１の配線幅より太くすることにより、第３及び第４インダクタ配線５０Ｅ，５０Ｆの直流電気抵抗を第１及び第２インダクタ配線３０，４０の直流電気抵抗よりも小さくする。この場合において、並設方向Ｆ１の両端に位置する第１及び第２インダクタ配線３０，４０の各々よりなるインダクタのインダクタンスが、第１及び第２インダクタ配線３０，４０の間に位置する第３及び第４インダクタ配線５０Ｅ，５０Ｆの各々よりなるインダクタのインダクタンスよりも小さくなる可能性がある場合がある。この場合に、上記のようにすることにより、各インダクタのインダクタンスのばらつきを抑制することが可能である。即ち、インダクタ部品１Ｃ全体として、第１乃至第４インダクタ配線３０，４０，５０Ｅ，５０Ｆの各々よりなるインダクタのインダクタンスが揃う方向に調整可能である。

・上記第１実施形態では、第３インダクタ配線５０は、第３配線部５１の配線幅Ｗ３１が、第１配線部３１の配線幅Ｗ１１及び第２配線部４１の配線幅Ｗ２１よりも太いことにより、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５になっている。しかしながら、第３インダクタ配線５０の直流電気抵抗を、第１インダクタ配線３０及び第２インダクタ配線４０の直流電気抵抗よりも小さくする方法はこれに限らない。

例えば、第３配線部５１の一部の配線幅を、第１配線部３１及び第２配線部４１よりも太くすることにより、第３インダクタ配線５０の直流電気抵抗を第１インダクタ配線３０及び第２インダクタ配線４０の直流電気抵抗より小さくしてもよい。但し、この場合、第３配線部５１において第１配線部３１及び第２配線部４１よりも配線幅が太くされる部分の配線幅は、第３接続部５２の配線幅Ｗ３２以下の範囲内の値とする。

図６に示すインダクタ部品１Ｄでは、低抵抗インダクタ配線５５Ｃである第３インダクタ配線５０Ｇの第３配線部５６は、長手方向の中央部に配線幅が部分的に太くなった幅広部５６ａを有する。図６に示す例では、第３配線部５６における幅広部５６ａ以外の部分の配線幅は、第１及び第２配線部３１，４１の配線幅Ｗ１１，Ｗ１２と等しいが、第３接続部５２の配線幅Ｗ３２よりも細いのであれば、第１及び第２配線部３１，４１の配線幅Ｗ１１，Ｗ１２より太くしてもよい。

このようにすると、特に熱がこもりやすい第３インダクタ配線５０Ｇの長手方向の中央部において、発熱を抑制できる。そして、熱による信頼性の低下を抑制できる。
また、図７に示すインダクタ部品１Ｅでは、低抵抗インダクタ配線５５Ｄである第３インダクタ配線５０Ｈの第３配線部５７は、配線幅が部分的に太くなった幅広部５７ａを両端部に有する。幅広部５７ａは、第３接続部５２と隣接するとともに、同第３接続部５２と連続して設けられている。なお、図７に示す例では、第３配線部５７における幅広部５７ａ以外の部分の配線幅は、第１及び第２配線部３１，４１の配線幅Ｗ１１，Ｗ１２と等しいが、第３接続部５２の配線幅Ｗ３２よりも細いのであれば、第１及び第２配線部３１，４１の配線幅Ｗ１１，Ｗ１２より太くしてもよい。

このようにすると、第３接続部５２付近で発熱を抑制できる。そのため、第３接続部５２に接続された第３垂直配線６３と、インダクタ部品１Ｅが搭載される回路基板との接続部分の温度が上昇することを抑制できる。従って、第３垂直配線６３と、インダクタ部品１Ｅが搭載される回路基板との接続部分においてエレクトロマイグレーションが発生することを抑制しやすい。そして、熱による信頼性の低下を抑制できる。

また例えば、第３接続部５２の配線幅Ｗ３２を、第１及び第２接続部３２，４２の配線幅Ｗ１２，Ｗ２２より太くしてもよい。
また例えば、第３インダクタ配線５０の少なくとも一部の厚さ（仮想平面Ｓ１と垂直な方向の厚さ）を、第１インダクタ配線３０及び第２インダクタ配線４０の厚さよりも厚くすることにより、第３インダクタ配線５０を、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５としてもよい。

図８（ａ）及び図８（ｂ）に示すインダクタ部品１Ｆは、上記第１実施形態のインダクタ部品１において第３インダクタ配線５０に代えて第３インダクタ配線５０Ｉを有する。第３インダクタ配線５０Ｉは、第１インダクタ配線３０及び第２インダクタ配線４０と同一仮想平面Ｓ１上に位置する。第１乃至第３インダクタ配線３０，４０，５０Ｉは、仮想平面Ｓ１と平行な一方向に沿って等間隔に整列されている。

第３インダクタ配線５０Ｉは、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５Ｅである。そして、第３インダクタ配線５０Ｉの少なくとも一部は、第１インダクタ配線３０及び第２インダクタ配線４０よりも仮想平面Ｓ１と垂直な方向の厚さが厚い。本例では、第３インダクタ配線５０Ｉは、厚さＴ３が一定に形成されるとともに、第３インダクタ配線５０Ｉの厚さＴ３は、第１インダクタ配線３０の厚さＴ１及び第２インダクタ配線４０の厚さＴ２よりも厚い。因みに、第１インダクタ配線３０の厚さＴ１と第２インダクタ配線４０の厚さＴ２とは等しい。また、第３インダクタ配線５０Ｉの第３配線部５８の配線幅Ｗ３３及び線路長は、第１配線部３１の配線幅Ｗ１１及び線路長、並びに、第２配線部４１の配線幅Ｗ２１及び線路長と等しい。

このようにしても、上記第１実施形態と同様に、熱による信頼性の低下を抑制できる。また、第３インダクタ配線５０Ｉの少なくとも一部を第１及び第２インダクタ配線３０，４０よりも厚くすることで、第３インダクタ配線５０Ｉの直流電気抵抗を第１及び第２インダクタ配線３０，４０の直流電気抵抗よりも容易に小さくすることができる。

また例えば、第３インダクタ配線５０の線路長を、第１インダクタ配線３０の線路長及び第２インダクタ配線４０の線路長よりも短くすることにより、第３インダクタ配線５０を、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５としてもよい。

図９に示すインダクタ部品１Ｇでは、並設方向Ｆ１の両端に位置する第１及び第２インダクタ配線３０Ａ，４０Ａの第１及び第２配線部３３，４３は、インダクタ部品１Ｇの外側に向かって湾曲した円弧状をなしている。一方、第１インダクタ配線３０Ａと第２インダクタ配線４０Ａとの間に位置する第３インダクタ配線５０Ｊの第３配線部５９は、並設方向Ｆ１と直交し且つ仮想平面Ｓ１と平行な方向に沿って直線状に延びている。このため、第３インダクタ配線５０Ｊの線路長は、第１インダクタ配線３０Ａの線路長及び第２インダクタ配線４０Ａの線路長よりも長い。そして、図９に示す例では、第１乃至第３配線部３３，４３，５９の配線幅は等しい。このように構成されることにより、第３インダクタ配線５０Ｊは、第１及び第２インダクタ配線３０Ａ，４０Ａよりも直流電気抵抗が小さい低抵抗インダクタ配線５５Ｆとなっている。

このようにすると、第３インダクタ配線５０Ｊの直流電気抵抗を第１及び第２インダクタ配線３０Ａ，４０Ａの直流電気抵抗よりも容易に小さくすることができる。そして、熱による信頼性の低下を抑制できる。

なお、第１及び第２配線部３３，４３の形状は、図９に示す形状に限らず、インダクタ部品１Ｇの内側に向かって湾曲した円弧状、矩形状、波状等であってもよい。
また、図１０に示すインダクタ部品１Ｈでは、低抵抗インダクタ配線５５Ｇである第３インダクタ配線５０Ｋの第３接続部５２は、並設方向Ｆ１と直交し且つ仮想平面Ｓ１と平行な方向（図１０において上下方向）に第１接続部３２及び第２接続部４２よりも内側に位置している。このようにすると、第１乃至第３配線部３１，４１，８１の形状を複雑な形状にしなくとも、第３インダクタ配線５０Ｋの線路長を、第１インダクタ配線３０の線路長及び第２インダクタ配線４０の線路長よりも容易に短くすることができる。そして、第３インダクタ配線５０Ｋの直流電気抵抗を第１及び第２インダクタ配線３０，４０の直流電気抵抗よりも容易に小さくすることができる。その結果、熱による信頼性の低下を抑制できる。

また例えば、第３配線部５１は、第３接続部５２間で電気的に並列接続された複数の並列配線からなるものであってもよい。複数の並列配線は、当該複数の並列配線を備える第３インダクタ配線５０の直流電気抵抗が第１及び第２インダクタ配線３０，４０の直流電気抵抗よりも小さくなるように構成される。このように第３配線部５１を複数の並列配線で構成することにより、第３インダクタ配線５０の直流電気抵抗を第１及び第２インダクタ配線３０，４０の直流電気抵抗よりも容易に小さくすることができる。そして、熱による信頼性の低下を抑制できる。

図１１に示すインダクタ部品１Ｋでは、低抵抗インダクタ配線５５Ｈである第３インダクタ配線５０Ｌの第３配線部８３は、第３接続部５２間で電気的に並列接続された２つの並列配線８３ａ，８３ｂからなる。２つの並列配線８３ａ，８３ｂのうち１つの並列配線８３ａは、仮想平面Ｓ１上を延びる主配線９１であり、残りの並列配線８３ｂは、主配線９１に沿った副配線９２である。インダクタ部品１Ｋにおいては、副配線９２は、主配線９１と同一仮想平面Ｓ１上に位置する。図１１に示す例では、主配線９１の配線幅及び副配線９２の配線幅は、第１及び第２配線部３１，４１の配線幅と等しいが、必ずしも等しくなくてもよい。また、主配線９１の配線幅と副配線９２の配線幅とを異ならせてもよい。また、副配線９２の線路長は、主配線９１より長くてもよいし、主配線９１より短くてもよい。例えば、副配線９２は、主配線９１よりも短く、主配線９１の長手方向の中央部に沿って設けられてもよい。また、図１１では、副配線９２の両端は、主配線９１に接続されているが、第３接続部５２に接続されてもよい。なお、第３インダクタ配線５０Ｌは低抵抗インダクタ配線５５Ｈであるため、第３配線部８３は低抵抗配線部の一例に該当するとともに、第３配線部８３の両端に設けられた第３接続部５２は低抵抗接続部の一例に該当する。

このようにすると、第３インダクタ配線５０Ｌの直流電気抵抗を第１及び第２インダクタ配線３０，４０の直流電気抵抗よりも容易に小さくすることができる。そして、熱による信頼性の低下を抑制できる。

また、図１２（ａ）、図１２（ｂ）及び図１２（ｃ）に示すインダクタ部品１Ｌでは、低抵抗インダクタ配線５５Ｉである第３インダクタ配線５０Ｍの第３配線部１０１は、第３接続部５２間で電気的に並列接続された２つの並列配線１０１ａ，１０１ｂからなる。２つの並列配線１０１ａ，１０１ｂのうち１つの並列配線１０１ａは、仮想平面Ｓ１上を延びる主配線１１１であり、残りの並列配線１０１ｂは、仮想平面Ｓ１とは別の平面Ｓ２上で仮想平面Ｓ１と平行に延びる副配線１１２である。なお、本例のインダクタ部品１Ｌにおいては、平面Ｓ２は、本体２０を構成する３つの磁性材料層のうち、下面２０ｄを有する磁性材料層の主面であって、仮想平面Ｓ１と平行な平面である。副配線１１２は、仮想平面Ｓ１と垂直な方向に主配線１１１と重なる位置に位置する。インダクタ部品１Ｌでは、副配線１１２は、主配線１１１に対してインダクタ部品１Ｌの下面２０ｄ側（実装面と反対側）に位置しているが、主配線１１１に対してインダクタ部品１Ｌの上面２０ａ側（実装面側）に位置するように構成されてもよい。副配線１１２は、両端部がビア配線１１３を介して主配線１１１の両端部に接続されている。図１２では、主配線１１１の配線幅及び副配線１１２の配線幅は、第１及び第２配線部３１，４１の配線幅と等しいが、必ずしも等しくなくてもよい。また、主配線１１１の配線幅と副配線１１２の配線幅とを異ならせてもよい。また、副配線１１２の線路長は、主配線１１１より長くてもよいし、主配線１１１より短くてもよい。例えば、副配線１１２は、主配線１１１よりも短く、主配線１１１の長手方向の中央部に沿って設けられてもよい。また、インダクタ部品１Ｌでは、副配線１１２の両端は、主配線１１１に接続されているが、第３接続部５２に接続されてもよい。なお、第３インダクタ配線５０Ｍは低抵抗インダクタ配線５５Ｉであるため、第３配線部１０１は低抵抗配線部の一例に該当するとともに、第３配線部１０１の両端に設けられた第３接続部５２は低抵抗接続部の一例に該当する。

このようにすると、第３インダクタ配線５０Ｍの直流電気抵抗を第１及び第２インダクタ配線３０，４０の直流電気抵抗よりも容易に小さくすることができる。そして、熱による信頼性の低下を抑制できる。

なお、上記の変更例は、上記第２実施形態の第４インダクタ配線５０Ａにおいても同様に実施可能である。即ち、上記の変更例は、第１インダクタ配線３０と第２インダクタ配線４０との間に位置するどの低抵抗インダクタ配線においても実施可能である。

・上記第２実施形態では、インダクタ部品１Ａは、第１インダクタ配線３０と第２インダクタ配線４０との間に第３インダクタ配線５０と第４インダクタ配線５０Ａとの２つのインダクタ配線を備えている。しかしながら、インダクタ部品１Ａは、第１インダクタ配線３０と第３インダクタ配線５０との間に、更に第５インダクタ配線を備えてもよい。

例えば、図１３（ａ）及び図１３（ｂ）に示すインダクタ部品１Ｍは、第１インダクタ配線３０と第２インダクタ配線４０との間に、第１インダクタ配線３０が延びる仮想平面Ｓ１と平行に延びる１つの第３インダクタ配線１２１を有する。また、インダクタ部品１Ｍは、第２インダクタ配線４０と第３インダクタ配線１２１との間に、仮想平面Ｓ１と平行に延びる２つの第４インダクタ配線１２２Ａ，１２２Ｂを有する。更に、インダクタ部品１Ｍは、第１インダクタ配線３０と第３インダクタ配線１２１との間に、仮想平面Ｓ１と平行に延びる２つの第５インダクタ配線１２３Ａ，１２３Ｂを有する。第３インダクタ配線１２１、第４インダクタ配線１２２Ａ，１２２Ｂ及び第５インダクタ配線１２３Ａ，１２３Ｂは、第１及び第２インダクタ配線３０，４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５Ｊである。そして、第３インダクタ配線１２１は、第４インダクタ配線１２２Ａ，１２２Ｂ及び第５インダクタ配線１２３Ａ，１２３Ｂよりも直流電気抵抗が小さい。

本例では、第３インダクタ配線１２１、第４インダクタ配線１２２Ａ，１２２Ｂ及び第５インダクタ配線１２３Ａ，１２３Ｂは、仮想平面Ｓ１上に位置する。そして、第１インダクタ配線３０側から順に、第５インダクタ配線１２３Ｂ、第５インダクタ配線１２３Ａ、第３インダクタ配線１２１、第４インダクタ配線１２２Ａ、第４インダクタ配線１２２Ｂの順に等間隔に並んでいる。

第３インダクタ配線１２１は、第３配線部１２１ａと、第３配線部１２１ａの両端に設けられた第３接続部５２とを含む。第２インダクタ配線４０と第３インダクタ配線１２１との間に位置する第４インダクタ配線１２２Ａは、第４配線部１２２ａと、第４配線部１２２ａの両端に設けられた第４接続部５２Ａとを含む。第１インダクタ配線３０と第３インダクタ配線１２１との間に位置する第５インダクタ配線１２３Ａは、第５配線部１２３ａと、第５配線部１２３ａの両端に設けられた第５接続部５２Ｂとを含む。第２インダクタ配線４０と第４インダクタ配線１２２Ａとの間に位置する第４インダクタ配線１２２Ｂは、第４配線部１２２ｂと、第４配線部１２２ｂの両端に設けられた第４接続部５２Ａとを含む。第１インダクタ配線３０と第５インダクタ配線１２３Ａとの間に位置する第５インダクタ配線１２３Ｂは、第５配線部１２３ｂと、第５配線部１２３ｂの両端に設けられた第５接続部５２Ｂとを有する。なお、第３乃至第５インダクタ配線１２１，１２２Ａ，１２２Ｂ，１２３Ａ，１２３Ｂは何れも低抵抗インダクタ配線５５Ｊであるため、第３配線部１２１ａ、第４配線部１２２ａ，１２２ｂ及び第５配線部１２３ａ，１２３ｂは、それぞれ低抵抗配線部の一例に該当する。更に、第３乃至第５接続部５２，５２Ａ，５２Ｂは、それぞれ低抵抗接続部の一例に該当する。

第５配線部１２３ａ，１２３ｂは、並設方向Ｆ１と直交し且つ仮想平面Ｓ１と平行な方向に沿って直線状に延びる帯状をなしている。第５配線部１２３ａ，１２３ｂは、第１配線部３１及び第２配線部４１と平行に延びている。第５配線部１２３ａ，１２３ｂは、配線幅Ｗ１，Ｗ２及び厚さが一定に形成されている。また、第５配線部１２３ａ，１２３ｂの線路長は、第１配線部３１の線路長及び第２配線部４１の線路長と等しい。

第５接続部５２Ｂは、第３接続部５２及び第４接続部５２Ａと同じ形状をなしている。但し、第５接続部５２Ｂは、第３接続部５２及び第４接続部５２Ａと異なる形状であってもよい。

各第５接続部５２Ｂには、第５垂直配線６５が接続されている。第５垂直配線６５は、本体２０の内部に設けられている。第５垂直配線６５は、第５インダクタ配線１２３Ａ，１２３Ｂの各々から本体２０の表面まで本体２０の内部を仮想平面Ｓ１と垂直な方向に貫通している。具体的には、第５垂直配線６５は、第５接続部５２Ｂの上面から仮想平面Ｓ１と垂直な方向に延びるとともに、磁性材料層２２の内部を仮想平面Ｓ１と垂直な方向に貫通している。そして、第５垂直配線６５の上端面は、本体２０の上面２０ａから本体２０の外部に露出している。また、第５垂直配線６５は、第５接続部５２Ｂに電気的に接続されている。本体２０の上面２０ａから外部に露出した第５垂直配線６５の上端面は、それぞれ第５外部端子７５にて覆われている。第５垂直配線６５は、例えば、第１乃至第４垂直配線６１～６４と同様の材料にて形成される。また、第５外部端子７５は、例えば、第１乃至第４外部端子７１～７４と同様の材料にて形成される。

インダクタ部品１Ｍにおいては、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５Ｊほど直流電気抵抗が小さい。図１３（ａ）には、第１インダクタ配線３０と第２インダクタ配線４０との中間位置を通り並設方向Ｆ１と垂直をなすとともに仮想平面Ｓ１と平行に延びる中心線Ｌ１を一点鎖線にて図示している。この中心線Ｌ１に最も近い、即ち第１インダクタ配線３０と第２インダクタ配線４０との中間位置に最も近い第３インダクタ配線１２１は、本例では中心線Ｌ１上に位置している。そして、この第３インダクタ配線１２１は、５つの低抵抗インダクタ配線５５Ｊの中で直流電気抵抗が最も小さい。中心線Ｌ１に２番目に近い第４インダクタ配線１２２Ａ及び第５インダクタ配線１２３Ａは、第３インダクタ配線１２１の両隣に位置する。これら第４インダクタ配線１２２Ａ及び第５インダクタ配線１２３Ａは、５つの低抵抗インダクタ配線５５Ｊの中で直流電気抵抗が２番目に小さい。そして、残りの第４インダクタ配線１２２Ｂ及び第５インダクタ配線１２３Ｂは、中心線Ｌ１に３番目に近いとともに、５つの低抵抗インダクタ配線５５Ｊの中で直流電気抵抗が３番目に小さい。図１３に示す例では、第３乃至第５インダクタ配線１２１，１２２Ａ，１２２Ｂ，１２３Ａ，１２３Ｂの厚さは一定である。第３配線部１２１ａ、第４配線部１２２ａ，１２２ｂ及び第５配線部１２３ａ，１２３ｂの配線幅を異ならせることにより、第３配線部１２１ａ、第４配線部１２２ａ，１２２ｂ及び第５配線部１２３ａ，１２３ｂの断面積を異ならせて、直流電気抵抗の大きさを異ならせている。具体的には、中心線Ｌ１に最も近い第３インダクタ配線１２１の第３配線部１２１ａの配線幅Ｗ３を最も太くするとともに、中心線Ｌ１に２番目に近い第４及び第５インダクタ配線１２２Ａ，１２３Ａの第４及び第５配線部１２２ａ，１２３ａの配線幅Ｗ４，Ｗ２を２番目の太さにする。更に、中心線Ｌ１に３番目に近い第４及び第５インダクタ配線１２２Ｂ，１２３Ｂの第４及び第５配線部１２２ｂ，１２３ｂの配線幅Ｗ５，Ｗ１を３番目の太さにする。但し、第４及び第５配線部１２２ｂ，１２３ｂの配線幅Ｗ５，Ｗ１は、第１及び第２配線部３１，４１の配線幅Ｗ１１，Ｗ２１よりも太い。これにより、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５Ｊほど第３乃至第５配線部１２１ａ，１２２ａ，１２２ｂ，１２３ａ，１２３ｂの断面積が大きくなる。

なお、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５Ｊほど第３乃至第５配線部１２１ａ，１２２ａ，１２２ｂ，１２３ａ，１２３ｂの断面積が大きくなるようにする方法は、これに限らない。例えば、配線幅Ｗ１～Ｗ５を全て一定として、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５Ｊほど第３乃至第５配線部１２１ａ，１２２ａ，１２２ｂ，１２３ａ，１２３ｂの厚さが厚くなるようにしてもよい。また例えば、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５Ｊほど第３乃至第５配線部１２１ａ，１２２ａ，１２２ｂ，１２３ａ，１２３ｂの幅が太く、且つ厚さが厚くなるようにしてもよい。

一般的に、配線幅や線路長が同じように形成され、直流電気抵抗が同等である複数のインダクタ配線を備えたインダクタ部品の場合、同一仮想平面上に整列された複数のインダクタ配線は、両端のインダクタ配線の中間位置に近いインダクタ配線ほど温度が高くなりやすい。そこで、本例では、第４インダクタ配線１２２Ａ，１２２Ｂの直流電気抵抗及び第５インダクタ配線１２３Ａ，１２３Ｂの直流電気抵抗よりも第３インダクタ配線１２１の直流電気抵抗を小さくすることにより、第１及び第２インダクタ配線３０，４０の中間位置に最も近い低抵抗インダクタ配線５５Ｊの直流電気抵抗を最も小さくしている。従って、第１乃至第５インダクタ配線３０，４０，１２１，１２２Ａ，１２２Ｂ，１２３Ａ，１２３Ｂに同様に電流が流れた場合であっても、特に熱がこもりやすい第１インダクタ配線３０と第２インダクタ配線４０との中間位置付近で局所的に高温になることを抑制できる。その結果、熱による信頼性の低下を抑制できる。

また、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５Ｊほど第３乃至第５配線部１２１ａ，１２２ａ，１２２ｂ，１２３ａ，１２３ｂの断面積が大きくなるようにしている。これにより、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５Ｊほど直流電気抵抗が小さい構成とすることが容易にできる。更に、第１乃至第５インダクタ配線３０，４０，１２１，１２２Ａ，１２２Ｂ，１２３Ａ，１２３Ｂに同様に電流が流れた場合であっても、第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線５５Ｊほど発熱を抑制できる。

なお、第１インダクタ配線３０と第２インダクタ配線４０との間に配置される複数の低抵抗インダクタ配線５５Ｊの数は、５つに限ならない。例えば、第２インダクタ配線４０と第３インダクタ配線１２１との間に位置する低抵抗インダクタ配線５５Ｊである第４インダクタ配線の数を、１つ、もしくは３つ以上としてもよい。また例えば、第１インダクタ配線３０と第３インダクタ配線１２１との間に位置する低抵抗インダクタ配線５５Ｊである第５インダクタ配線の数を、１つ、もしくは３つ以上としてもよい。

また、第１インダクタ配線３０と第２インダクタ配線４０との間に複数の低抵抗インダクタ配線が位置する場合、必ずしも第１インダクタ配線３０と第２インダクタ配線４０との中間位置に近い低抵抗インダクタ配線ほど直流電気抵抗が小さくなるように構成しなくともよい。例えば、全ての低抵抗インダクタ配線の直流電気抵抗が等しくてもよい。

また、第１インダクタ配線３０と第２インダクタ配線４０との間に複数のインダクタ配線が位置する場合、必ずしも全てのインダクタ配線が低抵抗インダクタ配線でなくともよい。第１インダクタ配線３０と第２インダクタ配線４０との間に位置する複数のインダクタ配線のうち少なくとも１つのインダクタ配線が、第３インダクタ配線、即ち低抵抗インダクタ配線であればよい。

・上記第１実施形態では、第１乃至第３垂直配線６１～６３は全て断面積が同じ大きさである。しかしながら、第１乃至第３垂直配線６１～６３の断面積の大きさは、互いに異なる大きさであってもよい。なお、垂直配線の断面積とは、電流の通過する面積を指し、具体的には、仮想平面と平行な断面の面積である。

例えば、図１４（ａ）、図１４（ｂ）及び図１４（ｃ）に示すインダクタ部品１Ｎでは、低抵抗インダクタ配線５５である第３インダクタ配線５０に接続される第３垂直配線１３０は、第１インダクタ配線３０に接続される第１垂直配線６１及び第２インダクタ配線４０に接続される第２垂直配線６２よりも断面積が大きい。インダクタ部品１Ｎにおいては、第３垂直配線１３０の直径が第１垂直配線６１の直径及び第２垂直配線６２の直径よりも大きい。このように、エレクトロマイグレーションが発生しやすい回路基板との接続部分に近い第３垂直配線１３０の断面積を大きくすることにより、第３垂直配線１３０での発熱を抑制するとともに放熱性を高めることができる。従って、インダクタ部品１Ｎと回路基板との接続部分でのエレクトロマイグレーションの発生をより抑制しやすくなる。なお、上記第２実施形態においても同様に変更してもよい。

・図１５（ａ）、図１５（ｂ）及び図１５（ｃ）に示すように、本体２０の仮想平面Ｓ１と平行な下面２０ｄにも、外部に露出し第３垂直配線１４１を介して低抵抗インダクタ配線５５である第３インダクタ配線５０に接続される第３外部端子１４２を設けてもよい。本例では、第３垂直配線１４１は、第３接続部５２の下面から本体２０の下面２０ｄまで仮想平面Ｓ１と垂直な方向に本体２０を貫通している。そして、第３外部端子１４２は、本体２０の下面２０ｄから露出した第３垂直配線１４１の下端面を覆っている。そして、第３垂直配線１４１は、第３接続部５２及び第３外部端子１４２に電気的に接続されている。

このようにすると、インダクタ部品１Ｐの実装の自由度を高めることができる。また、低抵抗インダクタ配線５５の熱を、下面２０ｄから外部に露出した第３外部端子１４２からも放熱することができる。従って、低抵抗インダクタ配線５５の放熱性が向上されるため、低抵抗インダクタ配線５５と回路基板との接続部分においてエレクトロマイグレーションが発生することを抑制できる。その結果、熱による信頼性の低下をより抑制できる。なお、上記第２実施形態においても同様に変更してもよい。

・図１６（ａ）及び図１６（ｂ）に示すインダクタ部品１Ｑのように、本体２０の仮想平面Ｓ１と平行な上面２０ａ及び下面２０ｄの少なくとも一方に、外部に露出し第１乃至第３垂直配線６１～６３と電気的に接続されないダミー端子１４３を備えてもよい。本例では、ダミー端子１４３は、本体２０の下面２０ｄに設けられている。また、本例では、ダミー端子１４３は、本体２０の下面２０ｄにおいて、低抵抗インダクタ配線５５である第３インダクタ配線５０の第３接続部５２及び第３垂直配線６３と、仮想平面Ｓ１と垂直な方向に重なる位置に設けられている。このようにすると、ダミー端子１４３から放熱できるため、熱による信頼性の低下をより抑制できる。

・上記第１実施形態では、第１乃至第３インダクタ配線３０，４０，５０は、同一仮想平面Ｓ１上に位置しており、第１乃至第３インダクタ配線３０，４０，５０は、仮想平面Ｓ１の平面方向に並んでいる。しかしながら、第１乃至第３インダクタ配線３０，４０，５０の並設方向はこれに限らない。

図１７（ａ）及び図１７（ｂ）に示すインダクタ部品１Ｒは、本体２０と、本体２０の内部で第１仮想平面Ｓ１１上に位置する第１インダクタ配線３０と、本体２０の内部で第１仮想平面Ｓ１１と平行に延びる第２インダクタ配線４０とを備えている。また、インダクタ部品１Ｒは、本体２０の内部で第１インダクタ配線３０と第２インダクタ配線４０との間に位置し、第１仮想平面Ｓ１１と平行に延びる第３インダクタ配線５０を有する。また、インダクタ部品１Ｒは、第１乃至第３インダクタ配線３０，４０，５０の各々から延び第１仮想平面Ｓ１１と垂直な方向に本体２０を貫通する垂直配線を備えている。

図１７（ａ）では、インダクタ部品１Ｒにおいて第１インダクタ配線３０の上側に位置する部分を省略して図示している。第２インダクタ配線４０は、第１仮想平面Ｓ１１と平行な第２仮想平面Ｓ１２上に位置する。第３インダクタ配線５０は、第１仮想平面Ｓ１１と第２仮想平面Ｓ１２との間に位置し、第１インダクタ配線３０と第２インダクタ配線４０との並設方向Ｆ２に沿って第１及び第２インダクタ配線３０，４０と並んでいる。即ち、第１乃至第３インダクタ配線３０，４０，５０が、第１仮想平面Ｓ１１と垂直な方向に並んでいる。

第１乃至第３インダクタ配線３０，４０，５０は、第１仮想平面Ｓ１１と垂直な方向（図１７（ｂ）において上下方向）に積層されることにより、第１仮想平面Ｓ１１と垂直な方向に等間隔に整列されている。従って、第１乃至第３インダクタ配線３０，４０，５０の並設方向Ｆ２は、第１仮想平面Ｓ１１と垂直な方向である。また、一部の図示を省略しているが、第１インダクタ配線３０の第１接続部３２と、第２インダクタ配線４０の第２接続部と、第３インダクタ配線５０の第３接続部とは、第１仮想平面Ｓ１１の平面方向にずれた位置にある。そして、第１乃至第３接続部の各々から本体２０の表面まで、図示しない垂直配線が延びるとともに、当該垂直配線は、本体２０を並設方向Ｆ２に貫通して本体２０の外部に露出している。並設方向Ｆ２における本体２０の両端面のうち、第１インダクタ配線３０側の端面を第１端面２０ｅ、第２インダクタ配線４０側の端面を第２端面２０ｆとすると、垂直配線は、例えば、第１端面２０ｅから本体２０の外部に露出する。この垂直配線は、上記実施形態の第１乃至第３垂直配線６１～６３と同様のものである。本体２０の外部に露出した垂直配線の端面は、図示しない外部端子にて覆われている。但し、本体２０の外部に露出した垂直配線の端面は、必ずしも外部端子にて覆われなくてもよい。

第３インダクタ配線５０は、第１インダクタ配線３０及び第２インダクタ配線４０よりも直流電気抵抗が小さい低抵抗インダクタ配線５５である。本例においては、第１乃至第３インダクタ配線３０，４０，５０の厚さは等しい。また、第１インダクタ配線３０の第１配線部３１の配線幅Ｗ１１と、第２インダクタ配線４０の第２配線部４１の配線幅Ｗ２１とが等しい。そして、第３インダクタ配線５０の第３配線部５１の配線幅Ｗ３１は、第１及び第２配線部３１，４１の配線幅Ｗ１１，Ｗ２１よりも太い。これにより、第３インダクタ配線５０の直流電気抵抗が第１及び第２インダクタ配線３０，４０の直流電気抵抗よりも小さくなる。低抵抗インダクタ配線５５である第３インダクタ配線５０の直流電気抵抗を第１及び第２インダクタ配線３０，４０の直流電気抵抗より小さくする方法は、これに限らず、上記変更例に記載された方法を用いることができる。

上記構成によれば、上記第１実施形態の（１－１），（１－２），（１－３），（１－５）と同様の効果を得ることができる。
また、本例において、第１インダクタ配線３０の隣の第１端面２０ｅと第１配線部３１との間の距離Ｔ１１を、第１インダクタ配線３０の隣の低抵抗インダクタ配線５５である第３インダクタ配線５０の第３配線部５１と第１配線部３１との間の距離Ｔ１２よりも短くすることが可能である。更に、第２インダクタ配線４０の隣の第２端面２０ｆと第２配線部４１との間の距離Ｔ１３を、第２インダクタ配線４０の隣の低抵抗インダクタ配線５５である第３インダクタ配線５０の第３配線部５１と第２配線部４１との間の距離Ｔ１４よりも短くすることが可能である。このようにした場合、上記第１実施形態の（１－４）と同様の作用効果を得ることができる。

なお、インダクタ部品１Ｒにおいて、第２インダクタ配線４０と第３インダクタ配線５０との間に低抵抗インダクタ配線である第４インダクタ配線を配置してもよい。更に、第１インダクタ配線３０と第３インダクタ配線５０との間に低抵抗インダクタ配線である第５インダクタ配線を配置してもよい。このようにしても、低抵抗インダクタ配線５５付近で発熱が抑えられるため、熱による信頼性の低下を抑制できる。

・インダクタ部品は、行列状に整列された複数のインダクタ配線を備えた構成であってもよい。
例えば、図１８（ａ）及び図１８（ｂ）に示すインダクタ部品１Ｓは、本体２０と、本体２０の内部で行列状に整列された複数のインダクタ配線１５０と、インダクタ配線１５０の各々から本体２０の表面まで本体２０の内部を各列のインダクタ配線１５０の並設方向Ｆ３に貫通する垂直配線とを備えている。各行のインダクタ配線１５０は、それぞれ３つ以上並んでおり、行の両端に位置する２つのインダクタ配線１５０の中間位置に近いインダクタ配線ほど直流電気抵抗が小さい。また、各列のインダクタ配線１５０は、それぞれ３つ以上並んでおり、列の両端に位置する２つのインダクタ配線１５０の中間位置に近いインダクタ配線ほど直流電気抵抗が小さい。

インダクタ部品１Ｓは、例えば、３行３列の行列状に整列された９つのインダクタ配線１５０を有する。これらインダクタ配線１５０が内部に配置される本体２０は、上記実施形態の磁性材料層２１，２２と同様の磁性材料層が例えば４層積層されたものである。９つのインダクタ配線１５０のうち３つのインダクタ配線１５０は、本体２０の内部で第１仮想平面Ｓ２１上に、配線幅方向が並設方向となるように等間隔に並んでいる。また、別の３つのインダクタ配線１５０は、本体２０の内部で第１仮想平面Ｓ２１と平行な第２仮想平面Ｓ２２上に、配線幅方向が並設方向となるように等間隔に並んでいる。また、残りの３つのインダクタ配線１５０は、本体２０の内部で、第１仮想平面Ｓ２１と平行をなし第１仮想平面Ｓ２１と第２仮想平面Ｓ２２との間に位置する第３仮想平面Ｓ２３上に、配線幅方向が並設方向となるように等間隔に並んでいる。各仮想平面Ｓ２１，Ｓ２２、Ｓ２３上に並ぶ３つずつのインダクタ配線１５０が、それぞれ行を構成している。なお、図１８（ａ）には、９つのインダクタ配線１５０のうち、第１仮想平面Ｓ２１上に位置する３つのインダクタ配線１５０のみを図示している。

また、第１仮想平面Ｓ２１上の３つのインダクタ配線１５０と、第２仮想平面Ｓ２２上の３つのインダクタ配線１５０と、第３仮想平面Ｓ２３上の３つのインダクタ配線１５０とは、第１仮想平面Ｓ２１と垂直な方向に３つずつインダクタ配線１５０が並ぶように積層されている。そして、第１仮想平面Ｓ２１と垂直な方向に並ぶ３つずつのインダクタ配線１５０が、それぞれ列を構成している。即ち、各列を構成する３つずつのインダクタ配線１５０は、第１仮想平面Ｓ２１と垂直な方向に並んでいる。

各インダクタ配線１５０は、配線部１５１と、配線部１５１の両端に設けられた接続部１５２とを含む。９つのインダクタ配線１５０は、互いの配線部１５１が平行をなしている。各インダクタ配線１５０の接続部１５２は、第１仮想平面Ｓ２１の平面方向にずれた位置にある。そして、各接続部１５２には図示しない垂直配線が接続されている。当該垂直配線は、接続部１５２から本体２０の表面まで本体２０を各列のインダクタ配線１５０の並設方向Ｆ３（本例では第１仮想平面Ｓ２１と垂直な方向に同じ）に貫通して本体２０の外部に露出している。この垂直配線は、上記実施形態の第１乃至第４垂直配線６１～６４と同様のものである。本体２０の外部に露出した垂直配線の端面は、図示しない外部端子にて覆われている。この外部端子は、上記実施形態の第１乃至第４外部端子７１～７４と同様のものである。但し、本体２０の外部に露出した垂直配線の端面は、必ずしも外部端子にて覆われなくてもよい。

各行のインダクタ配線１５０は、行の両端に位置する２つのインダクタ配線１５０の中間位置に近いインダクタ配線１５０ほど直流電気抵抗が小さい。本例では、各インダクタ配線１５０の厚さは等しい。また、行の両端に位置する２つのインダクタ配線１５０の配線部１５１の配線幅（図１８（ｂ）において左右方向の幅）は等しい。そして、行の中央のインダクタ配線１５０は、行の両端の２つのインダクタ配線１５０よりも配線部１５１の配線幅が太い。これにより、行の中央のインダクタ配線１５０は、行の両端の２つのインダクタ配線１５０よりも直流電気抵抗が小さくなる。なお、行の中央のインダクタ配線１５０の直流電気抵抗を行の両端の２つのインダクタ配線１５０の直流電気抵抗よりも小さくする方法は、これに限らず、上記変更例に記載された方法を用いることができる。

また、各列のインダクタ配線１５０は、列の両端に位置する２つのインダクタ配線１５０の中間位置に近いインダクタ配線ほど直流電気抵抗が小さい。本例では、列の両端の２つのインダクタ配線１５０の配線部１５１の配線幅は等しい。そして、列の中央のインダクタ配線１５０は、列の両端の２つのインダクタ配線１５０よりも配線部１５１の配線幅が太い。これにより、列の中央のインダクタ配線１５０は、列の両端の２つのインダクタ配線１５０よりも直流電気抵抗が小さくなる。なお、列の中央のインダクタ配線１５０の直流電気抵抗を列の両端の２つのインダクタ配線１５０の直流電気抵抗よりも小さくする方法は、これに限らず、上記変更例に記載された方法を用いることができる。

このようにすると、各行の各インダクタ配線１５０に同様に電流が流れた場合であっても、各行のインダクタ配線１５０において、行の両端に位置する２つのインダクタ配線１５０の中間位置に近い特に熱がこもりやすいインダクタ配線１５０ほど発熱し難い。よって、各行のインダクタ配線１５０において、行の両端に位置する２つのインダクタ配線１５０の間に位置するインダクタ配線１５０付近で局所的に高温になることが抑制される。その結果、熱による信頼性の低下を抑制できる。

また、各行のインダクタ配線１５０において、行の両端の２つのインダクタ配線１５０に比べて、行の両端の２つのインダクタ配線１５０の間に位置するインダクタ配線１５０が高温になることが抑制される。そのため、各行のインダクタ配線１５０において、行の両端の２つのインダクタ配線１５０の間に位置するインダクタ配線１５０に接続された垂直配線と、インダクタ部品１Ｓが搭載される回路基板との接続部分において、エレクトロマイグレーションが発生することを抑制できる。

同様に、各列の各インダクタ配線１５０に同様に電流が流れた場合であっても、各列のインダクタ配線１５０において、列の両端に位置する２つのインダクタ配線１５０の中間位置に近い特に熱がこもりやすいインダクタ配線１５０ほど発熱し難い。よって、各列のインダクタ配線１５０において、列の両端に位置する２つのインダクタ配線１５０の間に位置するインダクタ配線１５０付近で局所的に高温になることが抑制される。その結果、熱による信頼性の低下を抑制できる。

また、各列のインダクタ配線１５０において、列の両端の２つのインダクタ配線１５０に比べて、列の両端の２つのインダクタ配線１５０の間に位置するインダクタ配線１５０が高温になることが抑制される。そのため、各列のインダクタ配線１５０において、列の両端の２つのインダクタ配線１５０の間に位置するインダクタ配線１５０に接続された垂直配線と、インダクタ部品１Ｓが搭載される回路基板との接続部分において、エレクトロマイグレーションが発生することを抑制できる。

・上記各実施形態では、第１インダクタ配線３０、第２インダクタ配線４０、第３インダクタ配線５０、第４インダクタ配線５０Ａは、直線状に延びている。しかしながら、インダクタ配線の形状は、これに限らず、例えばスパイラル配線であってもよい。スパイラル配線とは、平面（仮想平面を含む）上で延びる曲線（二次元曲線）の配線であって、当該曲線が描くターン数は１周を超えていても、一周未満であってもよく、一部直線部を有する配線であってもよい。また、インダクタ配線は、ミアンダ形状などの公知の形状の配線を用いることもできる。

また、第１乃至第４接続部３２，４２，５２，５２Ａは、略正方形ではなく、略長方形であってもよい。また、第１乃至第４接続部３２，４２，５２，５２Ａは、四角形状に限らず、円形や楕円形、多角形、これらの組み合わせで形成される形状であってもよい。

例えば、図１９（ａ）及び図１９（ｂ）に示すインダクタ部品１Ｔの第１乃至第４インダクタ配線１６０，１７０，１８０Ａ，１８０Ｂは、仮想平面Ｓ１上に渦巻き状に巻回された形状をなすスパイラル配線である。なお、図１９では省略して図示しているが、第１乃至第４インダクタ配線１６０，１７０，１８０Ａ，１８０Ｂは、仮想平面Ｓ１と垂直な方向から見て渦巻き状に見えるように、２層で形成されている。具体的には、第１乃至第４インダクタ配線１６０，１７０，１８０Ａ，１８０Ｂの各々は、仮想平面Ｓ１上で一方の端から一周回ったところ、即ち図１９（ａ）において配線が交差するところの近傍で、ビア配線を介して上層もしくは下層に移り、更に、移った層において他方の端まで延びている。

第１インダクタ配線１６０と第２インダクタ配線１７０との間に位置する第３インダクタ配線１８０Ａは、第１及び第２インダクタ配線１６０，１７０よりも直流電気抵抗が小さい低抵抗インダクタ配線１８５である。また、第２インダクタ配線１７０と第３インダクタ配線１８０Ａとの間に位置する第４インダクタ配線１８０Ｂは、第１及び第２インダクタ配線１６０，１７０よりも直流電気抵抗が小さい低抵抗インダクタ配線１８５である。

本例では、第１乃至第４インダクタ配線１６０，１７０，１８０Ａ，１８０Ｂは厚さが等しい。そして、第３インダクタ配線１８０Ａの第３配線部１８１ａの配線幅が第１インダクタ配線１６０の第１配線部１６１の配線幅及び第２インダクタ配線１７０の第２配線部１７１の配線幅よりも太い。更に、第４インダクタ配線１８０Ｂの第４配線部１８１ｂの配線幅が、第１配線部１６１の配線幅及び第２配線部１７１の配線幅よりも太い。このように、第３配線部１８１ａの配線幅及び第４配線部１８１ｂの配線幅を第１配線部１６１の配線幅及び第２配線部１７１の配線幅よりも太くすることにより、第３及び第４インダクタ配線１８０Ａ，１８０Ｂの直流電気抵抗を、第１及び第２インダクタ配線１６０，１７０の直流電気抵抗よりも小さくしている。従って、第３及び第４インダクタ配線１８０Ａ，１８０Ｂの発熱が抑制されるため、熱による信頼性の低下を抑制できる。

なお、第３インダクタ配線１８０Ａは低抵抗インダクタ配線１８５であるため、第３配線部１８１ａは低抵抗配線部の一例に該当するとともに、第３配線部１８１ａの両端に設けられた第３接続部５２は低抵抗接続部の一例に該当する。また、第４インダクタ配線１８０Ｂは低抵抗インダクタ配線１８５であるため、第４配線部１８１ｂは低抵抗配線部の一例に該当するとともに、第４配線部１８１ｂの両端に設けられた第４接続部５２Ａは低抵抗接続部の一例に該当する。

・上記各実施形態において、磁性材料層２１，２２は、金属磁性粉やフェライト粉などの磁性粉を含有した絶縁性樹脂よりなるものであってもよい。この場合、第１乃至第４インダクタ配線３０，４０，５０，５０Ａの表面と本体２０との間に、電気絶縁性を有する絶縁層を更に設けてもよい。また、本体２０は、必ずしも磁性材料層２１，２２を含まなくてもよい。本体２０は、磁性材料層２１，２２を含まず、非磁性フェライトやガラス、アルミナなどの非磁性の焼結体や、磁性体を含有しない非磁性の絶縁性樹脂からなる絶縁層、例えばシリカフィラーを含有するエポキシ樹脂などが積層されたものであってもよい。このような本体２０を有するインダクタ部品においても、熱による信頼性の低下を抑制できる。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ，１Ｈ，１Ｋ，１Ｌ，１Ｍ，１Ｎ，１Ｐ，１Ｑ，１Ｒ，１Ｓ，１Ｔ…インダクタ部品、２０…本体、２０ａ…上面、２０ｂ…第１端面、２０ｃ…第２端面、２０ｄ…下面、２０ｅ…第１端面、２０ｆ…第２端面、２１，２２…磁性材料層、３０，３０Ａ，１６０…第１インダクタ配線、３１，３３，１６１…第１配線部、３２…第１接続部、４０，４０Ａ，１７０…第２インダクタ配線、４１，４３，１７１…第２配線部、４２…第２接続部、５０，５０Ｃ，５０Ｅ，５０Ｇ，５０Ｈ，５０Ｉ，５０Ｊ，５０Ｋ，５０Ｌ，５０Ｍ，１２１，１８０Ａ…第３インダクタ配線、５０Ａ，５０Ｄ，５０Ｆ，１２２Ａ，１２２Ｂ，１８０Ｂ…第４インダクタ配線、５１，５３，５４，５６，５７，５８，５９，８１，８３，１０１，１２１ａ，１８１ａ…低抵抗配線部としての第３配線部、５１Ａ，５３Ｄ，５４Ｆ，１２２ａ，１２２ｂ，１８１ｂ…低抵抗配線部としての第４配線部、５２…低抵抗接続部としての第３接続部、５２Ａ…低抵抗接続部としての第４接続部、５２Ｂ…低抵抗接続部としての第５接続部、５５，５５Ａ，５５Ｂ，５５Ｃ，５５Ｄ，５５Ｅ，５５Ｆ，５５Ｇ，５５Ｈ，５５Ｉ，５５Ｊ，１８５…低抵抗インダクタ配線、６１～６５，１３０，１４１…垂直配線、７１～７５，１４２…外部端子、８３ａ，８３ｂ，１０１ａ，１０１ｂ…並列配線、１１１…主配線、１１２…副配線、１２３Ａ，１２３Ｂ…第５インダクタ配線、１２３ａ，１２３ｂ…低抵抗配線部としての第５配線部、１４３…ダミー端子、１５０…インダクタ配線、Ｆ１，Ｆ２，Ｆ３…並設方向、Ｓ１…仮想平面、Ｓ２…平面、Ｓ１１…仮想平面、Ｓ２１…仮想平面、Ｔ１１…距離、Ｔ１２…距離、Ｔ１３…距離、Ｔ１４…距離、Ｗ１～Ｗ５…配線幅、Ｗ１１…配線幅、Ｗ２１…配線幅、Ｗ３１…配線幅、Ｗ３１Ａ…配線幅、Ｗ４１…距離、Ｗ４２…距離、Ｗ４３…距離、Ｗ４４…距離。

Claims (18)

1. 本体と、
   前記本体の内部に位置し、仮想平面上を延びる第１インダクタ配線と、
   前記本体の内部に位置し、前記仮想平面と平行に延びる第２インダクタ配線と、
   前記本体の内部で前記第１インダクタ配線と前記第２インダクタ配線との間に位置し、前記仮想平面と平行に延びる第３インダクタ配線と、
   前記本体の内部で前記第２インダクタ配線と前記第３インダクタ配線との間に位置し、前記仮想平面と平行に延びる第４インダクタ配線と、
   前記本体の内部で前記第１インダクタ配線と前記第３インダクタ配線との間に位置し、前記仮想平面と平行に延びる第５インダクタ配線と、
   前記第１乃至第３インダクタ配線の各々から前記本体の表面まで前記本体の内部を前記仮想平面と垂直な方向に貫通する垂直配線とを備え、
   前記第３インダクタ配線、前記第４インダクタ配線、及び前記第５インダクタ配線は、前記第１インダクタ配線及び前記第２インダクタ配線よりも直流電気抵抗が小さい低抵抗インダクタ配線であり、
   前記第３インダクタ配線は、前記第４インダクタ配線及び前記第５インダクタ配線よりも直流電気抵抗が小さいインダクタ部品。
2. 本体と、
   前記本体の内部に位置し、仮想平面上を延びる第１インダクタ配線と、
   前記本体の内部に位置し、前記仮想平面と平行に延びる第２インダクタ配線と、
   前記本体の内部で前記第１インダクタ配線と前記第２インダクタ配線との間に位置し、前記仮想平面と平行に延びる第３インダクタ配線と、
   前記本体の内部で前記第２インダクタ配線と前記第３インダクタ配線との間に位置し、前記仮想平面と平行に延びる第４インダクタ配線と、
   前記第１乃至第３インダクタ配線の各々から前記本体の表面まで前記本体の内部を前記仮想平面と垂直な方向に貫通する垂直配線とを備え、
   前記第３インダクタ配線、及び前記第４インダクタ配線は、前記第１インダクタ配線及び前記第２インダクタ配線よりも直流電気抵抗が小さい低抵抗インダクタ配線であり、
   前記第１インダクタ配線は、第１配線部と、前記第１配線部の両端に設けられ前記垂直配線が接続された第１接続部とを含み、
   前記第２インダクタ配線は、第２配線部と、前記第２配線部の両端に設けられ前記垂直配線が接続された第２接続部とを含み、
   前記第１インダクタ配線と前記第２インダクタ配線との間に位置する複数の前記低抵抗インダクタ配線の各々は、低抵抗配線部と、前記低抵抗配線部の両端に設けられ前記垂直配線が接続された低抵抗接続部とを含み、
   前記第１配線部と前記第２配線部との中間位置に近い前記低抵抗インダクタ配線ほど前記低抵抗配線部の断面積が大きいインダクタ部品。
3. 本体と、
   前記本体の内部に位置し、仮想平面上を延びる第１インダクタ配線と、
   前記本体の内部に位置し、前記仮想平面と平行に延びる第２インダクタ配線と、
   前記本体の内部で前記第１インダクタ配線と前記第２インダクタ配線との間に位置し、前記仮想平面と平行に延びる第３インダクタ配線と、
   前記本体の内部で前記第２インダクタ配線と前記第３インダクタ配線との間に位置し、前記仮想平面と平行に延びる第４インダクタ配線と、
   前記第１乃至第３インダクタ配線の各々から前記本体の表面まで前記本体の内部を前記仮想平面と垂直な方向に貫通する垂直配線とを備え、
   前記第３インダクタ配線、及び前記第４インダクタ配線は、前記第１インダクタ配線及び前記第２インダクタ配線よりも直流電気抵抗が小さい低抵抗インダクタ配線であり、
   前記第１インダクタ配線は、第１配線部と、前記第１配線部の両端に設けられ前記垂直配線が接続された第１接続部とを含み、
   前記第２インダクタ配線は、第２配線部と、前記第２配線部の両端に設けられ前記垂直配線が接続された第２接続部とを含み、
   前記第３インダクタ配線は、第３配線部と、前記第３配線部の両端に設けられ前記垂直配線が接続された第３接続部とを含み、
   前記第４インダクタ配線は、第４配線部と、前記第４配線部の両端に設けられ前記垂直配線が接続された第４接続部とを含み、
   前記第１配線部と前記第２配線部とは配線幅が等しく、
   前記第４配線部は、前記第４接続部よりも、前記第２配線部側に寄っているインダクタ部品。
4. 本体と、
   前記本体の内部に位置し、仮想平面上を延びる第１インダクタ配線と、
   前記本体の内部に位置し、前記仮想平面と平行に延びる第２インダクタ配線と、
   前記本体の内部で前記第１インダクタ配線と前記第２インダクタ配線との間に位置し、前記仮想平面と平行に延びる第３インダクタ配線と、
   前記第１乃至第３インダクタ配線の各々から前記本体の表面まで前記本体の内部を前記仮想平面と垂直な方向に貫通する垂直配線とを備え、
   前記第３インダクタ配線は、前記第１インダクタ配線及び前記第２インダクタ配線よりも直流電気抵抗が小さい低抵抗インダクタ配線であり、
   前記第１インダクタ配線は、１つの第１配線部と、前記第１配線部の両端に設けられ前記垂直配線が接続された第１接続部とを含み、
   前記第２インダクタ配線は、１つの第２配線部と、前記第２配線部の両端に設けられ前記垂直配線が接続された第２接続部とを含み、
   前記低抵抗インダクタ配線は、低抵抗配線部と、前記低抵抗配線部の両端に設けられ前記垂直配線が接続された低抵抗接続部とを含み、
   前記低抵抗配線部は、前記低抵抗接続部間で電気的に並列接続された複数の並列配線からなるインダクタ部品。
5. 本体と、
   前記本体の内部に位置し、仮想平面上を延びる第１インダクタ配線と、
   前記本体の内部に位置し、前記仮想平面と平行に延びる第２インダクタ配線と、
   前記本体の内部で前記第１インダクタ配線と前記第２インダクタ配線との間に位置し、前記仮想平面と平行に延びる第３インダクタ配線と、
   前記第１乃至第３インダクタ配線の各々から前記本体の表面まで前記本体の内部を前記仮想平面と垂直な方向に貫通する垂直配線とを備え、
   前記第３インダクタ配線は、前記第１インダクタ配線及び前記第２インダクタ配線よりも直流電気抵抗が小さい低抵抗インダクタ配線であり、
   前記低抵抗インダクタ配線に接続される前記垂直配線は、前記第１インダクタ配線に接続される前記垂直配線及び前記第２インダクタ配線に接続される前記垂直配線よりも断面積が大きいインダクタ部品。
6. 本体と、
   前記本体の内部に位置し、仮想平面上を延びる第１インダクタ配線と、
   前記本体の内部に位置し、前記仮想平面と平行に延びる第２インダクタ配線と、
   前記本体の内部で前記第１インダクタ配線と前記第２インダクタ配線との間に位置し、前記仮想平面と平行に延びる第３インダクタ配線と、
   前記第１乃至第３インダクタ配線の各々から前記本体の表面まで前記本体の内部を前記仮想平面と垂直な方向に貫通する垂直配線とを備え、
   前記第３インダクタ配線は、前記第１インダクタ配線及び前記第２インダクタ配線よりも直流電気抵抗が小さい低抵抗インダクタ配線であり、
   前記第１乃至第３インダクタ配線の並設方向における前記本体の両端面のうち、前記第１インダクタ配線側の端面を第１端面とするとき、
   前記第１インダクタ配線は、前記第１端面に向かって凸となる形状をなしているインダクタ部品。
7. 前記低抵抗インダクタ配線の少なくとも一部は、前記第１インダクタ配線及び前記第２インダクタ配線よりも断面積が大きい請求項１乃至請求項６の何れか一項に記載のインダクタ部品。
8. 前記低抵抗インダクタ配線の少なくとも一部は、前記第１インダクタ配線及び前記第２インダクタ配線よりも配線幅が太い請求項１乃至請求項７の何れか一項に記載のインダクタ部品。
9. 前記第１インダクタ配線は、第１配線部と、前記第１配線部の両端に設けられ前記垂直配線が接続された第１接続部とを含み、
   前記第２インダクタ配線は、第２配線部と、前記第２配線部の両端に設けられ前記垂直配線が接続された第２接続部とを含み、
   前記低抵抗インダクタ配線は、低抵抗配線部と、前記低抵抗配線部の両端に設けられ前記垂直配線が接続された低抵抗接続部とを含み、
   前記第１乃至第３インダクタ配線の並設方向における前記本体の両端面のうち、前記第１インダクタ配線側の端面を第１端面、前記第２インダクタ配線側の端面を第２端面とするとき、
   前記第１端面と前記第１配線部との間の距離は、前記第１インダクタ配線の隣の前記低抵抗インダクタ配線の前記低抵抗配線部と前記第１配線部との間の距離よりも短く、
   前記第２端面と前記第２配線部との間の距離は、前記第２インダクタ配線の隣の前記低抵抗インダクタ配線の前記低抵抗配線部と前記第２配線部との間の距離よりも短い請求項１乃至請求項８の何れか１項に記載のインダクタ部品。
10. 前記低抵抗インダクタ配線は、前記第１インダクタ配線及び前記第２インダクタ配線よりも線路長が短い請求項１乃至請求項９の何れか１項に記載のインダクタ部品。
11. 前記第２インダクタ配線は、前記仮想平面上を延び、
    前記複数の並列配線のうちの１つは、前記仮想平面上を延びる主配線であり、残りの並列配線は、前記仮想平面とは別の平面上で前記仮想平面と平行に延びる副配線である請求項４に記載のインダクタ部品。
12. 前記副配線は、前記仮想平面と垂直な方向に前記主配線と重なる位置に位置する請求項１１に記載のインダクタ部品。
13. 前記本体の前記仮想平面と平行な上面及び下面の各々に、外部に露出し前記垂直配線を介して前記低抵抗インダクタ配線に接続される外部端子を有する請求項１乃至請求項１２の何れか１項に記載のインダクタ部品。
14. 前記本体の前記仮想平面と平行な上面及び下面の少なくとも一方に、外部に露出し前記垂直配線と電気的に接続されないダミー端子を備えた請求項１乃至請求項１３の何れか１項に記載のインダクタ部品。
15. 前記本体は、焼結体である請求項１乃至請求項１４の何れか１項に記載のインダクタ部品。
16. 前記本体は、磁性粉を含有した絶縁性樹脂よりなる磁性材料層を含む請求項１乃至請求項１４の何れか１項に記載のインダクタ部品。
17. 前記第１乃至第３インダクタ配線が、前記仮想平面と垂直な方向に並ぶ、請求項１乃至請求項１６の何れか１項に記載のインダクタ部品。
18. 本体と、
    前記本体の内部で行列状に整列された複数のインダクタ配線と、
    前記インダクタ配線の各々から前記本体の表面まで前記本体の内部を各列の前記インダクタ配線の並設方向に貫通する垂直配線とを備え、
    各行の前記インダクタ配線は、それぞれ３つ以上並んでおり、行の両端に位置する２つの前記インダクタ配線の中間位置に近い前記インダクタ配線ほど直流電気抵抗が小さく、
    各列の前記インダクタ配線は、それぞれ３つ以上並んでおり、列の両端に位置する２つの前記インダクタ配線の中間位置に近い前記インダクタ配線ほど直流電気抵抗が小さいインダクタ部品。

Images