JP7181566B2 - 核反応検出装置及び方法並びにプログラム - Google Patents

Description

本発明は、粒子線のエネルギーを特定し、その粒子のエネルギーにおけるSEUクロスセクション測定する技術に関する。

ＳＥＵ（Single Event Upset）クロスセクションのエネルギー依存性を測定するために、従来は特定のエネルギーの粒子線を照射することによって、ＳＥＵクロスセクションを測定していた。例えば、ＣＹＲＩＣ（Cyclotron and Radioisotope Center）やＴＳＬ（The Svedberg Lab.）は単色／準単色中性子源として知られ、特定のエネルギーのみ生成することで、そのエネルギーの粒子によるＳＥＵクロスセクションを求めることができる（非特許文献１）。

ここで、ＳＥＵとは、単一の粒子（中性子、陽子、重粒子等）がメモリ等のＬＳＩ（Large Scale Integration）に入射し核反応により生成された電荷によってＬＳＩに保存されたデータ（ビット）が反転してしまう事象を意味する。なお、ＳＥＵはソフトエラーとも呼ばれる。

また、ＳＥＵクロスセクションとは、粒子がＳＥＵを発生させる割合を表す尺度を意味する。半導体にフルエンスΦ［ｎ／ｃｍ^２］（単位面積に入射する粒子の総数）の粒子を照射したときに発生したＳＥＵの数をＮとすると、ＳＥＵクロスセクションは下記式（１）で表される。

一方、従来から粒子放射線のエネルギーを検出する方法として、飛行時間法がある。飛行時間法は、一定距離の飛行に要する時間を計測することで粒子の速度を算出し、粒子エネルギーに変換する方法である。本方式の使用例として、例えば粒子放射線の一種である中性子の飛行時間法について説明する。中性子のエネルギーＥは中性子の速度ｖの二乗に比例し、下記式（２）で表される。なお、ｍは中性子の質量である。

そのため、加速器や原子炉を用いてパルス中性子を生成し、一定距離に検出器を設置し、パルス中性子の生成時間と中性子が検出器で検出された時間の差（飛行時間）を測定することにより、その中性子のエネルギーを特定することが可能となる。このように飛行時間法は中性子のエネルギーを求める方法として広く用いられている。

Eishi H. Ibe, "Terrestrial Radiation Effects in ULSI Devices and Electronic Systems", pp.84-105, John Wiley & Sons Singapore Pte. Ltd, 2015.

ソフトエラーを発生させた粒子のエネルギーを特定する方法として、従来技術である単色源を用いた場合、特に中性子の場合、断続的なエネルギーしか生成することができず、連続的なＳＥＵクロスセクションを測定するのは困難であった。

また、ＳＥＵを発生させる粒子はＭｅＶオーダーの高速の粒子である。図６に２０ｍ飛行させた場合の中性子のエネルギーと飛行時間の関係を示す。このように、高エネルギー粒子の飛行時間はｎｓ～μｓオーダーである。一方、ＳＥＵを検出する方法として誤り検出符号（ＣＲＣ（Cyclic Redundancy Check），Ｐａｒｉｔｙ，ＥＣＣ（Error Correction Code）等）を用いてデータのビット誤りを検出する方法がある。しかしながら、例えばＳＲＡＭ（Static Random Access Memory）の場合、動作可能な周波数は速くても１ＧＨｚで、１クロックサイクルで読み出せるビット数も多くて６４ｂｉｔである。そのため、１Ｍｂｉｔを読み出すのに約１５μｓ要してしまう。また、ＦＰＧＡ（Field Programmable Gate Array）のコンフィグレーションＲＡＭも誤り検出符号を用いて検出することができるが、全領域をチェックするのに数ｍ～数１０ｍｓｅｃ要してしまう。このように、誤り検出符号を用いて高エネルギー粒子の飛行時間を検出することは困難であった。

本発明は上記事情に鑑みてなされたものであり、検出速度が高速な核反応検出装置及び方法並びにプログラムを提供することにある。

上記目的を達成するために、本願発明に係る核反応検出装置は、粒子放射線が入射される環境に配置され、自身に含まれる半導体素子にＳＥＵ（Single Event Upset）が発生すると正常時と異なる値を出力するように構成されたユーザー回路が形成されたＦＰＧＡ（Field Programmable Gate Array）と、前記ＦＰＧＡのユーザー回路からの出力値に基づきユーザー回路に異常動作が発生したことを検出する異常動作検出部とを備えたことを特徴とする。

本発明によれば、ＳＥＵの発生により出力が異常動作するようＦＰＧＡのユーザー回路を構成したので、ＦＰＧＡ１００の動作クロックのオーダーでＳＥＵの発生を検出することができる。すなわち、ＳＥＵの発生を高速に検出することができ、これによりＳＥＵ発生時刻の計測精度が高いものとなる。

本発明の実施の形態に係る核反応検出装置の構成図 ＦＰＧＡの内部構造を説明する図 ＦＰＧＡのＣＬＢの内部構造及びＳＥＦの発生を説明する図 ＦＰＧＡのＳＭの内部構造及びＳＥＦの発生を説明する図 ＦＰＧＡにおけるメモリー監視回路の動作を説明する図 中性子のエネルギーと飛行時間の関係を示す図

本発明の一実施の形態に係る核反応検出装置について図１～図５を参照して説明する。図１は本発明の実施の形態に係る核反応検出装置の構成図、図２はＦＰＧＡの内部構造を説明する図、図３はＦＰＧＡのＣＬＢの内部構造及びＳＥＦの発生を説明する図、図４はＦＰＧＡのＳＭの内部構造及びＳＥＦの発生を説明する図、図５はＦＰＧＡにおけるメモリー監視回路の動作を説明する図である。

本実施形態では、ＳＥＵによって発生するエラーをナノ秒オーダーで検出することで、ＳＥＵを発生させた粒子のエネルギーを飛行時間法を用いて特定し、照射した粒子フルエンスから、そのエネルギーのＳＥＵクロスセクションを測定する。具体的には、図１に示すように、ＳＲＡＭ型のＦＰＧＡ１００のユーザー回路１０１を用いてＳＥＵを検出する。本実施形態のＦＰＧＡは、粒子放射線が入射される環境に配置され、自身に含まれる半導体素子にＳＥＵが発生すると正常時と異なる値を出力するように構成されたユーザー回路が形成される。

まず、ＦＰＧＡの一般的な内部構造及びＳＥＵの検出原理について説明する。ＦＰＧＡは、図２に示すように、論理を構成するＣＬＢ（Configuration Logic Block）、入出力機能を実現するＩＯＢ（Input Output Block）、要素間の接続を実現する接続要素であるＳＭ（Switch Matrix）、ＰＳＢ（Programmable Switch BOX）を備える。

ＣＬＢは、図３に示すように、ＬＵＴ（Look Up Table）とＦＦ（Flip Flop）とを備え、ＬＵＴのＳＲＡＭで作られたＣＲＡＭ（コンフィグレーションＲＡＭ）のデータを元に出力値をコントロールし、様々な基本回路を構成することができる。このＬＵＴ内のＣＲＡＭにＳＥＵが発生すると、ユーザーが意図した設計とは異なる回路となり、誤動作を起こす。

ＳＭ（Switch Matrix）は、図４に示すように、パス・トランジスタにより配線経路を自由に設定する。パス・トランジスタはＳＲＡＭで作られたＣＲＡＭによってＯＮ／ＯＦＦが制御される。このＣＲＡＭにＳＥＵが発生すると、ユーザーが意図した設計とは異なる配線となる。

この様に、論理部であるＣＬＢ、接続部であるＳＭのＣＲＡＭにてＳＥＵが発生すると直ちに誤った回路になり、ユーザーが設計した回路動作とは異なる動きをすることがある。この異常動作をここではＳＥＦ（Soft error failure）と呼ぶ。このＳＥＦを検出することで、高速にＳＥＵを検出することができる。

ＳＥＦを検出できるユーザー回路１０１の一例について図１を参照して説明する。ユーザー回路１０１は、周知のように、ＦＰＧＡ１００に対してユーザー回路構築用のコンフィグレーションデータを外部から書き込む事により構成される。

図１の例では、ユーザー回路１０１は、メモリ回路部１１０と、メモリ回路部１１０に含まれる各データをＦＰＧＡ１００の動作クロック周期で監視し、何れかのデータの値に変化があったことを検出して検出結果を出力するメモリ監視回路部１２０とを備える。このような構成により、ＦＰＧＡ１００の動作クロックオーダでＳＥＦを検出することができる。なお、ＦＰＧＡ１００の動作クロックの周波数は、ＦＰＧＡ１００に入力される外部クロックと必ずしも一致しない点に留意されたい。

より具体的な例としては、メモリ監視回路部１２０は、メモリ回路部１１０の全てのデータを値が同一であり且つクロック周期で変化させるデータ更新回路部１２１と、メモリ回路部１１０の各データを比較するデータ比較回路部１２２と、データ比較回路部１２２による比較結果に基づき各データの値の同一でなくなったことを検出して検出結果を出力する検出回路部１２３とを備える。

さらに具体的な例としては、メモリ回路部１１０は、可能な限り多くのレジスタにより構成される。また、データ更新回路部１２１では、メモリ回路部１１０の各レジスタを動作可能（タイミングが収束可能）な最大周波数で０→１→０→１を繰り返す回路を構築する。データ比較回路部１２２は、メモリ回路部１１０の複数のレジスタを比較監視する。データ比較回路部１２２の一例としてはＸＯＲ回路が挙げられる。

ここで、ＳＥＵが発生すると、正しくレジスタが機能しないため、値が変化しなくなる。検出回路部１２３は、データ比較回路部１２２の出力値が変化しない動作を検出することで、高速にＳＥＵを検出することができる。検出回路部１２３は、ＳＥＵを検出するとエラー検出信号を出力する。図５に検出回路部１２３の動作の例を示す。なお、図５では、説明を簡単にするため、メモリ回路部１１０に含まれる２つのレジスタＡ及びＢのみについて図示した。図５に示すように、本ユーザー回路１０１では、ナノ秒オーダーの分解能でＳＥＵの発生を検知することができる。すなわち、ＳＥＵが２クロックの時間範囲内で発生したことを検出することができる。

本実施の形態に係る核反応検出装置は、図１に示すように、ＦＰＧＡ１００と電気的に接続され、粒子放射線から防護された環境に配置された核反応検出装置本体２００を備えている。核反応検出装置本体２００は、ＳＥＦ検出部２１０と、粒子エネルギー算出部２２０と、ＳＥＵクロスセクション算出部２３０と、計時部２９０とを備えている。核反応検出装置本体２００は情報処理装置により構成される。核反応検出装置本体２００の各部の実装形態は不問であり、専用ハードウェアにより構成してもよいし、汎用装置にプログラムをインストールして構成してもよいし、これらを任意に組み合わせてもよい。

ＳＥＦ検出部２１０（異常動作検出部）は、ＦＰＧＡ１００のユーザー回路１０１からの出力値に基づきユーザー回路１０１に異常動作が発生したこと、すなわちＳＥＦの発生を検出する。ＳＥＦ検出部２１０は、検出回路部１２３からのエラー検出信号に基づきＳＥＦの発生を検出すると、計時部２９０が計時する現在時刻を取得することによりＳＥＦの発生時を認識する。ＳＥＦ検出部２１０は、ＳＥＦが発生したこと及びその時刻を、図示しない所定の記憶手段に記憶したり、図示しない外部の装置に出力したりする。

粒子エネルギー算出部２２０は、ＳＥＦ検出部２１０で計測された異常動作の発生時刻に基づき飛行時間法を用いて粒子エネルギーを算出する。具体的には、粒子エネルギー算出部２２０は、ＳＥＦ検出部２１０に取得された検出回路部１２３からのエラー検出信号が送出された時刻すなわちＳＥＦの発生時刻と、粒子が発生した時刻の差を算出することによって、ＳＥＵを発生させ、ＳＥＦを引き起こした粒子のエネルギーを算出することができる。粒子が発生した時刻の取得は、粒子エネルギー算出部２２０が、外部の装置からの粒子発生タイミング信号の入力を検出し、検出した時の現在時刻を計時部２９０から取得すればよい。粒子エネルギー算出部２２０は、算出した粒子エネルギーを、図示しない所定の記憶部に記憶したり、図示しない外部の装置に出力したりする。なお、粒子が発生した時刻は、外部の装置から取得する、又は、予め所定の記憶部に記憶しておき当該記憶部から取得してもよい。

ＳＥＵクロスセクション算出部２３０は、ＣＲＡＭのＳＥＵクロスセクションを算出する。具体的には、ＳＥＵクロスセクション算出部２３０は、ＳＥＦ検出部２１０で検出された異常動作の発生数に基づきＳＥＵクロスセクションを算出する。ところで、ＣＲＡＭに発生したＳＥＵのすべてがＳＥＦを引き起こすわけではない。つまり、回路動作に影響のないＣＲＡＭにＳＥＵが発生してもＳＥＦを検出することはできない。ＳＥＦはユーザー設計によって変動するため、ＳＥＦのＳＥＵクロスセクションを求める必要はなく、ＣＲＡＭのＳＥＵクロスセクションを求める必要がある。

ＣＲＡＭのＳＥＵクロスセクションの絶対値を得るには補正が必要である。補正をするためには、ＣＲＡＭのＣＲＣチェック機能を用いて使用していないＣＲＡＭも含めたＳＥＵ数：Ｎを算出し、ＳＥＦカウント分布をＳＥＦ確率分布ｐ（ｔ）にし、図６に示すエネルギーと到着時間の関係よりＳＥＦエネルギー確率分布ｐ（Ｅ）を算出する。そして、Ｎにｐ（Ｅ）を乗じることでエネルギー毎のＳＥＵ発生数の分布であるＮ_ＳＥＵ（Ｅ）絶対値を算出することができる。最後に、中性子測定器で計測したエネルギー毎のフルエンスΦ（Ｅ）から、エネルギー毎のＳＥＵクロスセクションを算出する。

このように本実施の形態に係る核反応検出装置によれば、ＳＥＵの発生により出力が異常動作するようにＦＰＧＡ１００のユーザー回路１０１を構成したので、ＦＰＧＡ１００の動作クロックのオーダーでＳＥＵの発生を検出することができる。すなわち、ＳＥＵの発生を高速に検出することができ、これによりＳＥＵ発生時刻の計測精度が高いものとなる。これにより、ＳＥＵなどのイベントを発生させた粒子のエネルギーを高い精度で測定することができる。また、連続的な粒子エネルギー毎のＳＥＵクロスセクションなどのイベントの発生率を高い精度で測定することができる。

なお、核反応検出装置本体２００における粒子エネルギー算出部２１０及びＳＥＵクロスセクション算出部２２０は任意の構成要素であり、何れか一方のみを備えるようにしてもよい。

また、核反応検出装置本体２００は、さらに、取得したＳＥＵクロスセクションなどのイベントの発生率を用いることにより、パルス粒子源（パルス中性子源）のエネルギースペクトルを測定するエネルギー測定部を備えていてもよい。

また、核反応検出装置本体２００は、さらに、位置情報におけるエネルギーを検出するエネルギー検出手段を備えていてもよい。ここで位置情報は、ＦＰＧＡ１００においてＳＥＵが発生した物理的位置（空間的位置）を意味する。当該位置情報は、ＳＥＵの発生を検出した後に、ユーザー回路構築用コンフィグレーションデータとユーザー回路１０１とを比較したり、メモリ回路部１１０の各アドレスのデータを走査して当該データの適否を判定したりすることにより取得可能である。

中性子によるＳＥＵクロスセクションを測定する実施例を示す。

中性子照射場において、中性子測定器により半導体照射中に中性子フラックスおよび中性子フルエンスを測定する。加速器により加速された陽子パルスを中性子発生ターゲットに照射し、中性子を生成する。この陽子パルスが中性子発生ターゲットに当たった瞬間が中性子が生成された時間であり、飛行時間法のｔ＝０に相当する。このｔ＝０を示すタイミング信号とＳＥＦを検出したタイミング信号の差を取ることで飛行時間を測定し、中性子エネルギーに換算することができる。

デバイスはＦＰＧＡを用い、ユーザー回路でレジスタを構成し、ある動作クロックで動作させる。中性子を照射し、飛行時間とＳＥＦカウントを観測する。ＣＲＡＭ全領域トータルＳＥＵクロスセクション測定では、ＣＲＡＭエラー総数を観測する。以上より、ＳＥＵクロスセクションを算出する。

以上、本発明の一実施の形態について詳述したが、本発明は上記実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよい。

例えば、ＳＲＡＭ型のＦＰＧＡだけでなく、ＥＥＰＲＯＭ型のＦＰＧＡであっても本発明を適用できる。また、粒子放射線は中性子線に限定するものではなく、ＦＰＧＡに入射した際にＳＥＵが生じるのであれば他の粒子放射線であっても本発明を適用できる。

また、メモリ回路部１１０及びメモリ監視回路部１２０によりユーザー回路１０１を構築したが、ＳＥＵの発生により異常動作が生じて出力値が変化するような回路であれば他の回路であってもよい。
上記説明した核反応検出装置本体２００は、汎用的なコンピュータシステムを用いることができる。例えば、コンピュータシステムは、CPU（Central Processing Unit、プロセッサ）と、メモリと、ストレージ（HDD：Hard Disk Drive、SSD：Solid State Drive）と、通信装置と、入力装置と、出力装置とを備える。メモリおよびストレージは、記憶装置である。このコンピュータシステムにおいて、CPUがメモリ上にロードされた所定のプログラムを実行することにより、核反応検出装置本体２００の各機能が実現される。また、核反応検出装置本体２００は、１つのコンピュータで実装されてもよく、あるいは複数のコンピュータで実装されても良い。また、核反応検出装置本体２００は、コンピュータに実装される仮想マシンであっても良い。核反応検出装置本体２００用のプログラムは、HDD、SSD、USB（Universal Serial Bus）メモリ、CD (Compact Disc)、DVD (Digital Versatile Disc)などのコンピュータ読取り可能な記録媒体に記憶することも、ネットワークを介して配信することもできる。

１００：ＦＰＧＡ
１０１：ユーザー回路
１１０：メモリ回路部
１２０：メモリ監視回路部
１２１：データ更新回路部
１２２：データ比較回路部
１２３：検出回路部
２００：核反応検出装置本体
２１０：ＳＥＦ検出部
２２０：粒子エネルギー算出部
２３０：ＳＥＵクロスセクション算出部
２９０：計時部

Claims (7)

1. 粒子放射線が入射される環境に配置され、自身に含まれる半導体素子にＳＥＵ（Single Event Upset）が発生すると正常時と異なる値を出力するように構成されたユーザー回路が形成されたＦＰＧＡ（Field Programmable Gate Array）と、
   前記ＦＰＧＡのユーザー回路からの出力値に基づきユーザー回路に異常動作が発生したことを検出する異常動作検出部と、
   前記異常動作検出部で計測された異常動作の発生時刻に基づき飛行時間法を用いて粒子エネルギーを算出する粒子エネルギー算出部と、を備えた
   ことを特徴とする核反応検出装置。
2. 前記ユーザー回路は、メモリ回路部と、メモリ回路部に含まれる各データをＦＰＧＡのクロック周期で監視し、何れかのデータの値に変化があったことを検出して検出結果を出力するメモリ監視回路部とを備えた
   ことを特徴とする請求項１記載の核反応検出装置。
3. 前記メモリ監視回路部は、メモリ回路部の全てのデータを値が同一であり且つクロック周期で変化させるデータ更新回路部と、メモリ回路部の各データを比較するデータ比較回路部と、データ比較回路部による比較結果に基づき各データの値の同一でなくなったことを検出して検出結果を出力する検出回路部とを備えた
   ことを特徴とする請求項２記載の核反応検出装置。
4. 異常動作検出部で検出された異常動作の発生数に基づきＳＥＵクロスセクションを算出するＳＥＵクロスセクション算出部を備えた
   ことを特徴とする請求項１乃至３何れか１項記載の核反応検出装置。
5. 前記ＦＰＧＡは、ＳＲＡＭ型のＦＰＧＡである
   ことを特徴とする請求項１乃至４何れか１項記載の核反応検出装置。
6. 自身に含まれる半導体素子にＳＥＵ（Single Event Upset）が発生すると正常時と異なる値を出力するように構成されたユーザー回路が形成されたＦＰＧＡ（Field Programmable Gate Array）を、粒子放射線が入射される環境に配置する工程と、
   前記ＦＰＧＡのユーザー回路からの出力値に基づきユーザー回路に異常動作が発生したことを検出する異常動作検出工程と、
   前記異常動作検出工程で計測された異常動作の発生時刻に基づき飛行時間法を用いて粒子エネルギーを算出する工程と、を備えた
   ことを特徴とする核反応検出方法。
7. コンピュータを、請求項１乃至５何れか１項記載の核反応検出装置の異常動作検出部として機能させる
   ことを特徴とする核反応検出プログラム。

Images