JP7182978B2 - 光検出装置、光検出システム - Google Patents

Description

本発明は、光電変換を行う光検出装置および光検出システムに関する。

従来、アバランシェ（電子なだれ）増倍を利用した、単一光子レベルの微弱光を検出可能な光検出装置が知られている。

特許文献１では、光電変換部を構成する半導体領域のＰＮ接合領域において、単一光子に起因する光電荷がアバランシェ増倍を起こすＳＰＡＤ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）を開示している。

また、特許文献１のＳＰＡＤは、第１導電型の第１半導体領域の下部に配される第２導電型の第２半導体領域の一部に、不純物濃度が低い領域を設ける。これにより、第２半導体領域の下部の第３半導体領域にて生じた電荷が第１半導体領域に収集されやすい構造としている。

特開２０１８－６４０８６号公報

特許文献１に記載の構造では、第２半導体領域の一部の領域の不純物濃度が低いことにより、第１半導体領域と第２半導体領域との間で局所的に強い電界が生じる場合がある。この強電界によって、ノイズが生成し、ＳＰＡＤの信号精度の低下を生じさせる場合が有る。

そこで、本発明は、第３半導体領域にて生じた電荷を第１半導体領域に収集しやすい構造としながら、ノイズを低減した光検出装置、光電変換システムを提供することを目的とする。

本発明は、上記の課題を鑑みて為されたものであり、一の態様は、第１面と、前記第１面と対向する第２面とを有する半導体基板と、アバランシェダイオードを含む画素が、前記半導体基板に複数配された画素部と、を有する光検出装置であって、前記アバランシェダイオードは、第１の深さに配された第１導電型の第１半導体領域と、前記第１の深さよりも前記第１面に対して深い第２の深さに配された第２導電型の第２半導体領域と、前記第２の深さよりも前記第１面に対して深い第３の深さに配され、前記第２半導体領域と接する第３半導体領域と、前記第１の深さから前記第３の深さに渡って各々延在する、第１分離部と第２分離部とを有し、前記第２半導体領域、前記第３半導体領域の各々は、前記第１分離部から前記第２分離部に渡って延在し、前記第１半導体領域、前記第２半導体領域、前記第３半導体領域の各々は平面視において重なる部分を有することを特徴とする光検出装置である。

本発明により、ノイズを低減した光検出装置、光電変換システムが提供される。

光検出装置の構成を示す図 画素の構成を示す図 アバランシェダイオードの断面を示す図 アバランシェダイオードの上面図 アバランシェダイオードのポテンシャルを示す図 アバランシェダイオードの不純物濃度を示す図と電界強度を示す図 アバランシェダイオードの製造方法を示す図 光電変換システムの構成を示す図 光電変換システムの構成を示す図 移動体の構成を示す図

以下、図面を参照しながら各実施例の光検出装置を説明する。なお、以下に述べる実施例中に記載されるトランジスタの導電型は一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施例中に記載された導電型に対し、導電型は適宜変更可能であるし、この変更に伴って、トランジスタのゲート、ソース、ドレインの電位を適宜変更すればよい。例えば、スイッチとして動作させるトランジスタであれば、ゲートに供給する電位のローレベルとハイレベルとを、実施例中の説明に対し逆転させるようにすればよい。

（実施例１）
本発明の第１実施形態による光検出装置について、図１乃至図７を用いて説明する。

図１は、本実施例の光検出装置１０１０のブロック図である。光検出装置１０１０は、画素部５０６、制御パルス生成部５０９、水平走査回路部５０４、列回路５０５、信号線５０７、垂直走査回路部５０３を有している。

画素部５０６には、画素５００が行列状に複数配されている。一つの画素５００は、光電変換素子５０１および画素信号処理部５０２から構成される。光電変換素子５０１は光を電気信号へ変換する。画素信号処理部５０２は、変換した電気信号を列回路５０５に出力する。

垂直走査回路部５０３は、制御パルス生成部５０９から供給された制御パルスを受け、各画素５００に制御パルスを供給する。垂直走査回路部５０３にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。

信号線５０７は、垂直走査回路部５０３により選択された画素５００から出力された信号を電位信号として画素５００の後段の回路に供給する。

列回路５０５は、信号線５０７を介して各画素５００の信号が入力され、所定の処理を行う。所定の処理とは入力された信号のノイズ除去、増幅、信号補正などを行い、センサ外部に出力する形に変換する処理である。例えば列回路には、パラレル－シリアル変換回路を有する。

水平走査回路部５０４は、列回路５０５で処理された後の信号を出力回路５０８へ順次出力するための制御パルスを列回路５０５に供給する。

出力回路５０８は、バッファアンプ、差動増幅器などから構成され、列回路５０５から出力された信号を光検出装置１０１０の外部の記録部または信号処理部に出力する。

図１において画素部５０６における画素５００の配列は１次元状に配されていてもよいし、単一画素のみから構成されていてもよい。また、垂直走査回路部５０３、水平走査回路部５０４、列回路５０５は、画素部５０６を複数の画素列をブロックに分けて、ブロック毎に配置してもよい。また、各画素列に配してもよい。

画素信号処理部５０２の機能は、必ずしも全ての画素５００に１つずつ設けられる必要はなく、例えば、複数の画素５００によって１つの画素信号処理部５０２が共有され、順次信号処理が行われてもよい。また、画素信号処理部５０２は、光電変換素子５０１の開口率を高めるために、光電変換素子５０１が設けられた半導体基板とは別の半導体基板に設けられていてもよい。この場合、光電変換素子５０１と画素信号処理部５０２は、画素毎に設けられた接続配線を介して電気的に接続される。垂直走査回路部５０３、水平走査回路部５０４、信号線５０７および列回路５０５も上記のように光電変換素子５０１が設けられた半導体基板とは別の半導体基板に設けられていてもよい。

図２に、本実施例における等価回路を含む画素５００のブロック図の一例を示す。図２において、一つの画素５００は光電変換素子５０１および画素信号処理部５０２を有する。

光電変換素子５０１は、光電変換部６０１とクエンチ素子（制御部）６０２を有する。

光電変換部６０１は、光電変換により入射光に応じた電荷対を生成する。光電変換部６０１には、アバランシェダイオードが用いられる。

光電変換部６０１のカソードにはアノードに供給される電位ＶＬよりも高い電位ＶＨに基づく電位が供給される。そして光電変換部６０１のアノードとカソードには、光電変換部６０１がアバランシェダイオードとなるような逆バイアスがかかるように電位が供給される。このような逆バイアスの電位を供給した状態で光電変換することで、入射光によって生じた電荷がアバランシェ増倍を起こしアバランシェ電流が発生する。

なお、逆バイアスの電位が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きいときには、アバランシェダイオードはガイガーモード動作となる。ガイガーモード動作を用いて単一光子レベルの微弱信号を高速検出するフォトダイオードがＳＰＡＤである。

また、光電変換部６０１のアノードおよびカソードの電位差が、光電変換部６０１に生じた電荷がアバランシェ増倍を起こす電位差以上であって降伏電圧以下の電位差である場合には、アバランシェダイオードは線形モードになる。線形モードにおいて光検出を行うアバランシェダイオードをアバランシェダイオード（ＡＰＤ）と呼ぶ。本実施例において、光電変換部６０１はどちらのアバランシェダイオードとして動作してもよい。なお、アバランシェ増倍を起こす電位差については後述する。

クエンチ素子６０２は、高い電位ＶＨを供給する電源電圧と光電変換部６０１に接続される。クエンチ素子６０２は、光電変換部６０１で生じたアバランシェ電流の変化を電圧信号に置き換える機能を有する。さらにクエンチ素子６０２は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、光電変換部６０１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。クエンチ素子６０２としては、例えば抵抗素子や、アバランシェ電流の増加を検出してフィードバック制御を行うことによりアバランシェ増倍を能動的に抑制する能動クエンチ回路を用いる。

画素信号処理部５０２は、波形整形部６０３、カウンタ回路６０９、選択回路６０６を有する。波形整形部６０３は、光子レベルの信号の検出時に得られる電圧変化を整形して、パルス信号を出力する。波形整形部６０３としては、例えばインバータ回路が用いられる。また、波形整形部６０３として、インバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。

波形整形部６０３から出力されたパルス信号は、カウンタ回路６０９によってカウントされる。カウンタ回路６０９には、例えばＮ－ｂｉｔカウンタ（Ｎ：正の整数）の場合、単一光子によるパルス信号を最大で約２のＮ乗個までカウントすることが可能である。カウントした信号は、検出した信号として保持される。また、駆動線６０７を介して制御パルスｐＲＥＳが供給されたとき、カウンタ回路６０９に保持された検出した信号がリセットされる。

選択回路６０６には、図４の垂直走査回路部５０３から駆動線６０８を介して制御パルスｐＳＥＬが供給され、カウンタ回路６０９と信号線５０７との電気的な接続、非接続を切り替える。選択回路６０６には、例えばトランジスタや、画素外に信号を出力するためのバッファ回路などを用いる。

なお、クエンチ素子６０２と光電変換部６０１との間や、光電変換素子５０１と画素信号処理部５０２との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、クエンチ素子６０２に供給される高い電位ＶＨまたは光電変換素子５０１に供給される低い電位ＶＬの電位の供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。

複数の画素５００が行列状に配された画素部５０６において、カウンタ回路６０９のカウントを行ごとに順次リセットし、カウンタ回路６０９に保持された検出した信号を行ごとに順次出力するローリングシャッタ動作によって撮像画像を取得してもよい。

または、全画素行のカウンタ回路６０９のカウントを同時にリセットし、カウンタ回路６０９に保持された検出した信号を行ごとに順次出力するグローバル電子シャッタ動作によって撮像画像を取得してもよい。なお、グローバル電子シャッタ動作を行う場合には、カウンタ回路６０９のカウントを行う場合と、行わない場合を切り替える手段を設けたほうがよい。切り替える手段とは、例えば前述したスイッチである。

本実施例では、カウンタ回路６０９を用いて撮像画像を取得する構成を示した。しかし、カウンタ回路６０９の代わりに、時間・デジタル変換回路（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣ）、メモリを用いて、パルス検出タイミングを取得する光検出装置１０１０としてもよい。

このとき、波形整形部６０３から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定に、図１の垂直走査回路部５０３から駆動線を介して、制御パルスｐＲＥＦ（参照信号）が供給される。ＴＤＣは、制御パルスｐＲＥＦを基準として、波形整形部６０３を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。

ＴＤＣの回路には、例えばバッファ回路を直列接続して遅延をつくるＤｅｌａｙ Ｌｉｎｅ方式、Ｄｅｌａｙ Ｌｉｎｅをループ状につないだＬｏｏｐｅｄ ＴＤＣ方式などを用いる。その他の方式を用いてもよいが、光電変換部６０１の時間分解能と同等以上の時間分解能を達成できる回路方式である方がよい。

ＴＤＣで得られたパルス検出タイミングを表すデジタル信号は、１つまたは複数のメモリに保持される。メモリが複数配された場合には、選択回路６０６に複数の信号を供給することで、メモリにおいて保持したデジタル信号を信号線５０７に出力する際に、メモリ毎に信号線５０７への出力を制御することが可能である。

次に図３を用いて、本実施例のクエンチ素子６０２について説明する。本実施例においてクエンチ素子６０２は、二つの構成を有する。一つ目の構成は図３（ａ）に示すように光電変換部６０１の高い電位ＶＨが供給されるカソードの側にクエンチ素子６０２が配される構成である。二つ目の構成は、図３（ｂ）に示すように光電変換部６０１の低い電位ＶＬが供給されるアノードの側にクエンチ素子６０２が配される構成である。

図３（ａ）および図３（ｂ）の構成において、アバランシェ電流により波形整形部６０３の入力電位が変化してから、クエンチ素子６０２による電圧降下によって光電変換部６０１の初期状態のバイアスに復帰するまでには一定の時間が必要である。このように、一度電荷を検出してから、次に電荷を検出することが可能なバイアス状態に戻るまでの期間をＤｅａｄ ｔｉｍｅという。このＤｅａｄ ｔｉｍｅが短いほど、時間あたりにカウントできる電荷の数が増加し、光検出装置としてのダイナミックレンジが大きくなる。

例として、クエンチ素子６０２が抵抗素子である場合には、本実施例のアバランシェダイオードのＤｅａｄ ｔｉｍｅ（τｄ［ｓ］）は抵抗（Ｒ［Ω］）と、入力端子の容量（Ｃ［Ｆ］）、の積で決まる。以下の数式で、光電変換部６０１のＰＮ接合容量はＣｐｄ、光電変換部６０１のウエルの容量はＣｗ、配線・拡散層の寄生容量はＣで示す。
図３（ａ）の場合には、Ｄｅａｄ ｔｉｍｅは、数式２で求められる。
τｄ＝Ｒ（Ｃｐｄ＋Ｃ） …（数式２）
図３（ｂ）の場合には、Ｄｅａｄ ｔｉｍｅは、数式３で求められる。
τｄ＝Ｒ（Ｃｐｄ＋Ｃｗ＋Ｃ） …（数式３）

光電変換部６０１のＰＮ接合容量Ｃｐｄは、アバランシェ増倍を生じさせるために強電界を誘起する光検出領域のＰＮ接合容量である。

ここまではクエンチ素子６０２を抵抗素子として説明したが、能動クエンチ回路の場合でも、同様である。

以上から、本実施例の画素に対するクエンチ素子６０２は、光電変換部６０１のアノードの側に配する場合よりもカソードの側に配する場合の方がダイナミックレンジの向上効果を大きくすることが可能である。

次に、図３を用いて、本実施形態における光検出装置について説明する。

本実施形態の光検出装置はアバランシェダイオードを含む画素を有する。アバランシェダイオードで生じる電荷対のうち、信号電荷として用いられる電荷を主たるキャリア電荷とする導電型を第１導電型（Ｎ型）と呼ぶ。また、第１導電型と反対の導電型を第２導電型（Ｐ型）と呼ぶ。

図３は、本実施形態におけるアバランシェダイオードの断面模式図である。本実施形態のアバランシェダイオードは、半導体基板１００に配される。半導体基板１００は第１面と、第１面に対向する第２面を有する。例えば、第１面は半導体基板１００の表面であり、第２面は半導体基板１００の裏面である。本実施形態では、第１面から第２面へ向かって深さ方向とする。半導体基板１００の表面側には、トランジスタのゲート電極や多層配線構造が配される。

図３において、分離部２０４に挟まれた領域に、第１導電型の第１半導体領域１０１、及び第２半導体領域１０２が配され、第２導電型の第３半導体領域１０３、及び第２導電型の第４半導体領域１０４が配される。このとき、第３半導体領域１０３と第４半導体領域１０４は、同一深さ、且つ同一不純物濃度である。典型的には、第３半導体領域１０３、第４半導体領域１０４は一体的に形成される。

線分ＡＡ’で示す第１の深さＡには、第１導電型の第１半導体領域１０１、及び第２半導体領域１０２、第２導電型の第８半導体領域２０３が配される。第１半導体領域１０１と第２半導体領域１０２、及び第２半導体領域１０２と第８半導体領域２０３は、平面視で互いに接している。ここで、第１半導体領域１０１および第２半導体領域１０２が第１の深さＡに配されるとは、例えば、イオン注入された不純物の濃度ピークが第１の深さＡに配されることをいう。しかし、必ずしも、ピークが第１の深さＡに配されている必要はなく、設計誤差や製造誤差も許容される。

線分ＢＢ’で示す第２の深さＢは、第１面に対して第１の深さＡよりも深い位置にあり、第２導電型の第３半導体領域１０３及び第４半導体領域１０４が配される。また、第１導電型の第１半導体領域１０１と第２導電型の第３半導体領域１０３の間では、アバランシェ増倍のための高電界領域１５０が形成される。

線分ＣＣ’で示す第３の深さＣは、第１面に対して第２の深さＢよりも深い位置にあり、第５半導体領域１０５が配される。また、第５半導体領域１０５は、好ましくは第１導電型である。

図４は図３の平面模式図であり、図４（ａ）は図３の第１の深さＡにおける平面模式図、図４（ｂ）は図３の第２の深さＢにおける平面模式図、図４（ｃ）は図３の第３の深さＣにおける平面模式図、を示す。図４では各半導体領域の境界を円形で描いているが、実施形態はこれに限られない。

図４（ａ）において、第１半導体領域１０１は第２半導体領域１０２に内包され、第２半導体領域１０２は第８半導体領域２０３に内包される。また、第２半導体領域１０２の面積は、第１半導体領域１０１の面積よりも大きい。

図４（ｂ）においては、第３半導体領域１０３は第４半導体領域１０４に内包され、第４半導体領域１０４は第７半導体領域２０２に内包される。且つ、第３半導体領域１０３と第４半導体領域１０４は、同一深さ、且つ同一不純物濃度で形成される。

図４（ｃ）は、第５半導体領域１０５は、Ｐ型半導体領域２０２に内包される。尚、図４（ｂ）と図４（ｃ）を重ねたとき、平面視において第３半導体領域１０３及び第４半導体領域１０４は、第５半導体領域１０５と重なる。

図５に、図３のアバランシェダイオードのポテンシャル図を示す。

図５の点線２０は、線分ＦＦ’のポテンシャル分布を示し、実線２１は、線分ＥＥ’のポテンシャル分布を示す。この図５では、Ｎ型半導体領域の主たるキャリア電荷である電子からみたポテンシャルを示す。なお、主たるキャリア電荷が正孔である場合には、ポテンシャルの高低の関係が逆になる。また図５における深さＡは、図３の線分ＡＡ’に相当する。以下同様に、深さＢは線分ＢＢ’、深さＣは線分ＣＣ’、深さＤは線分ＤＤ’にそれぞれ相当する。

図５において、深さＡにおける実線２１のポテンシャル高さをＡ１、点線２０のポテンシャル高さをＡ２、深さＢにおける実線２１のポテンシャル高さをＢ１、点線２０のポテンシャル高さをＢ２とする。また、深さＣにおける実線２１のポテンシャル高さをＣ１、点線２０のポテンシャル高さをＣ２、深さＤにおける実線２１のポテンシャル高さをＤ１、点線２０のポテンシャル高さをＤ２とする。

図３および図５より、第１半導体領域１０１のポテンシャル高さはＡ１に相当し、第３半導体領域１０３のポテンシャル高さはＢ１に相当する。また、第２半導体領域１０２のポテンシャル高さはＡ２に相当し、第４半導体域１０４のポテンシャル高さはＢ２に相当する。

図５の点線２０に関して、深さＤから深さＣに向けて徐々にポテンシャルが下がる。そして、深さＣから深さＢに向けて徐々にポテンシャルが上がり、深さＢではポテンシャルはＢ２レベルとなる。さらに、深さＢから深さＡに向けてポテンシャルが下がり、深さＡにおいてＡ２レベルとなる。

一方、実線２１に関して、深さＤから深さＣ、及び深さＣから深さＢに向けて徐々にポテンシャルが下がり、深さＢではＢ１レベルとなる。そして、深さＢから深さＡに向けてポテンシャルは急峻に下がり、深さＡにおいてポテンシャルはＡ１レベルとなる。
深さＤにおいて、点線２０と実線２１のポテンシャルはほぼ同じ高さとなっており、線分ＥＥ’および線分ＦＦ’で示す領域において、半導体基板１００の第１面の側に向かって緩やかに低くなるポテンシャル勾配をもつ。そのため光検出装置において生じた電荷は、緩やかなポテンシャル勾配によって第１面の側に移動する。

ここで、前述のとおり、第３半導体領域１０３と第４半導体領域１０４は、同一深さ、且つ同一不純物濃度で形成される。本実施形態のアバランシェダイオードは、第１導電型の第１半導体領域１０１よりも第２導電型の第３半導体領域１０３の方が、不純物濃度が低く、且つ互いに逆バイアスとなるような電位が供給される。これにより、空乏層領域が第３半導体領域１０３の側へ形成される。このような構造により、信号電荷である第１導電型電荷にとってのポテンシャル高さは、第４半導体領域１０４よりも、第３半導体領域１０３の方が低くなる。すなわち、第５半導体領域１０５で光電変換された電荷にとって第４半導体領域がポテンシャル障壁となることで、第３半導体領域に収集されやすい構造となる。

また、この第３半導体領域１０３と第４半導体領域１０４のポテンシャル差により、図３の深さＣにおいて、線分ＦＦ’から線分ＥＥ’の方向にかけてポテンシャルが低くなる。これにより、第５半導体領域１０５で光電変換された電荷が半導体基板１００の第１面に移動する過程において、第３半導体領域１０３の方向へ電荷が移動しやすくなる。

第３半導体領域１０３付近に移動した電荷は、図５の実線２１の深さＢから深さＡにかけての急峻なポテンシャル勾配、すなわち強電界によって加速されることで、アバランシェ増倍される。

これに対し、図３の第２半導体領域１０２と第２導電型の第４半導体領域の間、すなわち図５の点線２０の深さＢから深さＡにかけては、アバランシェ増倍を起こさないポテンシャル分布となっている。そのため、フォトダイオードサイズに対して強電界領域１５０の面積を大きくすることなく、第５半導体領域１０５で発生した電荷を信号電荷としてカウントすることができる。

また、第４半導体領域１０４で光電変換された電荷は、図５の点線２０の深さＢから深さＣにかけてのポテンシャル勾配により、第５半導体領域１０５に流れ込む。第５半導体領域１０５内の電荷は、前述の理由により、第３半導体領域１０３に移動しやすい構造となっている。このため、結果として、第４半導体領域１０４で光電変換された電荷は、第３半導体領域１０３を介して第１半導体領域１０１に移動し、アバランシェ増倍によって信号電荷として検出される。従って、第４半導体領域１０４で光電変換された電荷は、感度として検出することが可能となる。

以下、本発明の実施形態を、不純物濃度の値も含めて、具体的に説明する。尚、ここでは信号電荷が電子である構成について説明するが、信号電荷が正孔である場合にも適用可能である。その場合には、各半導体領域およびポテンシャル関係が逆になる。

図３を用いて、本アイデアの実施形態の断面模式図および平面模式図を説明する。

ここでは説明をわかりやすくするため、図３の第１半導体領域１０１をＮ型、第２半導体領域１０２をＮ型、第３半導体領域１０３をＰ型とする。また、第４半導体領域１０４をＰ型、第５半導体領域１０５をＮ型、第６半導体領域２０１、第７半導体領域２０２、第８半導体領域２０３をそれぞれＰ型として説明する。

図３の分離部２０４は、第１面から深さ方向に向かって配されたＰ型の半導体領域によって構成されている。具体的には、Ｐ型半導体領域２０３とＰ型半導体領域２０２が、第１面から深さ方向にこの順に配され、接している。なお、Ｐ型半導体領域２０２は、Ｐ型半導体領域１０４とＰ型半導体領域２０１に対して電気的に接続されている。

Ｐ型半導体領域２０３の不純物濃度は、Ｐ型半導体領域２０２、２０１、１０４の各々の不純物濃度よりも高い。例えば、Ｐ型半導体領域２０３の不純物濃度は１×１０＾１９～１０＾２０［ａｔｏｍｓ／（ｃｍ＾３）］程度である。なお、本明細書では、＾の記号はべき乗を表すものとする。つまり、１０＾１９は、１０の１９乗であることを示している。これにより、Ｐ型半導体領域２０２とコンタクトプラグ３０２を接続するよりも、Ｐ型半導体領域２０３とコンタクトプラグ３０２を接続する方が、接触抵抗を低くすることが可能となる。

Ｎ型半導体領域１０１は、Ｎ型半導体領域１０５よりも不純物濃度の高い領域である。例えば、Ｎ型半導体領域１０１の不純物濃度は、１×１０＾１８［ａｔｏｍｓ／（ｃｍ＾３）］以上であり、Ｎ型半導体領域１０１には、分離部２０４に対して逆バイアスとなる電位が供給される。

Ｎ型半導体領域１０２は、Ｎ型半導体領域１０１よりも不純物濃度を低くする。例えば、Ｎ型半導体領域１０２の不純物濃度は、１×１０＾１６～５×１０＾１７［ａｔｏｍｓ／（ｃｍ＾３）］程度である。仮に、第２半導体領域１０２をＰ型とした場合、第２半導体領域１０２の不純物濃度によっては、第１半導体領域１０１と第２半導体領域１０２の間でアバランシェ増倍電界が形成され、ノイズ悪化の要因となる。

Ｐ型半導体領域１０４の不純物濃度は、Ｐ型半導体領域２０２より不純物濃度を低くし、Ｐ型半導体領域１０３とＰ型半導体領域１０４は同一不純物濃度とする。例えば、Ｐ型半導体領域１０３、１０４の不純物濃度は、１×１０＾１６～１×１０＾１７［ａｔｏｍｓ／（ｃｍ＾３）］程度である。

Ｐ型半導体領域１０３とＮ型半導体領域１０１の間はＰＮ接合が形成されるが、前述のとおり、Ｎ型半導体領域１０１よりもＰ型半導体領域１０３の不純物濃度を低くすることで、Ｐ型半導体領域１０３のすべての領域が空乏層領域となるようにする。

さらに、この空乏層領域がＮ型半導体領域１０１の一部の領域まで延在し、延在した空乏層領域に強電界が誘起される。この強電界により、Ｎ型半導体領域１０１の一部の領域まで延びた空乏層領域においてアバランシェ増倍が生じ、増幅された電荷に基づく電流がコンタクトプラグ３０１を介して信号電荷として出力される。

Ｎ型半導体領域１０１、Ｐ型半導体領域１０３、Ｐ型半導体領域１０４の不純物濃度について説明する。これらの半導体領域の不純物濃度は、Ｎ型半導体領域１０１の一部に生じる空乏層領域においてアバランシェ増倍を起こす電位差を供給した際に、空乏層領域がＮ型半導体領域１０１の第１面と接する部分にまで達しない不純物濃度に設定する。これは、半導体基板１００の第１面に接するほど空乏層領域が広がると、半導体基板１００の表面のダングリングボンド等に起因するノイズが第１面から空乏層領域に混入する確率が高まるためである。

そして、空乏層に誘起される深さ方向の電界が充分大きくなるように、Ｎ型半導体領域１０１および分離部２０４の電位差を設定する。ここで、電界が充分大きくなる電位差とは、電界の影響を受けた電荷がアバランシェ増倍を起こす電位差である。つまり、本構造の光検出素子がアバランシェダイオード（ＡＰＤまたはＳＰＡＤ）としての動作を実現する、Ｎ型半導体領域１０１およびＰ型半導体領域２０３の電位差のことを示す。

具体的には、Ｎ型半導体領域１０１およびＰ型半導体領域１０４の電位差は６Ｖ以上である。このとき、前述したように、Ｐ型半導体領域１０４と電気的に接続されたＰ型半導体領域１０３のすべての領域が空乏層領域となり、且つＮ型半導体領域１０１の一部の領域まで延在した空乏層領域に、アバランシェ増倍が生じるような強電界が生じる。

また、より好ましくは、Ｎ型半導体領域１０１およびＰ型半導体領域１０４の電位差は１０Ｖ以上であり、３０Ｖ以下である。このとき、例えば、Ｎ型半導体領域１０１には、１０Ｖ以上の電位が供給され、Ｐ型半導体領域２０３には０Ｖ以下の電位が供給される。ただし、電位差が６Ｖ以上となれば、これらの電位の値には限られない。

図３において、Ｐ型半導体領域１０３、１０４を設けずに、不純物濃度が高いＮ型半導体領域１０１のすぐ下部に、Ｎ型半導体領域１０１よりも不純物濃度の低いＮ型半導体領域１０５を配することを想定する。この場合、Ｎ型半導体領域１０５で電荷を発生させ、Ｎ型半導体領域１０１から電荷を読み出すことは可能であるが、本実施形態と同等の電圧条件下でアバランシェ増倍させることは難しい。これは、Ｎ型半導体領域１０１およびＰ型半導体領域２０３の間に印加した電位差の大部分がＮ型半導体領域１０５の空乏層領域にかかることにより、Ｎ型半導体領域１０１近傍のアバランシェ増倍領域にかかる電位差が小さくなってしまうためである。他方、本実施形態では、Ｎ型半導体領域１０５は各方位でＰ型半導体領域に囲まれるため、Ｎ型半導体領域１０５のポテンシャルはＮ型半導体領域１０１よりも、周囲のＰ型半導体領域に近いレベルとなる。すなわち、Ｐ型半導体領域１０４で基板深部への空乏層の過度な広がりを抑制することで、上記の印加する電位差の大部分をＮ型半導体領域１０１近傍のアバランシェ増倍領域に集中させることが可能となる。この結果、より低電圧で光電荷をアバランシェ増倍させることができる。このとき、Ｎ型半導体領域１０５の不純物濃度は、Ｎ型半導体領域１０１の不純物濃度よりも低くする必要がある。

図３では、Ｎ型半導体領域１０５は、一例として同一の不純物濃度からなる領域を示した。しかし、Ｎ型半導体領域１０５は、半導体基板１００の第１面の側に電荷が移動するようなポテンシャル構造になるように不純物濃度の勾配を有していた方がよい。そのような不純物濃度の勾配とすることで、Ｎ型半導体領域１０１に電荷を移動しやすくすることが可能である。

また、半導体基板１００の第１面の側に電荷が移動するようなポテンシャル構造になるように不純物濃度の勾配を有する場合に、Ｎ型半導体領域１０５が配された領域において、第１面の側がＮ型半導体領域であり、第２面の側がＰ型半導体領域となってもよい。もしくは、Ｐ型半導体領域１０４の不純物濃度よりも不純物濃度が低いＰ型半導体領域が、Ｎ型半導体領域５の代わりに配されてもよい。その場合においても、半導体基板１００の第１面の側に電荷が移動するようなポテンシャル構造になるように不純物濃度の勾配を有していた方がよい。

Ｐ型半導体領域２０１は、Ｎ型半導体領域１０５よりも深い位置に配されており、光電変換領域の深さを定義する。Ｎ型半導体領域１０５は、Ｐ型半導体領域１０３、１０４、２０１、２０２との各々とＰＮ接合を形成する。Ｐ型半導体領域２０１の不純物濃度は、Ｐ型半導体領域１０４の不純物濃度よりも高くする。これにより、Ｐ型半導体領域２０１付近で生じた電荷は、第１面方向に移動しやすくなる。

また、Ｎ型半導体領域１０１には、コンタクトプラグ３０１が接続され、Ｐ型半導体領域２０３にはコンタクトプラグ３０２が接続される。

図３では、コンタクトプラグ３０２が第１面の側に配されるものとして説明した。しかし、コンタクトプラグ３０２が第２面の側に配されてもよい。

コンタクトプラグ３０２が第２面の側に配される場合、Ｐ型半導体領域２０１のうちコンタクトプラグ３０２が配される領域の不純物濃度は、Ｐ型半導体領域２０１の不純物濃度よりも高い方が好ましい。つまり、コンタクトプラグ３０２が第１面の側に配される構造のＰ型半導体領域２０３に相当する半導体領域として不純物濃度が設定される。

また、分離部２０４が第１面の側に絶縁分離部を有する場合においても、コンタクトプラグ３０２は第２面の側に配されてもよい。

次に、図５を用いて、本実施形態におけるポテンシャル構造を説明する。尚、ここでは信号として用いる電荷が電子であるものとして説明する。

図５の実線２１は、図３の線分ＥＥ’の断面ポテンシャルを示す。実線２１において、図３の線分ＡＡ’と線分ＥＥ’が交わる箇所をＡ１、線分ＢＢ’と線分ＥＥ’が交わる箇所をＢ１、線分ＣＣ’と線分ＥＥ’が交わる箇所をＣ１、線分ＤＤ’と線分ＥＥ’が交わる箇所をＤ１とする。図３のＮ型半導体領域１０５で光電変換された電子は、図５のポテンシャルＤ１からＣ１、Ｃ１からＢ１に沿って移動し、Ｂ１からＡ１にかけての急峻なポテンシャル勾配でアバランシェ増倍される。そして、Ｎ型半導体領域１０１を通過した後、コンタクトプラグ３０１に到達し、信号電荷として検出される。

また、図５の点線２０は、図３の線分ＦＦ’の断面ポテンシャルを示す。点線２０において、図３の線分ＡＡ’と線分ＦＦ’が交わる箇所をＡ２、線分ＢＢ’と線分ＦＦ’が交わる箇所をＢ２、線分ＣＣ’と線分ＦＦ’が交わる箇所をＣ２、線分ＤＤ’と線分ＦＦ’が交わる箇所をＤ２とする。図３のＮ型半導体領域１０５で光電変換された電子は、図５のポテンシャルＤ２からＣ２に沿って移動するが、Ｃ２からＢ２にかけては、電子にとってポテンシャル障壁となるため、乗り越えることができない。そのため、電子は、図３のＮ型半導体領域１０５の線分ＥＥ’で示す中央付近に移動する。ここまで移動した電子は、図５のポテンシャル勾配Ｃ１からＢ１に沿って移動し、Ｂ１からＡ１にかけての急峻なポテンシャル勾配でアバランシェ増倍され、Ｎ型半導体領域１０１を通過した後、コンタクトプラグ３０１に到達し、信号電荷として検出される。

また、図３のＰ型半導体領域１０４とＮ型半導体領域１０５の境界付近で発生した電荷は、図５のポテンシャルＢ２からＣ２へのポテンシャル勾配に沿って移動する。その後、前述のように、図３のＮ型半導体領域１０５の線分ＥＥ’で示す中央付近に移動する。そして、Ｂ１からＡ１にかけての急峻なポテンシャル勾配でアバランシェ増倍される。アバランシェ増倍された電荷は、Ｎ型半導体領域１０１を通過した後、コンタクトプラグ３０１に到達し、信号電荷として検出される。

すなわち、Ｎ型半導体領域１０５に関して、分離部２０４の近い部分から遠い部分へ向けて緩やかなポテンシャル勾配が形成されることで、Ｎ型半導体領域１０５内で光電変換された電荷は、最終的に図５のポテンシャルＢ１付近に収集される。

次に、図３のＰ型半導体領域１０３をＰ型半導体領域１０４と同じ不純物濃度に設定する理由を、図６を用いて説明する。

図６（ａ）は、図３の線分ＥＥ’の半導体基板１００の第１面を起点とした深さ方向の不純物濃度分布を示す。図６（ａ）の不純物濃度分布３０は、深さＡにおいてＮ型不純物濃度分布のピークを示し、不純物濃度分布３１及び３２は、深さＢにおいてＰ型不純物濃度分布のピークを示す。また、Ｎ型不純物とＰ型不純物が交わる箇所がＰＮ接合部となる。

ここで、図６（ａ）の深さＡとは、図３の線分ＡＡ’とＥＥ’が交わる箇所であり、深さＢとは、図３の線分ＢＢ’とＥＥ’が交わる箇所である。

また、図６（ａ）のＰ型不純物濃度分布３１及び３２は、Ｐ型不純物濃度の違いを表しており、ピーク濃度が低い方をＰ型不純物濃度分布３１、ピーク濃度が高い方をＰ型不純物濃度分布３２で表す。

ここで、Ｐ型不純物濃度分布３２は、図３のＰ型半導体領域１０４とＰ型半導体領域１０３が同一の不純物濃度である場合を示している。一方、Ｐ型不純物濃度分布３１は、特許文献１の図１０の構造のように、信号電荷の流路となる領域のＰ型不純物濃度が、周囲のＰ型不純物濃度よりも低い場合を示す。

図６（ｂ）は、図６（ａ）と同じ深さを横軸にとった場合の電界強度分布である。

図６（ｂ）の電界強度分布４１は、図６（ａ）のＰ型不純物濃度分布が３１の場合のものを示し、電界強度分布４２は、図６（ａ）のＰ型不純物濃度分布が３２の場合のものを示す。

図６（ａ）のＰ型不純物濃度分布３１の場合、Ｐ型不純物濃度分布３２の場合よりもＰＮ接合の低ドープ側濃度が低いため、アバランシェ増倍に必要な強電界を得るためには、印加電圧を高めに設定する必要がある。印加電圧を高くすると、図６（ｂ）の電界強度分布４１に示すにように、局所的な強電界領域が形成され、ノイズ悪化の要因となる。

一方、Ｐ型不純物濃度分布が３２の場合、Ｐ型不純物濃度分布３１の場合よりもＰＮ接合の低ドープ側濃度が高いため、アバランシェ増倍に必要な強電界を得るための印加電圧は、前述の場合よりも低くすることができる。印加電圧を低くすると、図６（ｂ）の電界強度分布４２のようになり、電界強度分布４１の場合と比較して局所的な強電界領域が形成されにくいため、ノイズを抑制することができる。

次に、図７を用いて、図３に示したアバランシェダイオードの製造方法を説明する。特に順番に関して説明のない工程に関しては、適宜順序を入れ替えてもよい。また、図７にて説明を省略する工程に関しては、公知の製造方法を適用することが可能である。

図７（ａ）に示すように、半導体基板１００の第１面に対する法線方向から、Ｐ型半導体領域２０１となる領域に不純物（たとえばボロン）をイオン注入する。これにより、半導体基板１００の第１面に対して深い位置にＰ型半導体領域２０１が形成される。

次に、図７（ｂ）に示すように、半導体基板１００の第１面に対して法線方向から不純物（たとえばボロン）をイオン注入する。これにより、Ｐ型半導体領域２０２をＰ型半導体領域２０１よりも浅い位置に形成する。このとき、Ｐ型半導体領域２０２とＰ型半導体領域２０１の一部が接続するようにＰ型半導体絵領域２０２を形成する。また、Ｐ型半導体領域２０１の不純物濃度がＰ型半導体領域２０２の不純物濃度よりも高くなるようにＰ型半導体領域２０２を形成する。

次に、図７（ｃ）に示すように、半導体基板１００の第１面に対して法線方向から、不純物（たとえばリン、ヒ素）をイオン注入してＮ型半導体領域１０５を形成する。また、半導体基板１００の第１面に対して法線方向から、不純物（たとえばボロン）をイオン注入してＰ型半導体領域１０４、１０３を形成する。このとき、Ｎ型半導体領域１０５はＰ型半導体領域１０３、１０４よりも深い位置に形成する。また、Ｐ型半導体領域１０３と１０４は、同一深さ、且つ同一不純物濃度で形成するため、同一フォトマスクパターンで形成することが可能である。

次に、図７（ｄ）に示すように、半導体基板１００の第１面に対して法線方向から、Ｐ型のイオン注入を行い、Ｐ型半導体領域２０３を形成する。このとき、Ｐ型半導体領域２０３はＰ型半導体領域２０２よりも浅い位置に、且つその一部が接続するように形成する。

次に、図７（ｅ）に示すように、半導体基板１００の第１面に対して法線方向から、Ｎ型のイオン注入を行い、Ｎ型半導体領域１０１、１０２を形成する。このとき、Ｎ型半導体領域１０１はＰ型半導体領域１０３よりも浅い位置に、Ｎ型半導体領域１０２はＰ型半導体領域１０４よりも浅い位置に形成する。

次に、図７（ｆ）に示すように、コンタクトプラグ３０１をＮ型半導体領域１０１に接するように、コンタクトプラグ３０２をＰ型半導体領域２０３に接するように、それぞれ配置する。アバランシェ増倍により検出された信号電荷はコンタクトプラグ３０１を通じて、フォトンカウンティング処理回路へと受け渡される。

本実施例の光検出装置は、Ｐ型半導体領域１０３と１０４が同一深さ、且つ同一不純物濃度としている。本実施例におけるアバランシェ増倍は、Ｎ型半導体領域１０１とＰ型半導体領域１０４の間の電圧差によって生じる。仮に、特許文献１の図１０の構造のように、Ｐ型半導体領域１０３の濃度がＰ型半導体領域１０４の濃度よりも低い場合、Ｎ型半導体領域１０１とＰ型半導体領域１０４の相対的な位置が製造誤差等によってずれることが考えられる。この場合、Ｎ型半導体領域１０１とＰ型半導体領域１０４の間の電圧差が変化するため、アバランシェ増倍が弱まったり、あるいは強まったりする。この結果、画素５００の信号の精度が低下することとなる。

しかし、本実施形態のように、Ｐ型半導体領域１０３、１０４が同一深さ、且つ同一不純物濃度である場合、Ｎ型半導体領域１０１に対する相対的な位置ずれは生じにくい。よって、Ｎ型半導体領域１０１と、Ｐ型半導体領域１０３、１０４との間の電圧差は変動しにくいことから、本実施例の光検出装置は、画素５００の信号精度の低下を抑制することができる効果を有する。

なお、本実施例で述べた光検出装置は、第１面から光が入射する表面照射型、第２面から光が入射する裏面照射型のどちらにも適用することができる。

（実施例２）
本実施例では、各実施例の光検出装置１０１０を用いた光検出システムの一例を説明する。図８を用いて光検出システムの一例である不可視光検出システムおよびＰＥＴ等の医療診断システムについて説明する。

なお、本実施例の画素５００は、図２のカウンタ回路６０９の代わりにＴＤＣとメモリを有する。ここでは、ＴＤＣをＴＤＣ２０４とし、メモリをメモリ２０５として説明する。

図８は、不可視光検出システムの構成を説明するブロック図である。不可視光検出システムは、波長変換部１２０１、データ処理部１２０７を有し、光検出装置１０１０を複数有する。

照射物１２００は、不可視光となる波長帯の光を照射する。波長変換部１２０１は、照射物１２００から照射された不可視光となる波長帯の光を受光し、可視光を照射する。

波長変換部１２０１から照射された可視光が入射された光電変換部６０１は光電変換し、クエンチ素子６０２、波形整形部６０３、ＴＤＣ２０４を介して、光検出装置１０１０は光電変換した電荷に基づく信号に基づくデジタル信号をメモリ２０５に保持する。複数の光検出装置１０１０は、一つの装置として形成されていてもよいし複数の装置が配列することで形成されてもよい。

複数の光検出装置１０１０のメモリ２０５で保持された複数のデジタル信号は、データ処理部１２０７によって信号処理が行われる。ここでは、信号処理手段として複数のデジタル信号から得られる複数の画像の合成処理を行う。

次に不可視光検出システムの具体的な例としてＰＥＴ等の医療診断システムの構成について説明する。

照射物１２００である被験者は、生体内から放射線対を放出する。波長変換部１２０１は、シンチレータを構成し、シンチレータは、被験者から放出された放射線対が入射すると可視光を照射する。

シンチレータから照射された可視光が入射された光電変換部６０１は光電変換し、クエンチ素子６０２、波形整形部６０３、ＴＤＣ２０４を介して、光検出装置１０１０は光電変換した電荷に基づく信号に基づくデジタル信号をメモリ２０５に保持する。つまり、光検出装置１０１０は、被験者から放出された放射線対の到達時間を検出するために配され、シンチレータから照射された可視光を検出し、デジタル信号をメモリ２０５に保持する。

複数の光検出装置１０１０のメモリ２０５で保持されたデジタル信号は、データ処理部１２０７において信号処理される。ここでは、信号処理手段として複数のデジタル信号から得られる複数の画像を用いて画像再構成などの合成処理を行い、被験者の生体内の画像の形成を行う。

（実施例３）
本実施例では、各実施例の光検出装置１０１０を用いた光検出システムの一例を説明する。

図９では、光検出システムの一例である距離検出システムついて説明する。なお、本実施例の画素５００は、図２のカウンタ回路６０９の代わりに実施例１で述べたＴＤＣとメモリを有する。ここでは、ＴＤＣをカウンタ回路６０９の代わりにＴＤＣ２０４とし、メモリをメモリ２０５として説明する。

図９を用いて、本実施例の距離検出システムのブロック図の一例を説明する。距離検出システムは、光源制御部１３０１、発光部１３０２、光学部材１３０３、光検出装置１０１０、距離算出部１３０９を有している。

光源制御部１３０１は発光部１３０２の駆動を制御する。発光部１３０２は、光源制御部１３０１から信号を受けた際に、撮影方向に対して短パルス（列）の光を照射する。

発光部１３０２から照射された光は、被写体１３０４に反射する。反射光は光学部材１３０３を通して、光検出装置１０１０の光電変換部６０１で受光し、光電変換された電荷に基づく信号が波形整形部６０３を介してＴＤＣ２０４に入力される。

ＴＤＣ２０４は、光源制御部１３０１から得られる信号と、波形整形部６０３から入力された信号とを比較する。そして、発光部１３０２がパルス光を発光してから被写体１３０４を反射した反射光を受光するまでの時間を高精度にデジタル変換する。ＴＤＣ２０４から出力されたデジタル信号は、メモリ２０５に保持される。

距離算出部１３０９は、メモリ２０５に保持された複数回測定分のデジタル信号を元に、光検出装置から被写体までの距離を算出する。この距離検出システムは例えば車載に適用することができる。

次に、図２のカウンタ回路６０９を用いた場合の光検出システムの一例を図１０に示す。図１０では、光検出システムの一例である車載カメラに関する光検出システムについて説明する。

光検出システム１０００は、本発明に係る測距画素および撮像画素を含む光検出システムである。光検出システム１０００は、光検出装置１０１０により取得した複数のデジタル信号に対し、画像処理を行う画像処理部５０３０を有する。さらに、光検出システム１０００は、画像処理部５０３０により取得した複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部５０４０を有する。

また、光検出システム１０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部１０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１０６０と、を有する。ここで、視差算出部５０４０や距離計測部１０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。

衝突判定部１０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などによって実現されてもよい。さらに、これらの組合せによって実現されてもよい。

光検出システム１０００は車両情報取得装置１３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光検出システム１０００は、衝突判定部１０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ１４１０と接続されている。

また、光検出システム１０００は、衝突判定部１０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置１４２０とも接続されている。例えば、衝突判定部１０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ１４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施例では車両の周囲、例えば前方または後方を光検出システム１０００で撮像する。図１０（Ｂ）に、車両前方を撮像する場合の光検出システムを示した。また、上記では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光検出システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

１００ 半導体基板
１０１ Ｎ型不純物領域
１０２ Ｎ型不純物領域
１０３ Ｐ型不純物領域
１０４ Ｐ型不純物領域
１０５ Ｎ型不純物領域
２０１ Ｐ型不純物領域
２０４ 分離部

Claims (9)

1. 第１面と、前記第１面と対向する第２面とを有する半導体基板と、
   アバランシェダイオードを含む画素が、前記半導体基板に複数配された画素部と、を有する光検出装置であって、
   前記アバランシェダイオードは、断面視において、
   第１の深さに配された第１導電型の第１半導体領域と、
   前記第１の深さよりも前記第１面に対して深い第２の深さに配され、前記第１半導体領域との間でアバランシェ増倍領域を構成する第２導電型の第２半導体領域と、
   前記第２の深さよりも前記第１面に対して深い第３の深さに配され、前記第２半導体領域と接する第３半導体領域と、
   前記第１の深さから前記第３の深さに渡って各々延在する、第１分離部と第２分離部とを有し、
   前記第２半導体領域は、前記第１分離部から前記第２分離部に渡って延在し、
   前記アバランシェダイオードは、平面視において、
   前記第１半導体領域の面積は、前記第２半導体領域の面積よりも小さく、
   前記第１半導体領域、前記第２半導体領域、前記第３半導体領域の各々は、重なる部分を有することを特徴とする光検出装置。
2. 前記第３半導体領域が、前記第１導電型であることを特徴とする請求項１に記載の光検出装置。
3. 前記第１分離部、前記第２分離部の各々が、前記第２導電型の半導体領域であることを特徴とする請求項１または２に記載の光検出装置。
4. 前記第１分離部と前記第２分離部は、所定の電位が供給されるコンタクトプラグに接続されることを特徴とする請求項３に記載の光検出装置。
5. 前記第１の深さにおいて、前記第１半導体領域と前記第１分離部とに接するとともに、前記第１導電型であって、前記第１半導体領域よりも不純物濃度が低い半導体領域をさらに有することを特徴とする請求項１～４のいずれか１項に記載の光検出装置。
6. 前記第１の深さにおいて、前記第１半導体領域と前記第２分離部とに接するとともに、前記第１導電型であって、前記第１半導体領域よりも不純物濃度が低い半導体領域をさらに有することを特徴とする請求項５に記載の光検出装置。
7. 請求項１～６のいずれか１項に記載の光検出装置を有する光検出システムであって、
   第１波長帯の光を前記第１波長帯と異なる第２波長帯の光に変換する波長変換部と、
   前記光検出装置に保持された複数のデジタル信号から得られる複数の画像の合成処理を行う信号処理手段と、を有し、
   前記波長変換部から出力された前記第２波長帯の光が前記光検出装置に入射するように構成されていることを特徴とする光検出システム。
8. 請求項１～６のいずれか１項に記載の光検出装置を有する光検出システムであって、
   前記光検出装置によって検出される光を発光する発光部と、
   前記光検出装置に保持されたデジタル信号を用いて距離算出を行う距離算出手段と、を有することを特徴とする光検出システム。
9. 移動体であって、
   請求項１～６のいずれか１項に記載の光検出装置と、
   前記光検出装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
   前記距離情報に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。

Images