JP7183551B2

JP7183551B2 - 半導体装置

Info

Publication number: JP7183551B2
Application number: JP2018047464A
Authority: JP
Inventors: 聖一 ▲高▼橋
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2018-03-15
Filing date: 2018-03-15
Publication date: 2022-12-06
Anticipated expiration: 2038-03-15
Also published as: CN110277352A; JP2019161083A; US11107776B2; US20190287926A1

Description

本発明は、半導体装置に関する。

半導体装置は、複数の電力用半導体素子を含み、例えば、インバータ装置の電力変換素子として利用されている。電力用半導体素子としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＷＤ（Free Wheeling Diode）等がある。また、電力用半導体素子として、ＩＧＢＴとＦＷＤとを一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ、逆バイアスに対しても十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等がある。

このような電力用の半導体装置は、半導体素子がセラミック回路基板にはんだを介して接合されて、半導体素子は接続端子であるリードフレームの一端部と電気的に接続されている。さらに、半導体装置は、半導体素子及びセラミック回路基板がケース内に収納されている。ケースには、リードフレームの一端部がケースの内側に位置されて、他端部が外部に延出するようにインサート成形されている（例えば、特許文献１，２参照）。

特開２０１１－０１４７３９号公報特開２００４－１３４６２４号公報

しかし、このようにケースにインサート成形された接続端子は、成形時の硬化収縮や、運転時の熱サイクル等の熱変化に伴って、樹脂で構成されるケースとの膨張収縮に差が生じる。すると、膨張収縮の差に起因した応力が、ケース内の弱点部に集中し、クラックの発生、伸展を生じさせてしまうおそれがある。なお、ケース内の弱点部とは、ケース内の応力が増大し、また、応力の集中を引き起こしやすい微小なクラック、傷、または、角部等の部分である。ケース内でクラックが発生し、また、伸展してしまうと、半導体装置の信頼性の低下につながってしまう。

本発明はこのような点に鑑みてなされたものであり、ケースにおけるクラックの発生、伸展を防止して、信頼性の低下が抑制された半導体装置を提供することを目的とする。

本発明の一観点によれば、半導体素子と、前記半導体素子と電気的に接続される接続端子と、前記半導体素子を収納する開口領域を囲い前記接続端子の一部を埋設する枠部と、前記枠部から前記開口領域側に突出した端子配置部とを備えるケースと、を有し、前記接続端子は、前記枠部から前記開口領域に延出し、前記半導体素子と電気的に接続されるおもて面が前記開口領域に表出されて、裏面が前記端子配置部と固着されている、内部端子部を備え、前記内部端子部は、前記裏面に複数の微細凹凸が形成された粗面化領域が形成され、前記粗面化領域に複数の微細穴が形成されている、半導体装置を提供する。
また、半導体素子と、前記半導体素子と電気的に接続される接続端子と、前記半導体素子が設けられる放熱板と、前記放熱板に設けられ、前記半導体素子を収納する開口領域を囲い前記接続端子の一部を埋設する枠部と、前記枠部から前記開口領域側に突出し、前記放熱板と裏側との間に隙間が設けられた端子配置部とを備えるケースと、を有し、前記接続端子は、前記枠部から前記開口領域に延出し、前記半導体素子と電気的に接続されるおもて面が前記開口領域に表出されて、裏面が前記端子配置部と固着されている、内部端子部を備え、前記端子配置部の配置おもて面は前記内部端子部の前記おもて面が表出され、前記端子配置部の前記配置おもて面の反対側の配置裏面は前記配置おもて面に対して平行を成し、前記内部端子部の前記開口領域側の第１先端部が、前記端子配置部から前記開口領域側に表出して、前記端子配置部の前記開口領域側の第２先端部よりも前記開口領域側に突出し、前記第１先端部の両側部が前記第２先端部に揃っており、前記第１先端部の中央部が前記第２先端部よりも前記開口領域に突出して、前記内部端子部に段差が構成されている、半導体装置を提供する。

また、前記複数の微細凹凸の算術平均粗さは０．１μｍ以上、１０００μｍ以下である。

また、前記複数の微細穴の直径の平均は２０ｎｍ以上、１０００ｎｍ以下であり、前記内部端子部は、前記おもて面及び前記裏面に垂直であり、前記端子配置部に埋設されている、一対の側面を備え、前記一対の側面に前記粗面化領域が形成されている。

また、前記接続端子は、銅、アルミニウム、ニッケル、鉄、または少なくともこれらの一種を含む合金により構成されて、前記ケースは、ポリフェニレンサルファイド、ポリブチレンテレフタレート樹脂、ポリフタルアミド樹脂またはナイロン樹脂により構成されている。

また、前記内部端子部の前記開口領域側の第１先端部が、前記端子配置部から前記開口領域側に表出していて、前記第１先端部が、前記端子配置部の前記開口領域側の第２先端部よりも前記開口領域側に突出している。

また、前記第１先端部の両側部が前記第２先端部に揃っており、前記第１先端部の中央部が前記第２先端部よりも前記開口領域に突出して、前記内部端子部に段差が構成されている。

上記構成の半導体装置は、ケースにおけるクラックの発生、伸展を防止することができる。これにより、半導体装置の信頼性の低下を抑制することができる。

第１の実施の形態における半導体装置の一例を示す要部断面図である。第１の実施の形態における半導体装置の一例を示す要部平面図である。第１の実施の形態における半導体装置のケースの内壁部を示す断面図である。第１の実施の形態における半導体装置の接続端子の要部拡大図である。第１の実施の形態における半導体装置の接続端子がインサート成形されたケースのモデルを示す図である。第１の実施の形態における半導体装置の接続端子がインサート形成されたケースの応力分布を示す図である。参考例１における接続端子がインサート成形されたケースのモデルを示す図である。参考例１における接続端子がインサート成形されたケースのモデルの応力分布を示す図である。参考例２における接続端子がインサート成形されたケースのモデルを示す図である。参考例２における接続端子がインサート成形されたケースのモデルの応力分布を示す図である。参考例３における接続端子がインサート成形されたケースのモデルを示す図である。参考例３における接続端子がインサート成形されたケースのモデルの応力分布を示す図である。接続端子がインサート成形されたケース内のクラック起点先端部の応力を示すグラフである。第２の実施の形態における半導体装置の一例を示す要部断面図である。第２の実施の形態における半導体装置の接続端子の要部拡大図である。参考例４における接続端子がインサート成形されたケースを説明するための図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

［第１の実施の形態］
第１の実施の形態の半導体装置について、図１～図４を用いて説明する。図１は、第１の実施の形態における半導体装置の一例を示す要部断面図であり、図２は、第１の実施の形態における半導体装置の一例を示す要部平面図である。また、図３は、第１の実施の形態における半導体装置のケースの内壁部を示す断面図であり、図４は、第１の実施の形態における半導体装置の接続端子の要部拡大図である。

なお、図１は、図２の一点鎖線Ｙ－Ｙにおける要部断面図を、図３は、図１及び図２の一点鎖線Ｘ－Ｘにおける要部断面図をそれぞれ表している。また、図４（Ａ）は図３の後述する内部端子部１５ａ近傍の拡大斜視図を、図４（Ｂ）は内部端子部１５ａの裏面１５ａ１に形成された粗面化領域１５ｄの拡大模式図をそれぞれ表している。

半導体装置１０は、図１に示されるように、半導体素子１１と、半導体素子１１がおもて面に接合されたセラミック回路基板１２と、セラミック回路基板１２の裏面に接合された放熱板１３と、接続端子１５と、を有している。また、半導体装置１０は、これらの構成がケース１４内に収納されて封止樹脂１８により封止されて構成されている。但し、図２～図４では、封止樹脂１８の記載を省略しており、図３及び図４では、ボンディングワイヤ１６の記載を省略している。

半導体素子１１は、シリコンまたは炭化シリコンから構成される、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体素子１１は、例えば、裏面にドレイン電極（または、コレクタ電極）を、おもて面に、ゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。

また、半導体素子１１は、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ等のダイオードを含んでいる。このような半導体素子１１は、裏面にカソード電極を、おもて面にアノード電極をそれぞれ備えている。なお、図１に示すセラミック回路基板１２上の半導体素子１１の個数（１個）は一例であって、この場合に限らずに、適宜設計により個数を定めることができる。

セラミック回路基板１２は、絶縁板１２ａと絶縁板１２ａのおもて面に形成された導電パターン１２ｂと絶縁板１２ａの裏面に形成された金属板１２ｃとを有している。

絶縁板１２ａは、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の熱伝導性が高いセラミックスにより構成されている。絶縁板１２ａの厚さは、好ましくは、０．２ｍｍ以上、１．５ｍｍ以下であり、より好ましくは、０．２５ｍｍ以上、１．０ｍｍ以下である。

導電パターン１２ｂは、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの一種を含む合金等により構成されている。導電パターン１２ｂの厚さは、好ましくは、０．１ｍｍ以上、１．０ｍｍ以下であり、より好ましくは、０．１２５ｍｍ以上、０．６ｍｍ以下である。

このような導電パターン１２ｂ上に、半導体素子１１がはんだ１７ａを介してそれぞれ接合されている。なお、このような導電パターン１２ｂ上には、半導体素子１１の他に、サーミスタやコンデンサ等の電子部品、ボンディングワイヤ、リードフレームや接続端子等の配線部材を、適宜配置することができる。なお、図１では、導電パターン１２ｂと、後述する接続端子１５の他端部とがボンディングワイヤ１６により電気的に接続されている場合を示している。これにより、半導体素子１１の裏面の主電極が、導電パターン１２ｂ及びボンディングワイヤ１６を経由して、接続端子１５と電気的に接続される。また、導電パターン１２ｂと接続端子１５との電気的な接続は、ボンディングワイヤ１６に限らずに、別のリードフレームを用いてもよい。または、接続端子１５の他端部を延伸して直接導電パターン１２ｂに接続することも可能である。

また、導電パターン１２ｂは、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、銀、白金、パラジウム、または、少なくともこれらの一種を含む合金等である。なお、図１～図３に示す導電パターン１２ｂも個数、配置位置並びに形状は一例であって、この場合に限らずに、適宜設計により個数、配置位置並びに形状を定めることができる。

金属板１２ｃは、熱伝導性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金等の金属により構成されている。金属板１２ｃの厚さは、好ましくは、０．１ｍｍ以上、１．０ｍｍ以下であり、より好ましくは、０．１２５ｍｍ以上、０．６ｍｍ以下である。

このような構成を有するセラミック回路基板１２として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Blazed）基板を用いることができる。セラミック回路基板１２は、半導体素子１１で発生した熱を導電パターン１２ｂ、絶縁板１２ａ及び金属板１２ｃを介して、放熱板１３側に伝導させることができる。なお、絶縁板１２ａは平面視で、例えば、矩形状を成している。また、金属板１２ｃは平面視で、絶縁板１２ａよりも面積が小さな矩形状を成している。したがって、セラミック回路基板１２は、例えば、矩形状を成している。

また、図１～図３に示すセラミック回路基板１２も個数、配置位置並びに形状は一例であって、この場合に限らずに、適宜設計により個数、配置位置並びに形状を定めることができる。

放熱板１３は、図１に示されるように、そのおもて面にセラミック回路基板１２がはんだ１７ｂを介して配置されている。このような放熱板１３は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。あるいは、アルミニウムと炭化シリコンからなる複合材、マグネシウムと炭化シリコンとからなる複合材により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板１３の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。

なお、この放熱板１３の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して接合させ、または、サーマルペースト等を介して機械的に取り付けることで放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、複数のフィンから構成されるヒートシンク、または、水冷による冷却装置等を適用することができる。また、放熱板１３は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。また、セラミック回路基板１２の裏面には、上記の放熱板１３に代わって、上記の冷却器をはんだ１７ｂを介して、接合してもよい。

なお、上記の半導体装置１０で利用されているはんだ１７ａ，１７ｂは、例えば、錫－銀－銅からなる合金、錫－亜鉛－ビスマスからなる合金、錫－銅からなる合金、錫－銀－インジウム－ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする鉛フリーはんだにより構成される。さらに、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。

ケース１４は、枠部１４ａと端子配置部１４ｃとを有している。枠部１４ａは、中央部が開口された平面視で長方形状の開口領域１４ａ１を取り囲み、開口領域１４ａ１に面する内壁部１４ｂを備える。なお、第１の実施の形態では、枠部１４ａの一部のみを図示している。端子配置部１４ｃは、枠部１４ａの内壁部１４ｂから開口領域１４ａ１側に突出して構成されている。

このようなケース１４は、枠部１４ａに対して開口領域１４ａ１の裏側から半導体素子１１及びセラミック回路基板１２が配置された放熱板１３が、接着剤（図示を省略）を用いて取り付けられている。そうすることで、半導体素子１１及びセラミック回路基板１２が、開口領域１４ａ１に収納される。なお、図１に示されるように、ケース１４の端子配置部１４ｃの裏面１４ｃ２と放熱板１３との間には、封止樹脂１８が配置されていてよい。こうすることで、接続端子１５と放熱板１３との間の絶縁距離が相対的に長くなるため、必要な絶縁性をコンパクトに確保する観点から好ましい。

また、このようなケース１４は、後述するように、粗面化処理が施された接続端子１５の内部端子部１５ａに接合可能な樹脂により一体的に構成されている。当該樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリフタルアミド（ＰＰＡ）樹脂、ナイロン樹脂（ＰＡ６，ＰＡ６６）等がある。さらに、ガラス繊維や、フィラー等の充填剤を含んでよい。フィラーとしては、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムが絶縁性の点から好ましい。

接続端子１５は、上記のケース１４の枠部１４ａにインサート成形により取り付けられている。このような接続端子１５は、内部端子部１５ａと連係部１５ｂと外部端子部１５ｃとが一体的に接続されて構成されている。

また、接続端子１５は、ケース１４の枠部１４ａに対して、外部端子部１５ｃを枠部１４ａの上面１４ｅから外部に延出し、連係部１５ｂを埋設している。さらに、接続端子１５の内部端子部１５ａは、ケース１４の枠部１４ａに対して、内壁部１４ｂから開口領域１４ａ１側に突出して構成されている。また、接続端子１５の内部端子部１５ａは、端子配置部１４ｃに対して埋設されており、少なくとも裏面１５ａ１が端子配置部１４ｃに固着されて、少なくともおもて面１５ａ２の一部が開口領域１４ａ１に表出されている。

このような接続端子１５は、銅、アルミニウム、ニッケル、鉄、または、少なくともこれらの一種を含む合金を適用することができる。

内部端子部１５ａは、例えば、平板形状を成しており、開口領域１４ａ１側の先端部分のおもて面が端子配置部１４ｃで表出して、残りの部分は枠部１４ａ内に埋設されている。すなわち、内部端子部１５ａは、図４（Ａ）に示されるように、端子配置部１４ｃの端子領域１４ｃ１上に設けられている。内部端子部１５ａは、端子配置部１４ｃのおもて面１４ｃ３において、おもて面１５ａ２のみが表出されて、内部端子部１５ａの裏面１５ａ１及び一対の側面１５ａ３，１５ａ４はそれぞれ端子配置部１４ｃに埋設されている。なお、内部端子部１５ａの第１先端部１５ａ５は、端子配置部１４ｃの第２先端部１４ｃ５に揃っている。

内部端子部１５ａのおもて面１５ａ２は、半導体素子１１と電気的に接続される。なお、図１では、内部端子部１５ａのおもて面１５ａ２の表出部とセラミック回路基板１２の導電パターン１２ｂとがボンディングワイヤ１６により電気的に接続され、導電パターン１２ｂを介して半導体素子１１と電気的に接続されている。また、図３及び図４では、内部端子部１５ａのおもて面１５ａ２は、端子配置部１４ｃのおもて面１４ｃ３と同じ高さである。但し、内部端子部１５ａのおもて面１５ａ２は、端子配置部１４ｃのおもて面１４ｃ３よりも上位または下位に位置してもよい。

また、内部端子部１５ａの裏面１５ａ１は、粗面化領域１５ｄが形成されている。図４（Ｂ）に示されるように、粗面化領域１５ｄには、複数の微細凹凸が形成されている。例えば、粗面化領域１５ｄには、複数の微細穴が重なって形成されている。なお、この粗面化領域１５ｄの詳細については後述する。

連係部１５ｂは、内部端子部１５ａの後端部分に一体的に接続されて、枠部１４ａ内を内壁部１４ｂと平行に立ち上がり、枠部１４ａの上面１４ｅから突出している。

外部端子部１５ｃは、連係部１５ｂに一体的に接続されて、枠部１４ａの上面１４ｅに沿って延出している。このような外部端子部１５ｃは、外部電源（図示を省略）等に接続される。

また、封止樹脂１８は、既述の通り、枠部１４ａの開口領域１４ａ１に充填されて、放熱板１３上のセラミック回路基板１２、半導体素子１１、ボンディングワイヤ１６及び接続端子１５の内部端子部１５ａを封止する。このような封止樹脂１８は、エポキシ樹脂、フェノール樹脂、シリコン樹脂、マレイミド樹脂等の熱硬化性樹脂からなる。さらに、フィラーとして酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填材を含んでいてもよい。

ここで、接続端子１５を備えるケース１４の製造について説明する。

まず、内部端子部１５ａの裏面１５ａ１に粗面化領域１５ｄが形成されていない接続端子１５を用意する。このような接続端子１５において、少なくとも内部端子部１５ａの裏面１５ａ１に粗面化処理を行って、複数の微細凹凸を形成する。こうすることで、内部端子部１５ａの裏面１５ａ１に、粗面化領域１５ｄが形成される。粗面化領域１５ｄは、算術平均粗さＲａが、好ましくは０．１μｍ以上、１０００μｍ以下である。さらに好ましくは０．２μｍ以上、５００μｍ以下である。粗面化領域１５ｄでは、算術平均粗さＲａが大きすぎると、凹部に樹脂の未充填部が生じ、接合性悪化の要因となる。一方、算術平均粗さＲａが小さすぎると、ケース１４を構成する樹脂に対してアンカー効果として機能せず、ケース１４と固着できない。また、接続端子１５において、少なくとも内部端子部１５ａのおもて面１５ａ２は、粗面化処理が行われていない。おもて面１５ａ２は、算術平均粗さＲａが０．１μｍ未満であることが好ましい。おもて面１５ａ２において、算術平均粗さＲａが大きすぎると、導電パターン１２ｂと電気的な接続を行うボンディングワイヤ１６等の配線部材との接合性が低下し、短絡を引き起こす要因となる。なお、算術平均粗さＲａは、レーザ顕微鏡、原子間力顕微鏡等で測定することができる。

粗面化処理の一例として、ナノレベルの複数のディンプル（微細穴）を形成するケミカルエッチング処理がある。例えば、内部端子部１５ａの裏面１５ａ１をアルカリ液に浸漬し（脱脂処理）、酸液に浸漬する（中和処理）。そして、エッチング液に浸漬することで、裏面１５ａ１の表面には直径の平均が２０ｎｍ以上、１０００ｎｍ以下の微細穴が複数形成される。その後、このような接続端子１５の内部端子部１５ａの裏面１５ａ１を水洗して、乾燥機により乾燥する。このようにして接続端子１５の内部端子部１５ａの裏面１５ａ１に粗面化領域１５ｄが形成される。なお、このような粗面化処理は一例であって、接続端子１５の内部端子部１５ａの裏面１５ａ１に微細凹凸が複数形成されるのであれば、別の処理、別の方法であってもよい。例えば、レーザ加工、ブラスト加工、溶射、切削、研磨加工、プレス加工等を適用することができる。

そして、インサート成形により、接続端子１５の一部を埋設したケース１４を形成する。例えば、所定の金型（図示を省略）に、このような接続端子１５をセットする。接続端子１５をセットされた金型を所定の温度に加熱して、金型内にポリフェニレンサルファイド、ポリブチレンテレフタレート樹脂、または、ポリフタルアミド樹脂、ナイロン樹脂等の樹脂を流し込んで、流し込んだ樹脂を固化させる。

金型を取り外すと、接続端子１５を備えるケース１４が形成される。

このようにしてケース１４内に接続端子１５が形成されると、ケース１４を構成する樹脂が接続端子１５の内部端子部１５ａの裏面１５ａ１の粗面化領域１５ｄの微細凹凸に隙間なく侵入する。すると、このような微細凹凸が樹脂に対してアンカー効果として機能して、接続端子１５の内部端子部１５ａは粗面化領域１５ｄでケース１４の端子配置部１４ｃの端子領域１４ｃ１に強固に固着する。

次に、このようなケース１４の接続端子１５の内部端子部１５ａ付近の応力の解析結果について説明する。

まず、このような解析対象となる半導体装置１０のモデルについて図５を用いて説明する。図５は、第１の実施の形態における半導体装置の接続端子がインサート成形されたケースのモデルを示す図である。なお、図５（Ａ）は、モデル１０ａの断面を、図５（Ｂ）は、モデル１０ａ（図５（Ａ）中の破線の円形内）に生成されたクラック起点１４ｃ４の一例をそれぞれ表している。

図５（Ａ）に示すモデル１０ａは、半導体装置１０のケース１４の端子配置部１４ｃにインサート形成された接続端子１５の内部端子部１５ａの近傍を模して形成されたものである。したがって、半導体装置１０と同じ構成には同じ符号を付しており、それらの説明については省略する。

また、モデル１０ａのケース１４の端子配置部１４ｃの端子領域１４ｃ１（例えば、図５（Ａ）中の破線の円形内）には、図５（Ｂ）に示されるように、クラック起点１４ｃ４が生成されているとする。なお、このようなクラック起点１４ｃ４は、例えば、高さＨが１５μｍ程度、直径Ｗが２．５μｍ程度であるとする。

既述の通り、金型に樹脂を流し込んで形成されるケース１４では、金型の複数の注入口から注入した樹脂が金型内で合流して融着した部分に細い線のウェルドラインと呼ばれる脆弱部分が生成されてしまう。このウェルドラインは、外観不良、応力集中による強度及び靭性低下等の原因となる場合がある。ケース１４において、端子配置部１４ｃにウェルドラインが生成してしまうと、クラック、傷等の弱点部が発生しやすい。そこで、このような場合を考慮して、モデル１０ａでは、上記のようなクラック起点１４ｃ４を含ませている。

このようなモデル１０ａに対して、熱サイクル試験を行った場合のケース１４（端子配置部１４ｃ）に生じる応力及び形状変化の解析を行った。具体的には、モデル１０ａに対して、＋１７５℃から－５０℃に冷却した時に相当する－２２５℃の温度変化を与えた後のケース１４の応力の解析を行った。

この際の解析結果について、図６を用いて説明する。図６は、第１の実施の形態における半導体装置の接続端子がインサート形成されたケースの応力分布を示す図である。なお、図６では、粗面化領域１５ｄ及びクラック起点１４ｃ４の記載は省略している。また、図６では応力の大きさごとに応力が及ぶ範囲を等値線（図６中の曲線群）で表している。

図６によれば、端子配置部１４ｃと内部端子部１５ａとの熱膨張係数の差により、内部端子部１５ａは、上に凸状に多少反っていることが分かる。しかしながら、端子配置部１４ｃの端子領域１４ｃ１と内部端子部１５ａの裏面１５ａ１との間は固着されている。このため、内部端子部１５ａは端子配置部１４ｃの変形に追随して変形しており、端子配置部１４ｃの端子領域１４ｃ１と内部端子部１５ａの裏面１５ａ１との間に隙間ができていない。

図６中の端子配置部１４ｃに示されている複数の等値線によれば、内部端子部１５ａに近いほど応力が大きく、内部端子部１５ａから離れるほど応力が低下していた。また、等値線の分布によれば、等値線が端子配置部１４ｃ全体に均等に分布していることが分かる。このことから、ケース１４の端子配置部１４ｃ全体に対して略均等に応力が生じており、一部に応力が集中していないことが考えられる。また、この際、クラック起点１４ｃ４の先端部には、最大で５５．６ＭＰａの応力が生じていることが分かった。

ここで、このような半導体装置１０に対する複数の参考例のモデルにおける応力について説明する。

まず、参考例１のモデルについて図７を用いて説明する。図７は、参考例１における接続端子がインサート成形されたケースのモデルを示す図である。なお、図７（Ａ）は、モデル２０の断面を、図７（Ｂ）は、モデル２０（図７（Ａ）中の破線の円形内）に生成されたクラック起点２２ａ１の一例をそれぞれ表している。

図７（Ａ）に示すモデル２０は、図５に示すモデル１０ａと同様に、端子配置部２２（ケース）と、端子配置部２２の端子領域２２ａに配置された接続端子の内部端子部２１とを有している。内部端子部２１は、その裏面２１ａ及び側面２１ｃ，２１ｄが端子配置部２２に埋設されており、そのおもて面２１ｂは、端子配置部２２のおもて面２２ｂと同じ高さである。

また、モデル２０は、図５に示すモデル１０ａと同様に、モデル２０のケースの端子配置部２２の端子領域２２ａ（例えば、図７（Ａ）中の破線の円形内）には、図７（Ｂ）に示されるように、クラック起点２２ａ１が生成されているとする。なお、このようなクラック起点２２ａ１も、高さＨが１５μｍ程度、直径Ｗが２．５μｍ程度であるとする。

すなわち、モデル２０は、図５に示したモデル１０ａにおいて粗面化領域１５ｄが形成されていない場合である。

このようなモデル２０に対しても、上記と同様の熱サイクル試験を行った場合のケースの端子配置部２２に生じる応力及び形状変化の解析を行った。

この際の解析結果について、図８を用いて説明する。図８は、参考例１における接続端子がインサート成形されたケースのモデルの応力分布を示す図である。なお、図８でもクラック起点２２ａ１の記載は省略している。また、図８では応力の大きさごとに応力が及ぶ範囲を等値線（図８中の曲線群）で表している。

図８によれば、端子配置部２２と内部端子部２１との熱膨張係数の差により、端子配置部２２の端子領域２２ａは、上に凸状に大きく反っていることが分かる。モデル２０の場合では、端子配置部２２の端子領域２２ａと内部端子部２１の裏面２１ａとの間は固着していない。このため、端子配置部２２の端子領域２２ａと内部端子部２１の裏面２１ａとの間に隙間が生じている。また、内部端子部２１の側面２１ｃ，２１ｄの両側にも隙間が生じている。

図８中の端子配置部２２に示されている複数の等値線によれば、内部端子部２１の裏面２１ａに近いほど応力が高く、内部端子部２１の裏面２１ａから図８中の下方ほど応力が低下していた。また、等値線の分布によれば、等値線は端子配置部２２の全体に均等に分布しておらず、内部端子部２１の裏面２１ａの両端の直下では歪んでいることが分かる。このことから、ケースの端子配置部２２に対して略均等に応力が生じておらず、応力が内部端子部２１の裏面２１ａの両端の直下に集中していることが考えられる。

また、この際、クラック起点２２ａ１の先端部には、最大で９１．１ＭＰａの応力が生じていることが分かった。

次に、参考例２のモデルについて図９を用いて説明する。図９は、参考例２における接続端子がインサート成形されたケースのモデルを示す図である。なお、図９でも、モデル２０と同様にモデル３０にクラック起点が生成されているが、その図示は省略している。

図９に示すモデル３０は、図７に示すモデル２０と同様に、内部端子部２１を有している。モデル３０は、内部端子部２１が端子配置部３２におもて面２１ｂを表出して埋設されている。但し、端子配置部３２は、内部端子部２１のおもて面２１ｂの左右両端を押圧部３２ｂ１，３２ｂ２により押圧可能な形状を成している。

また、モデル３０は、図示を省略しているものの、モデル２０と同様に、端子配置部３２の端子領域３２ａにクラック起点が形成されている。

すなわち、モデル３０は、図７に示したモデル２０において内部端子部２１のおもて面２１ｂの両端を押圧部３２ｂ１，３２ｂ２により押圧されている場合である。

このようなモデル３０に対しても、上記と同様の熱サイクル試験を行った場合のケースの端子配置部３２に生じる応力及び形状変化の解析を行った。

この際の解析結果について、図１０を用いて説明する。図１０は、参考例２における接続端子がインサート成形されたケースのモデルの応力分布を示す図である。なお、図１０でもクラック起点の記載は省略している。また、図１０でも応力の大きさごとに応力が及ぶ範囲を等値線（図１０中の曲線群）で表している。

図１０によれば、端子配置部３２と内部端子部２１との熱膨張係数の差により、内部端子部２１は、上に凸状に多少反っていることが分かる。モデル３０の場合では、端子配置部３２の端子領域３２ａと内部端子部２１の裏面２１ａとの間は固着されていない。端子配置部３２の押圧部３２ｂ１，３２ｂ２により内部端子部２１の反りが抑制されるものの、内部端子部２１の側面２１ｃ，２１ｄの両側に隙間が生じている。

図１０中の端子配置部３２に示されている複数の等値線によれば、内部端子部２１に近いほど応力が高く、内部端子部２１の裏面２１ａから図１０中の下方ほど応力が低下していた。また、等値線の分布によれば、等値線は端子配置部３２の全体に分布しているものの、内部端子部２１の側面２１ｃ，２１ｄの角部近傍、内部端子部２１の裏面２１ａの両端の直下では応力分布が歪んでいることが分かる。このことから、ケースの端子配置部３２に対して略均等に応力が生じておらず、応力が内部端子部２１の側面２１ｃ，２１ｄの角部近傍、及び、裏面２１ａの両端の直下に集中していることが考えられる。

また、この際、クラック起点の先端部には、最大で８７．１ＭＰａの応力が生じていることが分かった。

次に、参考例３のモデルについて図１１を用いて説明する。図１１は、参考例３における接続端子がインサート成形されたケースのモデルを示す図である。なお、図１１でも、モデル２０と同様にモデル４０にクラック起点が生成されているが、その図示は省略している。

図１１に示すモデル４０は、図７に示すモデル２０と同様に、内部端子部４１が端子配置部５２におもて面４１ｂを表出して埋設されている。内部端子部４１は、その裏面４１ａ及び側面４１ｃ，４１ｄが端子配置部５２に埋設されており、そのおもて面４１ｂは、端子配置部５２のおもて面５２ｂと同じ高さである。

但し、内部端子部４１のおもて面４１ｂの両側の角部４１ｃ１，４１ｄ１は曲面が形成されている。このため、端子配置部５２に埋設された内部端子部４１は角部４１ｃ１，４１ｄ１が端子配置部５２により押圧されている。

また、モデル４０は、図示を省略しているものの、モデル２０と同様に、端子配置部５２の端子領域５２ａにクラック起点が形成されている。

すなわち、モデル４０は、図７に示したモデル２０において内部端子部２１のおもて面２１ｂの両端を角部に曲面が形成されて端子配置部２２により押圧されている場合である。

このようなモデル４０に対しても、上記と同様の熱サイクル試験を行った場合のケースの端子配置部５２に生じる応力及び形状変化の解析を行った。

この際の解析結果について、図１２を用いて説明する。図１２は、参考例３における接続端子がインサート成形されたケースのモデルの応力分布を示す図である。なお、図１２でもクラック起点の記載は省略している。また、図１２でも応力の大きさごとに応力が及ぶ範囲を等値線（図１２中の曲線群）で表している。

図１２によれば、端子配置部５２と内部端子部４１との熱膨張係数の差により、端子配置部５２の端子領域５２ａは、上に凸状に反っていることが分かる。モデル４０の場合でも、端子配置部５２の端子領域５２ａと内部端子部４１の裏面４１ａとの間は固着されていない。端子配置部５２により内部端子部４１の角部４１ｃ１，４１ｄ１は押圧されて、内部端子部４１の反りが抑制されるものの、内部端子部４１の裏面４１ａの両側（側面４１ｃ，４１ｄ側）と共に、側面４１ｃ，４１ｄに隙間が生じている。

図１２中の端子配置部５２に示されている複数の等値線によれば、内部端子部４１に近いほど応力が高く、内部端子部４１の裏面４１ａから図１２中の下方ほど応力が低下していた。また、等値線の分布によれば、等値線は端子配置部５２の全体に分布してはいるものの、内部端子部４１の側面４１ｃ，４１ｄの角部近傍、内部端子部４１の裏面４１ａの両端の下方では応力分布が歪んでいることが分かる。このことから、ケースの端子配置部５２に対して略均等に応力が生じておらず、応力が内部端子部４１の側面４１ｃ，４１ｄの角部近傍、及び、裏面４１ａの両端の下方に集中していることが考えられる。

また、この際、クラック起点の先端部には、最大で９４．４ＭＰａの応力が生じていることが分かった。

次に、上記のモデル１０ａ，２０，３０，４０のクラック起点の先端部に生じた応力について図１３を用いて説明する。図１３は、接続端子がインサート成形されたケース内のクラック起点先端部の応力を示すグラフである。なお、図１３の横軸は各要素（第１の実施の形態（モデル１０ａ：図６）、参考例１（モデル２０：図８）、参考例２（モデル３０：図１０）、参考例３（モデル４０：図１２））を表している。また、図１３の縦軸はクラック起点の先端部に生じた応力を表している。

このグラフによれば、第１の実施の形態の半導体装置１０（モデル１０ａ）では、クラック起点の先端部に生じる応力が抑えられていることが分かる。これは、以下の理由が考えられる。

すなわち、半導体装置１０では、接続端子１５の内部端子部１５ａの裏面１５ａ１に複数の微細凹凸で構成された粗面化領域１５ｄが形成されている。このような接続端子１５がケース１４にインサート成形されると、ケース１４を構成する樹脂が接続端子１５の内部端子部１５ａの裏面１５ａ１の粗面化領域１５ｄの微細凹凸に隙間なく侵入する。この状態で樹脂を固化してケース１４を構成すると、接続端子１５の内部端子部１５ａの裏面１５ａ１とケース１４の端子配置部１４ｃの端子領域１４ｃ１とが固着する。このため、半導体装置１０が熱変化に晒されても、接続端子１５の内部端子部１５ａはケース１４の端子配置部１４ｃの変形に追随して、変形するようになる。したがって、ケース１４の端子配置部１４ｃの全体に対して応力が均等に生じるようになり、端子配置部１４ｃに含まれる弱点部に対する応力の集中が低減される。この結果、クラック起点に生じる応力も低減されて、クラックの発生、伸展を抑制することができる。

上記半導体装置１０は、半導体素子１１と、半導体素子１１と電気的に接続される接続端子１５と、半導体素子１１を収納する開口領域１４ａ１を囲い接続端子１５の一部を埋設する枠部１４ａと、枠部１４ａから開口領域１４ａ１側に突出した端子配置部１４ｃとを備えるケース１４と、を有している。さらに、半導体装置１０の接続端子１５は、枠部１４ａから開口領域１４ａ１に延出し、半導体素子１１と電気的に接続されるおもて面が開口領域１４ａ１に表出されて、裏面が端子配置部１４ｃと固着されている、内部端子部１５ａを備える。

このように半導体装置１０では、接続端子１５の内部端子部１５ａの裏面１５ａ１がケース１４の端子配置部１４ｃに固着されている。このため、半導体装置１０が熱変化に晒されても、接続端子１５の内部端子部１５ａはケース１４の端子配置部１４ｃの変形に追随して、変形するようになる。したがって、ケース１４の端子配置部１４ｃの全体に対して応力が均等に生じるようになり、端子配置部１４ｃの弱点部に対する応力の集中が低減される。この結果、クラック起点に生じる応力も低減されて、クラックの発生、伸展を抑制することができる。したがって、半導体装置１０の信頼性の低下を抑制することができる。

また、このような半導体装置１０では、ケース１４を形成するための樹脂は、ケース１４の機械的強度の制約を受けずに選択されるようになるために、樹脂選択の自由度が向上する。

さらに、このような半導体装置１０は、構造的弱点の存在に制約を受けずに構造設計を行うことができるために、構造設計の自由度が向上する。

なお、第１の実施の形態では、接続端子１５の内部端子部１５ａの裏面１５ａ１に粗面化処理を行って粗面化領域１５ｄを形成する場合を例に挙げて説明した。粗面化処理は、接続端子１５の内部端子部１５ａの裏面１５ａ１に加えて側面１５ａ３，１５ａ４にも行ってもよい。これにより、接続端子１５の内部端子部１５ａは、ケース１４の端子配置部１４ｃに対してより強固に固着されるようになる。

［第２の実施の形態］
第２の実施の形態では、接続端子が第１の実施の形態とは異なる場合について、図１４及び図１５を用いて説明する。図１４は、第２の実施の形態における半導体装置の一例を示す要部断面図であり、図１５は、第２の実施の形態における半導体装置の接続端子の要部拡大図である。なお、図１４に示す半導体装置１０ｂが有する構成が半導体装置１０と同じ場合には同じ符号を付しており、詳細な説明は省略する。図１５は、第１の実施の形態の図４（Ａ）に相当するものであり、図１４の一点鎖線Ｘ－Ｘの断面図における内部端子部２５ａの近傍の斜視図である。また、図１５（Ａ），（Ｂ）は、接続端子２５の異なる内部端子部２５ａをそれぞれ表している。

半導体装置１０ｂが有する接続端子２５は、ケース１４の枠部１４ａの一対の短辺にインサート成形により取り付けられている。このような接続端子２５は、内部端子部２５ａと連係部１５ｂと外部端子部１５ｃとが一体的に接続されて構成されている。接続端子２５は、第１の実施の形態と同様に、銅、アルミニウム、ニッケル、鉄、または、少なくともこれらの一種を含む合金を適用することができる。

内部端子部２５ａもまた、平板形状を成しており、開口領域１４ａ１側の先端部分のおもて面２５ａ２がケース１４の端子配置部１４ｃで表出して、残りの部分はケース１４内に配置されている。すなわち、内部端子部２５ａは、図１４に示されるように、ケース１４の端子配置部１４ｃの端子領域１４ｃ１上に設けられている。内部端子部２５ａは、ケース１４の端子配置部１４ｃのおもて面１４ｃ３において、おもて面２５ａ２のみが表出されて、内部端子部２５ａの裏面２５ａ１及び側面２５ａ３，２５ａ４はそれぞれ端子配置部１４ｃに埋設されている。

内部端子部２５ａのおもて面２５ａ２は、半導体素子１１と電気的に接続される。なお、図１４では、内部端子部２５ａのおもて面２５ａ２の表出部とセラミック回路基板１２の導電パターン１２ｂとがボンディングワイヤ１６により電気的に接続され、導電パターン１２ｂを介して半導体素子１１と電気的に接続されている。また、図１４及び図１５では、内部端子部２５ａのおもて面２５ａ２もまた、端子配置部１４ｃのおもて面１４ｃ３と同じ高さ、または、おもて面１４ｃ３よりも上位または下位に位置してもよい。そして、内部端子部２５ａの裏面２５ａ１（の端子配置部１４ｃと接触する領域）にも粗面化領域１５ｄが形成されている。なお、内部端子部２５ａの裏面２５ａ１に対する粗面化領域１５ｄの形成方法は、第１の実施の形態と同様である。

また、このような内部端子部２５ａの第１先端部２５ａ５は、端子配置部１４ｃの第２先端部１４ｃ５から開口領域１４ａ１側に突出している。

なお、内部端子部２５ａの第１先端部２５ａ５は、例えば、図１５（Ａ）に示されるように第１先端部２５ａ５全面が突出する場合がある。または、図１５（Ｂ）に示されるように、内部端子部２５ａにおいて中央部の第１先端部２５ａ５のみが突出して、第１先端部２５ａ５の両側部が端子配置部１４ｃの第２先端部１４ｃ５に揃っており、段差が構成されている場合がある。

ここで、参考例として、接続端子がインサート成形されたケース１４（端子配置部１４ｃ）について図１６を用いて説明する。図１６は、参考例４における接続端子がインサート成形されたケースを説明するための図である。なお、図１６（Ａ）は、端子配置部１４ｃに埋設された接続端子の内部端子部３５ａが第１先端部が表出されることなく埋まっている場合を示している。また、図１６（Ｂ）は、端子配置部１４ｃに埋設された接続端子の内部端子部４５ａの第１先端部４５ａ５の中央部のみが突出して、第１先端部４５ａの段差部が埋まっている場合を示している。

まず、図１６（Ａ）に示される場合には、内部端子部３５ａの第１先端部３５ａ５を覆う端子配置部１４ｃが薄いと、そこを起点にして、例えば、図１６（Ａ）中に破線で示されるように、クラックが発生し、進展しやすい。これを防ぐために、内部端子部３５ａの第１先端部３５ａ５を覆う端子配置部１４ｃを厚くすることが考えられるが、ケース１４自身が大きくなってしまい、小型化が難しくなってしまう。

また、図１６（Ｂ）に示される場合には、内部端子部４５ａの第１先端部４５ａ５の段差を覆う端子配置部１４ｃが薄いと、上記と同様に、そこを起点にして、例えば、図１６（Ｂ）中に破線で示されるように、クラックが発生し、進展しやすい。これを防ぐためには、内部端子部４５ａの第１先端部４５ａ５を覆う端子配置部１４ｃを厚くすることが考えられるが、ケース１４自身が大きくなってしまい、小型化が難しくなってしまう。

したがって、これらを鑑みて、図１５（Ａ）に示したように接続端子の内部端子部２５ａの第１先端部２５ａ５は、端子配置部１４ｃの第２先端部１４ｃ５から表出していることが好ましい。また、図１５（Ｂ）に示したように接続端子の内部端子部２５ａの中央部の第１先端部２５ａ５のみが突出して、第１先端部２５ａ５の両側部が端子配置部１４ｃの第２先端部１４ｃ５に揃っており、端子配置部１４ｃの第２先端部１４ｃ５から段差を含めて表出していることがより好ましい。

このような接続端子２５を備えるケース１４も、第１の実施の形態と同様にして製造される。

すなわち、まず、接続端子２５の内部端子部２５ａの裏面２５ａ１に粗面化領域１５ｄが形成されていない接続端子２５を用意して、内部端子部２５ａの裏面２５ａ１に粗面化処理を行って、粗面化領域１５ｄを形成する。なお、この際、図１５（Ｂ）に示した内部端子部２５ａでは、あらかじめ、中央部の第１先端部２５ａ５の両側を削っておく。

そして、所定の金型（図示を省略）に、このような接続端子２５をセットする。接続端子２５がセットされた金型を所定の温度に加熱して、金型内にポリフェニレンサルファイド、ポリブチレンテレフタレート樹脂、または、ポリフタルアミド樹脂、ナイロン樹脂等の樹脂を流し込んで、樹脂を固化させる。金型を取り外すと、接続端子２５を備えるケース１４が形成される。

このようにして形成されたケース１４の端子配置部１４ｃの端子領域１４ｃ１には、接続端子２５の内部端子部２５ａが強固に固着されている。

ところで、このように金型に樹脂を流し込む際、第１の実施の形態のように、接続端子１５の内部端子部１５ａの第１先端部１５ａ５とケース１４の端子配置部１４ｃの第２先端部１４ｃ５が揃う場合（図１参照）には、金型への接続端子１５のセッティングが悪いと、内部端子部１５ａの第１先端部１５ａ５と金型との間に隙間が生じる恐れがある。その場合、隙間に樹脂が入り込んで、第１先端部１５ａ５にバリが形成されてしまう。第１先端部１５ａ５にバリが生じた場合、そこを起点にクラック、傷等が生成されてしまうおそれがある。

一方、接続端子２５の内部端子部２５ａの第１先端部２５ａ５がケース１４の端子配置部１４ｃの第２先端部１４ｃ５よりも突出している場合には、突出部を金型へ固定できるため、樹脂が入り込む隙間がなく、第１先端部２５ａ５にバリは形成されない。このため、注入された樹脂を固化してケース１４が形成されると、端子配置部１４ｃも適切に形成されて、端子配置部１４ｃにクラック、傷等の生成が低減されるようになる。

上記半導体装置１０ｂも、接続端子２５の内部端子部２５ａの裏面２５ａ１がケース１４の端子配置部１４ｃに固着されている。このため、半導体装置１０ｂが熱変化に晒されても、接続端子２５の内部端子部２５ａはケース１４の端子配置部１４ｃの変形に追随して、変形するようになる。したがって、ケース１４の端子配置部１４ｃの全体に対して応力が均等に生じるようになり、端子配置部１４ｃの弱点部に対する応力の集中が低減される。

また、半導体装置１０ｂは、接続端子２５の内部端子部２５ａの第１先端部２５ａ５が、ケース１４の端子配置部１４ｃの第２先端部１４ｃ５よりも開口領域１４ａ１側に突出している。このため、ケース１４の端子配置部１４ｃはクラック等の生成が低減されるようになる。このため、端子配置部１４ｃの弱点部の発生を減少させることができる。

この結果、クラック起点に生じる応力も低減されて、クラックの発生、伸展を抑制することができ、または、クラックそのものの生成を抑制することができる。したがって、半導体装置１０ｂの信頼性の低下を抑制することができる。

１０，１０ｂ半導体装置
１１半導体素子
１２セラミック回路基板
１２ａ絶縁板
１２ｂ導電パターン
１２ｃ金属板
１３放熱板
１４ケース
１４ａ枠部
１４ａ１開口領域
１４ｂ内壁部
１４ｃ端子配置部
１４ｃ１端子領域
１４ｃ２，１５ａ１，２５ａ１裏面
１４ｃ３，１５ａ２，２５ａ２おもて面
１４ｃ４クラック起点
１４ｃ５第２先端部
１４ｅ上面
１５，２５接続端子
１５ａ，２５ａ内部端子部
１５ａ３，１５ａ４，２５ａ３，２５ａ４側面
１５ａ５，２５ａ５第１先端部
１５ｂ連係部
１５ｃ外部端子部
１５ｄ粗面化領域
１６ボンディングワイヤ
１７ａ，１７ｂはんだ
１８封止樹脂

Claims

半導体素子と、
前記半導体素子と電気的に接続される接続端子と、
前記半導体素子を収納する開口領域を囲い前記接続端子の一部を埋設する枠部と、前記枠部から前記開口領域側に突出した端子配置部とを備えるケースと、を有し、
前記接続端子は、前記枠部から前記開口領域に延出し、前記半導体素子と電気的に接続されるおもて面が前記開口領域に表出されて、裏面が前記端子配置部と固着されている、内部端子部を備え、
前記内部端子部は、前記裏面に複数の微細凹凸が形成された粗面化領域が形成され、前記粗面化領域に複数の微細穴が形成されている、
半導体装置。
半導体素子と、
前記半導体素子と電気的に接続される接続端子と、
前記半導体素子が設けられる放熱板と、
前記放熱板に設けられ、前記半導体素子を収納する開口領域を囲い前記接続端子の一部を埋設する枠部と、前記枠部から前記開口領域側に突出し、前記放熱板と裏側との間に隙間が設けられた端子配置部とを備えるケースと、を有し、
前記接続端子は、前記枠部から前記開口領域に延出し、前記半導体素子と電気的に接続されるおもて面が前記開口領域に表出されて、裏面が前記端子配置部と固着されている、内部端子部を備え、
前記端子配置部の配置おもて面は前記内部端子部の前記おもて面が表出され、前記端子配置部の前記配置おもて面の反対側の配置裏面は前記配置おもて面に対して平行を成し、
前記内部端子部の前記開口領域側の第１先端部が、前記端子配置部から前記開口領域側に表出して、前記端子配置部の前記開口領域側の第２先端部よりも前記開口領域側に突出し、
前記第１先端部の両側部が前記第２先端部に揃っており、前記第１先端部の中央部が前記第２先端部よりも前記開口領域に突出して、前記内部端子部に段差が構成されている、
半導体装置。
前記複数の微細凹凸の算術平均粗さは０．１μｍ以上、１０００μｍ以下である、
請求項１に記載の半導体装置。
前記複数の微細穴の直径の平均は２０ｎｍ以上、１０００ｎｍ以下である、
請求項１または３に記載の半導体装置。
前記内部端子部は、前記おもて面及び前記裏面に垂直であり、前記端子配置部に埋設されている、一対の側面を備え、
前記一対の側面に前記粗面化領域が形成されている、
請求項１、３または４のいずれかに記載の半導体装置。
前記接続端子は、銅、アルミニウム、ニッケル、鉄、または少なくともこれらの一種を含む合金により構成されている、
請求項１乃至５のいずれかに記載の半導体装置。
前記ケースは、ポリフェニレンサルファイド、ポリブチレンテレフタレート樹脂、ポリフタルアミド樹脂またはナイロン樹脂により構成されている、
請求項１乃至６のいずれかに記載の半導体装置。
前記内部端子部の前記開口領域側の第１先端部が、前記端子配置部から前記開口領域側に表出している、
請求項１、３乃至７のいずれかに記載の半導体装置。
前記第１先端部が、前記端子配置部の前記開口領域側の第２先端部よりも前記開口領域側に突出している、
請求項８に記載の半導体装置。
前記第１先端部の両側部が前記第２先端部に揃っており、前記第１先端部の中央部が前記第２先端部よりも前記開口領域に突出して、前記内部端子部に段差が構成されている、
請求項９に記載の半導体装置。