JP7186645B2

JP7186645B2 - 半導体装置

Info

Publication number: JP7186645B2
Application number: JP2019053441A
Authority: JP
Inventors: 克哉佐藤; 利英高橋; 哲也山本
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2019-03-20
Filing date: 2019-03-20
Publication date: 2022-12-09
Anticipated expiration: 2039-03-20
Also published as: JP2020155623A

Description

実施形態は、半導体装置に関する。

半導体装置は、例えば、パッケージの内部に収容された半導体チップと、パッケージの側面から延出した複数の端子と、を有する。半導体チップは、複数の端子を介して外部回路に接続される。このようなパッケージは、一般に定型のサイズを有し、必ずしも半導体チップのサイズに適合するものではない。

特開２０１６－１４９５１６号公報

実施形態は、信頼性を向上させた半導体装置を提供する。

実施形態に係る半導体装置は、マウントベースと、半導体チップと、コネクタと、複数の端子と、を備える。前記半導体チップは、前記マウントベース上に配置され、半導体部と、第１電極と、第２電極と、を有する。前記第１電極は、前記半導体部の裏面上に設けられ、前記マウントベースと前記半導体部との間に位置する。前記第２電極は、前記半導体部の表面上に設けられる。前記コネクタは、前記第２電極に電気的に接続される。前記複数の端子は、前記コネクタを介して前記半導体チップの前記第２電極に電気的に接続される。前記複数の端子は、前記マウントベースの前記半導体チップが配置された表面の外縁に沿った第１方向に並び、前記マウントベースの前記表面に沿った第２方向であって、前記第１方向と交差する第２方向に延伸する。前記複数の端子は、前記第２方向において、前記半導体チップと並ぶ第１端子と、前記第２方向において、前記半導体チップとは並ばない第２端子と、を含み、前記コネクタは、前記半導体チップの前記第２電極に接続された第１部分と、前記複数の端子の前記マウントベース側の端に接続された第２部分と、前記第１部分と前記第２部分との間に位置し、前記第１部分と前記第２部分とをつなぐ接続部と、を含む。前記コネクタを前記マウントベースの前記表面に垂直な方向に見た時、前記接続部は、前記半導体チップと前記第１端子との間には設けられない。

実施形態に係る半導体装置を示す模式平面図である。実施形態に係る半導体装置を示す模式断面図である。比較例に係る半導体装置を示す模式図である。実施形態に係る半導体装置の特性を示す模式平面図である。実施形態の変形例に係る半導体装置を示す模式平面図である。

以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。

さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。

図１は、実施形態に係る半導体装置１を示す模式平面図である。半導体装置１は、マウントベース１０と、半導体チップ２０と、を備える。半導体チップ２０は、マウントベース１０の上にマウントされる。半導体チップ２０は、例えば、パワーＭＯＳＦＥＴであり、ソース電極２３と、ゲート電極２５と、ドレイン電極２７（図２参照）を有する。ドレイン電極２７は、半導体チップ２０の裏面側に設けられ、ソース電極２３およびゲート電極２５は、半導体チップ２０の表面側に設けられる。

マウントベース１０は、例えば、銅を含む金属板であり、例えば、複数のドレイン端子１５を含む。マウントベース１０は、例えば、四角形であり、ドレイン端子１５は、マウントベース１０の１つの辺に沿ったＹ方向に並べて配置される。

半導体装置１は、複数のソース端子３０と、ゲート端子４０と、をさらに備える。ソース端子３０およびゲート端子４０は、マウントベース１０から離間して配置される。ソース端子３０およびゲート端子４０は、例えば、マウントベース１０のドレイン端子１５が配置された辺とは反対側の辺に沿って、Ｙ方向に並べて配置される。ソース端子３０およびゲート端子４０は、それぞれマウントベース１０の辺と交差する方向（Ｘ方向）に延伸する。

複数のソース端子３０は、例えば、ソース端子３０Ａと、ソース端子３０Ｂと、ソース端子３０Ｃと、を含む。ソース端子３０Ａは、Ｙ方向の並びの一方の端に位置する。ソース端子３０Ｂは、Ｙ方向の並びの他方の端に位置する。ソース端子３０Ｃは、ソース端子３０Ａとソース端子３０Ｂとの間に位置する。ソース端子３０Ａとソース端子３０Ｂとの間隔は、例えば、半導体チップ２０におけるソース電極２３のソース端子３０側の外縁のＹ方向の長さＬ_ＥＳよりも広い。

ゲート端子４０は、例えば、ソース端子３０Ａに隣接した位置に配置される。ソース端子３０Ａは、ソース端子３０Ｃとゲート端子４０との間に位置する。例えば、ソース端子３０Ｂとゲート端子４０との間隔は、半導体チップ２０のＹ方向の長さＬ_Ｃよりも広い。

半導体装置１は、コネクタ５０およびコネクタ６０をさらに備える。コネクタ５０は、半導体チップ２０のソース電極２３と複数のソース端子３０とを電気的に接続する。コネクタ６０は、半導体チップ２０のゲート電極２５とゲート端子４０とを電気的に接続する。コネクタ５０および６０は、例えば、銅を含む金属板である。

コネクタ５０は、第１部分５０ａと、第２部分５０ｂと、第３部分５０ｃと、を含む。第１部分５０ａは、半導体チップ２０のソース電極２３に接続される。第２部分５０ｂは、ソース端子３０Ａ、３０Ｂおよび３０Ｃのそれぞれのマウントベース１０側の端、もしくは、その近傍に接続される。

第３部分５０ｃは、第１部分５０ａと第２部分５０ｃとの間に位置し、第１部分５０ａおよび第２部分５０ｃにつながる。第３部分５０ｃは、例えば、半導体チップ２０からソース端子３０Ａへの熱伝導を阻害する阻害領域５０ｇを含む。阻害領域５０ｇは、複数のソース端子３０のうちのソース電極２３に近接したソース端子３０と、ソース電極２３との間に設けられる。

コネクタ５０の第１部分５０ａ、第２部分５０ｂおよび第３部分５０ｃは、いずれも、Ｘ－Ｙ平面上において（すなわち、上方から見て）、半導体チップ２０のソース電極２３及び半導体チップ２０よりもソース端子３０Ｂ側（Ｙ軸の負方向）に延設されて設けられている。すなわち、コネクタ５０は、Ｙ方向のゲート端子４０と反対側には、半導体チップ２０（またはソース電極２３）の領域の外側まで延長されており、コネクタ５０には、上方から見て、ソース端子３０Ａ、３０Ｂ、３０Ｃが並ぶ方向に、上方から見て半導体チップ２０と重ならない延長領域が設けられている。特に、ソース端子３０Ａ、３０Ｂ、および３０Ｃのうち、ゲート端子４０と反対側の端部のソース端子３０Ｂは、コネクタ５０のこの延長領域のうちの第３部分５０ｃに設けられている。

この例では、ソース端子３０Ａが、ソース端子３０Ｂおよび３０Ｃよりもソース電極２３に近い位置にあり、阻害領域５０ｇは、ソース電極２３とソース端子３０Ａとの間に設けられる。阻害領域５０ｇは、例えば、コネクタ５０の一部を除去した領域である。

ソース端子３０Ａは、ゲート端子４０に隣接した位置に配置されており、阻害領域５０ｇは、コネクタ５０のゲート端子４０側（もしくはゲート電極２５側）の外縁を切り欠いた領域である。

図２（ａ）および（ｂ）は、実施形態に係る半導体装置１を示す模式断面図である。図２（ａ）は、図１中に示すＡ－Ａ線に沿った断面を表す模式図である。図２（ｂ）は、図１中に示すＢ－Ｂ線に沿った断面を表す模式図である。

図２（ａ）に示すように、半導体チップ２０は、例えば、樹脂７０により封じられる。樹脂７０は、例えば、エポキシ樹脂である。半導体チップ２０は、マウントベース１０とコネクタ５０の第１部分５０ａとの間に位置する。樹脂７０は、マウントベース１０、半導体チップ２０およびコネクタ５０を覆うように成形される。樹脂７０は、図示しない部分において、コネクタ６０も覆うように設けられる。

また、図２（ａ）では、マウントベース１０の下側が樹脂７０で封止されている例を示しているが、実施形態はこのようにマウントベース１０の下側が樹脂７０で封止されるものに限られず、マウントベース１０の下側が樹脂封止されずに外部の回路と電気的に接続する構造のものも含まれる。

半導体チップ２０は、半導体部２１と、ソース電極２３と、ドレイン電極２７と、を含む。半導体部２１は、例えば、シリコンもしくは炭化シリコン（ＳｉＣ）である。ソース電極２３は、半導体部２１の表面上に設けられ、図示しない接合材、例えば、はんだ材を介してコネクタ５０の第１部分５０ａに接続される。

ドレイン電極２７は、半導体部２１の裏面上に設けられ、マウントベース１０と半導体部２１との間に位置する。ドレイン電極２７は、図示しない接合材、例えば、はんだ材を介してマウントベース１０に接続される。

コネクタ５０の第２部分５０ｂは、例えば、複数のソース端子３０の共有部３０Ｅ（図３（ａ）参照）に接続される。第２部分５０ｂは、例えば、図示しない接合材を介して共有部３０Ｅに接続される。このように、半導体チップ２０は、コネクタ５０の第１部分５０ａ、第２部分５０ｂおよび第３部分５０ｃを介して複数のソース端子３０に電気的に接続される。

図２（ｂ）に示すように、ドレイン端子１５およびソース端子３０Ａは、樹脂７０から延出するように設けられる。また、他のソース端子３０Ｂ、３０Ｃおよびゲート端子４０の樹脂７０から延出する。阻害領域５０ｇには、例えば、樹脂７０の一部が充填される。

図３（ａ）および（ｂ）は、比較例に係る半導体装置２を示す模式図である。図３（ａ）は、半導体装置２を示す模式平面図である。図３（ｂ）は、半導体装置２の特性を模式的に示すグラフである。

図３（ａ）に示すように、半導体装置２も、マウントベース１０と、半導体チップ２０と、複数のソース端子３０と、ゲート端子４０と、を備える。この例では、半導体チップ２０のソース電極２３は、コネクタ８０を介して複数のソース端子３０に電気的に接続される。また、ゲート端子４０は、コネクタ６０を介して半導体チップ２０のゲート電極２５に電気的に接続される。

ソース端子３０Ａ、３０Ｂおよび３０Ｃは、それぞれ、共有部３０ＥからＸ方向に延伸するように設けられる。ソース端子３０Ａ、３０Ｂ、３０Ｃおよび共有部３０Ｅは、例えば、一体に形成された金属板である。このようなソース端子３０の構成は、他の例においても共通する。

コネクタ８０は、ソース端子３０Ａおよび３０Ｃのマウントベース１０側の端の近傍に接続される。すなわち、コネクタ８０は、共有部３０Ｅにおけるソース端子３０Ａおよび３０Ｃのマウントベース１０側の端につながった領域に接続される。

コネクタ８０は、例えば、半導体チップ２０のＹ方向の長さＬ_Ｃに適合するサイズを有する。このため、コネクタ８０は、共有部３０Ｅにおけるソース端子３０Ｂのマウントベース１０側の端に近い領域には接続されない。したがって、ソース端子３０Ｂは、ソース端子３０Ｂとソース端子３０Ｃとをつなぐ共有部３０Ｅの一部を介してコネクタ８０に電気的に接続される。

図３（ｂ）は、半導体装置２の動作時における温度変化を示すグラフである。同図中に「ＣＣ」で示すグラフは、半導体チップ２０の中央における温度変化を表している。

半導体装置２がオン状態となり、ドレイン電極２７とソース電極２３との間にオン電流が流れると、半導体チップ２０の温度は上昇する。さらに、半導体装置２がターンオフされ、オン電流が減少すると、半導体チップ２０の温度は低下する。グラフＣＣは、この過程を示している。

半導体チップ２０の熱は、主としてマウントベース１０およびドレイン端子１５を介した経路で外部に放散されるが、コネクタ８０および複数のソース端子３０を介した経路からも放散される。このため、複数のソース端子３０の温度も半導体チップ２０の温度変化に対応して変化する。

例えば、ソース端子３０Ａは、コネクタ８０に近接した位置にあり、ソース端子３０Ｂは、コネクタ８０から離れた位置にある。したがって、半導体チップ２０のソース電極２３からソース端子３０Ａに至る経路の熱抵抗は、ソース電極２３からソース端子３０Ｂに至る経路の熱抵抗よりも小さい。このため、ソース端子３０Ａを介して放散される熱量がソース端子３０Ｂを介して放散される熱量よりも多くなり、図３（ｂ）に示すように、ソース端子３０Ａの温度は、ソース端子３０Ｂの温度よりも高くなる。

この結果、例えば、半導体装置２を図示しない回路基板上に実装した場合、ソース端子３０を回路に接続する接合材、例えば、はんだの熱劣化が進み、半導体装置２の信頼性を低下させる場合がある。

これに対し、半導体装置１では、半導体チップ２０が介在しない領域までコネクタ５０のＹ方向の長さを拡張し、ソース端子３０Ａ、３０Ｂおよび３０Ｃのそれぞれの端にコネクタ５０の第２部分５０ｂを接続できる態様としている。これにより、ソース電極２３からソース端子３０Ｂに至る経路の熱抵抗を低減し、ソース端子３０Ｂから放散される熱量を増している。この結果、ソース端子３０Ａから放散される熱量を減らし、ソース端子３０Ａの温度上昇を抑制することができる。

本実施形態では、さらに、ソース電極２３とソース端子３０Ａとの間に、熱伝導の阻害領域５０ｇを設け、ソース電極２３からソース端子３０Ａに至る経路の熱抵抗を大きくする。これにより、ソース電極２３からソース端子３０Ａ、３０Ｂおよび３０Ｃのそれぞれに至る経路における熱抵抗の差を小さくして、各ソース端子３０から放散される熱量を均等化できる。この結果、ソース端子３０Ａ、ソース端子３０Ｂおよびソース端子３０Ｃの温度上昇を抑制することが可能となり、半導体装置１の信頼性を向上させることができる。

図４は、実施形態に係る半導体装置１の別の特性を示す模式平面図である。
図４には、半導体チップ２０からソース端子３０Ａ、３０Ｂおよび３０Ｃに至る電流経路Ｉ_Ａ、Ｉ_ＢおよびＩ_Ｃを示している。

例えば、阻害領域５０ｇを設けない場合、ソース電極２３からソース端子３０Ａに至る距離が短いため、その間の電流経路Ｉ_Ａにおける電気抵抗が、他の電流経路Ｉ_ＢおよびＩ_Ｃの電気抵抗よりも小さくなる。このため、ソース電極２３から複数のソース端子３０に流れる電流は、ソース端子３０Ａに集中する。この結果、ソース端子３０Ａと外部回路との接続部（図示しない）の温度が上昇し、例えば、はんだ材を熱劣化させる要因になる。

本実施形態に係る半導体装置１では、阻害領域５０ｇが設けられるため、ソース電極２３からソース端子３０Ａに至る電流経路Ｉ_Ａが長くなり、その間の電気抵抗が大きくなる。このため、ソース端子３０Ａ、３０Ｂおよび３０Ｃとソース電極２３との間の電気抵抗の差が小さくなり、ソース電極２３から各ソース端子３０に流れる電流を均等化することができる。これにより、半導体装置１の信頼性を向上させることができる。

図５（ａ）および（ｂ）は、実施形態の変形例に係る半導体装置３および４を示す模式平面図である。半導体装置３および４も、マウントベース１０と、半導体チップ２０と、複数のソース端子３０と、を備える。

図５（ａ）に示す半導体装置３では、半導体チップ２０のソース電極２３と複数のソース端子３０は、コネクタ９０を介して電気的に接続される。
コネクタ９０は、第１部分９０ａと、第２部分９０ｂと、第３部分９０ｃと、を有する。第１部分９０ａは、ソース電極２３に電気的に接続される。第２部分９０ｂは、複数のソース端子３０のそれぞれのマウントベース１０側の端、もしくは、その近傍に接続される。

第３部分９０ｃは、第１部分９０ａと第２部分９０ｂとの間に位置し、第１部分９０ａおよび第２部分９０ｂにつながっている。第３部分９０ｃは、ソース電極２３に近接したソース端子３０Ａとソース電極２３との間に設けられた熱伝導の阻害領域９０ｇを含む。

この例では、第１部分９０ａは、ドレイン端子１５側の外縁においてＹ方向の長さＬ_Ｎを有する。長さＬ_Ｎは、半導体チップ２０のＹ方向の長さＬ_Ｃよりも短い。また、長さＬ_Ｎは、ソース電極２３のＹ方向の長さＬ_Ｅよりも長い。さらに、第１部分９０ａのドレイン端子１５側の外縁の端と、第２部分９０ｂのソース端子３０Ｂ側の端と、を結ぶ外縁９０ｓは、直線的に設けられる。

すなわち、コネクタ９０では、例えば、コネクタ５０において、半導体チップ２０が介在しない領域に拡張され、ソース電極２３とソース端子３０との間の熱抵抗および電気抵抗に寄与しない部分を除去している。これにより、コネクタ９０の熱容量が小さくなり、例えば、半導体チップ２０およびソース端子３０に、コネクタ９０をはんだ付けする作業を容易にすることができる。

図５（ｂ）に示す半導体装置４では、半導体チップ２０は、マウントベース１０の中央よりにマウントされる。半導体チップ２０のソース電極２３と複数のソース端子３０は、コネクタ９５を介して電気的に接続される。ゲート電極２５とゲート端子４０とは、コネクタ６５を介して電気的に接続される。

コネクタ９５は、第１部分９５ａと、第２部分９５ｂと、第３部分９５ｃと、を有する。第１部分９５ａは、ソース電極２３に電気的に接続される。第２部分９５ｂは、複数のソース端子３０のそれぞれのマウントベース１０側の端、もしくは、その近傍に接続される。

第３部分９５ｃは、第１部分９５ａと第２部分９５ｂとの間に位置し、第１部分９５ａおよび第２部分９５ｂにつながっている。第３部分９５ｃは、ソース電極２３に近接したソース端子３０Ｃとソース電極２３との間に設けられた熱伝導の阻害領域９５ｇを含む。

この例では、半導体チップ２０のマウント位置が、マウントベース１０の中央寄りにシフトしているため、ソース端子３０Ｃがソース電極２３に近接する配置となっている。このため、阻害領域９５ｇは、ソース電極２３とソース端子３０Ｃとの間に設けられる。この場合、阻害領域９５ｇは、コネクタ９５の一部を除去した孔である。

図５（ａ）および（ｂ）に示す半導体装置３、４においても、ソース電極２３と複数のソース端子３０とを電気的に接続するコネクタ９０および９５に、熱伝導の阻害領域９０ｇおよび９５ｇをそれぞれ設けることにより、ソース電極２３と複数のソース端子３０との間の熱抵抗の差を小さくすることができる。これにより、複数のソース端子３０の温度上昇を抑制し、信頼性を向上させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、２、３、４…半導体装置、１０…マウントベース、１５…ドレイン端子、２０…半導体チップ、２１…半導体部、２３…ソース電極、２５…ゲート電極、２７…ドレイン電極、３０、３０Ａ、３０Ｂ、３０Ｃ…ソース端子、３０Ｅ…共有部、４０…ゲート端子、５０、６０、６５、８０、９０、９５…コネクタ、５０ａ、９０ａ、９５ａ…第１部分、５０ｂ、９０ｂ、９５ｂ…第２部分、５０ｃ、９０ｃ、９０ｃ…第３部分、５０ｇ、９０ｇ…阻害領域、７０…樹脂、９０ｓ…外縁、Ｉ_Ａ、Ｉ_Ｂ、Ｉ_Ｃ…電流経路

Claims

マウントベースと、
前記マウントベース上に配置された半導体チップであって、半導体部と、前記半導体部の裏面上に設けられ、前記マウントベースと前記半導体部との間に位置する第１電極と、前記半導体部の表面上に設けられた第２電極と、を有する半導体チップと、
前記第２電極に電気的に接続されたコネクタと、
前記コネクタを介して前記半導体チップの前記第２電極に電気的に接続された複数の端子と、
を備え、
前記複数の端子は、前記マウントベースの前記半導体チップが配置された表面の外縁に沿った第１方向に並び、
前記複数の端子は、前記マウントベースの前記表面に沿った第２方向であって、前記第１方向と交差する第２方向に延伸し、
前記複数の端子は、前記第２方向において、前記半導体チップと並ぶ第１端子と、前記第２方向において、前記半導体チップとは並ばない第２端子と、を含み、
前記コネクタは、前記半導体チップの前記第２電極に接続された第１部分と、前記複数の端子のそれぞれの前記マウントベース側の端に接続された第２部分と、前記第１部分と前記第２部分との間に位置し、前記第１部分と前記第２部分とをつなぐ接続部と、を含み、
前記コネクタを前記マウントベースの前記表面に垂直な方向に見た時、前記接続部は、前記半導体チップと前記第１端子との間には設けられない半導体装置。
前記複数の端子と共に、前記第１方向に並んだ別の端子と、
前記別の端子に接続された第２のコネクタと、
をさらに備え、
前記半導体チップは、前記第２電極と共に前記表面上に設けられた制御パッドをさらに有し、
前記第２のコネクタは、前記制御パッドと前記別の端子とを電気的に接続する請求項１記載の半導体装置。
前記第１端子は、前記第１方向の並びの一方の端に位置し、前記別の端子に隣接し、
前記第２端子は、前記第１方向の並びの他方の端に位置し、
前記別の端子と前記第２端子との間の間隔は、前記半導体チップの前記第１方向の長さよりも広い請求項２記載の半導体装置。
前記第２電極における前記複数の端子側の外縁の前記第１方向の長さは、前記第１端子と前記第２端子との間の間隔よりも狭い請求項３記載の半導体装置。
前記コネクタを前記マウントベースの前記表面に垂直な方向に見た時、前記コネクタは、前記第２部分の前記第２端子に接続される端から前記第１部分の前記半導体チップの外縁に近接した角まで直線状に延びる辺を有する形状に設けられる請求項３または４に記載の半導体装置。