JP7188331B2 - スイッチング素子駆動装置 - Google Patents

Description

本発明は、半導体材料としてＳｉＣを用いて形成され、並列に接続される複数の半導体スイッチング素子を駆動するためのスイッチング素子駆動装置に関する。

例えば、特許文献１には、並列に接続された第１ＩＧＢＴと第２ＩＧＢＴのためのスイッチング回路について記載されている。この特許文献１のスイッチング回路では、第１ＩＧＢＴ用の駆動回路と、第２ＩＧＢＴ用の駆動回路とが個別に設けられている。そして、例えば、ＩＧＢＴを介して流すべき電流が閾値よりも大きい場合には、それぞれの駆動回路によって第１ＩＧＢＴと第２ＩＧＢＴの両方を同時にオンし、閾値以下の場合には、第１ＩＧＢＴ用の駆動回路によって第１ＩＧＢＴだけをオンする。

特開２０１６－１４６７１７号公報

しかしながら、高耐圧、低損失などを達成するために、スイッチング素子が、シリコンカーバイド（ＳｉＣ）によって形成される場合、ゲートに正電圧を印加し続けると、ゲート酸化膜界面のトラップに電子が捕獲されることにより、オン閾値電圧が上昇する現象が生じる。並列に接続されるスイッチング素子に、不均一なオン閾値電圧の上昇が生じた場合、これに起因して、複数のスイッチング素子がオンするタイミングがずれて、それぞれのスイッチング素子に流れる電流のアンバランスを助長する虞がある。

本発明は、上述した点に鑑みてなされたものであり、半導体材料としてＳｉＣを用いて形成され、並列接続されたスイッチング素子を同時に駆動する際に、複数のスイッチング素子がオンするタイミングのずれを抑制することができるスイッチング素子駆動装置を提供することを目的とする。

上記目的を達成するために、本発明によるスイッチング素子駆動装置は、半導体材料としてＳｉＣを用いて同じオン閾値電圧（Ｖｔｈ）を有するように形成され、並列に接続される複数の半導体スイッチング素子（１、２）を駆動するためのものであって、
複数の半導体スイッチング素子を駆動する駆動回路（Ｔｒ１、Ｔｒ２、Ｔｒ３）と、
半導体スイッチング素子を介して流れる電流の大きさに応じて、複数の半導体スイッチング素子の同時駆動と、複数の半導体スイッチング素子の一部のみの駆動との一方が実施されるように、駆動回路を制御する制御回路（１０）と、
複数の半導体スイッチング素子のそれぞれのオン閾値電圧を検出する検出回路（２２、２４）と、を備え、
制御回路は、駆動回路に複数の半導体スイッチング素子の一部のみの駆動を実施させる際、検出回路により複数の半導体スイッチング素子のオン閾値電圧に差異が生じていることが検出されると、相対的にオン閾値電圧の低い半導体スイッチング素子を駆動し、相対的にオン閾値電圧の高い半導体スイッチング素子を休止させるように、駆動回路を制御するように構成される。

上記のように、本発明によるスイッチング素子駆動装置では、制御回路（１０）は、駆動回路を制御することにより、複数の半導体スイッチング素子の同時駆動と、複数の半導体スイッチング素子の一部のみの駆動との一方を実施させることが可能である。

複数の半導体スイッチング素子の一部のみの駆動を実施させる際、制御回路は、複数の半導体スイッチング素子のオン閾値電圧に差異が生じていることが検出されると、相対的にオン閾値電圧の低い半導体スイッチング素子を駆動し、相対的にオン閾値電圧の高い半導体スイッチング素子を休止させるように、駆動回路を制御する。これにより、複数の半導体スイッチング素子のオン閾値電圧の差異を縮小することが可能となり、複数の半導体スイッチング素子を同時駆動する際のオンタイミングのずれを抑制することが可能となる。

上記括弧内の参照番号は、本開示の理解を容易にすべく、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、なんら発明の範囲を制限することを意図したものではない。

また、上述した特徴以外の、特許請求の範囲の各請求項に記載した技術的特徴に関しては、後述する実施形態の説明及び添付図面から明らかになる。

第１実施形態のスイッチング素子駆動装置の回路構成を示す構成図である。 第１実施形態のスイッチング素子駆動装置の制御回路が実行する処理を示すフローチャートである。 スイッチング素子駆動装置が、片側駆動を指示する休止指示信号に応じて、オン区間に、ＭＯＳＦＥＴ１、２の同時駆動から、ＭＯＳＦＥＴ１の片側駆動に切り替える場合の各部の信号波形を示すタイミングチャートである。 第２実施形態のスイッチング素子駆動装置の回路構成を示す構成図である。 第３実施形態のスイッチング素子駆動装置の回路構成を示す構成図である。 第４実施形態のスイッチング素子駆動装置の回路構成を示す構成図である。

以下、本発明の実施形態によるスイッチング素子駆動装置について図面を参照して説明する。なお、以下の各実施形態では、並列に接続される半導体スイッチング素子として、シリコンカーバイド（ＳｉＣ）を用いて同じオン電圧閾値を有するように形成されたＳｉＣ－ＭＯＳＦＥＴを採用した例について説明する。ただし、並列に接続される半導体スイッチング素子はＳｉＣ－ＭＯＳＦＥＴに限定されず、例えば、ＳｉＣを用いて形成されるＳｉＣ－ＩＧＢＴとしてもよい。

各実施形態のスイッチング素子駆動装置によって駆動されるＳｉＣ－ＭＯＳＦＥＴ（以下、単にＭＯＳＦＥＴと呼ぶ）は、例えば、モータのコイルに交流電流を供給するためのインバータ回路におけるスイッチング素子として用いることができる。それ以外にも、各実施形態のスイッチング素子駆動装置によって駆動されるＭＯＳＦＥＴは、特に、高電圧を用いて、コイルやソレノイドなどの誘導性負荷を駆動するためのスイッチング素子として適用されうる。

（第１実施形態）
図１は、第１実施形態のスイッチング素子駆動装置１００の回路構成を示している。図１に示すように、第１実施形態のスイッチング素子駆動装置１００は、並列に接続されたＭＯＳＦＥＴ１とＭＯＳＦＥＴ２を駆動するものである。ＭＯＳＦＥＴ１、２は、同じオン閾値電圧Ｖｔｈを有する。しかしながら、その他の特性（例えば、電流－電圧特性など）は同じであっても良いし、異なっていてもよい。以下の説明では、ＭＯＳＦＥＴ１、２が、すべて同じ特性を有する場合について説明する。

スイッチング素子駆動装置１００は、ＭＯＳＦＥＴ１、２のゲートに接続され、導通したとき、ＭＯＳＦＥＴ１，２のゲート電位を上昇させて、ＭＯＳＦＥＴ１，２をともにオンさせることが可能なオン用メインスイッチＴｒ１を有する。オン用メインスイッチＴｒ１として、例えば、ｐチャネルＭＯＳＦＥＴが採用されうる。オン用メインスイッチＴｒ１としてのｐチャネルＭＯＳＦＥＴのソースは、定電流回路１４に接続され、ドレインは、各ＭＯＳＦＥＴ１、２のゲートに達する充電側分岐配線に繋がる共通配線に接続される。

定電流回路１４は、オン用メインスイッチＴｒ１としてのｐチャネルＭＯＳＦＥＴのソースに一定の電流を流すものである。なお、定電流回路１４は、ｐチャネルＭＯＳＦＥＴのドレインに接続される共通配線に設けてもよい。

オン用メインスイッチＴｒ１としてのｐチャネルＭＯＳＦＥＴのドレインに接続される共通配線から分岐して、各ＭＯＳＦＥＴ１、２のゲートに達する充電側分岐配線には、整流素子としてのダイオードＤ１、Ｄ２と、バランス抵抗Ｒ１、Ｒ２とが直列に設けられている。

ダイオードＤ１、Ｄ２は、オン用メインスイッチＴｒ１が導通したとき、定電流回路１４からの一定電流が、それぞれの充電側分岐配線に分配されて、ＭＯＳＦＥＴ１、２のゲートに向かって流れることを許容する。ダイオードＤ１、Ｄ２は、降下電圧などの特性が同じものである。また、バランス抵抗Ｒ１、Ｒ２も、抵抗値を含む特性が同じものである。

このように、本実施形態においては、ＭＯＳＦＥＴ１、２、ダイオードＤ１、Ｄ２、及びバランス抵抗Ｒ１、Ｒ２として、それぞれ同じ特性を有する素子を用いている。そのため、オン用メインスイッチＴｒ１が導通して、定電流回路１４からＭＯＳＦＥＴ１及びＭＯＳＦＥＴ２のゲートに電流が通電されるとき、定電流回路１４が発生する一定電流は、ＭＯＳＦＥＴ１、２のゲートに同じ電流が流れるように分配される。このため、オン用メインスイッチＴｒ１をオンして、ＭＯＳＦＥＴ１、２を同時駆動する際に、ＭＯＳＦＥＴ１、２のゲート電圧に差が生じることを抑制することができる。

また、ＭＯＳＦＥＴ１、２のゲートの充電途中で、なんらかの原因によりゲート間に電位差が生じたとしても、それぞれの充電経路に同じ特性のバランス抵抗Ｒ１、Ｒ２を設けているので、相対的に低電位のゲートに流れる電流が相対的に高電位のゲートに流れる電流よりも多くなるように、それぞれのゲートに流れる電流量が自動的に調整される。従って、ＭＯＳＦＥＴ１、２のゲート電位がほぼ同時にオン閾値電圧Ｖｔｈに達するようにすることができ、ＭＯＳＦＥＴ１、２がオンするタイミングを揃えることが可能となる。

実際の回路では、配線、ダイオードＤ１、Ｄ２、ＭＯＳＦＥＴ１、２のゲートなどにインピーダンス成分が存在する。そのため、上述した電流の自動調整機能は、バランス抵抗Ｒ１、Ｒ２が省略された場合であっても、発揮されうる。

また、本実施形態に係るスイッチング素子駆動装置１００は、図１に示すように、オン用メインスイッチＴｒ１の他に、オン用メインスイッチＴｒ１と並列にＭＯＳＦＥＴ１のゲートに接続され、導通したとき、ＭＯＳＦＥＴ１のゲート電位を上昇させて、ＭＯＳＦＥＴ１をオンさせることができるオン用サブスイッチＴｒ２を有している。また、スイッチング素子駆動装置１００は、オン用メインスイッチＴｒ１と並列にＭＯＳＦＥＴ２のゲートに接続され、導通したとき、ＭＯＳＦＥＴ２のゲート電位を上昇させて、ＭＯＳＦＥＴ２をオンさせることができるオン用サブスイッチＴｒ３を有している。つまり、オン用サブスイッチＴｒ２、Ｔｒ３は、オン用メインスイッチＴｒ１が接続されるよりも少ない数のＭＯＳＦＥＴのゲートに接続されており、その接続された一部のＭＯＳＦＥＴだけをオンさせることが可能となっている。従って、オン用メインスイッチＴｒ１とオン用サブスイッチＴｒ２、Ｔｒ３との使用を適宜切り替えることにより、駆動するＭＯＳＦＥＴの数を可変することができる。

オン用サブスイッチＴｒ２、Ｔｒ３も、例えば、オン用メインスイッチＴｒ１と同様に、ｐチャネルＭＯＳＦＥＴによって構成することができる。オン用サブスイッチＴｒ２またはオン用サブスイッチＴｒ３が導通したときには、電源１２からの高電位がＭＯＳＦＥＴ１またはＭＯＳＦＥＴ２のゲートに印加される。

オン用メインスイッチＴｒ１が非導通となっているときに、オン用サブスイッチＴｒ２が導通した場合、ダイオードＤ１が、ＭＯＳＦＥＴ１のゲートに繋がる充電側分岐配線から、ＭＯＳＦＥＴ２のゲートに繋がる充電側分岐配線に電流が回り込むことを防止する。従って、オン用サブスイッチＴｒ２が導通したときは、オン用サブスイッチＴｒ２がゲートに接続されたＭＯＳＦＥＴ１だけを適切に駆動することができる。また、オン用メインスイッチＴｒ１が非導通となっているときに、オン用サブスイッチＴｒ３が導通した場合には、ダイオードＤ２が、ＭＯＳＦＥＴ２のゲートに繋がる充電側分岐配線から、ＭＯＳＦＥＴ１のゲートに繋がる充電側分岐配線に電流が回り込むことを防止する。従って、オン用サブスイッチＴｒ３が導通したときは、オン用サブスイッチＴｒ３がゲートに接続されたＭＯＳＦＥＴ２だけを適切に駆動することができる。

さらに、スイッチング素子駆動装置１００は、ダイオードＤ１、Ｄ２の下流側において、ＭＯＳＦＥＴ１，２の各ゲートに接続されたオフ用メインスイッチＴｒ４を有する。このオフ用メインスイッチＴｒ４は、ＭＯＳＦＥＴ１、２がオンからオフに切り替えられるときに導通され、オンしていたＭＯＳＦＥＴのゲートに蓄積された電荷を放電させることにより、オンしていたＭＯＳＦＥＴがオフする速度を早めるものである。オフ用メインスイッチＴｒ４は、例えば、ｎチャネルＭＯＳＦＥＴによって構成することができる。オフ用メインスイッチＴｒ４としてのｎチャネルＭＯＳＦＥＴのソースは、定電流回路１６に接続され、ドレインは、各ＭＯＳＦＥＴ１、２のゲートに達する放電側分岐配線に繋がる共通配線に接続される。

定電流回路１６は、オフ用メインスイッチＴｒ４としてのｎチャネルＭＯＳＦＥＴのソースに一定の電流を流すものである。なお、定電流回路１６は、ｎチャネルＭＯＳＦＥＴのドレインに接続される共通配線に設けてもよい。

オフ用メインスイッチＴｒ４としてのｎチャネルＭＯＳＦＥＴのドレインに接続される共通配線から分岐して、各ＭＯＳＦＥＴ１、２のゲートに達する放電側分岐配線には、それぞれ、整流素子としてのダイオードＤ３、Ｄ４と、バランス抵抗Ｒ３、Ｒ４とが直列に設けられている。

ダイオードＤ３、Ｄ４は、ＭＯＳＦＥＴ１、２がオンしている状態で、オフ用メインスイッチＴｒ４が導通したとき、ＭＯＳＦＥＴ１、２のゲートから定電流回路１６に向かって電流が流れることを許容する。この場合、ＭＯＳＦＥＴ１、２の各ゲートから定電流回路１６に向かって流れる電流の合計値が、定電流回路１６が定める一定電流となる。ダイオードＤ３、Ｄ４は、降下電圧などの特性が同じものである。また、バランス抵抗Ｒ３、Ｒ４も、抵抗値を含む特性が同じものである。

バランス抵抗Ｒ３、Ｒ４は、バランス抵抗Ｒ１、Ｒ２と同様に、オフ用メインスイッチＴｒ４が導通したときに、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ２のゲート電位に差が生じたとしても、その電位差の減少を促進する作用を有する。これにより、ＭＯＳＦＥＴ１，２がオフするタイミングを揃えることが可能となる。

さらに、ダイオードＤ３は、オン用サブスイッチＴｒ３によってＭＯＳＦＥＴ２だけがオンしているときに、ＭＯＳＦＥＴ２のゲートに繋がる放電側分岐配線から、ＭＯＳＦＥＴ２のゲートに繋がる放電側分岐配線に電流が回り込むことを防止する。また、ダイオードＤ４は、オン用サブスイッチＴｒ２によってＭＯＳＦＥＴ１だけがオンしているときに、ＭＯＳＦＥＴ１のゲートに繋がる放電側分岐配線から、ＭＯＳＦＥＴ２のゲートに繋がる放電側分岐配線に電流が回り込むことを防止する。

本実施形態のスイッチング素子駆動装置１００では、ＭＯＳＦＥＴ１のゲートは、抵抗Ｒ５を介して接地されている。同様に、ＭＯＳＦＥＴ２のゲートは、抵抗Ｒ６を介して接地されている。抵抗Ｒ５と抵抗Ｒ６は、同じ抵抗値を有している。オン用メインスイッチＴｒ１またはオン用サブスイッチＴｒ２、Ｔｒ３が導通から非導通に切り替えられたとき、各ＭＯＳＦＥＴ１、２のゲートに蓄積された電荷の少なくとも一部が抵抗Ｒ５、抵抗Ｒ６を介して放電される。特に、後述するように、ＭＯＳＦＥＴのオン期間において、例えば、オン用メインスイッチＴｒ１が導通している状態（同時駆動）から、オン用サブスイッチＴｒ２が導通する状態（片側駆動）に切り替えられたときには、オフ用メインスイッチＴｒ４は非導通のままであるため、オン用メインスイッチＴｒ１を通じてＭＯＳＦＥＴ２のゲートに蓄積された電荷のすべては、抵抗Ｒ６を介して放電されることになる。

さらに、本実施形態のスイッチング素子駆動装置１００は、ＭＯＳＦＥＴ１のオン閾値電圧Ｖｔｈを検出する第１Ｖｔｈ検出回路２２と、ＭＯＳＦＥＴ２のオン閾値電圧Ｖｔｈを検出する第２Ｖｔｈ検出回路２４とを有する。第１及び第２Ｖｔｈ検出回路２２、２４は、例えば、ＭＯＳＦＥＴのオン期間の最初にオン用メインスイッチＴｒ１が導通されたときに、それぞれ、ＭＯＳＦＥＴ１およびＭＯＳＦＥＴ２のオン閾値電圧Ｖｔｈを検出することができるように構成されている。より具体的には、第１及び第２Ｖｔｈ検出回路２２、２４は、それぞれ、ＭＯＳＦＥＴ１、２のゲートに印加されるゲート電圧と、ソース－ドレイン間に流れる電流に対応する電圧を取り込む。各ＭＯＳＦＥＴ１、２のドレインには、それぞれ抵抗Ｒ７、Ｒ８が接続されている。これらの抵抗Ｒ７、Ｒ８の端子電圧が、各ＭＯＳＦＥＴ１，２のソース－ドレイン間に流れる電流に対応する電圧として、第１及び第２Ｖｔｈ検出回路２２、２４に取り込まれる。

なお、ＭＯＳＦＥＴ１、２が、メイン領域とセンス領域とを含むように構成してもよい。この場合、センス領域には、メイン領域を流れる電流の所定割合（例えば、数百分の１）の電流が流れるように、センス領域とメイン領域とのサイズが定められる。そして、第１及び第２Ｖｔｈ検出回路２２、２４は、各ＭＯＳＦＥＴ１、２のセンス領域を流れる電流に対応する電圧を取り込むように構成してもよい。

ＭＯＳＦＥＴのオン期間の最初にオン用メインスイッチＴｒ１が導通されると、定電流回路１４からの一定電流がほぼ均等に分配されて、各ＭＯＳＦＥＴ１、２のゲートに向かって流れる。このため、各ＭＯＳＦＥＴ１、２のゲート電圧は、所定の傾きで上昇する。そして、第１及び第２Ｖｔｈ検出回路２２、２４は、各ＭＯＳＦＥＴ１、２のソース－ドレイン間に電流が流れ始めたことを検出したときのゲート電圧を、各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈとして検出することができる。

本実施形態のスイッチング素子駆動装置１００は、各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに差異が生じているか否かを判定するＶｔｈ変動判定回路２６を有する。Ｖｔｈ変動判定回路２６は、第１及び第２Ｖｔｈ検出回路２２、２４によって検出された各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに基づいて、ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに所定値以上の差異が生じているか否かを判定する。所定値以上の差異が生じている場合には、所定値以上の差異が発生していることを示す信号、さらに、相対的に高いオン閾値電圧Ｖｔｈを有するＭＯＳＦＥＴを示す信号を制御回路１０に出力する。なお、Ｖｔｈ変動判定回路２６が有する判定機能は、制御回路１０が備えるように構成することもできる。

さらに、本実施形態のスイッチング素子駆動装置１００は、外部の制御装置から入力される駆動信号及び休止指示信号に基づき、オン用メインスイッチＴｒ１、オン用サブスイッチＴｒ２、Ｔｒ３及びオフ用メインスイッチＴｒ４の導通、非導通を制御する制御回路１０を有する。例えば、駆動信号はＰＷＭ信号であり、休止指示信号はＨｉレベルとＬｏレベルの２値信号とすることができる。外部の制御装置は、ＭＯＳＦＥＴ１、２を介して流れる電流の大きさを監視しており、その電流値が閾値以上である場合には、ＭＯＳＦＥＴ１、２の同時駆動を指示するため、Ｌｏレベルの休止指示信号を制御回路１０に入力する。一方、外部の制御装置は、ＭＯＳＦＥＴ１、２を介して流れる電流の大きさが閾値未満である場合には、同時駆動を休止し、一方のＭＯＳＦＥＴのみの駆動（片側駆動）への切り替えを指示するため、Ｈｉレベルの休止指示信号を制御回路１０に入力する。

ここで、本実施形態では、各ＭＯＳＦＥＴ１、２は、シリコンカーバイド（ＳｉＣ）によって形成されているので、ゲートに正電圧を印加し続けると、ゲート酸化膜界面のトラップに電子が捕獲されることにより、オン閾値電圧が上昇する現象が生じる。このため、ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈが初期的には一致していても、使用を繰り返すことにより、両ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに差異が生じる可能性がある。並列に接続されるＭＯＳＦＥＴ１、２のオン閾値電圧に差異が生じた場合、ＭＯＳＦＥＴ１、２を同時駆動すべくオン用メインスイッチＴｒ１がオンされても、ＭＯＳＦＥＴ１、２のオンするタイミングがずれてしまう虞がある。

そこで、制御回路１０は、片側駆動を行う際に、Ｖｔｈ変動判定回路２６から、ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに差異が生じていることを示す信号が入力されると、相対的にオン閾値電圧Ｖｔｈの低いＭＯＳＦＥＴだけをオンし、相対的にオン閾値電圧Ｖｔｈの高いＭＯＳＦＥＴを休止させるように、オン用サブスイッチＴｒ２、Ｔｒ３を制御する。これにより、ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈの差異を縮小することが可能となり、ＭＯＳＦＥＴ１、２を同時駆動する際のオンタイミングのずれを抑制することが可能となる。

以下、図２のフローチャート及び図３のタイミングチャートを参照して、本実施形態に係るスイッチング素子駆動装置１００の動作をより詳しく説明する。なお、図２のフローチャートは、制御回路１０において実行される処理の流れを示している。図３のタイミングチャートは、Ｈｉレベルの休止指示信号に応じて、制御回路１０が、オン指令区間に、ＭＯＳＦＥＴ１、２の同時駆動から、相対的に低いオン閾値電圧Ｖｔｈを有するＭＯＳＦＥＴ１だけの駆動に切り替える場合の各部の信号波形を示している。

図２のフローチャートにおいて、ステップＳ１００では、制御回路１０は、外部の制御装置から入力される駆動信号がオフからオンに変化したか否かを判定する。この判定処理において、オフからオンに変化していないと判定すると、制御回路１０は、ステップＳ１００の処理を繰り返し実行し、駆動信号がオフからオンに変化するまで待機する。一方、駆動信号がオフからオンに変化したと判定すると、次のステップＳ１１０の処理に進む。ステップＳ１１０では、制御回路１０は、オン用メインスイッチＴｒ１に駆動信号を出力して導通させ、オン用メインスイッチＴｒ１をオンさせる。つまり、図３のタイミングチャートに示すように、制御回路１０は、時間Ｔ１、Ｔ２で始まる駆動信号のオン指令期間の初期に、オン用メインスイッチＴｒ１を導通するように制御して、ＭＯＳＦＥＴ１、２を同時にオンさせる。

外部の制御装置は、ＭＯＳＦＥＴ１、２が同時にオンされている間に、それらＭＯＳＦＥＴ１、２を介して流れる電流の大きさが閾値以上か否かを判定し、その判定結果に応じた休止指示信号を制御回路１０に出力する。さらに、第１及び第２Ｖｔｈ検出回路２２、２４も、ＭＯＳＦＥＴ１、２が同時にオンされるときに、それぞれのオン閾値電圧Ｖｔｈを検出して、Ｖｔｈ変動判定回路２６に出力する。Ｖｔｈ変動判定回路２６は、第１及び第２Ｖｔｈ検出回路２２、２４から入力された各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに基づいて、各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに所定値以上の差異が発生しているか否かを判定し、その判定結果を示す信号を制御回路１０に出力する。

ステップＳ１２０では、外部の制御装置から入力される休止指示信号が同時駆動と片側駆動とのどちらを指示しているかを判定する。休止指示信号が同時駆動を指示している場合には、ステップＳ１３０の処理に進む。一方、休止指示信号が片側駆動を指示している場合には、ステップＳ１４０の処理に進む。

ステップＳ１３０では、休止指示信号により同時駆動が指示されているので、制御回路１０は、駆動信号がＨｉレベルとなるオン指令期間に渡って、オン用メインスイッチＴｒ１への駆動信号の出力を継続することにより、オン用メインスイッチＴｒ１を導通した状態に維持する。この結果、駆動信号のオン指令期間中、ＭＯＳＦＥＴ１、２がともにオンされたままとなる。

一方、ステップＳ１４０では、休止指示信号により片側駆動が指示されているので、駆動すべきＭＯＳＦＥＴを決定するために、制御回路１０は、各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに所定値以上の差異が発生しているか否かを判定する。この判定処理において、所定値以上の差異が発生していると判定した場合、ステップＳ１５０の処理に進む。逆に、所定値以上の差異が発生していないと判定した場合には、ステップＳ１６０の処理に進む。

ステップＳ１５０では、制御回路１０は、オン用メインスイッチＴｒ１への駆動信号を停止してオン用メインスイッチＴｒ１をオフするとともに、相対的にオン閾値電圧Ｖｔｈの低いＭＯＳＦＥＴに対応するオン用サブスイッチに駆動信号を出力して、相対的にオン閾値電圧Ｖｔｈの低いＭＯＳＦＥＴを導通させる。その一方、制御回路１０は、相対的にオン閾値電圧Ｖｔｈの高いＭＯＳＦＥＴに対応するオン用サブスイッチには駆動信号を出力せず、相対的にオン閾値電圧Ｖｔｈの高いＭＯＳＦＥＴを休止させる。このように、相対的にオン閾値電圧Ｖｔｈの高いＭＯＳＦＥＴを休止させることで、上昇したオン閾値電圧Ｖｔｈの低下を図ることができる。従って、ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈの差異を縮小することが可能となる。

なお、図３のタイミングチャートは、外部の制御装置からの休止指示信号により片側駆動が指示され、ＭＯＳＦＥＴ２のオン閾値電圧ＶｔｈがＭＯＳＦＥＴ１のオン閾値電圧Ｖｔｈよりも所定値以上高い場合の各部の信号波形を示している。この場合、制御回路１０は、図３に示すように、駆動信号のオン指令期間の初期はオン用メインスイッチＴｒ１を導通するように制御して、ＭＯＳＦＥＴ１、２を同時にオンさせる。しかし、外部の制御装置から、片側駆動を指示する休止指示信号が入力された時点で、オン用メインスイッチＴｒ１をオフするとともに、相対的にオン閾値電圧Ｖｔｈの低いＭＯＳＦＥＴ１に対応するオン用サブスイッチＴｒ２だけに駆動信号を出力する。このとき、相対的にオン閾値電圧Ｖｔｈの高いＭＯＳＦＥＴ２に対応するオン用サブスイッチＴｒ３はオフされたままである。

導通するスイッチが、オン用メインスイッチＴｒ１からオン用サブスイッチＴｒ２へ切り替えられると、図３に示すように、ＭＯＳＦＥＴ１はオン状態を維持するが、ＭＯＳＦＥＴ２はオンからオフに切り替えられる。この際、上述したように、ダイオードＤ１により、ＭＯＳＦＥＴ１のゲートから、ＭＯＳＦＥＴ２のゲートへ電流が回り込むことを防止することができ、ＭＯＳＦＥＴ１だけをオンさせることができる。また、ＭＯＳＦＥＴ２のゲートの電荷は、抵抗Ｒ６を介して放電されるので、ＭＯＳＦＥＴ２をオフさせることができる。

なお、制御回路１０は、ＭＯＳＦＥＴ１、２の片側駆動を実施する場合、ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈの差異が所定値以下となるまで、相対的にオン閾値電圧の高いＭＯＳＦＥＴを休止させる。

一方、ステップＳ１６０では、各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに所定値以上の差異が発生していないので、制御回路１０は、駆動信号のオン指令期間に、オン用サブスイッチＴｒ２、Ｔｒ３によりＭＯＳＦＥＴ１、２を個別にオンする場合、オン指令ごとに交互にＭＯＳＦＥＴ１、２がオンされるように、導通するオン用サブスイッチＴｒ２、Ｔｒ３を交互に切り替える。このようにＭＯＳＦＥＴ１、２を駆動することにより、ＭＯＳＦＥＴ１、２の駆動頻度が均等化され、各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈの差異の発生を抑制することができる。なお、ステップＳ１６０におけるＭＯＳＦＥＴ１、２の駆動方式は、上述した駆動方式に制限されるものではない。例えば、所定の複数回のオン指令毎に、導通するオン用サブスイッチＴｒ２、Ｔｒ３を交互に切り替えてもよい。

ステップＳ１７０では、駆動信号がオンからオフに変化したかどうかを判定する。この判定処理において、駆動信号がオンからオフに変化していないと判定すると、制御回路１０は、ステップＳ１７０の処理を繰り返し実行し、駆動信号がオンからオフに変化するまで待機する。一方、駆動信号がオンからオフに変化したと判定すると、次のステップＳ１８０に進む。

ステップＳ１８０では、駆動信号のオン指令期間が終了し、駆動信号がＨｉレベルからＬｏレベルに切り替わったため、制御回路１０は、導通しているオン用メインスイッチＴｒ１またはオン用サブスイッチＴｒ２、Ｔｒ３を導通から非導通に切り替えるとともに、オフ用メインスイッチＴｒ４を所定時間の間、非導通から導通へ切り替える。これにより、ＭＯＳＦＥＴ１、２のゲートに蓄積された電荷が速やかに放電され、ＭＯＳＦＥＴ１、２は即座にオフする。

以上、説明したように、本実施形態のスイッチング素子駆動装置１００によれば、並列接続されたＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに所定値以上の差異が発生している場合、ＭＯＳＦＥＴ１，２の片側駆動時に、相対的にオン閾値電圧Ｖｔｈの低いＭＯＳＦＥＴが駆動されるように、オン用サブスイッチＴｒ２、Ｔｒ３が制御される。これにより、ＭＯＳＦＥＴ１、２のオン閾値電圧の差異を縮小することが可能となり、ＭＯＳＦＥＴ１、２を同時駆動するときのオンタイミングのずれを抑制することが可能となる。

（第２実施形態）
図４は、第２実施形態に係るスイッチング素子駆動装置２００の回路構成を示している。なお、図４においては、図示の便宜のため、オフ用メインスイッチＴｒ４を含む放電のための回路が省略されている。

上述した第１実施形態では、相対的に低いオン閾値電圧Ｖｔｈを有するＭＯＳＦＥＴが駆動される間、相対的に高いオン閾値電圧Ｖｔｈを有するＭＯＳＦＥＴは駆動が休止される例について説明された。ＭＯＳＦＥＴの駆動を休止するだけでも、上昇したオン閾値電圧Ｖｔｈの低下を図ることはできるが、その際に、ゲートに負電圧を印加することで、より素早く上昇したオン閾値電圧Ｖｔｈを低下させることが可能である。

そこで、第２実施形態に係るスイッチング素子駆動装置２００は、図４に示すように、負電圧発生回路２８と、負電圧発生回路２８から各ＭＯＳＦＥＴ１、２のゲートに達する経路の導通、遮断を切り替える切り替えスイッチとしてのトランジスタＴｒ５、Ｔｒ６とを備える。制御回路１０は、相対的に高いオン閾値電圧Ｖｔｈを有するＭＯＳＦＥＴの駆動を休止している休止期間の少なくとも一部の期間、対応する切り替えスイッチをオンして、負電圧発生回路２８が発生する負電圧をＭＯＳＦＥＴのゲートに印加する。

本実施形態において、ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに所定値以上の差異が発生している場合、Ｖｔｈ変動判定回路２６が、その差異の大きさを示す信号を制御回路１０に出力するように構成してもよい。そして、制御回路１０は、ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈの差異が大きくなるほど、負電圧発生回路２８が発生する負電圧の大きさの絶対値が大きくなるように、および／または負電圧の印加時間が長くなるように、負電圧発生回路２８および／または切り替えスイッチを制御してもよい。また、負電圧発生回路２８を、各ＭＯＳＦＥＴ１、２に対して個別に設けてもよい。

（第３実施形態）
上述した第１実施形態に係るスイッチング素子駆動装置１００は、ＭＯＳＦＥＴ１、２を一括して駆動するためのオン用メインスイッチＴｒ１を備えていた。しかしながら、複数のＭＯＳＦＥＴ１、２は、同時駆動のために、必ずしも同じスイッチによって一括して駆動されなくてもよい。つまり、ＭＯＳＦＥＴ１、２は、それぞれ個別のスイッチ（第１実施形態のオン用サブスイッチＴｒ２、Ｔｒ３）によって、同時駆動されたり、片側駆動されたりしてもよい。ＭＯＳＦＥＴ１、２のそれぞれのオン閾値電圧Ｖｔｈに実質的な差が生じていなければ、個別のスイッチによってＭＯＳＦＥＴ１、２を同時駆動しても、ほぼ同じタイミングでＭＯＳＦＥＴ１、２をオンさせることができる。このようなスイッチング素子駆動装置３００の構成の一例を、第３実施形態として、図５に示す。

図５に示すように、第３実施形態に係るスイッチング素子駆動装置３００は、ほぼ、第１実施形態に係るスイッチング素子駆動装置１００から、オン用メインスイッチＴｒ１、定電流回路１４、ダイオードＤ１、Ｄ２、及びバランス抵抗Ｒ１、Ｒ２を削除した構成となっている。

第３実施形態に係るスイッチング素子駆動装置３００は、例えば、上述した第１実施形態と同様に、駆動信号のオン指令期間の初期に、スイッチＴｒ２、Ｔｒ３を導通するように制御して、ＭＯＳＦＥＴ１、２を同時にオンさせる。そして、ＭＯＳＦＥＴ１、２が同時にオンしている間に、外部回路において、ＭＯＳＦＥＴ１，２を介して流れる電流の大きさに基づき、ＭＯＳＦＥＴ１、２の同時駆動を継続するか、一方を休止させるかが判定される。さらに、第１及び第２Ｖｔｈ検出回路２２、２４も、ＭＯＳＦＥＴ１、２が同時にオンされるときに、それぞれのオン閾値電圧Ｖｔｈを検出して、Ｖｔｈ変動判定回路２６に出力する。Ｖｔｈ変動判定回路２６は、第１及び第２Ｖｔｈ検出回路２２、２４から入力された各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに基づいて、各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに所定値以上の差異が発生しているか否かを判定し、その判定結果を示す信号を制御回路１０に出力する。

ただし、第３実施形態におけるＭＯＳＦＥＴ１、２の駆動方法は、上述した駆動方法に限られない。例えば、ＭＯＳＦＥＴ１、２が、モータのインバータ回路におけるスイッチング素子として用いられる場合など、他のスイッチング素子を介して他の相のコイルに通電される電流の大きさに基づいて、事前にＭＯＳＦＥＴ１、２を同時駆動するか片側駆動するかを判定してもよい。また、今回のオン指令期間ではなく、前回のオン指令期間においてＭＯＳＦＥＴ１，２の少なくとも一方に流れる電流の大きさに基づき、今回のオン指令期間の駆動の態様（同時駆動または片側駆動）を判定してもよい。そして、ＭＯＳＦＥＴ１、２を片側駆動すると判定したときには、オン指令期間の最初から、駆動すべきＭＯＳＦＥＴに対応するスイッチを導通させればよい。

上記のように、オン指令期間の最初から駆動すべきＭＯＳＦＥＴに対応するスイッチを導通させて片側駆動を実行する際、片側駆動が所定期間以上連続して実行される場合には、例えば、所定期間毎に、オン指令期間の初期にＭＯＳＦＥＴ１、２を同時にオンさせ、その同時オンの間に、各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈを検出するようにしてもよい。つまり、毎回、オン指令期間の初期にオン用メインスイッチＴｒ１によってＭＯＳＦＥＴ１、２を同時にオンさせるのではなく、例えば、オン指令期間の所定回数毎に、オン指令期間の初期にＭＯＳＦＥＴ１、２を同時にオンさせて、各ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈを検出してもよい。あるいは、モータの停止時などに、モータを駆動しない態様で、各ＭＯＳＦＥＴ１、２のゲートに印加する電圧を上昇させ、電流が流れ始めたときの電圧をオン閾値電圧として検出するようにしてもよい。

上述した駆動方法の変形例は、第１および第２実施形態のスイッチング素子駆動装置１００に適用することも可能である。

（第４実施形態）
上述した第３実施形態に係るスイッチング素子駆動装置３００は、個別に設けたスイッチＴｒ２、Ｔｒ３によってＭＯＳＦＥＴ１、２をオンするが、ＭＯＳＦＥＴ１、２をオフするためのスイッチとしては、共通のオフ用メインスイッチＴｒ４を備えていた。しかし、ＭＯＳＦＥＴ１、２をオフするためのスイッチも、ＭＯＳＦＥＴ１、２に対して個別に設けてもよい。このようなスイッチング素子駆動装置４００の構成の一例を、第４実施形態として、図６に示す。

図６に示すように、第４実施形態に係るスイッチング素子駆動装置３００は、ほぼ、第３実施形態に係るスイッチング素子駆動装置３００のオフ用メインスイッチＴｒ４を個別のスイッチＴｒ５、Ｔｒ６に置き換えるとともに、抵抗Ｒ５と抵抗Ｒ６を廃止した構成となっている。

第４実施形態に係るスイッチング素子駆動装置３００では、ＭＯＳＦＥＴ１、２がオンからオフに切り替えられるとき、それぞれのゲートに蓄積された電荷が、対応するスイッチＴｒ５、Ｔｒ６を介して放電される。従って、同時駆動から片側駆動に切り替える際にも、対応するスイッチＴｒ５、Ｔｒ６をオンさせることで、休止されるＭＯＳＦＥＴ１、２がオフする速度を早めることができる。

さらに、図６に示す構成において、スイッチＴｒ５、Ｔｒ６のソース側に負電圧発生回路を接続してもよい。この場合、負電圧発生回路は、ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに実質的な差異が生じていなければ、例えば、接地電位を発生し、ＭＯＳＦＥＴ１、２のオン閾値電圧Ｖｔｈに実質的な差異が生じている場合、相対的にオン閾値電圧Ｖｔｈの高いＭＯＳＦＥＴに対して負電圧を発生するように構成すればよい。

以上、本発明の好ましい実施形態について説明したが、本発明は、上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々、変形して実施することができる。

例えば、上述した第１実施形態のスイッチング素子駆動装置１００のゲート充電回路では、オン用メインスイッチＴｒ１が導通すると、定電流回路１４からの一定電流が、各ＭＯＳＦＥＴのゲートに繋がる充電側分岐配線に分配されるように構成されていた。しかしながら、ゲート充電回路に印加電圧可変回路を設け、各ＭＯＳＦＥＴのゲートに繋がる充電側分岐配線に、例えば連続的または段階的に上昇する電圧を印加するようにしてもよい。これにより、各ＭＯＳＦＥＴ１、２のゲートに印加する電圧を制御することができ、各ＭＯＳＦＥＴ１、２のオン閾値電圧の検出を精度よく行うことができる。

また、上述した第１実施形態では、スイッチング素子駆動装置１００が、並列に接続された２個のＭＯＳＦＥＴ１、２を駆動する例について説明した。しかしながら、スイッチング素子駆動装置が駆動するＭＯＳＦＥＴの数は２個に制限されず、例えば、並列接続された３個以上のＭＯＳＦＥＴを駆動するものであってもよい。この場合、並列接続されたＭＯＳＦＥＴを介して流れる電流の大きさに応じて、駆動するＭＯＳＦＥＴの数を、１、２、３、…と切り替えることができる。その際、一部のＭＯＳＦＥＴだけを駆動する場合には、複数のＭＯＳＦＥＴの中で最も低いオン閾値電圧に対して、所定値以上高いオン閾値電圧を有するＭＯＳＦＥＴがあれば、そのＭＯＳＦＥＴを休止させる。所定値以上高いオン閾値電圧を有するＭＯＳＦＥＴがない場合には、相対的にオン閾値電圧が高いＭＯＳＦＥＴを休止させたり、各ＭＯＳＦＥＴの駆動頻度が均等化するように休止するＭＯＳＦＥＴを定期的に交代させたりすればよい。

１、２：ＩＧＢＴ、１０：制御回路、１２：電源電位、１４、１６：定電流回路、２０：温度依存型電圧レギュレータ、１００～６００：ＩＧＢＴ駆動装置、ＡＭＰ１：差動増幅器、Ｄ１～Ｄ５：ダイオード、Ｒ１～Ｒ４：バランス抵抗、Ｔｒ１：オン用メインスイッチ、Ｔｒ２：オン用サブスイッチ、Ｔｒ３：オフ用メインスイッチ、Ｔｒ４：オフ用サブスイッチ

Claims (7)

1. 半導体材料としてＳｉＣを用いて同じオン閾値電圧（Ｖｔｈ）を有するように形成され、並列に接続される複数の半導体スイッチング素子（１、２）を駆動するためのスイッチング素子駆動装置であって、
   複数の前記半導体スイッチング素子を駆動する駆動回路（Ｔｒ１、Ｔｒ２、Ｔｒ３）と、
   前記半導体スイッチング素子を介して流れる電流の大きさに応じて、複数の前記半導体スイッチング素子の同時駆動と、複数の前記半導体スイッチング素子の一部のみの駆動との一方が実施されるように、前記駆動回路を制御する制御回路（１０）と、
   複数の前記半導体スイッチング素子のそれぞれのオン閾値電圧を検出する検出回路（２２、２４）と、を備え
   前記制御回路は、前記駆動回路に複数の前記半導体スイッチング素子の一部のみの駆動を実施させる際、前記検出回路により複数の前記半導体スイッチング素子のオン閾値電圧に差異が生じていることが検出されると、相対的にオン閾値電圧の低い前記半導体スイッチング素子を駆動し、相対的にオン閾値電圧の高い前記半導体スイッチング素子を休止させるように、前記駆動回路を制御するスイッチング素子駆動装置。
2. 前記制御回路は、複数の前記半導体スイッチング素子のオン閾値電圧の差異が所定の閾値以下となるまで、前記駆動回路に複数の前記半導体スイッチング素子の一部のみの駆動を実施させる際に、オン閾値電圧の高い前記半導体スイッチング素子を休止させる請求項１に記載のスイッチング素子駆動装置。
3. 負電圧を発生する負電圧発生回路（２８）をさらに有し、
   前記制御回路は、オン閾値電圧の高い前記半導体スイッチング素子の休止期間の少なくとも一部の期間、オン閾値電圧の高い前記半導体スイッチング素子のゲートに、前記負電圧発生回路が発生する負電圧を印加させる請求項１または２に記載のスイッチング素子駆動装置。
4. 前記負電圧発生回路は、発生する負電圧を可変させることができるものであり、
   前記制御回路は、複数の前記半導体スイッチング素子のオン閾値電圧の差が大きくなるほど、絶対値として高い負電圧が、オン閾値電圧の高い前記半導体スイッチング素子のゲートに印加されるように、前記負電圧発生回路が発生する負電圧を高くする請求項３に記載のスイッチング素子駆動装置。
5. 前記駆動回路は、
   複数の前記半導体スイッチング素子を一括して駆動する主駆動回路（Ｔｒ１）と、
   複数の前記半導体スイッチング素子を個別に駆動する副駆動回路（Ｔｒ２、Ｔｒ３）と、を含み、
   前記制御回路は、前記主駆動回路を用いて複数の前記半導体スイッチング素子を同時駆動させ、前記副駆動回路を用いて複数の前記半導体スイッチング素子の一部のみを駆動させる請求項１乃至４のいずれかに記載のスイッチング素子駆動装置。
6. 前記制御回路は、前記半導体スイッチング素子をオンする期間において、最初に前記主駆動回路によって複数の前記半導体スイッチング素子を一括してオンさせ、複数の前記半導体スイッチング素子を介して流れる電流が所定値以下である場合には、その後、前記主駆動回路による駆動から前記副駆動回路による駆動に切り替える請求項５に記載のスイッチング素子駆動装置。
7. 前記制御回路は、複数の前記半導体スイッチング素子がともにオンする期間中に、それぞれのゲートに印加される電圧を変化させ、そのときに対応する前記半導体スイッチング素子を流れる電流の変化から、複数の前記半導体スイッチング素子のそれぞれのオン閾値電圧を検出する請求項５に記載のスイッチング素子駆動装置。

Images