JP7196636B2 - Substrate with built-in stranded wires - Google Patents
Substrate with built-in stranded wires Download PDFInfo
- Publication number
- JP7196636B2 JP7196636B2 JP2019011707A JP2019011707A JP7196636B2 JP 7196636 B2 JP7196636 B2 JP 7196636B2 JP 2019011707 A JP2019011707 A JP 2019011707A JP 2019011707 A JP2019011707 A JP 2019011707A JP 7196636 B2 JP7196636 B2 JP 7196636B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wire
- built
- hole
- litz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、撚り線内蔵基板に関する。 The present invention relates to a stranded wire built-in substrate.
特許文献1には、電流伝送媒体が、幅方向に交差する方向に複数の切れ目が形成された扁平導体を有することで、銅線の末端処理の複雑化を招くことなく大きな電流を流す際に発生する渦電流によって生じるジュール熱を抑制する技術が開示されている。
In
ところで、基板に大電流を流すために、銅板を加工したバスバーを内蔵したバスバー内蔵基板が知られている。バスバー内蔵基板には、バスバーに電流が流れて発熱した際に、バスバーが線膨張して上下の基板に大きな応力が発生するおそれがある。 By the way, there is known a substrate with built-in busbars, in which a busbar made of a copper plate is embedded in order to allow a large current to flow through the substrate. When a current flows through the bus bar and heat is generated, the bus bar may linearly expand and a large stress may be generated in the upper and lower substrates.
そこで、バスバー内蔵基板におけるバスバーに代えて特許文献1の技術の適用が想定されるが、特許文献1の技術では、外基板(上下の基板)との接続が困難となる。
Therefore, it is assumed that the technology of
本発明は、大電流に対応可能であると共に、基板に生じる応力を抑制することができる撚り線内蔵基板を得ることを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to obtain a substrate with built-in twisted wires that can handle a large current and can suppress stress generated in the substrate.
請求項1に記載の撚り線内蔵基板は、基材を備えた中基板と、基材を備え、前記中基板の一方の面に積層された第1外基板と、基材を備え、前記中基板の他方の面に積層された第2外基板と、前記中基板の前記基材に形成された孔に配置され、複数の素線から構成された撚り線と、前記孔内において前記撚り線の前記複数の素線と電気的に接続されると共に、前記第1外基板の一方の面まで延在する導電ブロックと、を備える撚り線内蔵基板であって、前記孔は、前記中基板の前記基材を厚み方向に貫通する貫通孔であり、前記貫通孔は、前記撚り線が配線された方向に沿って延びるように形成されている。
A substrate with built-in twisted wires according to
請求項1に記載の撚り線内蔵基板では、それぞれ基材を備える中基板、第1外基板及び第2外基板が積層されている。ここで、中基板の基材に形成された孔に撚り線が配置されているので、撚り線を利用して基板の内部に大きな電流を流すことができる。
In the twisted wire built-in board according to
また、複数の素線から構成された撚り線を用いるので、バスバーを用いる場合と比較して、渦電流による発熱が抑制されると共に、基板に生じる応力が緩和される。更に、導電ブロックが、孔から第1基板の一方の面まで延在すると共に、より線の複数の素線と電気的に接続されているので、撚り線と外基板(第1外基板)とを適切に接続をすることができる。 In addition, since a twisted wire composed of a plurality of strands is used, heat generation due to eddy currents is suppressed and stress generated in the substrate is alleviated, as compared with the case where a bus bar is used. Furthermore, since the conductive block extends from the hole to one surface of the first substrate and is electrically connected to the plurality of strands of the stranded wire, the stranded wire and the outer substrate (first outer substrate) can be properly connected.
本発明によれば、大電流に対応可能であると共に、基板に生じる応力を抑制することができる撚り線内蔵基板を得ることができる。 ADVANTAGE OF THE INVENTION According to this invention, the twisted wire built-in board|substrate which can respond|correspond to a large current and can suppress the stress which arises in a board|substrate can be obtained.
〔第1実施形態〕
以下、図1~図3を用いて、本発明の第1実施形態について説明する。
[First Embodiment]
A first embodiment of the present invention will be described below with reference to FIGS. 1 to 3. FIG.
図1及び図2に示すように、本実施形態に係る撚り線内蔵基板100は、中基板10Aと、「第1外基板」としての上基板10Bと、「第2外基板」としての下基板10Cと、を備えている。
As shown in FIGS. 1 and 2, the twisted wire built-in
中基板10A、上基板10B及び下基板10Cの各々は、一例として、図3に示すように、基材12と、基材12の両面に配置された銅箔14と、銅箔14の外面に配置されたレジスト16と、を備えている。なお、図1及び図2では、基材12、銅箔14及びレジスト16を纏めて基板10A、10B、10Cとして簡略化して図示している。また、銅箔14の層数は2層だけでなく、4層、6層などの多層基板でも構わない。
Each of the
図2に示すように、撚り線内蔵基板100は、中基板10Aと上基板10Bとの間、及び中基板10Aと下基板10Cとの間にそれぞれプリプレグ20を挟んで積層されることで形成されている。
As shown in FIG. 2, the twisted wire built-in
中基板10Aの基材12には、「孔」としての貫通孔15が形成されている。貫通孔15には、「撚り線」としてのリッツ線30が配置されている。リッツ線30は、貫通孔15に複数本(図1の断面に表れているのは3本、図2に破線で示すのは9本)配置されている。リッツ線30は、その長手方向を各基板10の面方向(図1の左右方向)に向けた状態で配置されている。複数のリッツ線30は、互いに間隔をあけると共に、互いに平行に配置されている。なお、図には示していないが、複数のリッツ線30の間の空間(すなわち、貫通孔15のうち、リッツ線30や後述の導電ブロック40以外の空間)は、樹脂などの絶縁体で充填されている。
A through-
また、図示は省略するが、リッツ線30の各々は、複数本の素線(本実施形態ではエナメル線)が撚り合わされて構成されている。
Moreover, although illustration is omitted, each of the
リッツ線30の端部32(図1における右側端部)には、導電ブロック40が設けられている。導電ブロック40は、導電性の部材により形成されたブロック状の構成であり、例えば銀ペーストにより形成されている。導電ブロック40は、リッツ線30を構成する複数本のエナメル線の銅線と接続されている。これにより、リッツ線30と導電ブロック40とは、リッツ線30の端部32において電気的に接続されている。
A
導電ブロック40は、上基板10Bを貫通して、上基板10Bの一方の面10Baにまで延在している。これにより、導電ブロック40のパッド部42は、上基板10Bの一方の面10Baに露出している。このため、上基板10Bの一方の面10Baに負荷やコイル、コンデンサなどを実装し、リッツ線30と接続させることができる。
The
以上のように、本実施形態では、それぞれ基材12を備える中基板10A、上基板10B及び下基板10Cが積層されている。ここで、中基板10Aの基材12に形成された貫通孔15にリッツ線30が配置されているので、リッツ線30を利用して撚り線内蔵基板100の内部に大きな電流を流すことができる。
また、複数の素線から構成されたリッツ線30を用いるので、バスバーを用いる場合と比較して、渦電流による発熱が抑制されると共に、基板に生じる応力が緩和される。更に、導電ブロック40が、貫通孔15から上基板10Bの一方の面10Baまで延在すると共に、リッツ線30の複数の素線と電気的に接続されているので、リッツ線30と外基板(上基板10B)とを適切に接続をすることができる。
As described above, in this embodiment, the
Moreover, since the
〔第2実施形態〕
本発明の撚り線内蔵基板100は、一例として、DCDCコンバータに適用することができる。
[Second embodiment]
The twisted wire built-in
図4は、第2実施形態の撚り線内蔵基板200を上基板10B側から見た斜視図である。図5は、図4において上基板10Bを透視した斜視図である。図6は、撚り線内蔵基板200に内蔵されたリッツ線30及び導電ブロック40のみを示す斜視図である。図7は、撚り線内蔵基板200(DCDCコンバータ)の回路構成の一例である。
FIG. 4 is a perspective view of the twisted wire built-in
図4に示されるように、上基板10Bの一方の面10Baには、複数のパッド部42が露出している。なお、パッド部42Pは、回路図(図7)におけるPositive側に対応し、パッド部42Nは、Negative側に対応する。
As shown in FIG. 4, a plurality of
図7の回路図における(1)~(8)は、ぞれぞれ図6における(1)~(8)に対応している。これら対応関係から判るように、回路図(図7)における(1)と(2)との間や、(3)と(4)との間は、リッツ線30Pにより構成され、(6)と(5)との間は、リッツ線30Nにより構成されている。これにより、大電流に対応することができる。
(1) to (8) in the circuit diagram of FIG. 7 respectively correspond to (1) to (8) in FIG. As can be seen from these correspondences, between (1) and (2) and between (3) and (4) in the circuit diagram (FIG. 7) are composed of
図6に示すように、リッツ線30Pは、導電ブロック40Pと電気的に接続されており、リッツ線30Nは、導電ブロック40Nと電気的に接続されている。導電ブロック40Pは、その上部において枝分かれした形状となっている。この枝分かれした形状により、導電ブロック40Pは、複数本のリッツ線30Nを避けるようにして、上基板10Bの一方の面10Baの側まで延在している。また、図示は省略するが、第2実施形態においてもリッツ線30同士の間は、樹脂などで充填されている。
As shown in FIG. 6, the
なお、図6の(8)における導電ブロック40Nのように、リッツ線30と導電ブロック40との導通箇所は、リッツ線30の端部32でなくてもよく、リッツ線30の中間部であってもよい。この場合、リッツ線30を構成する複数の素線(エナメル線)の被覆を溶かしつつ導電ブロック40を形成するとよい。また、リッツ線30を中間部で切断し、切断した端部32においてエナメル線の銅線を露出させてから導電ブロック40を接触させてもよい。
Note that, like the
〔上記実施形態の補足説明〕
なお、上記実施形態では、「撚り線」がリッツ線30であり、「素線」がエナメル線である例を説明したが本発明はこれに限定されない。
[Supplementary explanation of the above embodiment]
In the above-described embodiment, the
また、上記実施形態では、複数のリッツ線30と1つの導電ブロック40とが電気的に接続された例を説明したが、本発明はこれに限定されない。例えば、1本のリッツ線(複数の素線で構成されている。)と1つの導電ブロック40とが電気的に接続されていてもよい。
Further, in the above embodiment, an example in which a plurality of
また、上記実施形態では、リッツ線30と上基板10Bとが接続された例を説明したが、リッツ線30と接続されるのが、上基板10Bと下基板10Cの両方であってもよい。
In the above embodiment, the
10A 中基板
10B 上基板(第1外基板)
10Ba 上基板(第1外基板)の一方の面
10C 下基板(第2外基板)
12 基材
15 貫通孔(孔)
30 リッツ線(撚り線)
30N リッツ線(撚り線)
30P リッツ線(撚り線)
40 導電ブロック
40N 導電ブロック
40P 導電ブロック
100 撚り線内蔵基板
200 撚り線内蔵基板
10A
10Ba One surface of upper substrate (first outer substrate) 10C Lower substrate (second outer substrate)
12
30 litz wire (stranded wire)
30N litz wire (stranded wire)
30P litz wire (stranded wire)
40
Claims (1)
基材を備え、前記中基板の一方の面に積層された第1外基板と、
基材を備え、前記中基板の他方の面に積層された第2外基板と、
前記中基板の前記基材に形成された孔に配置され、複数の素線から構成された撚り線と、
前記孔内において前記撚り線の前記複数の素線と電気的に接続されると共に、前記第1外基板の一方の面まで延在する導電ブロックと、
を備える撚り線内蔵基板であって、
前記孔は、前記中基板の前記基材を厚み方向に貫通する貫通孔であり、
前記貫通孔は、前記撚り線が配線された方向に沿って延びるように形成されている、
撚り線内蔵基板。 a middle substrate comprising a base material;
a first outer substrate provided with a base material and laminated on one surface of the intermediate substrate;
a second outer substrate provided with a base material and laminated on the other surface of the intermediate substrate;
a twisted wire composed of a plurality of strands arranged in a hole formed in the base material of the intermediate substrate;
a conductive block electrically connected to the plurality of strands of the stranded wire in the hole and extending to one surface of the first outer substrate;
A stranded wire built-in substrate comprising
the hole is a through hole penetrating the base material of the middle substrate in the thickness direction,
The through-hole is formed to extend along the direction in which the twisted wire is wired.
Substrate with built-in stranded wires.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019011707A JP7196636B2 (en) | 2019-01-25 | 2019-01-25 | Substrate with built-in stranded wires |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019011707A JP7196636B2 (en) | 2019-01-25 | 2019-01-25 | Substrate with built-in stranded wires |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020120053A JP2020120053A (en) | 2020-08-06 |
| JP7196636B2 true JP7196636B2 (en) | 2022-12-27 |
Family
ID=71891234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019011707A Active JP7196636B2 (en) | 2019-01-25 | 2019-01-25 | Substrate with built-in stranded wires |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7196636B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332710A (en) | 2002-03-05 | 2003-11-21 | Yamanashi Fuso:Kk | Circuit board with embedded electric conductor |
| JP3101577U (en) | 2003-11-10 | 2004-06-17 | 博伸科技有限公司 | Pen-type USB connection portable memory that emits light |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH075652Y2 (en) * | 1990-02-01 | 1995-02-08 | 矢崎総業株式会社 | Laminated busbar wiring board |
| JPH0482295A (en) * | 1990-07-25 | 1992-03-16 | Hitachi Chem Co Ltd | Wiring board using coaxial wire and manufacture thereof |
| JPH06260738A (en) * | 1993-03-05 | 1994-09-16 | Bandou Densen Kk | Fixed-terminal circuit board |
| JPH09163516A (en) * | 1995-12-06 | 1997-06-20 | Yazaki Corp | Wiring board and manufacturing method thereof |
| US6036528A (en) * | 1998-01-23 | 2000-03-14 | The Whitaker Corporation | Hollow contact for solder connection |
-
2019
- 2019-01-25 JP JP2019011707A patent/JP7196636B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332710A (en) | 2002-03-05 | 2003-11-21 | Yamanashi Fuso:Kk | Circuit board with embedded electric conductor |
| JP3101577U (en) | 2003-11-10 | 2004-06-17 | 博伸科技有限公司 | Pen-type USB connection portable memory that emits light |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020120053A (en) | 2020-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109427463B (en) | Coil component | |
| JP4892637B2 (en) | Wire printed circuit board | |
| CN202535642U (en) | A LED single-sided circuit board produced by multiple wires | |
| KR20210113001A (en) | Hybrid flexible bus-bar and manufacturing method thereof | |
| JP6382514B2 (en) | PTC device | |
| US9258882B2 (en) | Electronic devices comprising printed circuit boards | |
| JP2008294351A (en) | Printed circuit board | |
| JP2010056101A (en) | Transformer, and method of manufacturing the same | |
| JP7196636B2 (en) | Substrate with built-in stranded wires | |
| JP4765849B2 (en) | Circuit material and in-vehicle electrical junction box containing the circuit material | |
| JP5926926B2 (en) | Multilayer electronic components | |
| JP6804115B1 (en) | Printed board | |
| JP2013112122A (en) | Window glass structure | |
| CN114501773A (en) | Printed circuit board device, inverter and motor vehicle | |
| CN103578673A (en) | overcurrent protection element | |
| CN117062305A (en) | Different plane parallel resistance reducing circuit structure | |
| JP6770657B2 (en) | Power converter | |
| JP2010232602A (en) | Circuit board | |
| JP4983462B2 (en) | Ozone generating element and manufacturing method thereof | |
| TW200931613A (en) | Wiring board ready to slot | |
| WO2020022033A1 (en) | Flat electric cable connection structure | |
| JP6631384B2 (en) | Power converter | |
| JP2567661B2 (en) | Hybrid integrated circuit | |
| JP2012191006A (en) | Stacked capacitor | |
| JP2020115411A (en) | Wire conductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200811 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221128 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7196636 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |