JP7200183B2 - Circuit board, protective cover and method for manufacturing circuit board - Google Patents
Circuit board, protective cover and method for manufacturing circuit board Download PDFInfo
- Publication number
- JP7200183B2 JP7200183B2 JP2020126786A JP2020126786A JP7200183B2 JP 7200183 B2 JP7200183 B2 JP 7200183B2 JP 2020126786 A JP2020126786 A JP 2020126786A JP 2020126786 A JP2020126786 A JP 2020126786A JP 7200183 B2 JP7200183 B2 JP 7200183B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- protective cover
- present disclosure
- screw
- screws
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
本開示は、回路基板とその製造方法に関する。 The present disclosure relates to circuit boards and methods of manufacturing the same.
5G(第5世代移動通信システム)などによる次世代通信規格の要求によりミリ波回路への需要が高まるとともに、コストを抑えるためにChip on Board(COB)の利用が広がりつつある。COBは回路基板上にベアチップ(Bare Chip)を搭載する技術である(例えば、特許文献1参照。)。 Demand for millimeter wave circuits is increasing due to the demand for next-generation communication standards such as 5G (fifth generation mobile communication system), and the use of Chip on Board (COB) is spreading to reduce costs. COB is a technique of mounting a bare chip on a circuit board (see, for example, Patent Document 1).
回路基板上に搭載する回路部品の点数や種類は多く、一枚の回路基板に搭載するにはレイアウト上の制約により、回路基板が大きくならざるを得ない。また、ミリ波帯の伝送特性を維持するために、回路基板は一定の薄さが必要となる。つまり、回路基板の長手方向の長さと基板の薄さのアスペクト比が大きくなるため、回路基板をケースに固定する際に回路基板が撓む問題があった。 There are many types and numbers of circuit components to be mounted on a circuit board, and mounting them on a single circuit board inevitably increases the size of the circuit board due to layout restrictions. Also, in order to maintain transmission characteristics in the millimeter wave band, the circuit board must be thin. That is, since the aspect ratio of the length of the circuit board in the longitudinal direction and the thickness of the board becomes large, there is a problem that the circuit board bends when the circuit board is fixed to the case.
また、ベアチップは回路部品を搭載完了後に絶縁樹脂やシールドケースを取り付けると保護されるが、回路部品の搭載過程ではベアチップが露出した状態となってしまう。ベアチップの搭載過程ではヒータで回路基板を加熱したり、搭載機に回路基板を設置するための位置出し板が必要となる。そして、その位置出し板への回路基板の固定の為に搭載面からネジの付け外しを行わなければならない。問題は、このネジ着脱時に搭載面にネジを落として破壊してしまうリスクがあることである。ベアチップの故障検知と修理は困難であり、この破壊リスクを回避する方法が必要であった。 Also, the bare chip is protected by attaching an insulating resin or a shield case after the completion of mounting the circuit parts, but the bare chip is exposed during the process of mounting the circuit parts. In the bare chip mounting process, it is necessary to heat the circuit board with a heater and to use a positioning plate for setting the circuit board on the mounting machine. In order to fix the circuit board to the positioning plate, screws must be attached and removed from the mounting surface. The problem is that there is a risk of dropping the screw on the mounting surface and destroying it when attaching and detaching the screw. Failure detection and repair of bare chips are difficult, and a method was needed to avoid this risk of destruction.
本開示は、ベアチップを搭載した回路基板をケースに固定する際で生じる撓みを回避することを目的とする。 An object of the present disclosure is to avoid bending that occurs when a circuit board on which a bare chip is mounted is fixed to a case.
本開示の回路基板は、
複数のベアチップが搭載されている回路基板であって、
前記回路基板は、板状の絶縁体であり、
前記複数のベアチップの搭載されている導体の配線が施された搭載面の外縁及び中央部に貫通孔が設けられており、前記貫通孔を介してシールドケースに固定されることを特徴とする。
The circuit board of the present disclosure comprises:
A circuit board on which a plurality of bare chips are mounted,
The circuit board is a plate-shaped insulator,
Through-holes are provided in the outer edge and central portion of the mounting surface on which the plurality of bare chips are mounted, and the bare chips are fixed to the shield case through the through-holes.
本開示の回路基板は、
回路基板の、一辺と薄さのアスペクト比は25以上であり、複数のベアチップは、一辺が3mm以上のフィルタを含むことを特徴とする。
The circuit board of the present disclosure comprises:
The aspect ratio of one side to the thickness of the circuit board is 25 or more, and the plurality of bare chips includes a filter with one side of 3 mm or more.
本開示の保護カバーは、
ネジで固定された回路基板を取り出すための取り出し部が設けられ、
前記取り出し部は、外縁に設けられている切り欠きと、
長手方向の両端部に設けられたスペーサと、を備え、
前記スペーサにより、前記回路基板の搭載面から前記保護カバーの裏面までの距離が前記ネジの長さよりも短くなり、ネジの入らない構造となることを特徴とする。
The protective cover of the present disclosure is
A take-out portion is provided for taking out the circuit board fixed with screws,
The extraction part includes a notch provided on the outer edge,
Spacers provided at both ends in the longitudinal direction,
The spacer makes the distance from the mounting surface of the circuit board to the rear surface of the protective cover shorter than the length of the screw, thereby providing a structure in which the screw does not enter.
本開示の回路基板の製造方法は、
回路基板を位置出し板にネジで固定し、
前記回路基板上に回路部品及び配線を搭載し、
回路部品及び配線の搭載された前記回路基板を、前記ネジを取り出すための取り出し部が予め設けられている保護カバーで覆い、
前記保護カバーに予め設けられている前記取り出し部から、前記回路基板に固定されているネジを取り外し、
前記保護カバー及び前記位置出し板を前記回路基板から取り外す。
The manufacturing method of the circuit board of the present disclosure includes:
Fix the circuit board to the positioning plate with screws,
mounting circuit components and wiring on the circuit board;
covering the circuit board on which the circuit components and wiring are mounted with a protective cover having an extraction part for taking out the screw;
removing a screw fixed to the circuit board from the take-out portion provided in advance on the protective cover;
Remove the protective cover and the positioning plate from the circuit board.
本開示によれば、本開示は、ベアチップを搭載した回路基板をケースに固定する際で生じる撓みを回避することができる。 According to the present disclosure, the present disclosure can avoid bending that occurs when fixing a circuit board with a bare chip mounted thereon to a case.
以下、本開示の実施形態について、図面を参照しながら詳細に説明する。なお、本開示は、以下に示す実施形態に限定されるものではない。これらの実施の例は例示に過ぎず、本開示は当業者の知識に基づいて種々の変更、改良を施した形態で実施することができる。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。 Hereinafter, embodiments of the present disclosure will be described in detail with reference to the drawings. Note that the present disclosure is not limited to the embodiments shown below. These implementation examples are merely illustrative, and the present disclosure can be implemented in various modified and improved forms based on the knowledge of those skilled in the art. In addition, in this specification and the drawings, constituent elements having the same reference numerals are the same as each other.
図1に、本開示の回路基板の一例を示す。本開示の回路基板11は、板状の絶縁体に導体の配線が施されたものであり、プリント基板を含む。回路基板11の搭載面11Aには、複数のベアチップが搭載される。ベアチップは、集積回路、半導体デバイス、抵抗、コンデンサなどの回路部品26及び配線を含む。回路基板11には、回路基板11の4隅を固定する貫通孔23-1、23-3、23-4、23-6に加えて、中央部に貫通孔23-8が設けられている。本実施形態では、図1に示すように、回路基板11の搭載面11Aの貫通孔23-1、23-3、23-4、23-6で囲まれる領域内の任意の位置に、回路部品26及び配線を搭載可能である。回路基板11の長手方向の一辺W11は100mm以上であり、回路基板11の厚さは4mm以下である。回路基板の一辺W11と基板の薄さのアスペクト比は25以上である。
FIG. 1 shows an example of the circuit board of the present disclosure. The
図2に、本開示で用いる治具の一例を示す。本開示は、搭載過程でネジが落下してベアチップを破壊することを防ぐため、治具として保護カバー13を用いる。保護カバー13は、つまみネジ33で位置出し板12に固定される。そして、保護カバー13に開けた取り出し部35-1~35-9から位置出し板12と回路基板11を固定するネジ25-1~25-9の着脱を行う。
FIG. 2 shows an example of a jig used in the present disclosure. The present disclosure uses a
本開示に係る方法を用いることで、回路基板11に1辺が3mm以上のベアチップを搭載する場合であっても破壊リスクの回避が可能になる。例えば、フィルタとして使用する一辺16mmの薄膜基板の搭載が可能となる。回路基板11の搭載面には、これらのベアチップや薄膜基板が複数点搭載されている。
By using the method according to the present disclosure, it is possible to avoid the risk of destruction even when mounting a bare chip having a side of 3 mm or more on the
ネジ25-1~25-9による固定は、回路基板11の搭載面の全体に対して行われる。例えば、4本のネジ25-1,25-3,25-4,25-6が回路基板11の四隅を固定する。2本のネジ25-2,25-5が回路基板11の長手方向の端部でありかつ短手方向の中心を固定する。また、1本のネジ25-8が基板11の中央を固定する。
Fixation by the screws 25-1 to 25-9 is performed on the entire mounting surface of the
本開示では、実施形態の一例として、9本のネジ25-1~25-9を取り出すために、保護カバー13に9つの取り出し部35-1~35-9が設けられている場合を示す。以下の実施形態では、9本のネジ25-1~25-9を区別しない場合はネジ25と表記し、9つの取り出し部35-1~35-9を区別しない場合は取り出し部35と表記する。以下の貫通孔及びネジ穴等においても同様である。
In this disclosure, as an example of an embodiment, a case where the
図3に、本開示に係る回路基板の製造方法の一例を示す。本開示に係る回路基板の製造方法は、以下の工程S101~S105を備える。
工程S101:回路基板11を位置出し板12にネジ25で固定する(図4及び図5)。
工程S102:回路基板11上に回路部品26及び配線を搭載する(図6)。
工程S103:回路基板11上に保護カバー13を取り付ける(図2)。
工程S104:ネジ25を取り外す(図7)。
工程S105:保護カバー13を取り外す(図8及び図9)。
本開示は、回路基板11上への回路部品26の搭載が完了した後に、工程S103~S106を実行する。以下、詳細に説明する。
FIG. 3 shows an example of a method for manufacturing a circuit board according to the present disclosure. A circuit board manufacturing method according to the present disclosure includes the following steps S101 to S105.
Step S101: Fix the
Step S102: Mount the
Step S103: Mount the
Step S104: Remove screw 25 (FIG. 7).
Step S105: Remove the protective cover 13 (FIGS. 8 and 9).
The present disclosure performs steps S103 to S106 after the mounting of the
(工程S101)
図4に示すように、回路基板11には、ピンホール22が設けられ、位置出し板12にはガイドピン21が設けられている。本工程では、ピンホール22にガイドピン21を係合させ、位置出し板12上に回路基板11を重ね合わせる。これにより、位置出し板12上での回路基板11の位置が定められる。
(Step S101)
As shown in FIG. 4 , the
回路基板11及び位置出し板12は平坦である。回路基板11には貫通孔23-1~23-9が設けられ、位置出し板12にはネジ25と係合するネジ穴24-1~24-9が設けられている。本工程では、ネジ穴24-1~24-9にネジ25を係合させる。これにより、図5に示すように、回路基板11がネジ25で位置出し板12に固定される。回路基板11の4隅を固定する貫通孔23-1、23-3、23-4、23-6に加えて、中央部に貫通孔23-8を設けることで、回路基板11のアスペクト比が増加した場合でもシールドケースに固定する際の回路基板11の撓みを防止することができる。さらに、回路基板11の大きさが増加した場合は、回路基板11の全体に貫通孔を分布させてもよい。
The
回路基板11に設けられている貫通孔は、ネジ25を通すためのものに限定されない。例えば、回路基板11には、ガイドピン21以外のピンホールやスルーホールが設けられていてもよい。
The through holes provided in the
(工程S102)
本工程では、図5に示す回路基板11上に、集積回路、半導体デバイス、抵抗、コンデンサなどの回路部品26及び配線を搭載する。本実施形態では、図6に示すように、回路基板11のすべての領域に回路部品26及び配線を搭載可能である。特に、ネジ25の近くであっても回路部品26及び配線を搭載可能である。配線は、プリント配線のほか、ワイヤーボンディングによる配線も可能である。
(Step S102)
In this step,
(工程S103)
図2に示すように、位置出し板12の長手方向の両端部にはネジ穴31が設けられ、保護カバー13の長手方向の両端部には切り欠き32が設けられている。本工程では、位置出し板12に保護カバー13を重ね、つまみネジ33をネジ穴31に係合させる。
(Step S103)
As shown in FIG. 2, screw holes 31 are provided at both ends of the
保護カバー13が回路部品26に接触しないよう、保護カバー13の長手方向の両端部にはスペーサ34が設けられている。また保護カバー13は、保護カバー13と回路基板11の間にネジ25が入らない構造である。例えば、回路基板11の搭載面から保護カバー13の裏面までの距離は、ネジ25の長さL25よりも短い2mmである。また取り出し部35の内径は、ネジ25のヘッド径φ25Hと略同じである。このため、本開示は、ネジ25によるベアチップの破壊リスクを回避することができる。
(工程S104)
図7に示すように、保護カバー13には、ネジ25を取り出すための取り出し部35が設けられている。貫通孔35は、保護カバー13の外縁に設けられた切り欠きであってもよい。本工程では、取り出し部35を用いてすべてのネジ25を取り出す。
(Step S104)
As shown in FIG. 7, the
(工程S105)
図8に示すように、つまみネジ33を外し、保護カバー13を取り外す。これにより、図9に示すように、回路基板11を取り外すことができる。
(Step S105)
As shown in FIG. 8, the
以上、接続可能したように、本開示は、保護カバー13に開けた取り出し部35から位置出し板12と回路基板11を固定するネジ25の着脱を行うことができる。保護カバー13は、保護カバー13と回路基板11の間にネジ25が入らない構造である。このため、本開示は、この保護カバー13によりベアチップ搭載過程でのネジ25による破壊リスクを回避し、製品品質と歩留りを改善することができる。
As described above, according to the present disclosure, the
本開示は情報通信産業に適用することができる。 The present disclosure can be applied to the information and communications industry.
11:回路基板
11A:搭載面
12:位置出し板
13:保護カバー
21:ガイドピン
22:ピンホール
23:貫通孔
24:ネジ穴
25:ネジ
26:回路部品
31:ネジ穴
32:切り欠き
33:つまみネジ
34:スペーサ
35:取り出し部
11:
Claims (1)
前記回路基板は、板状の絶縁体であり、
前記回路基板の一辺と薄さのアスペクト比は25以上であり、
前記複数のベアチップは一辺が3mm以上のフィルタを含み、
前記複数のベアチップの搭載されている導体の配線が施された搭載面の外縁及び中央部に貫通孔(23)が設けられており、
前記中央部に設けられた貫通孔(23-8)は、加熱の際に用いられる位置出し板(12)と固定するネジ(25)を貫通し、
前記貫通孔を介してシールドケースに固定されることを特徴とする、
回路基板。 A circuit board (11) on which a plurality of bare chips are mounted,
The circuit board is a plate-shaped insulator,
The aspect ratio of one side of the circuit board to the thickness is 25 or more,
The plurality of bare chips includes a filter with a side of 3 mm or more,
A through hole (23) is provided in the outer edge and central portion of the mounting surface on which the conductor wiring on which the plurality of bare chips are mounted is provided,
The through hole (23-8) provided in the central part penetrates the screw (25) fixed to the positioning plate (12) used for heating,
characterized by being fixed to the shield case through the through hole,
circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020126786A JP7200183B2 (en) | 2020-07-27 | 2020-07-27 | Circuit board, protective cover and method for manufacturing circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020126786A JP7200183B2 (en) | 2020-07-27 | 2020-07-27 | Circuit board, protective cover and method for manufacturing circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022023677A JP2022023677A (en) | 2022-02-08 |
| JP7200183B2 true JP7200183B2 (en) | 2023-01-06 |
Family
ID=80226326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020126786A Active JP7200183B2 (en) | 2020-07-27 | 2020-07-27 | Circuit board, protective cover and method for manufacturing circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7200183B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147285A (en) | 2006-12-07 | 2008-06-26 | Hitachi Kokusai Electric Inc | Electronic device |
-
2020
- 2020-07-27 JP JP2020126786A patent/JP7200183B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147285A (en) | 2006-12-07 | 2008-06-26 | Hitachi Kokusai Electric Inc | Electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022023677A (en) | 2022-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8008753B1 (en) | System and method to reduce shorting of radio frequency (RF) shielding | |
| CN103632979B (en) | Chip packaging substrate and structure, and manufacturing methods thereof | |
| KR101922191B1 (en) | Printed circuit board and method for manufacturing the same | |
| EP0013562A1 (en) | Method of making electronic packages | |
| US7897438B2 (en) | Method of making semiconductor package with plated connection | |
| JP2006128686A (en) | Method for manufacturing rigid flexible board | |
| US20140146500A1 (en) | Multi-piece substrate | |
| US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
| JP2014033169A (en) | Manufacturing method of printed circuit board | |
| KR20080101650A (en) | Manufacturing Method and Structure of Tag Integrated Circuit Flexible Board | |
| US10199366B2 (en) | Methods of manufacturing semiconductor packages | |
| JP2010524207A5 (en) | ||
| JP2010524207A (en) | Polymer substrate for electronic components | |
| US8426739B2 (en) | Printed circuit board and method for manufacturing the same, and panel for manufacturing the printed circuit board | |
| CN101419957B (en) | Semiconductor device and fabrication process thereof | |
| JP7200183B2 (en) | Circuit board, protective cover and method for manufacturing circuit board | |
| TWI904034B (en) | Manufacturing method of multilayer substrate | |
| JP2018041827A (en) | Component-embedded substrate and electronic device | |
| CN114804645A (en) | Through hole etching method for large-size ultrathin glass substrate | |
| WO2007135997A1 (en) | Printed board | |
| JP7153438B2 (en) | Substrate assembly sheet | |
| JPWO2007099641A1 (en) | Substrate structure for product substrate, method for manufacturing product substrate, and electronic device | |
| JP2004022907A (en) | Semiconductor device and manufacturing method thereof | |
| JPH11354473A (en) | Semiconductor element substrate and its manufacture | |
| JP4155414B2 (en) | Electronic component manufacturing substrate and electronic component manufacturing method using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221019 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20221019 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20221028 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20221101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221221 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7200183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |