JP7203939B2 - Method for manufacturing wired circuit board - Google Patents
Method for manufacturing wired circuit board Download PDFInfo
- Publication number
- JP7203939B2 JP7203939B2 JP2021203306A JP2021203306A JP7203939B2 JP 7203939 B2 JP7203939 B2 JP 7203939B2 JP 2021203306 A JP2021203306 A JP 2021203306A JP 2021203306 A JP2021203306 A JP 2021203306A JP 7203939 B2 JP7203939 B2 JP 7203939B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resist
- seed film
- thickness direction
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、配線回路基板の製造方法に関する。 The present invention relates to a method for manufacturing a printed circuit board.
従来、ベース絶縁層の上面に、厚みの異なる配線を形成する、サスペンション用基板の製造方法が知られている。 2. Description of the Related Art Conventionally, there has been known a method of manufacturing a substrate for suspension in which wirings having different thicknesses are formed on the upper surface of an insulating base layer.
例えば、ベース絶縁層の上面に、ライト配線と、それより厚いリード配線とを形成するサスペンション用基板の製造方法が提案されている（例えば、下記特許文献１参照。）。
For example, there has been proposed a method of manufacturing a suspension substrate in which a write wiring and a thicker read wiring are formed on the upper surface of an insulating base layer (see, for example,
特許文献１の記載の製造方法では、ライト配線の全部と、リード配線の下側部分をめっきで形成し、その後、リード配線の上側部分をめっきで形成している。
In the manufacturing method described in
詳しくは、特許文献１の記載の製造方法では、リード配線の下側部分を形成する前に、第１のレジスト層を、ライト配線およびリード配線の反転パターンで形成し、続いて、めっきでライト配線およびリード配線の下側部分を形成し、その後に、第２のレジスト層をリード配線の反転パターンで形成し、続いて、めっきで、リード配線の上側部分を形成している。
Specifically, in the manufacturing method described in
しかるに、特許文献１の記載された方法において、第２のレジスト層を、リード配線の下側部分が形成された部分の周囲に、リード配線の反転パターンで形成する方法は、リード配線の下側部分と、第２のレジスト層の反転パターンとの間に公差を含んでしまう。そのため、リード配線の下側部分と、第２のレジスト層の反転パターンとの間で、ずれが発生してしまう。すると、このような第２レジスト層を用いてめっきすれば、所望の形状、配置、サイズなどではないリード配線が形成されるという不具合がある。
However, in the method described in
本発明は、所望の形状、配置、サイズを有する第１配線または第２配線を形成することができる配線回路基板の製造方法を提供する。 The present invention provides a method of manufacturing a wired circuit board, which can form first wirings or second wirings having a desired shape, arrangement and size.
本発明（１）は、絶縁層を形成する第１工程と、厚みが互いに異なる第１配線および第２配線を、前記絶縁層の厚み方向一方面に、順に形成する第２工程とを備え、前記第２工程は、種膜を、前記絶縁層の前記厚み方向一方面に形成する工程と、第１レジストを、前記種膜の前記厚み方向一方面に、前記第１配線の反転パターンで形成する工程と、前記第１配線を、前記第１レジストから露出する前記種膜の前記厚み方向一方面にめっきにより形成する工程と、前記第１レジストを除去する工程と、第２レジストを、前記種膜の厚み方向一方面に、前記第１配線を被覆するように、前記第２配線の反転パターンで形成する工程と、前記第２配線を、前記第２レジストから露出する前記種膜の厚み方向一方面にめっきにより形成する工程と、前記第２レジストを除去する工程と、前記第１配線および前記第２配線から露出する前記種膜を除去する工程とを順に備える、配線回路基板の製造方法を含む。 The present invention (1) comprises a first step of forming an insulating layer, and a second step of sequentially forming a first wiring and a second wiring having different thicknesses on one side in the thickness direction of the insulating layer, The second step includes forming a seed film on one surface of the insulating layer in the thickness direction, and forming a first resist on one surface of the seed film in the thickness direction in a reverse pattern of the first wiring. forming the first wiring on one surface of the seed film exposed from the first resist in the thickness direction by plating; removing the first resist; forming a reverse pattern of the second wiring on one side in the thickness direction of the seed film so as to cover the first wiring; and forming the second wiring by the thickness of the seed film exposed from the second resist. Manufacture of a printed circuit board, comprising, in order, the steps of: forming on one surface in a direction by plating; removing the second resist; and removing the seed film exposed from the first wiring and the second wiring. including methods.
この製造方法では、第２工程において、厚みが互いに異なる第１配線および第２配線のそれぞれを、第１レジストおよび第２レジストのそれぞれを用いて形成するので、所望の形状、配置、サイズを有する第１配線および第２配線を形成することができる。 In this manufacturing method, in the second step, the first wiring and the second wiring having different thicknesses are formed using the first resist and the second resist, respectively, so that the desired shape, arrangement, and size can be obtained. A first wire and a second wire can be formed.
本発明（２）は、前記第１レジストを除去する工程では、前記種膜が残ること、（１）に記載の配線回路基板の製造方法を含む。 The present invention (2) includes the method of manufacturing a printed circuit board according to (1), wherein the seed film remains in the step of removing the first resist.
しかるに、種膜を予め、ベース絶縁層の厚み方向一方面に形成し、その後、第１レジストから露出する種膜にめっき膜を成長させ、その後、第１レジスト層を除去する際、種膜は、通常、極めて薄いことから、上記した第１レジストとともに、除去される。そのため、第２レジストの形成前に、再び、種膜を形成する必要がある。 However, when a seed film is formed in advance on one side in the thickness direction of the insulating base layer, a plating film is grown on the seed film exposed from the first resist, and then the first resist layer is removed, the seed film is , which is usually very thin, is removed together with the first resist. Therefore, it is necessary to form a seed film again before forming the second resist.
しかし、この方法では、種膜が残るように、第１レジストを除去するので、第２レジストを形成する前に、再度、種膜を形成する必要がない。そのため、種膜を再利用できる。
その結果、少ない工数で第２配線を形成することができる。
However, in this method, since the first resist is removed so that the seed film remains, it is not necessary to form the seed film again before forming the second resist. Therefore, the seed film can be reused.
As a result, the second wiring can be formed with a small number of man-hours.
本発明（３）は、前記第２配線が、前記第１配線より厚い、（１）または２に記載の配線回路基板の製造方法を含む。 The present invention (3) includes the method of manufacturing a printed circuit board according to (1) or 2, wherein the second wiring is thicker than the first wiring.
しかるに、第１配線が、第２配線より厚い場合には、先に、厚めの第１レジストを用いて第１配線を形成し、その後、薄めの第２レジストを形成する際に、かかる第２レジストでは、厚い第１配線を確実にマスクしにくい。 However, if the first wiring is thicker than the second wiring, the first wiring is first formed using a thick first resist, and then the thin second resist is formed. It is difficult to reliably mask the thick first wiring with a resist.
しかし、この製造方法では、第１配線が、第２配線より薄いので、先に、薄めの第１レジストを用いて第１配線を形成し、その後、厚めの第２レジストを形成する際に、かかる第２レジストで、薄い第１配線を簡単かつ確実にマスクすることができる。 However, in this manufacturing method, the first wiring is thinner than the second wiring. With such a second resist, the thin first wiring can be easily and reliably masked.
本発明（４）は、前記第２配線は、前記第１配線に対して独立する、（１）～（３）のいずれか一項に記載の配線回路基板の製造方法を含む。 The present invention (4) includes the method of manufacturing a printed circuit board according to any one of (1) to (3), wherein the second wiring is independent of the first wiring.
この製造方法によれば、第２配線が、第１配線に対して独立するので、第２配線を別の用途に用いることができる。
本発明（５）は、前記種膜の厚みが、５０ｎｍ以上、１０００ｎｍ以下である、（１）～（４）のいずれか一項に記載の配線回路基板の製造方法を含む。
According to this manufacturing method, the second wiring is independent of the first wiring, so that the second wiring can be used for other purposes.
The present invention (5) includes the method for producing a printed circuit board according to any one of (1) to (4), wherein the seed film has a thickness of 50 nm or more and 1000 nm or less.
この製造方法であれば、第１レジストを除去する工程において、エッチング、剥離などの除去方法を実施しても、５０ｎｍ以上の厚みを有する種膜が確実に残ることができる。
そのため、第２配線を形成するときのめっきを安定して実施できる。一方、１０００ｎｍ以下の厚みを有するので、種膜を短時間で形成できる。
With this manufacturing method, a seed film having a thickness of 50 nm or more can be reliably left even if a removal method such as etching or peeling is performed in the step of removing the first resist.
Therefore, plating can be stably performed when forming the second wiring. On the other hand, since it has a thickness of 1000 nm or less, the seed film can be formed in a short time.
本発明の配線回路基板の製造方法は、所望の形状、配置、サイズを有する第１配線または第２配線を形成することができる。 The wiring circuit board manufacturing method of the present invention can form the first wiring or the second wiring having a desired shape, arrangement and size.
＜一実施形態＞
本発明の配線回路基板の製造方法の一実施形態を図１Ａ～図２を参照して説明する。
<One embodiment>
An embodiment of the method for manufacturing a printed circuit board according to the present invention will be described with reference to FIGS. 1A to 2. FIG.
図１Ｊおよび図２に示すように、この製造方法により得られる配線回路基板１は、所定厚みを有し、長尺の平帯形状を有する。具体的には、配線回路基板１は、紙面奥行き方向に延びる。配線回路基板１は、ベース絶縁層の一例としてのベース絶縁層２と、第１配線３および第２配線４と、カバー絶縁層５とを備える。
As shown in FIGS. 1J and 2, the wired
ベース絶縁層２は、平面視において、配線回路基板１と同一形状を有する。ベース絶縁層２の厚み方向一方面は、平坦である。ベース絶縁層２の材料としては、例えば、ポリイミドなどの絶縁樹脂が挙げられる。ベース絶縁層２の厚みは、例えば、５μｍ以上であり、また、例えば、３０μｍ以下である。
The insulating
第１配線３は、ベース絶縁層２の厚み方向一方面に配置されている。第１配線３は、ベース絶縁層２の幅方向（厚み方向および長尺方向に直交する方向）一方側部分において、例えば、幅方向に互いに間隔を隔てて複数配置されている。複数の第１配線３のそれぞれは、幅方向および厚み方向に沿う断面において、略矩形状を有する。例えば、第１配線３は、具体的には、電気信号（例えば、１０ｍＡ未満、さらには、１ｍＡ未満の微弱電流）を伝送する。第１配線３の材料としては、例えば、銅、銀、金、クロム、ニッケル、チタン、それらの合金などの導体が挙げられる。
The
第１配線３の厚みＴ１は、例えば、２５μｍ以下、好ましくは、２０μｍ以下、より好ましくは、１５μｍ以下であり、また、例えば、１μｍ以上である。第１配線３の幅Ｗ１は、例えば、５μｍ以上であり、また、例えば、５０μｍ以下である。
The thickness T1 of the
第２配線４は、ベース絶縁層２の厚み方向一方面に、第１配線３と幅方向に間隔を隔てて配置されている。第２配線４は、第１配線３と独立して設けられている。具体的には、第２配線４は、ベース絶縁層２の幅方向他方側部分において、例えば、単数配置されている。また、第２配線４は、１層で形成されている。第２配線４は、幅方向および厚み方向に沿う断面において、略矩形状を有する。例えば、第２配線４は、電源電流（例えば、１０ｍＡ以上、さらには、１００ｍＡ以上の大電流）を伝送する。第２配線４の材料は、例えば、銅、クロム、それらの合金などの導体が挙げられ、好ましくは、第１配線３の材料と同一である。
The
第２配線４は、本実施形態では、第１配線３より厚い。具体的には、第２配線４の厚みＴ２は、例えば、１０μｍ以上、好ましくは、１５μｍ以上、より好ましくは、２０μｍ以上であり、また、例えば、５００μｍ以下である。第１配線３の厚みＴ１に対する第２配線４の厚みＴ２の比（Ｔ２／Ｔ１）は、例えば、１．２５以上、好ましくは、１．５以上、より好ましくは、１．８以上、さらに好ましくは、２以上であり、また、例えば、１００以下である。
The
第２配線４の幅Ｗ２は、第１配線３の幅Ｗ１と同一またはそれを越えてもよい。例えば、５μｍ以上、好ましくは、１０μｍ以上、より好ましくは、２０μｍ以上であり、また、例えば、１００μｍ以下である。
The width W2 of the
カバー絶縁層５は、第１配線３および第２配線４を被複する。具体的には、カバー絶縁層５は、第１配線３および第２配線４の厚み方向一方面および幅方向両側面と、ベース絶縁層２における第１配線３および第２配線４の周囲の厚み方向一方面とに配置されている。カバー絶縁層５の材料としては、ベース絶縁層２の材料で例示した同様の材料が挙げられる。カバー絶縁層５の厚みは、カバー絶縁層５の厚み方向一方面と第１配線３の厚み方向一方面との間の長さ、および、カバー絶縁層５の厚み方向一方面と第２配線４の厚み方向一方面との間の長さであって、例えば、５μｍ以上であり、また、例えば、３０μｍ以下である。
The insulating
図１Ａ～図１Ｊに示すように、この製造方法は、ベース絶縁層２を形成する第１工程と、第１配線３および第２配線４を形成する第２工程と、カバー絶縁層５を形成する第３工程とを備える。
As shown in FIGS. 1A to 1J, this manufacturing method includes a first step of forming an
図１Ａに示すように、第１工程では、例えば、ポリイミドなどの絶縁樹脂から上記した形状のベース絶縁層２を形成する。具体的には、上記した絶縁樹脂組成物を基材に塗布して、感光性ベース層を形成し、これをフォトリソグラフィーして、ベース絶縁層２を形成する。
As shown in FIG. 1A, in the first step, the insulating
図１Ｂ～図１Ｉに示すように、第２工程では、第１配線３および第２配線４を、ベース絶縁層２の厚み方向一方面に、この順で形成する。つまり、図１Ｅに示すように、まず、第１配線３をベース絶縁層２の厚み方向一方面に形成し、その後、図１Ｉに示すように、第２配線４をベース絶縁層２の厚み方向一方面に形成する。
As shown in FIGS. 1B to 1I, in the second step, the
第２工程は、具体的には、種膜６を形成する第４工程（図１Ｂ参照）と、第１レジスト７を形成する第５工程（図１Ｃ参照）と、第１配線３をめっきにより形成する第６工程（図１Ｄ参照）と、第１レジスト７を除去する第７工程（図１Ｅ参照）と、第２レジスト８を形成する第８工程（図１Ｆ参照）と、第２配線４をめっきにより形成する第９工程（図１Ｇ参照）と、第２レジスト８を除去する第１０工程（図１Ｈ参照）と、種膜６を除去する第１１工程（図１Ｉ参照）とを備える。図１Ｂ～図１Ｉに示すように、第４工程～第１１工程は、順に実施される。
Specifically, the second step includes a fourth step of forming the seed film 6 (see FIG. 1B), a fifth step of forming the first resist 7 (see FIG. 1C), and the
図１Ｂに示すように、第４工程では、種膜６を、ベース絶縁層２の厚み方向一方面に形成する。種膜６は、ベース絶縁層２の厚み方向一方面全面に接触する。種膜６を、例えば、スパッタリング、めっき（無電解めっきなど）などの成膜方法、好ましくは、スパッタリングにより、種膜６を形成する。
As shown in FIG. 1B, in the fourth step, a
種膜６の材料としては、上記した第１配線３および第２配線４で例示した材料が挙げられる。種膜６の厚みＴ３は、例えば、５０ｎｍ以上、好ましくは、７５ｎｍ以上、より好ましくは、１００ｎｍ以上であり、また、例えば、１０００ｎｍ以下、好ましくは、３００ｎｍ以下である。
Materials for the
種膜６の厚みＴ３が上記した下限以上であれば、後の第７工程（図１Ｅ）で第１レジスト７の除去に伴って、第１配線３から露出する種膜６が確実に残ることができる。一方、種膜６の厚みＴ３が上記した上限以下であれば、種膜６を短時間で形成できる。
If the thickness T3 of the
図１Ｃに示すように、第５工程では、第１レジスト７を、種膜６の厚み方向一方面に、第１配線３の反転パターンで形成する。例えば、感光性のドライフィルムレジストを種膜６の厚み方向一方面全面全面に配置し、その後、感光性のドライフィルムレジストをフォトリソグラフィーによって、上記したパターンで第１レジスト７を形成する。第１レジスト７は、第１配線３の形成予定位置に対応する第１開口部１７を有する。第１開口部１７は、第１レジスト７を厚み方向に貫通する。第１開口部１７は、種膜６の厚み方向一方面を露出する。第１レジスト７の厚みＴ４は、例えば、第１配線３の厚みＴ１を越える。
As shown in FIG. 1C, in the fifth step, a first resist 7 is formed on one surface of the
図１Ｄに示すように、第６工程では、第１配線３を、第１レジスト７の第１開口部１７から露出する種膜６の厚み方向一方面に、めっきにより形成する。第６工程では、ベース絶縁層２、種膜６および第１レジスト７を、めっき液に浸漬しながら、種膜６に給電して、第１開口部１７から露出する種膜６の厚み方向一方面に、第１配線３を形成する。
As shown in FIG. 1D, in the sixth step, the
図１Ｅに示すように、第７工程では、第１レジスト７を除去する。例えば、エッチング、剥離などによって、種膜６が残るように、第１レジスト７を除去する。
As shown in FIG. 1E, in the seventh step, the first resist 7 is removed. For example, the first resist 7 is removed by etching, peeling, or the like so that the
このとき、第１配線３から露出する種膜６は、上記した第１レジスト７の除去によって、第１配線３に対応する種膜６より、例えば、１０～１００ｎｍ、薄くなっている。つまり、後の工程で形成される第２配線４に対応する種膜６は、第１配線３に対応する種膜６より、例えば、１０～１００ｎｍ薄い。
At this time, the
図１Ｆに示すように、第８工程では、第２レジスト８を形成する。第２レジスト８を、第１配線３をマスク（被覆）するように、種膜６の厚み方向一方面に、第２配線４の反転パターンで形成する。例えば、感光性のドライフィルムレジストを種膜６の厚み方向一方面と、第１配線３の厚み方向一方面および幅方向両側面とに配置し、その後、感光性のドライフィルムレジストをフォトリソグラフィーによって、上記したパターンで第２レジスト８を形成する。第２レジスト８は、第２配線４の形成予定位置に対応する第２開口部１８を有する。第２開口部１８は、第２レジスト８を厚み方向に貫通する。第２開口部１８は、種膜６の厚み方向一方面を露出する。第２レジスト８の厚みＴ５は、第２配線４の厚みＴ２を越える。なお、第２レジスト８の厚みＴ５は、例えば、第１レジスト７の厚みＴ４より、厚い。第１レジスト７の厚みＴ４に対する第２レジスト８の厚みＴ５の比（Ｔ５／Ｔ４）は、例えば、２以上、さらには、３以上であり、また、例えば、２０以下、さらには、１０以下である。
As shown in FIG. 1F, in the eighth step, a second resist 8 is formed. A second resist 8 is formed on one surface of the
図１Ｇに示すように、第９工程では、第２配線４を、第２レジスト８の第２開口部１８から露出する種膜６の厚み方向一方面に、めっきにより形成する。第９工程では、ベース絶縁層２、種膜６、第１配線３および第２レジスト８を、めっき液に浸漬しながら、種膜６に給電して、第２開口部１８から露出する種膜６の厚み方向一方面に、第２配線４を形成する。なお、第１配線３および第２配線４は、いずれも、種膜６の厚み方向一方面（同一平面上）に設けられる。また、第１配線３の種膜６および第２配線４の種膜６は、共通しており、同じ層である。
As shown in FIG. 1G, in the ninth step, the
図１Ｈに示すように、第１０工程では、第２レジスト８を除去する。例えば、エッチング、剥離などによって、第２レジスト８を除去する。 As shown in FIG. 1H, in the tenth step, the second resist 8 is removed. For example, the second resist 8 is removed by etching, peeling, or the like.
図１Ｉに示すように、第１１工程では、第１配線３および第２配線４から露出する種膜６を除去する。例えば、エッチング、剥離などの除去方法によって、種膜６を除去する。
As shown in FIG. 1I, in the eleventh step, the
なお、ベース絶縁層２および第１配線３の間の種膜６と、ベース絶縁層２および第２配線４との間の種膜６とは、いずれも、除去されず、残る。なお、図１Ｉに示すように、種膜６および第１配線３の界面と、種膜６および第２配線４の界面とは、いずれも観察され、明瞭に描画されているが、図２に示すように、上記した界面が観察されず、不明瞭であって、種膜６は、第１配線３および第２配線４と渾然一体となり、第１配線３および第２配線４のそれぞれに含まれてもよい。
The
上記した第４工程～第１１工程を実施する第２工程によって、第１配線３および第２配線４を、ベース絶縁層２の厚み方向一方側に順に形成する。
The
図１Ｊに示すように、第３工程では、カバー絶縁層５を、ベース絶縁層２の厚み方向一方面に、第１配線３および第２配線４を被覆するように、形成する。具体的には、上記した絶縁樹脂組成物をベース絶縁層２、第１配線３および第２配線４の厚み方向一方面に塗布して、感光性カバー層を形成し、これをフォトリソグラフィーして、カバー絶縁層５を形成する。
As shown in FIG. 1J, in the third step, an insulating
これにより、ベース絶縁層２と、第１配線３および第２配線４と、第１配線３および第２配線４に対応する種膜６と、カバー絶縁層５とを備える配線回路基板１を製造する。
Thus, the printed
（一実施形態の作用効果）
そして、この製造方法では、第２工程において、図１Ｄおよび図１Ｇに示すように、厚みが互いに異なる第１配線３および第２配線４のそれぞれを、第１レジスト７および第２レジスト８のそれぞれを用いて形成するので、所望の形状、配置、サイズを有する第１配線３および第２配線４を形成することができる。
(Action and effect of one embodiment)
In this manufacturing method, in the second step, as shown in FIGS. 1D and 1G, the
ここで、上記の理解をより深めるために、特許文献１の製造方法に対応する比較例１の方法を、図４Ａ～図４Ｇを用いて説明する。
Here, in order to deepen the understanding of the above, a method of Comparative Example 1 corresponding to the manufacturing method of
比較例１では、図４Ａに示すように、第５工程において、第１開口部１７および第２開口部１８を有する第１レジスト７を形成する。
In Comparative Example 1, as shown in FIG. 4A, a first resist 7 having a
そうすると、図４Ｂに示すように、第６工程では、めっきにより、第１配線３と、第２配線４の厚み方向他方側部分１３とを、同時に形成する。
Then, as shown in FIG. 4B, in the sixth step, the
なお、図４Ｃに示すように、第７工程では、第１レジスト７を除去する際、種膜６が除去される。図４Ｄに示すように、その後、再度、種膜６を、ベース絶縁層２の厚み方向一方面と、第１配線３および厚み方向他方側部分１３の厚み方向一方面および両側面とに形成する。
In addition, as shown in FIG. 4C, in the seventh step, when removing the first resist 7, the
図４Ｅに示すように、第８工程では、第２開口部１８を有する第２レジスト８を形成する。
As shown in FIG. 4E, in the eighth step, a second resist 8 having a
しかし、第１レジスト７の第２開口部１８の位置と、第２配線４の厚み方向他方側部分１３との位置がずれる場合がある。つまり、図４Ａに示す第５工程における第１レジスト７の第２開口部１８と、図４Ｅに示す第８工程における第２レジスト８の第２開口部１８との間に、位置に関する公差が存在する。そうすると、第２配線４の厚み方向他方側部分１３と、第２レジスト８の第２開口部１８との間で、ずれを発生する。
However, the position of the
なお、この比較例１では、厚み方向他方側部分１３と第２開口部１８との間に関する公差に関し、第２開口部１８の一方側内側面２１は、厚み方向他方側部分１３の幅方向一方側面２３に対して、幅方向一方側にずれる。第２開口部１８の他方側内側面２２は、１３の幅方向他方側面２４に対して幅方向一方側にずれる。
In Comparative Example 1, regarding the tolerance between the thickness direction
ずれは、上記に限定されず、例えば、比較例２では、図５Ａに示すように、第２開口部１８の一方側内側面２１は、厚み方向他方側部分１３の幅方向一方側面２３に対して、幅方向他方側にずれる。比較例３では、第２開口部１８の他方側内側面２２は、厚み方向他方側部分１３の幅方向他方側面２４に対して幅方向他方側にずれる。
The displacement is not limited to the above. For example, in Comparative Example 2, as shown in FIG. and shifts to the other side in the width direction. In Comparative Example 3, the other
すると、図４Ｆ（さらには、図５Ｂおよび図６Ｂ）に示すように、第９工程において、めっきにより形成される第２配線４における厚み方向一方側部分１４の幅方向両端面と、厚み方向他方側部分１３の幅方向両端面との間で、ずれが発生する。従って、図４Ｇに示すように、所望の形状、配置、サイズを有する第２配線４を形成できない。
Then, as shown in FIG. 4F (furthermore, FIGS. 5B and 6B), in the ninth step, the width direction end faces of the thickness direction one
比較例１では、一方側部分１４が、他方側部分１３に対して、幅方向一方側にずれる。比較例２では、図５Ｂに示すように、一方側部分１４が、厚み方向他方側部分１３に比べて幅狭となる。比較例３では、図６Ｂに示すように、一方側部分１４が、厚み方向他方側部分１３に比べて幅広となる。
In Comparative Example 1, the one
しかし、本実施形態では、図１Ｆに示すように、第２配線４を、第１レジスト７を用いず、第２レジスト８のみを用いて一度に形成するので、所望の形状、配置、サイズを有する第２配線４を形成することができる。
However, in this embodiment, as shown in FIG. 1F, the
また、図１Ｅに示すように、この製造方法の第７工程では、種膜６が残るように、第１レジスト７を除去するので、図１Ｆに示す第２レジスト８を形成する前に、再度、種膜６を形成する必要がない（図４Ｄの工程参照）。そのため、第６工程のめっきで用いた種膜６をそのまま再利用して、図１Ｇに示す第９工程のめっきに用いることができる。その結果、少ない工数で第２配線４を形成することができる。
Further, as shown in FIG. 1E, in the seventh step of this manufacturing method, the first resist 7 is removed so that the
また、この実施形態では、第２配線４が、第１配線３に対して独立するので、第２配線４を、第１配線３とは別の用途に用いることができる。具体的には、第１配線３を信号配線として用い、第１配線３より厚い第２配線４を電源配線として用いる。
Also, in this embodiment, the
さらに、この実施形態では、図１Ｅに示すように、第７工程において、第１レジスト７を除去する工程において、エッチング、剥離などの除去方法を実施しても、上記した下限以上の厚みＴ３を有する種膜６が確実に残ることができる。そのため、第９工程において、第２配線４を形成するときのめっきを安定して実施できる。また、上記した上限以下の厚みＴ３を有する種膜６を短時間で形成できる。
Furthermore, in this embodiment, as shown in FIG. 1E, in the step of removing the first resist 7 in the seventh step, even if a removing method such as etching or peeling is performed, the thickness T3 equal to or greater than the lower limit described above is removed. The
（変形例）
以上の各変形例において、上記した一実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。また、各変形例は、特記する以外、一実施形態と同様の作用効果を奏することができる。さらに、一実施形態およびその変形例を適宜組み合わせることができる。
(Modification)
In each of the modifications described above, members and steps similar to those of the embodiment described above are denoted by the same reference numerals, and detailed description thereof will be omitted. Moreover, each modification can have the same effects as the one embodiment, unless otherwise specified. Furthermore, one embodiment and its modifications can be combined as appropriate.
変形例の製造方法で得られる配線回路基板１では、図３Ｈに示すように、第１配線３が第２配線４より厚い。
In the wired
図３Ｂに示すように、第１レジスト７は、第１配線３に対応する厚みＴ４を有し、また、図３Ｅに示すように、第２レジスト８は、第２配線４に対応する厚みＴ５を有することを踏まえると、図３Ｄに示すように、第２レジスト８は、通常、第１配線３の厚みＴ１より薄い。
As shown in FIG. 3B, the first resist 7 has a thickness T4 corresponding to the
そのため、第２レジスト８で第１配線３の厚み方向一端部の幅方向端部を被覆（マスク）しづらい。そうすると、第２レジスト８による第１配線３へのマスク漏れがあれば、めっき成長させたくない部分、とりわけ、第１配線３の厚み方向一端部の幅方向端部からのめっき成長を招来する場合がある。
Therefore, it is difficult to cover (mask) the width direction end portion of the one thickness direction end portion of the
対して、一実施形態では、図１Ｆに示すように、第２配線４が第１配線３より厚い場合には、厚い第２レジスト８は、第２配線４より薄い第１配線３を簡単かつ確実に被覆（マスク）できる。そのため、上記しためっき成長を抑制できる。
In contrast, in one embodiment, when the
図１Ｊの仮想線で示すように、配線回路基板１は、金属支持基板２０をさらに備えてもよい。金属支持基板２０は、ベース絶縁層２の厚み方向他方面に配置される。金属支持基板２０の材料は、例えば、鉄、銅、合金（ステンレス、銅合金など）などの金属が挙げられる。金属支持基板２０の厚みは、特に限定されない。第１工程において、図１Ａの仮想線で示すように、金属支持基板２０を準備し、それの厚み方向一方面にベース絶縁層２を配置する。
The wired
第１０工程および第１１工程を区別なく実施することができる。具体的には、第２レジスト８を除去する際に、意図せず、種膜６が除去される。
The tenth step and the eleventh step can be performed without distinction. Specifically, when removing the second resist 8, the
１ 配線回路基板
３ 第１配線
４ 第２配線
６ 種膜
７ 第１レジスト
８ 第２レジスト
Ｔ３ 種膜の厚み
1
Claims (6)
第１配線および前記第１配線より厚い第２配線を、前記絶縁層の厚み方向一方面に、順に形成する第２工程とを備え、
前記第２工程は、
種膜を、前記絶縁層の前記厚み方向一方面に形成する工程と、
第１レジストを、前記種膜の前記厚み方向一方面に、前記第１配線の反転パターンで形成する工程と、
前記第１配線を、前記第１レジストから露出する前記種膜の前記厚み方向一方面にめっきにより形成する工程と、
前記第１レジストを除去する工程と、
前記第２配線より厚い第２レジストを、前記種膜の厚み方向一方面に、前記第１配線を被覆するように、前記第２配線の反転パターンで形成する工程と、
前記第２配線を、前記第２レジストから露出する前記種膜の厚み方向一方面にめっきにより形成する工程と、
前記第２レジストを除去する工程と、
前記第１配線および前記第２配線から露出する前記種膜を除去する工程と
を順に備え、
前記第１レジストは、開口部を有し、
前記第２レジストは、第２開口部を有し、
前記第２開口部は、前記開口部が形成された位置に重ならず、
前記第１配線の幅Ｗ１は、５μｍ以上、５０μｍ以下であり、
前記第２配線の幅Ｗ２は、２０μｍ以上、１００μｍ以下であることを特徴とする、配線回路基板の製造方法。 a first step of forming an insulating layer;
a second step of sequentially forming a first wiring and a second wiring thicker than the first wiring on one surface in the thickness direction of the insulating layer;
The second step is
forming a seed film on one surface of the insulating layer in the thickness direction;
forming a first resist on one surface of the seed film in the thickness direction in a reverse pattern of the first wiring;
forming the first wiring on one surface in the thickness direction of the seed film exposed from the first resist by plating;
removing the first resist;
forming a second resist thicker than the second wiring on one surface of the seed film in the thickness direction so as to cover the first wiring in a reverse pattern of the second wiring;
forming the second wiring on one surface in the thickness direction of the seed film exposed from the second resist by plating;
removing the second resist;
sequentially removing the seed film exposed from the first wiring and the second wiring;
The first resist has an opening,
The second resist has a second opening,
The second opening does not overlap the position where the opening is formed,
Width W1 of the first wiring is 5 μm or more and 50 μm or less,
A method of manufacturing a wired circuit board, wherein the width W2 of the second wiring is 20 μm or more and 100 μm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021203306A JP7203939B2 (en) | 2019-12-10 | 2021-12-15 | Method for manufacturing wired circuit board |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019222680A JP7019657B2 (en) | 2019-12-10 | 2019-12-10 | Wiring circuit board manufacturing method |
| JP2021203306A JP7203939B2 (en) | 2019-12-10 | 2021-12-15 | Method for manufacturing wired circuit board |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019222680A Division JP7019657B2 (en) | 2019-12-10 | 2019-12-10 | Wiring circuit board manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022027927A JP2022027927A (en) | 2022-02-14 |
| JP7203939B2 true JP7203939B2 (en) | 2023-01-13 |
Family
ID=87761028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021203306A Active JP7203939B2 (en) | 2019-12-10 | 2021-12-15 | Method for manufacturing wired circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7203939B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235982A (en) | 2004-02-19 | 2005-09-02 | Dainippon Printing Co Ltd | Wiring board manufacturing method, wiring board, and semiconductor package |
| JP2011258839A (en) | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | Method of forming wiring structure and wiring structure |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001061A (en) * | 1975-03-05 | 1977-01-04 | International Business Machines Corporation | Single lithography for multiple-layer bubble domain devices |
| JPH01303789A (en) * | 1988-06-01 | 1989-12-07 | Hitachi Ltd | Formation of partial thickening gold film of ceramic wiring substrate |
| JPH08107263A (en) * | 1994-10-04 | 1996-04-23 | Nippon Avionics Co Ltd | Manufacturing method of printed wiring board |
| JP2806370B2 (en) * | 1996-07-16 | 1998-09-30 | 日本電気株式会社 | Pattern formation method |
| JPH10173315A (en) * | 1996-12-06 | 1998-06-26 | Pfu Ltd | Manufacturing method of printed wiring board and printed wiring board |
| JP5136311B2 (en) * | 2008-09-11 | 2013-02-06 | 大日本印刷株式会社 | Suspension board |
| JP6511371B2 (en) * | 2015-09-10 | 2019-05-15 | 日本発條株式会社 | Flexure of suspension for disk drive and manufacturing method of wiring portion of flexure |
-
2021
- 2021-12-15 JP JP2021203306A patent/JP7203939B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235982A (en) | 2004-02-19 | 2005-09-02 | Dainippon Printing Co Ltd | Wiring board manufacturing method, wiring board, and semiconductor package |
| JP2011258839A (en) | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | Method of forming wiring structure and wiring structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022027927A (en) | 2022-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7019657B2 (en) | Wiring circuit board manufacturing method | |
| US4209355A (en) | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices | |
| JP2007537562A5 (en) | ||
| JP4394432B2 (en) | Method for manufacturing printed circuit board holding sheet | |
| JP7203939B2 (en) | Method for manufacturing wired circuit board | |
| KR100958771B1 (en) | Micro Contact, Manufacturing Method and Electronic Component | |
| JP4599132B2 (en) | Printed circuit board manufacturing method and printed circuit board | |
| JP7211930B2 (en) | Method for manufacturing wired circuit board | |
| US20240284600A1 (en) | Method for producing wiring circuit board | |
| JP4838155B2 (en) | Method for manufacturing printed circuit board | |
| JP2022190665A (en) | Method for manufacturing wiring circuit board | |
| JP2007059627A (en) | TAB tape carrier manufacturing method | |
| JP7175691B2 (en) | wiring circuit board | |
| CN115868253A (en) | Wiring circuit board assembly sheet and its manufacturing method | |
| US8431029B2 (en) | Circuit board and method of manufacturing the same | |
| CN115715488A (en) | Wired circuit board | |
| CN117461394A (en) | Manufacturing method of wiring circuit board | |
| JP2004014880A (en) | Flexible wiring board and method of manufacturing the same | |
| KR100787385B1 (en) | How to conduct electrolytic gold plating on a printed circuit board without leads | |
| JP4755454B2 (en) | Method for manufacturing printed circuit board | |
| JP2024072219A (en) | Method for manufacturing printed circuit board, printed circuit board with dummy pattern, and assembly sheet | |
| JPH0529395A (en) | TAB tape manufacturing method | |
| TW202243553A (en) | Assembly sheet and method for producing assembly sheet | |
| JP2023029294A (en) | Method of manufacturing wiring circuit board | |
| JP2007067073A (en) | TAB tape carrier manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7203939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |