JP7203992B2 - 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法 - Google Patents

Description

本願は、独国特許出願公開第１０２０１９１０３６３８号明細書の優先権を主張し、その開示内容を参照により本明細書に援用するものとする。

発光ダイオード（ＬＥＤ）は、半導体材料をベースにした発光デバイスである。例えば、ＬＥＤは、ｐｎ接合を含む。例えば、対応する電圧が印加されたために電子と正孔とがｐｎ接合の領域において互いに再結合すると、電磁放射が生成される。

一般に、半導体層への電流供給を改善することができる概念が研究されている。

本発明の基礎となる課題は、改善されたオプトエレクトロニクス半導体構成素子と、オプトエレクトロニクス半導体構成素子を製造するための改善された方法とを提供することである。

本発明によれば、上記の課題は、独立請求項の対象および方法によって解決される。有利な発展形態は、従属請求項において規定されている。

概要
オプトエレクトロニクス半導体構成素子は、第１の導電型の第１の半導体層および第２の導電型の第２の半導体層を含み、第１の半導体層と第２の半導体層とは、互いに上下に積み重ねられている。さらに、当該オプトエレクトロニクス半導体構成素子は、第１のコンタクト構造体を含み、当該オプトエレクトロニクス半導体構成素子は、コンタクト層を含み、コンタクト層は、第１の半導体層の、第２の半導体層とは反対側を向いた側に配置されていて、かつ第１の半導体層に接続されており、当該オプトエレクトロニクス半導体構成素子は、コンタクト層の、第１の半導体層とは反対側を向いた側に配置されている分離層を含み、当該オプトエレクトロニクス半導体構成素子は、分離層内に配置されているコンタクト孔を含む。さらに、当該オプトエレクトロニクス半導体構成素子は、分離層の、コンタクト層とは反対側を向いた側に配置されている導電層のセクションを含む。導電層のセクションは、それぞれコンタクト孔内の導電性材料に接続されている。第１のコンタクト構造体は、導電層のセクションと、コンタクト孔内の導電性材料とを介してコンタクト層に接続されている。セクションの長さは、それぞれセクションの最大幅よりも長く、ここで、長さは、対応するコンタクト孔と、隣り合うセクション同士の間の導電性材料との間の最短距離を表し、幅は、長さに対して垂直な水平方向に測定されている。この導電性材料は、例えば、第１のコンタクト構造体の一部または導電層の一部であり得る。第１のコンタクト構造体までそれぞれ異なる距離を伴ってコンタクト孔を第１のコンタクト構造体に接続する少なくとも２つのセクションは、互いにそれぞれ異なる幅を有する。

実施形態によれば、導電層のセクションの大部分は、それぞれ厳密に１つのコンタクト孔に電気的に接続されている。例えば、導電層のセクションのうちの１つのセクションの幅は、それぞれ対応するコンタクト孔と第１のコンタクト構造体との間の距離に依存して選択されている。本開示の文脈における「大部分」という用語は、導電層のセクションの５０％超、例えば７５％超、または９０％超が、それぞれ厳密に１つのコンタクト孔に電気的に接続されていることを意味する。

オプトエレクトロニクス半導体構成素子は、導電層の隣り合うセクション同士の間に、光学的な補償層の一部をさらに有することができる。例えば、光学的な補償層の材料は、ＳｉＯＮ、Ｙ_２Ｏ_３、Ｓｃ_２Ｏ_３、ＨｆＯ_２、ＺｒＯ_２、Ｔａ_２Ｏ_５、ＴｉＯ_２、またはＮｂ_２Ｏ_５から選択されている。

さらなる実施形態によれば、オプトエレクトロニクス半導体構成素子は、第１の導電型の第１の半導体層および第２の導電型の第２の半導体層を含み、第１の半導体層と第２の半導体層とは、互いに上下に積み重ねられている。さらに、当該オプトエレクトロニクス半導体構成素子は、第１のコンタクト構造体を含み、当該オプトエレクトロニクス半導体構成素子は、コンタクト層を含み、コンタクト層は、第１の半導体層の、第２の半導体層とは反対側を向いた側に配置されていて、かつ第１の半導体層に接続されており、当該オプトエレクトロニクス半導体構成素子は、コンタクト層の、第１の半導体層とは反対側を向いた側に配置されている分離層を含む。さらに、当該オプトエレクトロニクス半導体構成素子は、分離層の、コンタクト層とは反対側を向いた側に配置されている導電層を含み、導電層内にスリットが形成されており、導電層は、第１のコンタクト構造体に電気的に接続されており、当該オプトエレクトロニクス半導体構成素子は、分離層内に配置されているコンタクト孔を含む。導電層は、コンタクト孔内の導電性材料を介してコンタクト層に接続されている。

例えば、スリットは、それぞれコンタクト孔と第１のコンタクト構造体との間に配置されており、第１のコンタクト構造体とコンタクト孔との間の最短電流経路に交差することができる。スリットは、第１のコンタクト構造体に対して垂直方向に延在することができる。例えば、スリットは、第１のコンタクト構造体に交差または接触する。

オプトエレクトロニクス半導体構成素子を製造するための方法は、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層とを含む半導体層スタックを形成することと、第１の半導体層が形成された後に、第１の半導体層に接続されているコンタクト層を形成することと、コンタクト層が形成された後に分離層を形成することとを含む。当該方法は、分離層内にコンタクト孔を形成することと、分離層が形成された後に導電層のセクションを形成することとをさらに含む。導電層のセクションは、それぞれコンタクト孔内の導電性材料に接続されている。さらに、導電層のセクションと、コンタクト孔内の導電性材料とを介して第１のコンタクト構造体がコンタクト層に接続されている。セクションの長さは、それぞれセクションの最大幅よりも長く、ここで、長さは、対応するコンタクト孔と、隣り合うセクション同士の間の導電性材料との間の最短距離を表し、幅は、長さに対して垂直な水平方向に測定されている。この導電性材料は、例えば、第１のコンタクト構造体の一部であり得る。さらなる実施形態によれば、導電性材料は、導電層の一部でもあり得る。第１のコンタクト構造体までそれぞれ異なる距離を伴ってコンタクト孔を第１のコンタクト構造体に接続する少なくとも２つのセクションは、互いにそれぞれ異なる幅を有する。

例えば、コンタクト孔の大部分に関して、導電層の対応するセクションの給電抵抗を、コンタクト孔と第１のコンタクト構造体との間の距離に依存して調整することができる。実施形態によれば、導電層のセクションの水平方向の幅が調整される。

例えば、導電層のセクションを形成することは、導電層を形成することと、次に構造化することとを含むことができる。当該方法は、導電層のセクション同士の間に、補償層を導入することをさらに含むことができる。

導電層は、マスクを使用してエッチングすることによって構造化可能である。当該方法は、エッチングの後にマスクの領域間に補償層を導入することをさらに含むことができる。

当該方法は、導電層内にスリットを画定することをさらに含むことができる。例えば、スリットは、コンタクト孔と第１のコンタクト構造体との間に画定可能である。

図面の簡単な説明
添付図面は、本発明の実施例を理解するために使用される。図面は、実施例を例示し、明細書とともに実施例を説明するために使用される。さらなる実施例および企図された多数の利点は、以下の詳細な説明から直接的に得られる。図面に図示されている要素および構造は、必ずしも相互に縮尺通りに図示されているわけではない。同一の参照記号は、同一のまたは相互に対応する要素および構造を指す。

実施形態によるオプトエレクトロニクス半導体構成素子の概略断面図である。 実施形態によるオプトエレクトロニクス半導体構成素子の概略レイアウトを示す図である。 図１Ｂのコンポーネントの一部の拡大図である。 図１Ｂに示されているオプトエレクトロニクス半導体デバイスの一部の概略垂直断面図である。 さらなる実施形態によるオプトエレクトロニクス半導体構成素子の概略レイアウトを示す図である。 図２Ａに示されている構造体の断片拡大図である。 オプトエレクトロニクス半導体構成素子の一部の垂直断面図である。 さらなる実施形態によるオプトエレクトロニクス半導体構成素子の概略断面図である。 実施形態によるオプトエレクトロニクス半導体構成素子の一部の拡大図である。 さらなる実施形態によるオプトエレクトロニクス半導体構成素子の一部の拡大図である。 オプトエレクトロニクス半導体構成素子の一部の概略レイアウトを示す図である。 実施形態による方法を要約した図である。 実施形態による方法を実施する際における未完成製品の垂直断面図である。 実施形態によるオプトエレクトロニクス半導体デバイスを示す図である。

詳細な説明
以下の詳細な説明では、本開示の一部を構成している添付図面が参照され、これらの添付図面には、例示する目的で特定の実施例が示されている。これに関連して、「上側」、「底部」、「前側」、「後側」、「上方」、「上」、「前方」、「後方」、「前」、「後ろ」のような方向指示語は、今から説明する図面の方向性に関連して使用される。実施例のコンポーネントは、種々の向きで配置可能であるので、これらの方向指示語は、説明する目的でのみ使用され、決して限定するものではない。

その他の実施例も存在し、特許請求の範囲によって規定される範囲から逸脱することなく構造体的または論理的な変更を加えることもできるので、実施例の説明は、限定するものではない。とりわけ、以下で説明する実施例の要素は、文脈から別段の指示がない限り、記載されている他の実施例の要素と組み合わせ可能である。

以下の説明で使用される「ウェハ」または「半導体基板」という用語は、半導体表面を有する任意の半導体に基づく構造体を含むことができる。ウェハおよび構造体は、ドープされた半導体およびドープされていない半導体と、場合によってはベース基板によって支持されている、エピタキシャル半導体層と、さらなる半導体構造体とを含むと理解されるべきである。例えば、第１の半導体材料からなる層を、第２の半導体材料または絶縁性材料からなる成長基板上に、例えばサファイア基板上に成長させることができる。成長基板の材料に関するさらなる例には、ガラス、二酸化ケイ素、石英、またはセラミックが含まれる。

使用目的に応じて、半導体は、直接的または間接的な半導体材料に基づくことができる。電磁放射を生成するために特に適した半導体材料に関する例には、とりわけ、例えばＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、Ａｌ－ＧａＩｎＢＮのような紫外光、青色光、または長波光を生成することができる窒化物半導体化合物と、例えばＧａＡｓＰ、ＡｌＧａＩｎＰ、ＧａＰ、ＡｌＧａＰのような緑色光または長波光を生成することができるリン化物半導体化合物と、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＩｎＧａＡｓ、ＳｉＣ、ＺｎＳｅ、ＺｎＯ、Ｇａ_２Ｏ_３、ダイヤモンド、六方晶窒化ホウ素のようなさらなる半導体材料と、上記の材料の組み合わせとが含まれる。化合物半導体材料の化学量論比は、変更可能である。半導体材料に関するさらなる例には、シリコン、シリコンゲルマニウム、およびゲルマニウムが含まれ得る。本明細書の文脈における「半導体」という用語は、有機半導体材料も含む。

「基板」という用語は、一般に、絶縁性基板、導電性基板、または半導体基板を含む。

本明細書で使用されているような「横方向」および「水平方向」という用語は、基板または半導体本体の第１の表面に対して実質的に平行に延在する向きまたは方向性を説明することを意図している。この第１の表面は、例えば、ウェハまたはチップ（ダイ）の表面であり得る。

水平方向は、例えば、層が成長する際の成長方向に対して垂直な平面内に位置することができる。

本明細書で使用されているような「垂直方向」という用語は、基板または半導体本体の第１の表面に対して実質的に垂直に延在する向きを説明することを意図している。垂直方向は、例えば、層が成長する際の成長方向に相当することができる。

「備える」、「含有する」、「含む」、「有する」などの用語が使用されている場合には、これらの用語は、記載された要素または特徴の存在を示唆しているが、さらなる要素または特徴の存在を除外しているわけではないオープン・タームである。不定冠詞および定冠詞は、文脈から明確に別段の指示がない限り、複数形および単数形の両方を含む。

本明細書の文脈における「電気的に接続された」という用語は、接続された要素同士の間の低オームの電気的な接続を意味する。電気的に接続された要素同士は、必ずしも互いに直接的に接続されていなくてもよい。電気的に接続された要素同士の間にさらなる要素を配置してもよい。

「電気的に接続された」という用語は、接続された要素同士の間のトンネル接触も含む。

図１Ａは、実施形態によるオプトエレクトロニクス半導体構成素子の垂直断面図を示す。図１Ａに示されているオプトエレクトロニクス半導体構成素子１０は、例えば、発光ダイオード（ＬＥＤ）であり得る。第１の半導体層１１０および第２の半導体層１２０は、適切な支持体１００上に配置されている。例えば、第１の半導体層１１０は、第１の導電型、例えばｐ型でドープ可能であり、第２の半導体層１２０は、第２の導電型、例えばｎ型であり得る。例えば、第１の半導体層１１０および第２の半導体層１２０は、窒化化合物半導体材料に基づく。第１の半導体層１１０と第２の半導体層１２０との間には、活性ゾーン１１５を配置することができる。

活性ゾーンは、例えば、放射を生成するためにｐｎ接合、ダブルヘテロ構造、単一量子井戸構造（ＳＱＷ：single quantum well）、または多重量子井戸構造（ＭＱＷ：multi quantum well）を有することができる。

「量子井戸構造」という用語は、本明細書では量子化の次元に関する意味を含まない。したがって、「量子井戸構造」という用語には、とりわけ量子井戸、量子細線、量子ドット、およびこれらの層の任意の組み合わせが含まれる。

例えば、第２の半導体層１２０は、第１の半導体層１１０と適切な支持体１００との間に配置可能である。例えば、支持体１００は、半導体積層体のための成長基板であり得る。成長基板のために適した材料には、例えばサファイア、炭化ケイ素、または窒化ガリウムが含まれ得る。第１の半導体層１１０上には、導電性材料からなるコンタクト層１０９を配置することができる。例えば、コンタクト層１０９は、導電性酸化物、いわゆる「ＴＣＯ」（「透明導電性酸化物」）から形成可能である。その例には、とりわけＩＴＯ（インジウムスズ酸化物）、ＩＺＯ（インジウム亜鉛酸化物）、または他の透明な導電性材料が含まれる。コンタクト層１０９は、例えば第１の半導体層１１０に直接的に隣接することができる。

コンタクト層１０９上には分離層１０８を配置することができる。例えば、分離層１０８は、１つまたは複数の絶縁層を含むことができる。分離層１０８内にはコンタクト孔１２３を形成することができる。分離層１０８上には導電層１０７のセクション１０４が配置されている。コンタクト孔１２３内には導電性材料を配置することができる。例えば、コンタクト孔１２３内の導電性材料は、導電層１０７の一部であり得る。しかしながら、さらなる実施形態によれば、コンタクト孔１２３内に導電性のコンタクト材料を配置してもよい。

さらに、図１Ａに示されているオプトエレクトロニクス半導体構成素子は、第１のコンタクト構造体１０５を含み、第１のコンタクト構造体１０５は、導電層１０７のセクション１０４と、コンタクト孔１２３内の導電性材料とを介してコンタクト層１０９に接続されている。導電層１０７は、透明導電性材料、例えばＩＴＯまたはＩＺＯのような導電性金属酸化物から形成されている。例えば、導電層１０７の層厚さを、コンタクト層１０９の層厚さよりも厚くすることができる。コンタクト層の層厚さは、例えば５～２５ｎｍであり得る。導電層の層厚さは、例えば５０～１５０ｎｍであり得る。図１Ａに示されているオプトエレクトロニクス半導体構成素子の場合には、電流分配の機能と、電気的コンタクトの機能とが互いに分離される。より正確に言えば、薄いコンタクト層１０９は、全面的または広範囲に第１の半導体層１１０に接触するように配置されている。薄いコンタクト層１０９は、その比較的薄い層厚さに起因して、低減された横方向導電性を有する。逆に、低減された層厚さに起因して、吸収される電磁放射が少なくなる。比較的厚い導電層は、改善された横方向導電性をもたらす。以下に説明するように、例えば分離層１０８によって放射損失を低減することができる。第１のコンタクト構造体１０５とコンタクト層１０９との間の電気的コンタクトは、分離層１０８内のコンタクト孔１２３内の導電性材料を介して、導電層１０７のセクション１０４を介して引き起こされる。

分離層１０８は、誘電性材料、例えば窒化ケイ素、酸化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ニオブ、およびこれらの材料の組み合わせを含む。実施形態によれば、分離層１０８は、単一の誘電性材料から形成可能である。例えば、分離層は、適合された屈折率を有することができ、ここでの「適合」とは、誘電性材料の屈折率が、分離層１０８の周囲の媒体の屈折率以上であることを意味する。周囲の媒体は、放出される電磁放射の出射方向において分離層１０８の後方に配置されている。周囲の媒体は、半導体本体を取り囲んでいる、とりわけ保護機能を有する要素を含む。例えば、半導体本体は、周囲の媒体としてパッシベーション層および／またはカプセル化部を有することができる。

代替的な実施形態では、分離層１０８は、多層に構成されており、屈折率が互いに異なる少なくとも２つの部分層を有する。好ましくは、分離層１０８は、比較的高屈折率を有する部分層と、比較的低屈折率を有する部分層とが交互に配置された積層体を含む。とりわけ、比較的高屈折率を有する部分層の厚さは、比較的低屈折率を有する部分層よりも薄い。

例えば、分離層１０８は、４００ｎｍ～８００ｎｍの範囲内の厚さを有する。４００ｎｍ～８００ｎｍの範囲内の厚さである場合には、分離層１０８の製造コストとフィルタ特性との間の適切な妥協点を達成することができる。

実施形態によれば、分離層１０８は、例えば、分離層１０８に急角度で当たる放射のみが導電層１０７に到達するように構成可能である。これに対して、半導体層と周囲の媒体との間の屈折率の差に基づき、光学密度が比較的高い媒体と、光学密度が比較的低い媒体との間の遷移部での全反射に起因して出射することができない平坦な放射成分を、分離層１０８によって抑制することができる。これにより、比較的厚い導電層１０７における吸収損失は、実質的に伝搬可能な角度範囲に制限される。例えば、分離層１０８は、当該分離層に第１の角度範囲内の角度で、すなわち急角度で当たる放射を主として透過させるフィルタ特性を有する。さらに、分離層１０８に第２の角度範囲内の角度で、すなわち平坦な角度で当たる放射は、主として反射される。

例えば、第１の角度範囲と第２の角度範囲との間の境界は、全反射の臨界角によって決定され、この臨界角は、半導体層の屈折率と、周囲の媒体の屈折率とから導出可能である。第１の角度範囲は、この境界よりも小さい角度を含む。これに対して第２の角度範囲は、この境界よりも大きい角度を含む。

例えば、分離層１０８は、第１の酸化ニオブ層と、酸化シリコン層と、第２の酸化ニオブ層とを有する層スタックを含むことができる。

例えば、半導体層スタックを、メサ１２１へと構造化することができる。相応にして、第２の半導体層１２０の第１の主表面１１９の一部を露出させることができる。例えば、分離層１０８の一部を、第２の半導体層１２０の第１の主表面１１９に隣接するように配置することができる。さらに、分離層１０８の一部を、メサ１２１の側壁１２２上に配置することができる。例えば、露出している第１の主表面１１９の領域において、第２の電気的なコンタクト要素１２６を第２の半導体層１２０にコンタクトさせることができる。例えば、第２のコンタクト要素１２６は、導電性材料１２４を介して第２の半導体層１２０に接続可能である。第２のコンタクト要素１２６とその下にある半導体材料１２０との間には、絶縁性材料１２９を配置することができる。例えば、第２のコンタクト要素１２６の左側に配置されている構造体を、第２のコンタクト要素１２６の右側において繰り返すことができる。

第１のコンタクト構造体１０５と第２のコンタクト要素１２６との間に電圧を印加することにより、オプトエレクトロニクス半導体構成素子に電流を印加することができ、これにより、例えば第１の半導体層の第１の主表面１０２を介して電磁放射２０を放出することができる。一般に、電流注入が均一であればあるほど、オプトエレクトロニクス半導体構成素子の効率が増加する。

図１Ｂは、実施形態によるオプトエレクトロニクス半導体構成素子の概略レイアウトを示す。ここでは、例えば第１のコンタクト構造体１０５は、コンタクトフィンガーとして形成されている。コンタクトフィンガーは、矩形、リング形、または弓形に形成可能である。しかしながら、このコンタクトフィンガーの任意の他の形状も可能である。コンタクトフィンガーを、例えば櫛形または葉脈に類似した形状に形成してもよい。さらに、第１のコンタクト構造体１０５は、複数のコンタクトフィンガーを有することができ、これらのコンタクトフィンガーを互いに同一にまたは異なるように形成することができる。第１のコンタクト構造体１０５は、第１のコンタクト要素１０６を介して電気的に接続可能である。さらに、オプトエレクトロニクス半導体構成素子１０は、第２のコンタクト要素１２６を含む。

図１Ｂに示されている実施形態によれば、例えば、第１の半導体層１１０を電気的にコンタクトさせるための第１のコンタクト構造体１０５と、第２のコンタクト構造体（図１Ｂには図示せず）とを垂直方向に上下に重なり合うように形成することができる。このことを、図１Ｄを参照しながらより詳細に説明する。図１Ｂに示されているオプトエレクトロニクス半導体構成素子１０はさらに、分離層１０８内に多数のコンタクト孔１２３を有する。第２のコンタクト要素１２６は、例えば矩形の角部の位置で、第１のコンタクト要素１０６の対角線上に配置可能である。例えば、第２の半導体層のコンタクトは、第１の半導体層１１０によって両側が取り囲まれている箇所において実施可能である。

図１Ｃは、図１Ｂの「Ｃ」が付されたところの断片の拡大図を示す。図１Ｃは、第１のコンタクト構造体１０５と、導電性材料の複数のセクション１０４とを示す。導電性材料の複数のセクション１０４同士は、例えば、第１のコンタクト構造体１０５の下に配置されている導電層１０７の材料を介して互いに接続可能である。さらに、導電性材料の複数のセクション１０４同士を、導電層１０７のうちの、必ずしも第１のコンタクト構造体１０５の下に配置されていなくてもよい部分を介して接続することもできる。セクション１０４の長さｓは、それぞれセクション１０４の最大幅ｄよりも長い。長さｓは、対応するコンタクト孔１２３と、隣り合うセクション１０４同士の間の導電性材料との間の最短距離を表す。この導電性材料は、例えば、第１のコンタクト構造体１０５の一部または導電層１０７の一部であり得る。幅ｄは、長さｓに対して垂直に測定されている。例えば、長さｓは、セクション１０４の幅ｄの少なくとも２倍もしくは少なくとも３倍、または少なくとも４倍にも相当することができる。例えば、セクション１０４の長さｓを、導電性材料１０７の長さ延長領域として定義することができ、この長さ延長領域では、隣り合うセクション１０４同士は、それぞれ互いに直接的に隣接しているのではなく、例えば中間空間によって、または他の材料、例えば絶縁性材料によって互いに離隔されている。

この文脈における「導電性材料のセクション」という用語は、導電性材料の構造化された部分を意味する。隣り合うセクション同士は、例えば導電性材料を介して、または第１のコンタクト構造体１０５を介しても互いに電気的および物理的に接続可能である。セクションは、例えば少なくとも部分的に矩形の面を有することができる。

例えば、導電層１０７のそれぞれのセクション１０４に、厳密に１つのコンタクト孔１２３を対応付けて接続することができる。さらなる実施形態によれば、導電層１０７のセクション１０４の大部分、すなわち例えば、５０％超、７５％超、またはそれどころか９０％超に、それぞれ厳密に１つのコンタクト孔１２３を対応付けて接続することができる。コンタクト層（１０９、図１Ｃには図示せず）とセクション１０４との間の電気的コンタクトは、このコンタクト孔１２３を介してのみ実施可能である。例えば、導電層１０７のそれぞれのセクション１０４の幅ｄは、それぞれセクション１０４の長さｓに依存して選択可能である。例えば、最小の距離を有するコンタクト孔１２３には、それぞれ最小の長さｓ_１および最小の幅ｄ_１を有するセクション１０４を対応付けることができる。相応にして、第１のコンタクト構造体１０５から最大の距離を有するコンタクト孔１２３には、それぞれ最大の長さｓ_３および最大の幅ｄ_３を有するセクション１０４を対応付けることができる。第１のコンタクト構造体１０５からの距離が大きくなればなるほど、対応するセクション１０４がより幅広に形成される。第１のコンタクト構造体１０５からの距離が小さくなればなるほど、対応するセクション１０４がより幅狭に形成される。例えば、複数のセクション１０４が互いに異なる長さを有する場合には、これらのセクション１０４は、それぞれ異なる幅を有することができる。このようにして、導電層１０７の対応するセクション１０４を介した給電抵抗を、それぞれほぼ同じ値になるように調整することができる。その結果、特に均一な電流分配を実現することが可能となる。

さらなる実施形態によれば、セクション１０４のそれぞれの幅の寸法設計を、他の基準に従って実施してもよい。例えば、好ましい電流注入は、出射確率の高い領域において実施可能である。個々のセクション１０４が間欠的に互いに分離されていることにより、オプトエレクトロニクス半導体構成素子のＥＳＤ（「静電放電」）安定性の改善を達成することができ、これにより、故障の危険性が低減される。さらに、対応するコンタクト孔１２３に対して比較的短い距離を有するセクション１０４が不均衡に低減された幅を有するように、セクション１０４を特別に構成することにより、第１のコンタクト構造体１０５の近傍に位置するコンタクト孔１２３に対する給電抵抗は、それぞれ均衡に適合された幅ｄを有する給電抵抗に比べて増加する。これにより、第１のコンタクト構造体１０５の周辺の電流密度が低減される。図１Ｃに示されているように、導電層１０７のセクション１０４は、第１のコンタクト構造体１０５に対してほぼ垂直に延在するか、または電流の流線に対してほぼ平行に延在する。

図１Ｄは、図１Ｂに示されているようなオプトエレクトロニクス半導体構成素子のＩとＩ’との間の概略断面図を示す。支持体１００の上に、第２の半導体層１２０と、第１の半導体層１１０と、場合によっては活性ゾーン１１５とが配置されている。第１の半導体層１１０および活性ゾーン１１５の一部が間欠的に除去されており、これにより、第２の半導体層１２０の第１の表面１１９の一部が露出されている。この領域に、第２のコンタクト構造体１２５が配置されている。第１の半導体層１１０および第２の半導体層１２０の一部は、それぞれ第２のコンタクト構造体１２５の両側に配置されている。第２のコンタクト構造体１２５の３つの側は、例えば分離層１０８によって取り囲まれており、これにより、第２のコンタクト構造体１２５は、導電性材料１０７の隣接するセクション１０４から電気的に絶縁されている。例えば、第２のコンタクト構造体１２５は、１つまたは複数の金属層を含む層スタックを含むか、または導電性酸化物層（ＴＣＯ：transparent conductive oxide）を含むことができる層スタックを含む。層スタックは、例えば、コンタクト構造体１２５の電気的機能にとって重要であり得るＡｇ層を含むことができる。第１のコンタクト構造体１０５は、垂直方向において第２のコンタクト構造体１２５の上に配置可能である。このようにして、生成された電磁放射の吸収を低減することができる。さらに、第２の半導体層１２０は、第２のコンタクト構造体１２５を介して省スペースにコンタクト可能である。第１の半導体層１１０は、コンタクト層１０９を介して、かつコンタクト孔１２３内の導電性材料を介して、導電層１０７のセクション１０４と第１のコンタクト構造体１０５とに電気的に接続されている。

図２Ａは、さらなる実施形態によるオプトエレクトロニクス半導体構成素子１０の概略レイアウトを示す。図１Ｂに示されている実施形態とは異なり、第１のコンタクト構造体１０５は、ここでは弓形に形成されている。例えば、第１のコンタクト構造体１０５の一部は、第１のコンタクト要素１０６として形成されている。第２のコンタクト要素１２６は、第１のコンタクト構造体１０５から絶縁されており、図示されていない第２のコンタクト構造体１２５に接続されている。第２のコンタクト構造体は、図示されている図平面の下の平面に配置されている。例えば、第１のコンタクト構造体１０５によって画定された円または領域の内側および外側の同心円に沿って、複数のコンタクト孔１２３が配置されている。もちろん、これに代わるコンタクト孔１２３の配置パターンを実現してもよい。

図２Ｂは、図２Ａで目印が付けられた領域Ｂの拡大図を示す。図２Ｂに示されているように、個々のコンタクト孔１２３は、導電層１０７のセクション１０４によってそれぞれ別個に、第１のコンタクト構造体１０５に接続されている。導電層１０７のセクション１０４同士は、それぞれコンタクト構造体１０５を介して互いに接続可能である。セクション１０４の幅は、対応するコンタクト孔１２３とコンタクト構造体１０５との間の距離に依存して選択されている。コンタクト孔１２３と第１のコンタクト構造体１０５との間の距離、またはコンタクト孔１２３と隣り合うセクション同士の間の導電性材料との間の距離は、それぞれ、第１のコンタクト構造体１０５の延在状態に対して垂直に測定されているか、または電流の流れの方向に沿って測定されている。セクション１０４の幅は、それぞれセクション１０４の延在方向に対して垂直に測定されている。図２Ｂに示されている実施形態においても、対応するコンタクト孔１２３と第１のコンタクト構造体１０５との間の距離が大きくなればなるほど、セクション１０４の幅がより大きくなる。このようにして、第１のコンタクト構造体１０５と第１の半導体層１１０との間の抵抗をほぼ一定に保つことができる。ここでも、互いに異なる長さを有するそれぞれのセクション１０４は、互いに異なる幅を有する。

実施形態によれば、例えば、導電層１０７のセクション１０４は、導電層１０７を構造化することによって製造可能である。この際、導電層の一部が除去される。導電層１０７の一部の局所的な除去は、オプトエレクトロニクス半導体構成素子の光学的な挙動、とりわけ透過性に対して悪影響を及ぼす可能性がある。このような影響を補償するために、光学的な補償層１１８を追加的に設けることができる。

図３は、導電層１０７の隣り合うセクション１０４同士の間に配置されている補償層１１８を有するオプトエレクトロニクス半導体構成素子の一部の断面図を示す。例えば、補償層は、可能な限り非吸光性であり得る。例えば、エッチングされた導電層１０７と同様の屈折率を有する材料、例えばＳｉＯＮ、Ｙ_２Ｏ_３、Ｓｃ_２Ｏ_３、ＨｆＯ_２、ＺｒＯ_２、Ｔａ_２Ｏ_５、Ｎｂ_２Ｏ_５、またはＴｉＯ_２を選択することができる。層厚さを適合させることにより、屈折率の偏差を部分的に補償することができる。実施形態によれば、補償層は、これらの材料の複数の個別層を有する層スタックを含むことができる。適切な層厚さを有するＮｂ_２Ｏ_５層を堆積させることにより、導電層１０７の領域を除去する際の、オプトエレクトロニクス半導体構成素子の光学的な特性、例えば透過性の変化を、可能な限り少なくすることが可能である。このようにして、オプトエレクトロニクス半導体構成素子の出射効率をさらに改善することができる。

図４Ａは、さらなる実施形態によるオプトエレクトロニクス半導体構成素子の垂直断面図を示す。オプトエレクトロニクス半導体構成素子は、図１Ａを参照しながら説明したように、第１の導電型の第１の半導体層１１０と、第２の導電型の第２の半導体層１２０とを有する。さらに、オプトエレクトロニクス半導体構成素子は、コンタクト層１０９、分離層１０８、および導電層１１７を含む。コンタクト層１０９、分離層、および導電層１１７は、例えば、図１Ａを参照しながら説明したように構成されている。導電層１１７内には、スリット１１２が形成されている。オプトエレクトロニクス半導体構成素子１０はさらに、コンタクト孔１２３を有し、導電層１１７は、コンタクト孔１２３内の導電性材料を介してコンタクト層１０９に接続されている。

オプトエレクトロニクス半導体構成素子のさらなるコンポーネントは、図１Ａ～図１Ｄを参照しながら説明したものと同様である。図１Ａ～図１Ｄとは異なり、導電層１１７は、導電層にスリットが形成されている層として形成されている。

図４Ｂは、実施形態によるオプトエレクトロニクス半導体構成素子の一部の断片拡大図を示す。図４Ｂに示されているセクションは、例えば、図４Ｄでは「Ａ」が付されている。

実施形態によれば、スリット１１２は、図４Ｂに示されているようにコンタクト孔１２３と第１のコンタクト構造体１０５との間に配置可能である。例えば、スリット１１２は、それぞれ第１のコンタクト構造体１０５に面する側において、電流経路１１３が、第１のコンタクト構造体１０５とコンタクト孔１２３との間の直接的な経路をとることができずスリット１１２の周りを巡って延在する程度まで、コンタクト孔１２３を取り囲むことができる。このようにして、スリット１１２は、コンタクト孔１２３と第１のコンタクト構造体との間の複数の潜在的な電流経路に交差する。本明細書の文脈における「スリット」という用語は、導電層１１７が局所的に除去されている領域を意味する。例えば、水平平面において、スリットを、図４Ｂに示されているように導電層１１７によって完全に取り囲むことができる。スリットは、弓形または線形に延在することができる。実施形態によれば、スリットは、例えば、図４Ｃに示されているように第１のコンタクト構造体１０５まで延在することもできる。例えば、スリットの長さは、スリットの幅の数倍、例えば少なくとも１０倍、または少なくとも１００倍に相当することができる。スリットの長さおよび幅は、それぞれ水平方向に測定されている。スリットの長さは、例えば、水平方向の大きい方の寸法であり、スリットの幅は、例えば、水平方向の小さい方の寸法である。

このようにして、例えば、第１のコンタクト構造体１０５と、第１のコンタクト構造体１０５の近傍に位置するコンタクト孔１２３との間の電流経路が延長される。相応にして、第１のコンタクト構造体１０５から比較的近距離に配置されているコンタクト孔１２３に関して、抵抗が増加する。とりわけ、第１のコンタクト構造体１０５の直近または近接の近傍に位置しているコンタクト孔のスリット１１２は、コンタクト構造体１０５から垂直方向においてコンタクト孔１２３から離れる方向に延在している延長部分１１２ａを含むことができる。例えば、延長部分１１２ａは、図４Ｂに示されているように半径方向外向きに延在することができる。延長部分１１２ａの延在方向は、電流の流れ方向に相当することができる。第１のコンタクト構造体１０５から比較的中距離に配置されているコンタクト孔１２３は、例えば、延長部分１１２ａを有していないスリット１１２のみを含み、第１のコンタクト構造体からさらに大きい距離を有するコンタクト孔１２３は、スリットを含まない。このようにして、第１のコンタクト構造体からの距離に依存して抵抗を増加させることができ、これにより、印加される電流密度の均一性の向上と、ひいては効率の改善とを達成することができる。

図４Ｃは、さらなる実施形態によるオプトエレクトロニクス半導体構成素子の一部を示す。ここでは、スリット１１２は、第１のコンタクト構造体１０５に対してほぼ垂直な方向に配置されている。例えば、スリット１１２は、電流の流れの方向に沿って延在している。実施形態によれば、コンタクト孔１２３と第１のコンタクト構造体１０５との間に配置されている導電層１１７のセクション同士は、それぞれスリット１１２によって互いに分離されている。例えば、スリット１１２は、線形に延在することができ、それぞれ第１のコンタクト構造体１０５に交差または接触することができる。ここでは、導電層１１７は、順方向での電流の流れ方向に対して平行に延在する領域において除去されている。相応にして、逆電圧では、個々のコンタクト孔１２３への電流集中が低減されている。例えば逆電圧が印加されたときに、不均一性に起因して局所的に破壊が発生した場合には、電流の流れは、スリット１１２に基づいて、個々のコンタクト孔１２３だけに集中しなくなる。その結果、オプトエレクトロニクス半導体構成素子のＥＳＤ耐性が増加する。

導電層１１７のわずかな材料のみが除去され、電流の流線が切断されないので、順方向の電圧（Ｕ_ｆ）への追加的な寄与はわずかである。相応にして、これらのスリット１１２が存在することにより、放電に対するオプトエレクトロニクス構成素子のロバスト性と、ひいてはＥＳＤ安定性とを向上させることができる。

図５Ａは、実施形態による方法を要約したものである。オプトエレクトロニクス半導体構成素子を製造するための方法は、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層とを含む半導体層スタックを形成すること（Ｓ１００）を含む。本方法は、第１の半導体層が形成された後に、第１の半導体層に接続されているコンタクト層を形成すること（Ｓ１１０）をさらに含む。本方法は、コンタクト層が形成された後に分離層を形成すること（Ｓ１２０）と、分離層内にコンタクト孔を形成すること（Ｓ１３０）とをさらに含む。本方法は、分離層が形成された後に導電層のセクションを形成すること（Ｓ１４０）をさらに含み、導電層のセクションは、それぞれコンタクト孔内の導電性材料に接続されている。導電層のセクションと、コンタクト孔内の導電性材料とを介してコンタクト層に第１のコンタクト構造体が電気的に接続される。セクションの長さは、それぞれセクションの最大幅よりも長く、ここで、長さは、対応するコンタクト孔と、隣り合うセクション同士の間の導電性材料との間の最短距離を表し、幅は、長さに対して垂直に測定されている。

例えば、導電層１０７のセクション１０４は、導電層を形成することと、次に構造化することとによって製造可能である。構造化は、エッチング方法、例えばウェットエッチング方法によって実施可能である。実施形態によれば、例えばフォトレジスト材料を適切に構造化することができる。その後、このフォトマスクを使用してエッチング方法が実施される。例えば、ウェットエッチング方法を使用する場合には、導電層１０７の一部をアンダーエッチングすることができる。

実施形態によれば、追加的に補償層１１８を形成することができる。補償層１１８を形成するために、例えば、導電層をエッチングするために使用したものと同じフォトマスクを使用することができる。次に、補償層のうちの、フォトマスク上に堆積された材料が、リフトオフ方法によって除去される。

図５Ｂは、この方法ステップを説明するための概略断面図を示す。導電層１０７のセクション１０４上に、構造化されたフォトレジスト層１２８が被着されている。導電層１０７を構造化するために使用したマスクを使用して補償層１１８を堆積させると、導電層１０７のセクション１０４同士の間の露出した領域内にのみ補償層１１８が堆積されることが保証される。補償層１１８の領域が形成された後、フォトレジストマスク１２８と、補償層のうちの、フォトレジストマスク１２８上に堆積された部分とが、例えばリフトオフ方法によって再び除去され、これによって最終的に、図３に示されている構造体が得られる。

図６は、実施形態によるオプトエレクトロニクスデバイス２５の図を示す。オプトエレクトロニクスデバイス２５は、本明細書で説明されるオプトエレクトロニクス半導体構成素子１０または１５を含む。例えば、オプトエレクトロニクスデバイス２５は、発光ダイオードであり得る。

本明細書では、特定の実施形態について例示および説明してきたが、当業者は、これらの図示および説明された特定の実施形態を、本発明の保護範囲から逸脱することなく種々の代替物および／または均等物によって置き換えてもよいことを認識するであろう。本願は、本明細書で論じられている特定の実施形態の任意の適合形態または変形形態を網羅することを意図している。したがって、本発明は、特許請求の範囲およびそれらの均等物のみによって制限される。

１０ オプトエレクトロニクス半導体構成素子
１５ オプトエレクトロニクス半導体構成素子
２０ 放出された電磁放射
２５ オプトエレクトロニクスデバイス
１００ 支持体
１０２ 第１の半導体層の第１の主表面
１０３ パッシベーション層
１０４ セクション
１０５ 第１のコンタクト構造体
１０６ 第１のコンタクト要素
１０７ 導電層
１０８ 分離層
１０９ コンタクト層
１１０ 第１の半導体層
１１２ スリット
１１２ 延長部分
１１３ 電流経路
１１５ 活性ゾーン
１１７ 導電層
１１８ 補償層
１１９ 第２の半導体層の第１の主表面
１２０ 第２の半導体層
１２１ メサ
１２２ メサの側壁
１２３ コンタクト孔
１２４ 導電性材料
１２５ 第２のコンタクト構造体
１２６ 第２のコンタクト要素
１２７ 側壁絶縁体
１２８ 構造化されたフォトレジスト層
１２９ 絶縁性材料
１３１ 第１の電流分配層
１３２ 絶縁層
１３３ セクション

Claims (17)

1. 互いに上下に積み重ねられている、第１の導電型の第１の半導体層（１１０）および第２の導電型の第２の半導体層（１２０）と、
   第１のコンタクト構造体（１０５）と、
   前記第１の半導体層（１１０）の、前記第２の半導体層（１２０）とは反対側を向いた側に配置されていて、かつ前記第１の半導体層（１１０）に接続されている、コンタクト層（１０９）と、
   前記コンタクト層（１０９）の、前記第１の半導体層（１１０）とは反対側を向いた側に配置されている分離層（１０８）と、
   前記分離層（１０８）の、前記コンタクト層（１０９）とは反対側を向いた側に配置されている導電層（１１７）と、を含み、前記導電層（１１７）内にスリット（１１２）が形成されており、前記導電層（１１７）は、前記第１のコンタクト構造体（１０５）に電気的に接続されており、
   前記分離層（１０８）内に配置されているコンタクト孔（１２３）を含み、前記導電層（１１７）は、前記コンタクト孔（１２３）内の導電性材料を介して前記コンタクト層（１０９）に接続されており、
   前記スリット（１１２）は、それぞれ前記コンタクト孔（１２３）と前記第１のコンタクト構造体（１０５）との最短距離の間に配置されており、電流経路（１１３）が、前記スリット（１１２）によって迂回していることにより、前記第１のコンタクト構造体（１０５）からの距離に依存して抵抗を増加させる、
   オプトエレクトロニクス半導体構成素子（１０）。
2. 前記スリット（１１２）は、前記第１のコンタクト構造体（１０５）に対して半径方向外向きに延在している部分を有する、
   請求項１記載のオプトエレクトロニクス半導体構成素子（１０）。
3. 前記スリット（１１２）は、水平平面において、前記導電層（１１７）によって完全に取り囲まれている、
   請求項１記載のオプトエレクトロニクス半導体構成素子（１０）。
4. 前記スリットの長さは、前記スリットの幅の１０倍よりも長い、
   請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体構成素子（１０）。
5. 互いに上下に積み重ねられている、第１の導電型の第１の半導体層（１１０）および第２の導電型の第２の半導体層（１２０）と、
   第１のコンタクト構造体（１０５）と、
   前記第１の半導体層（１１０）の、前記第２の半導体層（１２０）とは反対側を向いた側に配置されていて、かつ前記第１の半導体層（１１０）に接続されている、コンタクト層（１０９）と、
   前記コンタクト層（１０９）の、前記第１の半導体層（１１０）とは反対側を向いた側に配置されている分離層（１０８）と、
   前記分離層（１０８）内に配置されているコンタクト孔（１２３）と、
   前記分離層（１０８）の、前記コンタクト層（１０９）とは反対側を向いた側に配置されている導電層（１０７）のセクション（１０４）と、を含み、
   前記導電層（１０７）の前記セクション（１０４）は、それぞれ前記コンタクト孔（１２３）内の導電性材料に接続されており、
   前記第１のコンタクト構造体（１０５）は、前記導電層（１０７）の前記セクション（１０４）と、前記コンタクト孔（１２３）内の前記導電性材料とを介して前記コンタクト層（１０９）に接続されており、
   前記セクション（１０４）の長さは、それぞれ前記セクション（１０４）の最大幅よりも長く、ここで、前記長さは、対応するコンタクト孔と、隣り合うセクション（１０４）同士の間の導電性材料との間の最短距離を表し、幅は、前記長さに対して垂直な水平方向に測定されており、
   前記第１のコンタクト構造体（１０５）までそれぞれ異なる距離を伴って前記コンタクト孔（１２３）を前記第１のコンタクト構造体（１０５）に接続する少なくとも２つのセクション（１０４）は、前記導電層（１０７）の前記２つのセクション（１０４）における給電抵抗がそれぞれ同じ値となるように、互いにそれぞれ異なる幅を有する、
   オプトエレクトロニクス半導体構成素子（１０）。
6. 前記導電層（１０７）の前記セクション（１０４）の大部分は、それぞれ厳密に１つのコンタクト孔（１２３）に電気的に接続されている、
   請求項５記載のオプトエレクトロニクス半導体構成素子（１０）。
7. 前記導電層（１０７）の前記セクション（１０４）の大部分の幅は、それぞれ対応する前記コンタクト孔（１２３）と前記第１のコンタクト構造体（１０５）との間の距離に依存して選択されている、
   請求項６記載のオプトエレクトロニクス半導体構成素子（１０）。
8. 前記導電層（１０７）の隣り合うセクション（１０４）同士の間に、光学的な補償層（１１８）の一部をさらに有する、
   請求項５から７までのいずれか１項記載のオプトエレクトロニクス半導体構成素子（１０）。
9. 前記光学的な補償層（１１８）の材料は、ＳｉＯＮ、Ｙ_２Ｏ_３、Ｓｃ_２Ｏ_３、ＨｆＯ_２、ＺｒＯ_２、Ｔａ_２Ｏ_５、ＴｉＯ_２、またはＮｂ_２Ｏ_５から選択されている、
   請求項８記載のオプトエレクトロニクス半導体構成素子（１０）。
10. オプトエレクトロニクス半導体構成素子を製造するための方法であって、
    当該方法は、
    第１の導電型の第１の半導体層（１１０）と、第２の導電型の第２の半導体層（１２０）とを含む半導体層スタックを形成すること（Ｓ１００）と、
    前記第１の半導体層（１１０）が形成された後に、前記第１の半導体層（１１０）に接続されているコンタクト層（１０９）を形成すること（Ｓ１１０）と、
    前記コンタクト層が形成された後に分離層（１０８）を形成すること（Ｓ１２０）と、
    前記分離層内にコンタクト孔（１２３）を形成すること（Ｓ１３０）と、
    前記分離層（１０８）が形成された後に導電層（１０７）のセクション（１０４）を形成すること（Ｓ１４０）と
    を含み、
    前記導電層（１０７）の前記セクション（１０４）は、それぞれ前記コンタクト孔（１２３）内の導電性材料に接続されており、
    前記導電層（１０７）の前記セクションと、前記コンタクト孔（１２３）内の前記導電性材料とを介して前記コンタクト層（１０９）に第１のコンタクト構造体（１０５）が接続されており、
    前記セクション（１０４）の長さは、それぞれ前記セクション（１０４）の最大幅よりも長く、ここで、前記長さは、対応するコンタクト孔と、隣り合うセクション（１０４）同士の間の導電性材料との間の最短距離を表し、幅は、前記長さに対して垂直な水平方向に測定されており、
    前記第１のコンタクト構造体（１０５）までそれぞれ異なる距離を伴って前記コンタクト孔（１２３）を前記第１のコンタクト構造体（１０５）に接続する少なくとも２つのセクション（１０４）は、前記導電層（１０７）の前記２つのセクション（１０４）における給電抵抗がそれぞれ同じ値となるように、互いにそれぞれ異なる幅を有する、
    方法。
11. 前記コンタクト孔（１２３）の大部分に関して、前記導電層（１０７）の対応するセクション（１０４）の給電抵抗は、前記コンタクト孔（１２３）と前記第１のコンタクト構造体（１０５）との間の距離に依存して調整される、
    請求項１０記載の方法。
12. 前記導電層の前記セクション（１０４）の水平方向の幅が調整される、
    請求項１０または１１記載の方法。
13. 前記導電層の前記セクション（１０４）を形成することは、前記導電層（１０７）を形成することと、次に、メサへと構造化することとを含む、
    請求項１０から１２までのいずれか１項記載の方法。
14. 前記導電層の前記セクション同士の間に、補償層（１１８）を導入することをさらに含む、
    請求項１０から１３までのいずれか１項記載の方法。
15. 前記導電層（１０７）は、マスクを使用してエッチングすることによってメサへと構造化され、
    当該方法は、前記エッチングの後に前記マスクの領域間に補償層（１１８）を導入することをさらに含む、
    請求項１３記載の方法。
16. 前記導電層（１０７）内にスリット（１１２）を画定することをさらに含む、
    請求項１０から１５までのいずれか１項記載の方法。
17. 前記スリット（１１２）は、前記コンタクト孔（１２３）と前記第１のコンタクト構造体（１０５）との間に画定される、
    請求項１６記載の方法。

Images