JP7204491B2 - 半導体装置 - Google Patents

Description

本発明の実施形態は、半導体装置に関する。

半導体装置において、オン抵抗の低減が望まれる。

特開２００９－１７０５４６号公報

本発明の実施形態は、オン抵抗を低減できる半導体装置を提供する。

本発明の実施形態によれば、半導体装置は、第１～第３電極、第１～第４半導体領域、第１層及び第１絶縁層を含む。前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある。前記第１半導体領域は、Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体領域は、第１～第５部分領域を含む。前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極への方向は、前記第１方向と交差する第２方向に沿う。前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にある。前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にある。前記第３部分領域は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む第１元素を含む。第２半導体領域は、Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第２半導体領域は、第６部分領域及び前記第７部分領域を含む。前記第４部分領域から前記第６部分領域への方向、及び、前記第５部分領域から前記第７部分領域への方向は、前記第２方向に沿う。前記第３電極から前記第２半導体領域への方向は、前記第１方向に沿う。前記第３半導体領域は、Ａｌ_ｘ３Ｇａ_１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む。前記第３半導体領域は、第８部分領域及び前記９部分領域を含む。前記第８部分領域は、前記第２方向において前記第４部分領域と前記第６部分領域との間にある。前記第９部分領域は、前記第２方向において前記第５部分領域と前記第７部分領域との間にある。前記第３電極から前記第３半導体領域への方向は、前記第１方向に沿う。前記第４半導体領域は、Ａｌ_ｘ４Ｇａ_１－ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む。前記第４半導体領域は、第１０部分領域及び第１１部分領域を含む。前記第１０部分領域は、前記第２方向において前記第４部分領域と前記第８部分領域との間にある。前記第１１部分領域は、前記第２方向において前記第５部分領域と前記第９部分領域との間にある。前記第３電極から前記第４半導体領域への方向は、前記第１方向に沿う。前記第１層は、Ａｌ_ｙＧａ_１－ｙＮ（０＜ｙ≦１）を含む。前記第１層は、前記第２方向において前記第３部分領域と前記第３電極との間に設けられた第１部分を含む。前記第１絶縁層は、前記第２方向において前記第１部分と前記第３電極との間に設けられた第２部分を含む。

図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、半導体装置の特性を例示するグラフ図である。 図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図８（ａ）～図８（ｃ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図９（ａ）及び図９（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１（ｂ）は、図１（ａ）の一部を拡大した模式図である。

図１（ａ）に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３、第４半導体領域１４、第１層３１及び第１絶縁層４１を含む。

第１電極５１から第２電極５２への方向を第１方向とする。

第１方向をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。

第１方向（Ｘ軸方向）における第３電極５３の位置は、第１方向における第１電極５１の位置と、第１方向における第２電極５２の位置と、の間にある。例えば、１つの例において、第３電極５３の少なくとも一部は、第１方向において、第１電極５１と第２電極５２との間にある。これらの電極は、例えば、Ｙ軸方向に沿って延びても良い。

第１半導体領域１１は、Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体領域１１は、例えば、ＧａＮ層である。第１半導体領域１１は、例えば、ＡｌＧａＮ層でも良い。この場合のＡｌの組成比（ｘ１）は、例えば、０．１未満である。

第１半導体領域１１は、第１～第５部分領域１１ａ～１１ｅを含む。第１部分領域１１ａから第１電極５１への方向は、第２方向に沿う。第２方向は、第１方向（Ｘ軸方向）と交差する。第２方向は、例えば、Ｚ軸方向である。

第２部分領域１１ｂから第２電極５２への方向は、第２方向（例えば、Ｚ軸方向）に沿う。第３部分領域１１ｃから第３電極５３への方向は、第２方向（例えば、Ｚ軸方向）に沿う。第４部分領域１１ｄは、第１方向（Ｘ軸方向）において、第１部分領域１１ａと第３部分領域１１ｃとの間にある。第５部分領域１１ｅは、第１方向（Ｘ軸方向）において、第３部分領域１１ｃと第２部分領域１１ｂとの間にある。

第３部分領域１１ｃは、第１元素を含む。第１元素は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む。第３部分領域１１ｃは、例えばｐ形である。第３部分領域１１ｃは、ｐ形のＧａＮ層である。

第１半導体領域１１の全体が、第１元素を含んでも良い。第１半導体領域１１は、例えばｐ形である。第１半導体領域１１は、ｐ形のＧａＮ層である。

第２半導体領域１２は、Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２半導体領域１２は、例えば、ＡｌＧａＮである。第２半導体領域１２におけるＡｌの組成比（ｘ２）は、例えば、０．１以上０．４以下である。

第２半導体領域１２は、第６部分領域１２ｆ及び第７部分領域１２ｇを含む。第４部分領域１１ｄから第６部分領域１２ｆへの方向は、第２方向（例えば、Ｚ軸方向）に沿う。第５部分領域１１ｅから第７部分領域１２ｇへの方向は、第２方向（例えば、Ｚ軸方向）に沿う。第３電極５３から第２半導体領域１２への方向は、第１方向（Ｘ軸方向）に沿う。

第３半導体領域１３は、Ａｌ_ｘ３Ｇａ_１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む。第３半導体領域１３は、例えば、ＧａＮ層である。第３半導体領域１３は、例えば、ＡｌＧａＮ層でも良い。この場合のＡｌの組成比（ｘ３）は、例えば、０．１未満である。

第３半導体領域１３は、第８部分領域１３ｈ及び第９部分領域１３ｉを含む。第８部分領域１３ｈは、第２方向（例えば、Ｚ軸方向）において、第４部分領域１１ｄと第６部分領域１２ｆとの間にある。第９部分領域１３ｉは、第２方向（例えば、Ｚ軸方向）において、第５部分領域１１ｅと第７部分領域１２ｇとの間にある。第３電極５３から第３半導体領域１３への方向は、第１方向（例えばＸ軸方向）に沿う。

第４半導体領域１４は、Ａｌ_ｘ４Ｇａ_１－ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む。第４半導体領域１４は、例えば、ＡｌＧａＮである。第４半導体領域１４におけるＡｌの組成比（ｘ４）は、例えば、０．１以上０．５以下である。

第４半導体領域１４は、第１０部分領域１４ｊ及び第１１部分領域１４ｋを含む。第１０部分領域１４ｊは、第２方向（例えば、Ｚ軸方向）において、第４部分領域１１ｄと第８部分領域１３ｈとの間にある。第１１部分領域１４ｋは、第２方向（例えば、Ｚ軸方向）において、第５部分領域１１ｅと第９部分領域１３ｉとの間にある。第３電極５３から第４半導体領域１４への方向は、第１方向（Ｘ軸方向）に沿う。

第１層３１は、Ａｌ_ｙＧａ_１－ｙＮ（０＜ｙ≦１）を含む。第１層３１は、例えば、ＡｌＮ層またはＡｌＧａＮ層でも良い。第１層３１におけるＡｌの組成比（ｙ）は、例えば、０．１以上１以下である。

第１層３１は、第１部分３１ａを含む。第１部分３１ａは、第２方向（例えば、Ｚ軸方向）において、第３部分領域１１ｃと第３電極５３との間に設けられる。

第１絶縁層４１は、第２部分４１ｂを含む。第２部分４１ｂは、第２方向（例えば、Ｚ軸方向）において、第１部分３１ａと第３電極５３との間に設けられる。第１絶縁層４１は、例えば、酸化シリコン、酸窒化シリコン、及び、酸化アルミニウムよりなる群から選択された少なくとも１つを含む。

例えば、第３半導体領域１３は、第２半導体領域１２に対向する領域を含む。この領域において、例えば、２次元電子ガス１３ｃｅ（図１（ａ）参照）が形成される。第３電極５３の電位に応じて、第１電極５１と第２電極５２との間に流れる電流を制御できる。

第３電極５３は、例えば、ゲート電極である。第１電極５１は、例えば、ソース電極である。第２電極５２は、例えば、ドレイン電極である。第２部分４１ｂは、例えば、ゲート絶縁膜として機能する。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。

実施形態においては、第３電極５３は、トレンチ型である。これにより、しきい値電圧を高くできる。例えば、ノーマリオフの特性が得られる。

実施形態において、第１半導体領域１１の第３部分領域１１ｃは、例えば、ＧａＮ層であり、その上の第１層３１の第１部分３１ａは、例えば、ＡｌＮ層またはＡｌＧａＮ層である。これらの材料の違いにより、第３部分領域１１ｃの第１部分３１ａに対応する部分に例えば、２次元電子ガス１１ｃｅが形成されても良い。

実施形態においては、第３部分領域１１ｃは、ｐ形の不純物である第１元素を含む。第３電極５３の電圧が低いときは、ｐ形の不純物の効果により、２次元電子ガス１１ｃｅのキャリアの少なくとも一部をキャンセルする。このため、第３電極５３の電圧が低いときは、第１電極５１と第２電極５２との間において、電流が流れにくい。例えば、高いしきい値電圧が得られる。

一方、第３電極５３の電圧が高いときは、ｐ形の不純物の効果が小さくなり、例えば、２次元電子ガス１１ｃｅによりキャリアによる電流が増える。２次元電子ガス１１ｃｅによりキャリアの移動度は高い。高い移動度により、オン抵抗を低減できる。

実施形態においては、高い移動度が得られる。例えば、高いしきい値電圧のノーマリオフ特性を得つつ、移動度を向上できる。実施形態によれば、オン抵抗を低減できる半導体装置を提供できる。

図１（ａ）に示すように、実施形態において、半導体装置１１０は、例えば、基体１０ｓを含んでも良い。基体１０ｓは、例えば、シリコン基板でも良い。

基体１０ｓの上にバッファ層１０ｂが設けられる。バッファ層１０ｂは、例えば、ＡｌＮ層を含んでも良い。バッファ層１０ｂは、例えば、ＡｌＧａＮ層及びＧａＮ層を含んでも良い。複数のＡｌＧａＮ層及び複数のＧａＮ層は、Ｚ軸方向において交互に並んでも良い。

ＧａＮ層１８がさらに設けられても良い。ＧａＮ層１８における不純物濃度は、第１半導体領域１１における不純物濃度（例えば、第１元素の濃度）よりも低い。

例えば、基体１０ｓの上に、バッファ層１０ｂ、ＧａＮ層１８、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３及び第４半導体領域１４を含む積層体がこの順に設けられる。例えば、この積層体にトレンチが形成され、トレンチの内部に、第１層３１及び第１絶縁層４１が形成される。残りの空間に導電材料を埋めることで、第３電極５３が形成される。１つの例において、第６部分領域１２ｆと電気的に接続されるように、第１電極５１が形成される。第７部分領域１２ｇと電気的に接続されるように、第２電極５２が形成される。

実施形態において、第１層３１の第１部分３１ａの少なくとも一部は、第１方向（Ｘ軸方向）において、第４部分領域１１ｄと第５部分領域１１ｅとの間に設けられても良い。高いしきい値が安定して得られる。

半導体装置１１０においては、第１半導体領域１１と第３半導体領域１３との間に、第４半導体領域１４が設けられる。例えば、第１半導体領域１１に含まれる第１元素は、第４半導体領域１４を通過し難い。例えば、熱などにより、第１元素が第１半導体領域１１から第３半導体領域１３へ向けて移動することが抑制される。

例えば、第３半導体領域１３における第１元素の濃度は、第１半導体領域１１における第１元素の濃度よりも低い。例えば、第９部分領域１３ｉにおける第１元素の濃度は、第５部分領域１１ｅにおける第１元素の濃度よりも低い。

もし、第３半導体領域１３（第９部分領域１３ｉなど）が第１元素を高い濃度で含むと、第３半導体領域１３（第９部分領域１３ｉなど）における移動度が低くなる場合がある。例えば、第３半導体領域１３（第９部分領域１３ｉなど）において、２次元電子ガス１３ｃｅに基づく高い移動度が得られる。

第３半導体領域１３（第９部分領域１３ｉなど）における第１元素の濃度が、第１半導体領域１１（第５部分領域１１ｅなど）における第１元素の濃度よりも低いことで、第３半導体領域１３（第９部分領域１３ｉなど）における移動度を高く維持できる。

実施形態において、例えば、第１層３１の第１部分３１ａは、結晶性の部分を含む。これにより、第１部分３１ａと対向する第３部分領域１１ｃの部分において、高い移動度が得られる。

図１（ａ）に示すように、第１層３１は、第３部分３１ｃを含んでも良い。第３部分３１ｃ、第１方向（Ｘ軸方向）において、第３電極５３と第７部分領域１２ｇとの間、第３電極５３と第９部分領域１３ｉとの間、及び、第３電極５３と第１１部分領域１４ｋとの間に設けられる。第３部分３１ｃは、トレンチの側面に設けられた部分である。

第１絶縁層４１は、第４部分４１ｄを含んでも良い。第４部分４１ｄは、第１方向（Ｘ軸方向）において、第３電極５３と第３部分３１ｃとの間に設けられる。第４部分４１ｄは、トレンチの側面に設けられた部分である。

第１層３１の第３部分３１ｃは、結晶部分を含んでも良い。例えば、トレンチの側面において、第２～第４半導体領域１２～１４の影響により、第１層３１として、結晶部分が形成されても良い。例えば、トレンチの側面において結晶が形成されることで、例えば、２次元電子ガス１１ｃｅと２次元電子ガス１３ｃｅとの接続が改善される。例えば、オン抵抗を低減できる。

図１（ａ）に示すように、第１層３１は、第５部分３１ｅを含んでも良い。第５部分３１ｅは、第１方向（Ｘ軸方向）において、第３電極５３と第６部分領域１２ｆとの間、第３電極５３と第８部分領域１３ｈとの間、及び、第３電極５３と第１０部分領域１４ｊとの間に設けられる。第１層３１の第５部分３１ｅは、結晶部分を含んでも良い。

第１絶縁層４１は、第６部分４１ｆを含んでも良い。第６部分４１ｆは、第１方向（Ｘ軸方向）において、第３電極５３と第５部分３１ｅとの間に設けられる。

図１（ａ）に示すように、第１層３１は、第７部分３１ｇを含んでも良い。第２半導体領域１２の第７部分領域１２ｇは、第２方向（例えば、Ｚ軸方向）において、第９部分領域１３ｉと第７部分３１ｇとの間に設けられる。

第１絶縁層４１は、第８部分４１ｈを含んでも良い。第７部分３１ｇは、第２方向（Ｚ軸方向）において、第７部分領域１２ｇと第８部分４１ｈとの間に設けられる。

図１（ａ）に示すように、第１層３１は、第９部分３１ｉを含んでも良い。第２半導体領域１２の第６部分領域１２ｆは、第２方向（例えば、Ｚ軸方向）において、第８部分領域１３ｈと第９部分３１ｉとの間に設けられる。

第１絶縁層４１は、第１０部分４１ｊを含んでも良い。第９部分３１ｉは、第２方向（Ｚ軸方向）において、第６部分領域１２ｆと第１０部分４１ｊとの間に設けられる。

図１（ａ）に示すように、半導体装置１１０は、第２絶縁層４２をさらに含んでも良い。第２絶縁層４２の少なくとも一部は、第２方向（Ｚ軸方向）において、第７部分領域１２ｇと第７部分３１ｇとの間に設けられる。第２絶縁層４２の別の一部は、第２方向（Ｚ軸方向）において、第６部分領域１２ｆと第９部分３１ｉとの間に設けられても良い。例えば、Ｚ軸方向において、第２絶縁層４２と第８部分４１ｈとの間に、第７部分３１ｇが設けられる。例えば、Ｚ軸方向において、第２絶縁層４２と第１０部分４１ｊとの間に、第９部分３１ｉが設けられる。

第２絶縁層４２は、例えば、シリコン及び窒素を含む。第２絶縁層４２は、例えば、窒化シリコンを含む。第２絶縁層４２は、例えば、第２半導体領域１２などの上面を保護する。第２絶縁層４２は、例えば、保護膜として機能する。

第１層３１の一部（第７部分３１ｇ及び第９部分３１ｉなど）は、第２絶縁層４２の上に設けられる。第７部分３１ｇ及び第９部分３１ｉは、例えば、アモルファスでも良い。例えば、第１部分３１ａの結晶性は、第７部分３１ｇ及び第９部分３１ｉの少なくともいずれかの結晶性よりも高い。例えば、第３部分３１ｃの結晶性は、第７部分３１ｇ及び第９部分３１ｉの少なくともいずれかの結晶性よりも高い。例えば、第５部分３１ｅの結晶性は、第７部分３１ｇ及び第９部分３１ｉの少なくともいずれかの結晶性よりも高い。

第１半導体領域１１のＺ軸方向に沿う長さ（厚さ）は、例えば、０．５μｍ以上２μｍ以下である。第４半導体領域１４のＺ軸方向に沿う長さ（厚さ）は、例えば、２ｎｍ以上１０ｎｍ以下である。第３半導体領域１３のＺ軸方向に沿う長さ（厚さ）は、例えば、２ｎｍ以上１０ｎｍ以下である。第２半導体領域１２のＺ軸方向に沿う長さ（厚さ）は、例えば、１０ｎｍ以上５０ｎｍ以下である。

既に説明したように、半導体装置１１０の製造方法の例の１つにおいて、上記の複数の半導体領域を含む積層体にトレンチが形成される。トレンチの底部は、第１半導体領域１１に届く。第１半導体領域１１が厚いことで、例えば、トレンチの形成における許容幅が広がる。高いしきい値電圧で高い移動度の半導体装置を安定して製造できる。製造条件にばらつきがあっても特性が均一な半導体装置を提供できる。

図１（ｂ）に示すように、第１絶縁層４１の第２部分４１ｂの第２方向（例えばＺ軸方向）に沿う長さを厚さｔ２とする。厚さｔ２は、例えば、１０ｎｍ以上６０ｎｍ以下である。これにより、例えば、高いゲート耐圧が得られる。安定したしきい値特性が得られる。

図１（ｂ）に示すように、第１層３１の第１部分３１ａの第２方向（例えばＺ軸方向）に沿う長さを厚さｔ１とする。厚さｔ１は、例えば、０．５ｎｍ以上５ｎｍ以下である。例えば、第１部分３１ａの厚さｔ１を制御することで、所望のしきい値電圧を得ても良い。

第１半導体領域１１の第３部分領域１１ｃにおける第１元素（例えばｐ形不純物）の濃度を制御することで、所望のしきい値電圧を得ても良い。

以下、半導体装置の特性の例について説明する。以下においては、積層体の電気容量のゲート電圧依存性の例について説明する。ゲート電圧は、第１電極５１の電位を規準にしたときの、第３電極５３の電位に対応する。

図２（ａ）及び図２（ｂ）は、半導体装置の特性を例示するグラフ図である。
これらの図の横軸は、印加電圧Ｖａ（Ｖ）である。印加電圧Ｖａは、ゲート電圧に対応する。縦軸は、電気容量（任意単位）である。

図２（ａ）は、半導体装置に関する実験データを示す。図２（ａ）には、上記の半導体装置１１０の特性、及び、参考例の半導体装置１１９の特性が示されている。半導体装置１１０においては、第１半導体領域１１は、第１元素として、Ｍｇを含む。半導体装置１１９においては、第１半導体領域１１は、Ｍｇを含まない。これ以外の構成は、これらの半導体装置において、互いに同じである。この例では、これらの半導体装置において、第１層３１は、ＡｌＮ層である。第１層３１の厚さ（厚さｔ１）は、３ｎｍである。

図２（ａ）に示すように、第１半導体領域１１がＭｇを含まない半導体装置１１９においては、しきい値電圧は、負である。第１半導体領域１１がＭｇを含む半導体装置１１０においては、しきい値電圧は、正である。半導体装置１１０においては、ノーマリオフの特性が得られる。

図２（ｂ）は、半導体装置に関するシミュレーション結果を示す。図２（ｂ）には、半導体装置１１０の特性として、第１半導体領域１１における第１元素（Ｍｇ）の濃度を、１×１０^１６ｃｍ^－３、５×１０^１６ｃｍ^－３、１×１０^１７ｃｍ^－３、及び、５×１０^１７ｃｍ^－３と変えた時の特性が示されている。図２（ｂ）には、上記の参考例の半導体装置１１９の特性も示されている。

図２（ｂ）から分かるように、第１半導体領域１１における第１元素（Ｍｇ）の濃度を高くなると、しきい値電圧が高くなる。

実施形態において、第３部分領域１１ｃにおける第１元素（例えばｐ形不純物）の濃度、及び、第１層３１の第１部分３１ａの第２方向（例えばＺ軸方向）に沿う長さ（厚さｔ１）の少なくともいずれかにより、しきい値電圧が制御されても良い。

１つの例において、第３部分領域１１ｃにおける第１元素の濃度は、１×１０^１５ｃｍ^－３以上１×１０^１８ｃｍ^－３以下である。１つの例において、第１部分３１ａの厚さｔ１は、例えば、０．５ｎｍ以上５ｎｍ以下である。

以下、実施形態に係る半導体装置のいくつかの例について説明する。以下において、半導体装置１１０（図１（ａ）参照）と同様の部分については、説明が省略される。

図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図３に示すように、半導体装置１１１において、第５部分領域１１ｅは、第１領域１１ｐ及び第２領域１１ｑを含む。第２領域１１ｑは、第２方向（例えば、Ｚ軸方向）において、第１領域１１ｐと第１１部分領域１４ｋとの間に設けられる。第２領域１１ｑにおける第１元素の濃度は、第１領域１１ｐにおける第１元素の濃度と異なっても良い。第２領域１１ｑにおける第１元素の濃度は、第１領域１１ｐにおける第１元素の濃度よりも低くても良い。例えば、第１元素の第３半導体領域１３への移動がより抑制される。より高い移動度が得られる。

第４部分領域１１ｄに、上記の第１領域１１ｐ及び上記の第２領域１１ｑが設けられても良い。

図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図４に示すように、半導体装置１１２は、第５半導体領域１５をさらに含む。第５半導体領域１５は、Ａｌ_ｘ５Ｇａ_１－ｘ５Ｎ（０≦ｘ５＜１、ｘ５＜ｘ２、ｘ５＜ｘ４、ｘ５＜ｙ）を含む。第５半導体領域１５は、例えば、ＧａＮ層でも良い。

第５半導体領域１５は、第２方向（例えば、Ｚ軸方向）において、第４部分領域１１ｄと第１０部分領域１４ｊとの間、及び、第２方向（例えば、Ｚ軸方向）において、第５部分領域１１ｅと第１１部分領域１４ｋとの間に設けられる。

第５半導体領域１５における第１元素の濃度は、例えば、第４部分領域１１ｄにおける第１元素の濃度よりも低い。第５半導体領域１５における第１元素の濃度は、例えば、第５部分領域１１ｅにおける第１元素の濃度よりも低い。第５半導体領域１５は、例えばｉ－ＧａＮ層である。

第１半導体領域１１と第４半導体領域１４との間に、第１元素の濃度が低い第５半導体領域１５が設けられることで、例えば、第１半導体領域１１に含まれる第１元素の、第３半導体領域１３に向けての移動がより抑制される。例えば、高い移動度が安定して得やすくなる。

第５半導体領域１５の一部が、Ｚ軸方向において、第１半導体領域１１（第３部分領域１１ｃ）と、第１層３１（第１部分３１ａ）と、の間に設けられても良い。例えばより高い移動度が得られる。

図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図５に示すように、半導体装置１１３においては、第１電極５１は、第１部分領域１１ａと接する。

例えば、第６部分領域１２ｆは、第１方向（Ｘ軸方向）において、第１電極５１と第３電極５３との間にある。例えば、第８部分領域１３ｈは、第１方向において、第１電極５１と第３電極５３との間にある。第１０部分領域１４ｊは、第１方向において、第１電極５１と第３電極５３との間にある。

例えば、第１電極５１は、第１半導体領域１１の第１部分領域１１ａと電気的に接続される。例えば、第１半導体領域１１の電位が安定する。例えば、第１半導体領域１１は、接地電位に設定される。例えば、安定した特性が得やすくなる。

図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、半導体装置１１４においては、第５部分領域１１ｅは、第１領域１１ｐ、第２領域１１ｑ及び第３領域１１ｒを含む。第２領域１１ｑは、第２方向（例えば、Ｚ軸方向）において、第１領域１１ｐと第１１部分領域１４ｋとの間に設けられる。第３領域１１ｒは、第２方向（例えば、Ｚ軸方向）において、第１領域１１ｐと第２領域１１ｑとの間に設けられる。第３領域１１ｒは、Ｓｉ（シリコン）を含む。第３領域１１ｒのＺ軸方向に沿う厚さは、例えば、０．５ｎｍ以上２０ｎｍ以下である。

半導体装置１１４においては、第１半導体領域１１の厚さ方向の一部において、Ｓｉを含む第３領域１１ｒが局所的に、設けられる。

例えば、第１元素（ｐ形の不純物）と、シリコン（ｎ形の不純物）と、が設けられることで、これらの不純物の少なくとも一部が、互いにキャンセルされる。これにより、例えば、耐圧が向上する。

後述するように、第１半導体領域１１のうちの第１領域１１ｐを含む部分までがエピタキシャル成長され、その後、その表面がシリコンを含む雰囲気に接触されて、その後、第１半導体領域１１の残りの部分（第２領域１１ｑなど）が成長されても良い。この方法において、表面がシリコンを含む雰囲気に接触されることで、上記の第３領域１１ｒが形成されても良い。例えば、このような方法によれば、第２領域１１ｑ、及び、その上に形成される半導体領域において、高い結晶性が得やすくなる。

図７は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図７に示すように、半導体装置１１５においては、第３電極５３のトレンチの側面は、Ｚ軸方向に対して傾斜している。

例えば、第３電極５３は、第２半導体領域１２と対向する面５３ｓｆを含む。面５３ｓｆは、例えば、側面である。面５３ｓｆは、第１方向（Ｘ軸方向）に対して傾斜する。例えば、面５３ｓｆは、第２方向（例えば、Ｚ軸方向）に対して傾斜しても良い。

このような傾斜した面５３ｓｆは、半導体装置１１１～１１４において設けられても良い。例えば、２次元電子ガス１１ｃｅと２次元電子ガス１３ｃｅとの接続が改善され、オン抵抗を低減できる。例えば、ゲート電極端部の電界集中が抑制される。高い耐圧が得られる。

（第２実施形態）
第２実施形態は、半導体装置の製造方法に係る。

図８（ａ）～図８（ｃ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図８（ａ）に示すように、積層体ＳＢ１を準備する。積層体ＳＢ１は、第１～第４半導体膜１１Ｆ～１４Ｆを含む。第１半導体膜１１Ｆと第２半導体膜１２Ｆとの間に、第３半導体膜１３Ｆが設けられる。第１半導体膜１１Ｆと第３半導体膜１３Ｆとの間に、第４半導体膜１４Ｆが設けられる。

第１半導体膜１１Ｆは、上記の第１半導体領域１１の少なくとも一部となる。第４半導体膜１４Ｆは、上記の第４半導体領域１４の少なくとも一部となる。第３半導体膜１３Ｆは、上記の第３半導体領域１３の少なくとも一部となる。第２半導体膜１２Ｆは、上記の第２半導体領域１２の少なくとも一部となる。

例えば、基体１０ｓの上に、バッファ層１０ｂ及びＧａＮ層１８が形成され、その上に、積層体ＳＢ１が形成される。形成は、例えば、エピタキシャル成長を含む。バッファ層１０ｂ及びＧａＮ層１８は、積層体ＳＢ１に含まれても良い。

図８（ａ）に示すように、第２半導体膜１２Ｆの上に保護膜４２Ｆを形成する。保護膜４２Ｆは、例えば、窒化シリコンを含む。

図８（ｂ）に示すように、保護膜４２Ｆの一部、及び、積層体ＳＢ１の一部を除去してトレンチＴＲを形成する。トレンチＴＲの底面は、第１半導体膜１１Ｆに届く。

図８（ｂ）に示すように、トレンチＴＲの底面及び側面に、第１膜３１Ｆを形成し、さらに、第１絶縁膜４１Ｆを形成する。第１膜３１Ｆは、第１層３１の少なくとも一部となる。第１絶縁膜４１Ｆは、第１絶縁層４１の少なくとも一部となる。

図８（ｃ）に示すように、トレンチＴＲの残りの空間に導電材料を埋めることで、第３電極５３が形成される。第１電極５１及び第２電極５２を適宜形成する。これにより、例えば、半導体装置１１０などが得られる。

図９（ａ）及び図９（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図９（ａ）に示すように、第１半導体領域１１の第１領域１１ｐとなる半導体膜１１ｐＦを準備する。この例では、基体１０ｓの上に、バッファ層１０ｂ及びＧａＮ層１８が形成され、その上に、半導体膜１１ｐＦが形成される。半導体膜１１ｐＦの表面の一部に、マスク膜４５を形成する。マスク膜４５は、例えば、酸化シリコン及び窒化シリコンよりなる群から選択された少なくとも１つを含む。

この後、半導体膜１１ｐＦの表面を、Ｓｉを含む雰囲気（例えば空気でも良い）と接触させる。これにより、半導体膜１１ｐＦの表面にＳｉが付着する。

この後、半導体膜１１ｐＦの表面に、第４半導体膜１４Ｆ、第３半導体膜１３Ｆ及び第２半導体膜１２Ｆを順次形成する。例えば、エピタキシャル成長が行われる。

このとき、図９（ｂ）に示すように、マスク膜４５の上には、これらの半導体膜は形成されない。

この後、保護膜４２Ｆを形成し、マスク膜４５を除去する。そして、図８（ｂ）及び図８（ｃ）に関して説明したように、第１膜３１Ｆ及び第１絶縁膜４１Ｆを形成し、第３電極５３を形成する。さらに、第１電極５１及び第２電極５２を形成する。これにより、例えば、半導体装置１１４などが得られる。

実施形態によれば、オン抵抗を低減できる半導体装置を提供することができる。

本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。

本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体領域、電極、導電部及び絶縁層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ｂ…バッファ層、 １０ｓ…基体、 １１～１５…第１～第５半導体領域、 １１Ｆ～１４Ｆ…第１～第４半導体膜、 １１ａ～１１ｅ…第１～第５部分領域、 １１ｃｅ…２次元電子ガス、 １１ｐＦ…半導体膜、 １１ｐ～１１ｒ…第１～第３領域、 １２ｆ、１２ｇ…第６、第７部分領域、 １３ｃｅ…２次元電子ガス、 １３ｈ、１３ｉ…第８、第９部分領域、 １４ｊ、１４ｋ…第１０、第１１部分領域、 １８…ＧａＮ層、 ３１…第１層、 ３１Ｆ…第１膜、 ３１ａ…第１部分、 ３１ｃ…第３部分、 ３１ｅ…第５部分、 ３１ｇ…第７部分、 ３１ｉ…第９部分、 ４１…第１絶縁層、 ４１Ｆ…第１絶縁膜、 ４１ｂ…第２部分、 ４１ｄ…第４部分、 ４１ｆ…第６部分、 ４１ｈ…第８部分、 ４１ｊ…第１０部分、 ４２…第２絶縁層、 ４２Ｆ…保護膜、 ４５…マスク膜、 ５１～５３…第１～第３電極、 ５３ｓｆ…面、 １１０～１１５、１１９…半導体装置、 ＳＢ１…積層体、 ＴＲ…トレンチ、 Ｖａ…印加電圧、 ｔ１、ｔ２…厚さ

Claims (21)

1. 第１電極と、
   第２電極と、
   第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
   Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域であって、前記第１半導体領域は、第１～第５部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にあり、前記第３部分領域は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む第１元素を含む、前記第１半導体領域と、
   Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第２半導体領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向、及び、前記第５部分領域から前記第７部分領域への方向は、前記第２方向に沿い、前記第３電極から前記第２半導体領域への方向は、前記第１方向に沿う、前記第２半導体領域と、
   Ａｌ_ｘ３Ｇａ_１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む第３半導体領域であって、前記第３半導体領域は、第８部分領域及び第９部分領域を含み、前記第８部分領域は、前記第２方向において前記第４部分領域と前記第６部分領域との間にあり、前記第９部分領域は、前記第２方向において前記第５部分領域と前記第７部分領域との間にあり、前記第３電極から前記第３半導体領域への方向は、前記第１方向に沿う、前記第３半導体領域と、
   Ａｌ_ｘ４Ｇａ_１－ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む第４半導体領域であって、前記第４半導体領域は、第１０部分領域及び第１１部分領域を含み、前記第１０部分領域は、前記第２方向において前記第４部分領域と前記第８部分領域との間にあり、前記第１１部分領域は、前記第２方向において前記第５部分領域と前記第９部分領域との間にある、前記第３電極から前記第４半導体領域への方向は、前記第１方向に沿う、前記第４半導体領域と、
   Ａｌ_ｙＧａ_１－ｙＮ（０＜ｙ≦１）を含む第１層であって、前記第１層は、前記第２方向において前記第３部分領域と前記第３電極との間に設けられた第１部分を含む、前記第１層と、
   前記第２方向において前記第１部分と前記第３電極との間に設けられた第２部分を含む、第１絶縁層と、
   を備え、
   前記第１層は、第７部分を含み、前記第７部分領域は、前記第２方向において、前記第９部分領域と前記第７部分との間に設けられ、
   前記第１部分の結晶性は、前記第７部分の結晶性よりも高い、半導体装置。
2. 第２絶縁層をさらに備え、
   前記第２絶縁層の少なくとも一部は、前記第２方向において前記第７部分領域と前記第７部分との間に設けられ、
   前記第２絶縁層は、シリコン及び窒素を含む、請求項１に記載の半導体装置。
3. 第１電極と、
   第２電極と、
   第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
   Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域であって、前記第１半導体領域は、第１～第５部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にあり、前記第３部分領域は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む第１元素を含む、前記第１半導体領域と、
   Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第２半導体領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向、及び、前記第５部分領域から前記第７部分領域への方向は、前記第２方向に沿い、前記第３電極から前記第２半導体領域への方向は、前記第１方向に沿う、前記第２半導体領域と、
   Ａｌ_ｘ３Ｇａ_１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む第３半導体領域であって、前記第３半導体領域は、第８部分領域及び第９部分領域を含み、前記第８部分領域は、前記第２方向において前記第４部分領域と前記第６部分領域との間にあり、前記第９部分領域は、前記第２方向において前記第５部分領域と前記第７部分領域との間にあり、前記第３電極から前記第３半導体領域への方向は、前記第１方向に沿う、前記第３半導体領域と、
   Ａｌ_ｘ４Ｇａ_１－ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む第４半導体領域であって、前記第４半導体領域は、第１０部分領域及び第１１部分領域を含み、前記第１０部分領域は、前記第２方向において前記第４部分領域と前記第８部分領域との間にあり、前記第１１部分領域は、前記第２方向において前記第５部分領域と前記第９部分領域との間にある、前記第３電極から前記第４半導体領域への方向は、前記第１方向に沿う、前記第４半導体領域と、
   Ａｌ_ｙＧａ_１－ｙＮ（０＜ｙ≦１）を含む第１層であって、前記第１層は、前記第２方向において前記第３部分領域と前記第３電極との間に設けられた第１部分を含む、前記第１層と、
   前記第２方向において前記第１部分と前記第３電極との間に設けられた第２部分を含む、第１絶縁層と、
   第２絶縁層と、
   を備え、
   前記第１層は、第７部分を含み、前記第７部分領域は、前記第２方向において、前記第９部分領域と前記第７部分との間に設けられ、
   前記第２絶縁層の少なくとも一部は、前記第２方向において前記第７部分領域と前記第７部分との間に設けられ、
   前記第２絶縁層は、シリコン及び窒素を含む、半導体装置。
4. 前記第１部分の前記第２方向に沿う厚さは、０．５ｎｍ以上５ｎｍ以下である、請求項１～３のいずれか１つに記載の半導体装置。
5. 第１電極と、
   第２電極と、
   第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
   Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域であって、前記第１半導体領域は、第１～第５部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にあり、前記第３部分領域は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む第１元素を含む、前記第１半導体領域と、
   Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第２半導体領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向、及び、前記第５部分領域から前記第７部分領域への方向は、前記第２方向に沿い、前記第３電極から前記第２半導体領域への方向は、前記第１方向に沿う、前記第２半導体領域と、
   Ａｌ_ｘ３Ｇａ_１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む第３半導体領域であって、前記第３半導体領域は、第８部分領域及び第９部分領域を含み、前記第８部分領域は、前記第２方向において前記第４部分領域と前記第６部分領域との間にあり、前記第９部分領域は、前記第２方向において前記第５部分領域と前記第７部分領域との間にあり、前記第３電極から前記第３半導体領域への方向は、前記第１方向に沿う、前記第３半導体領域と、
   Ａｌ_ｘ４Ｇａ_１－ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む第４半導体領域であって、前記第４半導体領域は、第１０部分領域及び第１１部分領域を含み、前記第１０部分領域は、前記第２方向において前記第４部分領域と前記第８部分領域との間にあり、前記第１１部分領域は、前記第２方向において前記第５部分領域と前記第９部分領域との間にある、前記第３電極から前記第４半導体領域への方向は、前記第１方向に沿う、前記第４半導体領域と、
   Ａｌ_ｙＧａ_１－ｙＮ（０＜ｙ≦１）を含む第１層であって、前記第１層は、前記第２方向において前記第３部分領域と前記第３電極との間に設けられた第１部分を含む、前記第１層と、
   前記第２方向において前記第１部分と前記第３電極との間に設けられた第２部分を含む、第１絶縁層と、
   を備え、
   前記第１部分の前記第２方向に沿う厚さは、０．５ｎｍ以上５ｎｍ以下である、半導体装置。
6. 前記第５部分領域は、
   第１領域と、
   前記第２方向において前記第１領域と前記第１１部分領域との間に設けられた第２領域と、
   を含み、
   前記第２領域における前記第１元素の濃度は、前記第１領域における前記第１元素の濃度よりも低い、請求項１～５のいずれか１つに記載の半導体装置。
7. 第１電極と、
   第２電極と、
   第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
   Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域であって、前記第１半導体領域は、第１～第５部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にあり、前記第３部分領域は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む第１元素を含む、前記第１半導体領域と、
   Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第２半導体領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向、及び、前記第５部分領域から前記第７部分領域への方向は、前記第２方向に沿い、前記第３電極から前記第２半導体領域への方向は、前記第１方向に沿う、前記第２半導体領域と、
   Ａｌ_ｘ３Ｇａ_１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む第３半導体領域であって、前記第３半導体領域は、第８部分領域及び第９部分領域を含み、前記第８部分領域は、前記第２方向において前記第４部分領域と前記第６部分領域との間にあり、前記第９部分領域は、前記第２方向において前記第５部分領域と前記第７部分領域との間にあり、前記第３電極から前記第３半導体領域への方向は、前記第１方向に沿う、前記第３半導体領域と、
   Ａｌ_ｘ４Ｇａ_１－ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む第４半導体領域であって、前記第４半導体領域は、第１０部分領域及び第１１部分領域を含み、前記第１０部分領域は、前記第２方向において前記第４部分領域と前記第８部分領域との間にあり、前記第１１部分領域は、前記第２方向において前記第５部分領域と前記第９部分領域との間にある、前記第３電極から前記第４半導体領域への方向は、前記第１方向に沿う、前記第４半導体領域と、
   Ａｌ_ｙＧａ_１－ｙＮ（０＜ｙ≦１）を含む第１層であって、前記第１層は、前記第２方向において前記第３部分領域と前記第３電極との間に設けられた第１部分を含む、前記第１層と、
   前記第２方向において前記第１部分と前記第３電極との間に設けられた第２部分を含む、第１絶縁層と、
   を備え、
   前記第５部分領域は、
   第１領域と、
   前記第２方向において前記第１領域と前記第１１部分領域との間に設けられた第２領域と、
   を含み、
   前記第２領域における前記第１元素の濃度は、前記第１領域における前記第１元素の濃度よりも低い、半導体装置。
8. 前記第１部分の少なくとも一部は、前記第１方向において前記第４部分領域と前記第５部分領域との間に設けられた、請求項１～７のいずれか１つに記載の半導体装置。
9. 前記第３半導体領域における前記第１元素の濃度は、前記第１半導体領域における前記第１元素の濃度よりも低い、請求項１～８のいずれか１つに記載の半導体装置。
10. 前記第１層は、第３部分を含み、前記第３部分は、前記第１方向において、前記第３電極と前記第７部分領域との間、前記第３電極と前記第９部分領域との間、及び、前記第３電極と前記第１１部分領域との間に設けられた、請求項１～９のいずれか１つに記載の半導体装置。
11. 前記第１絶縁層は、第４部分を含み、前記第４部分は、前記第１方向において、前記第３電極と前記第３部分との間に設けられた、請求項１０記載の半導体装置。
12. 前記第３部分は、結晶部分を含む、請求項１０または１１に記載の半導体装置。
13. 前記第１層は、第５部分を含み、前記第５部分は、前記第１方向において、前記第３電極と前記第６部分領域との間、前記第３電極と前記第８部分領域との間、及び、前記第３電極と前記第１０部分領域との間に設けられた、請求項１～１２のいずれか１つに記載の半導体装置。
14. 前記第１絶縁層は、第６部分を含み、前記第６部分は、前記第１方向において、前記第３電極と前記第５部分との間に設けられた、請求項１３記載の半導体装置。
15. 前記第１半導体領域における前記第１元素の濃度は、１×１０^１５ｃｍ^－３以上１×１０^１８ｃｍ^－３以下である、請求項１～１４のいずれか１つに記載の半導体装置。
16. 前記第３電極は、前記第２半導体領域と対向する面を含み、
    前記面は、前記第１方向に対して傾斜した、請求項１～１５のいずれか１つに記載の半導体装置。
17. Ａｌ_ｘ５Ｇａ_１－ｘ５Ｎ（０≦ｘ５＜１、ｘ５＜ｘ２、ｘ５＜ｘ４、ｘ５＜ｙ）を含む第５半導体領域をさらに備え、
    前記第５半導体領域は、前記第２方向において、前記第４部分領域と前記第１０部分領域との間、及び、前記第２方向において前記第５部分領域と前記第１１部分領域との間に設けられる、請求項１～１６のいずれか１つに記載の半導体装置。
18. 前記第６部分領域は、前記第１方向において、前記第１電極と前記第３電極との間にあり、
    前記第８部分領域は、前記第１方向において、前記第１電極と前記第３電極との間にあり、
    前記第１０部分領域は、前記第１方向において、前記第１電極と前記第３電極との間にある、請求項１～１７のいずれか１つに記載の半導体装置。
19. 前記第１電極は、前記第１部分領域と接した、請求項１～１８のいずれか１つに記載の半導体装置。
20. 前記第５部分領域は、
    第１領域と、
    前記第２方向において前記第１領域と前記第１１部分領域との間に設けられた第２領域と、
    前記第２方向において前記第１領域と前記第２領域との間に設けられＳｉを含む第３領域と、
    を含む、請求項１～１９のいずれか１つに記載の半導体装置。
21. 第１電極と、
    第２電極と、
    第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域であって、前記第１半導体領域は、第１～第５部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にあり、前記第３部分領域は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む第１元素を含む、前記第１半導体領域と、
    Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第２半導体領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向、及び、前記第５部分領域から前記第７部分領域への方向は、前記第２方向に沿い、前記第３電極から前記第２半導体領域への方向は、前記第１方向に沿う、前記第２半導体領域と、
    Ａｌ_ｘ３Ｇａ_１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む第３半導体領域であって、前記第３半導体領域は、第８部分領域及び第９部分領域を含み、前記第８部分領域は、前記第２方向において前記第４部分領域と前記第６部分領域との間にあり、前記第９部分領域は、前記第２方向において前記第５部分領域と前記第７部分領域との間にあり、前記第３電極から前記第３半導体領域への方向は、前記第１方向に沿う、前記第３半導体領域と、
    Ａｌ_ｘ４Ｇａ_１－ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む第４半導体領域であって、前記第４半導体領域は、第１０部分領域及び第１１部分領域を含み、前記第１０部分領域は、前記第２方向において前記第４部分領域と前記第８部分領域との間にあり、前記第１１部分領域は、前記第２方向において前記第５部分領域と前記第９部分領域との間にある、前記第３電極から前記第４半導体領域への方向は、前記第１方向に沿う、前記第４半導体領域と、
    Ａｌ_ｙＧａ_１－ｙＮ（０＜ｙ≦１）を含む第１層であって、前記第１層は、前記第２方向において前記第３部分領域と前記第３電極との間に設けられた第１部分を含む、前記第１層と、
    前記第２方向において前記第１部分と前記第３電極との間に設けられた第２部分を含む、第１絶縁層と、
    を備え、
    前記第５部分領域は、
    第１領域と、
    前記第２方向において前記第１領域と前記第１１部分領域との間に設けられた第２領域と、
    前記第２方向において前記第１領域と前記第２領域との間に設けられＳｉを含む第３領域と、
    を含む、半導体装置。

Images