Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7204570B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP7204570B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7204570B2
JP7204570B2 JP2019076921A JP2019076921A JP7204570B2 JP 7204570 B2 JP7204570 B2 JP 7204570B2 JP 2019076921 A JP2019076921 A JP 2019076921A JP 2019076921 A JP2019076921 A JP 2019076921A JP 7204570 B2 JP7204570 B2 JP 7204570B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
region
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019076921A
Other languages
English (en)
Other versions
JP2020177940A (ja
JP2020177940A5 (ja
Inventor
年輝 彦坂
浩志 大野
純平 田島
雅彦 蔵口
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019076921A priority Critical patent/JP7204570B2/ja
Priority to US16/799,953 priority patent/US11211463B2/en
Publication of JP2020177940A publication Critical patent/JP2020177940A/ja
Priority to US17/453,389 priority patent/US11545553B2/en
Publication of JP2020177940A5 publication Critical patent/JP2020177940A5/ja
Priority to JP2022131463A priority patent/JP7421611B2/ja
Priority to US17/987,351 priority patent/US11888040B2/en
Application granted granted Critical
Publication of JP7204570B2 publication Critical patent/JP7204570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/478—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] the 2D charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H10P95/904—Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
例えば窒化物半導体を用いたトランジスタなどの半導体装置がある。半導体装置において、特性の向上が望まれる。
特開２０１０－１５３８３７号公報
本発明の実施形態は、特性の向上が可能な半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、第１半導体層、第２半導体層及び第１絶縁層を含む。前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある。前記第１半導体層は、第１部分領域、第２部分領域及び第３部分領域を含み、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差する。前記第２部分領域から前記第２電極への方向は、前記第２方向に沿う。前記第３部分領域から前記第３電極への方向は、前記第２方向に沿う。前記第２半導体層は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第２半導体層の一部は、前記第２方向において前記第３部分領域と前記第３電極との間にある。前記第１絶縁層は、第１絶縁領域を含む。前記第１絶縁領域は、前記第２方向において、前記第２半導体層の前記一部と、前記第３電極と、の間にある。前記第３部分領域における水素の濃度は、前記第３部分領域におけるマグネシウムの濃度の１／１０未満である。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式図である。 図２（ａ）～図２（ｆ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図３（ａ）及び図３（ｂ）は、実験結果を例示するグラフ図である。 図４は、実験結果を例示するグラフ図である。 図５（ａ）及び図５（ｂ）は、実施形態に係る半導体装置を例示するグラフ図である。 図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 図８（ａ）～図８（ｉ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図９（ａ）～図９（ｉ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１０（ａ）～図１０（ｈ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１１（ａ）～図１１（ｉ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１２（ａ）～図１２（ｉ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１３（ａ）～図１３（ｉ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１４（ａ）～図１４（ｊ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１５（ａ）～図１５（ｊ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１６は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１７（ａ）～図１７（ｊ）は、第４実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式図である。
図１（ａ）は、断面図である。図１（ｂ）は、グラフ図である。
図１（ａ）に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１１、第２半導体層１２及び第１絶縁層４１を含む。
第１電極５１から第２電極５２への方向を第１方向Ｄ１とする。第１方向Ｄ１をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第１方向Ｄ１（Ｘ軸方向）における第３電極５３の位置は、第１方向Ｄ１における第１電極５１の位置と、第１方向Ｄ１における第２電極５２の位置と、の間にある。例えば、Ｘ軸方向において、第３電極５３の少なくとも一部は、第１電極５１と第２電極５２との間にある。
第１半導体層１１は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。１つの例において、第１半導体層１１は、ＧａＮを含む。第１半導体層１１は、例えば、Ｘ－Ｙ平面に対して実質的に平行である。
第１半導体層１１は、第１部分領域１１ａ、第２部分領域１１ｂ及び第３部分領域１１ｃを含む。第１部分領域１１ａから第１電極５１への方向を第２方向Ｄ２とする。第２方向Ｄ２は、第１方向Ｄ１と交差する。第２方向Ｄ２は、例えば、Ｚ軸方向である。第２部分領域１１ｂから第２電極５２への方向は、第２方向Ｄ２に沿う。第３部分領域１１ｃから第３電極５３への方向は、第２方向Ｄ２に沿う。
第１部分領域１１ａは、例えば、第１電極５１の下方にある。第２部分領域１１ｂは、例えば、第２電極５２の下方にある。第３部分領域１１ｃは、例えば、第３電極５３の下方にある。
第１半導体層１１は、第４部分領域１１ｄ及び第５部分領域１１ｅをさらに含んでも良い。第４部分領域１１ｄは、第１方向Ｄ１（Ｘ軸方向）において、第１部分領域１１ａと第３部分領域１１ｃとの間にある。第５部分領域１１ｅは、第１方向Ｄ１において第３部分領域１１ｃと第２部分領域１１ｂとの間にある。
第１半導体層１１において、第１～第５部分領域１１ａ～１１ｅは、互いに連続している。
第１方向Ｄ１（Ｘ軸方向）における第４部分領域１１ｄの位置は、第１方向Ｄ１における第１電極５１の位置と、第１方向Ｄ１における第３電極５３の位置と、の間にある。第１方向Ｄ１（Ｘ軸方向）における第５部分領域１１ｅの位置は、第１方向Ｄ１における第３電極５３の位置と、第１方向Ｄ１における第２電極５２の位置と、の間にある。
第２半導体層１２は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２半導体層１２は、例えば、ＡｌＧａＮ（例えば、Ａｌ０．２５Ｇａ０．７５Ｎ）を含む。この例では、第２半導体層１２の一部１２ｐは、第２方向Ｄ２（Ｚ軸方向）において、第３部分領域１１ｃと第３電極５３との間にある。
図１（ａ）に示すように、第２半導体層１２は、第１部分１２ａ及び第２部分１２ｂを含んでも良い。第１部分１２ａは、Ｚ軸方向において、第２部分１２ｂと第１半導体層１１との間にある。第１部分１２ａにおける組成は、第２部分１２ｂにおける組成と同じでも良く、異なっても良い。第１部分１２ａと第２部分１２ｂとの間の境界は不明確でも良い。第１部分１２ａにおけるＡｌの組成比が、第２部分１２ｂにおけるＡｌの組成比と異なっても良い。以下では、第１部分１２ａ及び第２部分１２ｂの組成比が同じであり、第１部分１２ａ及び第２部分１２ｂがＡｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む場合であるとして、説明する。
第２半導体層１２は、上記の一部１２ｐに加えて、第１半導体領域ｓｐ１及び第２半導体領域ｓｐ２を含む。第４部分領域１１ｄから第１半導体領域ｓｐ１への方向は、第２方向Ｄ２（Ｚ軸方向）に沿う。第５部分領域１１ｅから第２半導体領域ｓｐ２への方向は、第２方向Ｄ２に沿う。
第１方向Ｄ１（Ｘ軸方向）における第１半導体領域ｓｐ１の位置は、第１方向Ｄ１における第１電極５１の位置と、第１方向Ｄ１における第３電極５３の位置と、の間にある。第１方向Ｄ１（Ｘ軸方向）における第２半導体領域ｓｐ２の位置は、第１方向Ｄ１における第３電極５３の位置と、第１方向Ｄ１における第２電極５２の位置と、の間にある。
第１電極５１は、第１半導体領域ｓｐ１と電気的に接続される。第２電極５２は、第２半導体領域ｓｐ２と電気的に接続される。
第１絶縁層４１は、第１絶縁領域４１ａを含む。第１絶縁領域４１ａは、第２方向Ｄ２（Ｚ軸方向）において、第２半導体層１２の上記の一部１２ｐと、第３電極５３と、の間にある。
この例では、第１絶縁層４１は、第２絶縁領域４１ｂ及び第３絶縁領域４１ｃをさらに含む。第２絶縁領域４１ｂ及び第３絶縁領域４１ｃは、第１絶縁領域４１ａと連続している。
この例では、半導体装置１１０は、第２絶縁層４２をさらに含む。第２絶縁層４２は、例えば、第４絶縁領域４２ｄ及び第５絶縁領域４２ｅを含む。第４絶縁領域４２ｄは、第２方向Ｄ２（Ｚ軸方向）において、第１半導体領域ｓｐ１と第２絶縁領域４１ｂとの間にある。第５絶縁領域４２ｅは、第２方向Ｄ２（Ｚ軸方向）において、第２半導体領域ｓｐ２と第３絶縁領域４１ｃとの間にある。
第１絶縁層４１は、例えば、シリコン及び酸素を含む。第２絶縁層４２は、例えば、シリコン及び窒素を含む。第２絶縁層４２における窒素の濃度は、第１絶縁層４１における窒素の濃度よりも高い。第１絶縁層４１における酸素の濃度は、第２絶縁層４２における酸素の濃度よりも高い。第１絶縁層４１は、例えば、酸化シリコン（例えば、ＳｉＯ２）を含む。第２絶縁層４２は、例えば、窒化シリコン（ＳｉＮ）を含む。
第２絶縁層４２は、例えば、半導体層の保護層として機能する。第１絶縁層４１の一部は、上側の保護層として機能する。
この例では、半導体装置１１０は、基板１５及び中間層１４をさらに含む。基板１５と第２半導体層１２との間に、第１半導体層１１がある。基板１５と第１半導体層１１との間に、中間層１４がある。中間層１４は、例えば、バッファ層を含んでも良い。バッファ層は、例えば、Ａｌを含む窒化物膜を含む。バッファ層において、積層された複数の窒化物膜が設けられても良い。中間層１４は、例えば、ｉ－ＧａＮ層をさらに含んでも良い。ｉ－ＧａＮ層における不純物濃度は、第１半導体層１１における不純物濃度よりも低い。不純物濃度は、例えば、ＭｇまたはＳｉの濃度などを含む。バッファ層は、基板１５とｉ－ＧａＮ層との間に設けられる。
半導体装置１１０において、第１半導体層１１の第２半導体層１２に近い部分に、キャリア領域１１Ｅが形成される。キャリア領域１１Ｅは、例えば、２次元電子ガスである。
第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。第１絶縁領域４１ａは、例えば、ゲート絶縁膜として機能する。第３電極５３の電位を制御することで、第１電極５１と第２電極５２との間に流れる電流が制御できる。
半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
この例では、例えば、第３電極５３の一部から、第２半導体層１２への方向は、第１方向Ｄ１（Ｘ軸方向）に沿う。第２半導体層１２の上記の一部１２ｐの厚さｔｐ１２は、第１半導体領域ｓｐ１の厚さｔ１２よりも薄い。第２半導体層１２の上記の一部１２ｐの厚さｔｐ１２は、第２半導体領域ｓｐ２の厚さよりも薄い。これらの厚さは、第２方向Ｄ２（Ｚ軸方向）に沿う距離である。厚さｔｐ１２が薄いことで、第３電極５３の下方において、キャリア領域１１Ｅが消えやすい。これにより、しきい値電圧が高くできる。例えば、ノーマリオフの特性が得られる。
実施形態においては、第３部分領域１１ｃは、マグネシウム（Ｍｇ）を含む。Ｍｇは、ｐ形の不純物として機能する。例えば、第３部分領域１１ｃは、ｐ形半導体として機能する。第３部分領域１１ｃがｐ形半導体として機能することで、第３部分領域１１ｃにおいて、キャリア領域１１Ｅが局所的により消えやすくなる。これにより、しきい値電圧を安定して高くできる。例えば、ノーマリオフの特性が安定して得られる。
実施形態において、第３部分領域１１ｃにおける水素の濃度は、第３部分領域１１ｃにおけるマグネシウムの濃度の１／１０未満である。これにより、しきい値電圧が安定して高くでき、ノーマリオフの特性が得やすくなる。実施形態によれば、特性の向上が可能な半導体装置を提供できる。第３部分領域１１ｃにおける水素の濃度は、第３部分領域１１ｃにおけるマグネシウムの濃度の１／１００以下でも良い。
図１（ｂ）は、半導体装置１１０における、水素の濃度及びＭｇの濃度を模式的に示している。横軸は、これらの元素の濃度Ｃ１（１／ｃｍ３）である。縦軸は、Ｚ軸方向における位置ｐＺである。図１（ｂ）は、中間層１４（例えばｉ－ＧａＮ層の部分）、第１半導体層１１及び第２半導体層１２における、水素の濃度Ｃ（Ｈ）及びＭｇの濃度Ｃ（Ｍｇ）を例示している。
図１（ｂ）に示すように、第３部分領域１１ｃにおける水素の濃度は、第３部分領域１１ｃにおけるマグネシウムの濃度の１／１０未満である。例えば、第３部分領域１１ｃは、水素を実質的に含まなくても良い。例えば、第３部分領域１１ｃにおける水素の濃度は、第３部分領域１１ｃにおけるマグネシウムの濃度の１／１０未満であり、第３部分領域１１ｃにおけるマグネシウムの濃度の１／１０００以上でも良い。
このように、第３部分領域１１ｃにおける水素の濃度は、第３部分領域１１ｃにおけるマグネシウムの濃度と比べて著しく低い。ＧａＮなどの窒化物半導体において、水素は、ｐ形の不純物の機能を打ち消す。例えば、窒化物半導体において、水素は、ｎ形の不純物として機能する。
ｐ形の窒化物半導体（例えばＧａＮ）を成長させる場合、原料ガス及びキャリアガスが用いられる。原料ガスは、Ｍｇを含む化合物、Ｇａを含む化合物、及び、窒素を含む化合物を含む。例えば、Ｍｇを含む化合物は、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）などである。例えば、Ｇａを含む化合物は、トリメチルガリウム（ＴＭＧ）などである。例えば、窒素を含む化合物は、アンモニアなどである。キャリアガスは、例えば、水素である。
このような原料ガス及びキャリアガスを用いてｐ形の窒化物半導体（例えばＧａＮ）を成長させた後、活性化のための熱処理が行われる。これにより、水素が除去され、Ｍｇが活性化されると考えられている。活性化されたＭｇを含む窒化物半導体により、ｐ形の窒化物半導体が得られる。
ここで、Ｍｇを含む窒化物半導体（例えばＧａＮ）の上に、Ａｌを含む窒化物半導体（例えば、ＡｌＧａＮ）が設けられた状態で活性化の熱処理を行った場合は、目的とするｐ形の窒化物半導体（例えばｐ形のＧａＮ）を得ることが困難であることが分かった。Ｍｇを含むＧａＮ層の上にＡｌＧａＮ層が設けられた状態で熱処理を行っても水素が実質的に除去されないことが分かった。この原因は、例えば、ＧａＮの上にＡｌＧａＮを設けた時に生じるキャリア領域１１Ｅが影響している可能性がある。
このため、Ｍｇを含むＧａＮ層の上にＡｌＧａＮ層が設けられた状態で熱処理を行っても、ｐ形のＧａＮ層が得ることが困難である。
本願の発明者は、Ｍｇを含むＧａＮ層の上にＡｌＧａＮ層が設けられた場合において、そのＡｌＧａＮ層の上にさらに別の層を設けることで、熱処理により水素の濃度が下がることを見いだした。これにより、水素の濃度をＭｇの濃度に比べて十分に低くでき、ｐ形の半導体層が得られることが分かった。
以下、本願の発明者が行った実験について説明する。実験では、以下に説明する製造方法に基づいて、実験の試料が作製される。
図２（ａ）～図２（ｆ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図２（ａ）に示すように、基板１５の上に中間層１４が形成され、中間層１４の上に、第１半導体層１１が形成され、第１半導体層１１の上に第２半導体層１２が形成される。これらの層は、例えば、エピタキシャル成長法を用いて形成される。第１半導体層１１は、マグネシウム及び水素を含むＡｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第２半導体層１２は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。
図２（ｂ）に示すように、第２半導体層１２の上に、第１層６１を形成する。これにより、構造体１０Ｓが得られる。構造体１０Ｓは、第１半導体層１１、第２半導体層１２及び第１層６１を含む。第２半導体層１２は、第１半導体層１１と第１層６１との間にある。第１層６１は、例えば、ＳｉＮなどを含む。
図２（ｃ）に示すように、構造体１０Ｓを熱処理する（第１熱処理）。実験において、第１熱処理は、例えば、窒素を含む雰囲気中で行われる。第１熱処理の温度は、例えば、７５０℃である。第１熱処理の時間は、例えば、１０分である。
図２（ｄ）に示すように、必要に応じて、第１層６１を除去する。図２（ｅ）に示すように、第１絶縁層４１を形成する。図２（ｆ）に示すように、別の熱処理（第２熱処理）を行う。第２熱処理により、第１絶縁層４１が安定化する。この後、第１～第３電極５１～５３を形成する。これにより、半導体装置１１０が得られる。上記において、必要に応じて、第２絶縁層４２が形成されても良い。
実験においては、以下の第１～第４試料ＳＰ１～ＳＰ４について、元素の分析が行われる。第１試料ＳＰ１は、上記の第１層６１の形成を行う前の試料である。第１試料ＳＰ１においては、第１熱処理も行われない。第２試料ＳＰ２においては、上記の第１層６１を形成しないで、上記の第１熱処理が行われる。第３試料ＳＰ３においては、第１層６１として、ＳｉＮ層（厚さが２０ｎｍ）が形成され、上記の第１熱処理が行われる。第４試料ＳＰ４においては、第１層６１として、ＳｉＯ２層（厚さが２０ｎｍ）が形成され、上記の第１熱処理が行われる。
図３（ａ）、図３（ｂ）及び図４は、実験結果を例示するグラフ図である。
これらの図は、上記の試料についてのＳＩＭＳ（Secondary Ion Mass Spectrometry）結果を例示している。これらの図の横軸は、Ｚ軸方向における位置ｐＺ（μｍ）である。図３（ａ）の縦軸は、Ｍｇの濃度Ｃ（Ｍｇ）（ａｔｏｍｓ／ｃｍ３）である。図３（ｂ）及び図４の縦軸は、水素の濃度Ｃ（Ｈ）（ａｔｏｍｓ／ｃｍ３）である。この例では、Ｍｇの検出下限（最低値）は、２×１０１４（１／ｃｍ３）である。この例では、水素の検出下限（最低値）は、２×１０１６（１／ｃｍ３）である。
図３（ａ）に示すように、Ｍｇの濃度Ｃ（Ｍｇ）は、第１～第４試料ＳＰ１～ＳＰ４において、実質的に同じである。Ｍｇの濃度Ｃ（Ｍｇ）は、第１層６１の有無、及び、第１熱処理の有無に関係なく、実質的に変化しない。
図３（ｂ）に示すように、第１試料ＳＰ１及び第２試料ＳＰ２において、第１半導体層１１における水素の濃度Ｃ（Ｈ）は、高い。第３試料ＳＰ３において、第１半導体層１１における水素の濃度Ｃ（Ｈ）は、低い。このことから、第１層６１（例えばＳｉＮ層）を設けて第１熱処理を行うことで、第１半導体層１１における水素が効果的に除去されると考えられる。
図４に示すように、第４試料ＳＰ４において、第１半導体層１１における水素の濃度Ｃ（Ｈ）は、第１試料ＳＰ１（及び第２試料ＳＰ２）よりも低い。このことから、第１層６１（例えば、ＳｉＯ２層）を設けて第１熱処理を行うことで、第１半導体層１１における水素が効果的に除去されると考えられる。
第２半導体層１２の上に第１層６１を設けることで、水素の濃度が低下することは、一般に予測できない。第１層６１はキャップ層として機能すると考えるのが普通である。この普通の考えにおいては、第１半導体層１１中の水素が外界に移動（拡散）することを、第１層６１が抑制すると推測する。
しかしながら、上記の実験結果のように、第１層６１を設けることで、その下方の第１半導体層１１中の水素の濃度が低くなる。このような減少は、本願の発明者が初めて見いだした現象である。第１層６１を設けることで第１半導体層１１中の水素の濃度が低くなるのは、例えば、第１層６１が第１熱処理中にキャリア領域１１Ｅに作用を与えることが原因ではないかと考えられる。第１層６１を設けた第１熱処理において、例えば、キャリア領域１１Ｅの影響が小さくなり、熱処理によって第１半導体層１１中の水素が抜けやすくなると考えられる。
図４に示すように、第３試料ＳＰ３における第１半導体層１１中の水素の濃度Ｃ（Ｈ）は、第４試料ＳＰ４における第１半導体層１１中の水素の濃度Ｃ（Ｈ）よりも低い。このことから、第１層６１として、ＳｉＮを用いることがより好ましい。これにより、第１半導体層１１における水素の濃度Ｃ（Ｈ）をより低くできる。
このように、第１層６１を設けた状態での第１熱処理により、第１半導体層１１中の水素の濃度が低くなる。第１熱処理を行うことで、第１半導体層１１中のＭｇが活性化する。
これにより、第１半導体層１１は、ｐ形半導体として効果的に機能することができる。これにより、しきい値電圧が安定して高くでき、ノーマリオフの特性が安定して得られる。実施形態によれば、特性の向上が可能な半導体装置を提供できる。
図３（ａ）、図３（ｂ）及び図４において、第１半導体層１１は、第３部分領域１１ｃと見なされても良い。
図３（ａ）に示すように、第１半導体層１１（例えば、第３部分領域１１ｃ）におけるＭｇの濃度Ｃ（Ｍｇ）は、例えば、１×１０１８／ｃｍ３よりも低い。第１半導体層１１（例えば、第３部分領域１１ｃ）におけるＭｇの濃度Ｃ（Ｍｇ）は、例えば、８×１０１７／ｃｍ３よりも低い。
図３（ａ）に示すように、第１半導体層１１（例えば、第３部分領域１１ｃ）におけるＭｇの濃度Ｃ（Ｍｇ）は、例えば、１×１０１５／ｃｍ３よりも高い。第１半導体層１１（例えば、第３部分領域１１ｃ）におけるＭｇの濃度Ｃ（Ｍｇ）は、例えば、１×１０１６／ｃｍ３よりも高い。
図３（ｂ）に示すように、１つの例において、第１半導体層１１（例えば、第３部分領域１１ｃ）における水素の濃度Ｃ（Ｈ）は、１×１０１７／ｃｍ３よりも低い。第１半導体層１１（例えば、第３部分領域１１ｃ）における水素の濃度Ｃ（Ｈ）は、例えば、８×１０１６／ｃｍ３よりも低くても良い。
図３（ｂ）に示すように、第１半導体層１１（例えば、第３部分領域１１ｃ）における水素の濃度Ｃ（Ｈ）は、１×１０１４／ｃｍ３よりも高い。
図３（ｂ）に示すように、例えば、中間層１４における水素の濃度Ｃ（Ｈ）は、第１半導体層１１（例えば、第３部分領域１１ｃ）における水素の濃度Ｃ（Ｈ）よりも低い。
図５（ａ）及び図５（ｂ）は、実施形態に係る半導体装置を例示するグラフ図である。 これらの図は、第３試料ＳＰ３についてのＳＩＭＳ結果を例示している。これらの図の横軸は、Ｚ軸方向における位置ｐＺ（ｎｍ）である。図３（ａ）の縦軸は、Ｍｇの濃度Ｃ（Ｍｇ）（ａｔｏｍｓ／ｃｍ３）、または、水素の濃度Ｃ（Ｈ）（ａｔｏｍｓ／ｃｍ３）である。図５（ｂ）の縦軸は、Ａｌの検出強度Ｉｎｔ（Ａｌ）（ｃｐｓ）、Ｓｉの検出強度Ｉｎｔ（Ｓｉ）（ｃｐｓ）、または、窒素（Ｎ）の検出強度Ｉｎｔ（Ｎ）（ｃｐｓ）である。Ａｌの検出強度Ｉｎｔ（Ａｌ）、Ｓｉの検出強度Ｉｎｔ（Ｓｉ）、及び、窒素の検出強度Ｉｎｔ（Ｎ）は、二次イオン強度である。これらの図において、第１半導体層１１は、第３部分領域１１ｃと見なされても良い。このとき、第２半導体層１２は、第２半導体層１２の上記の一部１２ｐ（図１参照）と見なされても良い。このとき、第１絶縁層４１は、第１絶縁領域４１ａ（図１参照）と見なされても良い。この例では、第１半導体層１１はＧａＮであり、第２半導体層１２はＡｌ０．２５Ｇａ０．７５Ｎであり、第１絶縁層４１は、ＳｉＯ２である。
図５（ａ）に示すように、第２半導体層１２（第２半導体層１２の上記の一部１２ｐ）におけるＭｇの濃度Ｃ（Ｍｇ）は、第１半導体層１１（第３部分領域１１ｃ）におけるＭｇの濃度Ｃ（Ｍｇ）よりも低い。
図５（ａ）に示すように、第２半導体層１２（第２半導体層１２の上記の一部１２ｐ）における水素の濃度Ｃ（Ｈ）は、第２半導体層１２（第２半導体層１２の上記の一部１２ｐ）におけるＭｇの濃度Ｃ（Ｍｇ）よりも低い。例えば、第２半導体層１２（第２半導体層１２の上記の一部１２ｐ）における水素の濃度Ｃ（Ｈ）は、第２半導体層１２（第２半導体層１２の上記の一部１２ｐ）におけるＭｇの濃度Ｃ（Ｍｇ）の１／１０未満でも良い。
図５（ａ）に示すように、第２半導体層１２（第２半導体層１２の上記の一部１２ｐ）における水素の濃度Ｃ（Ｈ）は、第１半導体層１１（第３部分領域１１ｃ）における水素の濃度Ｃ（Ｈ）よりも低い。
図５（ｂ）に示すように、第２半導体層１２と第１絶縁層４１との間に、窒素のピークが検出されても良い。第３試料ＳＰ３において、ＳｉＮの第１層６１（図２（ｃ）参照）が設けられ、第１熱処理の後に、第１層６１が除去される。第２半導体層１２と第１絶縁層４１との間に検出される窒素のピークは、第１層６１に由来すると考えられる。ＳｉＮの第１層６１に含まれる窒素が、第２半導体層１２の表面に残ると考えられる。第２半導体層１２と第１絶縁層４１との間に、シリコンのピークが検出されても良い。ＳｉＮの第１層６１に含まれるシリコンが、第２半導体層１２の表面に残る可能性がある。
このように、実施形態において、第２半導体層１２（第２半導体層１２の上記の一部１２ｐ）と、第１絶縁層４１と、の間に、シリコン及び窒素を含む中間領域６５が設けられても良い。第２半導体層１２（第２半導体層１２の上記の一部１２ｐ）と、第１絶縁層４１と、の間に、シリコン及び窒素よりなる群から選択された少なくとも１つを含む中間領域６５が設けられても良い。
図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１１１は、中間領域６５を含んでも良い。半導体装置１１１におけるこれ以外の構成は、例えば、半導体装置１１０と同様である。中間領域６５は、第２半導体層１２（第２半導体層１２の上記の一部１２ｐ）と、第１絶縁層４１（例えば第１絶縁領域４１ａ）と、の間に設けられる。中間領域６５の第２方向Ｄ２（Ｚ軸方向）に沿う厚さｔ６５は、例えば、１ｎｍ以上５ｎｍ以下である。
実施形態において、第１半導体領域ｓｐ１の厚さｔ１２（図１参照）は、例えば、２０ｎｍ以上５０ｎｍ以下である。第２半導体層１２の上記の一部１２ｐの厚さｔｐ１２（図１参照）は、例えば、１ｎｍ以上１０ｎｍ以下である。第１絶縁領域４１ａの厚さｔ４１（図１参照）は、例えば、５ｎｍ以上１００ｎｍ以下である。
上記においては、第３電極５３（例えば、ゲート電極）の下部分（第３部分領域１１ｃなど）におけるＭｇ及び水素の濃度の例について説明した。これらの濃度が、第１半導体層１１の第４部分領域１１ｄ及び第５部分領域１１ｅに適用されても良い。
例えば、実施形態に係る１つの例において、第４部分領域１１ｄにおける水素の濃度Ｃ（Ｈ）は、第４部分領域１１ｄにおけるＭｇの濃度Ｃ（Ｍｇ）の１／１０未満である。例えば、第４部分領域１１ｄにおける水素の濃度Ｃ（Ｈ）は、第４部分領域１１ｄにおけるＭｇの濃度Ｃ（Ｍｇ）の１／１０未満であり、第４部分領域１１ｄにおけるＭｇの濃度Ｃ（Ｍｇ）の１／１０００以上でも良い。
例えば、第４部分領域１１ｄにおけるマグネシウムの濃度Ｃ（Ｍｇ）は、１×１０１８／ｃｍ３よりも低い。例えば、マグネシウムの濃度Ｃ（Ｍｇ）は、１×１０１５／ｃｍ３よりも高い。例えば、第４部分領域１１ｄにおける水素の濃度Ｃ（Ｈ）は、１×１０１７／ｃｍ３よりも低い。第４部分領域１１ｄにおける水素の濃度Ｃ（Ｈ）は、１×１０１４／ｃｍ３よりも高い。このような第４部分領域１１ｄにおける濃度に関する特性は、第５部分領域１１ｅに適用されても良い。
例えば、第１半導体領域ｓｐ１におけるＭｇの濃度Ｃ（Ｍｇ）は、第４部分領域１１ｄにおけるＭｇの濃度Ｃ（Ｍｇ）よりも低い。例えば、第１半導体領域ｓｐ１における水素の濃度Ｃ（Ｈ）は、第１半導体領域ｓｐ１におけるＭｇの濃度Ｃ（Ｍｇ）よりも低い。例えば、第１半導体領域ｓｐ１における水素の濃度Ｃ（Ｈ）は、第４部分領域１１ｄにおける水素の濃度Ｃ（Ｈ）よりも低い。
例えば、第２半導体領域ｓｐ２におけるＭｇの濃度Ｃ（Ｍｇ）は、第５部分領域１１ｅにおけるＭｇの濃度Ｃ（Ｍｇ）よりも低い。例えば、第２半導体領域ｓｐ２における水素の濃度Ｃ（Ｈ）は、第２半導体領域ｓｐ２におけるＭｇの濃度Ｃ（Ｍｇ）よりも低い。例えば、第２半導体領域ｓｐ２における水素の濃度Ｃ（Ｈ）は、第５部分領域１１ｅにおける水素の濃度Ｃ（Ｈ）よりも低い。
（第２実施形態）
第２実施形態は、半導体装置の製造方法に係る。
図７は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図７に示すように、構造体１０Ｓ（図２（ｂ）参照）を準備する（ステップＳ１１０）。構造体１０Ｓは、マグネシウム及び水素を含むＡｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層１１と、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層１２と、第１層６１と、を含む。第２半導体層１２は、第１半導体層１１と第１層６１との間にある。
図７に示すように、構造体１０Ｓを熱処理する（ステップＳ１２０）。例えば、図２（ｃ）に関して説明した処理（第１熱処理）が行われる。これにより、第１半導体層１１中の水素の濃度を低くすることができる。第１熱処理を行うことで、第１半導体層１１中のＭｇが活性化する。これにより、第１半導体層１１は、ｐ形半導体として効果的に機能することができる。これにより、しきい値電圧が安定して高くでき、ノーマリオフの特性が安定して得られる。実施形態によれば、特性の向上が可能な半導体装置の製造方法を提供できる。
第１層６１は、シリコン及び窒素を含むことが好ましい。第１層６１は、シリコン及び酸素を含んでも良い。
図７に示すように、熱処理（第１熱処理、ステップＳ１２０）の後に、第１層６１の少なくとも一部を除去しても良い（ステップＳ１３０）。第１層６１がシリコン及び窒素を含む場合において、シリコン及び窒素を含む中間領域６５（図５（ｂ）参照）が設けられても良い。中間領域６５は、シリコン及び窒素よりなる群から選択された少なくとも１つを含んでも良い。
図７に示すように、ステップＳ１３０の後に、必要に応じて、半導体層（第２半導体層１２の第２部分１２ｂなど）が形成されても良い（ステップＳ１３５）。
図７に示すように、熱処理する工程（ステップＳ１２０）の後に、第１絶縁層４１を形成する（ステップＳ１４０）。第１絶縁層４１は、例えば、シリコン及び酸素を含む。第１絶縁層４１の形成の前に、第２絶縁層４２が形成されても良い。
図７に示すように、第１絶縁層４１を形成する工程（ステップＳ１４０）の後に、別の熱処理（第２熱処理）を行う（ステップＳ１５０）。この後、第１～第３電極５１～５３を形成する。これにより、半導体装置１１０または半導体装置１１１が得られる。
第１熱処理において、熱処理の温度は、例えば、６００℃以上９００℃以下であることが好ましい。第１熱処理の時間は、例えば、５分以上３０分以下である。第１熱処理は、例えば、窒素を含む雰囲気で行われる。窒素を含む雰囲気における窒素の割合は、例えば９０％以上である。
実施形態に係る製造方法により、特性の向上が可能な半導体装置の製造方法が提供できる。
以下、実施形態に係る半導体装置の製造方法のいくつかの例について説明する。
図８（ａ）～図８（ｉ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図８（ａ）に示すように、第１半導体層１１と、第２半導体層１２の第１部分１２ａと、を含む積層体が準備される。この例では、基板１５の上に中間層１４が設けられ、その上に、第１半導体層１１及び第２半導体層１２が設けられる。図８（ｂ）に示すように、積層体の上に第１層６１を形成する。第１層６１は、例えば、ＳｉＮ層である。これにより、構造体１０Ｓが得られる（ステップＳ１１０）。図８（ｃ）に示すように、構造体１０Ｓを熱処理する（ステップＳ１２０）。
図８（ｄ）に示すように、第１層６１を除去する（ステップＳ１３０）。図８（ｅ）に示すように、第２半導体層１２の第１部分１２ａの一部の上にマスク７１を形成する。マスク７１として、例えば、ＳｉＮ膜などが用いられる。上記の第１層６１の除去（ステップＳ１３０）において、第１層６１の一部を残し、残った第１層６１をマスク７１として用いても良い。
図８（ｆ）に示すように、第２半導体層１２の第１部分１２ａのうちのマスク７１に覆われていない部分の上に、第２半導体層１２の第２部分１２ｂを形成する。第２部分１２ｂの形成は、ステップＳ１３５の少なくとも一部に対応する。
図８（ｇ）に示すように、マスク７１を除去する。図８（ｈ）に示すように、第１絶縁層４１を形成する（ステップＳ１４０）。熱処理（ステップＳ１５０）の後に、図８（ｉ）に示すように、第１絶縁層４１の一部を除去し、第１～第３電極５１～５３を形成する。第２半導体層１２の一部が除去されてもよい。
この例においては、図８（ｉ）に示すように、シリコン及び窒素を含む中間領域６５が第１部分１２ａと第２部分１２ｂとの間の領域に形成される。シリコン及び窒素を含む中間領域６５が、第１部分１２ａのうち、第１絶縁層４１に対向する領域に形成されてもよい。
図９（ａ）～図９（ｉ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図９（ａ）に示すように、第１半導体層１１と、第２半導体層１２の第１部分１２ａと、を含む積層体が準備される。図９（ｂ）に示すように、積層体の上にマスク７１を形成する。マスク７１は、例えば、ＳｉＮ膜である。図９（ｃ）に示すように、第２半導体層１２の第１部分１２ａのうちのマスク７１に覆われていない部分の上に、第２半導体層１２の第２部分１２ｂを形成する。図９（ｄ）に示すように、マスク７１を除去する。
図９（ｅ）に示すように、積層体の上に第１層６１を形成する。第１層６１は、例えば、ＳｉＮ層である。これにより、構造体１０Ｓが得られる（ステップＳ１１０）。図９（ｆ）に示すように、構造体１０Ｓを熱処理する（ステップＳ１２０）。
図９（ｇ）に示すように、第１層６１を除去する（ステップＳ１３０）。図９（ｈ）に示すように、第１絶縁層４１を形成する（ステップＳ１４０）。第１絶縁層４１は、例えば、ＳｉＯ２層である。熱処理（ステップＳ１５０）の後に、図９（ｉ）に示すように、第１絶縁層４１の一部を除去し、第１～第３電極５１～５３を形成する。電極の形成の際に、第２半導体層１２の全部が残っても良く、第２半導体層１２の一部が残ってもよい。
この例においては、図９（ｉ）に示すように、シリコン及び窒素を含む中間領域６５が、第１部分１２ａのうちの第１絶縁層４１に対向する部分、及び、第２部分１２ｂのうちの第１絶縁層４１に対向する部分に形成される。
図１０（ａ）～図１０（ｈ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１０（ａ）に示すように、第１半導体層１１及び第２半導体層１２を含む積層体が準備される。図１０（ｂ）に示すように、積層体の上に第１層６１を形成する。第１層６１は、例えば、ＳｉＮ層である。これにより、構造体１０Ｓが得られる（ステップＳ１１０）。図１０（ｃ）に示すように、構造体１０Ｓを熱処理する（ステップＳ１２０）。
図１０（ｄ）に示すように、第１層６１を除去する（ステップＳ１３０）。図１０（ｅ）に示すように、第２半導体層１２の上に、開口部を有する第２絶縁層４２を形成する。第２絶縁層４２は、例えば、ＳｉＮ層である。図１０（ｆ）に示すように、第２半導体層１２のうちの第２絶縁層４２に覆われていない部分の一部を、第２絶縁層４２の開口部を介して除去する。開口部の底部において、第２半導体層１２の一部が残る。この例では、開口部の底部が、第２半導体層１２の一部１２ｐとなる。
図１０（ｇ）に示すように、第１絶縁層４１を形成する（ステップＳ１４０）。第１絶縁層４１は、例えば、ＳｉＯ２層である。熱処理（ステップＳ１５０）の後に、図１０（ｈ）に示すように、第１絶縁層４１の一部、及び、第２絶縁層４２の一部を除去し、第１～第３電極５１～５３を形成する。電極の形成の際に、第２半導体層１２の全部が残っても良く、第２半導体層１２の一部が残ってもよい。
この例においては、図１０（ｈ）に示すように、シリコン及び窒素を含む中間領域６５が、第２半導体層１２のうちの第２絶縁層４２に対向する領域に形成される。
図１１（ａ）～図１１（ｉ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１１（ａ）に示すように、第１半導体層１１及び第２半導体層１２を含む積層体が準備される。図１１（ｂ）に示すように、積層体の上に第１層６１を形成する。第１層６１は、例えば、ＳｉＮ層である。これにより、構造体１０Ｓが得られる（ステップＳ１１０）。図１１（ｃ）に示すように、構造体１０Ｓを熱処理する（ステップＳ１２０）。
図１１（ｄ）に示すように、第１層６１を除去する（ステップＳ１３０）。図１１（ｅ）に示すように、第２半導体層１２の上に、開口部を有する第２絶縁層４２を形成する。第２絶縁層４２は、例えば、ＳｉＮ層である。図１１（ｆ）に示すように、第２半導体層１２のうちの第２絶縁層４２に覆われていない部分の一部を、第２絶縁層４２の開口部を介して除去する。開口部の底部において、第２半導体層１２の一部が残る。
図１１（ｇ）に示すように、第２絶縁層４２を除去する。図１１（ｈ）に示すように、第１絶縁層４１を形成する（ステップＳ１４０）。第１絶縁層４１は、例えば、ＳｉＯ２層である。熱処理（ステップＳ１５０）の後に、図１０（ｉ）に示すように、第１絶縁層４１の一部を除去し、第１～第３電極５１～５３を形成する。電極の形成の際に、第２半導体層１２の全部が残っても良く、第２半導体層１２の一部が残ってもよい。
この例においては、図１１（ｉ）に示すように、シリコン及び窒素を含む中間領域６５が、第２半導体層１２のうちの上面（例えば、第１絶縁層４１に対向する面）を含む領域に形成される。
図１２（ａ）～図１２（ｉ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１２（ａ）に示すように、第１半導体層１１及び第２半導体層１２を含む積層体が準備される。図１２（ｂ）に示すように、第２半導体層１２の上に、開口部を有する第２絶縁層４２を形成する。第２絶縁層４２は、例えば、ＳｉＮ層である。図１２（ｃ）に示すように、第２半導体層１２のうちの第２絶縁層４２に覆われていない部分の一部を、第２絶縁層４２の開口部を介して除去する。開口部の底部において、第２半導体層１２の一部が残る。この例では、開口部の底部が、第２半導体層１２の一部１２ｐとなる。
図１２（ｄ）に示すように、積層体の上に第１層６１を形成する。第１層６１は、例えば、ＳｉＮ層である。これにより、構造体１０Ｓが得られる（ステップＳ１１０）。図１２（ｅ）に示すように、構造体１０Ｓを熱処理する（ステップＳ１２０）。図１２（ｆ）に示すように、第１層６１を除去する（ステップＳ１３０）。
図１２（ｇ）に示すように、第１絶縁層４１を形成する（ステップＳ１４０）。第１絶縁層４１は、例えば、ＳｉＯ２層である。熱処理（ステップＳ１５０）の後に、図１２（ｈ）に示すように、第１絶縁層４１の一部、及び、第２絶縁層４２の一部を除去し、第１～第３電極５１～５３を形成する。電極の形成の際に、第２半導体層１２の全部が残っても良く、第２半導体層１２の一部が残ってもよい。
この例においては、図１２（ｇ）に示すように、シリコン及び窒素を含む中間領域６５が、第２半導体層１２のうちの第１絶縁層４１に対向する部分に形成される。シリコン及び窒素を含む中間領域６５が、開口部の側面（例えば、第２半導体層１２の側面）の一部に形成されても良い。
上記において、第２半導体層１２の一部を除去する際（図１２（ｃ）参照）、第２絶縁層４２を除去してもよい。この場合には、第１層６１が第２半導体層１２に接して形成される。この場合は、図１２（ｉ）に示すように、シリコン及び窒素を含む中間領域６５が、第２半導体層１２のうちの第１絶縁層４１に対向する部分に形成される。シリコン及び窒素を含む中間領域６５が、開口部の側面（例えば、第２半導体層１２の側面）の一部に形成されても良い。
図１３（ａ）～図１３（ｉ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１３（ａ）に示すように、第１半導体層１１と、第２半導体層１２の一部となる半導体膜１２ｆと、を含む積層体が準備される。半導体膜１２ｆは、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。図１３（ｂ）に示すように、積層体の上に第１層６１を形成する。第１層６１は、例えば、ＳｉＮ層である。これにより、構造体１０Ｓが得られる（ステップＳ１１０）。図１３（ｃ）に示すように、構造体１０Ｓを熱処理する（ステップＳ１２０）。
図１３（ｄ）に示すように、第１層６１を除去する（ステップＳ１３０）。図１３（ｅ）に示すように、半導体膜１２ｆの上に、開口部を有する第２絶縁層４２を形成する。第２絶縁層４２は、例えば、ＳｉＮ層である。図１３（ｆ）に示すように、半導体膜１２ｆのうちの第２絶縁層４２に覆われていない部分の一部を、第２絶縁層４２の開口部を介して除去する。開口部の底部において、第１半導体層１１が露出する。
図１３（ｇ）に示すように、第２半導体層１２の別の一部となる半導体膜１２ｇを形成する。半導体膜１２ｇは、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。半導体膜１２ｇにおける組成は、半導体膜１２ｆにおける組成と同じでも異なっても良い。図１３（ｈ）に示すように、第１絶縁層４１を形成する（ステップＳ１４０）。第１絶縁層４１は、例えば、ＳｉＯ２層である。熱処理（ステップＳ１５０）の後に、図１３（ｉ）に示すように、第１絶縁層４１の一部と、半導体膜１２ｇの一部と、第２絶縁層４２の一部と、を除去し、第１～第３電極５１～５３を形成する。電極の形成の際に、半導体膜１２ｆの全部が残っても良く、半導体膜１２ｆの一部が残ってもよい。
この例においては、半導体膜１２ｆが、第２半導体層１２の第１半導体領域ｓｐ１及び第２半導体領域ｓｐ２となる。半導体膜１２ｇの一部が、第２半導体層１２の一部１２ｐとなる。
この例においては、図１３（ｉ）に示すように、シリコン及び窒素を含む中間領域６５が、半導体膜１２ｆの上面（第２半導体層１２の一部であり、例えば、第２絶縁層４２に対向する面）を含む領域に形成される。
図１４（ａ）～図１４（ｊ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１４（ａ）に示すように、第１半導体層１１と、第２半導体層１２の一部となる半導体膜１２ｆと、を含む積層体が準備される。半導体膜１２ｆは、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。図１４（ｂ）に示すように、半導体膜１２ｆの上に、開口部を有する第２絶縁層４２を形成する。第２絶縁層４２は、例えば、ＳｉＮ層である。図１４（ｃ）に示すように、半導体膜１２ｆのうちの第２絶縁層４２に覆われていない部分の一部を、第２絶縁層４２の開口部を介して除去する。開口部の底部において、第１半導体層１１が露出する。
図１４（ｄ）に示すように、第２半導体層１２の別の一部となる半導体膜１２ｇを形成する。半導体膜１２ｇは、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。半導体膜１２ｇにおける組成は、半導体膜１２ｆにおける組成と同じでも異なっても良い。
図１４（ｅ）に示すように、半導体膜１２ｇの上に第１層６１を形成する。第１層６１は、例えば、ＳｉＮ層である。これにより、構造体１０Ｓが得られる（ステップＳ１１０）。図１４（ｆ）に示すように、構造体１０Ｓを熱処理する（ステップＳ１２０）。図１４（ｇ）に示すように、第１層６１を除去する（ステップＳ１３０）。
図１４（ｈ）に示すように、半導体膜１２ｇの上に第１絶縁層４１を形成する（ステップＳ１４０）。第１絶縁層４１は、例えば、ＳｉＯ２層である。熱処理（ステップＳ１５０）の後に、図１４（ｉ）に示すように、第１絶縁層４１の一部と、半導体膜１２ｇの一部と、第２絶縁層４２の一部と、を除去し、第１～第３電極５１～５３を形成する。電極の形成の際に、半導体膜１２ｆの全部が残っても良く、半導体膜１２ｆの一部が残ってもよい。
この例においては、半導体膜１２ｆが、第２半導体層１２の第１半導体領域ｓｐ１及び第２半導体領域ｓｐ２となる。半導体膜１２ｇの一部が、第２半導体層１２の一部１２ｐとなる。
この例においては、図１４（ｉ）に示すように、シリコン及び窒素を含む中間領域６５が、半導体膜１２ｇの上面（第２半導体層１２の一部、例えば、第１絶縁層４１に対向する面）を含む領域に形成される。
上記において、第２半導体層１２の一部を除去する際（図１４（ｃ）参照）、第２絶縁層４２を除去してもよい。この場合には、図１４（ｊ）に示すように、シリコン及び窒素を含む中間領域６５が、第２半導体層１２のうちの第１絶縁層４１に対向する部分に形成される。
図１５（ａ）～図１５（ｊ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１５（ａ）に示すように、第１半導体層１１と、第２半導体層１２の一部となる半導体膜１２ｆと、を含む積層体が準備される。図１５（ｂ）に示すように、積層体の上に第１層６１を形成する。第１層６１は、例えば、ＳｉＮ層である。これにより、構造体１０Ｓが得られる（ステップＳ１１０）。図１５（ｃ）に示すように、構造体１０Ｓを熱処理する（ステップＳ１２０）。
図１５（ｄ）に示すように、第１層６１を除去する（ステップＳ１３０）。図１５（ｅ）に示すように、半導体膜１２ｆの上に、開口部を有する第２絶縁層４２を形成する。第２絶縁層４２は、例えば、ＳｉＮ層である。図１５（ｆ）に示すように、半導体膜１２ｆのうちの第２絶縁層４２に覆われていない部分の一部を、第２絶縁層４２の開口部を介して除去する。開口部の底部において、第１半導体層１１が露出する。
図１５（ｇ）に示すように、第２絶縁層４２を除去する。図１５（ｈ）に示すように、第２半導体層１２の別の一部となる半導体膜１２ｇを形成する。図１５（ｉ）に示すように、第１絶縁層４１を形成する（ステップＳ１４０）。第１絶縁層４１は、例えば、ＳｉＯ２層である。熱処理（ステップＳ１５０）の後に、図１５（ｊ）に示すように、第１絶縁層４１の一部を除去し、第１～第３電極５１～５３を形成する。電極の形成の際に、半導体膜１２ｇの全部が残っても良く、半導体膜１２ｇの一部が残ってもよい。電極の形成の際に、半導体膜１２ｆの全部が残っても良く、半導体膜１２ｆの一部が残ってもよい。
この例において、半導体膜１２ｆ及び半導体膜１２ｇが、第２半導体層１２の第１半導体領域ｓｐ１及び第２半導体領域ｓｐ２となる。半導体膜１２ｇの一部が、第２半導体層１２の一部１２ｐとなる。
この例においては、図１５（ｊ）に示すように、シリコン及び窒素を含む中間領域６５が、半導体膜１２ｆのうちの半導体膜１２ｇに対向する領域（第２半導体層１２の一部）に形成される。
（第３実施形態）
図１６は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１６に示すように、第２実施形態に係る半導体装置１２０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１１、第２半導体層１２及び第１絶縁層４１を含む。
この例では、第３電極５３から第１電極５１への方向を第１方向Ｄ１とする。第１方向を、Ｘ軸方向とする。第２電極５２から第３電極５３への方向を第２方向Ｄ２とする。第３電極５３から第１電極５１への第１方向Ｄ１は、第２電極５２から第３電極５３への第２方向Ｄ２と交差する。第２方向Ｄ２は、例えば、Ｚ軸方向である。
第１半導体層１１は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体層１１は、例えば、ＧａＮを含む。第１半導体層１１は、Ｍｇを含む。第３電極５３から第１半導体層１１への方向は、第１方向Ｄ１に沿う。第１半導体層１１から第１電極５１への方向は、第２方向Ｄ２（例えば、Ｚ軸方向）に沿う。
第２半導体層１２は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２半導体層１２は、第１半導体領域１２Ａを含む。第１半導体領域１２Ａは、第１方向Ｄ１において、第３電極５３と第１半導体層１１との間にある。
第１絶縁層４１は、第１絶縁領域４１ａを含む。第１絶縁領域４１ａは、第１方向Ｄ１において、第３電極５３と第１半導体領域１２Ａとの間にある。
第１半導体層１１における水素の濃度は、第１半導体層１１におけるマグネシウムの濃度の１／１０未満である。
半導体装置１２０において、例えば、第１電極５１は、ソース電極として機能する。例えば、第２電極５２は、ドレイン電極として機能する。例えば、第３電極５３は、ゲート電極として機能する。
半導体装置１２０において、例えば、第１半導体層１１の第１半導体領域１２Ａに対向する領域にキャリア領域が形成される。半導体装置１２０において、低いオン抵抗が得られる。実施形態においては、第１半導体層１１における水素の濃度が低く、第１半導体層１１は、ｐ形として効果的に機能する。第１半導体層１１がｐ形半導体として機能することで、第１半導体層１１において、キャリア領域が局所的により消えやすくなる。これにより、しきい値電圧を安定して高くできる。例えば、ノーマリオフの特性が安定して得られる。第３実施形態により、特性の向上が可能な半導体装置が提供できる。
図１６に示すように、この例では、第２半導体層１２は、第２半導体領域１２Ｂをさらに含む。第１半導体層１１は、第２方向（例えば、Ｚ軸方向）において、第２電極５２と第２半導体領域１２Ｂとの間にある。第１半導体層１１から第２半導体領域１２Ｂへの方向は、第２方向Ｄ２（例えば、Ｚ軸方向）に沿う。第３電極５３から第２半導体領域１２Ｂへの方向は、第１方向Ｄ１に沿う。第１電極５１は、第１半導体層１１及び第２半導体領域１２Ｂの少なくともいずれかと電気的に接続される。例えば、第２半導体領域１２Ｂは、第１半導体層１１と接する。
第２半導体領域１２Ｂは、例えば、ｎ形である。第２半導体領域１２Ｂは、例えば、Ｓｉ、Ｇｅ、及びＳｎよりなる群から選択された少なくとも１つを含む。または、第２半導体領域１２ＢにおけるＭｇの濃度は、例えば、１×１０１８／ｃｍ３よりも低い。第２半導体領域１２ＢにおけるＭｇの濃度は、例えば、１×１０１７／ｃｍ３よりも低くても良い。
第１半導体領域１２Ａは、例えば、ｎ形である。第１半導体領域１２Ａは、例えば、Ｓｉ、Ｇｅ、及びＳｎよりなる群から選択された少なくとも１つを含む。または、第１半導体領域１２ＡにおけるＭｇの濃度は、例えば、１×１０１８／ｃｍ３よりも低い。第１半導体領域１２ＡにおけるＭｇの濃度は、例えば、１×１０１７／ｃｍ３よりも低くても良い。
図１６に示すように、この例において、半導体装置１２０は、第３半導体層１３を含む。第３半導体層１３は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む。第３半導体層１３は、例えば、ＧａＮを含む。第３半導体層１３は、例えば、ｎ形である。例えば、第３半導体層１３は、Ｓｉ、Ｇｅ、及びＳｎよりなる群から選択された少なくとも１つを含む。または、第３半導体層１３におけるＭｇの濃度は、例えば、１×１０１８／ｃｍ３よりも低い。第３半導体層１３におけるＭｇの濃度は、例えば、１×１０１７／ｃｍ３よりも低くても良い。
第３半導体層１３は、第１部分領域１３Ａ及び第２部分領域１３Ｂを含む。第１部分領域１３Ａは、第２方向Ｄ２（例えば、Ｚ軸方向）において、第２電極５２と第３電極５３との間にある。例えば、第１半導体層１１の少なくとも一部は、第２方向Ｄ２（例えば、Ｚ軸方向）において、第２部分領域１３Ｂと第１電極５１との間にある。第２部分領域１３Ｂは、第２方向Ｄ２（例えば、Ｚ軸方向）において、第２電極５２の一部と、第１半導体層１１と、の間にある。
図１６に示すように、この例においては、第２半導体層１２は、第３半導体領域１２Ｃをさらに含む。第３半導体領域１２Ｃは、第２方向（例えば、Ｚ軸方向）において、第１部分領域１３Ａと第３電極５３との間にある。第１絶縁層４１は、第２絶縁領域４１ｂをさらに含む。第２絶縁領域４１ｂは、第２方向Ｄ２において、第３半導体領域１２Ｃと第３電極５３との間にある。第１絶縁領域４１ａ及び第２絶縁領域４１ｂは、例えば、ゲート絶縁膜として機能する。
図１６に示すように、この例では、半導体装置１２０は、基板１５及び中間層１４をさらに含む。基板１５と第２半導体層１２との間に、第１半導体層１１がある。基板１５と第１半導体層１１との間に、第３半導体層１３がある。基板１５と第３半導体層１３との間に、中間層１４がある。中間層１４は、例えば、バッファ層を含んでも良い。バッファ層は、例えば、Ａｌを含む窒化物膜を含む。バッファ層において、積層された複数の窒化物膜が設けられても良い。基板１５及び中間層１４は、例えば、ｎ形である。第２電極５２は、第３半導体層１３と電気的に接続される。電気的な接続は、例えば、基板１５及び中間層１４を介して行われる。例えば、基板１５の少なくとも一部が除去されても良い。例えば、中間層１４の少なくとも一部が除去されても良い。
図１６に示すように、この例では、第２半導体層１２は、第４半導体領域１２Ｄをさらに含む。第２半導体領域１２Ｂは、第２方向Ｄ２において、第１半導体層１１と第４半導体領域１２Ｄとの間にある。第４半導体領域１２Ｄは、第２半導体領域１２Ｂと、第１絶縁層４１の一部と、の間にある。
第１半導体層１１におけるマグネシウムの濃度は、例えば、１×１０１８／ｃｍ３よりも低い。第１半導体層１１における水素の濃度は、例えば、１×１０１７／ｃｍ３よりも低い。第１半導体層１１における水素の濃度は、例えば、１×１０１４／ｃｍ３よりも高い。
例えば、第１半導体領域１２Ａにおけるマグネシウムの濃度は、第１半導体層１１におけるマグネシウムの濃度よりも低い。例えば、第１半導体領域１２Ａにおける水素の濃度は、第１半導体領域１２Ａにおけるマグネシウムの濃度よりも低い。例えば、第１半導体領域１２Ａにおける水素の濃度は、第１半導体層１１における水素の濃度よりも低い。
例えば、第２半導体領域１２Ｂにおけるマグネシウムの濃度は、第１半導体層１１におけるマグネシウムの濃度よりも低い。例えば、第２半導体領域１２Ｂにおける水素の濃度は、第２半導体領域１２Ｂにおけるマグネシウムの濃度よりも低い。例えば、第２半導体領域１２Ｂにおける水素の濃度は、第１半導体層１１における水素の濃度よりも低い。
図１６に示すように、半導体装置１２０は、中間領域６５をさらに含んでも良い。中間領域６５は、例えば、シリコン及び窒素を含む。中間領域６５は、シリコン及び窒素よりなる群から選択された少なくとも１つを含んでも良い。中間領域６５は、例えば、第１方向Ｄ１（Ｘ軸方向）において、第３電極５３と第１半導体層１１との間にある。中間領域６５の第１方向Ｄ１に沿う厚さは、例えば、１ｎｍ以上５ｎｍ以下である。
（第４実施形態）
第４実施形態は、第３実施形態に係る半導体装置１２０の製造方法に係る。以下、第４実施形態に係る半導体装置の製造方法の例について説明する。
図１７（ａ）～図１７（ｊ）は、第４実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１７（ａ）に示すように、第１半導体層１１と、第２半導体層１２の一部となる半導体膜１２ｆと、を含む積層体が準備される。この例では、積層体は、第３半導体層１３を含む。図１７（ｂ）に示すように、積層体の上に、開口部を有するマスク７１を形成する。マスク７１は、例えば、ＳｉＮ膜である。図１７（ｃ）に示すように、半導体膜１２ｆ及び第１半導体層１１のうちの、マスク７１に覆われていない部分の一部を、マスク７１の開口部を介して除去する。開口部の底部において、第３半導体層１３が露出する。
図１７（ｄ）に示すように、マスク７１を除去する。マスク７１の除去において、マスク７１の少なくとも一部が残され、第２絶縁層４２として用いられてもよい。図１７（ｅ）に示すように、第２半導体層１２の別の一部となる半導体膜１２ｇを形成する。
図１７（ｆ）に示すように、第１層６１を形成する。これにより、構造体１０Ｓが得られる（ステップＳ１１０）。図１７（ｇ）に示すように、構造体１０Ｓを熱処理する（ステップＳ１２０）。
図１７（ｈ）に示すように、第１層６１を除去する（ステップＳ１３０）。図１７（ｉ）に示すように、第１絶縁層４１を形成する（ステップＳ１４０）。第１絶縁層４１は、例えば、ＳｉＯ２層である。熱処理（ステップＳ１５０）の後に、図１７（ｊ）に示すように、第１絶縁層４１の一部を除去し、第１～第３電極５１～５３を形成する。これにより、第３実施形態に係る半導体装置１２０が形成される。電極の形成の際に、半導体膜１２ｇの全部が残っても良く、半導体膜１２ｇの一部が残ってもよい。半導体膜１２ｆの全部が残っても良く、半導体膜１２ｆの一部が残ってもよい。
半導体装置１２０において、半導体膜１２ｆ及び半導体膜１２ｇは、第２半導体層１２に対応する。例えば、半導体膜１２ｆは、第２半導体領域１２Ｂに対応する。半導体膜１２ｇは、例えば、第１半導体領域１２Ａ、第３半導体領域１２Ｃ、及び、第４半導体領域１２Ｄに対応する。
この例においては、図１７（ｊ）に示すように、シリコン及び窒素を含む中間領域６５が、第２半導体層１２の一部に形成される。
第４実施形態に係る半導体装置の製造方法によれば、特性の向上が可能な半導体装置の製造方法が提供できる。
実施形態は、例えば、以下の構成（技術案）を含んでも良い。
（構成１）
第１電極と、
第２電極と、
第３電極であって、前記第３電極から前記第１電極への第１方向は、前記第２電極から前記第３電極への第２方向と交差する、前記第３電極と、
Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第３電極から前記第１半導体層への方向は、前記第１方向に沿い、前記第１半導体層から前記第１電極への方向は、前記第２方向に沿う、前記第１半導体層と、
Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体領域を含み、前記第１半導体領域は、前記第１方向において、前記第３電極と前記第１半導体層との間にある、前記第２半導体層と、
第１絶縁領域を含む第１絶縁層であって、前記第１絶縁領域は、前記第１方向において、前記第３電極と前記第１半導体領域との間にある、前記第１絶縁層と、
を備え、
前記第１半導体層における水素の濃度は、前記第１半導体層におけるマグネシウムの濃度の１／１０未満である、半導体装置。
（構成２）
前記第２半導体層は、第２半導体領域をさらに含み、
前記第１半導体層は、前記第２方向において、前記第２電極と前記第２半導体領域との間にあり、
前記第３電極から前記第２半導体領域への方向は、前記第１方向に沿い、
前記第１電極は、前記第１半導体層及び前記第２半導体領域の少なくともいずれかと電気的に接続された、構成１記載の半導体装置。
（構成３）
前記第２半導体領域は、前記第１半導体層と接した、構成２記載の半導体装置。
（構成４）
前記第２半導体領域は、Ｓｉ、Ｇｅ、及びＳｎよりなる群から選択された少なくとも１つを含む、または、前記第２半導体領域におけるＭｇの濃度は、１×１０１８／ｃｍ３よりも低い、構成２または３に記載の半導体装置。
（構成５）
前記第１半導体領域は、Ｓｉ、Ｇｅ、及びＳｎよりなる群から選択された少なくとも１つを含む、または、前記第１半導体領域におけるＭｇの濃度は、１×１０１８／ｃｍ３よりも低い、構成１～４のいずれか１つに記載の半導体装置。
（構成６）
Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む第３半導体層をさらに含み、
前記第３半導体層は、Ｓｉ、Ｇｅ、及びＳｎよりなる群から選択された少なくとも１つを含む、または、前記第３半導体層におけるＭｇの濃度は、１×１０１８／ｃｍ３よりも低く、
前記第３半導体層は、第１部分領域及び第２部分領域を含み、
前記第１部分領域は、前記第２方向において、前記第２電極と前記第３電極との間にあり、
前記第１半導体層の少なくとも一部は、前記第２方向において、前記第２部分領域と前記第１電極との間にある、構成１～５のいずれか１つに記載の半導体装置。
（構成７）
前記第２部分領域は、前記第２方向において、前記第２電極の一部と前記第１半導体層との間にある、構成６記載の半導体装置。
（構成８）
前記第２半導体層は、第３半導体領域をさらに含み、
前記第３半導体領域は、前記第２方向において、前記第１部分領域と前記第３電極との間にある、構成６または７に記載の半導体装置。
（構成９）
前記第１絶縁層は、第２絶縁領域をさらに含み、
前記第２絶縁領域は、前記第２方向において、前記第３半導体領域と前記第３電極との間にある、構成８記載の半導体装置。
（構成１０）
前記第２電極は、前記第３半導体層と電気的に接続された、構成６～９のいずれか１つに記載の半導体装置。
（構成１１）
前記第１半導体層におけるマグネシウムの前記濃度は、１×１０１８／ｃｍ３よりも低い、構成１～１０のいずれか１つに記載の半導体装置。
（構成１２）
前記第１半導体層における水素の前記濃度は、１×１０１７／ｃｍ３よりも低い、構成１～１１のいずれか１つに記載の半導体装置。
（構成１３）
前記第１半導体層における水素の前記濃度は、１×１０１４／ｃｍ３よりも高い、構成１～１２のいずれか１つに記載の半導体装置。
（構成１４）
前記第１半導体領域におけるマグネシウムの濃度は、前記第１半導体層におけるマグネシウムの前記濃度よりも低い、構成１～１３のいずれか１つに記載の半導体装置。
（構成１５）
前記第１半導体領域における水素の濃度は、前記第１半導体領域におけるマグネシウムの前記濃度よりも低い、構成１～１４のいずれか１つに記載の半導体装置。
（構成１６）
前記第１半導体領域における水素の濃度は、前記第１半導体層における水素の前記濃度よりも低い、構成１～１５のいずれか１つに記載の半導体装置。
（構成１７）
シリコン及び窒素を含む中間領域をさらに備え、
前記中間領域は、前記第１方向において、前記第３電極と前記第１半導体層との間にある、構成１～１６のいずれか１つに記載の半導体装置。
（構成１８）
第１電極と、
第２電極と、
第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含みＡｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第３電極への方向は、前記第２方向に沿い、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にある、前記第１半導体層と、
Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体領域及び第２半導体領域を含み、前記第４部分領域から前記第１半導体領域への方向は、前記第２方向に沿い、前記第５部分領域から前記第２半導体領域への方向は、前記第２方向に沿う、前記第２半導体層と、
第１絶縁領域を含む第１絶縁層であって、前記第１絶縁領域は、前記第２方向において、前記第３部分領域と前記第３電極との間にある、前記第１絶縁層と、
を備え、
前記第４部分領域における水素の濃度は、前記第４部分領域におけるマグネシウムの濃度の１／１０未満である、半導体装置。
（構成１９）
前記第４部分領域におけるマグネシウムの前記濃度は、１×１０１８／ｃｍ３よりも低い、構成１８記載の半導体装置。
（構成２０）
前記第４部分領域における水素の前記濃度は、１×１０１７／ｃｍ３よりも低い、構成１８または１９に記載の半導体装置。
（構成２１）
前記第４部分領域における水素の前記濃度は、１×１０１５／ｃｍ３よりも高い、構成１８～２０のいずれか１つに記載の半導体装置。
（構成２２）
前記第１半導体領域におけるマグネシウムの濃度は、前記第４部分領域におけるマグネシウムの前記濃度よりも低い、構成１８～２１のいずれか１つに記載の半導体装置。
（構成２３）
前記第１半導体領域における水素の濃度は、前記第１半導体領域におけるマグネシウムの前記濃度よりも低い、構成１８～２２のいずれか１つに記載の半導体装置。
（構成２４）
前記第１半導体領域における水素の濃度は、前記第４部分領域における水素の前記濃度よりも低い、構成１８～２３のいずれか１つに記載の半導体装置。
（構成２５）
前記第４部分領域と前記第１絶縁層との間に設けられた中間領域をさらに備え、
前記中間領域は、シリコン及び窒素を含む、構成１８～２４のいずれか１つに記載の半導体装置。
（構成２６）
前記中間領域の前記第２方向に沿う厚さは、１ｎｍ以上５ｎｍ以下である、構成２５記載の半導体装置。
実施形態によれば、特性の向上が可能な半導体装置及びその製造方法が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体層、電極及び絶縁層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｓ…構造体、 １１…第１半導体層、 １１Ｅ…キャリア領域、 １１ａ～１１ｅ…第１～第５部分領域、 １２…第２半導体層、 １２Ａ～１２Ｄ…第１～第４半導体領域、 １２ａ、１２ｂ…第１、第２部分、 １２ｆ、１２ｇ…半導体膜、 １２ｐ…一部、 １３…第３半導体層、 １３Ａ、１３Ｂ…第１、第２部分領域、 １４…中間層、 １５…基板、 ４１…第１絶縁層、 ４１ａ～４１ｃ…第１～第３絶縁領域、 ４２…第２絶縁層、 ４２ｄ、４２ｅ…第４、第５絶縁領域、 ５１～５３…第１～第３電極、 ６１…第１層、 ６５…中間領域、 ７１…マスク、 １１０、１１１、１２０…半導体装置、 Ｃ（Ｈ）、Ｃ（Ｍｇ）…濃度、 Ｃ１…濃度、 Ｄ１、Ｄ２…第１、第２方向、 Ｉｎｔ（Ａｌ）、Ｉｎｔ（Ｎ）、Ｉｎｔ（Ｓｉ）…検出強度、 ＳＰ１～ＳＰ４…第１～第４試料ＳＰ１、 ｐＺ…位置、 ｓｐ１、ｓｐ２…第１、第２半導体領域、 ｔ１２、ｔ４１、ｔ６５、ｔｐ１２…厚さ

Claims (18)

  1. 第１電極と、
    第２電極と、
    第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    第１部分領域、第２部分領域及び第３部分領域を含みＡｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第３電極への方向は、前記第２方向に沿う、前記第１半導体層と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層の一部は、前記第２方向において前記第３部分領域と前記第３電極との間にある、前記第２半導体層と、
    第１絶縁領域を含む第１絶縁層であって、前記第１絶縁領域は、前記第２方向において、前記第２半導体層の前記一部と、前記第３電極と、の間にある、前記第１絶縁層と、
    を備え、
    前記第３部分領域における水素の濃度は、前記第３部分領域におけるマグネシウムの濃度の１／１０未満であり、
    前記第２半導体層の前記一部における水素の濃度は、前記第３部分領域における水素の前記濃度よりも低い、半導体装置。
  2. 前記第３部分領域におけるマグネシウムの前記濃度は、１×１０１８／ｃｍ３よりも低い、請求項１記載の半導体装置。
  3. 前記第３部分領域における水素の前記濃度は、１×１０１７／ｃｍ３よりも低い、請求項１または２に記載の半導体装置。
  4. 前記第３部分領域における水素の前記濃度は、１×１０１４／ｃｍ３よりも高い、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第２半導体層の前記一部におけるマグネシウムの濃度は、前記第３部分領域におけるマグネシウムの前記濃度よりも低い、請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第２半導体層の前記一部における水素の濃度は、前記第２半導体層の前記一部におけるマグネシウムの前記濃度よりも低い、請求項５記載の半導体装置。
  7. 前記第２半導体層の前記一部と、前記第１絶縁領域と、の間に設けられた中間領域をさらに備え、
    前記中間領域は、シリコン及び窒素を含む、請求項１～６のいずれか１つに記載の半導体層装置。
  8. 前記中間領域の前記第２方向に沿う厚さは、１ｎｍ以上５ｎｍ以下である、請求項７記載の半導体装置。
  9. 前記第１半導体層は、第４部分領域及び第５部分領域をさらに備え、
    前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、
    前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にあり、
    前記第２半導体層は、第１半導体領域及び第２半導体領域をさらに備え、
    前記第４部分領域から前記第１半導体領域への方向は、前記第２方向に沿い、
    前記第５部分領域から前記第２半導体領域への方向は、前記第２方向に沿い、
    前記第４部分領域における水素の濃度は、前記第４部分領域におけるマグネシウムの濃度の１／１０未満である、請求項１～８のいずれか１つに記載の半導体装置。
  10. 前記第４部分領域におけるマグネシウムの前記濃度は、１×１０１８／ｃｍ３よりも低い、請求項９記載の半導体装置。
  11. 前記第４部分領域における水素の前記濃度は、１×１０１７／ｃｍ３よりも低い、請求項９または１０に記載の半導体装置。
  12. 前記第４部分領域と前記第１絶縁層との間に設けられた中間領域をさらに備え、
    前記中間領域は、シリコン及び窒素を含む、請求項９～１１のいずれか１つに記載の半導体層装置。
  13. 第１電極と、
    第２電極と、
    第３電極であって、前記第３電極から前記第１電極への第１方向は、前記第２電極から前記第３電極への第２方向と交差する、前記第３電極と、
    Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第３電極から前記第１半導体層への方向は、前記第１方向に沿い、前記第１半導体層から前記第１電極への方向は、前記第２方向に沿う、前記第１半導体層と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体領域を含み、前記第１半導体領域は、前記第１方向において、前記第３電極と前記第１半導体層との間にある、前記第２半導体層と、
    第１絶縁領域を含む第１絶縁層であって、前記第１絶縁領域は、前記第１方向において、前記第３電極と前記第１半導体領域との間にある、前記第１絶縁層と、
    を備え、
    前記第１半導体層における水素の濃度は、前記第１半導体層におけるマグネシウムの濃度の１／１０未満であり、
    前記第１半導体領域における水素の濃度は、前記第１半導体層における水素の濃度よりも低い、半導体装置。
  14. マグネシウム及び水素を含むＡｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層と、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層と、第１層と、を含む構造体であって、前記第２半導体層は、前記第１半導体層と前記第１層との間にある、前記構造体を準備する工程と、
    前記構造体を熱処理する工程と、
    を備え、
    前記熱処理の後に、前記第１層の少なくとも一部を除去した後に別の半導体層を形成し、
    前記別の半導体層における水素の濃度は、前記第１半導体層における水素の濃度よりも低い、半導体装置の製造方法。
  15. 前記第１層は、シリコン及び窒素を含む、請求項１４記載の半導体装置の製造方法。
  16. 前記熱処理の温度は、６００℃以上９００℃以下である、請求項１４または１５に記載の半導体装置の製造方法。
  17. 前記別の半導体層を形成した後に、シリコン及び酸素を含む第１絶縁層を形成する工程をさらに備えた、請求項１４～１６のいずれか１つに記載の半導体装置の製造方法。
  18. 前記第１絶縁層を形成する前記工程の後に、別の熱処理を行う工程をさらに備えた、請求項１７に記載の半導体装置の製造方法。
JP2019076921A 2019-04-15 2019-04-15 半導体装置及びその製造方法 Active JP7204570B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019076921A JP7204570B2 (ja) 2019-04-15 2019-04-15 半導体装置及びその製造方法
US16/799,953 US11211463B2 (en) 2019-04-15 2020-02-25 Semiconductor device and method for manufacturing the same
US17/453,389 US11545553B2 (en) 2019-04-15 2021-11-03 Semiconductor device and method for manufacturing the same
JP2022131463A JP7421611B2 (ja) 2019-04-15 2022-08-22 半導体装置及びその製造方法
US17/987,351 US11888040B2 (en) 2019-04-15 2022-11-15 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019076921A JP7204570B2 (ja) 2019-04-15 2019-04-15 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022131463A Division JP7421611B2 (ja) 2019-04-15 2022-08-22 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2020177940A JP2020177940A (ja) 2020-10-29
JP2020177940A5 JP2020177940A5 (ja) 2021-11-11
JP7204570B2 true JP7204570B2 (ja) 2023-01-16

Family

ID=72747482

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019076921A Active JP7204570B2 (ja) 2019-04-15 2019-04-15 半導体装置及びその製造方法
JP2022131463A Active JP7421611B2 (ja) 2019-04-15 2022-08-22 半導体装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022131463A Active JP7421611B2 (ja) 2019-04-15 2022-08-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US11211463B2 (ja)
JP (2) JP7204570B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164950B2 (en) * 2019-03-07 2021-11-02 Toyoda Gosei Co., Ltd. Semiconductor device and production method
US11444189B2 (en) * 2019-12-13 2022-09-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP7779715B2 (ja) * 2021-12-01 2025-12-03 住友化学株式会社 Ｉｉｉ族窒化物積層体
JP7819537B2 (ja) * 2022-03-03 2026-02-25 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118099A1 (ja) 2010-03-26 2011-09-29 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2012156269A (ja) 2011-01-25 2012-08-16 Advanced Power Device Research Association 半導体装置の製造方法
JP2014107409A (ja) 2012-11-28 2014-06-09 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2014183124A (ja) 2013-03-18 2014-09-29 Transphorm Japan Inc 半導体装置の製造方法及び半導体装置
JP2016143842A (ja) 2015-02-04 2016-08-08 株式会社東芝 半導体装置及びその製造方法
JP2017117996A (ja) 2015-12-25 2017-06-29 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017183583A (ja) 2016-03-31 2017-10-05 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537838B2 (en) 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
TW200711171A (en) * 2005-04-05 2007-03-16 Toshiba Kk Gallium nitride based semiconductor device and method of manufacturing same
JP2009099691A (ja) 2007-10-15 2009-05-07 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
US8330167B2 (en) 2008-11-26 2012-12-11 Furukawa Electric Co., Ltd GaN-based field effect transistor and method of manufacturing the same
JP5436974B2 (ja) 2009-08-19 2014-03-05 日本電信電話株式会社 半導体装置、半導体装置の製造方法
JP2011210785A (ja) 2010-03-29 2011-10-20 Furukawa Electric Co Ltd:The 電界効果トランジスタ、およびその製造方法
JP2012094688A (ja) 2010-10-27 2012-05-17 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
KR102067597B1 (ko) * 2013-05-27 2020-01-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2015177107A (ja) * 2014-03-17 2015-10-05 スタンレー電気株式会社 半導体発光素子及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118099A1 (ja) 2010-03-26 2011-09-29 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2012156269A (ja) 2011-01-25 2012-08-16 Advanced Power Device Research Association 半導体装置の製造方法
JP2014107409A (ja) 2012-11-28 2014-06-09 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2014183124A (ja) 2013-03-18 2014-09-29 Transphorm Japan Inc 半導体装置の製造方法及び半導体装置
JP2016143842A (ja) 2015-02-04 2016-08-08 株式会社東芝 半導体装置及びその製造方法
JP2017117996A (ja) 2015-12-25 2017-06-29 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017183583A (ja) 2016-03-31 2017-10-05 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
US20200328279A1 (en) 2020-10-15
US11211463B2 (en) 2021-12-28
JP2020177940A (ja) 2020-10-29
JP2022159541A (ja) 2022-10-17
US11888040B2 (en) 2024-01-30
US11545553B2 (en) 2023-01-03
US20220102512A1 (en) 2022-03-31
JP7421611B2 (ja) 2024-01-24
US20230078716A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US20230268430A1 (en) Semiconductor device including different nitride regions and method for manufacturing same
JP2022159541A (ja) 半導体装置及びその製造方法
CN203312300U (zh) 半导体装置
TWI525827B (zh) 半導體結構及其形成方法、化合物半導體結構
US9548204B2 (en) Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage
US10964802B2 (en) Semiconductor device and method for manufacturing the same
US8748274B2 (en) Method for fabricating semiconductor device
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
US11769825B2 (en) Nitride semiconductor device and nitride semiconductor package
KR20080108464A (ko) 반도체 전계 효과 트랜지스터 및 그 제조 방법
US20230106300A1 (en) GaN VERTICAL-CHANNEL JUNCTION FIELD-EFFECT TRANSISTORS WITH REGROWN p-GaN BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION (MOCVD)
JP2007281453A (ja) 半導体電界効果トランジスタ及びその製造方法
CN108933177A (zh) 制造半导体器件的方法和半导体器件
US10497572B2 (en) Method for manufacturing semiconductor device
KR20090091868A (ko) 질화물 반도체 소자의 누설전류 감소 방법
US9865724B1 (en) Nitride semiconductor device
US10395932B2 (en) Semiconductor device and method for manufacturing the same
US11538909B2 (en) Semiconductor device
US10651307B2 (en) Semiconductor device and method for manufacturing the same
US10121663B2 (en) Semiconductor device and method for producing same
JP4908856B2 (ja) 半導体装置とその製造法
US20260026062A1 (en) Wafer, semiconductor device, and method for manufacturing wafer
US20230282708A1 (en) Semiconductor device
JP2017152513A (ja) 半導体装置の製造方法およびエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221228

R151 Written notification of patent or utility model registration

Ref document number: 7204570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151