JP7207576B2 - 検出回路、スイッチング制御回路、電源回路 - Google Patents

Description

本発明は、検出回路、スイッチング制御回路及び電源回路に関する。

集積回路内の温度を検出する回路として、一般にダイオードを用いる検出回路がある（例えば、特許文献１～４）。

米国特許第１０２２８２９４号明細書 特開２０１４－０６４３９２号公報 特開２０１７－１６３７４１号公報 特開２０１７－２００３８６号公報

ところで、ダイオードの順方向電圧に基づいて、温度を検出する検出回路では、ダイオードに常に電流が流れるため、検出回路の出力は安定していたが、検出回路の消費電力は大きかった。一方、間欠的に検出回路を動作させると、検出回路の出力は安定しないものの、検出回路の消費電力は低減された。

本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、消費電力を低減しつつ安定的に温度を検出する技術を提供することにある。

前述した課題を解決する本発明の検出回路の態様は、パルス信号が第１レベルである場合、所定電流に基づいて、温度に応じた検出電圧を生成し、前記パルス信号が第２レベルである場合、前記検出電圧の生成を停止する温度電圧生成回路と、前記パルス信号が前記第１レベルとなり所定時間経過してから、前記パルス信号が前記第２レベルとなるまで、前記検出電圧に基づいて前記温度が所定の温度より高いか否かを示す検出信号を出力する出力回路と、を備える。

また、本発明のスイッチング制御回路の態様は、電源回路のインダクタに流れるインダクタ電流を制御するスイッチング素子のスイッチングを制御するスイッチング制御回路であって、負荷が軽負荷であるか否かを判定する判定回路と、前記負荷が前記軽負荷である場合に前記スイッチング素子を第１モードで駆動し、前記負荷が前記軽負荷でない場合に前記スイッチング素子を第２モードで駆動するための発振信号を出力する発振回路と、前記発振信号に基づいて、前記スイッチング素子を駆動する駆動回路と、パルス信号を生成するパルス生成回路と、前記パルス信号が第１レベルである場合、所定電流に基づいて、温度に応じた検出電圧を生成し、前記パルス信号が第２レベルである場合、前記検出電圧の生成を停止する温度電圧生成回路と、前記パルス信号が前記第１レベルとなり所定時間経過してから、前記パルス信号が前記第２レベルとなるまで、前記検出電圧に基づいて前記温度が所定の温度より高いか否かを示す検出信号を出力する出力回路と、を備え、前記温度が前記所定の温度より高いことを示す前記検出信号を、前記発振回路が受けることで、前記スイッチング素子のスイッチング動作が停止される。

また、本発明の電源回路の態様は、１次側に設けられた１次コイルと、２次側に設けられた２次コイルと、を含むトランスと、前記１次コイルの電流を制御するスイッチング素子と、前記スイッチング素子のスイッチングを制御するスイッチング制御回路と、を含み目的レベルの出力電圧を２次側に生成する電源回路であって、前記スイッチング制御回路は、前記スイッチング素子を駆動するための発振信号を出力する発振回路と、前記発振信号に基づいて、前記スイッチング素子を駆動する駆動回路と、パルス信号を生成するパルス生成回路と、前記パルス信号が第１レベルである場合、所定電流に基づいて、温度に応じた検出電圧を生成し、前記パルス信号が第２レベルである場合、前記検出電圧の生成を停止する温度電圧生成回路と、前記パルス信号が前記第１レベルとなり所定時間経過してから、前記パルス信号が前記第２レベルとなるまで、前記検出電圧に基づいて前記温度が所定の温度より高いか否かを示す検出信号を出力する出力回路と、を備え、前記温度が前記所定の温度より高いことを示す前記検出信号を、前記発振回路が受けることで、前記スイッチング素子のスイッチング動作が停止される。

本発明によれば、消費電力を低減しつつ安定的に温度を検出する技術を提供することができる。

スイッチング電源回路１０の構成の一例を示す図である。 制御ＩＣ４０の構成の一例を示す図である。 制御回路６０の構成の一例を示す図である。 検出回路８０の構成の一例を示す図である。 立ち上がり遅延回路９４の構成の一例を示す図である。 制御ＩＣ４０内の温度が所定値未満である場合の検出回路８０の動作の一例を示す図である。 制御ＩＣ４０内の温度が所定値以上である場合の検出回路８０の動作の一例を示す図である。 制御ＩＣ４１の構成の一例を示す図である。 パルス生成回路７１の動作を説明する図である。

関連出願の相互参照
この出願は、２０２０年２月４日に出願された日本特許出願、特願２０２０－０１７０９０に基づく優先権を主張し、その内容を援用する。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜スイッチング電源回路１０の概要＞＞＞
図１は、本発明の一実施形態であるスイッチング電源回路１０の構成を示す図である。スイッチング電源回路１０は、所定の入力電圧Ｖｉｎから、目的レベルの出力電圧Ｖｏｕｔを負荷１１に生成するＬＬＣ電流共振型のコンバータである。

スイッチング電源回路１０は、コンデンサ２０，２１，３２、ＮＭＯＳトランジスタ２２，２３、トランス２４、制御ブロック２５、ダイオード３０，３１、定電圧回路３３、及び発光ダイオード３４を含んで構成される。

コンデンサ２０，２１は、入力電圧Ｖｉｎが印加される電源ラインと、接地側のグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。なお、入力電圧Ｖｉｎは、所定レベルの直流電圧である。

ＮＭＯＳトランジスタ２２は、ハイサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ２３は、ローサイド側のパワートランジスタである。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ２２，２３が用いられているが、例えば、ＰＭＯＳトランジスタ、バイポーラトランジスタ、ＩＧＢＴであっても良い。また、ＮＭＯＳトランジスタ２２，２３は、「スイッチング素子」に相当する。

トランス２４は、１次コイルＬ１、２次コイルＬ２，Ｌ３、補助コイルＬ４を備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３と、補助コイルＬ４との間は絶縁されている。トランス２４においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生し、２次コイルＬ２，Ｌ３の電圧の変化に応じて、１次側の補助コイルＬ４の電圧が発生する。

また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ２２のソースと、ＮＭＯＳトランジスタ２３のドレインが接続され、他端にＮＭＯＳトランジスタ２３のソースがコンデンサ２１を介して接続されている。なお、１次コイルＬ１が、「インダクタ」に相当する。

したがって、ＮＭＯＳトランジスタ２２，２３のスイッチングが開始されると、２次コイルＬ２，Ｌ３と、補助コイルＬ４の夫々の電圧が変化することとなる。なお、１次コイルＬ１と２次コイルＬ２，Ｌ３とは、同極性で電磁結合されており、２次コイルＬ２，Ｌ３と補助コイルＬ４も、同極性で電磁結合されている。

制御ブロック２５は、ＮＭＯＳトランジスタ２２，２３のスイッチングを制御するための回路ブロックであり、詳細は後述する。

ダイオード３０，３１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ３２は、整流された電圧を平滑化する。この結果、コンデンサ３２には、平滑化された出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、目的レベルの直流電圧となる。

定電圧回路３３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード３４は、出力電圧Ｖｏｕｔと、定電圧回路３３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ５７とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード３４からの光の強度は強くなる。

なお、スイッチング電源回路１０は、「電源回路」に相当する。

＜＜＜制御ブロック２５＞＞＞
制御ブロック２５は、制御ＩＣ４０、コンデンサ５０～５３、抵抗５４，５５、ダイオード５６、及びフォトトランジスタ５７を含む。

制御ＩＣ４０は、ＮＭＯＳトランジスタ２２，２３のスイッチングを制御する集積回路であり、端子ＶＣＣ，ＧＮＤ，ＦＢ，ＩＳ，ＨＯ，ＬＯを有する。

端子ＶＣＣは、制御ＩＣ４０を動作させるための電源電圧Ｖｃｃが印加される端子である。端子ＶＣＣには、一端が接地されたコンデンサ５２と、ダイオード５６のカソードとが接続されている。このため、コンデンサ５２は、ダイオード５６からの電流により充電され、コンデンサ５２の充電電圧が、制御ＩＣ４０を動作させる電源電圧Ｖｃｃとなる。なお、制御ＩＣ４０は、図示しない端子を介して入力電圧Ｖｉｎの分圧電圧が印加されて起動され、起動された後は、電源電圧Ｖｃｃに基づいて動作する。

端子ＧＮＤは、接地電圧が印加される端子であり、例えばスイッチング電源回路１０が設けられる装置の筐体等に接続される。

端子ＦＢは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが発生する端子であり、コンデンサ５３、及びフォトトランジスタ５７が接続される。コンデンサ５３は、端子ＦＢと、接地との間のノイズを除去するために設けられ、フォトトランジスタ５７は、発光ダイオード３４からの光の強度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流す。このため、フォトトランジスタ５７は、シンク電流を生成するトランジスタとして動作する。

端子ＩＳは、スイッチング電源回路１０の入力電力に応じた電圧が印加される端子である。ここで、コンデンサ５０及び抵抗５４が接続されるノードには、１次コイルＬ１の共振電流の電流値に応じた電圧が発生する。そして、抵抗５５及びコンデンサ５１は、低域通過フィルタを構成する。このため、端子ＩＳには、１次コイルＬ１の共振電流の電流値に応じ、ノイズ成分が除去された電圧が印加される。なお、１次コイルＬ１の共振電流が、「インダクタ電流」に相当する。

なお、共振電流の電流値は、スイッチング電源回路１０の入力電力に応じて増加し、スイッチング電源回路１０の入力電力は、負荷１１で消費される電力に応じて増加する。このため、端子ＩＳに印加される電圧は、負荷１１の消費電力に応じた電圧を示すことになる。

端子ＨＯは、ＮＭＯＳトランジスタ２２を駆動する駆動信号Ｖｄｒ１が出力される端子であり、ＮＭＯＳトランジスタ２２のゲートが接続される。

端子ＬＯは、ＮＭＯＳトランジスタ２３を駆動する駆動信号Ｖｄｒ２が出力される端子であり、ＮＭＯＳトランジスタ２３のゲートが接続される。

＜＜＜制御ＩＣ４０＞＞＞
図２は、制御ＩＣ４０の構成を示す図である。制御ＩＣ４０は、制御回路６０、パルス生成回路７０、検出回路８０を含んで構成される。なお、ここでは、端子ＶＣＣ，ＧＮＤは省略されている。また、制御ＩＣ４０は、「スイッチング制御回路」に相当する。

＜＜＜＜制御回路６０＞＞＞＞
図３は、制御回路６０の構成を示す図である。制御回路６０は、抵抗６１、判定回路６２、発振回路６３、駆動回路６４を含んで構成される。抵抗６１は、端子ＦＢに接続された配線を電源電圧Ｖｄｄにプルアップする。なお、制御ＩＣ４０内の内部電源回路（不図示）が、端子ＶＣＣに印可される電圧Ｖｃｃに基づいて、電源電圧Ｖｄｄを生成する。

判定回路６２は、帰還電圧Ｖｆｂと、電圧Ｖｃａと、に基づいて、負荷１１が軽負荷であるか否か、を判定し、通常モード及びバーストモード間の移行を判定する。

ここで、負荷１１が軽負荷となると、出力電圧Ｖｏｕｔは目的レベルより上昇する。すると、例えば、図１のシャントレギュレータで構成される定電圧回路３３への内部入力が上昇し、出力を一定にさせるため、図示しないシャントレギュレータ内部のトランジスタに電流を多く流すようになる。

この結果、発光ダイオード３４にも電流が多く流れる。そして、フォトトランジスタ５７が、発光ダイオード３４からの光の増幅度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流すことで、帰還電圧Ｖｆｂが低下する。

判定回路６２は、例えば、入力される帰還電圧Ｖｆｂが、出力電圧Ｖｏｕｔが目的レベルの際の帰還電圧Ｖｆｂより低く、かつ、入力される電圧Ｖｃａが、軽負荷の基準となる所定レベルより低くなると、負荷１１が軽負荷であると判定し、バーストモードへの移行を判定する。

また、判定回路６２は、出力電圧Ｖｏｕｔが目的レベルの際の帰還電圧Ｖｆｂより高くなるか、入力される電圧Ｖｃａが、軽負荷の基準となる所定レベルより高くなると、負荷１１が軽負荷でないと判定し、通常モードへの移行を判定する。

なお、「通常モード」とは、例えば、制御回路６０が、ＮＭＯＳトランジスタ２２，２３を連続的に駆動し、間欠的に駆動しないモードであり、「バーストモード」とは、例えば、制御回路６０が、ＮＭＯＳトランジスタ２２，２３を間欠的に駆動するモードである。また、バーストモードは、「第１モード」に相当し、通常モードは、「第２モード」に相当する。

また、スイッチング電源回路１０が通常モードで動作している際は、スイッチング電源回路１０がバーストモードで動作していない状態であるため、通常モード動作時は、バーストモード非動作時である。

発振回路６３は、入力される帰還電圧Ｖｆｂ及び判定回路６２からの判定結果に基づいて、ＮＭＯＳトランジスタ２２，２３のスイッチングするための発振信号Ｖｏｓｃを出力する電圧制御発振回路である。

なお、発振回路６３は、判定回路６２からの判定結果が通常モードを示すと、ＮＭＯＳトランジスタ２２，２３を連続的に駆動する発振信号Ｖｏｓｃを出力する。また、発振回路６３に、判定回路６２からの判定結果がバーストモードを示すと、ＮＭＯＳトランジスタ２２，２３を間欠的に駆動する発振信号Ｖｏｓｃを出力する。

駆動回路６４は、発振信号Ｖｏｓｃの周波数で、ＮＭＯＳトランジスタ２２，２３を駆動する。具体的には、駆動回路６４は、発振信号Ｖｏｓｃの周波数を有し、デューティ比が一定（例えば、５０％）のパルス状の駆動信号Ｖｄｒ１，Ｖｄｒ２をＮＭＯＳトランジスタ２２，２３の夫々に出力する。

なお、駆動回路６４は、ＮＭＯＳトランジスタ２２，２３が同時にオンしないよう、デッドタイムを設けつつ、駆動信号Ｖｄｒ１と、駆動信号Ｖｄｒ２とを、相補的に変化させる。

ここで、例えば、通常モードの動作時において、出力電圧Ｖｏｕｔのレベルが目的レベルより上昇すると、帰還電圧Ｖｆｂは低下するため、発振信号Ｖｏｓｃの周波数は高くなる。この結果、ＬＬＣ電流共振型のコンバータであるスイッチング電源回路１０の出力電圧Ｖｏｕｔは低下する。

一方、出力電圧Ｖｏｕｔのレベルが目的レベルより低下すると、帰還電圧Ｖｆｂは上昇するため、発振信号Ｖｏｓｃの周波数は低くなる。この結果、スイッチング電源回路１０の出力電圧Ｖｏｕｔは上昇する。したがって、スイッチング電源回路１０は、目的レベルの出力電圧Ｖｏｕｔを生成することができる。

なお、バーストモードの動作時も同様に動作する。また、例えば、発振回路６３は、検出回路８０（後述）からの信号ＯＴＰを検出すると、発振信号Ｖｏｓｃを停止させる。発振回路６３が信号ＯＴＰを受けることで、スイッチング電源回路１０はスイッチング動作を停止し、ＮＭＯＳトランジスタ２２およびＮＭＯＳトランジスタ２３が停止して負荷１１に対する電源供給が停止される。

＜＜＜＜パルス生成回路７０＞＞＞＞
図２のパルス生成回路７０は、所定の信号に基づいて検出回路８０（後述）にパルス信号ｐｕｌｓｅを出力する回路である。例えば、パルス生成回路７０は、リングオシレータの出力信号、または、他の発振信号に基づいて、パルス信号ｐｕｌｓｅがハイレベル（以下、“Ｈ”レベルとする）となる期間が、例えば、一周期中の１０％になるような、一定のデューティ比を有するパルス信号ｐｕｌｓｅを生成する。

＜＜＜＜検出回路８０の構成＞＞＞＞
図４は、検出回路８０の構成を示す図である。検出回路８０は、制御ＩＣ４０内の温度を検出するための回路である。検出回路８０は、温度電圧生成回路８１、出力回路８２を含んで構成される。

温度電圧生成回路８１は、ダイオード９１、電圧Ｖｃｃが印可され、ダイオード９１に流す順方向電流Ｉｄを生成する定電流源９２、ダイオード９１に間欠的に順方向電流Ｉｄを流すためのスイッチ９３を含んで構成される。また、ダイオード９１に間欠的に順方向電流Ｉｄを流すことは、ダイオード９１の自己発熱を抑制し、精度が高い温度検出を可能にする。

なお、ダイオード９１は、「温度検出素子」に相当し、順方向電流Ｉｄは、「所定電流」に相当する。また、「温度検出素子」には、ダイオードのほかに、例えば、温度センサとして用いられるポリシリコン抵抗などを用いても良い。

温度電圧生成回路８１は、パルス信号ｐｕｌｓｅが“Ｈ”レベルである場合、ダイオード９１に順方向電流Ｉｄを流し、温度に応じたダイオード９１の順方向電圧ＶＦを検出電圧として生成する。一方、温度電圧生成回路８１は、パルス信号ｐｕｌｓｅがローレベル（以下、“Ｌ”レベルとする）である場合、順方向電圧ＶＦの生成を停止する。

ダイオード９１の順方向電圧ＶＦは、負の温度特性を有するため、制御ＩＣ４０内の温度が上昇すると、順方向電圧ＶＦは低くなる。一方、制御ＩＣ４０内の温度が低下すると、順方向電圧ＶＦは、高くなる。

定電流源９２は、温度補償された定電流源であり、制御ＩＣ４０内の温度に依存せず、所定の順方向電流Ｉｄをダイオード９１に流す。具体的には、定電流源９２は、図示しない基準電圧回路を用いて電流を生成することにより、温度補償された定電流源として動作する。

スイッチ９３は、パルス生成回路７０からのパルス信号ｐｕｌｓｅが“Ｈ”レベルである場合、オンし、ダイオード９１に、定電流源９２が流す順方向電流Ｉｄが供給される。一方、スイッチ９３は、パルス信号ｐｕｌｓｅが“Ｌ”レベルである場合、オフし、ダイオード９１に、順方向電流Ｉｄを停止する。

出力回路８２は、パルス生成回路７０からのパルス信号ｐｕｌｓｅが“Ｈ”レベルとなり“所定時間Ｔｐ”経過してから、パルス信号ｐｕｌｓｅが“Ｌ”レベルになるまで、温度が“所定の温度Ｔｏ（例えば、１４０℃）”より高いか否かを示す検出信号を出力する。すなわち、出力回路８２は、温度電圧生成回路８１からの順方向電圧ＶＦを、“所定の温度Ｔｏ”に応じた高い基準電圧ＶＲＥＦ１及び低い基準電圧ＶＲＥＦ２と比較し、比較結果ｃｏｍｐを信号ＯＴＰとして出力する回路である。出力回路８２は、立ち上がり遅延回路９４、ヒステリシスコンパレータ９５、ＡＮＤゲート９６を含んで構成される。なお、信号ＯＴＰは、「検出信号」に相当する。

図５に示す通り、立ち上がり遅延回路９４は、抵抗１０１、コンデンサ１０２、インバータ１０３、ＮＭＯＳトランジスタ１０４、コンパレータ１０５、インバータ１０６を含んで構成される。抵抗１０１及びコンデンサ１０２は、パルス信号ｐｕｌｓｅを積分する積分回路を構成し、パルス信号ｐｕｌｓｅの立ち上がりを“所定時間Ｔｐ”だけ遅延させる。

インバータ１０３及びＮＭＯＳトランジスタ１０４は、コンデンサ１０２に蓄積された電荷を放電させるための放電回路を構成する。インバータ１０３及びＮＭＯＳトランジスタ１０４は、パルス信号ｐｕｌｓｅが“Ｌ”レベルになると、コンデンサ１０２を放電させ、コンパレータ１０５の反転入力端子に印可される電圧を低下させる。

コンパレータ１０５は、コンデンサ１０２の一端の電圧と、基準電圧ＶＲＥＦ３とを比較し、比較結果を出力する。この比較結果は、インバータ１０６によって反転され、遅延されたパルス信号ｐｕｌｓｅ＿ｄとなる。

なお、立ち上がり遅延回路９４は、「信号出力回路」に相当し、遅延されたパルス信号ｐｕｌｓｅ＿ｄは、「所定信号」に相当する。

ここで、“所定時間Ｔｐ”は、抵抗１０１の抵抗値及びコンデンサ１０２の容量値に基づいて求められる時定数によって定められる。“所定時間Ｔｐ”は、パルス信号ｐｕｌｓｅが“Ｈ”レベルとなってから、順方向電流Ｉｄが供給され、制御ＩＣ４０内の温度に応じた検出電圧を生成するまでの“第１期間Ｔａ”と、パルス信号ｐｕｌｓｅが“Ｈ”レベルとなってから、ヒステリシスコンパレータ９５（後述）の比較結果ｃｏｍｐを出力するまでの“第２期間Ｔｂ”と、の両方より長い。

図４を再度参照すると、ヒステリシスコンパレータ９５は、パルス信号ｐｕｌｓｅが“Ｈ”レベルとなると起動し、温度電圧生成回路８１からの順方向電圧ＶＦを、高い基準電圧ＶＲＥＦ１及び低い基準電圧ＶＲＥＦ２と比較して、比較結果ｃｏｍｐを出力する。ヒステリシスコンパレータ９５は、順方向電圧ＶＦが高い基準電圧ＶＲＥＦ１以上になると、“Ｌ”レベルの信号を出力し、逆に、順方向電圧ＶＦが低い基準電圧ＶＲＥＦ２以下になると、“Ｈ”レベルの信号を出力する。なお、ヒステリシスコンパレータ９５は、「比較回路」に相当し、高い基準電圧ＶＲＥＦ１及び低い基準電圧ＶＲＥＦ２は、「所定の温度に応じた基準電圧」に相当する。

ＡＮＤゲート９６は、遅延されたパルス信号ｐｕｌｓｅ＿ｄと、ヒステリシスコンパレータ９５からの比較結果ｃｏｍｐと、の論理積を取り、遅延されたパルス信号ｐｕｌｓｅ＿ｄが“Ｈ”レベルである時のみ、比較結果ｃｏｍｐを信号ＯＴＰとして出力する。なお、ＡＮＤゲート９６は、「論理回路」に相当する。

＜＜＜＜パルス生成回路７０及び検出回路８０の動作＞＞＞＞
パルス生成回路７０は、スイッチング電源回路１０が「通常モード」で動作するか「バーストモード」で動作するかに関わらず、一定の周波数で発振するパルス信号ｐｕｌｓｅを生成する。

図６は、制御ＩＣ４０内の温度が“所定の温度Ｔｏ（例えば、１４０℃）”未満であり、信号ＯＴＰが“Ｈ”レベルとならない場合の検出回路８０の動作を示す図である。パルス信号ｐｕｌｓｅは、パルス生成回路７０によって生成され、一定の周波数で発振する。パルス信号ｐｕｌｓｅが出力回路８２に入力されると、“所定時間Ｔｐ”だけ遅延させた遅延されたパルス信号ｐｕｌｓｅ＿ｄが生成される。遅延されたパルス信号ｐｕｌｓｅ＿ｄは、パルス信号ｐｕｌｓｅが“Ｌ”レベルとなると、“Ｌ”レベルとなるように生成される。

時刻ｔ０において、“Ｈ”レベルのパルス信号ｐｕｌｓｅが、出力回路８２に入力される。この時、温度電圧生成回路８１は、スイッチ９３がオンされるので、ダイオード９１には順方向電流Ｉｄが定電流源９２によって供給される。そして、ヒステリシスコンパレータ９５の起動が開始される。なお、パルス信号ｐｕｌｓｅの論理レベルが“Ｈ”レベルである場合が、パルス信号が「第１レベル」である場合に相当する。

時刻ｔ１において、順方向電流Ｉｄは、所定値となり、定電流源９２によって所定の順方向電流Ｉｄがダイオード９１に供給される。この結果、ダイオード９１の順方向電圧ＶＦは、制御ＩＣ４０内の温度に応じた電圧となる。なお、順方向電流Ｉｄが所定値になり、ダイオード９１が、温度に応じた電圧となるまでの“第１期間Ｔａ”である時刻ｔ０～ｔ１は、「第１期間」に相当する。

例えば、時刻ｔ２において、ヒステリシスコンパレータ９５が、起動されると、ヒステリシスコンパレータ９５は、温度電圧生成回路８１からの順方向電圧ＶＦを、高い基準電圧ＶＲＥＦ１及び低い基準電圧ＶＲＥＦ２と比較し、比較結果ｃｏｍｐを出力する。なお、ヒステリシスコンパレータ９５が比較結果ｃｏｍｐを出力するまでの“第２期間Ｔｂ”であるｔ０～ｔ２は、「第２期間」に相当する。

時刻ｔ０から“所定時間Ｔｐ”経過した時刻ｔ３において、遅延されたパルス信号ｐｕｌｓｅ＿ｄが“Ｈ”レベルとなる。この時、パルス信号ｐｕｌｓｅは“Ｈ”レベルであり、ダイオード９１に所定の順方向電流Ｉｄが流れており、また、ヒステリシスコンパレータ９５が比較結果ｃｏｍｐを出力している。

そして、ヒステリシスコンパレータ９５は、温度電圧生成回路８１からの順方向電圧ＶＦを高い基準電圧ＶＲＥＦ１及び低い基準電圧ＶＲＥＦ２と比較した比較結果ｃｏｍｐをＡＮＤゲート９６に出力する。ＡＮＤゲート９６は、遅延されたパルス信号ｐｕｌｓｅ＿ｄが“Ｈ”レベルであり、ダイオード９１の順方向電圧ＶＦは、高い基準電圧ＶＲＥＦ１よりも高いため、“Ｌ”レベルの信号ＯＴＰを出力する。

時刻ｔ４において、パルス信号ｐｕｌｓｅが“Ｌ”レベルとなると、遅延されたパルス信号ｐｕｌｓｅ＿ｄもまた、“Ｌ”レベルとなる。遅延されたパルス信号ｐｕｌｓｅ＿ｄが“Ｌ”レベルとなると、ＡＮＤゲート９６からの信号ＯＴＰのレベルは、“Ｌ”レベルが維持される。なお、パルス信号ｐｕｌｓｅの論理レベルが“Ｌ”レベルである場合が、パルス信号が「第２レベル」である場合に相当する。

時刻ｔ５において、パルス信号ｐｕｌｓｅは、“Ｈ”レベルとなり、この後、時刻ｔ０～ｔ５の動作が繰り返される。

以上から、本実施形態は、パルス信号ｐｕｌｓｅが“Ｈ”レベルである場合にのみ、定電流源９２が、ダイオード９１に順方向電流Ｉｄを供給する。そして、パルス信号ｐｕｌｓｅが“所定時間Ｔｐ”だけ遅延された遅延されたパルス信号ｐｕｌｓｅ＿ｄが“Ｈ”レベルである場合にのみ、温度を検出する。これにより、消費電力を低減しつつ安定的に温度を検出することができる。

図７は、制御ＩＣ４０内の温度が“所定の温度Ｔｏ（例えば、１４０℃）”以上であり、信号ＯＴＰが“Ｈ”レベルとなる場合の検出回路８０の動作を示す図である。パルス信号ｐｕｌｓｅは、図６の場合と同様に生成される。

時刻ｔ１０において、“Ｈ”レベルのパルス信号ｐｕｌｓｅが、出力回路８２に入力される。この時、温度電圧生成回路８１は、スイッチ９３がオンされるので、ダイオード９１には順方向電流Ｉｄが定電流源９２によって供給される。そして、ヒステリシスコンパレータ９５の起動が開始される。

時刻ｔ１１において、順方向電流Ｉｄは、所定値となり、定電流源９２によって所定の順方向電流Ｉｄがダイオード９１に供給される。この結果、ダイオード９１の順方向電圧ＶＦは、制御ＩＣ４０内の温度に応じた電圧となる。

例えば、時刻ｔ１２において、ヒステリシスコンパレータ９５が、起動されると、ヒステリシスコンパレータ９５は、温度電圧生成回路８１からの順方向電圧ＶＦを高い基準電圧ＶＲＥＦ１及び低い基準電圧ＶＲＥＦ２と比較し、比較結果ｃｏｍｐを出力する。

時刻ｔ１０から“所定時間Ｔｐ”経過した時刻ｔ１３において、遅延されたパルス信号ｐｕｌｓｅ＿ｄが“Ｈ”レベルとなる。この時、パルス信号ｐｕｌｓｅは“Ｈ”レベルであり、ダイオード９１に所定の順方向電流Ｉｄが流れており、また、ヒステリシスコンパレータ９５が，“Ｈ”レベルの比較結果ｃｏｍｐを出力している。

そして、ヒステリシスコンパレータ９５は、温度電圧生成回路８１からの順方向電圧ＶＦを高い基準電圧ＶＲＥＦ１及び低い基準電圧ＶＲＥＦ２と比較した比較結果ｃｏｍｐをＡＮＤゲート９６に出力する。ＡＮＤゲート９６は、遅延されたパルス信号ｐｕｌｓｅ＿ｄが“Ｈ”レベルであり、ダイオード９１の順方向電圧ＶＦは、低い基準電圧ＶＲＥＦ２よりも低いため、“Ｈ”レベルの信号ＯＴＰを出力する。

時刻ｔ１４において、パルス信号ｐｕｌｓｅが“Ｌ”レベルとなると、遅延されたパルス信号ｐｕｌｓｅ＿ｄもまた、“Ｌ”レベルとなる。遅延されたパルス信号ｐｕｌｓｅ＿ｄが“Ｌ”レベルとなると、ＡＮＤゲート９６は、“Ｌ”レベルの信号ＯＴＰを出力する。

時刻ｔ１５において、パルス信号ｐｕｌｓｅは“Ｈ”レベルとなり、この後、時刻ｔ１０～ｔ１５の動作が繰り返される。

以上説明した通り、パルス信号ｐｕｌｓｅに基づいて“所定時間Ｔｐ”後に制御ＩＣ４０内の温度を検出すると、検出回路８０は、消費電力を低減しつつ安定的に温度を検出することができる。

以上、ＬＬＣ電流共振型のコンバータに用いられる制御ＩＣ４０が、検出回路８０を有しているものとして説明したが、検出回路８０は、ＬＬＣ電流共振型のコンバータ以外のコンバータ等を制御する制御ＩＣに用いられても良い。

＝＝＝変形例＝＝＝
図８は、パルス生成回路７１が、信号Ｖｏｓｃに基づいてパルス信号ｐｕｌｓｅを生成する場合の制御ＩＣ４１の構成を示す図である。制御ＩＣ４１は、制御ＩＣ４０の代わりに用いられても良い。なお、図８において、図２と同一の対象には、同一の参照符号が付されている。

パルス生成回路７１は、例えば、信号Ｖｏｓｃの立ち上がりエッジを検出すると、“Ｈ”レベルのパルス信号ｐｕｌｓｅを出力し、例えば、３回、信号Ｖｏｓｃの立ち上がりエッジを検出すると、“Ｌ”レベルのパルス信号ｐｕｌｓｅを出力する。

パルス信号ｐｕｌｓｅが“Ｌ”レベルとなると、パルス生成回路７１は、例えば、少なくとも９回、信号Ｖｏｓｃの立ち上がりエッジを検出するまで、“Ｌ”レベルのパルス信号ｐｕｌｓｅを出力し続ける。

その後、パルス生成回路７１は、例えば、信号Ｖｏｓｃの立ち上がりエッジを検出すると、例えば、信号Ｖｏｓｃの立ち上がりエッジに基づいて、再度、“Ｈ”レベルのパルス信号ｐｕｌｓｅを出力する。

図９を参照して、パルス生成回路７１が、信号Ｖｏｓｃに基づいて信号Ｖｏｓｃに応じた周期でパルス信号ｐｕｌｓｅを生成する場合の動作を説明する。

まず、図９において、スイッチング電源回路１０が「通常モード」で動作する場合に、パルス生成回路７１がどのように動作するかを説明する。

時刻ｔ２０において、パルス生成回路７１は、例えば、信号Ｖｏｓｃの立ち上がりエッジを検出すると、“Ｈ”レベルのパルス信号ｐｕｌｓｅを出力する。時刻ｔ２１において、時刻ｔ２０の後、例えば、３回、信号Ｖｏｓｃの立ち上がりエッジを検出すると、パルス生成回路７１は、“Ｌ”レベルのパルス信号ｐｕｌｓｅを出力する。

パルス信号ｐｕｌｓｅが“Ｌ”レベルとなると、パルス生成回路７１は、例えば、少なくとも９回、信号Ｖｏｓｃの立ち上がりエッジを検出するまで、“Ｌ”レベルのパルス信号ｐｕｌｓｅを出力し続ける。

時刻ｔ２２において、パルス生成回路７１は、例えば、信号Ｖｏｓｃの立ち上がりエッジを検出すると、再度、“Ｈ”レベルのパルス信号ｐｕｌｓｅを出力し、時刻ｔ２０からｔ２１の動作を繰り返す。

つぎに、再び図９において、スイッチング電源回路１０が「バーストモード」で動作する場合に、パルス生成回路７１がどのように動作するかを説明する。

時刻ｔ２３において、パルス生成回路７１は、例えば、信号Ｖｏｓｃの立ち上がりエッジを検出すると、“Ｈ”レベルのパルス信号ｐｕｌｓｅを出力する。時刻ｔ２４において、時刻ｔ２３の後、例えば、３回、信号Ｖｏｓｃの立ち上がりエッジを検出すると、パルス生成回路７１は、“Ｌ”レベルのパルス信号ｐｕｌｓｅを出力する。

パルス信号ｐｕｌｓｅが“Ｌ”レベルとなると、パルス生成回路７１は、例えば、少なくとも９回、信号Ｖｏｓｃの立ち上がりエッジを検出するまで、“Ｌ”レベルのパルス信号ｐｕｌｓｅを出力し続ける。

時刻ｔ２５において、例えば、信号Ｖｏｓｃの立ち上がりエッジを検出すると、パルス生成回路７１は、再度、“Ｈ”レベルのパルス信号ｐｕｌｓｅを出力し、ｔ２３～ｔ２４の動作を繰り返す。すなわち、パルス生成回路７１は、信号Ｖｏｓｃのタイミングに基づいて、“Ｈ”レベルのパルス信号ｐｕｌｓｅを出力する。

以上から、「バーストモード」および「通常モード」において、ＮＭＯＳトランジスタ２２およびＮＭＯＳトランジスタ２３のスイッチング動作がなされている時に、パルス信号ｐｕｌｓｅが生成される。そしてスイッチング電源回路１０が「バーストモード」で動作する場合のパルス信号ｐｕｌｓｅの周期は、スイッチング電源回路１０が「通常モード」で動作する場合のパルス信号ｐｕｌｓｅの周期より大きくなる。

＝＝＝まとめ＝＝＝
以上、本実施形態のスイッチング電源回路１０について説明した。パルス信号ｐｕｌｓｅに基づいて“所定時間Ｔｐ”後に制御ＩＣ４０内の温度を検出すると、検出回路８０は、消費電力を低減しつつ安定的に温度を検出することができる。

また、温度検出素子に順方向電流Ｉｄを流す際に、温度補償された順方向電流Ｉｄを流すことができる定電流源９２を用いることにより、高精度な検出結果を得ることができる。

また、ダイオード９１に間欠的に順方向電流Ｉｄを流すことで、ダイオード９１の自己発熱を低減でき、精度が高い、温度の検出をすることができる。

また、出力回路８２が立ち上がり遅延回路９４を有することにより、パルス信号ｐｕｌｓｅの立ち上がりタイミングを所定時間遅延させることができる。そして、所定時間は、定電流源９２が順方向電流Ｉｄを流すことができるようになるための、または、ヒステリシスコンパレータ９５が比較結果ｃｏｍｐを出力するための待ち時間となる。

また、所定時間を定電流源９２及びヒステリシスコンパレータ９５が安定的に動作するまでの時間より長くすることにより、温度を検出する精度を高くすることができる。

また、電源回路に用いられるスイッチング制御回路に、検出回路８０を用いることにより、熱による誤動作を防止することができる。

また、パルス信号ｐｕｌｓｅが発生する周期を所定の周期とすることで、負荷が軽負荷である場合でも、制御ＩＣ４０内の温度を測定することができる。これにより、意図しない発熱が生じても、常に所定の周期毎に温度を検出するので、負荷が軽負荷である場合でも制御ＩＣ４０が誤動作することを防止することができる。

また、パルス信号ｐｕｌｓｅを、ＮＭＯＳトランジスタ２２，２３を駆動するための駆動信号の基となる発振信号の周期に基づいて生成することで、負荷の変動による熱の発生を考慮した温度検出を実現できる。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０ スイッチング電源回路
１１ 負荷
２０，２１，３２，５０～５３，１０２ コンデンサ
２２，２３，１０４ ＮＭＯＳトランジスタ
２４ トランス
２５ 制御ブロック
３０，３１，５６，９１ ダイオード
３３ 定電圧回路
３４ 発光ダイオード
４０，４１ 制御ＩＣ
５４，５５，６１，１０１ 抵抗
５７ フォトトランジスタ
６０ 制御回路
６２ 判定回路
６３ 発振回路
６４ 駆動回路
７０，７１ パルス生成回路
８０ 検出回路
８１ 温度電圧生成回路
８２ 出力回路
９２ 定電流源
９３ スイッチ
９４ 立ち上がり遅延回路
９５ ヒステリシスコンパレータ
１０５ コンパレータ
９６ ＡＮＤゲート
１０３，１０６ インバータ

Claims (9)

1. パルス信号が第１レベルである場合、所定電流に基づいて、温度に応じた検出電圧を生成し、前記パルス信号が第２レベルである場合、前記検出電圧の生成を停止する温度電圧生成回路と、
   前記パルス信号が前記第１レベルとなり所定時間経過してから、前記パルス信号が前記第２レベルとなるまで、前記検出電圧に基づいて前記温度が所定の温度より高いか否かを示す検出信号を出力する出力回路と、
   を備える検出回路。
2. 請求項１に記載の検出回路であって、
   前記温度電圧生成回路は、
   前記所定電流を生成する定電流源と、
   温度検出素子と、
   前記パルス信号が前記第１レベルである場合、前記温度検出素子に対して前記所定電流の供給を開始し、前記パルス信号が前記第２レベルである場合、前記所定電流の供給を停止するスイッチと、
   を備える、検出回路。
3. 請求項２に記載の検出回路であって、
   前記温度検出素子は、ダイオードである、検出回路。
4. 請求項１から３の何れか一項に記載の検出回路であって、
   前記出力回路は、
   前記パルス信号が前記第１レベルとなり前記所定時間経過してから、前記パルス信号が前記第２レベルとなるまで、所定信号を出力する信号出力回路と、
   前記パルス信号が前記第１レベルとなると起動し、前記検出電圧と、前記所定の温度に応じた基準電圧と、を比較して比較結果を出力する比較回路と、
   前記所定信号が出力されると、前記比較結果を前記検出信号として出力する論理回路と、
   を備える、検出回路。
5. 請求項４に記載の検出回路であって、
   前記所定時間は、前記パルス信号が前記第１レベルとなってから、前記所定電流が供給され、前記温度に応じた前記検出電圧を生成するまでの第１期間と、前記パルス信号が前記第１レベルとなってから、前記比較結果を出力するまでの第２期間と、の両方より長い、検出回路。
6. 電源回路のインダクタに流れるインダクタ電流を制御するスイッチング素子のスイッチングを制御するスイッチング制御回路であって、
   負荷が軽負荷であるか否かを判定する判定回路と、
   前記負荷が前記軽負荷である場合に前記スイッチング素子を第１モードで駆動し、前記負荷が前記軽負荷でない場合に前記スイッチング素子を第２モードで駆動するための発振信号を出力する発振回路と、
   前記発振信号に基づいて、前記スイッチング素子を駆動する駆動回路と、
   パルス信号を生成するパルス生成回路と、
   前記パルス信号が第１レベルである場合、所定電流に基づいて、温度に応じた検出電圧を生成し、前記パルス信号が第２レベルである場合、前記検出電圧の生成を停止する温度電圧生成回路と、
   前記パルス信号が前記第１レベルとなり所定時間経過してから、前記パルス信号が前記第２レベルとなるまで、前記検出電圧に基づいて前記温度が所定の温度より高いか否かを示す検出信号を出力する出力回路と、
   を備え、
   前記温度が前記所定の温度より高いことを示す前記検出信号を、前記発振回路が受けることで、前記スイッチング素子のスイッチング動作が停止されるスイッチング制御回路。
7. 請求項６に記載のスイッチング制御回路であって、
   前記パルス生成回路は、前記パルス信号を所定の周期で生成する、スイッチング制御回路。
8. 請求項６に記載のスイッチング制御回路であって、
   前記パルス生成回路は、前記発振信号に基づいて前記発振信号の周期に応じた周期で前記パルス信号を生成し、
   前記第１および前記第２モードにおいて、前記スイッチング素子の前記スイッチング動作がなされている時に、前記パルス信号が生成される、スイッチング制御回路。
9. １次側に設けられた１次コイルと、２次側に設けられた２次コイルと、を含むトランスと、
   前記１次コイルの電流を制御するスイッチング素子と、
   前記スイッチング素子のスイッチングを制御するスイッチング制御回路と、
   を含み目的レベルの出力電圧を２次側に生成する電源回路であって、
   前記スイッチング制御回路は、
   前記スイッチング素子を駆動するための発振信号を出力する発振回路と、
   前記発振信号に基づいて、前記スイッチング素子を駆動する駆動回路と、
   パルス信号を生成するパルス生成回路と、
   前記パルス信号が第１レベルである場合、所定電流に基づいて、温度に応じた検出電圧を生成し、前記パルス信号が第２レベルである場合、前記検出電圧の生成を停止する温度電圧生成回路と、
   前記パルス信号が前記第１レベルとなり所定時間経過してから、前記パルス信号が前記第２レベルとなるまで、前記検出電圧に基づいて前記温度が所定の温度より高いか否かを示す検出信号を出力する出力回路と、
   を備え、
   前記温度が前記所定の温度より高いことを示す前記検出信号を、前記発振回路が受けることで、前記スイッチング素子のスイッチング動作が停止される電源回路。
   

Images