JP7207970B2 - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP7207970B2 JP7207970B2 JP2018220652A JP2018220652A JP7207970B2 JP 7207970 B2 JP7207970 B2 JP 7207970B2 JP 2018220652 A JP2018220652 A JP 2018220652A JP 2018220652 A JP2018220652 A JP 2018220652A JP 7207970 B2 JP7207970 B2 JP 7207970B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- mask layer
- resin film
- color
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dicing (AREA)
Description
本発明は、ウエーハの加工方法、特にプラズマダイシングに関する。 The present invention relates to a wafer processing method, particularly plasma dicing.
一般に、半導体デバイスが形成されるシリコンやガリウムヒ素、SiC、サファイアなどからなるウエーハを個々のデバイスチップに分割するために、切削ブレードによるダイシングやレーザー光線によるレーザー加工が用いられる。切削ブレードは破砕加工のため、チップのエッジに欠けが発生してチップの抗折強度に限界(上限)が発生する。また、ウエーハ内部にレーザー光線で形成した改質層を破断起点としてデバイスチップに分割した場合でも、僅かながらもチップの側面に亀裂が発生するため、チップの抗折強度に限界(上限)が発生する。 In general, dicing with a cutting blade or laser processing with a laser beam is used to divide a wafer made of silicon, gallium arsenide, SiC, sapphire, etc. on which semiconductor devices are formed into individual device chips. Since the cutting blade is crushed, chipping occurs at the edge of the chip, and the bending strength of the chip is limited (upper limit). In addition, even if the modified layer formed inside the wafer with a laser beam is used as a fracture starting point to split into device chips, cracks will occur on the sides of the chips, albeit only slightly, so the die strength of the chips will have a limit (upper limit). .
とくに、半導体デバイスチップは技術革新にともない年々小さく薄く加工される。そのため、チップのエッジの欠けや側面の亀裂に起因する抗折強度低下の影響は大きい。そこで、プラズマ加工によってウエーハをダイシング(プラズマダイシング)する技術が開発されている(例えば、特許文献1および特許文献2参照)。
In particular, semiconductor device chips are processed smaller and thinner year by year along with technological innovation. Therefore, chipping of the edge of the chip and cracking of the side surface of the chip greatly reduce the bending strength. Therefore, techniques for dicing wafers by plasma processing (plasma dicing) have been developed (see, for example,
この種の技術では、ウエーハをプラズマ加工する際に、デバイスがエッチングされることを防ぐため、デバイスの表面をマスクで覆う必要がある。しかし、マスクもプラズマ加工により低いレートながらも除去されるため、プラズマ加工中にマスクが無くなってしまいデバイスが損傷する恐れがある。 In this type of technology, it is necessary to cover the surface of the device with a mask in order to prevent the device from being etched during plasma processing of the wafer. However, since the mask is also removed by plasma processing, albeit at a low rate, the device may be damaged if the mask disappears during plasma processing.
本発明は、上記に鑑みてなされたものであって、マスク層がデバイスを覆っているか否かを簡易的に検出できるウエーハの加工方法を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a wafer processing method capable of easily detecting whether or not a mask layer covers a device.
上述した課題を解決し、目的を達成するために、本発明は、格子状の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハの加工方法であって、該デバイスを覆い該分割予定ラインの領域を露出させる所定の色のマスク層をウエーハの表面に被覆させるマスク層被覆ステップと、該マスク層被覆ステップを実施した後、該ウエーハの表面側にプラズマ状態のエッチングガスを供給し、該マスク層から露出した該分割予定ラインをエッチングするプラズマ加工ステップと、を備え、該プラズマ加工ステップの後に、該ウエーハの表面の該マスク層の有無を該ウエーハ表面に該所定の色が検出されるか否かに基づいて判定するマスク層検出ステップを更に備えるものである。 In order to solve the above-described problems and achieve the object, the present invention provides a wafer processing method in which devices are formed in a plurality of regions partitioned by grid-like dividing lines, wherein the devices are covered with a wafer. A mask layer coating step of coating the surface of the wafer with a mask layer of a predetermined color that exposes the area of the line to be divided, and after performing the mask layer coating step, supplying an etching gas in a plasma state to the surface side of the wafer. and a plasma processing step of etching the lines to be divided exposed from the mask layer , after the plasma processing step, checking the presence or absence of the mask layer on the surface of the wafer and applying the predetermined color to the surface of the wafer. is detected, further comprising a mask layer detection step.
この構成において、該マスク層被覆ステップでは、異なる色を有するマスク層を2層以上積層し、該マスク層検出ステップでは、検出した色から該ウエーハの表面にある該マスク層の層数を推定し、該層数が予め設定した数未満で有る場合は、以降の工程の継続を中止してもよい。 In this configuration, in the mask layer covering step, two or more mask layers having different colors are laminated, and in the mask layer detecting step, the number of mask layers on the surface of the wafer is estimated from the detected colors. If the number of layers is less than a preset number, continuation of subsequent steps may be stopped.
本発明によれば、ウエーハ表面に少なくとも該表面と異なる所定の色のマスク層を設けることにより、所定の色の検出の有無に基づいてマスク層がデバイスを覆っているか否かを簡易的に検出することができる。このため、誤ってデバイスをエッチングして損傷させる事態を防止できるという効果を奏する。また、所定の色を検出することにより、プラズマ加工で必要なマスク層の厚さなどのマスク層の被覆条件を選定する際の目安として用いることができる。 According to the present invention, by providing at least a mask layer of a predetermined color different from the surface of the wafer, whether or not the mask layer covers the device can be easily detected based on the presence or absence of detection of the predetermined color. can do. Therefore, there is an effect that it is possible to prevent a situation in which the device is erroneously etched and damaged. Further, by detecting a predetermined color, it can be used as a guideline when selecting mask layer coating conditions such as the thickness of the mask layer required for plasma processing.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 A form (embodiment) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. In addition, the components described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the configurations described below can be combined as appropriate. In addition, various omissions, substitutions, or changes in configuration can be made without departing from the gist of the present invention.
[実施形態1]
実施形態1に係るウエーハの加工方法を図面に基づいて説明する。図1は、実施形態1に係るウエーハの加工方法の加工対象であるウエーハの一例を示す斜視図である。図2は、ウエーハの加工方法の手順を示すフローチャートである。
[Embodiment 1]
A wafer processing method according to the first embodiment will be described with reference to the drawings. FIG. 1 is a perspective view showing an example of a wafer to be processed by a wafer processing method according to a first embodiment. FIG. 2 is a flow chart showing the procedure of the wafer processing method.
実施形態1では、ウエーハ1は、シリコン、サファイア、SiC(炭化ケイ素)又はガリウムヒ素などを基板2とする円板状の半導体ウエーハや光デバイスウエーハである。ウエーハ1は、図1に示すように、基板2の表面3に格子状に設けられた分割予定ライン6を備え、これら分割予定ライン6によって区画された複数の領域には、それぞれIC、LSI等を含むデバイス5が形成されている。デバイス5を構成する回路は、例えば、SiOF、BSG(SiOB)等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜(Low-k膜)により構成された機能層に支持されている。また、デバイス5が形成された表面3と反対側に位置する基板2の面を裏面4とする。
In
実施形態1に係るウエーハの加工方法は、ウエーハ1を分割予定ライン6に沿って個々のデバイス5に分割する方法である。ウエーハの加工方法は、図2に示すように、フレーム支持ステップST1と、マスク層被覆ステップST2と、プラズマ加工ステップST3と、マスク層検出ステップST4と、マスク層除去ステップST5とを備える。
The wafer processing method according to the first embodiment is a method of dividing the
(フレーム支持ステップ)
図3は、フレーム支持ステップを示す斜視図である。フレーム支持ステップST1は、上記したウエーハ1を、粘着テープ200を介して環状フレーム201に支持させるステップである。実施形態1では、図3に示すように、環状フレーム201はウエーハ1よりも大径な開口201Aを有し、この開口201Aを覆うように粘着テープ200の外周部200Aを環状フレーム201の下面に貼着(装着)する。そして、環状フレーム201の開口201Aに露出する粘着テープ200にウエーハ1の裏面4側を貼着する。このフレーム支持ステップST1では、ウエーハ1は基板2の表面3(デバイス5)側が露出して環状フレーム201に粘着テープ200を介して支持される。
(frame support step)
FIG. 3 is a perspective view showing a frame supporting step. The frame supporting step ST1 is a step of supporting the above-described
(マスク層被覆ステップ)
マスク層被覆ステップST2は、デバイス5を覆うとともに分割予定ライン6の領域を露出させるマスク層10をウエーハ1の表面3に被覆するステップである。本実施形態では、マスク層被覆ステップST2は、基板2の表面3全体に樹脂膜11を被覆するステップ(樹脂膜被覆ステップという)と、分割予定ライン6に沿ってレーザー光線を照射することで分割予定ライン6の領域の樹脂膜11を除去してマスク層10を形成するステップ(レーザー加工ステップという)との二段階で実施される。図4は、樹脂膜被覆ステップを示す側断面図である。図5は、レーザー加工ステップを示す側断面図である。図6は、マスク層被覆ステップ後のウエーハを模式的に示す斜視図である。図7は、マスク層被覆ステップ後のウエーハの要部の断面図である。
(Mask layer covering step)
The mask layer covering step ST2 is a step of covering the
樹脂膜被覆ステップは、レーザー加工ステップを実施する前に、ウエーハ1の表面3にプラズマエッチングに対して耐性を有する樹脂膜11を被覆するステップである。樹脂膜被覆ステップは、図4に示すように、粘着テープ200を介してウエーハ1の裏面4側をスピンコータ20のスピンナーテーブル21に吸引保持し、環状フレーム201をクランパ22によりクランプする。この状態で、スピンナーテーブル21を軸心回りに回転させつつ塗布ノズル23から液状樹脂24をウエーハ1の表面3(デバイス5)に滴下する。この際、塗布ノズル23はウエーハ1の直径方向に往復移動する。滴下された液状樹脂24は、スピンナーテーブル21の回転により発生する遠心力によって、ウエーハ1の表面3上を中心側から外周側に向けて流れていき、ウエーハ1の表面3の全面に塗布されてデバイス5を覆う。
The resin film coating step is a step of coating the
液状樹脂24は、例えば、ポリビニルアルコール(polyvinyl alcohol:PVA)又はポリビニルピロリドン(polyvinyl pyrrolidone:PVP)等のプラズマエッチングに対して耐性を有しかつ水溶性の液状樹脂が用いられる。この種の液状樹脂は、一般に無色透明であるため、ウエーハ1の表面3に塗布した場合であっても、表面3の全面に一様に塗付されているか否かを判定することが難しい。このため、実施形態1では、液状樹脂24には、水溶性の顔料(炭素、色素、インクなどを含む)が混入されて所定の色(例えば、白色)に着色されている。この所定の色は、少なくともウエーハ1の基板2(デバイス5を含む)の色と異なる色が選択され、基板2上に液状樹脂24が塗布されているか否かを色彩の差異で判定できるようになっている。
For the
ウエーハ1の表面3に液状樹脂24を塗布した後、この液状樹脂24を硬化させることにより、ウエーハ1の表面3全体に液状樹脂24が硬化した樹脂膜11を被覆することができる。樹脂膜11は、硬化した後も着色された色味を保持する。また、液状樹脂24(樹脂膜11)は、塗布量(厚み)によって色の濃淡が変化し、例えば塗布量が増加するに従って色が濃くなるようになっている。この構成では、予め樹脂膜11の色の濃度と樹脂膜11の厚みとを複数登録しておき、検出された濃度から樹脂膜11の厚みを推測することができる。
By applying the
レーザー加工ステップは、表面3の全面に樹脂膜11が形成されたウエーハ1に表面3側からレーザー光線を分割予定ライン6に沿って照射することで分割予定ライン6に沿った領域の樹脂膜11を除去するステップである。レーザー加工ステップでは、図5に示すように、粘着テープ200を介して、ウエーハ1の裏面4側をレーザー加工装置30のチャックテーブル31に吸引保持し、環状フレーム201をクランパ32によりクランプする。この状態で、レーザー加工装置30の図示しない赤外線カメラにより樹脂膜11を介してウエーハ1を撮像して、分割予定ライン6の位置を割り出した後、レーザー光線照射手段33とチャックテーブル31とを分割予定ライン6に沿って相対的に移動させながら、レーザー光線照射手段33からレーザー光線33Aを分割予定ライン6に沿って照射する(アブレーション加工)。
In the laser processing step, the
レーザー加工ステップは、例えば下記の加工条件でアブレーション加工を実施する。レーザー光線33Aの波長は、ウエーハ1と液状樹脂24(樹脂膜11)とに対して吸収性を有する波長が採用される。この加工条件は、一例であり、これに限るものではない。
[加工条件]
レーザー光線 :YAG/YVO4
波長 :355nm
平均出力 :2W
繰り返し周波数 :50kHz
照射スポット径 :φ30μm
チャックテーブルの送り速度:100mm/s
In the laser processing step, for example, ablation processing is performed under the following processing conditions. As for the wavelength of the
[Processing conditions]
Laser beam: YAG/YVO4
Wavelength: 355nm
Average output: 2W
Repetition frequency: 50kHz
Irradiation spot diameter: φ30 μm
Feeding speed of chuck table: 100mm/s
このような加工条件に基づき、アブレーション加工を実施すると、図6に示すように、分割予定ライン6に相当する領域の樹脂膜11が除去されて加工溝(分割溝)12が形成される。これにより、ウエーハ1の表面3にはプラズマエッチング用のマスク層10が形成される。加工溝12は、図7に示すように、樹脂膜11及び基板2の表面3の表層部分(例えば低誘電率絶縁体被膜などの機能層)を除去して該基板2の表面3を露出させている。
When the ablation process is performed under these processing conditions, the
(プラズマ加工ステップ)
図8は、プラズマ加工ステップで用いられるエッチング装置の構成を示す断面図である。図9は、プラズマ加工ステップ後のウエーハの要部の断面図である。プラズマ加工ステップST3は、図8に示すエッチング装置40のチャックテーブル44で粘着テープ200側を保持したウエーハ1を表面3側からプラズマエッチングして、加工溝12をウエーハ1の基板2の裏面4に向かって進行させ、基板2を分割予定ライン6に沿って分割するステップである。
(Plasma processing step)
FIG. 8 is a cross-sectional view showing the configuration of an etching apparatus used in the plasma processing step. FIG. 9 is a cross-sectional view of the main portion of the wafer after the plasma processing step. In the plasma processing step ST3, the
プラズマ加工ステップST3は、図8に示すエッチング装置40のシャッター41を下降させて開口部42を開口させた状態で、開口部42から環状フレーム201に支持されたウエーハ1をチャンバ43の内部に進入し、表面3が図8中の上を向いて露出した状態でチャックテーブル44に静電吸着される。この状態で、シャッター41により開口部42を閉め、ガス排出部45の作動によりチャンバ43の内部を減圧排気する。
In the plasma processing step ST3, the
次に、エッチングガス供給手段46を下降させ、ガス供給部47からガス流通孔48にエッチングガスとしてフッ素系安定ガスを供給し、エッチングガス供給手段46の下面の噴出部49からエッチングガスを噴出させる。そして、高周波電源50からエッチングガス供給手段46とチャックテーブル44との間に高周波電圧を印加してエッチングガスをプラズマ化させる。また、ウエーハ1にバイアス電圧を印加して、プラズマ中のイオンをウエーハ1の表面3に引き込んで加工溝12の溝底をエッチングする。これにより、図9に示すように、加工溝12の溝底が表面3から裏面4に向けてウエーハ1厚み分だけエッチングされて該加工溝12が粘着テープ200に到達する。ウエーハ1は加工溝12により個々のデバイス5に分割される。
Next, the etching gas supply means 46 is lowered to supply a fluorine-based stable gas as an etching gas from the gas supply part 47 to the
実施形態1では、エッチングガスとして、六フッ化硫黄(SF6)または四フッ化炭素(CF4)のフッ素系安定ガスが用いられる。ただし、これ以外にも、六フッ化エタン(C2F6)、テトラフルオロエチレン(C2F4)、トリフルオロメタン(CHF3)等のうち少なくとも一つのフッ素系安定ガスを用いてもよい。また、エッチング装置として、チャンバの外でエッチングガスをプラズマ化し、このプラズマ化したエッチングガスをチャンバ内に供給する、いわゆるリモートプラズマ方式のエッチング装置を用いてもよい。
In
(マスク層検出ステップ)
図10は、マスク層検出ステップを示す側断面図である。マスク層検出ステップST4は、ウエーハ1の表面3に上記した所定の色が検出されるか否かに基づき、ウエーハ1の表面3のマスク層10の有無を判定するステップである。マスク層検出ステップST4は、図10に示すように、粘着テープ200を介してウエーハ1の裏面4側を検査テーブル52の上に載置し、ウエーハ1の表面3側のマスク層10を検査用のカメラ51で撮像する。このカメラは、CCDイメージセンサやCMOSイメージセンサなどの撮像素子を備えている。撮像対象領域は、ウエーハ1の表面3の全面(デバイス5)を網羅する領域でもよいし、所定位置の複数のデバイス5を含む領域であってもよい。
(Mask layer detection step)
FIG. 10 is a side sectional view showing the mask layer detection step. The mask layer detection step ST4 is a step for determining the presence or absence of the
撮像画像において、例えば、一のデバイス5の領域すべてに所定の色が検出された場合は、該デバイス5はマスク層10で覆われていると判定される。一方、上記した一のデバイス5の領域の少なくとも一部に所定の色と異なる色(デバイス5の色)が検出された場合は、デバイス5の一部がマスク層10で被覆されていないと判定される。具体的には、一のデバイス5の領域の撮像画像(各画素)のRGB値を取得し、このRGB値がすべて所定の色の範囲内であればマスク層10で被覆され、所定の色の範囲を超えているものがあれば、少なくとも一部がマスク層10で被覆されていないと判定される。この構成では、所定の色が検出されるか否かでマスク層10の有無を簡易的に判定できるため、プラズマ加工中にデバイス5がマスク層10によって保護されていたか否かを検出でき、誤ってエッチング(損傷)されたデバイスが製品化されるのを防止できる。
For example, when a predetermined color is detected in the entire region of one
また、所定の色を単に検出するだけでなく、厚みが増えるに従って色が濃くなるマスク層10を用いた場合には、撮像画像と記憶装置(不図示)に予め登録してある登録画像との色(RGB値)を比較し、最も近い色の登録画像から該撮像画像に対応するマスク層10の厚みを推定してもよい。この構成では、マスク層10の有無だけでなく、マスク層10の厚みを検出できるため、プラズマ加工ステップST3で必要なマスク層10の被覆条件を選定する際の目安として用いることができる。
In addition to simply detecting a predetermined color, when using the
本実施形態では、所定の色の検出をカメラ51で撮像した撮像画像に基づいて行っているが、マスク層10を照射した際の反射光を受光する光センサ(不図示)を用いて、反射光の反射率特性に基づいて、マスク層の色または明暗を検出する構成としてもよい。
In the present embodiment, the detection of the predetermined color is performed based on the captured image captured by the
マスク層検出ステップST4において、撮像されたデバイス5がすべてマスク層10で覆われていると判定されると、マスク層除去ステップST5に移行し、撮像されたデバイス5の少なくとも一部がマスク層10で被覆されていない判定された場合には、これ以降の作業工程の継続を中止する。これにより、誤ってエッチングされたおそれのあるデバイス5が含まれるウエーハ1の加工が中止されるため、この種のデバイスが製品化されることを確実に防止できる。
When it is determined in the mask layer detection step ST4 that the imaged
(マスク層除去ステップ)
図11は、マスク層除去ステップを示す側断面図である。マスク層除去ステップST5は、マスク層10を洗浄して除去するステップである。マスク層除去ステップST5は、粘着テープ200を介してウエーハ1(各デバイス5)の裏面を図11に示す洗浄装置60のスピンナーテーブル61に吸引保持し、環状フレーム201をクランパ62によりクランプする。この状態で、スピンナーテーブル61を軸心回りに回転させつつ洗浄ノズル63から洗浄水64をウエーハ1の表面3のマスク層10に向けて供給する。この際、洗浄ノズル63はウエーハ1の直径方向に往復移動する。供給された洗浄水64は、スピンナーテーブル61の回転により発生する遠心力によって、各デバイス5の表面上を中心側から外周側に向けて流れていき、各デバイス5の表面を覆ったマスク層10(着色に用いた顔料を含む)を溶解し、表面が露出した状態のデバイス5(チップ)が残存する。なお、洗浄水64としては、例えば純水を用いることができる。最後に、残存したデバイス5(チップ)をピックアップして終了する。
(Mask layer removal step)
FIG. 11 is a side sectional view showing the mask layer removal step. The mask layer removing step ST5 is a step of cleaning and removing the
[実施形態2]
実施形態2では、上記したマスク層被覆ステップST2の前段である樹脂膜被覆ステップが実施形態1と異なっている。図12は、実施形態2に係るウエーハの加工方法の樹脂膜被覆ステップを示す側断面図である。図13は、レーザー加工ステップ後のウエーハの要部の断面図である。実施形態1と同一の構成については、同一の符号を付して説明を省略する。
[Embodiment 2]
The second embodiment differs from the first embodiment in the resin film coating step that precedes the mask layer coating step ST2. FIG. 12 is a side sectional view showing the resin film coating step of the wafer processing method according to the second embodiment. FIG. 13 is a cross-sectional view of the main part of the wafer after the laser processing step. The same reference numerals are assigned to the same configurations as in the first embodiment, and the description thereof is omitted.
実施形態2では、樹脂膜被覆ステップは、色の異なる複数(2つ)の液状樹脂をウエーハ1の表面3の全面に重ねて塗付し、積層された樹脂膜を形成する。具体的には、上記した液状樹脂に所定の第一の色(例えば白色)と、第一の色と異なる所定の第二の色(例えば灰色)の水溶性の顔料(炭素、色素、インクなどを含む)が混入され、第一の色に着色された第一の液状樹脂と、第二の色に着色された第二の液状樹脂とが用意されている。これら所定の第一の色および第二の色は、相互に異なるとともにウエーハ1の基板2(デバイス5を含む)の色と異なる色が選択される。
In the second embodiment, the resin film coating step applies a plurality (two) of liquid resins of different colors to the
図12に示すように、粘着テープ200を介してウエーハ1の裏面4側をスピンナーテーブル21に保持する。この状態で、スピンナーテーブル21を軸心回りに回転させつつ塗布ノズル23から第一の液状樹脂をウエーハ1の表面3(デバイス5)に滴下する。滴下された第一の液状樹脂は、スピンナーテーブル21の回転により発生する遠心力によって、ウエーハ1の表面3上を中心側から外周側に向けて流れていき、ウエーハ1の表面3の全面に塗布されてデバイス5を覆う。第一の液状樹脂を硬化させることにより、ウエーハ1の表面3全体に第一の液状樹脂が硬化した第一の樹脂膜11Aを被覆することができる。
As shown in FIG. 12, the
次に、スピンナーテーブル21を軸心回りに回転させつつ塗布ノズル23から第二の液状樹脂24Bを第一の樹脂膜11Aの表面上に滴下する。滴下された第二の液状樹脂24Bは、スピンナーテーブル21の回転により発生する遠心力によって、第一の樹脂膜11Aの表面上をウエーハ1の中心側から外周側に向けて流れていき、第一の樹脂膜11Aの表面全面に塗布される。そして、第二の液状樹脂24Bを硬化させることにより、ウエーハ1の表面3全体に第一の樹脂膜11Aと第二の樹脂膜11Bとを積層することができる。第一の樹脂膜11Aおよび第二の樹脂膜11Bは、硬化した後も着色された第一の色および第二の色の色味を保持し、第1の色と第2の色とが混合して変色することはない。
Next, while rotating the spinner table 21 about its axis, the second
実施形態1と同様な加工条件でレーザー加工ステップを実施すると、図13に示すように、分割予定ライン6に相当する領域の第一の樹脂膜11A及び第二の樹脂膜11Bが除去されて加工溝(分割溝)12が形成される。これにより、ウエーハ1の表面3には二層に積層されたプラズマエッチング用のマスク層10Aが形成される。なお、本実施形態では、第一の樹脂膜11A及び第二の樹脂膜11Bからなるマスク層10Aを形成しているが、各樹脂膜の色が異なれば三層以上積層してもよい。
When the laser processing step is performed under the same processing conditions as in
マスク層検出ステップST4では、実施形態1と同様に、撮像画像に基づいて、例えば、一のデバイス5の領域にあるマスク層10Aの色を検出する。そして、この検出された色からウエーハ1の表面3にあるマスク層10Aの層数を推定する。具体的には、第二の色が検出された場合には、一のデバイス5の領域のマスク層10Aは第一の樹脂膜11A及び第二の樹脂膜11Bの二層が積層されていると推定される。一方、第一の色が検出された場合には、一のデバイス5の領域のマスク層10Aは、第一の樹脂膜11Aのみの一層であると推定される。
In the mask layer detection step ST4, for example, the color of the
そして、推定された層数が予め設定した数未満である場合は、デバイス5が十分に保護されていない可能性があるため、これ以降の作業工程の継続を中止する。これにより、誤ってエッチングされたおそれのあるデバイス5が含まれるウエーハ1の加工が中止されるため、この種のデバイスが製品化されることを確実に防止できる。この実施形態2では、マスク層10Aを色の異なる複数の樹脂膜を積層して形成するため、最上層の樹脂膜の色が検出されるか否かでマスク層10Aの厚みを簡易的に判定できる。すなわち、第二の色が検出された場合には、マスク層10Aは少なくとも第一の樹脂膜11A及び第二の樹脂膜11Bの二層が積層されていると推定されるため、マスク層10Aの厚みがデバイス5を保護するために十分な厚みであると簡易的に判定できる。この構成によっても、マスク層10Aの厚みをプラズマ加工ステップST3で必要なマスク層10Aの被覆条件を選定する際の目安として用いることができる。
If the estimated number of layers is less than the preset number, there is a possibility that the
これに対して、最下層の樹脂膜の色(第一の色)が検出されている場合には、マスク層10Aの厚みは、デバイス5を保護するために十分な厚みではないと簡易的に判定できる。このため、作業工程の継続を中止した後、緊急状態としてプラズマ加工条件や樹脂膜の塗布条件が適切か否かを確認することができる。
On the other hand, if the color of the lowermost resin film (first color) is detected, the thickness of the
本実施形態に係るウエーハの加工方法は、格子状の分割予定ライン6によって区画された複数の領域にデバイス5が形成されたウエーハ1の加工方法であって、デバイス5を覆い分割予定ライン6の領域を露出させる所定の色の樹脂膜11からなるマスク層10をウエーハ1の表面3に被覆させるマスク層被覆ステップST2と、マスク層被覆ステップST2を実施した後、ウエーハ1の表面3側にプラズマ状態のエッチングガスを供給し、該マスク層10から露出した分割予定ライン6をエッチングするプラズマ加工ステップST3と、を備え、プラズマ加工ステップの後に、該ウエーハ1の表面3のマスク層10の有無をウエーハ1の表面3に所定の色が検出されるか否かに基づいて判定するマスク層検出ステップST4を更に備えるため、ウエーハ1と異なる所定の色の液状樹脂24からなるマスク層10を用いることで、所定の色の検出の有無に基づいてマスク層10がプラズマ加工ステップST3中にデバイス5を覆っているか否かを簡易的に検出することができる。このため、プラズマ加工ステップST3において、誤ってデバイス5をエッチングして損傷させる事態を防止できるという効果を奏する。また、所定の色を検出することにより、プラズマ加工ステップST3で必要なマスク層10の厚さなどのマスク層10の被覆条件を選定する際の目安として用いることができる。
The wafer processing method according to this embodiment is a method for processing a
また、本実施形態によれば、マスク層被覆ステップST2では、異なる色を有する液状樹脂からなるマスク層10Aを2層以上積層し、マスク層検出ステップST4では、検出した色からウエーハ1の表面3側にある該マスク層10Aの層数を推定し、該層数が予め設定した数未満で有る場合は、以降の工程の継続を中止するため、誤ってデバイス5をエッチングして損傷させる事態を防止できるという効果を奏する。
Further, according to this embodiment, in the mask layer coating step ST2, two or
また、本実施形態によれば、プラズマ加工ステップST3において、基板2を分割予定ライン6に沿って分割するために、個々に分割されたデバイス5の側面がプラズマエッチングによって除去された面である。このために、ウエーハの加工方法は、切削加工による欠けが個々に分割されたデバイス5の側面に残らず、抗折強度が高いデバイス5を製造できる、という効果を奏する。
Further, according to this embodiment, in order to divide the
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、上記実施形態では、マスク層検出ステップST4は、プラズマ加工ステップST3の後に実施しているが、プラズマ加工ステップST3の前に実施してもよい。プラズマ加工ステップST3の前にマスク層検出ステップST4を実施する場合には、プラズマ加工のエッチングによってマスク層10、10Aの厚みが減少することを考慮する。そして、この減少分を予め加味したマスク層10、10Aの最小限の厚みを規定しておき、マスク層検出ステップST4において、この最小限の厚み以上残っているか否かを判定すればよい。 It should be noted that the present invention is not limited to the above embodiments. That is, various modifications can be made without departing from the gist of the present invention. For example, although the mask layer detection step ST4 is performed after the plasma processing step ST3 in the above embodiment, it may be performed before the plasma processing step ST3. When performing the mask layer detection step ST4 before the plasma processing step ST3, it is taken into consideration that the thickness of the mask layers 10 and 10A is reduced by the etching of the plasma processing. Then, the minimum thickness of the mask layers 10 and 10A, which takes into account this decrease, is defined in advance, and it is determined in the mask layer detection step ST4 whether or not the remaining thickness exceeds the minimum thickness.
1 ウエーハ
3 表面
4 裏面
5 デバイス
6 分割予定ライン
10、10A マスク層
11 樹脂膜
11A 第一の樹脂膜
11B 第二の樹脂膜
12 加工溝
24 液状樹脂
30 レーザー加工装置
40 エッチング装置
51 カメラ
60 洗浄装置
200 粘着テープ
201 環状フレーム
REFERENCE SIGNS
Claims (2)
該デバイスを覆い該分割予定ラインの領域を露出させる所定の色のマスク層をウエーハの表面に被覆させるマスク層被覆ステップと、
該マスク層被覆ステップを実施した後、該ウエーハの表面側にプラズマ状態のエッチングガスを供給し、該マスク層から露出した該分割予定ラインをエッチングするプラズマ加工ステップと、を備え、
該プラズマ加工ステップの後に、該ウエーハの表面の該マスク層の有無を該ウエーハ表面に該所定の色が検出されるか否かに基づいて判定するマスク層検出ステップを更に備えるウエーハの加工方法。 A method for processing a wafer in which devices are formed in a plurality of regions partitioned by grid-like division lines,
a mask layer coating step of coating the surface of the wafer with a mask layer of a predetermined color that covers the devices and exposes the regions of the dividing lines;
a plasma processing step of supplying etching gas in a plasma state to the surface side of the wafer after performing the mask layer covering step to etch the lines to be divided exposed from the mask layer;
A wafer processing method further comprising , after the plasma processing step, a mask layer detection step of determining whether or not the mask layer exists on the surface of the wafer based on whether the predetermined color is detected on the surface of the wafer. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018220652A JP7207970B2 (en) | 2018-11-26 | 2018-11-26 | Wafer processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018220652A JP7207970B2 (en) | 2018-11-26 | 2018-11-26 | Wafer processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020088177A JP2020088177A (en) | 2020-06-04 |
| JP7207970B2 true JP7207970B2 (en) | 2023-01-18 |
Family
ID=70908846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018220652A Active JP7207970B2 (en) | 2018-11-26 | 2018-11-26 | Wafer processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7207970B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7612366B2 (en) * | 2020-09-28 | 2025-01-14 | 株式会社ディスコ | Wafer processing method |
| JP2023029071A (en) * | 2021-08-20 | 2023-03-03 | 株式会社ディスコ | Wafer processing method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028086A (en) | 2015-07-22 | 2017-02-02 | 東京エレクトロン株式会社 | Substrate processor, substrate processing method, and computer-readable recording medium |
| JP2017103330A (en) | 2015-12-01 | 2017-06-08 | 株式会社ディスコ | Wafer dividing method |
| JP2018073866A (en) | 2016-10-24 | 2018-05-10 | 株式会社ディスコ | Wafer division method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620943A (en) * | 1992-07-02 | 1994-01-28 | Nec Corp | Forming method for resist pattern |
| JP4333649B2 (en) * | 2005-07-11 | 2009-09-16 | パナソニック株式会社 | Manufacturing method of semiconductor chip |
-
2018
- 2018-11-26 JP JP2018220652A patent/JP7207970B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028086A (en) | 2015-07-22 | 2017-02-02 | 東京エレクトロン株式会社 | Substrate processor, substrate processing method, and computer-readable recording medium |
| JP2017103330A (en) | 2015-12-01 | 2017-06-08 | 株式会社ディスコ | Wafer dividing method |
| JP2018073866A (en) | 2016-10-24 | 2018-05-10 | 株式会社ディスコ | Wafer division method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020088177A (en) | 2020-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10811458B2 (en) | Method of processing wafer | |
| TWI641075B (en) | Improve wafer coating | |
| US10083867B2 (en) | Method of processing a wafer | |
| US9379015B2 (en) | Wafer processing method | |
| JP6162018B2 (en) | Wafer processing method | |
| US20170162521A1 (en) | Wafer processing method | |
| TWI652767B (en) | Wafer processing method | |
| JP2006269897A (en) | Wafer laser processing method | |
| JP5893952B2 (en) | Laser processing method of wafer using chuck table | |
| IL171632A (en) | Membrane Protector for laser cutting and method of processing a semiconductor wafer using a Membrane Protector | |
| JP2018056502A (en) | Method of machining device wafer | |
| US8927393B1 (en) | Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing | |
| JP6735653B2 (en) | Wafer division method | |
| JP7207970B2 (en) | Wafer processing method | |
| JP7292146B2 (en) | How to select laser processing conditions | |
| JP2019149450A (en) | Method for processing wafer | |
| JP5892811B2 (en) | Laser processing method of wafer using chuck table | |
| JP7207969B2 (en) | Wafer processing method | |
| Westerman et al. | Plasma dicing: current state & future trends | |
| JP7550612B2 (en) | Wafer Processing Method | |
| JP7570860B2 (en) | Wafer processing method | |
| JP2020061494A (en) | Wafer processing method | |
| JP7300953B2 (en) | Wafer processing method | |
| JP7486379B2 (en) | Laser processing method and chip manufacturing method | |
| US20240006239A1 (en) | Device wafer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220920 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7207970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |