Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7208889B2 - 放送システム - Google Patents
[go: Go Back, main page]

JP7208889B2 - 放送システム - Google Patents

放送システム Download PDF

Info

Publication number
JP7208889B2
JP7208889B2 JP2019503814A JP2019503814A JP7208889B2 JP 7208889 B2 JP7208889 B2 JP 7208889B2 JP 2019503814 A JP2019503814 A JP 2019503814A JP 2019503814 A JP2019503814 A JP 2019503814A JP 7208889 B2 JP7208889 B2 JP 7208889B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
potential
insulator
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019503814A
Other languages
English (en)
Other versions
JPWO2018163011A1 (ja
Inventor
佑樹 岡本
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2018163011A1 publication Critical patent/JPWO2018163011A1/ja
Application granted granted Critical
Publication of JP7208889B2 publication Critical patent/JP7208889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/117—Filters, e.g. for pre-processing or post-processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H04N19/122—Selection of transform size, e.g. 8x8 or 2x4x8 DCT; Selection of sub-band transforms of varying structure or type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Discrete Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の一態様は、半導体装置および放送システムに関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、プロセッサ、電子機器、それらの駆動方法、それらの製造方法、それらの検査方法、またはそれらのシステムを一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
テレビジョン（ＴＶ）は、大画面化に伴い、高精細度の映像を視聴できることが望まれている。そのため、超高精細ＴＶ（ＵＨＤＴＶ）放送の実用化が推し進められている。ＵＨＤＴＶ放送が推進されている日本国では、２０１５年に通信（ＣＳ）衛星および光回線による４Ｋ放送サービスが開始されている。今後、放送（ＢＳ）衛星によるＵＨＤＴＶ（４Ｋ、８Ｋ）の試験放送の開始が予定されている。そのため、８Ｋ放送に対応するための各種の電子機器が開発されている（非特許文献１）。８Ｋの実用放送では、４Ｋ放送、２Ｋ放送（フルハイビジョン放送）も併用される予定である。
また、テレビジョンに限らず様々な電子機器に対して人工ニューラルネットワーク等を利用した人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ：ＡＩ）を付する開発が進められている。人工ニューラルネットワークを利用することで、従来のノイマン型コンピュータよりも高性能なコンピュータが実現できると期待されており、近年、電子回路上で人工ニューラルネットワークを構築する種々の研究が進められている。非特許文献２には、人工ニューラルネットワークによる自己学習機能を備えたチップに関する技術が記載されている。
さらに、特許文献１には、チャネル形成領域に酸化物半導体を有するトランジスタを用いた記憶装置によって、人工ニューラルネットワークを用いた計算に必要な重みデータを保持する発明が開示されている。
米国特許公開第２０１６／０３４３４５２号公報
Ｓ．Ｋａｗａｓｈｉｍａ，ｅｔ ａｌ．，"１３．３－Ｉｎ．８Ｋ Ｘ ４Ｋ ６６４－ｐｐｉ ＯＬＥＤ Ｄｉｓｐｌａｙ Ｕｓｉｎｇ ＣＡＡＣ－ＯＳ ＦＥＴｓ，"ＳＩＤ ２０１４ ＤＩＧＥＳＴ，ｐｐ．６２７―６３０． Ｙｕｔａｋａ Ａｒｉｍａ ｅｔ ａｌ．，"Ａ Ｓｅｌｆ－Ｌｅａｒｎｉｎｇ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ Ｃｈｉｐ ｗｉｔｈ １２５ Ｎｅｕｒｏｎｓ ａｎｄ １０Ｋ Ｓｅｌｆ－Ｏｒｇａｎｉｚａｔｉｏｎ Ｓｙｎａｐｓｅｓ"，ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ－ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ．２６，ＮＯ．４，ＡＰＲＩＬ １９９１，ｐｐ．６０７－６１１．
８Ｋ放送における映像符号化方式には、新たな規格Ｈ．２６５ ｜ ＭＰＥＧ－Ｈ ＨＥＶＣ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ）が採択されている。８Ｋ放送の映像の解像度（水平・垂直の画素数）は７６８０×４３２０であり、４Ｋ（３８４０×２１６０）の４倍、２Ｋ（１９２０×１０８０）の１６倍である。そのため、８Ｋ放送では大容量の画像データを取り扱う必要がある。したがって、人工衛星または電波塔等に設けられた送信装置では、圧縮して画像データを送信することが好ましい。この場合、ＴＶ等に設けられた受信装置では、受信した画像データを伸張する必要がある。
画像データの圧縮は、エンコーダを用いて行うことができる。また、圧縮された画像データの伸張は、デコーダを用いて行うことができる。エンコーダは、例えば送信装置に設けられ、デコーダは、例えば受信装置に設けられる。
人工ニューラルネットワークは、脳機能を模した計算を行うことができるネットワークであり、多数の学習データを用いて学習（パラメータの最適化）を行うことで、所望の問題に対して最適な解答を得ることができる。
人工ニューラルネットワークの応用例の一つに、自己符号化器（オートエンコーダ）がある。当該オートエンコーダは、入力の画像データを教師データ（あるいはラベル）として用いる。すなわち、教師無し学習に該当する。オートエンコーダの特徴の一つとして、入力画像を人工ニューラルネットワーク内部で圧縮し、出力する際に伸張することができるという点が挙げられる。従って、オートエンコーダとは、エンコーダおよびデコーダを有した人工ニューラルネットワークと見なすことができる。
オートエンコーダを精度良く機能させる、例えばオートエンコーダによる画像データの圧縮、伸張を行った際の画質の劣化を抑制する方法として、オートエンコーダに含まれる各中間層の次元数（ニューロンの数）を増加する、あるいはオートエンコーダに含まれる中間層の深さ（層数）を増加することが挙げられる。これにより、オートエンコーダがより複雑な学習をすることができるため、オートエンコーダを精度良く機能させることができる。しかしながら、オートエンコーダの各中間層の次元数を増加する、あるいはオートエンコーダに含まれる中間層の深さ（層数）を増加する等によって、オートエンコーダの回路構成を複雑にすると、例えばオートエンコーダが学習に要する時間が長くなり、また、画像データの圧縮、伸張に必要なパラメータ数が増加するといった課題がある。
上記課題に鑑み、本発明の一態様は、各中間層の次元数、および中間層の層数が少ないオートエンコーダが設けられた放送システムおよびその動作方法を提供することを課題の一つとする。または、本発明の一態様は、回路構成が単純なオートエンコーダが設けられた放送システムおよびその動作方法を提供することを課題の一つとする。または、本発明の一態様は、動作の際に必要となるパラメータの数が少ないオートエンコーダが設けられた放送システムおよびその動作方法を提供することを課題の一とする。または、本発明の一態様は、高速に動作するオートエンコーダが設けられた放送システムおよびその動作方法を提供することを課題の一とする。または、本発明の一態様は、高精度な圧縮、伸張を行うことができるオートエンコーダが設けられた放送システムおよびその動作方法を提供することを課題の一つとする。または、本発明の一態様は、低消費電力のオートエンコーダが設けられた放送システムおよびその動作方法を提供することを課題の一つとする。または、本発明の一態様は、計算精度の高い演算処理装置が設けられた放送システムおよびその動作方法を提供することを課題の一つとする。
または、本発明の一態様は、回路構成が単純な半導体装置およびその動作方法を提供することを課題の一つとする。または、本発明の一態様は、動作の際に必要となるパラメータの数が少ない半導体装置およびその動作方法を提供することを課題の一とする。または、本発明の一態様は、高速に動作する半導体装置およびその動作方法を提供することを課題の一つとする。または、本発明の一態様は、高精度な処理を行うことができる半導体装置およびその動作方法を提供することを課題の一つとする。または、本発明の一態様は、低消費電力の半導体装置およびその動作方法を提供することを課題の一つとする。または、本発明の一態様は、計算精度の高い半導体装置およびその動作方法を提供することを課題の一つとする。
または、本発明の一態様は、新規な放送システムおよび半導体装置、ならびにこれらの動作方法を提供することを課題の一つとする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、および他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した記載、および他の課題の全てを解決する必要はない。
本発明の一態様は、第１の回路と、エンコーダと、を有し、第１の回路およびエンコーダは、第１の画像データを受信する機能を有し、第１の回路は、第１の画像データを特徴抽出する機能を有し、第１の回路は、第１の画像データを特徴抽出することにより、第１の画像データの属性を表す属性情報を生成する機能を有し、エンコーダは、第２の回路と、二以上のメモリ素子を有する一群のメモリと、を有し、第２の回路は、属性情報を基に、一群のメモリの中から、一のメモリ素子を選択する機能を有し、メモリ素子は、属性情報に対応する第１のデータを保持する機能を有し、メモリ素子は、第２の回路により選択された場合に、第１の画像データに対応する第２のデータと、保持された第１のデータと、を基に第３のデータを生成する半導体装置である。
また、上記態様において、第３のデータは、第１のデータと、第２のデータとの積であってもよい。
また、上記態様において、エンコーダは、属性情報を基に、第１の画像データを特徴抽出することにより、第１の画像を圧縮した第２の画像データを出力する機能を有し、エンコーダは、第１の回路から受信した属性情報を出力する機能を有してもよい。
また、上記態様において、メモリ素子は、第１のトランジスタを有し、第１のトランジスタは、チャネル形成領域に金属酸化物を有してもよい。
また、上記態様において、メモリ素子は、第２のトランジスタと、第１の容量素子と、を有し、第１のトランジスタのソースまたはドレインの一方は、第２のトランジスタのゲート、および第１の容量素子の一対の電極の一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方には、第１のデータが入力され、第１の容量素子は、第１のデータに対応する電荷を保持する機能を有してもよい。
また、本発明の一態様は、送信装置と、受信装置と、を有し、送信装置は、第１の回路と、エンコーダと、を有し、受信装置は、デコーダを有し、エンコーダと、デコーダと、によりオートエンコーダを構成し、第１の回路およびエンコーダは、第１の画像データを受信する機能を有し、第１の回路は、第１の画像データを特徴抽出する機能を有し、第１の回路は、第１の画像データを特徴抽出することにより、第１の画像データの属性を表す属性情報を生成する機能を有し、エンコーダは、属性情報を基に、第１の画像データを特徴抽出することにより、第１の画像データを圧縮した第２の画像データを生成する機能を有し、デコーダは、属性情報を基に、第２の画像データを伸張して第１の画像データに復元する機能を有する放送システムである。
また、上記態様において、エンコーダおよびデコーダは、それぞれ、第２の回路と、二以上のメモリ素子を有する一群のメモリと、を有し、第２の回路は、属性情報を基に、一群のメモリから、一のメモリ素子を選択する機能を有し、メモリ素子は、属性情報に対応する第１のデータを保持する機能を有し、メモリ素子は、第２の回路により選択された場合に、第１の画像データに対応する第２のデータと、保持された第１のデータと、を基に第３のデータを生成する機能を有してもよい。
また、上記態様において、第３のデータは、第１のデータと、第２のデータとの積であってもよい。
また、上記態様において、メモリ素子は、第１のトランジスタを有し、第１のトランジスタは、チャネル形成領域に金属酸化物を有してもよい。
また、上記態様において、メモリ素子は、第２のトランジスタと、第１の容量素子と、を有し、第１のトランジスタのソースまたはドレインの一方は、第２のトランジスタのゲート、および第１の容量素子の一対の電極の一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方には、第１のデータが入力され、第１の容量素子は、第１のデータに対応する電荷を保持する機能を有してもよい。
本発明の一態様により、各中間層の次元数、および中間層の層数が少ないオートエンコーダが設けられた放送システムおよびその動作方法を提供することができる。または、本発明の一態様により、回路構成が単純なオートエンコーダが設けられた放送システムおよびその動作方法を提供することができる。または、本発明の一態様により、動作の際に必要となるパラメータの数が少ないオートエンコーダが設けられた放送システムおよびその動作方法を提供することを課題の一とする。または、本発明の一態様により、高速に動作するオートエンコーダが設けられた放送システムおよびその動作方法を提供することを課題の一とする。または、本発明の一態様により、高精度な圧縮、伸張を行うことができるオートエンコーダが設けられた放送システムおよびその動作方法を提供することができる。または、本発明の一態様により、低消費電力のオートエンコーダが設けられた放送システムおよびその動作方法を提供することができる。または、本発明の一態様により、計算精度の高い演算処理装置が設けられた放送システムおよびその動作方法を提供することができる。
または、本発明の一態様により、回路構成が単純な半導体装置およびその動作方法を提供することができる。または、本発明の一態様により、動作の際に必要となるパラメータの数が少ない半導体装置およびその動作方法を提供することができる。または、本発明の一態様により、高速に動作する半導体装置およびその動作方法を提供することができる。または、本発明の一態様により、高精度な処理を行うことができる半導体装置およびその動作方法を提供することができる。または、本発明の一態様により、低消費電力の半導体装置およびその動作方法を提供することができる。または、本発明の一態様により、計算精度の高い半導体装置およびその動作方法を提供することができる。
または、本発明の一態様により、新規な放送システムおよび半導体装置、ならびにこれらの動作方法を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
放送システムの構成例を示すブロック図。 放送システムの構成例を示すブロック図。 放送システムの構成例を示す模式図。 オートエンコーダの動作方法の一例を示すフローチャート。 オートエンコーダの動作方法の一例を示すフローチャート。 画像認識回路の構成例を示すブロック図。 オートエンコーダの構成例を示すブロック図。 階層型の人工ニューラルネットワークの一例を示す図。 階層型の人工ニューラルネットワークの一例を示す図。 階層型の人工ニューラルネットワークの一例を示す図。 回路の構成例を説明する図。 回路の構成例を示すブロック図。 演算処理回路の構成例を示すブロック図および回路図。 プログラマブルスイッチについて説明するブロック図。 オートエンコーダの構成例を示すブロック図。 積演算回路の構成例を示す回路図。 積演算回路の構成例を示す回路図。 積演算回路の動作方法の一例を示すタイミングチャート。 積演算回路の動作方法の一例を示すタイミングチャート。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 トランジスタの構成例を示す断面図。 レーザ照射方法およびレーザ結晶化装置を説明する模式図。 レーザ照射方法を説明する模式図。 トランジスタの構成例を示す上面図および断面図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図。 金属酸化物の原子数比の範囲を説明する図。 トランジスタの構成例を示す上面図および断面図。 画素回路の構成例を説明する、回路図およびタイミングチャート。 電子機器の一例を示す図。
本明細書等において、人工ニューラルネットワーク（ＡＮＮ、以後、ニューラルネットワークと呼称する。）とは、生物の神経回路網を模したモデル全般を指す。一般的には、ニューラルネットワークは、ニューロンを模したユニットが、シナプスを模したユニットを介して、互いに結合された構成となっている。
シナプスの結合（ニューロン同士の結合）の強度（重み係数ともいう。）は、ニューラルネットワークに既存の情報を与えることによって、変化することができる。このように、ニューラルネットワークに既存の情報を与えて、結合強度を決める処理を「学習」と呼ぶ場合がある。
また、「学習」を行った（結合強度を定めた）ニューラルネットワークに対して、何らかの情報を与えることにより、その結合強度に基づいて新たな情報を出力することができる。このように、ニューラルネットワークにおいて、与えられた情報と結合強度に基づいて新たな情報を出力する処理を「推論」または「認知」と呼ぶ場合がある。
ニューラルネットワークのモデルとしては、例えば、ホップフィールド型、階層型等が挙げられる。特に、多層構造としたニューラルネットワークを「ディープニューラルネットワーク」（ＤＮＮ）と呼称し、ディープニューラルネットワークによる機械学習を「ディープラーニング」と呼称する。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）等に分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、およびスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴ（またはＯＳトランジスタ）と記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下すること等が起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属等があり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素等がある。酸化物半導体の場合、例えば水素等の不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素等がある。
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、本明細書等において、「上に」、「下に」等の配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、図面において、大きさ、層の厚さ、または領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状または値等に限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつき等を含むことが可能である。
また、斜視図等の図面において、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
また、図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（または第１電極、または第１の端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（または第２電極、または第２の端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造または動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。また、本明細書等では、ゲート以外の２つの端子を第１の端子、第２の端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。また、本明細書等に記載するトランジスタが２つ以上のゲートを有するとき（この構成をデュアルゲート構造という場合がある）、それらのゲートを第１ゲート、第２ゲートと呼ぶ場合や、フロントゲート、バックゲートと呼ぶ場合がある。特に、「フロントゲート」という語句は、単に「ゲート」という語句に互いに言い換えることができる。また、「バックゲート」という語句は、単に「ゲート」という語句に互いに言い換えることができる。なお、ボトムゲートとは、トランジスタの作製時において、チャネル形成領域よりも先に形成される端子のことをいい、「トップゲート」とは、トランジスタの作製時において、チャネル形成領域よりも後に形成される端子のことをいう。
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子として機能する端子である。ソースまたはドレインとして機能する２つの入出力端子は、トランジスタの型および各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１の端子、第２の端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合等も含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」等の語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。または、場合によっては、または、状況に応じて、「膜」、「層」等の語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」または「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。または、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
なお本明細書等において、「配線」、「信号線」、「電源線」等の用語は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」等の用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」等の用語を、「配線」という用語に変更することが可能な場合がある。「電源線」等の用語は、「信号線」等の用語に変更することが可能な場合がある。また、その逆も同様で「信号線」等の用語は、「電源線」等の用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、または、状況に応じて、「信号」等という用語に変更することが可能な場合がある。また、その逆も同様で、「信号」等の用語は、「電位」という用語に変更することが可能な場合がある。
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、または置き換え等を行うことができる。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
（実施の形態１）
本実施の形態では、本発明の一態様の放送システム、および当該放送システムを構成する半導体装置等について説明する。
本発明の一態様は、撮像装置、送信装置、受信装置、および表示装置を有する放送システム、および当該放送システムを構成する半導体装置に関する。なお、撮像装置、送信装置、受信装置、および表示装置等は、半導体装置と呼ぶことができる。また、撮像装置、送信装置、受信装置、および表示装置等に設けられる回路等も、半導体装置と呼ぶことができる。
撮像装置は、画像データを生成し、送信装置に供給する機能を有する。送信装置は、画像データを受信装置に送信する機能を有する。受信装置は、画像データを送信装置から受信する機能を有する。表示装置は、受信装置が受信した画像データを基にして、画像を表示する機能を有する。
送信装置には、画像認識回路およびエンコーダが設けられ、受信装置には、デコーダが設けられる。画像認識回路、エンコーダ、およびデコーダにはニューラルネットワークが用いられており、エンコーダおよびデコーダによりオートエンコーダが構成される。エンコーダおよびデコーダには、重み係数を保持する機能を有するメモリが設けられる。
画像認識回路は、画像データの特徴を抽出して画像認識を行い、画像データを属性別に仕分ける機能を有する。画像認識回路は、画像データを例えば動物、植物、および人工物等、画像データに含まれる物に応じて仕分けることができる。この場合、動物、植物、および人工物を属性という事ができる。なお、画像データがどの属性に属しているかを示す情報を、属性情報と呼ぶことができる。画像認識回路は、画像データの属性情報を生成する機能を有する。
エンコーダは、画像認識回路から属性情報を受信し、当該属性情報を基にして画像データを圧縮する機能を有する。具体的には、例えば学習によりあらかじめ各属性に対応する重み係数を取得しておく。属性情報を受信したら、当該属性情報に対応する重み係数と、画像データに対応するデータとにより演算処理を行う。これにより、エンコーダを、画像データの属性に対応する回路構成とし、画像データを圧縮することができる。圧縮した画像データ、および画像認識回路から受信した属性情報は、デコーダに送信することができる。
デコーダは、エンコーダにより圧縮された画像データを、属性情報を基にして伸張する機能を有する。具体的には、例えば学習によりあらかじめ各属性に対応する重み係数を取得しておく。属性情報を受信したら、当該属性情報に対応する重み係数と、圧縮した画像データに対応するデータとにより演算処理を行う。これにより、デコーダを、画像データの属性に対応する回路構成とし、エンコーダにより圧縮された画像データを伸張することができる。
本発明の一態様により、オートエンコーダの回路構成を単純化させつつ、例えばオートエンコーダの各中間層の次元数を減少させつつ、あるいはオートエンコーダに含まれる中間層の層数を減少させつつ、高精度な圧縮、伸張を行うことができる。これにより、オートエンコーダが画像データを圧縮、伸張する際に必要なパラメータ数を減少させつつ、高精度な圧縮、伸張を行うことができる。また、オートエンコーダを高速に動作させつつ、高精度な圧縮、伸張を行うことができる。本発明の一態様は、表示装置が２Ｋ、４Ｋ、または８Ｋ等極めて高解像度な表示を行う機能を有する場合に特に有効である。
また、本発明の一態様により、単純な回路構成で画像データの高精度な圧縮を行うことができるエンコーダ、および当該エンコーダを有する送信装置を提供することができる。これにより、少ないパラメータ数で高精度に圧縮することができるエンコーダ、および当該エンコーダを有する送信装置を提供することができる。また、少ない学習時間で高精度に圧縮することができるエンコーダ、および当該エンコーダを有する送信装置を提供することができる。また、本発明の一態様により、単純な回路構成で画像データの高精度な伸張を行うことができるデコーダ、および当該デコーダを有する受信装置を提供することができる。これにより、少ないパラメータ数で高精度に伸張することができるデコーダ、および当該デコーダを有する受信装置を提供することができる。また、少ない学習時間で高精度に伸張することができるデコーダ、および当該デコーダを有する受信装置を提供することができる。
＜放送システム＞
図１は、本発明の一態様の放送システムである、放送システム１０の構成例を模式的に示すブロック図である。放送システム１０は、撮像装置１１、送信装置１２、受信装置１３および表示装置１４を有する。
撮像装置１１は、イメージセンサＩＳおよび画像処理回路ＰＰ１を有する。送信装置１２は、画像認識回路ＰＲおよびエンコーダＡＩＥを有する。受信装置１３は、デコーダＡＩＤを有する。表示装置１４は、画像処理回路ＰＰ２および表示部ＰＡを有する。画像認識回路ＰＲ、エンコーダＡＩＥ、およびデコーダＡＩＤにはニューラルネットワークが用いられており、エンコーダＡＩＥおよびデコーダＡＩＤによりオートエンコーダ２０が構成される。詳細は後述するが、エンコーダＡＩＥおよびデコーダＡＩＤには、重み係数を保持する機能を有するメモリが設けられる。
撮像装置１１が８Ｋ映像を撮影することが可能である場合、イメージセンサＩＳは、８Ｋのカラー画像を撮像可能な画素数を有する。例えば、１画素が１の赤用（Ｒ）副画素、１の緑用（Ｇ）副画素、および１の青用（Ｂ）副画素でなる場合、イメージセンサＩＳには、少なくとも７６８０×４３２０×３［Ｒ、Ｇ、Ｂ］の副画素が必要となり、また、４Ｋ用の撮像装置であれば、イメージセンサＩＳの副画素数は、少なくとも３８４０×２１６０×３であり、２Ｋ用の撮像装置であれば、副画素数は、少なくとも１９２０×１０８０×３である。
イメージセンサＩＳは撮像データを取得する機能を有する。画像処理回路ＰＰ１は、当該撮像データに画像処理（ノイズ除去、補間処理、ガンマ補正、調光、調色等）を施し、画像データ３１を生成する機能を有する。画像データ３１は送信装置１２が有する画像認識回路ＰＲおよびエンコーダＡＩＥに出力することができる。
画像認識回路ＰＲは、画像データ３１の特徴を抽出して画像認識を行い、画像データ３１を属性別に仕分ける機能を有する。画像認識回路ＰＲは、画像データ３１を例えば動物、植物、および人工物等、画像データ３１に含まれる物に応じて仕分けることができる。また、画像認識回路ＰＲは、例えば動物の中でも、犬、猫、馬等と仕分けてもよい。また、画像認識回路ＰＲは、例えば犬の中でもさらに犬種に応じた仕分けを行ってもよい。なお、画像データ３１がどの属性に属しているかを示す情報を、属性情報３２と呼ぶことができる。画像認識回路ＰＲは、属性情報３２を生成する機能を有する。詳細は後述するが、画像認識回路ＰＲは、例えば教師付き学習により画像データ３１を仕分ける機能を有することができる。
エンコーダＡＩＥは、画像認識回路ＰＲから属性情報３２を受信し、属性情報３２を基にして画像データ３１を圧縮する機能を有する。具体的には、例えば学習によりあらかじめ各属性に対応する重み係数を取得して、当該重み係数をエンコーダＡＩＥに設けられたメモリに保持する。属性情報３２を受信したら、当該属性情報３２に対応する重み係数をメモリから読み出し、メモリから読み出した重み係数と、画像データ３１に対応するデータとにより演算処理を行う。これにより、エンコーダＡＩＥを、画像データ３１の属性に対応する回路構成とし、画像データ３１を圧縮して圧縮画像データ３３を生成することができる。圧縮画像データ３３および属性情報３２は、受信装置１３が有するデコーダＡＩＤに送信することができる。
なお、送信装置１２は、例えば画像データ３１に放送制御用データ（例えば認証用のデータ）を付加する処理、暗号化処理、スクランブル処理（スペクトラム拡散のためのデータ並び替え処理）等を行う機能を有してもよい。当該機能は、例えば送信装置１２が有するエンコーダＡＩＥが有することができる。また、送信装置１２は、例えば圧縮画像データ３３をＩＱ変調（直交位相振幅変調）して、受信装置１３に出力する機能を有してもよい。例えば、送信装置１２に変調器を設け、当該変調器により圧縮画像データ３３をＩＱ変調してもよい。
デコーダＡＩＤは、圧縮画像データ３３を、属性情報３２を基にして伸張し、画像データ３１に復元する機能を有する。具体的には、例えば学習によりあらかじめ各属性に対応する重み係数を取得して、当該重み係数をデコーダＡＩＤに設けられたメモリに保持する。属性情報３２を受信したら、当該属性情報３２に対応する重み係数をメモリから読み出し、メモリから読み出した重み係数と、圧縮画像データ３３に対応するデータとにより演算処理を行う。これにより、デコーダＡＩＤを、画像データ３１の属性に対応する回路構成とし、圧縮画像データ３３を伸張して画像データ３１に復元することができる。
なお、デコーダＡＩＤは、属性情報３２を画像認識回路ＰＲから受信してもよい。この場合、画像認識回路ＰＲを受信装置１３に設けてもよい。また、送信装置１２および受信装置１３の両方に画像認識回路を設けてもよい。この場合、例えば受信装置１３が有する画像認識回路は、送信装置１２が有する画像認識回路から属性情報を受信し、当該属性情報をデコーダＡＩＤに送信してもよい。
また、受信装置１３は、例えば圧縮画像データ３３に各種の処理を実行する機能を有してもよい。この処理には、フレーム分離、ＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ）符号の復号、放送制御用データの分離、デスクランブル処理等がある。このような処理を行う機能は、例えば受信装置１３に設けられたデコーダＡＩＤが有することができる。また、送信装置１２が有する変調器等により、圧縮画像データ３３をＩＱ変調した場合、受信装置１３は、ＩＱ変調した圧縮画像データ３３を復調する機能を有する。例えば、受信装置１３に復調器を設け、当該復調器により復調を行うことができる。
デコーダＡＩＤは、復元された画像データ３１を、表示装置１４が有する画像処理回路ＰＰ２に送信することができる。画像処理回路ＰＰ２は、画像データ３１に画像処理（ノイズ除去、補間処理、ガンマ補正、調光、調色等）を施し、表示部ＰＡに送信する機能を有する。表示部ＰＡには画素がマトリクス状に配列され、当該画素が画像データ３１を受信することで、表示部ＰＡは画像を表示することができる。
なお、表示部ＰＡに設けられた画素は、表示素子を有する。表示素子としては、例えば、透過型液晶素子、反射型液晶素子、有機ＥＬ素子等を用いることができる。
本発明の一態様では、画像認識回路ＰＲにより、画像データ３１を属性別に仕分け、仕分けを行った結果である属性情報３２を用いてオートエンコーダ２０が画像データ３１の圧縮および伸張を行う。これにより、オートエンコーダ２０の回路構成を、属性情報３２を用いずに画像データ３１の圧縮および伸張を行う場合より単純化させつつ、高精度な圧縮、伸張を行うことができる。これにより、オートエンコーダ２０が画像データ３１を圧縮、伸張する際に必要なパラメータ数を減少させつつ、高精度な圧縮、伸張を行うことができる。また、オートエンコーダ２０を高速に動作させつつ、高精度な圧縮、伸張を行うことができる。本発明の一態様は、表示装置１４が２Ｋ、４Ｋ、または８Ｋ等極めて高解像度な表示を行う機能を有する場合に特に有効である。
図２は、図１に示す放送システム１０の変形例であり、オートエンコーダ２０が、外部メモリＥＭ１および外部メモリＥＭ２を有する点が、図１に示す構成と異なる。外部メモリＥＭ１は送信装置１２に設けられ、外部メモリＥＭ２は受信装置１３に設けられる。この場合、外部メモリＥＭ１および外部メモリＥＭ２には重み係数が保持される。外部メモリＥＭ１は、画像認識回路ＰＲから属性情報３２を受信し、当該属性情報３２に対応する重み係数をエンコーダＡＩＥに送信する機能を有する。外部メモリＥＭ２は、エンコーダＡＩＥから属性情報３２を受信し、当該属性情報３２に対応する重み係数をデコーダＡＩＤに送信する機能を有する。オートエンコーダ２０を図２に示す構成とすることにより、エンコーダＡＩＥが有するメモリの容量、およびデコーダＡＩＤが有するメモリの容量を少なくすることができる。これにより、エンコーダＡＩＥおよびデコーダＡＩＤを小型化することができる。なお、外部メモリＥＭ１および外部メモリＥＭ２として、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）およびＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）等の揮発性の記憶素子を用いた記憶装置、フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｔｉｖｅ ＲＡＭ）、およびＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）等の不揮発性の記憶素子を用いた記憶装置、または、ハードディスクドライブ（Ｈａｒｄ Ｄｉｓｃ Ｄｒｉｖｅ：ＨＤＤ）やソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ：ＳＳＤ）等の記憶装置等を用いることができる。
図３に、放送システムにおけるデータ伝送を模式的に示す。図３には、放送局６１から送信された、画像データ等を含む電波（放送信号）が、各家庭のテレビジョン受信装置６０（ＴＶ６０）に届けられるまでの経路を示している。ＴＶ６０は、受信装置１３および表示装置１４を備えている。人工衛星６２として、例えば、ＣＳ（通信衛星）、ＢＳ（放送衛星）等が挙げられる。アンテナ６４として、例えば、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナ等が挙げられる。アンテナ６５として、例えば、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）アンテナ等が挙げられる。
電波６６Ａおよび電波６６Ｂは、衛星放送用の放送信号である。人工衛星６２は電波６６Ａを受信すると、地上に向けて電波６６Ｂを伝送する。各家庭において、電波６６Ｂはアンテナ６４で受信され、ＴＶ６０において衛星ＴＶ放送を視聴することができる。あるいは、電波６６Ｂは他の放送局のアンテナで受信され、放送局内の受信装置によって光ケーブルに伝送できる信号に加工される。放送局は光ケーブル網を利用して放送信号を各家庭のＴＶ６０に送信する。電波６７Ａおよび電波６７Ｂは、地上波放送用の放送信号である。電波塔６３は、受信した電波６７Ａを増幅して、電波６７Ｂを送信する。各家庭では、アンテナ６５で電波６７Ｂを受信することで、ＴＶ６０で地上波ＴＶ放送を視聴することができる。
送信装置１２は、例えば放送局６１、人工衛星６２、または電波塔６３に設けることができる。受信装置１３は、前述のように、例えばＴＶ６０に設けることができる。また、受信装置１３を、ＴＶ６０の外部に設けてもよい。
また、本実施の形態の放送システムは、ＴＶ放送用のシステムに限定されるものではない。また配信する画像データは、動画像データでもよいし、静止画像データでもよい。
＜学習方法の一例＞
次に、画像認識回路ＰＲおよびオートエンコーダ２０における学習方法の一例について、図４を用いて説明する。図４は、画像認識回路ＰＲおよびオートエンコーダ２０における学習方法の一例を示すフローチャートである。
まず、画像データを画像認識回路ＰＲに入力し、画像認識回路ＰＲが学習を行う。これにより、画像認識回路ＰＲが、画像データの属性に対応した属性情報３２を出力できるようにする（ステップＳ０１）。例えば、画像認識回路ＰＲは、教師付き学習により学習を行うことができる。具体的には、例えば画像データを動物、植物、および人工物に仕分ける場合、動物と認識させたい画像データを画像認識回路ＰＲに入力し、教師データとして動物という答えを用意する。続いて、当該画像データを動物と認識するように、画像認識回路ＰＲにおける重み係数を設定する。また、植物と認識させたい画像データを画像認識回路ＰＲに入力し、教師データとして植物という答えを用意する。続いて、当該画像データを植物と認識するように、画像認識回路ＰＲにおける重み係数を更新する。さらに、次に、人工物と認識させたい画像データを画像認識回路ＰＲに入力し、教師データとして人工物という答えを用意する。続いて、当該画像データを人工物と認識するように、画像認識回路ＰＲにおける重み係数を更新する。以上により、画像データを適切に仕分け、適切な属性情報３２を出力できるように、画像認識回路ＰＲにおける重み係数を設定することができる。なお、詳細は後述するが、教師付き学習を行う場合、例えば誤差逆伝播方式による学習を行うことができる。また、偏ったデータに対して学習することを抑制するために、同一の種類の属性の画像データを連続して画像認識回路ＰＲに入力するのではなく、属性の種類はランダムとして画像データを画像認識回路ＰＲに入力することが好ましい。例えば、画像データを動物、植物、および人工物に仕分ける場合、動物の画像データと、植物の画像データと、人工物の画像データと、をランダムに画像認識回路ＰＲに入力することが好ましい。
本明細書等において、画像認識回路ＰＲは、画像データをｎ種類（ｎは２以上の整数）の属性（属性［１］乃至属性［ｎ］）に仕分ける機能を有するものとする。例えば、画像認識回路ＰＲが、画像データを動物、植物、および人工物に仕分ける場合、ｎ＝３である。この場合、例えば動物を属性［１］とし、植物を属性［２］とし、人工物を属性［３］とすることができる。
次に、変数ｉを用意してｉを１とし、画像認識回路ＰＲおよびエンコーダＡＩＥが、属性［ｉ］の画像データを受信する（ステップＳ０２、ステップＳ０３）。その後、画像認識回路ＰＲが、属性［ｉ］の属性情報３２をエンコーダＡＩＥおよびデコーダＡＩＤに送信する（ステップＳ０４）。なお、本明細書等において、属性［ｉ］の属性情報３２を、属性情報３２［ｉ］と表す。
次に、属性［ｉ］の画像データ、および属性情報３２［ｉ］を基にして、オートエンコーダ２０、つまりエンコーダＡＩＥおよびデコーダＡＩＤが学習を行い、学習データを取得する（ステップＳ０５）。なお、学習データとして、例えば重み係数が挙げられる。また、学習は、例えば教師なし学習とすることができる。その後、変数ｉを１増加させる（ステップＳ０６）。
次に、変数ｉがｎより大きいか否かを判定する（ステップＳ０７）。変数ｉがｎ以下である場合、ステップＳ０３乃至ステップＳ０７を再度実行する。変数ｉがｎより大きい場合、オートエンコーダ２０が学習を完了した、つまり属性［１］乃至属性［ｎ］のいずれの画像データにおいても、適切に圧縮、伸張できるようになったものとして、学習動作を終了する。以上がオートエンコーダ２０における学習動作の一例である。
図４に示した学習動作は、実際には放送システム１０の外部に設けられたサーバ等により行うことができる。具体的には、当該サーバ等において画像処理回路ＰＲ、エンコーダＡＩＥ、およびデコーダＡＩＤをモデル化し、当該モデルにより学習を行う。学習の終了後、学習結果、つまり重み係数等の学習データをサーバ等から画像認識回路ＰＲ、エンコーダＡＩＥ、およびデコーダＡＩＤに送信する。以上により、画像処理回路ＰＲ、エンコーダＡＩＥ、およびデコーダＡＩＤが学習を行うことができる。
＜放送システムが有する各装置の動作方法の一例＞
次に、画像認識回路ＰＲおよびオートエンコーダ２０が学習を行った後の、放送システム１０を構成する各装置の動作方法の一例について、図５を用いて説明する。図５は、放送システム１０を構成する各装置の動作方法の一例を示すフローチャートである。
まず、撮像装置１１が画像データ３１を生成し、送信装置１２が有する画像認識回路ＰＲおよびエンコーダＡＩＥに送信する。具体的には、撮像装置１１が有するイメージセンサＩＳにより撮像データを取得し、当該撮像データに対して、画像処理回路ＰＰ１により画像処理等を行うことにより、画像データ３１を生成する（ステップＳ１１）。
次に、画像認識回路ＰＲが、画像データ３１の特徴を抽出して画像認識を行い、画像データ３１の属性に対応した属性情報３２を生成する。つまり、画像データ３１が属性［ｉ］の画像データである場合、属性情報３２［ｉ］を生成する。生成された属性情報３２は、エンコーダＡＩＥに送信される（ステップＳ１２）。
次に、エンコーダＡＩＥが、属性情報３２を基にして画像データ３１を圧縮し、圧縮画像データ３３を生成する（ステップＳ１３）。例えば、エンコーダＡＩＥが、属性情報３２に対応する重み係数と、画像データ３１に対応するデータとを用いて演算処理を行うことにより、圧縮画像データ３３を生成する。その後、デコーダＡＩＤが、エンコーダＡＩＥから圧縮画像データ３３および属性情報３２を受信する（ステップＳ１４）。
その後、デコーダＡＩＤが、属性情報３２を基にして圧縮画像データ３３を伸張し、画像データ３１に復元する。例えば、デコーダＡＩが、属性情報３２に対応する重み係数と、圧縮画像データ３３に対応するデータとを用いて演算処理を行うことにより、画像データ３１に復元する。復元された画像データ３１は、表示装置１４に送信する（ステップＳ１５）。具体的には、復元された画像データ３１を、表示装置１４が有する画像処理回路ＰＰ２に送信して、画像処理等を行う。その後、画像データ３１に対応する画像を、表示部ＰＡに表示する。
次に、ステップＳ１１に戻る。つまり、撮像装置１１が画像データ３１を生成し、送信装置１２が有する画像認識回路ＰＲおよびエンコーダＡＩＥに送信する。以上が放送システム１０を構成する各装置の動作方法の一例である。
なお、画像認識回路ＰＲおよびオートエンコーダ２０が図４に示す手順等で学習を行い、図５に示す手順等で動作させた後であっても、再度学習を行ってもよい。例えば、画像認識回路ＰＲが出力できる属性情報３２の種類の数を増加させるために、画像認識回路ＰＲが学習を行い、これに合わせてオートエンコーダ２０が学習を行ってもよい。これにより、オートエンコーダ２０がより高精度な圧縮、伸張を行うことができるようになる。
＜ニューラルネットワークが用いられた回路の構成例＞
次に、ニューラルネットワークを用いた回路である、画像認識回路ＰＲおよびオートエンコーダ２０の構成例について、図面を用いて説明する。図６は、画像認識回路ＰＲの構成例である。なお、図６では、画像認識回路ＰＲの他に、画像処理回路ＰＰ１およびエンコーダＡＩＥも図示している。
画像認識回路ＰＲは、入力層ＩＬ１と、中間層ＭＬ１［１］と、中間層ＭＬ１［２］と、出力層ＯＬ１と、を有する。つまり、画像認識回路ＰＲでは、入力層ＩＬ１と、中間層ＭＬ１［１］と、中間層ＭＬ１［２］と、出力層ＯＬ１と、によって階層型のニューラルネットワークが構成されている。
画像処理回路ＰＰ１から送られる画像データ３１は、画像認識回路ＰＲの入力層ＩＬ１に入力される。つまり、画像データ３１は、階層型のニューラルネットワークの入力データとして扱われる。階層型のニューラルネットワークについては後述する。
画像認識回路ＰＲにおける階層型のニューラルネットワークは、階層が進む毎に、ニューロンの数が減少する構成とする。つまり、中間層ＭＬ１［１］が有するニューロンの数は、入力層ＩＬ１が有するニューロンの数よりも少なく、かつ中間層ＭＬ１［２］が有するニューロンの数は、中間層ＭＬ１［１］が有するニューロンの数よりも少なくなっている。さらに、出力層ＯＬ１が有するニューロンの数は、中間層ＭＬ１［２］が有するニューロンの数よりも少なくなっている。なお、図６は、上記ニューロンの数を、それぞれの階層をつなぐ矢印の数で示している。画像認識回路ＰＲを、階層が進む毎にニューロンの数が減少する構成とすることにより、画像データ３１の特徴抽出を行い、画像データ３１の属性に対応した属性情報３２を生成することができる。また、ここでは、ニューロン数が徐々に少なくなる構成を示したが、ニューラルネットワークの構成はこれに限定されない。中間層においてニューロン数が増加してもよいし、ニューロン数が変化しなくてもよい。
図７は、オートエンコーダ２０の構成例である。なお、図７では、オートエンコーダ２０の他に、画像処理回路ＰＰ１および画像処理回路ＰＰ２も図示している。また、図７においても、図６と同様に、各層が有するニューロンの数を、それぞれの階層をつなぐ矢印の数で示している。
オートエンコーダ２０が有するエンコーダＡＩＥは、入力層ＩＬ２と、中間層ＭＬ２［１］と、中間層ＭＬ２［２］と、を有し、オートエンコーダ２０が有するデコーダＡＩＤは、中間層ＭＬ２［３］と、中間層ＭＬ２［４］と、出力層ＯＬ２と、を有する。つまり、オートエンコーダ２０では、入力層ＩＬ２と、中間層ＭＬ２［１］乃至中間層ＭＬ２［４］と、出力層ＯＬ２と、によって階層型のニューラルネットワークが構成されている。
画像処理回路ＰＰ１から送られる画像データ３１は、オートエンコーダ２０が有するエンコーダＡＩＥの入力層ＩＬ２に入力される。つまり、画像データ３１は、階層型のニューラルネットワークの入力データとして扱われる。階層型のニューラルネットワークについては後述する。
エンコーダＡＩＥにおける階層型のニューラルネットワークは、階層が進む毎に、ニューロンの数が減少する構成とする。つまり、中間層ＭＬ２［１］が有するニューロンの数は、入力層ＩＬ２が有するニューロンの数よりも少なく、かつ中間層ＭＬ２［２］が有するニューロンの数は、中間層ＭＬ２［１］が有するニューロンの数よりも少なくなっている。エンコーダＡＩＥの構成を上述するような構成とすることで、入力のデータ量に対して、中間層ＭＬ２［２］が出力するデータのデータ量を削減でき、すなわち、圧縮することができる。
デコーダＡＩＤにおける階層型のニューラルネットワークは、階層が進む毎に、ニューロンの数が増加する構成とする。つまり、中間層ＭＬ２［４］が有するニューロンの数は、中間層ＭＬ２［３］が有するニューロンの数よりも多く、かつ出力層ＯＬ２が有するニューロンの数は、中間層ＭＬ２［４］が有するニューロンの数よりも多くなっている。
エンコーダＡＩＥは、属性情報３２に対応する回路構成として、画像データ３１の特徴抽出を行うことにより、属性情報３２に基づいて画像データ３１を圧縮して圧縮画像データ３３を生成する。デコーダＡＩＤは、特徴抽出された画像データである圧縮画像データ３３を画像データ３１に復元して、出力層ＯＬ２から出力する。
なお、画像認識回路ＰＲによって構成される階層型のニューラルネットワーク、およびオートエンコーダ２０によって構成される階層型のニューラルネットワークでは、各層間で全結合とすることもでき、または各層間に畳み込み層やプーリング層を用いた構成、すなわちＣＮＮとすることができる。
また、画像認識回路ＰＲにおける中間層の数、およびオートエンコーダ２０における中間層の数に制限はなく、必要に応じた数を設けることができる。さらに、画像認識回路ＰＲにおける入力層、中間層、出力層が有するニューロンの数は、図６に示した数に限定されず、必要に応じた数を設けることができる。また、オートエンコーダ２０における入力層、中間層、出力層が有するニューロンの数は、図７に示した数に限定されず、必要に応じた数を設けることができる。
前述のように、本発明の一態様では、オートエンコーダ２０の回路構成を単純化させつつ、高精度な圧縮、伸張を行うことができる。ここで、オートエンコーダ２０の回路構成を単純化させるとは、例えばオートエンコーダ２０が有する中間層の層数を減少させることを意味する。または、例えばオートエンコーダ２０が有する各層におけるニューロンの数を減少させることを意味する。
＜階層型のニューラルネットワーク＞
次に、画像認識回路ＰＲおよびオートエンコーダ２０に利用できるニューラルネットワークの種類の一として、階層型のニューラルネットワークについて説明する。
図８は、階層型のニューラルネットワークの一例を示した図である。第（ｋ－１）層（ここでのｋは２以上の整数である。）は、ニューロンをＰ個（ここでのＰは１以上の整数である。）有し、第ｋ層は、ニューロンをＱ個（ここでのＱは１以上の整数である。）有し、第（ｋ＋１）層は、ニューロンをＲ個（ここでのＲは１以上の整数である。）有する。
第（ｋ－１）層の第ｐニューロン（ここでのｐは１以上Ｐ以下の整数である。）の出力信号ｚｐ （ｋ－１）と重み係数ｗｑｐ （ｋ）と、の積が第ｋ層の第ｑニューロン（ここでのｑは１以上Ｑ以下の整数である。）に入力されるものとし、第ｋ層の第ｑニューロンの出力信号ｚｑ （ｋ）と重み係数ｗｒｑ （ｋ＋１）と、の積が第（ｋ＋１）層の第ｒニューロン（ここでのｒは１以上Ｒ以下の整数である。）に入力されるものとし、第（ｋ＋１）層の第ｒニューロンの出力信号をｚｒ （ｋ＋１）とする。
このとき、第ｋ層の第ｑニューロンへ入力される信号の総和ｕｑ （ｋ）は、次の式で表される。
Figure 0007208889000001
また、第ｋ層の第ｑニューロンからの出力信号ｚｑ （ｋ）を次の式で定義する。
Figure 0007208889000002
関数ｆ（ｕｑ （ｋ））は、活性化関数であり、ステップ関数、線形ランプ関数、またはシグモイド関数等を用いることができる。なお、式（１）の積和演算は、後述する積和演算回路によって実現できる。なお、式（２）の演算は、例えば、図１１（Ａ）に示す回路１６１によって実現できる。
なお、活性化関数は、全てのニューロンにおいて同一でもよいし、または異なっていてもよい。加えて、活性化関数は、層毎において、同一でもよいし、異なっていてもよい。
ここで、図９に示す、全Ｌ層（ここでのＬは３以上の整数とする。）からなる階層型のニューラルネットワークを考える。つまり、ここでのｋは２以上（Ｌ－１）以下の整数とする。第１層は、階層型のニューラルネットワークの入力層となり、第Ｌ層は、階層型のニューラルネットワークの出力層となり、第２層乃至第（Ｌ－１）層は、中間層となる。
第１層（入力層）は、ニューロンをＰ個有し、第ｋ層（中間層）は、ニューロンをＱ［ｋ］個（Ｑ［ｋ］は１以上の整数である。）有し、第Ｌ層（出力層）は、ニューロンをＲ個有する。
第１層の第ｓ［１］ニューロン（ｓ［１］は１以上Ｐ以下の整数である。）の出力信号をｚｓ［１］ （１）とし、第ｋ層の第ｓ［ｋ］ニューロン（ｓ［ｋ］は１以上Ｑ［ｋ］以下の整数である。）の出力信号をｚｓ［ｋ］ （ｋ）とし、第Ｌ層の第ｓ［Ｌ］ニューロン（ｓ［Ｌ］は１以上Ｒ以下の整数である。）の出力信号をｚｓ［Ｌ］ （Ｌ）とする。
また、第（ｋ－１）層の第ｓ［ｋ－１］ニューロン（ｓ［ｋ－１］は１以上Ｑ［ｋ－１］以下の整数である。）の出力信号ｚｓ［ｋ－１］ （ｋ－１）と重み係数ｗｓ［ｋ］ｓ［ｋ－１］ （ｋ）と、の積ｕｓ［ｋ］ （ｋ）が第ｋ層の第ｓ［ｋ］ニューロンに入力されるものとし、第（Ｌ－１）層の第ｓ［Ｌ－１］ニューロン（ｓ［Ｌ－１］は１以上Ｑ［Ｌ－１］以下の整数である。）の出力信号ｚｓ［Ｌ－１］ （Ｌ－１）と重み係数ｗｓ［Ｌ］ｓ［Ｌ－１］ （Ｌ）と、の積ｕｓ［Ｌ］ （Ｌ）が第Ｌ層の第ｓ［Ｌ］ニューロンに入力されるものとする。
次に、教師付き学習について説明する。教師付き学習とは、上述の階層型のニューラルネットワークの機能において、出力した結果と、所望の結果（教師データ、または教師信号という場合がある。）と異なったときに、階層型のニューラルネットワークの全ての重み係数を、出力した結果と所望の結果とに基づいて、更新する動作をいう。
教師付き学習の具体例として、誤差逆伝播方式による学習方法について説明する。図１０は、誤差逆伝播方式による学習方法を説明する図である。誤差逆伝播方式は、階層型のニューラルネットワークの出力と教師データとの誤差が小さくなるように、重み係数を変更する方式である。
例えば、第１層の第ｓ［１］ニューロンに入力データを入力し、第Ｌ層の第ｓ［Ｌ］ニューロンから出力データｚｓ［Ｌ］ （Ｌ）を出力されたとする。ここで、出力データｚｓ［Ｌ］ （Ｌ）に対する教師信号をｔｓ［Ｌ］ （Ｌ）としたとき、誤差エネルギーＥは、出力データｚｓ［Ｌ］ （Ｌ）および教師信号ｔｓ［Ｌ］ （Ｌ）によって表すことができる。
誤差エネルギーＥに対して、第ｋ層の第ｓ［ｋ］ニューロンの重み係数ｗｓ［ｋ］ｓ［ｋ－１］ （ｋ）の更新量を∂Ｅ／∂ｗｓ［ｋ］ｓ［ｋ－１］ （ｋ）とすることで、新たに重み係数を変更することができる。ここで、第ｋ層の第ｓ［ｋ］ニューロンの出力値ｚｓ［ｋ］ （ｋ）の誤差δｓ［ｋ］ （ｋ）を∂Ｅ／∂ｕｓ［ｋ］ （ｋ）と定義すると、δｓ［ｋ］ （ｋ）および∂Ｅ／∂ｗｓ［ｋ］ｓ［ｋ－１］ （ｋ）は、それぞれ次の式で表すことができる。
Figure 0007208889000003
Figure 0007208889000004
ｆ’（ｕｓ［ｋ］ （ｋ））は、活性化関数の導関数である。なお、式（３）の演算は、例えば、図１１（Ｂ）に示す回路１６３によって実現できる。また、式（４）の演算は、例えば、図１１（Ｃ）に示す回路１６４によって実現できる。活性化関数の導関数は、例えば、オペアンプの出力端子に所望の導関数に対応した演算回路を接続することによって実現できる。
また、例えば、式（３）のΣδｓ［ｋ＋１］ （ｋ＋１）・ｗｓ［ｋ＋１］・ｓ［ｋ］ （ｋ＋１）の部分の演算は、後述する積和演算回路よって実現できる。
ここで、第（ｋ＋１）層が出力層のとき、すなわち、第（ｋ＋１）層が第Ｌ層であるとき、δｓ［Ｌ］ （Ｌ）および∂Ｅ／∂ｗｓ［Ｌ］ｓ［Ｌ－１］ （Ｌ）は、それぞれ次の式で表すことができる。
Figure 0007208889000005
Figure 0007208889000006
式（５）の演算は、図１１（Ｄ）に示す回路１６５によって実現できる。また、式（６）の演算は、図１１（Ｃ）に示す回路１６４によって実現できる。
つまり、式（１）乃至式（６）により、全てのニューロン回路の誤差δｓ［ｋ］ （ｋ）およびδｓ［Ｌ］ （Ｌ）を求めることができる。なお、重み係数の更新量は、誤差δｓ［ｋ］ （ｋ）、δｓ［Ｌ］ （Ｌ）および所望のパラメータ等に基づいて、設定される。
以上のように、図１１（Ａ）乃至図１１（Ｄ）に示す回路、および後述する積和演算回路用いることによって、教師付き学習を適用した階層型のニューラルネットワークの計算を行うことができる。
＜階層型のニューラルネットワークの回路構成例＞
図１２は、階層型のニューラルネットワークの回路の構成例を示したブロック図である。
ＮＮ（ニューラルネットワーク）回路１００は、入力端子ＰＤＬ［１］乃至入力端子ＰＤＬ［ｌ］（ここでのｌは１以上の整数である。）、出力端子ＰＤＲ［１］乃至出力端子ＰＤＲ［ｖ］（ここでのｖは１以上の整数である。）、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］（ここでのｍは１以上の整数である。）、配線Ｌ［１］乃至配線Ｌ［ｌ］、配線Ｐ［１］乃至配線Ｐ［ｍ］、配線Ｒ［１］乃至配線Ｒ［ｖ］、配線Ｑ［１］乃至配線Ｑ［ｍ］、複数のプログラマブルスイッチＰＳＷ１、複数のプログラマブルスイッチＰＳＷ２、および複数のプログラマブルスイッチＰＳＷ３を有する。
なお、図１２に示すＮＮ回路１００では、入力端子ＰＤＬ［１］、入力端子ＰＤＬ［２］、入力端子ＰＤＬ［ｌ］、出力端子ＰＤＲ［１］、出力端子ＰＤＲ［２］、出力端子ＰＤＲ［ｖ］、プログラマブルロジックエレメントＰＬＥ［１］、プログラマブルロジックエレメントＰＬＥ［２］、プログラマブルロジックエレメントＰＬＥ［ｍ］、配線Ｌ［１］、配線Ｌ［２］、配線Ｌ［ｌ］、配線Ｐ［１］、配線Ｐ［２］、配線Ｐ［ｍ］、配線Ｒ［１］、配線Ｒ［２］、配線Ｒ［ｖ］、配線Ｑ［１］、配線Ｑ［２］、配線Ｑ［ｍ］、プログラマブルスイッチＰＳＷ１、プログラマブルスイッチＰＳＷ２、プログラマブルスイッチＰＳＷ３、後述するスイッチ回路ＳＷＣのみを図示しており、それら以外の回路、素子、配線、符号を省略している。
つまり、本発明の一態様は、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］、およびプログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３を用いた、マルチコンテキスト方式のプログラマブルな演算処理装置である。具体的には後述するが、当該演算処理装置は、階層型のニューラルネットワークにおいて、各層間のネットワークの接続状態を各コンテキストに対応させており、コンテキストを順次切り替えることによって、ニューラルネットワークの演算処理を行う。
入力端子ＰＤＬ［ｉ］（ここでのｉは１以上ｌ以下の整数である。）は、配線Ｌ［ｉ］と電気的に接続されている。出力端子ＰＤＲ［ｋ］（ここでのｋは１以上ｖ以下の整数である。）は、配線Ｒ［１］乃至配線Ｒ［ｖ］のそれぞれと、プログラマブルスイッチＰＳＷ３を介して、電気的に接続されている。プログラマブルロジックエレメントＰＬＥ［ｊ］（ここでのｊは１以上ｍ以下の整数である。）の第１の端子は、配線Ｑ［ｊ］と電気的に接続され、配線Ｑ［ｊ］は、配線Ｌ［１］乃至配線Ｌ［ｌ］のそれぞれと、プログラマブルスイッチＰＳＷ１を介して、電気的に接続されている。また、配線Ｑ［ｊ］は、配線Ｐ［１］乃至配線Ｐ［ｍ］のそれぞれと、プログラマブルスイッチＰＳＷ２を介して、電気的に接続されている。プログラマブルロジックエレメントＰＬＥ［ｊ］の第２の端子は、配線Ｒ［ｊ］と電気的に接続されている。配線Ｐ［１］乃至配線Ｐ［ｍ］のそれぞれは、配線Ｒ［１］乃至Ｒ［ｖ］のそれぞれと電気的に接続されている。
ＮＮ回路１００が有するプログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３は、後述するメモリＭＳに格納されたデータによって、導通状態、非導通状態を切り替えることができるスイッチである。なお、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３のそれぞれは、スイッチ回路ＳＷＣを有する。また、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３の詳細については、後述する。
プログラマブルロジックエレメントＰＬＥは、演算処理回路を有する。図１３（Ａ）は、オートエンコーダ２０に設けられたＮＮ回路１００が有する演算処理回路１５０の構成例を示す回路図である。演算処理回路１５０は、コントローラＣＮＴと、積演算回路ＭＡＣ［１］乃至積演算回路ＭＡＣ［ｓ］（ｓは２以上の整数）と、加算回路ＡＤと、活性化関数回路ＡＦＣと、メモリＭＦと、保持回路ＫＣと、を有する。積演算回路ＭＡＣ［ｈ］（ｈは１以上ｓ以下の整数）は、乗算回路ＭＬＴ［ｈ］と、メモリＭＷ［ｈ］（１）乃至メモリＭＷ［ｈ］（ｔ）と、マルチプレクサＭＵＸ１［ｈ］と、を有する。なお、ｔはｎ以上の整数とすることができる。つまり、積演算回路ＭＡＣ［ｈ］は、前述の画像認識回路ＰＲが出力できる属性情報３２の種類の数以上のメモリＭＷ［ｈ］を有する。ここで、メモリＭＷ［ｈ］（１）乃至メモリＭＷ［ｈ］（ｔ）をまとめてメモリＭＷ［ｈ］と呼ぶ場合がある。
なお、オートエンコーダ２０を図２に示す構成とした場合、ｔをｎより小さい整数とすることができる。つまり、積演算回路ＭＡＣ［ｈ］が有するメモリＭＷ［ｈ］の数を、前述の画像認識回路ＰＲが出力できる属性情報３２の種類の数より少なくすることができる。
本明細書等において、メモリＭＷ［ｈ］（１）乃至メモリＭＷ［ｈ］（ｔ）をまとめて、一群のメモリと呼ぶ場合がある。また、本明細書等において、メモリＭＷ［ｈ］（１）乃至メモリＭＷ［ｈ］（ｔ）をそれぞれ、メモリ素子と呼ぶ場合がある。つまり、積演算回路ＭＡＣ［ｈ］は、メモリ素子であるメモリＭＷ［ｈ］（１）乃至メモリＭＷ［ｈ］（ｔ）から構成される一群のメモリを有するということができる。
なお、図１３（Ａ）は、あくまで演算処理回路１５０の機能を示したものであり、図１３（Ａ）に示した各回路を、必ずしも全て別の回路として設けなくてもよい。例えば、詳細は後述するが、積演算回路ＭＡＣ［ｈ］が有するメモリＭＷ［ｈ］（１）乃至メモリＭＷ［ｈ］（ｔ）は、乗算回路ＭＬＴ［ｈ］の機能を有することができる。つまり、乗算回路ＭＬＴ［ｈ］として、メモリＭＷ［ｈ］（１）乃至メモリＭＷ［ｈ］（ｔ）と別の回路を設けなくてもよい。または、例えばマルチプレクサＭＵＸ１［１］乃至マルチプレクサＭＵＸ１［ｓ］は、積演算回路ＭＡＣ［１］乃至積演算回路ＭＡＣ［ｓ］に設けなくてもよい。この場合は例えばコントローラＣＮＴがマルチプレクサＭＵＸ１［１］乃至マルチプレクサＭＵＸ１［ｓ］としての機能を有することができる。なお、以降の回路図においても、図示した各回路を、必ずしも全て別の回路として設けなくてもよい場合がある。
コントローラＣＮＴには、属性情報３２が入力される。また、コントローラＣＮＴは、マルチプレクサＭＵＸ１［１］乃至マルチプレクサＭＵＸ１［ｓ］の選択信号入力端子と電気的に接続されている。メモリＭＷ［ｈ］（１）乃至メモリＭＷ［ｈ］（ｔ）は、マルチプレクサＭＵＸ１［ｈ］の入力端子と電気的に接続されている。マルチプレクサＭＵＸ１［ｈ］の出力端子は、乗算回路ＭＬＴ［ｈ］の第１の入力端子と電気的に接続されている。
入力端子Ｉｎ［ｈ］は、乗算回路ＭＬＴ［ｈ］の第２の入力端子と電気的に接続され、乗算回路ＭＬＴ［ｈ］の出力端子は、加算回路ＡＤの入力端子と電気的に接続されている。加算回路ＡＤの出力端子は、活性化関数回路ＡＦＣの入力端子と電気的に接続されている。活性化関数回路ＡＦＣの出力端子は、保持回路ＫＣの端子ＴＡ１と電気的に接続されている。保持回路ＫＣの端子ＴＡ２は、出力端子ＯＵＴと電気的に接続されている。
乗算回路ＭＬＴ［ｈ］は、メモリＭＷ［ｈ］（１）乃至メモリＭＷ［ｈ］（ｔ）に保持されているデータ（以後、重み係数と呼ぶ場合がある）のうちの１つを乗数とし、入力端子Ｉｎ［ｈ］に入力されたデータを被乗数とする乗算を行う回路である。なお、当該データは、例えば画像データに対応するデータとすることができる。乗算回路ＭＬＴ［ｈ］における乗数、つまりマルチプレクサＭＵＸ［ｈ］から出力されるデータが保持されているメモリＭＷ［ｈ］は、属性情報３２を基に、コントローラＣＮＴにより選択される。例えば、画像認識回路ＰＲが画像データを属性［１］乃至属性［ｔ］に仕分けるとすると、属性情報３２［ｉ］（ここでのｉは１以上ｔ以下の整数である。）がコントローラＣＮＴに入力された場合、コントローラＣＮＴは、メモリＭＷ［ｈ］（ｉ）を選択することができる。
加算回路ＡＤは、乗算回路ＭＬＴ［１］乃至乗算回路ＭＬＴ［ｓ］から出力されるそれぞれの乗算結果の和を計算する回路である。つまり、乗算回路ＭＬＴ［１］乃至乗算回路ＭＬＴ［ｓ］、および加算回路ＡＤによって、積和演算回路が構成されている。
活性化関数回路ＡＦＣは、入力端子に入力された信号、つまり積和演算結果に対して、メモリＭＦに保持されているデータにより定義された関数系に従った演算を行う回路である。当該関数系としては、例えば、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａｘ関数、ＲｅＬＵ関数、しきい値関数等を用いることができる。
保持回路ＫＣは、活性化関数回路ＡＦＣから出力された演算結果を端子ＴＡ１から取得し、当該演算結果を一時的に保持する機能と、一時的に保持した演算結果を端子ＴＡ２に出力する機能とを有する。加えて、保持回路ＫＣは、端子ＣＫＴに入力されるクロック信号ＣＬＫに応じて、上述した２つの機能を切り替えることができる。
例えば、クロック信号ＣＬＫのパルスが高レベル電位であるとき、保持回路ＫＣは、端子ＴＡ１から入力された電位を保持することができ、クロック信号ＣＬＫのパルスが低レベル電位であるとき、保持回路ＫＣは、端子ＴＡ２から出力端子ＯＵＴに、該電位を出力することができる。
演算処理回路１５０はデジタルデータを扱う回路である場合、保持回路ＫＣは、例えば、フリップフロップ回路を適用することができる。
また、演算処理回路１５０はアナログデータを扱う回路である場合、一例として、図１３（Ｂ）に示す保持回路ＫＣを適用することができる。図１３（Ｂ）に示す保持回路ＫＣは、サンプルホールド回路であり、トランジスタＴｒＡと、トランジスタＴｒＢと、容量素子ＣＡと、アンプＡＭＰと、ＮＯＴ回路ＮＬと、を有する。
トランジスタＴｒＡのソースまたはドレインの一方は、端子ＴＡ１と電気的に接続され、トランジスタＴｒＡのソースまたはドレインの他方は、容量素子ＣＡの一対の電極の一方と電気的に接続され、トランジスタＴｒＡのゲートは、端子ＣＫＴと電気的に接続されている。アンプＡＭＰの入力端子は、トランジスタＴｒＡのソースまたはドレインの他方と電気的に接続され、アンプＡＭＰの出力端子は、トランジスタＴｒＢのソースまたはドレインの一方と電気的に接続されている。トランジスタＴｒＢのソースまたはドレインの他方は、端子ＴＡ２と電気的に接続されている。ＮＯＴ回路ＮＬの入力端子は、端子ＣＫＴと電気的に接続され、ＮＯＴ回路ＮＬの出力端子は、トランジスタＴｒＢのゲートと電気的に接続されている。容量素子ＣＡの一対の電極の他方は、配線ＧＮＤＬと電気的に接続されている。なお、トランジスタＴｒＡのソースまたはドレインの他方と、アンプＡＭＰの入力端子と、容量素子の一対の電極の一方とが接続されたノードを、ノードＮとする。
アンプＡＭＰは、入力端子に入力された信号を１倍に増幅して、出力端子に増幅した信号を出力する機能を有する。
配線ＧＮＤＬは、基準電位を与える配線である。
端子ＣＫＴに入力されるクロック信号ＣＬＫのパルスが高レベル電位であるとき、トランジスタＴｒＡは導通状態となり、トランジスタＴｒＢは非導通状態となる。このとき、端子ＴＡ１から入力された信号は、トランジスタＴｒＡを介して、アンプＡＭＰに入力される。このため、アンプＡＭＰは該信号を増幅して、アンプＡＭＰの出力端子から増幅した信号を出力する。なお、トランジスタＴｒＢは非導通状態であるため、増幅した信号は、端子ＴＡ２から出力されない。
また、ノードＮの電位は、容量素子ＣＡによって、保持される。このとき、ノードＮの電位は、端子ＴＡ１から入力された信号の電位となる。
端子ＣＫＴに入力されるクロック信号ＣＬＫのパルスが低レベル電位であるとき、トランジスタＴｒＡは非導通状態となり、トランジスタＴｒＢは導通状態となる。ノードＮの電位は、トランジスタＴｒＡが非導通状態となっているので、該電位の変化はない。アンプＡＭＰは、ノードＮの電位をトランジスタＴｒＢのソースまたはドレインの一方に出力をする。トランジスタＴｒＢは導通状態となっているため、ノードＮの電位、つまりクロック信号ＣＬＫのパルスが高レベル電位のときに端子ＴＡ１から入力された信号の電位が、端子ＴＡ２から出力される。
トランジスタＴｒＡ、および／またはトランジスタＴｒＢは、ＯＳトランジスタであることが好ましい。特に、当該ＯＳトランジスタは、チャネル形成領域にインジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を有する金属酸化物を用いることが好ましい。このようなＯＳトランジスタをトランジスタＴｒＡ、および／またはトランジスタＴｒＢに適用することで、トランジスタのオフ電流を非常に低くすることができる。このため、トランジスタのオフ電流による電荷のリークの影響を低くすることができる。
なお、本発明の一態様の半導体装置が有する積和演算回路１５０の保持回路ＫＣは、上述の構成に限定されない。場合によって、または、状況に応じて、保持回路ＫＣの構成を適宜変更することができる。
なお、演算処理回路１５０が有するメモリＭＷ［１］乃至メモリＭＷ［ｓ］およびメモリＭＦと、後述するプログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３の状態を設定するメモリＭＳと、はそれぞれ異なる駆動回路によって、データの書き込みを行う構成としてもよい。つまり、メモリＭＳのデータを更新せずに、積和演算回路１５０のメモリＭＷ［１］乃至メモリＭＷ［ｓ］およびメモリＭＦのデータの更新を繰り返し行うことができる。これにより、ニューラルネットワークにおいて、効率的な学習が可能となる。
なお、上述では、１つのプログラマブルロジックエレメントが単独の演算処理回路１５０を有する構成として説明をしたが、複数のプログラマブルロジックエレメントおよび当該プログラマブルロジックエレメント間を接続するプログラマブルスイッチによって、１つの積和演算回路を構成することも可能である。
なお、図１３（Ａ）に示す構成の演算処理回路１５０において、コントローラＣＮＴおよびマルチプレクサＭＵＸ１［１］乃至マルチプレクサＭＵＸ１［ｓ］を省略し、積演算回路ＭＡＣがそれぞれ一のメモリＭＷを有する構成とすることで、画像認識回路ＰＲが有する演算処理回路とすることができる。この場合、一のメモリＭＷは、一の乗算回路ＭＬＴの第１の入力端子と電気的に接続される。
次に、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３の構成について説明する。図１４（Ａ）は、ＮＮ回路１００において、配線Ｑ［ｊ］と、プログラマブルスイッチＰＳＷ１と、プログラマブルスイッチＰＳＷ２と、プログラマブルロジックエレメントＰＬＥ［ｊ］と、の接続例について示し、図１４（Ｂ）は、スイッチ回路ＳＷＣの構成例を示している。
なお、図１４（Ａ）において、配線Ｑ［ｊ］は、配線ｑ［１］乃至配線ｑ［ｓ］から構成されている。さらに、図１４（Ａ）において、プログラマブルロジックエレメントＰＬＥ［ｊ］の第１の端子は、図１３（Ａ）で説明した演算処理回路１５０の入力端子Ｉｎ［１］乃至入力端子Ｉｎ［ｓ］としている。つまり、図１４（Ａ）において、配線ｑ［ｈ］は、入力端子Ｉｎ［ｈ］と電気的に接続されている。
また、図１４（Ａ）では、配線ｑ［１］乃至配線ｑ［ｓ］は、プログラマブルスイッチＰＳＷ１を介して、配線”０”と電気的に接続されている。配線”０”は、０の値の信号（信号の電位が基準電位）を供給する配線である。
図１４（Ａ）に示す構成例において、プログラマブルスイッチＰＳＷ１およびプログラマブルスイッチＰＳＷ２はスイッチ回路ＳＷＣを有する。オートエンコーダ２０が有するスイッチ回路ＳＷＣの構成例を図１４（Ｂ）に示す。スイッチ回路ＳＷＣは、スイッチＳＷと、コントローラＣＮＴと、メモリＭＳ（１）乃至メモリＭＳ（ｔ）と、マルチプレクサＭＵＸ２と、を有する。前述のように、ｔはｎ以上の整数とすることができる。つまり、スイッチ回路ＳＷは、前述の画像認識回路ＰＲが出力できる属性情報３２の種類の数以上のメモリＭＳを有する。
なお、前述のようにオートエンコーダ２０を図２に示す構成とした場合、ｔをより小さい整数とすることができる。つまり、一のスイッチ回路ＳＷＣが有するメモリＭＳの数を、前述の画像認識回路ＰＲが出力できる属性情報３２の種類の数より少なくすることができる。
スイッチＳＷの第１の端子は、配線ｑ［ｈ］と電気的に接続され、スイッチＳＷの第２の端子は、配線Ｘと電気的に接続されている。なお、配線Ｘは、配線”０”、配線Ｌ［１］乃至配線Ｌ［ｌ］、配線Ｐ［１］乃至配線Ｐ［ｍ］のいずれか一の配線である。
前述のように、コントローラＣＮＴには、属性情報３２が入力される。また、コントローラＣＮＴは、マルチプレクサＭＵＸ２の選択信号入力端子と電気的に接続されている。メモリＭＳ（１）乃至メモリＭＳ（ｔ）は、マルチプレクサＭＵＸ２の入力端子と電気的に接続されている。スイッチＳＷは、メモリＭＳ（１）乃至メモリＭＳ（ｔ）の一に保持されているデータによって、導通状態、非導通状態を決定する。スイッチＳＷに出力するデータは、属性情報３２を基に、コントローラＣＮＴにより選択される。つまり、メモリＭＳ（１）乃至メモリＭＳ（ｔ）の一が、属性情報３２を基に、コントローラＣＮＴにより選択される。例えば、画像認識回路ＰＲが画像データを属性［１］乃至属性［ｔ］に仕分けるとすると、属性情報３２［ｉ］（ここでのｉは１以上ｔ以下の整数である。）がコントローラＣＮＴに入力された場合、コントローラＣＮＴは、メモリＭＳ（ｉ）を選択することができる。
図１４（Ａ）に記載するプログラマブルスイッチＰＳＷ１、およびプログラマブルスイッチＰＳＷ２のそれぞれは、メモリＭＳ（１）乃至メモリＭＳ（ｔ）の一に保持されているデータによって、導通状態、非導通状態となる。つまり、メモリＭＳ（１）乃至メモリＭＳ（ｔ）の一に保持されているデータによって、配線”０”、配線Ｌ［１］乃至配線Ｌ［ｌ］、配線Ｐ［１］乃至配線Ｐ［ｍ］のそれぞれと、入力端子Ｉｎ［１］乃至入力端子Ｉｎ［ｓ］のそれぞれと、の接続の有無を制御することができる。
特に、入力端子Ｉｎ［１］乃至入力端子Ｉｎ［ｓ］の一部に信号の入力を行わない場合、その一部の端子と、配線”０”とを接続するスイッチ回路ＳＷＣを導通状態とする。このとき、該一部の端子に対応する乗算回路は、パワーゲーティングにより消費電力を低減することができる。
図１４（Ｂ）に示すスイッチＳＷとしては、例えば、トランジスタ、ダイオード、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチ等を適用することができる。また、スイッチＳＷはトランジスタを組み合わせた論理回路でもよい。また、スイッチＳＷを１個のトランジスタとする場合、オフ電流が非常に低い特性を有するＯＳトランジスタを用いるのが好ましい。
なお、図１４（Ｂ）に示す構成のスイッチ回路ＳＷＣにおいて、コントローラＣＮＴおよびマルチプレクサＭＵＸ２を省略し、一のスイッチ回路ＳＷＣが一のメモリＭＳを有する構成とすることで、画像認識回路ＰＲが有するスイッチ回路とすることができる。
図１４（Ｃ）は、ＮＮ回路１００において、配線Ｒ［ｋ］と、プログラマブルスイッチＰＳＷ３と、プログラマブルロジックエレメントＰＬＥ［ｊ］と、出力端子ＰＤＲ［１］乃至出力端子ＰＤＲ［ｖ］の接続例について示している。
なお、図１４（Ｃ）において、配線Ｒ［ｋ］は、配線ｒ［１］乃至配線ｒ［ｃ］から構成されている。さらに、図１４（Ｃ）において、プログラマブルロジックエレメントＰＬＥ［ｊ］の第２の端子を、端子Ｏ［１］乃至端子Ｏ［ｅ］（ここでのｅは１以上の整数である。）と図示している。つまり、図１４（Ｃ）において、配線ｒ［ｋ］は、端子Ｏ［ｋ］と電気的に接続されている。なお、図１４（Ｃ）では、第２の端子を複数図示しているが、１つの端子としてもよい。
図１４（Ｃ）に示す構成例において、プログラマブルスイッチＰＳＷ３はスイッチ回路ＳＷＣを有する。つまり、プログラマブルスイッチＰＳＷ１およびプログラマブルスイッチＰＳＷ２と同様に、メモリＭＳ（１）乃至メモリＭＳ（ｔ）の一に保持されているデータによって、スイッチ回路ＳＷＣの有するスイッチＳＷの導通状態、非導通状態を決定することができる。このため、メモリＭＳのデータによって、端子Ｏ［１］乃至端子Ｏ［ｅ］のそれぞれと、出力端子ＰＤＲ［１］乃至出力端子ＰＤＲ［ｖ］のそれぞれと、の接続の有無を制御することができる。
ところで、上述したメモリＭＳ、メモリＭＷ、およびメモリＭＦは、例えば、ＳＲＡＭ、ＭＲＡＭ等を適用することができる。また、例えば、ＯＳトランジスタを用いた記憶装置（本明細書等では、ＯＳメモリと呼称する。）を適用することができる。特に、上述したメモリとして、ＯＳメモリを適用することによって、少ない素子数で低消費電力のニューラルネットワークを構成することができる。
ここで、ＮＮ回路１００を、オートエンコーダ２０のエンコーダＡＩＥおよびデコーダＡＩＤのそれぞれに適用する場合を考える。図１５に示すオートエンコーダ２０は、エンコーダＡＩＥにＮＮ回路１００としてＮＮ回路１００Ａを適用し、デコーダＡＩＤにＮＮ回路１００としてＮＮ回路１００Ｂを適用した構成例を示している。図１５において、ＮＮ回路１００ＡとＮＮ回路１００Ｂは電気的に接続されている。なお、図１５では、オートエンコーダ２０の他に、画像処理回路ＰＰ１および画像処理回路ＰＰ２も図示している。
ところで、エンコーダＡＩＥは、図７に示す中間層ＭＬ２［２］および中間層ＭＬ２［３］が有するニューロンの数が、入力層ＩＬ２、中間層ＭＬ２［１］、中間層ＭＬ２［４］、および出力層ＯＬ２が有するニューロンの数より少なくなるように構成されている。
そこで、ＮＮ回路１００Ａは、入力端子ＰＤＬ［１］乃至入力端子ＰＤＬ［Ｌ］（ここでのＬは１以上の整数である。）と、出力端子ＰＤＲ［１］乃至出力端子ＰＤＲ［Ｖ］（ここでのＶは１以上Ｌ未満の整数である。）と、を有し、ＮＮ回路１００Ｂは、入力端子ＰＤＬ［１］乃至入力端子ＰＤＬ［Ｖ］と、出力端子ＰＤＲ［１］乃至出力端子ＰＤＲ［Ｌ］と、を有する構成とする。また、図１５において、ＮＮ回路１００ＡおよびＮＮ回路１００Ｂのそれぞれが有する複数のプログラマブルロジックエレメントＰＬＥは、プログラマブルロジックエレメント部ＰＬＥＳ１、プログラマブルロジックエレメント部ＰＬＥＳ２と記載している。
図１５に図示した通り、エンコーダＡＩＥと、デコーダＡＩＤと、のそれぞれにＮＮ回路１００を適用することにより、オートエンコーダ２０を構成することができる。これにより、画像処理回路ＰＰ１から送られてきた画像データ３１を、ＮＮ回路１００Ａによって、特徴抽出された画像データである圧縮画像データ３３に変換することができる。加えて、圧縮画像データ３３を、ＮＮ回路１００Ｂによって、元の画像データ３１に復元することができ、復元した画像データ３１を、表示装置１４が有する画像処理回路ＰＰ２に送信することができる。
なお、図１５において、ＮＮ回路１００Ａの入力端子ＰＤＬと、ＮＮ回路１００Ｂの出力端子ＰＤＲと、のそれぞれの個数を同じとして記載しているが、場合によって、状況に応じて、または必要に応じて、ＮＮ回路１００Ａの入力端子ＰＤＬと、ＮＮ回路１００Ｂの出力端子ＰＤＲと、をそれぞれ異なる個数としてもよい。
＜積演算回路＞
次に、図１３で示した積演算回路の具体的な構成例を、図面を用いて説明する。図１６は、積演算回路ＭＡＣ［ｉ］およびコントローラＣＮＴ、ならびに積演算回路ＭＡＣ［ｉ］およびコントローラＣＮＴと電気的に接続されている配線を示している。
積演算回路ＭＡＣ［ｉ］は、メモリＭＷ［ｉ］（１）乃至メモリＭＷ［ｉ］（ｔ）を有する。以下では、メモリＭＷ［ｉ］（ｇ）（ｇは１以上ｔ以下の整数）の構成例について説明する。
メモリＭＷ［ｉ］（ｇ）は、トランジスタＴｒ１（ｇ）と、トランジスタＴｒ２（ｇ）と、トランジスタＴｒ３（ｇ）と、容量素子Ｃ１（ｇ）と、を有する。トランジスタＴｒ１（ｇ）のソースまたはドレインの一方は、トランジスタＴｒ２（ｇ）のゲート、および容量素子Ｃ１（ｇ）の一対の電極の一方と電気的に接続されている。トランジスタＴｒ１（ｇ）のソースまたはドレインの他方は、配線ＷＤと電気的に接続されている。トランジスタＴｒ１（ｇ）のゲートは、配線ＷＷ（ｇ）と電気的に接続されている。トランジスタＴｒ２（ｇ）のソースまたはドレインの一方は、トランジスタＴｒ３（ｇ）のソースまたはドレインの一方と電気的に接続されている。トランジスタＴｒ２（ｇ）のソースまたはドレインの他方は、配線ＶＳＳＬと電気的に接続されている。トランジスタＴｒ３（ｇ）のソースまたはドレインの他方は、配線ＲＤと電気的に接続されている。トランジスタＴｒ３（ｇ）のゲートは、配線ＳＥ（ｔ）と電気的に接続されている。容量素子Ｃ１（ｇ）の一対の電極の他方は、配線ＲＷと電気的に接続されている。以上より、トランジスタＴｒ１（１）乃至トランジスタＴｒ１（ｔ）のソースまたはドレインの他方は、１本の配線ＷＤにより電気的に接続することができる。また、トランジスタＴｒ３（１）乃至トランジスタＴｒ３（ｔ）のソースまたはドレインの他方は、１本の配線ＲＤにより電気的に接続することができる。
なお、トランジスタＴｒ１（ｇ）のソースまたはドレインの他方、トランジスタＴｒ２（ｇ）のゲート、および容量素子Ｃ１（ｇ）の一対の電極の一方が接続されたノードを、ノードＮ１（ｇ）とする。また、配線ＶＳＳＬには、例えば低電位を印加することができる。低電位として、例えば接地電位とすることができる。
配線ＷＤを介して、重み係数となるデータがメモリＭＷ［ｉ］（１）乃至メモリＭＷ［ｉ］（ｔ）に供給される。また、配線ＷＷ（ｇ）の電位により、トランジスタＴｒ１（ｇ）の導通状態が制御される。配線ＷＤから出力された、重み係数となるデータをメモリＭＷ［ｉ］（ｇ）に書き込む場合、トランジスタＴｒ１（ｇ）を導通状態とする。一方、配線ＷＤから出力された、重み係数となるデータをメモリＭＷ［ｉ］（ｇ）に書き込まない場合、トランジスタＴｒ１（ｇ）を非導通状態とする。トランジスタＴｒ１（ｇ）を非導通状態とすると、メモリＭＷ［ｉ］（ｇ）には、属性情報３２［ｇ］に対応する重み係数となるデータを保持することができる。具体的には、メモリＭＷ［ｉ］（ｇ）に書き込まれたデータが、ノードＮ１（ｇ）に電荷として保持される。以上により、ＭＡＣ［ｉ］が学習を行い、学習の結果得られる重み係数を、メモリＭＷ［ｉ］（１）乃至メモリ［ｉ］（ｔ）に保持することができる。
トランジスタＴｒ１（１）乃至トランジスタＴｒ１（ｔ）、およびトランジスタＴｒ２（１）乃至トランジスタＴｒ２（ｔ）は、それぞれＯＳトランジスタであることが好ましい。さらに、トランジスタＴｒ１（１）乃至トランジスタＴｒ１（ｔ）、およびトランジスタＴｒ２（１）乃至トランジスタＴｒ２（ｔ）のそれぞれのチャネル形成領域は、インジウム、元素Ｍ、亜鉛の少なくとも一を含む金属酸化物であることがより好ましい。
トランジスタＴｒ１（１）乃至トランジスタＴｒ１（ｔ）、およびトランジスタＴｒ２（１）乃至トランジスタＴｒ２（ｔ）として、ＯＳトランジスタを用いることにより、トランジスタＴｒ１（１）乃至トランジスタＴｒ１（ｔ）、およびトランジスタＴｒ２（１）乃至トランジスタＴｒ２（ｔ）のそれぞれのリーク電流を抑えることができる。これにより、トランジスタＴｒ１（１）乃至トランジスタＴｒ１（ｔ）が非導通状態の場合における、ノードＮ１（１）乃至ノードＮ１（ｔ）に保持された電荷の配線ＷＤへのリークを非常に小さくすることができるため、計算精度の高い積和演算回路を提供することができる。また、ノードＮ１（１）乃至ノードＮ１（ｔ）へのリフレッシュ動作の頻度を少なくすることができるため、半導体装置の消費電力を低減することができる。
なお、トランジスタＴｒ２（１）乃至トランジスタＴｒ２（ｔ）として、半導体層にシリコンを含むトランジスタ（以下、Ｓｉトランジスタと呼ぶ）を用いてもよい。当該シリコンとして、例えば水素化アモルファスシリコンを用いると、大型の基板上に歩留まりよく形成できるため好ましい。
また、トランジスタＴｒ３（１）乃至トランジスタＴｒ３（ｔ）として、ＯＳトランジスタを用いてもよい。これにより、積演算回路ＭＡＣ［ｉ］に設けられた全てのトランジスタをＯＳトランジスタとすることができ、半導体装置の作製工程を短縮することができる。つまり、半導体装置の生産時間を少なくすることができるため、一定時間当たりの生産数を増加することができる。なお、トランジスタＴｒ１（１）乃至トランジスタＴｒ１（ｔ）、トランジスタＴｒ２（１）乃至トランジスタＴｒ２（ｔ）、およびトランジスタＴｒ３（１）乃至トランジスタＴｒ３（ｔ）を全てＳｉトランジスタとしてもよい。
配線ＲＷを介して、画像データ等のデータがメモリＭＷ［ｉ］（１）乃至メモリＭＷ［ｉ］（ｔ）に供給される。配線ＲＷからデータがメモリＭＷ［ｉ］（１）乃至メモリＭＷ［ｉ］（ｔ）に供給されると、容量素子Ｃ１（１）乃至容量素子Ｃ１（ｔ）の一対の電極の他方の電位が、供給されたデータに応じて変化する。したがって、容量素子Ｃ１（１）乃至容量素子Ｃ１（ｔ）の静電容量等に起因する容量結合により、ノードＮ１（１）乃至ノードＮ１（ｔ）の電位が変化する。以上より、ノードＮ１（１）乃至ノードＮ１（ｔ）の電位は、画像データ等のデータと、重み係数となるデータと、に対応した電位となる。つまり、メモリセルＭＷ［ｉ］（１）乃至メモリセルＭＷ［ｉ］（ｔ）には、画像データ等のデータと、重み係数となるデータと、に対応したデータが保持される。
本明細書等において、配線ＷＤからメモリＭＷ［ｉ］（１）乃至メモリＭＷ［ｉ］（ｔ）に供給されるデータを第１のデータと呼ぶ。つまり、例えば重み係数となるデータを、第１のデータと呼ぶことができる。また、本明細書等において、配線ＲＷからメモリＭＷ［ｉ］（１）乃至メモリＭＷ［ｉ］（ｔ）に供給されるデータを第２のデータと呼ぶ。つまり、例えば画像データ等のデータを第２のデータと呼ぶことができる。また、本明細書等において、第１のデータと、第２のデータと、に対応するデータを、第３のデータと呼ぶ。第３のデータは、例えば第１のデータと、第２のデータと、の積に対応するデータとすることができる。この場合、メモリＭＷ［ｉ］（１）乃至メモリＭＷ［ｉ］（ｔ）が、乗算回路ＭＬＴ［ｉ］の機能を有しているということができる。
配線ＲＤを介して、第３のデータが積演算回路ＭＡＣ［ｉ］の外部に出力される。コントローラＣＮＴは、属性情報３２を基にして、配線ＳＥ（ｇ）の電位を制御することによりトランジスタＴｒ３（ｇ）の導通状態を制御する機能を有する。例えば、属性情報３２［ｇ］がコントローラＣＮＴに入力された場合、トランジスタＴｒ３（１）乃至トランジスタＴｒ３（ｔ）がｎチャネル型トランジスタとすると、配線ＳＥ（ｇ）には高電位が印加され、それ以外の配線ＳＥには低電位が印加される。これにより、属性情報３２［ｇ］に対応する重み係数が保持されているメモリＭＷ［ｉ］（ｇ）から、第３のデータを読み出すことができる。
図１７は、積演算回路ＭＡＣ［ｉ］およびコントローラＣＮＴ、ならびに積演算回路ＭＡＣ［ｉ］およびコントローラＣＮＴと電気的に接続されている配線を示しており、図１６とは異なる構成を示している。なお、図１７は、積演算回路ＭＡＣ［ｉ］がメモリＭＷ［ｉ］（１）およびメモリＭＷ［ｉ］（２）を有する場合を示しているが、積演算回路ＭＡＣ［ｉ］はメモリＭＷ［ｉ］を３つ以上有してもよい。
図１７に示す積演算回路ＭＡＣ［ｉ］は、メモリＭＷ［ｉ］（１）と、メモリＭＷ［ｉ］（２）と、トランジスタＴｒ４と、容量素子Ｃ２と、を有する。トランジスタＴｒ４および容量素子Ｃ２は、メモリＭＷ［ｉ］（１）とメモリＭＷ［ｉ］（２）とで共有しているということができる。なお、積演算回路ＭＡＣ［ｉ］は、メモリＭＷ［ｉ］を３つ以上有してもよい。この場合、トランジスタＴｒ４および容量素子Ｃ２を、当該３つ以上のメモリＭＷ［ｉ］で共有することができる。
メモリＭＷ［ｉ］（１）は、トランジスタＴｒ１（１）と、トランジスタＴｒ２（１）と、容量素子Ｃ１（１）と、を有する。メモリＭＷ［ｉ］（２）は、トランジスタＴｒ１（２）と、トランジスタＴｒ２（２）と、容量素子Ｃ１（２）と、を有する。
トランジスタＴｒ１（１）のソースまたはドレインの一方は、トランジスタＴｒ２（１）のゲート、および容量素子Ｃ１（１）の一対の電極の一方と電気的に接続されている。トランジスタＴｒ１（２）のソースまたはドレインの一方は、トランジスタＴｒ２（２）のゲート、および容量素子Ｃ１（２）の一対の電極の一方と電気的に接続されている。トランジスタＴｒ１（１）のソースまたはドレインの他方、およびトランジスタＴｒ１（２）のソースまたはドレインの他方は、配線ＷＤと電気的に接続されている。
トランジスタＴｒ１（１）のゲートは、配線ＷＷ（１）と電気的に接続されている。トランジスタＴｒ１（２）のゲートは、配線ＷＷ（２）と電気的に接続されている。
トランジスタＴｒ２（１）のソースまたはドレインの一方は、トランジスタＴｒ２（２）のソースまたはドレインの一方、トランジスタＴｒ４のゲート、および容量素子Ｃ２の一対の電極の一方と電気的に接続されている。トランジスタＴｒ２（１）のソースまたはドレインの他方、およびトランジスタＴｒ２（２）のソースまたはドレインの他方は、配線ＶＲＳＬと電気的に接続されている。配線ＶＲＳＬには、高電位または低電位を印加することができる。
トランジスタＴｒ４のソースまたはドレインの一方は、配線ＲＤと電気的に接続されている。トランジスタＴｒ４のソースまたはドレインの他方は、配線ＶＳＳＬと電気的に接続されている。
容量素子Ｃ１（１）の一対の電極の他方は、配線ＳＥ（１）と電気的に接続されている。容量素子Ｃ１（２）の一対の電極の他方は、配線ＳＥ（２）と電気的に接続されている。容量素子Ｃ２の一対の電極の他方は、配線ＲＷと電気的に接続されている。
なお、トランジスタＴｒ１（１）のソースまたはドレインの一方、トランジスタＴｒ２（１）のゲート、および容量素子Ｃ１（１）の一対の電極の一方が接続されたノードを、ノードＮ１（１）とする。また、トランジスタＴｒ１（２）のソースまたはドレインの一方、トランジスタＴｒ２（２）のゲート、および容量素子Ｃ１（２）の一対の電極の一方が接続されたノードを、ノードＮ１（２）とする。さらに、トランジスタＴｒ２（１）のソースまたはドレインの一方、トランジスタＴｒ２（２）のソースまたはドレインの一方、トランジスタＴｒ４のゲート、および容量素子Ｃ２の一対の電極の一方が接続されたノードを、ノードＮ２とする。
トランジスタＴｒ４は、トランジスタＴｒ１（１）、トランジスタＴｒ１（２）、トランジスタＴｒ２（１）、およびトランジスタＴｒ２（２）と同様に、ＯＳトランジスタであることが好ましい。これにより、トランジスタＴｒ４が非導通状態の場合において、ノードＮ２に保持された電荷がトランジスタＴｒ４のゲートからリークすることを抑制することができるので、計算精度の高い積和演算回路を提供することができる。また、ノードＮ２へのリフレッシュ動作の頻度を少なくすることができるため、半導体装置の消費電力を低減することができる。
図１７に示す積演算回路ＭＡＣ［ｉ］と電気的に接続された各種配線の機能等の説明は、図１６に示した場合と同様であるので、省略する。
＜積演算回路の動作方法の一例＞
次に、図１７に示す構成の積演算回路ＭＡＣ［ｉ］の動作方法の一例について、図面を用いて説明する。なお、トランジスタＴｒ１（１）、トランジスタＴｒ１（２）、トランジスタＴｒ２（１）、トランジスタＴｒ２（２）、およびトランジスタＴｒ４は、すべてｎチャネル型トランジスタとして説明するが、電位の大小関係を適宜逆にすること等により、一部または全部のトランジスタをｐチャネル型とした場合にも以降の説明を適用できる。
図１８は、図１７に示す構成の積演算回路ＭＡＣ［ｉ］を有する半導体装置が、学習を行う場合における動作方法の一例を示すタイミングチャートである。具体的には、重み係数として、積演算回路ＭＡＣ［ｉ］が有するメモリＭＷ［ｉ］（１）に電位Ｖ１１のデータを書き込み、メモリＭＷ［ｉ］（２）に電位Ｖ１２のデータを書き込む場合を示す。
図１８は、配線ＷＤ、配線ＷＷ（１）、配線ＷＷ（２）、配線ＲＷ、配線ＳＥ（１）、配線ＳＥ（２）、配線ＶＲＳＬ、ノードＮ１（１）、ノードＮ１（２）、およびノードＮ２の電位を示す。
本明細書等において、電位ＶＳＳは低電位とし、電位ＶＤＤは高電位とする。また、電位ＶＨは、電位ＶＤＤより高い電位とする。
時刻Ｔ００以前において、配線ＷＤ、配線ＷＷ（１）、配線ＷＷ（２）、配線ＲＷ、配線ＶＲＳＬ、ノードＮ１（１）、ノードＮ１（２）、およびノードＮ２の電位を低電位とする。また、配線ＳＥ（１）および配線ＳＥ（２）の電位を高電位とする。
時刻Ｔ００から時刻Ｔ０１までの間において、配線ＷＤの電位を、メモリＭＷ［ｉ］（１）に保持するデータに対応する電位である電位Ｖ１１とする。また、配線ＷＤの電位を電位Ｖ１１とした後、配線ＷＷ（１）の電位を高電位とする。以上により、トランジスタＴｒ１（１）が導通状態となり、ノードＮ１（１）の電位が電位Ｖ１１、または電位Ｖ１１に対応する電位となる。これにより、メモリＭＷ［ｉ］（１）に重み係数となるデータが書き込まれる。なお、電位Ｖ１１は、例えば電位ＶＳＳ以上、かつ電位ＶＤＤ以下とすることができる。また、図１８では、ノードＮ１（１）の電位がＶ１１になる場合を示している。
時刻Ｔ０１から時刻Ｔ０２までの間において、配線ＷＷ（１）の電位を低電位とする。これにより、ノードＮ１（１）の電位が保持され、メモリＭＷ［ｉ］（１）に書き込まれたデータが保持される。また、配線ＷＷ（１）の電位を低電位とした後、配線ＷＤの電位を低電位とする。
時刻Ｔ０２から時刻Ｔ０３までの間において、配線ＷＤの電位を、メモリＭＷ［ｉ］（２）に保持するデータに対応する電位である電位Ｖ１２とする。また、配線ＷＤの電位を電位Ｖ１２とした後、配線ＷＷ（２）の電位を高電位とする。以上により、トランジスタＴｒ１（２）が導通状態となり、ノードＮ１（２）の電位が電位Ｖ１２、または電位Ｖ１２に対応する電位となる。これにより、メモリＭＷ［ｉ］（２）に重み係数となるデータが書き込まれる。なお、電位Ｖ１２は、例えば電位ＶＳＳ以上、かつ電位ＶＤＤ以下とすることができる。また、図１８では、ノードＮ１（２）の電位がＶ１２になる場合を示している。
時刻Ｔ０３から時刻Ｔ０４までの間において、配線ＷＷ（２）の電位を低電位とする。これにより、ノードＮ１（２）の電位が保持され、メモリＭＷ［ｉ］（２）に書き込まれたデータが保持される。また、配線ＷＷ（２）の電位を低電位とした後、配線ＷＤの電位を低電位とする。
時刻Ｔ０４以降において、配線ＳＥ（１）の電位、および配線ＳＥ（２）の電位を低電位とする。容量素子Ｃ１（１）の一対の電極の他方の電位が低下するので、ノードＮ１（１）の電位が低下する。また、容量素子Ｃ１（２）の一対の電極の他方の電位が低下するので、ノードＮ１（２）の電位が低下する。
なお、ノードＮ１（１）の電位の低下分は、容量素子Ｃ１（１）の静電容量、トランジスタＴｒ２（１）のゲート容量、および寄生容量等に起因する容量結合によって算出される。また、ノードＮ１（２）の電位の低下分は、容量素子Ｃ１（２）の静電容量、トランジスタＴｒ２（２）のゲート容量、および寄生容量等に起因する容量結合によって算出される。図１８に示す動作方法の一例では、説明の煩雑さを避けるため、配線ＳＥ（１）の電位の低下分と、ノードＮ１（１）の電位の低下分が等しいとして説明する。これは、ノードＮ１（１）における容量結合係数が１であることに対応する。また、配線ＳＥ（２）の電位の低下分と、ノードＮ１（２）の電位の低下分が等しいとして説明する。これは、ノードＮ１（２）における容量結合係数が１であることに対応する。
ノードＮ１（１）の電位およびノードＮ１（２）の電位は、例えば電位ＶＳＳ以下となる。具体的には、配線ＳＥ（１）の電位が高電位であるときにノードＮ１（１）の電位が電位Ｖ１１である場合、配線ＳＥ（１）電位を低電位とするとノードＮ１（１）の電位はＶ１１＋ＶＳＳ－ＶＤＤとなる。また、配線ＳＥ（２）の電位が高電位であるときにノードＮ１（２）の電位が電位Ｖ１２である場合、配線ＳＥ（２）の電位を低電位とするとノードＮ１（２）の電位はＶ１２＋ＶＳＳ－ＶＤＤとなる。以上により、トランジスタＴｒ２（１）およびトランジスタＴｒ２（２）が非導通状態となる。
以上が、図１７に示す構成の積演算回路ＭＡＣ［ｉ］が学習を行う場合における動作方法の一例である。
図１９は、図１７に示す構成の積演算回路ＭＡＣ［ｉ］が図１８に示す方法で学習を行って第１のデータを取得した後の、積演算回路ＭＡＣ［ｉ］の動作方法の一例を示すタイミングチャートである。具体的には、積演算回路ＭＡＣ［ｉ］に画像データ等の第２のデータを入力し、第３のデータを出力する動作の一例を示すタイミングチャートである。
図１９は、図１８と同様に、配線ＷＤ、配線ＷＷ（１）、配線ＷＷ（２）、配線ＲＷ、配線ＳＥ（１）、配線ＳＥ（２）、配線ＶＲＳＬ、ノードＮ１（１）、ノードＮ１（２）、およびノードＮ２の電位を示す。
時刻Ｔ１０以前において、配線ＷＤ、配線ＷＷ（１）、配線ＷＷ（２）、配線ＲＷ、配線ＳＥ（１）、配線ＳＥ（２）、およびノードＮ２の電位を低電位とする。また、配線ＶＲＳＬの電位を高電位とする。なお、ノードＮ１（１）の電位、およびノードＮ１（２）の電位は、図１８に示す時刻Ｔ０４以降の電位と同電位、例えば電位ＶＳＳ以下とする。
時刻Ｔ１０乃至時刻Ｔ１３は、第１のデータとしてメモリＭＷ［ｉ］（１）に保持されたデータを用いる場合、例えばコントローラＣＮＴに属性情報３２［１］が入力される場合を示している。なお、第２のデータとして、電位Ｖ２１のデータを積演算回路ＭＡＣ［ｉ］に入力する。電位Ｖ２１は、例えば電位ＶＳＳ以上、かつ電位ＶＤＤ以下とする。
時刻Ｔ１０から時刻Ｔ１１までの間において、配線ＲＷの電位を、第２のデータに対応する電位である電位Ｖ２１とする。容量素子Ｃ２の一対の電極の他方の電位が変化するので、容量素子Ｃ２の静電容量等に起因する容量結合により、ノードＮ２の電位が変化する。ノードＮ２の電位は、電位Ｖ２１、または電位Ｖ２１に対応する電位となる。なお、図１９では、ノードＮ２の電位がＶ２１になる場合、つまりノードＮ２の容量結合係数が１である場合を示している。
時刻Ｔ１１から時刻Ｔ１２までの間において、配線ＳＥ（１）の電位を高電位とする。容量素子Ｃ１（１）の一対の電極の他方の電位が上昇するので、容量素子Ｃ１（１）の静電容量等に起因する容量結合により、ノードＮ１（１）の電位が上昇する。具体的には、図１８に示す時刻Ｔ０４以降の電位と同電位、つまり電位Ｖ１１、または電位Ｖ１１に対応する電位となる。なお、図１９では、ノードＮ１（１）の電位がＶ１１になる場合を示している。
ノードＮ１（１）の電位の上昇に伴い、ノードＮ２の電位が変化し、電位Ｖ３１となる。電位Ｖ３１は、電位Ｖ１１と電位Ｖ２１に対応する電位となる。これにより、第３のデータが配線ＲＤから読み出される。第３のデータが読み出される際に配線ＲＤを流れる電流Ｉは、トランジスタＴｒ４が飽和領域で動作する場合、次の式で表すことができる。なお、式（７）において、ｋはトランジスタＴｒ４のチャネル長、チャネル幅、移動度、およびゲート絶縁膜の容量等により決まる定数である。また、トランジスタＴｒ４のしきい値電圧は０Ｖとする。
Figure 0007208889000007
したがって、配線ＲＤを流れる電流に対してオフセット補正を行い、電位Ｖ１１と電位Ｖ２１との積に対応しない成分（Ｖ１１ ２およびＶ２１ ２）を打ち消すことにより、電流Ｉは２ｋＶ１１Ｖ２１となる。以上により、第３のデータを、第１のデータと第２のデータとの積に対応するデータとすることができる。なお、オフセット補正は、図１７に示していない回路により行うことができる。また、しきい値電圧が０Ｖでない場合は、しきい値電圧に依存した電流値も、当該オフセット補正によって打ち消すことができる。
時刻Ｔ１２から時刻Ｔ１３までの間において、配線ＳＥ（１）の電位を電位ＶＨ、つまり電位ＶＤＤより高い電位とする。これにより、ノードＮ１（１）の電位が上昇し、例えば電位ＶＤＤ以上の電位となる。したがって、電位Ｖ１１の大きさに関わらず、トランジスタＴｒ２（１）が導通する。また、配線ＲＷの電位および配線ＶＲＳＬの電位を低電位とする。以上により、ノードＮ２の電位はリセットされ、低電位となる。
時刻Ｔ１３以降、具体的には後述する時刻Ｔ２０までの間において、配線ＳＥ（１）の電位を低電位とする。これにより、ノードＮ１（１）の電位は、例えば時刻Ｔ１０乃至時刻Ｔ１１における電位、例えば電位ＶＳＳ以下となる。これにより、トランジスタＴｒ２（１）は非導通状態となる。その後、配線ＶＲＳＬの電位を高電位とする。
時刻Ｔ２０乃至時刻Ｔ２３は、第１のデータとしてメモリＭＷ［ｉ］（２）に保持されたデータを用いる場合、例えばコントローラＣＮＴに属性情報３２［２］が入力される場合を示している。なお、第２のデータとして、電位Ｖ２２のデータを積演算回路ＭＡＣ［ｉ］に入力する。電位Ｖ２２は、例えば電位ＶＳＳ以上、かつ電位ＶＤＤ以下とする。
時刻Ｔ２０から時刻Ｔ２１までの間において、配線ＲＷの電位を、第２のデータに対応する電位である電位Ｖ２２とする。容量素子Ｃ２の一対の電極の他方の電位が変化するので、容量素子Ｃ２の静電容量等に起因する容量結合により、ノードＮ２の電位が変化する。ノードＮ２の電位は、電位Ｖ２２、または電位Ｖ２２に対応する電位となる。なお、図１９では、ノードＮ２の電位がＶ２２になる場合、つまり前述のようにノードＮ２の容量結合係数が１である場合を示している。
時刻Ｔ２１から時刻Ｔ２２までの間において、配線ＳＥ（２）の電位を高電位とする。容量素子Ｃ１（２）の一対の電極の他方の電位が上昇するので、容量素子Ｃ１（２）の静電容量等に起因する容量結合により、ノードＮ１（２）の電位が上昇する。具体的には、図１８に示す時刻Ｔ０４以降の電位と同電位、つまり電位Ｖ１２、または電位Ｖ１２に対応する電位となる。なお、図１９では、ノードＮ１（２）の電位がＶ１２になる場合を示している。
ノードＮ１（２）の電位の上昇に伴い、ノードＮ２の電位が変化し、電位Ｖ３２となる。電位Ｖ３２は、電位Ｖ１２と電位Ｖ２２に対応する電位となる。これにより、第３のデータが配線ＲＤから読み出される。前述のように、配線ＲＤを流れる電流に対してオフセット補正を行うことにより、第３のデータを、第１のデータと第２のデータとの積に対応するデータとすることができる。
時刻Ｔ２２から時刻Ｔ２３までの間において、配線ＳＥ（２）の電位を電位ＶＨ、つまり電位ＶＤＤより高い電位とする。これにより、ノードＮ１（２）の電位が上昇し、例えば電位ＶＤＤ以上の電位となる。したがって、電位Ｖ１２の大きさに関わらず、トランジスタＴｒ２（２）が導通する。また、配線ＲＷの電位および配線ＶＲＳＬの電位を低電位とする。以上により、ノードＮ２の電位はリセットされ、低電位となる。
時刻Ｔ２３以降において、配線ＳＥ（２）の電位を低電位とする。これにより、ノードＮ１（２）の電位は、例えば時刻Ｔ１０乃至時刻Ｔ１１における電位、例えば電位ＶＳＳ以下となる。これにより、トランジスタＴｒ２（２）は非導通状態となる。その後、配線ＶＲＳＬの電位を高電位とする。
以上が図１７に示す構成の積演算回路ＭＡＣ［ｉ］が図１８に示す方法で学習を行って第１のデータを取得した後の、積演算回路ＭＡＣ［ｉ］の動作方法の一例である。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置を用いた表示装置の具体的な構成例について説明する。ここでは特に、表示素子として液晶素子を用いた表示装置について説明する。
＜表示装置の構成例１＞
図２０に、表示装置１４００の断面構造の一例を示す。ここでは、表示素子として透過型の液晶素子１４２０を適用した場合の例を示している。図２０において、基板１４１２側が表示面側となる。
表示装置１４００は、基板１４１１と基板１４１２との間に液晶１４２２が挟持された構成を有している。液晶素子１４２０は、基板１４１１側に設けられた導電層１４２１と、基板１４１２側に設けられた導電層１４２３と、これらに挟持された液晶１４２２と、を有する。また、液晶１４２２と導電層１４２１との間に配向膜１４２４ａが設けられ、液晶１４２２と導電層１４２３との間に配向膜１４２４ｂが設けられている。
導電層１４２１は、画素電極として機能する。また導電層１４２３は、共通電極等として機能する。また導電層１４２１と導電層１４２３は、いずれも可視光を透過する機能を有する。したがって、液晶素子１４２０は、透過型の液晶素子である。
基板１４１２の基板１４１１側の面には、着色層１４４１と、遮光層１４４２が設けられている。着色層１４４１と遮光層１４４２を覆って絶縁層１４２６が設けられ、絶縁層１４２６を覆って導電層１４２３が設けられている。また着色層１４４１は、導電層１４２１と重なる領域に設けられている。遮光層１４４２は、トランジスタ１４３０や接続部１４３８を覆って設けられている。
基板１４１１よりも外側には偏光板１４３９ａが配置され、基板１４１２よりも外側には偏光板１４３９ｂが配置されている。さらに、偏光板１４３９ａよりも外側に、バックライトユニット１４９０が設けられている。図２０に示す表示装置１４００は、基板１４１２側が表示面側となる。
基板１４１１上にトランジスタ１４３０、容量素子１４６０等が設けられている。トランジスタ１４３０は、画素の選択トランジスタとして機能する。トランジスタ１４３０は、接続部１４３８を介して液晶素子１４２０と接続されている。
図２０に示すトランジスタ１４３０は、いわゆるボトムゲート・チャネルエッチ構造のトランジスタである。トランジスタ１４３０は、ゲート電極として機能する導電層１４３１と、ゲート絶縁層として機能する絶縁層１４３４と、半導体層１４３２と、ソース電極およびドレイン電極として機能する一対の導電層１４３３ａおよび導電層１４３３ｂと、を有する。半導体層１４３２の、導電層１４３１と重畳する部分は、チャネル形成領域として機能する。半導体層１４３２は、導電層１４３３ａおよび導電層１４３３ｂと接続されている。
容量素子１４６０は、導電層１４３１ａと、絶縁層１４３４と、導電層１４３３ｂにより構成されている。
トランジスタ１４３０等を覆って、絶縁層１４８２と絶縁層１４８１が積層して設けられている。画素電極として機能する導電層１４２１は絶縁層１４８１上に設けられている。また接続部１４３８において、絶縁層１４８１および絶縁層１４８２に設けられた開口を介して、導電層１４２１と導電層１４３３ｂが電気的に接続されている。絶縁層１４８１は、平坦化層としての機能を有することが好ましい。また絶縁層１４８２は、トランジスタ１４３０等へ不純物等が拡散することを抑制する保護膜としての機能を有することが好ましい。例えば、絶縁層１４８２に無機絶縁材料を用い、絶縁層１４８１に有機絶縁材料を用いることができる。
＜表示装置の構成例２＞
図２１では、着色層１４４１を基板１４１１側に設けた場合の例を示している。これにより、基板１４１２側の構成を簡略化することができる。
なお、着色層１４４１を平坦化膜として用いる場合には、絶縁層１４８１を設けない構成としてもよい。
＜表示装置の構成例３＞
上記では、液晶素子として、液晶を挟む一対の電極が上下に配置された、縦電界方式の液晶素子の例を示しているが、液晶素子の構成はこれに限られず、様々な方式の液晶素子を適用することができる。
図２２には、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子を有する表示装置の断面概略図を示す。
液晶素子１４２０は、画素電極として機能する導電層１４２１と、導電層１４２１と絶縁層１４８３を介して重なる導電層１４２３と、を有する。導電層１４２３は、スリット状または櫛歯状の上面形状を有している。
また、この構成では、導電層１４２１と導電層１４２３とが重なる部分に容量が形成され、これを容量素子１４６０として用いることができる。そのため、画素の占有面積を縮小できるため、高精細な表示装置を実現できる。また、開口率を向上させることができる。
図２２では、共通電極として機能する導電層１４２３が液晶１４２２側に位置する構成としたが、図２３に示すように、画素電極として機能する導電層１４２１が、液晶１４２２側に位置する構成としてもよい。このとき、導電層１４２１がスリット状または櫛歯状の上面形状を有する。
ここで、表示装置を作製する際、作製工程におけるフォトリソグラフィ工程が少ないほど、すなわちフォトマスクのマスク枚数が少ないほど、作製コストを低くすることができる。
例えば図２０に示す構成では、基板１４１１側の工程のうち、導電層１４３１等の形成工程、半導体層１４３２の形成工程、導電層１４３３ａ等の形成工程、接続部１４３８となる開口部の形成工程、および導電層１４２１の形成工程の、計５つのフォトリソグラフィ工程を経ることで作製できる。すなわち、５枚のフォトマスクにより、バックプレーン基板を作製することができる。一方、基板１４１２（対向基板）側においては、着色層１４４１や遮光層１４４２の形成方法として、インクジェット法またはスクリーン印刷法等を用いると、フォトマスクが不要となるため好ましい。例えば、３色の着色層１４４１と、遮光層１４４２を設けた場合には、これらをフォトリソグラフィ法で形成した場合に比べて、計４つのフォトマスクを削減することができる。
＜トランジスタの構成例＞
次に、トランジスタ１４３０の具体的な構成例について説明する。以下に説明するトランジスタの半導体層１４３２には、シリコンを含む半導体を用いることができる。シリコンを含む半導体としては、例えば、水素化アモルファスシリコン、微結晶シリコン、または多結晶シリコン等を用いることができる。特に、水素化アモルファスシリコンを用いると、大型の基板上に歩留り良く形成できるため好ましい。本発明の一態様の表示装置は、電界効果移動度が比較的低いアモルファスシリコンが適用されたトランジスタであっても、良好な表示が可能である。
図２４（Ａ）に示すトランジスタは、ソース領域およびドレイン領域として機能する一対の不純物半導体層１４３５を有する。不純物半導体層１４３５は、半導体層１４３２と導電層１４３３ａの間、および、半導体層１４３２と導電層１４３３ｂの間に設けられている。半導体層１４３２と不純物半導体層１４３５とは接して設けられ、不純物半導体層１４３５と導電層１４３３ａまたは導電層１４３３ｂとは接して設けられる。
不純物半導体層１４３５を構成する不純物半導体膜は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、ＰまたはＡｓを添加したシリコンが挙げられる。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えばＢを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。なお、不純物半導体層は、非晶質半導体により形成してもよいし、微結晶半導体等の結晶性半導体により形成してもよい。
図２４（Ｂ）に示すトランジスタは、半導体層１４３２と不純物半導体層１４３５の間に、半導体層１４３７を有する。
半導体層１４３７は、半導体層１４３２と同様の半導体膜により形成されていてもよい。半導体層１４３７は、不純物半導体層１４３５のエッチングの際に、半導体層１４３２がエッチングにより消失することを防ぐためのエッチングストッパーとして機能させることができる。なお、図２４（Ｂ）において、半導体層１４３７が左右に分離している例を示しているが、半導体層１４３７の一部が半導体層１４３２のチャネル形成領域を覆っていてもよい。
また、半導体層１４３７は、不純物半導体層１４３５よりも低濃度の不純物が含まれていてもよい。これにより、半導体層１４３７をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能させることができ、トランジスタを駆動させたときのホットキャリア劣化を抑制することができる。
図２４（Ｃ）に示すトランジスタは、半導体層１４３２のチャネル形成領域上に、絶縁層１４８４が設けられている。絶縁層１４８４は、不純物半導体層１４３５のエッチングの際のエッチングストッパーとして機能する。
図２４（Ｄ）に示すトランジスタは、半導体層１４３２に代えて、半導体層１４３２ｐを有する。半導体層１４３２ｐは、結晶性の高い半導体膜を含む。例えば半導体層１４３２ｐは、多結晶半導体または単結晶半導体を含む。これにより、電界効果移動度の高いトランジスタとすることができる。
図２４（Ｅ）に示すトランジスタは、半導体層１４３２のチャネル形成領域に半導体層１４３２ｐを有する。例えば図２４（Ｅ）に示すトランジスタは、半導体層１４３２となる半導体膜に対してレーザ光等を照射することにより、局所的に結晶化することにより形成することができる。これにより、電界効果移動度の高いトランジスタを実現できる。
図２４（Ｆ）に示すトランジスタは、図２４（Ｂ）で示したトランジスタの半導体層１４３２のチャネル形成領域に、結晶性の半導体層１４３２ｐを有する。
図２４（Ｇ）に示すトランジスタは、図２４（Ｃ）で示したトランジスタの半導体層１４３２のチャネル形成領域に、結晶性の半導体層１４３２ｐを有する。
＜構成要素＞
以下では、上記に示す各構成要素について説明する。
［基板］
表示装置が有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイア、有機樹脂等の材料を用いることができる。
厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現できる。または、可撓性を有する程度に薄いガラス等を基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
［トランジスタ］
トランジスタ、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
トランジスタのチャネルが形成される半導体には、例えばシリコンを用いることができる。シリコンとして、特にアモルファスシリコンを用いることが好ましい。アモルファスシリコンを用いることで、大型の基板上に歩留り良くトランジスタを形成でき、量産性に優れる。
また、微結晶シリコン、多結晶シリコン、単結晶シリコン等の結晶性を有するシリコンを用いることもできる。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板等を好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつき等を低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコン等を用いる場合に適している場合がある。
［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極等の導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステン等の金属、またはこれを主成分とする合金等が挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
また、トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極等の導電層に用いることのできる、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛等の導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタン等の金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）等を用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜等を用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極等の導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。
［絶縁層］
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシ等の樹脂、シリコーン等のシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム等の無機絶縁材料を用いることもできる。
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
［液晶素子］
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード等を用いることができる。
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等が適用された液晶素子を用いることができる。
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を有する。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子等がある。
本発明の一態様では、特に透過型の液晶素子を好適に用いることができる。
透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
なお、エッジライト型のバックライトをオフ状態とすることで、シースルー表示を行うことができる。
［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料等が挙げられる。
［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属等の無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
なお、本実施の形態では、表示素子として液晶素子を用いた表示装置について説明したが、表示素子として発光素子を用いることもできる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、トランジスタの半導体層に用いることのできる多結晶シリコンの結晶化方法およびレーザ結晶化装置の一例について説明する。
結晶性の良好な多結晶シリコン層を形成するには、基板上に非晶質シリコン層を設け、当該非晶質シリコン層にレーザ光を照射して結晶化することが好ましい。例えば、レーザ光を線状ビームとし、当該線状ビームを非晶質シリコン層に照射しながら基板を移動させることで、基板上の所望の領域に多結晶シリコン層を形成することができる。
線状ビームを用いた方法は、スループットが比較的良好である。一方で、ある領域に対してレーザ光が相対的に移動しながら複数回照射される方法であるため、レーザ光の出力変動およびそれに起因するビームプロファイルの変化による結晶性のばらつきが生じやすい。例えば、当該方法で結晶化させた半導体層を表示装置の画素が有するトランジスタに用いると、画像を表示した場合に、結晶性のばらつきに起因したランダムな縞模様が見えることがある。
また、線状ビームの長さは基板の一辺の長さ以上であることが理想的であるが、線状ビームの長さは、レーザ発振器の出力と光学系の構成によって制限される。したがって、大型基板の処理では基板面内を折り返してレーザ照射することが現実的である。そのため、レーザ光をオーバーラップして照射する領域が生じる。当該領域の結晶性は、他の領域の結晶性と異なりやすいため、当該領域では表示ムラが生じることがある。
上記のような問題を抑えるために、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行って結晶化させてもよい。局所的なレーザ照射では、結晶性のばらつきの少ない多結晶シリコン層を形成しやすい。
図２５（Ａ）は、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行う方法を説明する図である。
光学系ユニット６２１から射出されるレーザ光６２６は、ミラー６２２で反射されてマイクロレンズアレイ６２３に入射する。マイクロレンズアレイ６２３は、レーザ光６２６を集光して複数のレーザビーム６２７を形成する。
ステージ６１５には、非晶質シリコン層６４０を形成した基板６３０が固定される。非晶質シリコン層６４０に複数のレーザビーム６２７を照射することで、複数の多結晶シリコン層６４１を同時に形成することができる。
マイクロレンズアレイ６２３が有する個々のマイクロレンズは、表示装置の画素ピッチに合わせて設けることが好ましい。または、画素ピッチの整数倍の間隔で設けてもよい。いずれの場合においても、レーザ照射とステージ６１５のＸ方向またはＹ方向の移動を繰り返すことで、全ての画素に対応した領域に多結晶シリコン層を形成することができる。
例えば、マイクロレンズアレイ６２３が画素ピッチでＩ行Ｊ列（Ｉ、Ｊは自然数）のマイクロレンズを有するとき、まず所定の開始位置でレーザ光を照射し、Ｉ行Ｊ列の多結晶シリコン層を形成することができる。そして、行方向にＪ列分の距離だけ移動させてレーザ光を照射し、さらにＭ行Ｎ列の多結晶シリコン層６４１を形成することで、Ｉ行２Ｊ列の多結晶シリコン層６４１を形成することができる。当該工程を繰り返し行うことで所望の領域に複数の多結晶シリコン層６４１を形成することができる。また、折り返してレーザ照射工程を行う場合は、行方向にＪ列分の距離だけ移動させてレーザ照射を行い、さらに列方向にＩ行分の距離の移動とレーザ光の照射を繰り返せばよい。
なお、レーザ光の発振周波数とステージ６１５の移動速度を適切に調整すれば、ステージ６１５を一方向に移動させながらレーザ照射を行う方法でも、画素ピッチで多結晶シリコン層を形成することができる。
レーザビーム６２７のサイズは、例えば、一つのトランジスタの半導体層全体が含まれる程度の面積とすることができる。または、一つのトランジスタのチャネル領域全体が含まれる程度の面積とすることができる。または、一つのトランジスタのチャネル領域の一部が含まれる程度の面積とすることができる。これらは、必要とするトランジスタの電気特性に応じて使い分ければよい。
なお、一つの画素に複数のトランジスタを有する表示装置を対象とした場合、レーザビーム６２７は、一つの画素内の各トランジスタの半導体層全体が含まれる程度の面積とすることができる。また、レーザビーム６２７は、複数の画素が有するトランジスタの半導体層全体が含まれる程度の面積としてもよい。
また、図２６（Ａ）に示すように、ミラー６２２とマイクロレンズアレイ６２３との間にマスク６２４を設けてもよい。マスク６２４には、各マイクロレンズに対応した複数の開口部が設けられる。当該開口部の形状はレーザビーム６２７の形状に反映させることができ、図２６（Ａ）のようにマスク６２４が円形の開口部を有する場合は、円形のレーザビーム６２７を得ることができる。また、マスク６２４が矩形の開口部を有する場合は、矩形のレーザビーム６２７を得ることができる。マスク６２４は、例えば、トランジスタのチャネル領域のみを結晶化させたい場合等に有効である。なお、マスク６２４は、図２６（Ｂ）に示すように光学系ユニット６２１とミラー６２２との間に設けてもよい。
図２５（Ｂ）は、上記に示した局所的なレーザ照射の工程に用いることのできるレーザ結晶化装置の主要な構成を説明する斜視図である。レーザ結晶化装置は、Ｘ－Ｙステージの構成要素である移動機構６１２、移動機構６１３およびステージ６１５を有する。また、レーザビーム６２７を成形するためのレーザ発振器６２０、光学系ユニット６２１、ミラー６２２、マイクロレンズアレイ６２３を有する。
移動機構６１２および移動機構６１３は、水平方向に往復直線運動をする機能を備える。移動機構６１２および移動機構６１３に動力を与える機構としては、例えば、モータで駆動するボールネジ機構６１６等を用いることができる。移動機構６１２および移動機構６１３のそれぞれの移動方向は垂直に交わるため、移動機構６１３に固定されるステージ６１５はＸ方向およびＹ方向に自在に移動させることができる。
ステージ６１５は真空吸着機構等の固定機構を有し、基板６３０等を固定することができる。また、ステージ６１５は、必要に応じて加熱機構を有していてもよい。なお、図示はしていないが、ステージ６１５はプッシャーピンおよびその上下機構を有し、基板６３０等を搬出入する際は、基板６３０等を上下に移動させることができる。
レーザ発振器６２０は、処理の目的に適した波長および強度の光が出力できればよく、パルスレーザが好ましいがＣＷレーザであってもよい。代表的には、波長３５１－３５３ｎｍ（ＸｅＦ）、３０８ｎｍ（ＸｅＣｌ）等の紫外光を照射できるエキシマレーザを用いることができる。または、固体レーザ（ＹＡＧレーザ、ファイバーレーザ等）の二倍波（５１５ｎｍ、５３２ｎｍ等）または三倍波（３４３ｎｍ、３５５ｎｍ等）を用いてもよい。また、レーザ発振器６２０は複数であってもよい。
光学系ユニット６２１は、例えば、ミラー、ビームエクスパンダ、ビームホモジナイザ等を有し、レーザ発振器６２０から出力されるレーザ光６２５のエネルギーの面内分布を均一化させつつ伸張させることができる。
ミラー６２２には、例えば、誘電体多層膜ミラーを用いることができ、レーザ光の入射角が略４５°となるように設置する。マイクロレンズアレイ６２３には、例えば、石英板の上面または上下面に複数の凸レンズが設けられたような形状とすることができる。
以上のレーザ結晶化装置を用いることにより、結晶性のばらつきの少ない多結晶シリコン層を形成することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本明細書等で扱うトランジスタに適用することができるトランジスタ２００およびトランジスタ２０１の詳細について、図２７乃至図３１を用いて説明を行う。
＜トランジスタ２００＞
初めに、トランジスタ２００の詳細について説明を行う。
図２７（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図２７（Ｂ）は、図２７（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図２７（Ｃ）は、図２７（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図２７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図２７（Ａ）から（Ｃ）に示すように、トランジスタ２００は、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された金属酸化物４０６ａと、金属酸化物４０６ａの上面の少なくとも一部に接して配置された金属酸化物４０６ｂと、金属酸化物４０６ｂの上に配置された絶縁体４１２と、絶縁体４１２の上に配置された導電体４０４ａと、導電体４０４ａの上に配置された導電体４０４ｂと、導電体４０４ｂの上に配置された絶縁体４１９と、絶縁体４１２、導電体４０４ａ、および導電体４０４ｂ、および絶縁体４１９の側面に接して配置された絶縁体４１８と、金属酸化物４０６ｂの上面に接し、かつ絶縁体４１８の側面に接して配置された絶縁体２２５と、を有する。ここで、図２７（Ｂ）に示すように、絶縁体４１８の上面は、絶縁体４１９の上面と略一致することが好ましい。また、絶縁体２２５は、絶縁体４１９、導電体４０４、絶縁体４１８、および金属酸化物４０６を覆って設けられることが好ましい。
以下において、金属酸化物４０６ａと金属酸化物４０６ｂをまとめて金属酸化物４０６という場合がある。なお、トランジスタ２００では、金属酸化物４０６ａおよび金属酸化物４０６ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物４０６ｂのみを設ける構成にしてもよい。また、導電体４０４ａと導電体４０４ｂをまとめて導電体４０４という場合がある。なお、トランジスタ２００では、導電体４０４ａおよび導電体４０４ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４０４ｂのみを設ける構成にしてもよい。
導電体４４０は、絶縁体３８４の開口の内壁に接して導電体４４０ａが形成され、さらに内側に導電体４４０ｂが形成されている。ここで、導電体４４０ａおよび導電体４４０ｂの上面の高さと、絶縁体３８４の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体４４０ａおよび導電体４４０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４４０ｂのみを設ける構成にしてもよい。
導電体３１０は、絶縁体２１４および絶縁体２１６の開口の内壁に接して導電体３１０ａが形成され、さらに内側に導電体３１０ｂが形成されている。よって、導電体３１０ａは導電体４４０ｂに接する構成が好ましい。ここで、導電体３１０ａおよび導電体３１０ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体３１０ａおよび導電体３１０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体３１０ｂのみを設ける構成にしてもよい。
導電体４０４は、トップゲートとして機能でき、導電体３１０は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
導電体４４０は、導電体４０４と同様にチャネル幅方向に延伸されており、導電体３１０、すなわちバックゲートに電位を印加する配線として機能する。ここで、バックゲートの配線として機能する導電体４４０の上に積層して、絶縁体２１４および絶縁体２１６に埋め込まれた導電体３１０を設けることにより、導電体４４０と導電体４０４の間に絶縁体２１４および絶縁体２１６等が設けられ、導電体４４０と導電体４０４の間の寄生容量を低減し、絶縁耐圧を高めることができる。導電体４４０と導電体４０４の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体４４０と導電体４０４の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を大きくすることが好ましい。なお、導電体４４０の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
ここで、導電体３１０ａおよび導電体４４０ａは、水または水素等の不純物の透過を抑制する機能を有する（透過しにくい）導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウム等を用いることが好ましく、単層または積層とすればよい。これにより、下層から水素、水等の不純物が導電体４４０および導電体３１０を通じて上層に拡散するのを抑制することができる。なお、導電体３１０ａおよび導電体４４０ａは、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物または、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する導電性材料について記載する場合も同様である。導電体３１０ａおよび導電体４４０ａが酸素の透過を抑制する機能を持つことにより、導電体３１０ｂおよび導電体４４０ｂが酸化して導電率が低下することを防ぐことができる。
また、導電体３１０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体３１０ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体４４０ｂは、配線として機能するため、導電体３１０ｂより導電性が高い導電体を用いることが好ましく、例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、図示しないが、導電体４４０ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁体２１４は、下層から水または水素等の不純物がトランジスタに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体２１４は、水または水素等の不純物の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２１４として窒化シリコン等を用いることが好ましい。これにより、水素、水等の不純物が絶縁体２１４より上層に拡散するのを抑制することができる。なお、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する絶縁性材料について記載する場合も同様である。
また、絶縁体２１４は、酸素（例えば、酸素原子または酸素分子等）の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体２２４等に含まれる酸素が下方拡散するのを抑制することができる。
また、導電体４４０の上に導電体３１０を積層して設ける構成にすることにより、導電体４４０と導電体３１０の間に絶縁体２１４を設けることができる。ここで、導電体４４０ｂに銅等拡散しやすい金属を用いても、絶縁体２１４として窒化シリコン等を設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを防ぐことができる。
また、絶縁体２２２は、水または水素等の不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウム等を用いることが好ましい。これにより、絶縁体２２２より下層から水素、水等の不純物が絶縁体２２２より上層に拡散するのを抑制することができる。さらに、絶縁体２２４等に含まれる酸素が下方拡散するのを抑制することができる。
また、絶縁体２２４中の水、水素または窒素酸化物等の不純物濃度が低減されていることが好ましい。例えば、絶縁体２２４の水素の脱離量は、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体２２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。また、絶縁体２２４は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
絶縁体４１２は、第１のゲート絶縁膜として機能でき、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁膜として機能できる。なお、トランジスタ２００では、絶縁体２２０、絶縁体２２２、および絶縁体２２４を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２２０、絶縁体２２２、および絶縁体２２４のうちいずれか２層を積層した構造にしてもよいし、いずれか１層を用いる構造にしてもよい。
金属酸化物４０６は、酸化物半導体として機能する金属酸化物を用いることが好ましい。金属酸化物としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、金属酸化物は、スパッタリング法等を用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
金属酸化物４０６は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズ等が含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム等から選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物４０６が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズ等とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム等がある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
ここで、金属酸化物４０６ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物４０６ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物４０６ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物４０６ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物４０６ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物４０６ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
以上のような金属酸化物を金属酸化物４０６ａとして用いて、金属酸化物４０６ａの伝導帯下端のエネルギーが、金属酸化物４０６ｂの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物４０６ａの電子親和力が、金属酸化物４０６ｂの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
ここで、金属酸化物４０６ａおよび金属酸化物４０６ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物４０６ａと金属酸化物４０６ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物４０６ａと金属酸化物４０６ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物４０６ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、金属酸化物４０６ａとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウム等を用いるとよい。
このとき、キャリアの主たる経路は金属酸化物４０６ｂに形成されるナローギャップ部分となる。金属酸化物４０６ａと金属酸化物４０６ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
また、金属酸化物４０６は、領域４２６ａ、領域４２６ｂ、および領域４２６ｃを有する。領域４２６ａは、図２７（Ｂ）に示すように、領域４２６ｂと領域４２６ｃに挟まれる。領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜により低抵抗化された領域であり、領域４２６ａより導電性が高い領域となる。領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜雰囲気に含まれる、水素または窒素等の不純物元素が添加される。これにより、金属酸化物４０６ｂの絶縁体２２５と重なる領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。
よって、領域４２６ｂおよび領域４２６ｃは、領域４２６ａより、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定すればよい。ここで、領域４２６ａの水素または窒素の濃度としては、金属酸化物４０６ｂの絶縁体４１２と重なる領域の中央近傍（例えば、金属酸化物４０６ｂの絶縁体４１２のチャネル長方向の両側面からの距離が概略等しい部分）の水素または窒素の濃度を測定すればよい。
なお、領域４２６ｂおよび領域４２６ｃは、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。よって、領域４２６ｂおよび領域４２６ｃは、上記元素の一つまたは複数を含む構成にすればよい。
また、金属酸化物４０６ａは、領域４２６ｂおよび領域４２６ｃにおいて、元素Ｍに対するＩｎの原子数比が、金属酸化物４０６ｂの元素Ｍに対するＩｎの原子数比と同程度になることが好ましい。言い換えると、金属酸化物４０６ａは、領域４２６ｂおよび領域４２６ｃにおける元素Ｍに対するＩｎの原子数比が、領域４２６ａにおける元素Ｍに対するＩｎの原子数比より大きいことが好ましい。ここで、金属酸化物４０６は、インジウムの含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。このような構成にすることにより、トランジスタ２００の作製工程において、金属酸化物４０６ｂの膜厚が薄くなり、金属酸化物４０６ｂの電気抵抗が大きくなった場合でも、領域４２６ｂおよび領域４２６ｃにおいて、金属酸化物４０６ａが十分低抵抗化されており、金属酸化物４０６の領域４２６ｂおよび領域４２６ｃはソース領域およびドレイン領域として機能させることができる。
図２７（Ｂ）に示す領域４２６ａ近傍の拡大図を、図２８（Ａ）に示す。図２８（Ａ）に示すように、領域４２６ｂおよび領域４２６ｃは、金属酸化物４０６の少なくとも絶縁体２２５と重なる領域に形成される。ここで、金属酸化物４０６ｂの領域４２６ｂおよび領域４２６ｃの一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、金属酸化物４０６ｂの領域４２６ａはチャネル形成領域として機能できる。
なお、図２７（Ｂ）および図２８（Ａ）では、領域４２６ａ、領域４２６ｂ、および領域４２６ｃが、金属酸化物４０６ｂおよび金属酸化物４０６ａに形成されているが、これらの領域は少なくとも金属酸化物４０６ｂに形成されていればよい。また、図２７（Ｂ）等では、領域４２６ａと領域４２６ｂの境界、および領域４２６ａと領域４２６ｃの境界を金属酸化物４０６の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域４２６ｂおよび領域４２６ｃが金属酸化物４０６ｂの表面近傍では導電体４０４側に張り出し、金属酸化物４０６ａの下面近傍では、絶縁体２２５側に後退する形状になる場合がある。
トランジスタ２００では、図２８（Ａ）に示すように、領域４２６ｂおよび領域４２６ｃが、金属酸化物４０６の絶縁体２２５と接する領域と、絶縁体４１８、および絶縁体４１２の両端部近傍と重なる領域に形成される。このとき、領域４２６ｂおよび領域４２６ｃの導電体４０４と重なる部分は、所謂オーバーラップ領域（Ｌｏｖ領域ともいう）として機能する。Ｌｏｖ領域を有する構造とすることで、金属酸化物４０６のチャネル形成領域と、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流および移動度を大きくすることができる。
ただし、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２８（Ｂ）に示すように、領域４２６ｂおよび領域４２６ｃが、金属酸化物４０６の絶縁体２２５および絶縁体４１８と重なる領域に形成される構成にしてもよい。なお、図２８（Ｂ）に示す構成を別言すると、導電体４０４のチャネル長方向の幅と、領域４２６ａとの幅と、が概略一致している構成である。図２８（Ｂ）に示す構成とすることで、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流を大きくすることができる。また、図２８（Ｂ）に示す構成とすることで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。
このように、領域４２６ｂおよび領域４２６ｃの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
絶縁体４１２は、金属酸化物４０６ｂの上面に接して配置されることが好ましい。絶縁体４１２は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体４１２を金属酸化物４０６ｂの上面に接して設けることにより、金属酸化物４０６ｂに効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体４１２中の水または水素等の不純物濃度が低減されていることが好ましい。絶縁体４１２の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましく、例えば、１ｎｍ程度の膜厚にすればよい。
絶縁体４１２は酸素を含むことが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の脱離量を絶縁体４１２の面積当たりに換算して、１×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、好ましくは２×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、より好ましくは４×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上であればよい。
絶縁体４１２、導電体４０４、および絶縁体４１９は、金属酸化物４０６ｂと重なる領域を有する。また、絶縁体４１２、導電体４０４ａ、導電体４０４ｂ、および絶縁体４１９の側面は略一致することが好ましい。
導電体４０４ａとして、導電性酸化物を用いることが好ましい。例えば、金属酸化物４０６ａまたは金属酸化物４０６ｂとして用いることができる金属酸化物を用いることができる。特に、Ｉｎ－Ｇａ－Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値のものを用いることが好ましい。このような導電体４０４ａを設けることで、導電体４０４ｂへの酸素の透過を抑制し、酸化によって導電体４０４ｂの電気抵抗値が増加することを防ぐことができる。
また、このような導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体４１２に酸素を添加し、金属酸化物４０６ｂに酸素を供給することが可能となる。これにより、金属酸化物４０６の領域４２６ａの酸素欠損を低減することができる。
導電体４０４ｂは、例えばタングステン等の金属を用いることができる。また、導電体４０４ｂとして、導電体４０４ａに窒素等の不純物を添加して導電体４０４ａの導電性を向上できる導電体を用いてもよい。例えば導電体４０４ｂは、窒化チタン等を用いることが好ましい。また、導電体４０４ｂを、窒化チタン等の金属窒化物と、その上にタングステン等の金属を積層した構造にしてもよい。
ここで、ゲート電極の機能を有する導電体４０４が、絶縁体４１２を介して、金属酸化物４０６ｂの領域４２６ａ近傍の上面およびチャネル幅方向の側面を覆うように設けられる。従って、ゲート電極としての機能を有する導電体４０４の電界によって、金属酸化物４０６ｂの領域４２６ａ近傍の上面およびチャネル幅方向の側面を電気的に取り囲むことができる。導電体４０４の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。そのため、金属酸化物４０６ｂの領域４２６ａ近傍の上面およびチャネル幅方向の側面にチャネルを形成することができるので、ソース－ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、金属酸化物４０６ｂの領域４２６ａ近傍の上面およびチャネル幅方向の側面が、導電体４０４の電界によって取り囲まれていることから、非導通時のリーク電流（オフ電流）を小さくすることができる。
導電体４０４ｂの上に絶縁体４１９が配置されることが好ましい。また、絶縁体４１９、導電体４０４ａ、導電体４０４ｂ、および絶縁体４１２の側面は略一致することが好ましい。絶縁体４１９は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。これにより、絶縁体４１９の膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは５ｎｍ以上１０ｎｍ以下程度で成膜することができる。ここで、絶縁体４１９は、絶縁体４１８と同様に、水または水素等の不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウム等を用いることが好ましい。
このような絶縁体４１９を設けることにより、水または水素等の不純物、および酸素の透過を抑制する機能を有する絶縁体４１９と絶縁体４１８で導電体４０４の上面と側面を覆うことができる。これにより、導電体４０４を介して、水または水素等の不純物が金属酸化物４０６に混入することを防ぐことができる。このように、絶縁体４１８と絶縁体４１９はゲートを保護するゲートキャップとしての機能を有する。
絶縁体４１８は、絶縁体４１２、導電体４０４、および絶縁体４１９の側面に接して設けられる。また、絶縁体４１８の上面は、絶縁体４１９の上面に略一致することが好ましい。絶縁体４１８は、ＡＬＤ法を用いて成膜することが好ましい。これにより、絶縁体４１８の膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは１ｎｍ以上３ｎｍ以下程度、例えば１ｎｍで成膜することができる。
上記の通り、金属酸化物４０６の領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜で添加された不純物元素によって形成される。トランジスタが微細化され、チャネル長が１０ｎｍ乃至３０ｎｍ程度に形成されている場合、ソース領域またはドレイン領域に含まれる不純物元素が拡散し、ソース領域とドレイン領域が電気的に導通する恐れがある。これに対して、本実施の形態に示すように、絶縁体４１８を形成することにより、金属酸化物４０６の絶縁体２２５と接する領域どうしの間の距離を大きくすることができるので、ソース領域とドレイン領域が電気的に導通することを防ぐことができる。さらに、ＡＬＤ法を用いて、絶縁体４１８を形成することで、微細化されたチャネル長と同程度以下の膜厚にし、必要以上にソース領域とドレイン領域の距離が広がって、抵抗が増大することをふせぐことができる。
ここで、絶縁体４１８は、水または水素等の不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウム等を用いることが好ましい。これにより、絶縁体４１２中の酸素が外部に拡散することを防ぐことができる。また、絶縁体４１２の端部等から金属酸化物４０６に水素、水等の不純物が浸入するのを抑制することができる。
絶縁体４１８は、ＡＬＤ法を用いて絶縁膜を成膜してから、異方性エッチングを行って、当該絶縁膜のうち、絶縁体４１２、導電体４０４、および絶縁体４１９の側面に接する部分を残存させて形成することが好ましい。これにより、上記のように膜厚の薄い絶縁体を容易に形成することができる。また、このとき、導電体４０４の上に、絶縁体４１９を設けておくことで、当該異方性エッチングで絶縁体４１９が一部除去されても、絶縁体４１８の絶縁体４１２および導電体４０４に接する部分を十分残存させることができる。
絶縁体２２５は、絶縁体４１９、絶縁体４１８、金属酸化物４０６および絶縁体２２４を覆って設けられる。ここで、絶縁体２２５は、絶縁体４１９および絶縁体４１８の上面に接し、かつ絶縁体４１８の側面に接して設けられる。絶縁体２２５は、上述の通り、水素または窒素等の不純物を金属酸化物４０６に添加して、領域４２６ｂおよび領域４２６ｃを形成する。このため、絶縁体２２５は、水素および窒素の少なくとも一方を有することが好ましい。
また、絶縁体２２５は、金属酸化物４０６ｂの上面に加えて、金属酸化物４０６ｂの側面および金属酸化物４０６ａの側面に接して設けられることが好ましい。これにより、領域４２６ｂおよび領域４２６ｃにおいて、金属酸化物４０６ｂの側面および金属酸化物４０６ａの側面まで低抵抗化することができる。
また、絶縁体２２５は、水または水素等の不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２２５として、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いることが好ましい。このような絶縁体２２５を形成することで、絶縁体２２５を透過して酸素が浸入し、領域４２６ｂおよび領域４２６ｃの酸素欠損に酸素を供給して、キャリア密度が低下するのを防ぐことができる。また、絶縁体２２５を透過して水または水素等の不純物が浸入し、領域４２６ｂおよび領域４２６ｃが過剰に領域４２６ａ側に拡張するのを防ぐことができる。
絶縁体２２５の上に絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４等と同様に、膜中の水または水素等の不純物濃度が低減されていることが好ましい。
絶縁体２８０および絶縁体２２５に形成された開口に導電体４５０ａおよび導電体４５１ａと、導電体４５０ｂおよび導電体４５１ｂと、が配置される。導電体４５０ａおよび導電体４５１ａと、導電体４５０ｂおよび導電体４５１ｂと、は、導電体４０４を挟んで対向して設けられることが好ましい。
ここで、絶縁体２８０および絶縁体２２５の開口の内壁に接して導電体４５０ａが形成され、さらに内側に導電体４５１ａが形成されている。当該開口の底部の少なくとも一部には金属酸化物４０６の領域４２６ｂが位置しており、導電体４５０ａは領域４２６ｂと接する。同様に、絶縁体２８０および絶縁体２２５の開口の内壁に接して導電体４５０ｂが形成され、さらに内側に導電体４５１ｂが形成されている。当該開口の底部の少なくとも一部には金属酸化物４０６の領域４２６ｃが位置しており、導電体４５０ｂは領域４２６ｃと接する。
ここで、図２７（Ａ）にＡ５－Ａ６の一点鎖線で示す部位の断面図を図２９（Ａ）に示す。なお、図２９（Ａ）では、導電体４５０ｂおよび導電体４５１ｂの断面図を示すが、導電体４５０ａおよび導電体４５１ａの構造も同様である。
図２７（Ｂ）および図２９（Ａ）に示すように、導電体４５０ｂは、少なくとも金属酸化物４０６の上面と接し、さらに金属酸化物４０６の側面と接することが好ましい。特に、図２９（Ａ）に示すように、導電体４５０ｂは、金属酸化物４０６のチャネル幅方向のＡ５側の側面およびＡ６側の側面双方、または一方と接することが好ましい。また、図２７（Ｂ）に示すように、導電体４５０ｂが、金属酸化物４０６のチャネル長方向のＡ２側の側面と接する構成にしてもよい。このように、導電体４５０ｂが金属酸化物４０６の上面に加えて、金属酸化物４０６の側面と接する構成にすることにより、導電体４５０ｂと金属酸化物４０６のコンタクト部の上面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体４５０ｂと金属酸化物４０６の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。なお、導電体４５０ａおよび導電体４５１ａについても上記と同様のことが言える。
ここで、導電体４５０ａはトランジスタ２００のソース領域およびドレイン領域の一方として機能する領域４２６ｂと接しており、導電体４５０ｂはトランジスタ２００のソース領域およびドレイン領域の他方として機能する領域４２６ｃと接している。よって、導電体４５０ａおよび導電体４５１ａはソース電極およびドレイン電極の一方として機能でき、導電体４５０ｂおよび導電体４５１ｂはソース電極およびドレイン電極の他方として機能できる。領域４２６ｂおよび領域４２６ｃは低抵抗化されているので、導電体４５０ａと領域４２６ｂの接触抵抗、および導電体４５０ｂと領域４２６ｃの接触抵抗を低減し、トランジスタ２００のオン電流を大きくすることができる。
ここで、導電体４５０ａおよび導電体４５０ｂは、導電体３１０ａ等と同様に、水または水素等の不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウム等を用いることが好ましく、単層または積層とすればよい。これにより、絶縁体２８０より上層から水素、水等の不純物が導電体４５１ａおよび導電体４５１ｂを通じて金属酸化物４０６に混入するのを抑制することができる。
また、導電体４５１ａおよび導電体４５１ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体４５１ａおよび導電体４５１ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
なお、図２７（Ｂ）および図２９（Ａ）では、導電体４５０ａおよび導電体４５０ｂが、金属酸化物４０６ａおよび金属酸化物４０６ｂの両方と接しているが、これに限られず、例えば、金属酸化物４０６ｂのみと接する構成にしてもよい。また、導電体４５０ａ、導電体４５１ａ、導電体４５０ｂ、および導電体４５１ｂの上面の高さは同程度にできる。また、トランジスタ２００では、導電体４５０ａと導電体４５１ａを積層にし、導電体４５０ｂと導電体４５１ｂを積層にする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４５１ａと導電体４５１ｂのみを設ける構成にしてもよい。
また、図２７（Ｂ）および図２９（Ａ）では、絶縁体２２４が、導電体４５０ｂ（導電体４５０ａ）が設けられる開口の底部になっているが、本実施の形態はこれに限られるものではない。図２９（Ｂ）に示すように、絶縁体２２２が、導電体４５０ａおよび導電体４５０ｂが設けられる開口の底部になる場合もある。図２９（Ａ）に示す場合は、導電体４５０ｂ（導電体４５０ａ）が、絶縁体２２４、金属酸化物４０６ａ、金属酸化物４０６ｂ、絶縁体２２５、および絶縁体２８０と接する。図２９（Ｂ）に示す場合では、導電体４５０ｂ（導電体４５０ａ）が、絶縁体２２２、絶縁体２２４、金属酸化物４０６ａ、金属酸化物４０６ｂ、絶縁体２２５、および絶縁体２８０と接する。
次に、トランジスタ２００の構成材料について説明する。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板としては、例えば、シリコン、ゲルマニウム等の半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。または、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板等がある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔等を用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラス等を用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下等によって基板上の半導体装置に加わる衝撃等を緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維等を用いることができる。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、アクリル等がある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。
トランジスタを、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体２２２、絶縁体２１４として、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素等の不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体２２２および絶縁体２１４としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタル等の金属酸化物、窒化酸化シリコンまたは窒化シリコン等を用いればよい。なお、絶縁体２２２および絶縁体２１４は、酸化アルミニウムまたは酸化ハフニウム等を有することが好ましい。
絶縁体３８４、絶縁体２１６、絶縁体２２０、絶縁体２２４および絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３８４、絶縁体２１６、絶縁体２２０、絶縁体２２４および絶縁体４１２としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物等を有することが好ましい。または、絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体２２４および絶縁体４１２において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを金属酸化物４０６と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、金属酸化物４０６に混入することを抑制することができる。また、例えば、絶縁体２２４および絶縁体４１２において、酸化シリコンまたは酸化窒化シリコンを金属酸化物４０６と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
絶縁体３８４、絶縁体２１６、および絶縁体２８０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体３８４、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂等を有することが好ましい。または、絶縁体３８４、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネートまたはアクリル等がある。
絶縁体４１８および絶縁体４１９としては、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体４１８および絶縁体４１９としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタル等の金属酸化物、窒化酸化シリコンまたは窒化シリコン等を用いればよい。
＜＜導電体＞＞
導電体４０４ａ、導電体４０４ｂ、導電体３１０ａ、導電体３１０ｂ、導電体４５０ａ、導電体４５０ｂ、導電体４５１ａおよび導電体４５１ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム等から選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
また、上記導電体、特に導電体４０４ａ、導電体３１０ａ、導電体４５０ａ、および導電体４５０ｂとして、金属酸化物４０６に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、金属酸化物４０６に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体等から混入する水素を捕獲することができる場合がある。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
＜＜金属酸化物４０６に適用可能な金属酸化物＞＞
以下に、本発明に係る金属酸化物４０６について説明する。金属酸化物４０６として、酸化物半導体として機能する金属酸化物を用いることが好ましい。
金属酸化物４０６は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズ等が含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム等から選ばれた一種、または複数種が含まれていてもよい。
ここで、金属酸化物４０６が、インジウム、元素Ｍおよび亜鉛を有する場合を考える。なお、金属酸化物４０６が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
以下に、図３０（Ａ）、図３０（Ｂ）、および図３０（Ｃ）を用いて、金属酸化物４０６が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図３０（Ａ）、図３０（Ｂ）、および図３０（Ｃ）には、酸素の原子数比については記載しない。また、金属酸化物４０６が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図３０（Ａ）、図３０（Ｂ）、および図３０（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
また、図３０（Ａ）、図３０（Ｂ）、および図３０（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存等）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図３０（Ａ）に示す領域Ａは、金属酸化物４０６が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図３０（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
例えば、金属酸化物４０６ｂに用いる金属酸化物は、キャリア移動度が高い、図３０（Ａ）の領域Ａで示される原子数比を有することが好ましい。金属酸化物４０６ｂに用いる金属酸化物は、例えばＩｎ：Ｇａ：Ｚｎ＝４：２：３から４．１、およびその近傍値程度になるようにすればよい。一方、金属酸化物４０６ａに用いる金属酸化物は、絶縁性が比較的高い、図３０（Ｃ）の領域Ｃで示される原子数比を有することが好ましい。金属酸化物４０６ａに用いる金属酸化物は、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４程度になるようにすればよい。
特に、図３０（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼性が高い優れた金属酸化物が得られる。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
また、金属酸化物４０６として、Ｉｎ－Ｍ－Ｚｎ酸化物を用いる場合、スパッタリングターゲットとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。なお、成膜される金属酸化物の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物４０６に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。また、金属酸化物４０６に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］の近傍となる場合がある。
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化物４０６をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
＜＜金属酸化物の構成＞＞
以下では、ＯＳトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜＜金属酸化物の構造＞＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体等がある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化すること等によって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成等によって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
＜＜金属酸化物を有するトランジスタ＞＞
続いて、上記金属酸化物をトランジスタに用いる場合について説明する。
なお、上記金属酸化物をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、金属酸化物４０６ｂの領域４２６ａにおけるキャリア密度の低いことが好ましい。金属酸化物のキャリア密度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、金属酸化物４０６ｂの領域４２６ａにおけるキャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、金属酸化物４０６ｂの領域４２６ａ中の不純物濃度を低減することが有効である。また、金属酸化物４０６ｂの領域４２６ａ中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜＜不純物＞＞
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物４０６ｂの領域４２６ａにおけるシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物４０６ｂの領域４２６ａにおいて、アルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物４０６ｂの領域４２６ａ中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、金属酸化物４０６ｂの領域４２６ａに窒素が含まれているトランジスタはノーマリーオン特性となりやすい。従って、金属酸化物４０６ｂの領域４２６ａにおいて、窒素はできる限り低減されていることが好ましい、例えば、金属酸化物４０６ｂの領域４２６ａ中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、金属酸化物４０６ｂの領域４２６ａに水素が多く含まれているトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物４０６ｂの領域４２６ａ中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
金属酸化物４０６ｂの領域４２６ａ中の不純物を十分に低減することで、トランジスタに安定した電気特性を付与することができる。
＜トランジスタ２０１＞
次に、トランジスタ２００とは異なる構成例として、トランジスタ２０１の詳細について説明を行う。
図３１（Ａ）は、トランジスタ２０１を有する半導体装置の上面図である。また、図３１（Ｂ）は、図３１（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２０１のチャネル長方向の断面図でもある。また、図３１（Ｃ）は、図３１（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２０１のチャネル幅方向の断面図でもある。図３１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、トランジスタ２０１の構成要素のうち、トランジスタ２００と共通のものについては、符号を同じくする。
図３１（Ａ）から（Ｃ）に示すように、トランジスタ２０１は、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された金属酸化物４０６ａと、金属酸化物４０６ａの上面の少なくとも一部に接して配置された金属酸化物４０６ｂと、金属酸化物４０６ｂの上面の少なくとも一部に接して配置された導電体４５２ａおよび導電体４５２ｂと、金属酸化物４０６ｂの上面の少なくとも一部に接し且つ導電体４５２ａおよび導電体４５２ｂの上に配置された金属酸化物４０６ｃと、金属酸化物４０６ｃの上に配置された絶縁体４１３と、絶縁体４１３の上に配置された導電体４０５ａと、導電体４０５ａの上に配置された導電体４０５ｂと、導電体４０５ｂの上に配置された絶縁体４２０と、を有する。
導電体４０５（導電体４０５ａおよび導電体４０５ｂ）は、トップゲートとして機能でき、導電体３１０は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
導電体４０５ａは、図２７の導電体４０４ａと同様の材料を用いて設けることができる。導電体４０５ｂは、図２７の導電体４０４ｂと同様の材料を用いて設けることができる。
導電体４５２ａはソース電極またはドレイン電極の一方としての機能を有し、導電体４５２ｂはソース電極またはドレイン電極の他方としての機能を有する。
導電体４５２ａ、４５２ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステン等の金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を示したが、２層以上の積層構造としてもよい。また、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
トランジスタ２０１において、チャネルは金属酸化物４０６ｂに形成されることが好ましい。そのため、金属酸化物４０６ｃは金属酸化物４０６ｂよりも絶縁性が比較的高い材料を用いることが好ましい。金属酸化物４０６ｃは、金属酸化物４０６ａと同様の材料を用いればよい。
トランジスタ２０１は、金属酸化物４０６ｃを設けることで、トランジスタ２０１を埋め込みチャネル型のトランジスタとすることができる。また、導電体４５２ａおよび導電体４５２ｂの端部の酸化を防ぐことができる。また、導電体４０５と導電体４５２ａ（または導電体４０５と導電体４５２ｂ）との間のリーク電流を防ぐことができる。なお、金属酸化物４０６ｃは、場合によっては省略してもよい。
絶縁体４２０は、水または水素等の不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体４２０として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタル等の金属酸化物、窒化酸化シリコンまたは窒化シリコン等を用いればよい。
トランジスタ２０１は、絶縁体４２０を設けることで、導電体４０５が酸化することを防ぐことができる。また、水または水素等の不純物が、金属酸化物４０６へ侵入することを防ぐことができる。
トランジスタ２０１は、トランジスタ２００と比べて、金属酸化物４０６ｂと電極（ソース電極またはドレイン電極）との接触面積を大きくすることができる。また、図２７に示す領域４２６ｂおよび領域４２６ｃを作製する工程が不要になる。そのため、トランジスタ２０１は、トランジスタ２００よりもオン電流を大きくすることができる。また製造工程を簡略化することができる。
トランジスタ２０１のその他の構成要素の詳細は、トランジスタ２００の記載を参照すればよい。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、実施の形態１で説明した表示部ＰＡが有する表示素子について、説明する。
図３２（Ａ）は、表示素子として液晶素子を適用した画素回路を図示している。画素回路３０６は、表示素子３０１と、トランジスタＭ１と、容量素子ＣｓＬＣと、を有する。なお、表示素子３０１の第１端子は、画素電極に相当し、表示素子３０１の第２端子は、共通電極に相当する。また、図３２（Ａ）には、画素回路３０６と電気的に接続する信号線ＳＬと、ゲート線ＧＬと、を図示している。
トランジスタＭ１のソースまたはドレインの一方は、表示素子３０１の第１端子と電気的に接続され、トランジスタＭ１のソースまたはドレインの他方は、信号線ＳＬと電気的に接続され、トランジスタＭ１のゲートはゲート線ＧＬと電気的に接続されている。加えて、容量素子ＣｓＬＣの第１端子は、トランジスタＭ１の第１端子と電気的に接続されている。
表示素子３０１の第２端子は、表示素子３０１を駆動するための、共通電位を与える配線と電気的に接続されている。加えて、容量素子ＣｓＬＣの第２端子は、基準電位を与える配線と電気的に接続されている。
トランジスタＭ１としては、ＯＳトランジスタを用いることが好ましい。以下、トランジスタの代表例として、金属酸化物の分類の１つである酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を用いて説明する。ＯＳトランジスタは、非導通状態時のリーク電流（オフ電流）が極めて低いため、ＯＳトランジスタを非導通状態とすることで液晶素子の画素電極に電荷の保持をすることができる。
なお、ＯＳトランジスタが有する、非導通状態時のオフ電流が非常に低い特性を利用することにより、画素回路３０６を有する表示装置を、通常のフレーム周波数（代表的には６０Ｈｚ以上２４０Ｈｚ以下）よりも低いフレーム周波数で駆動することができる。以下では、通常のフレーム周波数で動作する通常動作モード（Ｎｏｒｍａｌ ｍｏｄｅ）と、低速のフレーム周波数で動作するアイドリング・ストップ（ＩＤＳ）駆動モードと、を例示して説明する。
なお、アイドリング・ストップ（ＩＤＳ）駆動モードとは、画像データの書き込み処理を実行した後、画像データの書き換えを停止する駆動方法のことをいう。一旦画像データの書き込みをして、その後、次の画像データの書き込みまでの間隔を延ばすことで、その間の画像データの書き込みに要する分の消費電力を削減することができる。アイドリング・ストップ（ＩＤＳ）駆動モードは、例えば、通常動作モードの１／１００乃至１／１０程度のフレーム周波数とすることができる。
図３２（Ｂ）、（Ｃ）は、それぞれ通常駆動モードとアイドリング・ストップ（ＩＤＳ）駆動モードを説明するタイミングチャートである。
図３２（Ｂ）は、通常駆動モードでの信号線ＳＬおよびゲート線ＧＬにそれぞれ与える信号の波形を示すタイミングチャートである。通常駆動モードでは通常のフレーム周波数（例えば６０Ｈｚ）で動作する。図３２（Ｂ）に期間Ｔ１からＴ３までを表す。各フレーム期間でゲート線ＧＬに走査信号を与え、信号線ＳＬからデータＤ１を書き込む動作を行う。この動作は、期間Ｔ１乃至期間Ｔ３に同じデータＤ１を書き込む場合、または異なるデータを書き込む場合でも同じである。
一方、図３２（Ｃ）は、アイドリング・ストップ（ＩＤＳ）駆動モードでの信号線ＳＬおよびゲート線ＧＬに、それぞれ与える信号の波形を示すタイミングチャートである。アイドリング・ストップ（ＩＤＳ）駆動では低速のフレーム周波数（例えば１Ｈｚ）で動作する。１フレーム期間を期間Ｔ１で表し、その中でデータの書き込み期間を期間ＴＷ、データの保持期間を期間ＴＲＥＴで表す。アイドリング・ストップ（ＩＤＳ）駆動モードは、期間ＴＷでゲート線ＧＬに走査信号を与え、信号線ＳＬのデータＤ１を書き込み、期間ＴＲＥＴでゲート線ＧＬをローレベルの電圧に固定し、トランジスタＭ１を非導通状態として一旦書き込んだデータＤ１を保持させる動作を行う。
アイドリング・ストップ（ＩＤＳ）駆動モードは、通常駆動モードと比較して、画素回路３０６への画像データの書き込み回数を少なくすることができるため、低消費電力化を図ることができる。
図３２（Ｄ）は、表示素子として有機ＥＬ素子を適用した画素回路を図示している。画素回路３０７は、表示素子３０２と、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣｓＥＬと、を有する。また、図３２（Ｄ）には、画素回路３０７と電気的に接続する信号線ＤＬと、ゲート線ＧＬ２と、電流供給線ＡＬと、を図示している。
トランジスタＭ２としては、トランジスタＭ１と同様に、ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、非導通状態時のリーク電流（オフ電流）が極めて低いため、ＯＳトランジスタを非導通状態とすることで容量素子ＣｓＥＬに充電した電荷の保持をすることができる。つまり、トランジスタＭ３のゲート－ドレイン間電圧を一定に保つことでき、表示素子３０２の発光強度を一定にすることができる。
したがって、表示素子３０１がアイドリング・ストップ（ＩＤＳ）駆動する場合と同様に、表示素子３０２のアイドリング・ストップ（ＩＤＳ）駆動は、ゲート線ＧＬ２に走査信号を与えて、信号線ＤＬからデータを書き込んだ後に、ゲート線ＧＬ２をローレベルの電圧に固定することで、トランジスタＭ２を非導通状態として一旦書き込んだ該データを保持することで行われる。
トランジスタＭ２にＯＳトランジスタを適用することによって、画素回路３０６と同様に、画素回路３０７でもアイドリング・ストップ（ＩＤＳ）駆動モードが可能となる。そのため、通常駆動モードと比較して、画素回路３０７への画像データの書き込み回数を少なくすることができるため、低消費電力化を図ることができる。
なお、トランジスタＭ３は、トランジスタＭ２と同様の材料で構成するのが好ましい。トランジスタＭ３とトランジスタＭ２の材料の構成を同じすることで、画素回路３０７の作製工程を短縮することができる。
トランジスタＭ１、トランジスタＭ２、トランジスタＭ３の半導体層に適用できる材料は、金属酸化物以外としては、非晶質半導体、特に、水素化アモルファスシリコン（ａ－Ｓｉ：Ｈ）を含むことが好ましい。非晶質半導体を用いたトランジスタは、基板の大面積化に対応することが容易であるため、例えば２Ｋ、４Ｋ、８Ｋ放送等に対応可能な大画面の表示装置を作製する場合に、製造工程を簡略化することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明した電子機器を適用した製品例について説明する。
図３３（Ａ）は、テレビジョン装置を示す斜視図である。テレビジョン装置は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）等を有する。テレビジョン装置は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。図３３（Ａ）に示すテレビジョン装置に本発明の一態様の半導体装置を適用することにより、当該テレビジョン装置の回路構成を単純化することができる。
図３３（Ｂ）は、壁に取り付けが可能な電子看板（デジタルサイネージ）の例を示している。図３３（Ｂ）は、電子看板６２００が壁６２０１に取り付けられている様子を示している。図３３（Ｂ）に示す電子看板に本発明の一態様の半導体装置を適用することにより、当該電子看板の回路構成を単純化することができる。
図３３（Ｃ）は、タブレット型の情報端末であり、筐体５２２１、表示部５２２２、操作ボタン５２２３、スピーカ５２２４を有する。また、表示部５２２２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５２２３に情報端末を起動する電源スイッチ、情報端末のアプリケーションを操作するボタン、音量調整ボタン、または表示部５２２２を点灯、あるいは消灯するスイッチ等のいずれかを備えることができる。また、図３３（Ｃ）に示した情報端末では、操作ボタン５２２３の数を４個示しているが、情報端末の有する操作ボタンの数および配置は、これに限定されない。また、図示していないが、図３３（Ｃ）に示した情報端末は、カメラを有する構成であってもよい。また、図示していないが、図３３（Ｃ）に示した情報端末は、フラッシュライト、または照明の用途として発光装置を有する構成であってもよい。また、図示していないが、図３３（Ｃ）に示した情報端末は、筐体５２２１の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線等を測定する機能を含むもの）を有する構成であってもよい。特に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、図３３（Ｃ）に示す情報端末の向き（鉛直方向に対して情報端末がどの向きに向いているか）を判断して、表示部５２２２の画面表示を、情報端末の向きに応じて自動的に切り替えるようにすることができる。図３３（Ｃ）に示す情報端末に本発明の一態様の半導体装置を適用することにより、当該情報端末の回路構成を単純化することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップ等）、トランジスタ（電流に応じて発光するトランジスタ）、プラズマディスプレイパネル（ＰＤＰ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイ等）、または、量子ドット等の少なくとも一つを有している。これらの他にも、表示素子、表示装置、発光素子または発光装置は、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率等が変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイ等がある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）等がある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）等がある。電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示装置の一例としては、電子ペーパー等がある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイ等がある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または全部が、アルミニウム、銀、等を有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭ等の記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば結晶を有するｎ型ＧａＮ半導体層等を容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層等を設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳ等が水分によって動きにくくなることや、劣化しやすくなることを防止することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１０ 放送システム
１１ 撮像装置
１２ 送信装置
１３ 受信装置
１４ 表示装置
２０ オートエンコーダ
３１ 画像データ
３２ 属性情報
３３ 圧縮画像データ
６０ ＴＶ
６１ 放送局
６２ 人工衛星
６３ 電波塔
６４ アンテナ
６５ アンテナ
６６Ａ 電波
６６Ｂ 電波
６７Ａ 電波
６７Ｂ 電波
１００ ＮＮ回路
１００Ａ ＮＮ回路
１００Ｂ ＮＮ回路
１５０ 演算処理回路
１６１ 回路
１６３ 回路
１６４ 回路
１６５ 回路
２００ トランジスタ
２０１ トランジスタ
２１４ 絶縁体
２１６ 絶縁体
２２０ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２２５ 絶縁体
２８０ 絶縁体
３０１ 表示素子
３０２ 表示素子
３０６ 画素回路
３０７ 画素回路
３１０ 導電体
３１０ａ 導電体
３１０ｂ 導電体
３８４ 絶縁体
４０４ 導電体
４０４ａ 導電体
４０４ｂ 導電体
４０５ 導電体
４０５ａ 導電体
４０５ｂ 導電体
４０６ 金属酸化物
４０６ａ 金属酸化物
４０６ｂ 金属酸化物
４０６ｃ 金属酸化物
４１２ 絶縁体
４１３ 絶縁体
４１８ 絶縁体
４１９ 絶縁体
４２０ 絶縁体
４２６ａ 領域
４２６ｂ 領域
４２６ｃ 領域
４４０ 導電体
４４０ａ 導電体
４４０ｂ 導電体
４５０ａ 導電体
４５０ｂ 導電体
４５１ａ 導電体
４５１ｂ 導電体
４５２ａ 導電体
４５２ｂ 導電体
６１２ 移動機構
６１３ 移動機構
６１５ ステージ
６１６ ボールネジ機構
６２０ レーザ発振器
６２１ 光学系ユニット
６２２ ミラー
６２３ マイクロレンズアレイ
６２４ マスク
６２５ レーザ光
６２６ レーザ光
６２７ レーザビーム
６３０ 基板
６４０ 非晶質シリコン層
６４１ 多結晶シリコン層
１４００ 表示装置
１４１１ 基板
１４１２ 基板
１４２０ 液晶素子
１４２１ 導電層
１４２２ 液晶
１４２３ 導電層
１４２４ａ 配向膜
１４２４ｂ 配向膜
１４２６ 絶縁層
１４３０ トランジスタ
１４３１ 導電層
１４３１ａ 導電層
１４３２ 半導体層
１４３２ｐ 半導体層
１４３３ａ 導電層
１４３３ｂ 導電層
１４３４ 絶縁層
１４３５ 不純物半導体層
１４３７ 半導体層
１４３８ 接続部
１４３９ａ 偏光板
１４３９ｂ 偏光板
１４４１ 着色層
１４４２ 遮光層
１４６０ 容量素子
１４８１ 絶縁層
１４８２ 絶縁層
１４８３ 絶縁層
１４８４ 絶縁層
１４９０ バックライトユニット
５２２１ 筐体
５２２２ 表示部
５２２３ 操作ボタン
５２２４ スピーカ
６２００ 電子看板
６２０１ 壁
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ

Claims (1)

  1. 送信装置と、受信装置と、を有し、
    前記送信装置は、第１の回路と、エンコーダと、を有し、
    前記受信装置は、デコーダを有し、
    前記エンコーダと、前記デコーダと、によりオートエンコーダを構成し、
    前記第１の回路および前記エンコーダは、第１の画像データを受信する機能を有し、
    前記第１の回路は、前記第１の画像データの特徴抽出をし、前記第１の画像データの属性を表す属性情報を生成する機能を有し、
    前記エンコーダは、前記属性情報を基に、前記第１の画像データの特徴抽出をすることにより、前記第１の画像データを圧縮した第２の画像データを生成する機能を有し、
    前記デコーダは、前記属性情報を基に、前記第２の画像データを伸張して前記第１の画像データに復元する機能を有する放送システムであって、
    前記第１の回路は、積和演算回路を有し、
    前記積和演算回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、第１の容量素子、第２の容量素子、及び第３の容量素子を有し、
    前記第１のトランジスタは、ソースまたはドレインの一方が第１の配線と電気的に接続され、ソースまたはドレインの他方が前記第２のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタは、ソースまたはドレインの一方が前記第５のトランジスタのゲートと電気的に接続され、ソースまたはドレインの他方が第２の配線と電気的に接続され、
    前記第１の容量素子は、一方の電極が前記第２のトランジスタのゲートと電気的に接続され、他方の電極が第３の配線と電気的に接続され、
    前記第３のトランジスタは、ソースまたはドレインの一方が前記第１の配線と電気的に接続され、ソースまたはドレインの他方が前記第４のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタは、ソースまたはドレインの一方が前記第５のトランジスタのゲートと電気的に接続され、ソースまたはドレインの他方が前記第２の配線と電気的に接続され、
    前記第２の容量素子は、一方の電極が前記第４のトランジスタのゲートと電気的に接続され、他方の電極が第５の配線と電気的に接続され、
    前記第５のトランジスタは、ソースまたはドレインの一方が第６の配線と電気的に接続され、ソースまたはドレインの他方が第７の配線と電気的に接続され、
    前記第３の容量素子は、一方の電極が前記第５のトランジスタのゲートと電気的に接続され、他方の電極が第８の配線と電気的に接続され、
    前記第１の配線から入力される重み係数となるデータは、前記第２のトランジスタのゲートまたは前記第４のトランジスタのゲートにおいて保持される、
    放送システム。
JP2019503814A 2017-03-09 2018-02-27 放送システム Active JP7208889B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017044802 2017-03-09
JP2017044802 2017-03-09
PCT/IB2018/051209 WO2018163011A1 (ja) 2017-03-09 2018-02-27 半導体装置および放送システム

Publications (2)

Publication Number Publication Date
JPWO2018163011A1 JPWO2018163011A1 (ja) 2020-03-05
JP7208889B2 true JP7208889B2 (ja) 2023-01-19

Family

ID=63447674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019503814A Active JP7208889B2 (ja) 2017-03-09 2018-02-27 放送システム

Country Status (2)

Country Link
JP (1) JP7208889B2 (ja)
WO (1) WO2018163011A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020064557A (ja) * 2018-10-19 2020-04-23 キヤノン株式会社 画像処理装置、画像処理システム、撮像装置、画像処理方法、および、プログラム
JP6900359B2 (ja) * 2018-12-28 2021-07-07 株式会社ドワンゴ 画像送受信システム、データ送受信システム、送受信方法、コンピュータ・プログラム、画像送信システム、画像受信装置、送信システム、受信装置
WO2020187587A1 (en) * 2019-03-15 2020-09-24 Dolby International Ab Method and apparatus for updating a neural network
JP7761515B2 (ja) * 2022-03-23 2025-10-28 株式会社Ｓｃｒｅｅｎホールディングス 学習装置、情報処理装置、基板処理装置、基板処理システム、学習方法および処理条件決定方法
JP7831623B2 (ja) * 2022-10-20 2026-03-17 日本電気株式会社 画像符号化装置、画像処理システム、および、プログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002288625A (ja) 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 多目的最適化方法、プログラムおよびプラン立案装置
JP2014157323A (ja) 2013-02-18 2014-08-28 Nippon Telegr & Teleph Corp <Ntt> 音声認識装置、音響モデル学習装置、その方法及びプログラム
WO2016199330A1 (ja) 2015-06-12 2016-12-15 パナソニックＩｐマネジメント株式会社 画像符号化方法、画像復号方法、画像符号化装置および画像復号装置
JP2017011704A (ja) 2015-06-25 2017-01-12 株式会社半導体エネルギー研究所 回路、その駆動方法、および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671333B2 (ja) * 1987-06-25 1994-09-07 日本電気株式会社 画像信号の符号化方法
JPH02141087A (ja) * 1988-11-21 1990-05-30 Tokyo Electric Power Co Inc:The 動画像圧縮伝送・蓄積方式
JPH02234573A (ja) * 1989-03-08 1990-09-17 Graphics Commun Technol:Kk ニューラルネットを用いた符号化伝送方法およびその装置
JPH08221993A (ja) * 1994-03-25 1996-08-30 Seiko Instr Inc 半導体集積回路装置、その製造方法及びその駆動方法
JP2010267705A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 半導体メモリセルおよびその製造方法
JP5627507B2 (ja) * 2011-01-12 2014-11-19 Kddi株式会社 動画像符号化装置、動画像復号装置、動画像符号化方法、動画像復号方法、およびプログラム
JP6582416B2 (ja) * 2014-05-15 2019-10-02 株式会社リコー 画像処理装置、画像処理方法及びプログラム
JP5993897B2 (ja) * 2014-06-19 2016-09-14 ヤフー株式会社 特定装置、特定方法及び特定プログラム
JP2016225613A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002288625A (ja) 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 多目的最適化方法、プログラムおよびプラン立案装置
JP2014157323A (ja) 2013-02-18 2014-08-28 Nippon Telegr & Teleph Corp <Ntt> 音声認識装置、音響モデル学習装置、その方法及びプログラム
WO2016199330A1 (ja) 2015-06-12 2016-12-15 パナソニックＩｐマネジメント株式会社 画像符号化方法、画像復号方法、画像符号化装置および画像復号装置
JP2017011704A (ja) 2015-06-25 2017-01-12 株式会社半導体エネルギー研究所 回路、その駆動方法、および半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C. C. Tan and C. Eswaran，RECONSTRUCTION OF HANDWRITTEN DIGIT IMAGES USING AUTOENCODER NEURAL NETWORKS，2008 Canadian Conference on Electrical and Computer Engineering，2008年05月04日，00465-00469

Also Published As

Publication number Publication date
WO2018163011A1 (ja) 2018-09-13
JPWO2018163011A1 (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
US11373612B2 (en) Semiconductor device and electronic device including the semiconductor device
US11509918B2 (en) Semiconductor device, and electronic device
JP2022125357A (ja) 表示システム
JP7545559B2 (ja) 半導体装置
JP6981760B2 (ja) 半導体装置
JP7254994B2 (ja) 機械学習システム
JP7208889B2 (ja) 放送システム
JP2022142796A (ja) 表示装置
CN110178170B (zh) 显示装置
JP7562783B2 (ja) 画像処理方法
CN110100203A (zh) 显示装置
JP7110116B2 (ja) 半導体装置
JP7179718B2 (ja) 半導体装置、撮像装置及び表示システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230106

R150 Certificate of patent or registration of utility model

Ref document number: 7208889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150