JP7212437B2 - 半導体デバイス、その製造方法および半導体製造システム - Google Patents

Description

本発明は、一般に、室温で整流特性を有して動作するナロー・バンドギャップ半導体を有するダイオードを製造するための方法、装置に関する。より詳細には、本発明は、ヘテロ接合ナロー・バンドギャップ・ダイオードおよびその製造の方法に関する。

接合ダイオードは、順方向分極（すなわち、ｐ型半導体に印加した正電圧およびｎ型半導体に印加した負電圧）におけるしきい値電圧、典型的にはシリコンｐ－ｎダイオードに関して０．６Ｖ、よりも上の分極に対して低いインピーダンスを、そして逆方向分極でははるかに高いインピーダンスを示す基本の半導体デバイスである。本質的に、理想的なダイオードは、電流の流れの１つの方向には導電体であり、反対方向には絶縁体である。

光検出器ダイオードは、光吸収に対して伝導が敏感であるダイオードである。光検出器ダイオードは、限定しないが、可視、紫外、および赤外を含め波長の特定の範囲の光に反応するために作成される。例えば、ｘ線検出器およびガンマ線検出器ダイオードは、他の高エネルギー・フォトンを検出すると導通する。

固体物理では、エネルギー・ギャップまたはバンドギャップとも呼ばれる、バンド・ギャップは、電子状態が存在できない固体中のエネルギー範囲である。固体の電子的バンド構造のグラフでは、バンド・ギャップは、一般に、絶縁体および半導体内の価電子帯の最上部と伝導帯の底部との間の（電子ボルト「ｅＶ」での）エネルギー差を呼ぶ。バンドギャップは、固体内の原子に結び付いた価電子を引き上げて、結晶格子内を自由に動き、そして電流を伝導する電荷キャリアとして働く伝導電子にするために必要な最小エネルギーである。

本発明は、ヘテロ接合ナロー・バンドギャップを有する半導体デバイス、その製造方法および半導体製造システムを提供する。

本発明の実施形態は、方法、デバイス、および光検出器システムを提供する。本発明のある実施形態は、半導体デバイスの形態を取り、前記半導体デバイスは、ｎ型にドープした酸化亜鉛層と、周期律表の第３Ａ列および第５Ａ列からの元素のナロー・バンドギャップ材料から形成されたｐ型層と、前記ｎ型層と前記ｐ型層との間の接合とを含み、前記接合がある温度範囲で整流特性を有するヘテロ接合ダイオードとして動作可能であり、前記温度範囲が室温のところに上限を有し、これにより室温で動作可能であるヘテロ接合ダイオードを提供する。

前記３Ａ族の元素はインジウムであってもよく、前記５Ａ族の元素はアンチモンであってもよい。したがって、実施形態は、室温で動作可能である前記ヘテロ接合ダイオード用の特定のタイプの材料を提供する。

前記ナロー・バンドギャップ材料は、アンチモン化インジウム（ＩｎＳｂ）を含むことができる。

前記ｐ型層は、前記ナロー・バンドギャップ材料の単結晶を含むことができる。

前記ｎ型層は、アルミニウムをドープした酸化亜鉛を含むことができる。

本発明のある実施形態は、窓構造をさらに含み、前記窓構造は、光が前記ｎ型層に達することを可能にし、これにより光検出のために使用可能になるように前記ヘテロ接合ダイオードのためのさらなる構造を提供する。

本発明のある実施形態は、前記半導体デバイスを製造するための製造方法を含む。

本発明の特質と考えられる新規な特徴が、別記の特許請求の範囲に記載されている。しかしながら、発明それ自体、ならびに使用の好ましいモード、そのさらなる目的および利点は、添付した図面とともに読んだときに本発明の例示の実施形態の下記の詳細な説明を参照することによって最も良く理解されるだろう。

半導体のエネルギー・バンド図である。 光検出器に関するエネルギー・バンド図である。 本発明を具現化しているｐ－ｎ接合を使用して形成した例のダイオードの概略的なブロック図である。 例示の実施形態にしたがって室温で動作することができる本発明を具現化しているヘテロ接合ナロー・バンドギャップ光検出器ダイオードの例の実装形態の概略的ブロック図である。 ヘテロ接合ナロー・バンドギャップ光検出器ダイオードのもう１つの例の実装形態の概略的ブロック図である。 本発明の実施形態による、室温で平衡状態におけるＡｌドープのＺｎＯおよびｐ型ＩｎＳｂにより形成したヘテロ接合のエネルギー・バンド図である。 本発明を具現化しているヘテロ接合ダイオードの動作のグラフである。 室温で光検出性能を示す本発明を具現化しているヘテロ接合ナロー・バンドギャップ・ダイオードを製造するための例のプロセスのフローチャートである。

図１は、バンドギャップを図説している単純化したチャートを描いている。Ｅｖは、物質の価電子帯の最大エネルギー・レベルであり、Ｅｃは、同じ物質の伝導帯の最小エネルギー・レベルであり、そしてＥｇは、物質を電導性にさせるために電子が価電子帯から伝導帯へとジャンプするためのエネルギー・ギャップ－すなわち、バンドギャップ・エネルギー－である。

図２は、バンドギャップの光励起遷移のチャートを描いている。エネルギーがバンドギャップＥｇを超えるフォトンに物質が曝されたときに、電子は、価電子帯から伝導帯へとジャンプすることができる。

ナロー・バンドギャップを有するダイオードは、例えば、１ミクロンより長い、長波長光に対して望ましい。ここで、ナロー・バンドギャップを、１ｅＶ未満と定義する。

狭くない（例えば、上記の例のうちのいくつかでは１ｅＶよりも大きい）バンドギャップは、大きいまたは高いバンドギャップである。バンドギャップが狭くなるほど、物質が伝導性になるために必要なエネルギーは少ない。光検出用ダイオードのケースでは、バンドギャップが狭くなるほど、ダイオードを伝導性へとトリガするために、より小さなエネルギーのフォトンしか必要としない。

いくつかのナロー・バンドギャップ光検出用ダイオードが、現在入手可能である。現在入手可能なナロー・バンドギャップを有する光検出器ダイオードは、熱キャリア発生を減少させるため、したがって信号対雑音比を大きくするためにこれらのダイオードを液体窒素温度７７ケルビンまたは摂氏－１９６度（℃）まで冷却する必要があるという理由で使用することが難しい。

ダイオードは、ｎ型材料（ｎドープの材料とも呼ばれる）とｐ型材料（ｐドープの材料としても呼ばれる）との間の電気的接合を含む。接合は、ｐ－ｎ接合としても呼ばれる。

本発明の実施形態は、ナロー・バンドギャップを有するｐ－ｎダイオードを提供し、半導体は、室温で整流特性を示すことができ、これが室温でまたは超低温に冷却することを必要とせずに、長波長のフォトンの検出を可能にする。

本発明の実施形態は、これゆえ一般に、ヘテロ接合ナロー・バンドギャップ・ダイオードを低温で動作させるために上に説明した必要性に対処し、解決する。本発明の実施形態はまた、室温で整流特性を示すナロー・バンドギャップ半導体を利用するヘテロ接合ダイオードの製造方法を提供する。

本発明を具現化している装置は、大きなバンドギャップ半導体および室温以下で動作することができるナロー・バンドギャップ半導体により形成されたヘテロ接合ダイオードである。本発明のもう１つの実施形態は、装置の製造方法である。本発明の実施形態を、既存の半導体製造システム、スタンドアロン・アプリケーションまたは、これらのいくつかの組み合わせとともに動作する別のアプリケーションとして、フォトリソグラフィ・システムなどの既存の半導体製造システムの修正形態として構成することができる。例えば、アプリケーションは、本明細書において説明したように、室温で動作できるヘテロ接合ナロー・バンドギャップ・ダイオードを製造するために、半導体製造システムに本明細書において説明した方法のステップを実行するようにさせる。

単に説明の明確さのために、そして説明に対する何らかの限定をほのめかさずに、本発明の実施形態を、本明細書において説明する新規なｐ－ｎ接合を使用するダイオード型の半導体デバイスを使用して説明する。実施形態を、低エネルギー光放射を用いたナロー・バンドギャップ遷移が室温で望まれる異なるタイプの半導体デバイスを用いて実装することができ、このような他の半導体デバイスは、本発明の範囲内であると考えられる。

さらにその上、ｐ－ｎ接合の単純化した図を、図では使用している。実際の製造では、本明細書には示さないもしくは説明しない追加の構造、または本明細書に示しそして説明したものとは異なる構造を、本発明の範囲から乖離せずに提示することができる。同様に、本発明の範囲内で、例の半導体デバイスにおいて示したまたは説明した構造を、同じ材料からであるが異なる方法を使用して製造することができて、本明細書において説明したような同様の動作または結果をもたらす。

例の構造、層、および形態の二次元図で別なふうに影を付けた部分は、本明細書において説明するように、例の製造における異なる構造、層、および形態を表すものとする。等価な材料が、本明細書において説明するように、材料、得られるデバイス、または両方の同じまたは類似の特性を示す限り、異なる構造、層、および形態を、説明した材料または説明した材料の他の適切な等価物を使用して製造することができる。

本明細書に描いた形状の具体的な形、場所、位置または寸法は、このような特質が本発明の実施形態の特徴として明確に記述されない限り、本発明の実施形態に限定するものではない。形、場所、位置、寸法、またはこれらのいくつかの組み合わせは、単に図面および説明の明確さのために選択され、本発明の実施形態にしたがった目的物を実現するために実際のフォトリソグラフィにおいて使用されるはずの実際の形、場所、位置、または寸法から誇張されている、最小化されているまたはそうでなければ変更されていることがあってもよい。

さらにその上、本発明の実施形態を、単に例として特定の実際のまたは仮の半導体デバイスに関して説明する。本明細書において説明するステップを、同様の方式で様々なプレーナ半導体デバイスおよび非プレーナ半導体デバイスを製造するために適合させることができ、このような適合は、本発明の範囲内であると考えられる。具体的なコンタクト配置もまた、本発明の実施形態の様々な動作を説明するための例として使用されるにすぎない。当業者なら、別の方式で別の目的のためにｐ－ｎ接合への電気的なアクセスを同様に提供するために本発明の実施形態を使用することができるだろう、そしてこのような適合もまた、本発明の範囲内であると考えられる。

アプリケーションにおいて実施されるときに本発明の実施形態は、製造プロセスに本明細書において説明するようなある種のステップを実行させる。製造プロセスのステップが、いくつかの図に描かれている。すべてのステップが、特定の製造プロセスにおいて必要である訳ではなくてもよい。いくつかの製造プロセスを、本発明の範囲から乖離することなく、異なる順番で実施することがあり、ある複数のステップを組み合わせることがあり、あるステップを削除するもしくは置き換えることがあり、またはこれらのステップおよびステップの他の巧みな操作のいくつかの組み合わせを実行することがある。

本明細書において説明する本発明の実施形態の方法は、デバイスまたはデータ処理システム上で実行するように実装されると、室温以下で動作することができるヘテロ接合ナロー・バンドギャップ光検出器ダイオードを製造する際にデバイスまたはデータ処理システムの機能の実質的な進歩を含む。このように、本発明の実施形態の方法を実行することによるこのようなデバイスまたはデータ処理システムの実質的な進歩は、室温以下で整流特性を有するナロー・バンドギャップ半導体を用いたヘテロ接合の製造の改善にある。

本発明の実施形態は、単に例として、デバイス、電気的特性、構造、形成、層の配向、方向、ステップ、動作、平面、構造、寸法、ニューメロシティ（numerosity）、データ処理システム、環境、構成要素、およびアプリケーションのうちのある種のタイプに関して説明する。これらのおよび他の類似の人工物のいずれかの具体的な表現は、本発明を限定するものではない。これらのおよび他の類似の人工物のいずれかの適切な表現を、本発明の範囲内で選択することができる。

さらにその上、本発明の実施形態を、任意のタイプのデータ、データ・ソース、またはデータ・ネットワークを通したデータ・ソースへのアクセスに関して実施することができる。任意のタイプのデータ・ストレージ・デバイスは、発明の範囲内で、データ処理システムにおいてローカルにまたはデータ・ネットワークを通してのいずれかで発明の実施形態にデータを提供できる。本発明の実施形態がモバイル・デバイスを使用して説明される場合には、モバイル・デバイスでの使用に適した任意のタイプのデータ・ストレージ・デバイスは、本発明の範囲内で、モバイル・デバイスにおいてローカルにまたはデータ・ネットワークを通してのいずれかでこのような実施形態にデータを提供できる。

本発明の実施形態が、単に例として特定のコード、設計、アーキテクチャ、プロトコル、レイアウト、図式、およびツールを使用して説明され、本発明に限定されない。さらにその上、本発明の実施形態を、説明の明確さのために単に例として特定のソフトウェア、ツール、およびデータ処理環境を使用していくつかの事例において説明する。本発明の実施形態を、他の同等のまたは類似の目的をもった構造、システム、アプリケーション、またはアーキテクチャとともに使用することができる。例えば、そのための他の同等のモバイル・デバイス、構造、システム、アプリケーション、またはアーキテクチャを、発明の範囲内で発明のこのような実施形態とともに使用することができる。本発明のある実施形態を、ハードウェア、ソフトウェア、またはその組み合わせで実装することができる。

この説明では本発明の例を、説明の明確化のために使用するにすぎず、本発明に限定するものではない。追加のデータ、動作、行為、課題、活動、および巧みな操作は、この説明から創造できるだろう、そして同じことが、本発明の範囲内であると考えられる。

本明細書に列挙したすべての利点は、例にすぎず、本発明に限定するものではない。さらなる利点または異なる利点を、本発明の具体的な実施形態により実現することができる。さらにその上、本発明の特定の実施形態は、上に列挙した利点のいくつかまたはすべてを持っていても、何も持たなくてもよい。

図３を参照して、この図は、本開示の実施形態にしたがって、ｐ－ｎ接合を使用して形成した例のダイオードのブロック概略図を描いている。ダイオード３００は、ｐ－ｎ接合３０２を含む。接合３０２を、ｎ型半導体材料３０４としてアルミニウム・ドープの酸化亜鉛（ＺｎＯ：ＡｌまたはＡＺＯ）およびｐ型半導体材料３０６としてアンチモン化インジウム（ＩｎＳｂ）を使用して形成する。インジウムは、周期律表では３Ａ族元素であり、アンチモンは、周期律表では５Ａ族元素である。２Ｂ族または３Ａ族元素あるいはその両方および５Ａ族または６Ａ族元素あるいはその両方を含む他の合金を、本明細書において説明するＩｎＳｂの振る舞いと類似の振る舞いを示すように、やはり形成することができる。ＡＺＯが、可視光および赤外光に透明であり、そしてヘテロ接合の形成を可能にするより大きなバンド・ギャップを有するという理由で、ＡＺＯを選択した。

材料３０４と３０６が接合３０２を形成するように構成される具体的な方式は、実装形態に特有であり、本発明の範囲から乖離することなく変えることができる。接合３０２を形成するために指定された材料の３０４と３０６を使用する実装形態は、（ｉ）材料３０４（もしくは３０６）が埋め込まれる、溶け込ませる、ドープされる、もしくは他の材料と混合される、（ｉｉ）追加の構造、層、材料が接合３０２のところにもしくは近接して形成されるもしくは使用される、（ｉｉｉ）追加の構造、層、材料が接合３０２に面する材料３０４（もしくは３０６）の側以外の他の側に形成されるもしくは使用される、またはこれらのいくつかの組み合わせであってさえも、本発明の範囲内である。

図４を参照して、この図は、室温で動作することが可能なヘテロ接合ナロー・バンドギャップ光検出器ダイオードの例の実装形態の概略的ブロック図を描いている。半導体デバイス４００は、図３のダイオード３００のより詳細にした例である。半導体デバイス４００は、アルミニウム（Ａｌ）をドープしたＺｎＯを含む層４０４を備える。ＡｌをＺｎＯにドープする１つの非限定的な例の方法は、原子層堆積（ＡＬＤ）法を使用することである。材料４０６は、Ｂｅ、Ｚｎ、またはＣｄのようなアクセプタ・ドーパントをドープしたＩｎＳｂを含む。

接合４０２は、図３における接合３０２の例である。代替の手法として、材料４０４の表面を直接に材料４０６の表面に相互に電気的に結合させることにより、接合４０２を形成することができる。

任意選択で、適切な材料４０８、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）の層を、材料４０６の表面パッシベーションを向上させるため、したがってダイオードの整流特性を向上させるために、材料４０４と４０６との間の介在層として、例えば、ＡＬＤを使用して、接合４０２のところにやはり堆積することができる。

層４１０と４１２を、コンタクト配置を可能にするために任意選択で製造する。電気回路内の他の構成要素と半導体デバイス４００を電気的に接続するために、層４１０と４１２の上に配置されたコンタクト（図示せず）を使用できる。層４１０と４１２を、この目的のために適した任意の１つまたは複数の材料から、そして任意の適した製造方法を使用することにより形成することができる。いくつかの非限定的な例として、層４１０が、Ａｌを使用して製造されるように示しており、層４１２を、クロム（Ｃｒ）および金（Ａｕ）を含む二重層を使用して製造したように示している。

図５を参照して、この図は、室温で動作することが可能であり本発明を具現化しているヘテロ接合ナロー・バンドギャップ光検出器ダイオードのもう１つの実装形態の概略的ブロック図を描いている。半導体デバイス５００は、変更をともなった状態の図４のデバイス４００の例である。デバイス５００では、層４１０を、窓５０２を作成するような方式で形成する。基本的に、窓５０２は、適切な構造であるまたは構造のないものであり、光が層４０４へ達することを可能にする。描かれた非限定的な例では、窓５０２は、層４１０内の単純にギャップであり、これを通り光が通過できそして層４０６に達することができる。

図６を参照して、この図は、室温でそして平衡な（層４０８が存在しない）ＡｌドープのＺｎＯおよびｐ型ＩｎＳｂにより形成したヘテロ接合の予想されるエネルギー・バンド図を描いている。半導体デバイス４００または５００のある実装形態を、プロット６００を描く際に使用した。見られるように、層４０６に関して、ｐ型材料ＩｎＳｂから構成されるときには、室温でＥｇ＝０．１７ｅＶの非常に狭いバンドギャップを有利なことにもたらす。層４０６を層４０４（Ｅｇ＝３．５７ｅＶを有するアルミニウムをドープしたＺｎＯ）で構成すると、このように形成したｐ－ｎヘテロ接合は、室温で０．１７ｅＶで光トリガされる。

図７を参照して、この図は、室温での本発明を具現化しているヘテロ接合ダイオードの動作のグラフを描いている。半導体デバイス４００または５００の実装形態を、暗状態で室温で行った測定で使用した、これをプロット７００に示している。プロット７００は、半導体デバイス４００または５００が整流するダイオードの挙動を示すことを示している。漏れ電流（デバイスが逆方向に分極される（すなわち、正電圧がｎ型材料に印加される）ときにデバイスを通る電流）もまた、ナロー・バンドギャップＩｎＳｂダイオードに関して小さい。暗状態および可視光での照明下でのプロット７０２に関して室温で実行した測定は、層４０６のｐ型材料としてＩｎＳｂを使用するデバイス４００または５００の望ましいナロー・バンドギャップ光検出特性を示している。その光検出は、ＩｎＳｂのナロー・バンドギャップ・エネルギーを考えると、スペクトルの赤外領域のより長波長へ拡大するだろう。図７に描かれた具体的な実装形態および測定は、本発明に限定されるものではない。本発明の実施形態の実装に特有の変形形態を用いて、異なる測定を実現することができるが、層４０６が本明細書において説明したようにＩｎＳｂで構成されるときには、実装に特有の変形形態でさえ、産業で受け入れられる許容範囲内で図６および図７に描かれたものと同等の室温ナロー・バンドギャップ光検出性能を示すはずである。

図８を参照して、この図は、室温で光検出性能を示しているヘテロ接合ナロー・バンドギャップ・ダイオードを製造するために本発明を具現化している例のプロセスのフローチャートを描いている。プロセス８００を、半導体製造システムとともに動作する製造の方法として実施することができる。

ｐ型ＩｎＳｂウェハを、有機汚染を除去するために洗浄する（ブロック８０２）。任意選択で、Ａｌ_２Ｏ_３を、原子層堆積法（ＡＬＤ）により１００℃から３５０℃までの温度で、Ｔ＝２００℃が好ましい温度である、０．２から１．５ｎｍの厚さに堆積する（ブロック８０４）。好ましい厚さは、０．５ｎｍである。

Ａｌドープの酸化亜鉛（ＡＺＯ）を堆積する（ブロック８０６）。ＡＺＯを、ＡＬＤによりＴ＝１８０℃で、１００ｎｍの厚さに堆積する。ＡＺＯをまた、スパッタリングにより堆積することができる。ＡＬＤ温度は、１００Ｃから３００Ｃまでの範囲であってもよく、好ましい温度は１８０Ｃである。厚さは重要ではなく、層が可視光および赤外光に透明でなければならないという理由で、１０ｎｍより大きく数ミクロン未満の任意の厚さであってもよい。

フォトリソグラフィ・プロセスを、ＡＺＯ領域を画定するために行い、ＡＺＯエッチおよびウェハ洗浄が続く（ブロック８０８）。フォトリソグラフィ・プロセスを、ｎ型半導体へのコンタクト用の領域を画定するために行う（ブロック８１０）。アルミニウム薄膜を、ＡＺＯへのコンタクト用に熱蒸着により堆積する（ブロック８１２）。薄膜堆積のための代替方法は、電子線蒸着またはスパッタ堆積を含む。Ａｌ厚さは、好ましくは５０から５００ｎｍの範囲内である。アルミニウムをリフトオフし、そしてウェハ洗浄を実行する（ブロック８１４）。ウェハの裏面をメタライズする（ブロック８１６）。プロセス８００はその後で終了する。ブロック８１６のメタライゼーションを、ｐ型ＩｎＳｂへのオーミック・コンタクトのためにＣｒ続いてＡｕにより実行することができる。クロム厚さは、好ましくは１０ｎｍであり、そしてＡｕ厚さは好ましくは５０ｎｍである。Ａｕの接着を高めるためにＣｒを使用する。Ａｕ厚さは重要ではなく、はるかに厚くてもよい。

Claims (15)

1. アルミニウムをドープした酸化亜鉛のｎ型層と、
   ３Ａ族元素と５Ａ族元素とを含むナロー・バンドギャップ材料から形成され、前記ナロー・バンドギャップ材料の単結晶を含む、ｐ型層と、
   前記ｎ型層と前記ｐ型層との間の接合であって、前記接合が冷却を必要としない室温で整流特性を有するヘテロ接合ダイオードとして動作可能である、前記接合と
   を備える、半導体デバイス。
2. 前記３Ａ族元素がインジウムであり、前記５Ａ族元素がアンチモンである、請求項１に記載の半導体デバイス。
3. 前記ナロー・バンドギャップ材料が、アンチモン化インジウム（ＩｎＳｂ）を含む、請求項２に記載の半導体デバイス。
4. 窓構造であって、前記窓構造は、光が前記ｐ型層に達することを可能にする、前記窓構造をさらに備える、請求項１に記載の半導体デバイス。
5. 半導体製造システムを使用して、アルミニウムをドープした酸化亜鉛のｎ型層を形成するステップと、
   前記半導体製造システムを使用して、３Ａ族元素と５Ａ族元素とを含むナロー・バンドギャップ材料から形成され、前記ナロー・バンドギャップ材料の単結晶を含む、ｐ型層を形成するステップと、
   前記半導体製造システムを使用して、前記ｎ型層と前記ｐ型層との間に接合を形成するステップであって、前記接合が冷却を必要としない室温で整流特性を有するヘテロ接合ダイオードとして動作可能である、前記接合を形成するステップと
   を含む、方法。
6. 半導体製造システムを使用して、アルミニウムをドープした酸化亜鉛のｎ型層を形成するステップと、
   前記半導体製造システムを使用して、３Ａ族元素と５Ａ族元素とを含むナロー・バンドギャップ材料から形成されたｐ型層を形成するステップと、
   前記半導体製造システムを使用して、前記ｎ型層と前記ｐ型層との間に接合を形成するステップであって、前記接合が冷却を必要としない室温で整流特性を有するヘテロ接合ダイオードとして動作可能である、前記接合を形成するステップと
   を含み、
   前記接合を形成するステップの一部として、（ｉ）前記ｐ型層の表面、および（ｉｉ）前記ｎ型層の表面のうちの少なくとも一方に接触している界面材料の層を堆積するステップをさらに含む、方法。
7. 半導体製造システムを使用して、アルミニウムをドープした酸化亜鉛のｎ型層を形成するステップと、
   前記半導体製造システムを使用して、３Ａ族元素と５Ａ族元素とを含むナロー・バンドギャップ材料から形成されたｐ型層を形成するステップと、
   前記半導体製造システムを使用して、前記ｎ型層と前記ｐ型層との間に接合を形成するステップであって、前記接合が冷却を必要としない室温で整流特性を有するヘテロ接合ダイオードとして動作可能である、前記接合を形成するステップと
   を含み、
   前記ドープした酸化亜鉛が、原子層堆積（ＡＬＤ）を使用して堆積される、方法。
8. 前記３Ａ族元素がインジウムであり、前記５Ａ族元素がアンチモンである、請求項５～７のいずれか１項に記載の方法。
9. 前記ナロー・バンドギャップ材料が、アンチモン化インジウム（ＩｎＳｂ）を含む、請求項８に記載の方法。
10. 窓構造であって、前記窓構造は、光が前記ｎ型層に達することを可能にする、前記窓構造
    をさらに備える、請求項５～７のいずれか１項に記載の方法。
11. バンドギャップは、価電子帯から伝導帯へジャンプするために電子により必要とされるエネルギーの測定値であり、前記ナロー・バンドギャップ材料は、しきい値を下回るバンドギャップの値を有する、請求項５～７のいずれか１項に記載の方法。
12. 前記界面材料が、酸化アルミニウム（Ａｌ_２Ｏ_３）を含む、請求項６に記載の方法。
13. 前記ｎ型層の表面に、第１の金属を堆積するステップであって、前記表面が前記ｐ型層の第２の表面とは異なり、前記第２の表面が前記接合に使用され、前記金属が前記接合の第１の側との電気的接続部を形成する際に使用可能である、前記第１の金属を堆積するステップ
    をさらに含む、請求項５～７のいずれか１項に記載の方法。
14. 前記接合が、前記室温で可視光を光検出する、請求項５～７のいずれか１項に記載の方法。
15. リソグラフィ構成要素を備える半導体製造システムであって、請求項５ないし１４のいずれかに記載の方法の前記ステップを実行する、半導体製造システム。

Images