JP7213951B2 - イメージセンサ、イメージセンサ装置、及び、これらを含むコンピュータ断層撮影装置 - Google Patents

Description

本開示はイメージセンサに関する。具体的には、本開示は、半導体基板、フォトダイオード、アナログ－デジタル変換器、及び電気接続部を含むイメージセンサに関する。また、本開示は、基板上の複数のイメージセンサの配列、及び、イメージセンサの配列を含むコンピュータ断層撮影装置にも関する。

イメージセンサは、コンピュータ断層撮影（ＣＴ）装置において、Ｘ線放射線に応答して人間、動物、又は物体の画像を記録するために使用され得る。イメージセンサは、ＣＴ装置の性能に関する重要な部分であり、コストにおける大きな要因である。

ＣＴ用の慣用的なイメージセンサは、接合された２枚の半導体基板から構成されることができ、基板の一方にフォトダイオードを有し、他方の基板にアナログ－デジタル変換器（ＡＤＣ）を有し得る。このプロセスは、２枚の半導体ウェハを前処理及び接合し、そして、ウェハサンドイッチの一方の側のフォトダイオードをサンドイッチの他方の側のＡＤＣに接続するためにスルーシリコンビア（ＴＳＶ）を形成することを必要とする。２枚のウェハ及びＴＳＶの使用が、複雑でコスト高なプロセスである。

ＣＴ用の別の慣用的なイメージセンサは、半導体基板の一方の側に、隣り合うフォトダイオードとＡＤＣとを含み、ＴＳＶが、基板の別の側にて外部端子への接続を提供している。このプロセスもまた、かなり高価であり、基板の前側におけるＡＤＣのための領域がセンサの解像度を低減させる。

上述の欠点を回避する、ＣＴで使用するためのイメージセンサが必要である。具体的には、低価格のＣＴ用のイメージセンサが、良好な画像解像度を有し、尚且つ、期待されるコストに応じるように複雑性の低い製造プロセスであるべきである。

本開示の目的は、高い画像解像度を有し、且つ標準的なＣＭＯＳ製造プロセスで製造され得るイメージセンサを提供することである。

本開示の別の目的は、コンピュータ断層撮影に使用されるイメージセンサの配列を提供することである。

本開示のさらに別の目的は、このようなイメージセンサの配列を含むコンピュータ断層撮影装置を提供することである。

本発明の実施形態によれば、上述の目的の１以上が、本発明の請求項１の特徴を有するイメージセンサにより達成される。

本開示によるイメージセンサは、第１部分及び第２部分を有する半導体基板を備えている。当該半導体基板は、相補的金属酸化物半導体（ＣＭＯＳ）製造プロセスで使用される、ｎ－ドープされた又はｐ－ドープされたシリコンウェハであり得る。

受信した電磁放射線、例えば可視光を電気信号に変換するように構成された多数のフォトダイオードが、前記半導体基板の前記第１部分に配置されている。当該フォトダイオードはＸ線環境下で使用されるため、Ｘ線耐性を示すべきである。前記フォトダイオードは、Ｘ線放射線が前記フォトダイオードに直接当たらないように保護層で覆われてよいが、Ｘ線放射線の少なくとも一部が前記保護機構を透過し得るため、前記フォトダイオードはＸ線耐性であるべきである。前記フォトダイオードは、Ｘ線放射線を受けてもその性能が低下しない構造であるべきである。Ｘ線耐性を有する半導体層の構成のための様々な
可能性が当業者に知られている。本開示に有用な特定のＸ線耐性フォトダイオード構造を以下に記載する。

アナログ－デジタル変換器（ＡＤＣ）が、前記フォトダイオードにより生成された電気アナログ信号をデジタル信号に変換してさらなるデジタル処理を可能にするために設けられている。当該ＡＤＣは、前記半導体基板の前記第２部分に配置されている。前記ＡＤＣの各々が、前記フォトダイオードのうちの１つに、前記フォトダイオードと前記ＡＤＣとの間に１対１の関係が存在するように関連付けられ、これにより、デッドタイムのない信号の高速処理を保証する。被検者が不要な過剰の放射線を浴びないように、ほぼ全ての放射線が画像情報に変換される。

電気接続部、例えば接続ビアが、前記フォトダイオードの各々を前記ＡＤＣのうちの関連する１つに接続するために設けられる。前記電気接続部は、前記半導体基板内に埋設され得て、これにより、より多くの活性表面が前記フォトダイオードのために利用可能である。或いは、前記電気接続部が前記半導体基板上の１以上の誘電体層内に配置されてもよく、これは、表面積の使用が許容範囲であり、また、標準的で費用対効果が高いＣＭＯＳ製造プロセスを用いて作製される。

一実施形態によれば、Ｘ線耐性フォトダイオードが、第１導電型の半導体基板と、前記半導体基板内に配置された、前記第１導電型とは反対の第２導電型のドープされたウェル領域と、を含む。前記ドープされたウェルは、放射線、例えば紫外線、可視光又は赤外光を受けるために前記半導体基板の表面に面している。一実施形態において、前記フォトダイオードは、可視光を受信してアナログ電気信号に変換するように構成されている。前記第１導電型の比較的浅いドープされた表面領域（Ｘ線耐性を達成するために、前記半導体基板のドーピング濃度よりも高いドーピング濃度を有する）が、前記半導体基板の上部に配置されている。前記ドープされた表面領域は、前記ドープされたウェル領域を取り囲んでいる。前記ドープされた表面領域は、Ｘ線放射線などの高エネルギー放射線の受信により発生するリーク電荷を低減する。前記ドープされた表面領域は、浅い注入により達成されることができ、これが、対象のスペクトル範囲のための表面パッシベーションを、前記フォトダイオードのキャパシタンスに悪影響を与えずに生成する。前記フォトダイオードは高感度であり、Ｘ線照射後にほとんど増大しない低暗電流を達成する。一実施形態において、前記第１導電型はｐ－ドーパントにより生成され、前記第２導電型はｎ－ドーパントにより生成され得る。

一実施形態によれば、前記ドープされたウェル領域は、別のドープされたウェル領域（前記第１導電型、例えばｐ－ドープ型）により囲まれ得る。前記他方のドープされたウェル領域は、前記ドープされたウェル領域及び前記ドープされた表面領域に接触され得る。これは、前記ドープされた表面領域（例えばｐ－型）が、前記ドープされたウェル領域（例えばｎ－型）に良好に接触することを保証するためである。

一実施形態によれば、前記フォトダイオードの各々が、多数のドープされたウェル領域を含み、これらの領域は、誘電体層の基板の上に配置された電気ワイヤを介して互いに相互接続され得る。従って、１つのフォトダイオードが、多数の（例えばｎ－ウェル型の）島を含み、これが、ｎ－ドープされた領域とｐ－ドープされた領域との比較的大きい接触面を前記半導体表面に生成させるように、前記フォトダイオードの光活性領域に寄与する。フォトダイオードのための上述の層構成が、欧州特許出願公開第３３３１０３４号にさらに詳細に記載されており、この出願を参照により本明細書に組み込む。Ｘ線耐性又は耐Ｘ線放射線フォトダイオード構造も、その他の先行技術文献に開示されており、これらもまた、本開示によるイメージセンサの実現に有用であり得る。

前記フォトダイオードがカバーしている前記半導体基板の面積は、コンピュータ断層撮影とは異なる他の分野での使用のために設計されたフォトダイオードに比べて比較的大きい。カメラ用には、可能な限り高い画像解像度を達成するためにマイクロメートル以下の範囲のフォトダイオードを使用し得るが、ＣＴ用の前記フォトダイオードの面積は、ミリメートルの範囲である。実施形態によれば、前記フォトダイオードは、０．５ｍｍ×０．５ｍｍから２．０ｍｍ×２．０ｍｍの範囲の面積を占め得る。実用的な範囲は１．０ｍｍ×１．０ｍｍであろう。予測可能な将来の開発は、最小で０．１ｍｍ×０．１ｍｍから、最大で２．５ｍｍ×２．５ｍｍまでの範囲を達成するであろう。これらの範囲は、一方では、適切なダイナミックレンジの電気信号を生成するのに十分な量の放射線を受信することを可能にし、また一方で、検査される人間、動物、又は物体の記録画像の十分な解像度も実現し得る。

一実施形態によれば、前記イメージセンサは波長変換層で覆われることができ、この波長変換層が、受信したＸ線放射線を、紫外線、可視光、又は赤外光などの、より長い波長の電磁放射線に変換する。詳細には、前記波長変換層は、Ｘ線放射線を、前記フォトダイオードにより検出可能な人間の可視光放射線に変換する。前記波長変換層は、Ｘ線を可視光に変換するシンチレータであり得る。前記波長変換層又は前記シンチレータは、前記フォトダイオードのアレイを連続的に覆う前記イメージセンサの前記表面に連続的に配置され得る。別の実施形態によれば、前記波長変換層又はシンチレータは、前記フォトダイオードの各々の上に個々に配置され得る。画素単位のシンチレータ層は良好な変換品質を示し、一方、連続的な層は、より容易に作製され得るが、フォトダイオード間のクロストークを考慮する必要がある。

一実施形態によれば、前記アナログ－デジタル変換器もまた、波長変換層又はシンチレータで覆われ得る。或いは、Ｘ線放射線シールド（例えば、Ｘ線保護のために前記ＡＤＣ上に配置された金属層、例えばタングステン層）を使用することも可能である。また、類似の波長変換層又はＸ線放射線シールドを、半導体基板の前記第２部分に配置されたその他の電子素子上に配置してもよい。

一実施形態によれば、前記半導体基板は、矩形又は正方形の形状を有し得、この矩形又は正方形は、前記半導体基板の対向する端部に配置された第１エッジ及び第２エッジを有する。前記フォトダイオード又は前記ＡＤＣのいずれかを含む前記第１部分及び前記第２部分は、一方が他方に隣接して配置された連続した領域である。前記第１部分が、前記第１エッジ及び前記第２エッジの一方を含み、前記第２部分が、前記第１エッジ及び前記第２エッジの他方を含む。

一実施形態によれば、前記基板の前記第２部分に、パラレルポート及びシリアルポートを含むパラレル／シリアルインターフェースが設けられて、前記パラレルポートに接続されたＡＤＣから受信した信号を、前記シリアルポートにてシリアルビットストリームに変換する。前記シリアルポートにおける出力端子が、前記画像情報の前記シリアルビットストリームを、前記イメージセンサの外部の回路に転送する。前記シリアルビットストリームは、前記ＣＴ装置内のコンピューティングデバイス上で実行される画像処理アルゴリズムに供給され得る。実際、１つのイメージセンサが、差動信号を提供する２線式ポートとして構成され得る１つのシリアル出力ポートを含む。前記シリアルポートは、シリアル高速データ伝送専用の標準化された物理インターフェースである低電圧差動信号インターフェース（ＬＶＤＳ）として構成されてもよい。

一実施形態によれば、前記フォトダイオードのアレイをより詳細に見ると、前記フォトダイオードは行に配置され得る。前記フォトダイオードのサブセットが、対応する行に配置されることができ、１つの行が別の行に隣接して配置される。前記行の１つの前記フォトダイオードに関連付けられたＡＤＣが、その行に対向して（すなわち、前記行の端部を形成しているフォトダイオードに対向して）配置される。電子回路に隣接する行の前記端部のフォトダイオードと、前記フォトダイオードからの信号を受信する前記電子回路（例えば前記ＡＤＣ）との間に、所定の距離を維持することが有用である。この距離は、前記ＡＤＣのデジタル動作により発生する熱が前記フォトダイオードにカップリングしないように、フォトダイオードとＡＤＣとの間の熱デカップリングを確実にするのに十分な距離であるべきである。前記行の端部の前記フォトダイオードと前記ＡＤＣとの間の適切な距離を使用することにより、前記フォトダイオードの均一な感度が前記アレイ全体にわたって保証される。さらに、前記フォトダイオード上のシンチレータ及び／又はＸ線放射線シールドと前記ＡＤＣとの間にそれぞれギャップがある場合、前記フォトダイオードと前記ＡＤＣの間の距離が、前記材料が不連続であってもＸ線放射線が前記フォトダイオード／ＡＤＣに到達しないことを保証する。前記距離の有用な長さは、少なくとも１００μｍである。実際、前記距離は１００μｍ～２００μｍの範囲であり得る。前記フォトダイオードと前記ＡＤＣをＸ線放射線から保護するために使用される材料に応じて、有用な距離は２００μｍより長くもなり得る。

一実施形態によれば、前記イメージセンサの構造のより詳細な図が、多数のフォトダイオードの行及び列を含む行列構成を示す。前記行のうちの１つの前記フォトダイオードに関連する前記アナログ－デジタル変換器が、対応する行に空間的に近接して配置されている。これは、前記行のうちの１つのフォトダイオードに関連付けられた前記アナログ－デジタル変換器が、上述したように、前記対応する行の傍らに配置されていることを意味する。前記フォトダイオードの行のピッチは、対応するフォトダイオードの行に関連付けられたＡＤＣのピッチに関係している。前記半導体基板が矩形の形状を有する場合、前記フォトダイオードは、前記矩形のエッジのうちの１つに近接して配置され、且つ、前記エッジのうちの別の１つから離れて配置される。前記ＡＤＣは、前記エッジの他方に近接して配置され、前記エッジのうちの前記１つから遠ざけられている。前記半導体基板上の１以上の誘電体層内に、前記フォトダイオードと関連する前記ＡＤＣとの前記電気接続部を、前記接続ワイヤが２つの隣り合う行間に位置するように作製することが有用である。前記ワイヤに必要なスペースは、光活性領域の損失が許容可能とみなされる程度に、比較的小さい。

実施形態によれば、先に述べた目的のうちの１以上が、本発明の請求項１１の特徴を有するイメージセンサの配列により達成される。

本開示の一実施形態によれば、多数のイメージセンサの配列が、キャリア基板上に配置されたイメージセンサを含む。前記キャリア基板は、ワイヤを含む剛性の基板、例えばセラミック基板であり、前記ワイヤが、電力を供給し、電気信号を受信し、そして、個々のイメージセンサの動作中に発生する熱を個々のイメージセンサから放散させる。前記イメージセンサは、前記キャリア基板上に、第１行及び第２行において取り付けられており、各行が１以上のイメージセンサを含む。前記イメージセンサの向きは、前記第１行及び前記第２行の前記イメージセンサの前記半導体基板の、前記フォトダイオードを含む前記第１部分が互いに隣接して配置されるような向きである。従って、第１行の前記イメージセンサの前記第１部分の全てが、前記第２行の前記イメージセンサの前記第１部分に面している。隣り合うイメージセンサのフォトダイオードのアレイが互いに連結されて、フォトダイオードの連続的に延在する領域が得られる。一実施形態において、前記配列は、２行に配置された多数の２×Ｎ個のイメージセンサを含み、各行がＮ個のイメージセンサを含む。前記フォトダイオードの行が、例えば８個の前記フォトダイオードを含む場合、第１行及び第２行の突き合わせられた前記イメージセンサが、１６個のフォトダイオードから成る幅のアレイを形成し、すなわち、いわゆる１６個のフォトダイオードのスライスが、ＣＴ装置のＸ線検出器内に配置される。現在の開発は、１６個又は３２個のフォトダイオードを有する行を有するイメージセンサに向けられており、従って、前記センサ装置の幅は、３２個又は６４個のフォトダイオード又はスライスを含む。前記イメージセンサ装置の前記幅は、人間、動物又は物体の、適切な複雑性及びコストでの良好なＣＴ表示に適した実質的なサイズ及び解像度の画像を提供するのに十分である。前記ＡＤＣが、突き合わされた前記イメージセンサの前記半導体基板の、互いに離れた第２領域内に配置されており、前記フォトダイオードアレイが前記ＡＤＣの間に配置された領域を覆っていることに留意されたい。

一実施形態によれば、波長変換層が、前記第１行及び第２行の各々の前記イメージセンサの前記第１部分に配置され得る。さらに、波長変換層又はＸ線放射線シールドのいずれかが、前記第１行及び第２行の前記イメージセンサの前記第２部分上に、Ｘ線放射線から前記ＡＤＣ内の電子機器を保護するために配置され得る。

一実施形態によれば、ボンドワイヤが、前記半導体基板上のパッドを、前記キャリア基板上に配置されたパッドに接続するために設けられ得る。前記パッドは、電源電位ＶＤＤ及び接地電位ＶＳＳなどの電源を供給し、差動電気出力信号（前記フォトダイオードにより記録されて前記ＡＤＣによりデジタルドメインに変換された画像情報を含む）を受信する。

前記イメージセンサ上の前記電子回路（例えば前記ＡＤＣ）にて発生した熱を放散させるために、ヒートシンク又は放熱器が前記キャリア基板に取り付けられ、これが、前記電子回路にて発生した熱を放散させて、前記フォトダイオードのアレイから遠ざける。前記ヒートシンクは、前記ＡＤＣを含む前記半導体基板の前記第２部分の近傍に取り付けられ得る。この構成は、ＡＤＣから発生した熱を、熱がフォトダイオードから除去されるように前記ヒートシンクに直接流すことを可能にして、前記イメージセンサの配列全体にわたる前記フォトダイオードの均一な感度を達成する。前記フォトダイオードのリーク電流が温度に大きく依存することに留意されたい。

一実施形態によれば、先に述べた目的の１以上が、本発明の請求項１５の特徴を有するコンピュータ断層撮影装置により達成される。

一実施形態によれば、コンピュータ断層撮影（ＣＴ）装置が、連続的なＸ線放射線を発生し得るＸ線管を備えている。Ｘ線検出器が、前記Ｘ線管により放出された放射線が前記Ｘ線検出器で受信されるように、前記Ｘ線管に対向して配置されている。前記Ｘ線検出器は、互いに隣接して配置された、上述の多数のイメージセンサ装置を含む。前記Ｘ線検出器は、円筒面形状を有し得る。前記Ｘ線検出器の幅は、前記イメージセンサのための利用可能な予算に応じて、１６個のフォトダイオード／スライス又はその倍数であり得る。前記Ｘ線管及びＸ線検出器は、検査対象物又は物体を受けるように構成された空間の周囲を、当該検査対象物／物体を通過したＸ線放射線が前記Ｘ線検出器に記録されるように回転し得る。コンピュータが、前記センサ装置から画像情報を受信するために前記Ｘ線検出器に接続されることができ、ソフトウェアが前記コンピュータに、受信した画像情報から２次元又は３次元の表示を計算するような構成でインストールされる。

本開示によるＣＴ装置は、リーズナブルな複雑性及びコストで高解像度の画像を提供し、前記Ｘ線検出器が、複数のイメージセンサから構成された多数のイメージセンサ装置を含み、これらのイメージセンサが、１６個又はその倍数のフォトダイオード／スライスの幅の連続領域を形成している。

上述の概略的な説明及び以下の詳細な説明が、いずれも例示的なものに過ぎず、特許請求の範囲に記載の特性及び特徴を理解するための概要又はフレームワークの提供を意図していることが理解されよう。さらなる理解を提供するために、添付図面が含まれ、上記の説明に組み込まれ、その一部を構成している。図面は１以上の実施形態を例示しており、上記の説明と共に様々な実施形態の原理及び動作を説明するのに役立つ。図面の異なる図における同一の要素は、同一参照符号により示す。

イメージセンサの上面図である。 フォトダイオードの一部の断面図である。 フォトダイオードの一部の別の断面図である。 複数のイメージセンサを含むイメージセンサの構成の上面図である。 図４のイメージセンサ構成の一部を示す断面図である。 図４に示した原理に従う複数のイメージセンサ装置を含むＣＴ装置の原理ブロック図である。

ここで本開示を、本開示の実施形態を示す添付図面を参照して、以下に、より詳細に説明する。しかし、本開示は、多くの異なる形態で具現化されることができ、本明細書に記載する実施形態に限定されるものと解釈されるべきではない。

むしろ、これらの実施形態は、本開示が本開示の範囲を当業者に十分に伝えるように提供される。図面は必ずしも一定の縮尺で描かれておらず、本開示を明確に例示するように構成されている。

図１は、本開示によるイメージセンサの上面図である。イメージセンサ１００は半導体基板１０１の集積回路として実現されている。半導体基板は、矩形又は正方形の形状を有する。半導体基板の矩形は４つのエッジを含み、そのうちのエッジ１０２とエッジ１０３とが、半導体基板１０１の対向する端部に配置されている。半導体基板１０１は、２つの部分１１０，１２０を含み、これらの部分はそれぞれ、異なる機能の構成要素を含む。部分１１０，１２０は、連続した、重なり合っていない矩形の部分であり、部分１１０はエッジ１０２を含み、部分１２０はエッジ１０３を含む。

半導体基板１０１の第１部分１１０は、行(row)及び列(column)で構成されたフォトダイオードのアレイを含む。フォトダイオードのアレイは、８つの行及び８つの列に配置された８×８個のフォトダイオードを含む。例えば、行１１４と行１１５とは互いに隣接して配置され、行の各々が、８つのフォトダイオード（例えば、行１１４に配置されたフォトダイオード１１２ａ，１１２ｂ，１１２ｈ）から成るサブセットを含む。行１１４，１１５は図１において鉛直方向に延在し、列１１６は水平方向に延在している。フォトダイオードの配置は、フォトダイオードが行と列との交点に配置された正則な行列である。

第２部分１２０は、アナログ－デジタル変換器を含み、１つのＡＤＣがフォトダイオードの１つに関連付けられている。行１１４のフォトダイオードに関連付けられたＡＤＣは、行１１４の端部を形成しているフォトダイオード１１２ｈに対向して配置された領域１２１内に、互いに隣り合って配列されている。ＡＤＣ１２１ａはフォトダイオード１１２ａに関連付けられ、ＡＤＣ１２１ｂはフォトダイオード１１２ｂに関連付けられ、ＡＤＣ１２１ｈはフォトダイオード１１２ｈに関連付けられている。フォトダイオードにより生成された電気信号が、関連付けられたＡＤＣに、ワイヤを介して供給される。このワイヤは、例えば、フォトダイオード１１２ａをＡＤＣ１２１ａに接続するワイヤ１１３ａ、及び、フォトダイオード１１２ｂをＡＤＣ１２１ｂに接続するワイヤ１１３ｂである。ＡＤＣ１２１ａ，１２１ｂ、１２１ｈは、行１１４により画成されたピッチに収まるように配列されている。イメージセンサ１００のその他の８つの行の全てが、対応する構造を有する。

イメージセンサ１００は、コンピュータ断層撮影装置専用であり、複数の要件を満たす。イメージセンサは、放射線の連続流を受け、被検者への不必要な放射線を避けるためにデッドタイムを有さない。画像の全てのフォトダイオード又は画素が同時に測定される。フォトダイオードは、可能な限り多くの画像情報を提供するように、フォトダイオードをＡＤＣに接続する電気ワイヤ以外、半導体チップの可能な限り多くの面積をカバーしている。フォトダイオードのサイズは、カメラ用のフォトダイオードのサイズと比較すると、かなり大きい。一実施形態において、フォトダイオードの縦サイズ１４２は約１ｍｍ（ミリメートル）であり、横サイズは約１ｍｍである。プロセス技術に応じて、サイズは約２．５ｍｍ×約２．５ｍｍまで変化し得る。プロセス技術の進歩により、フォトダイオードのサイズを約０．１ｍｍ×０．１ｍｍまで縮小することが有用であり得る。多くの実施形態において、このサイズは、０．５ｍｍ×０．５ｍｍから２．０ｍｍ×２．０ｍｍの範囲になる。

基板の第２部分１２０のＡＤＣにより生成されたデジタル信号は、パラレル／シリアルインターフェース１３０に接続され、シリアルインターフェースを介してイメージセンサチップから出力され得る。一実施形態において、シリアルインターフェースポート１３２は、標準化された低電圧差動信号伝達インターフェース（ＬＶＤＳ）であってよく、２つの差動信号Ｑ１，Ｑ２を、半導体チップ１０１の対応する端子パッド１３５，１３６にて提供する。ＡＤＣは、パラレルインターフェースポート１３１に接続されている。インターフェース１３０は、イメージセンサの外部配線の量が少なくなるように、ＡＤＣからパラレル供給されたデジタル情報の、高速シリアル出力１３１への多重化を行う。また、チップ１０１は、チップ１０１上の回路に電力（例えば、正の供給電位ＶＤＤ及び接地電位ＶＳＳ）を供給するためのパッド１３３，１３４も含む。

イメージセンサ１００は、８×８画素のアレイと、ＡＤＣなどの回路素子と、パラレル／シリアルインターフェースとを含み、これらの構成要素は、標準的なＣＭＯＳプロセスを用いて半導体基板の片側から製造され得る。これにより、シリコン（例えばスルーシリコンビア）を介した接触の必要性がなくなる。この製造方法は、イメージセンサを効率的且つ低コストで製造でき、尚且つ十分な画像情報及び解像度を提供できるため、費用対効果の高いコンピュータ断層撮影装置に適している。プロセス技術に応じて、より大きい（例えば１６×１６個又は３２×３２個の）フォトダイオードのアレイを単一のチップに含めることが可能である。

フォトダイオードのアレイは、半導体基板のエッジ１０２に近く、且つ、基板の対向エッジ１０３から遠い位置に配置されている。ＡＤＣは、エッジ１０３に近く、且つ、エッジ１０２から遠い位置に配置されている。これにより、基板部分１０１が放射線を受けることができ、且つ、部分１２０のＡＤＣはこの放射線から保護されることができる。フォトダイオードとＡＤＣとの間、すなわち、基板の第１部分１１０と第２部分１２０との間に十分に大きなギャップ又は距離１９０が存在し、これにより、ＡＤＣの良好なＸ線保護を、フォトダイオードにおける放射線の受信に影響を与えずに提供できる。一方、距離１９０は、ＡＤＣの動作により発生される電力散逸及び対応する熱が、ＡＤＣに対向するフォトダイオード（例えば行１１４の端部のフォトダイオード１１２ｈ）から実質的に切り離される（デカップルされる）ような距離であるべきである。フォトダイオードの温度が上昇すると、フォトダイオードのリーク電流が増大するため、熱デカップリングギャップ１９０は、アレイ全体におけるフォトダイオードの均一な特性を保証する。実際に、ギャップ１２０は少なくとも１００μｍであるべきである。より現実的には、ギャップ１９０は２００μｍよりも大きくてもよい。

フォトダイオードアレイは、Ｘ線放射線をより長い波長の放射線、例えば可視光に変換するシンチレータ（図１に図示せず）で覆われている。その他のシンチレータがＸ線放射線を、フォトダイオードの受光能力に応じて紫外光又は赤外光に変換してもよい。シンチレータは、Ｘ線放射線を、フォトダイオードにより評価され得る光に変換する。光の大部分は、フォトダイオードにより使用され得る光に変換されるが、Ｘ線放射線の幾らかの部分がシンチレータ層を通過することが可能であり、従って、フォトダイオードはＸ線耐性を示さなければならない。

シンチレータは、フォトダイオードアレイ上の１つの連続した層として、又は、フォトダイオード領域を、フォトダイオード間のギャップを残して覆う断続的な層として配置され得る。フォトダイオード上の個々のシンチレータ素子が、高レベルの光学的絶縁性を、隣り合うフォトダイオード間に提供し、それにより、隣り合うフォトダイオード間の光学的クロストークがほぼ回避される。

ここで図２を参照すると、フォトダイオードの一部の断面図が示されている。基板２０１が、バルクｐ－基板２１１と、その上に配置されたｐ－エピタキシャル層２１２とから構成されている。エピタキシャル層２１２は、ｎ－ドープされた多数のウェル（井戸）領域２０３を含む。全ての領域が、誘電体層２０９内に配置された配線層２０４を介して接続されて、フォトダイオードのカソードを形成している。ｎ－ウェル領域２０３は、配線層２０４との接触を可能にするために高度にドープされたｎ＋領域２１３を含む。Ｘ線耐性のために、ｐ－ドープされた表面層２０２がｎ－ウェル領域２０３の間に設けられている。ｐ－ドーピング領域２０２はｎ－ウェル領域２０３に接触して、Ｘ線放射線の受信により発生し得るリーク電流を低減する。ｐ－表面ドーピング領域２０３は、表面２１０から半導体基板２０１のエピタキシャル層２１２に注入され得る。表面領域２０２のｐ－ドーピング濃度は、基板層２１２のｐ－ドーピング濃度よりも高い。追加のワイヤ２０５が、表面ドーピング層２０２に多数の接触部を提供してカソード端子を形成している。

図３は、改良された層構造を有するフォトダイオードの一部を示す別の断面図である。図３は、ｎ－ウェル領域２０３をリング状の形態で取り囲む追加のｐ－ドーピング領域２１９を含む。ｐ－ドーピング領域２１９は、表面ドーピング領域２０２とｎ－ウェル領域２０３とを、表面ドーピング領域２０２とｎウェル領域２０３との良好な接触を確保するように接触させ、それにより、Ｘ線放射線からの漏れ電流を回避する。図２及び図３に示されているダイオード構造は、図１のイメージセンサのフォトダイオードを形成するのに特に有用である。当業者には明らかなその他のＸ線耐性フォトダイオード構造も有用であろう。

ここで図４を参照すると、図１に示したイメージセンサの複数個（例えば６個）が、基板４３０上に空間的に密接な関係で配置されている。具体的には、全てのセンサ４１１，４１２，４１３，４２１，４２２，４２３が基板４３０上に、水平方向に延在する２つの隣接する行４１０，４２０で取り付けられている。フォトダイオードの向きは、２つの行のフォトダイオード（例えば４１２と４２２と）が、一方が他方に隣接して配置され、尚且つフォトダイオードアレイが互いに向かい合わされた向きである。従って、イメージセンサ４１２，４２２のエッジ１０２が、互いに当接している。概して、Ｎ個のイメージセンサが、各行４１０，４２０内において、基板４３０上での配列が２×Ｎ個のイメージセンサを含むように互いに隣接して配列されている。各イメージセンサの第１部分１１０が別のイメージセンサの第１部分１１０に面しており、一方、ＡＤＣ及びコンタクトパッドを含む第２部分１２０は互いに離れており、且つ、基板４３０の対向エッジ４３１，４３２に面している。イメージセンサ４１２に隣接する構成要素の配列は、水平方向４５２における隣接するイメージセンサ４１１，４１３と鉛直方向４５１におけるイメージセンサ４２２とが、フォトダイオードの連続したアレイを形成するような配列であり、これらのイメージセンサは、３面突合せ可能(3-sidebuttable)である。鉛直方向４５１において、１６個のフォトダイオードが連続して配置され、これにより、ＣＴ装置のＸ線検出器は、水平方向４５２に延在する１６個のフォトダイオードのスライスを含む。イメージセンサの大きさに応じて、３２個のスライス又は６４個のスライスも実現可能である。

イメージセンサの電気接触部が、キャリア基板４３０のエッジ４３１，４３２に隣接するイメージセンサの外側領域に配置されている。具体的には、ボンドワイヤ４４０が、イメージセンサチップの各々の上に配置されたパッド端子４４１と、基板４３０上に配置されたパッド端子４４２との間に電気接続を提供している。パッド端子は、動作電圧ＶＤＤ，ＶＳＳなどの電力をイメージセンサに供給し、イメージセンサから画像信号を、差動シリアル信号Ｑ１，Ｑ２の形態で取り出す。

キャリア基板４３０は、イメージセンサがその上に接着剤で取り付けられた剛性の基板であり得る。基板は、電気信号及び電力を輸送するための１以上の配線層を含むセラミック材料から作られ得る。さらに、基板４３０は、熱放散のために、すなわち、イメージセンサのＡＤＣで発生した熱を、適切なヒートシンク又は放熱器を介して除去及び放熱するために使用される。これは、イメージセンサとヒートシンクとの間の良好な熱伝導性、及び、イメージセンサのＡＤＣとヒートシンクとの間の密接な空間的関係を必要とする。好ましくは、ヒートシンクは基板４３０に、イメージセンサのＡＤＣに密接な関係で取り付けられる。ヒートシンクは、基板４３０のエッジ４３１，４３２に取り付けられ得る。イメージセンサを基板４３０に取り付けるための接着剤材料は、十分な熱伝導性を示すべきである。

図５は、図４の構成の線４６０における断面図である。図５は半導体チップ１００がその上に取り付けられるセラミックキャリア基板の部分５１０を示している。図示されている半導体チップ１００の部分は、第１基板部分１１０に配置された３つのフォトダイオード５４１，５４２，５４３を含む。ＡＤＣ５６１がフォトダイオード５４３に隣接して配置されている。パラレル／シリアルインターフェース５７０がＡＤＣ５６１に隣接して配置されている。インターフェース５７０の出力が、チップ１００の表面に配置されたボンディングパッド５３０に接続される。対応するボンディングパッド５３２が、キャリア基板５１０の表面に配置されている。ボンドワイヤ５３１が、パッド５３０とパッド５３２に接続している。ヒートシンク５５０が基板５１０の側壁に、かなりの熱を発生し得るＡＤＣ５６１及びインターフェース５７０に隣接して取り付けられている。ＡＤＣ５６１とヒートシンク５５０との間の密接な空間的関係が、ＡＤＣ５６１からヒートシンク５５０への熱の直接的な流れを可能にし、これにより、隣接するフォトダイオード５４３から熱が除去される。

波長変換層５２０が、チップ１００の第１部分１１０上に、すなわちフォトダイオード５４１，５４２，５４３上に配置されている。波長変換層５２０は、Ｘ線放射線を、フォトダイオードにより電気信号に変換され得る可視光に変換するシンチレータであり得る。シンチレータ層５２０は、ＡＤＣ５６１及びインターフェース５７０を含むチップ１００の第２部分１２０上に延在し得る（図示せず）。図５に示されている別の実施形態によれば、ＡＤＣ５６１及びインターフェース５７０は、ＡＤＣ５６１及びインターフェース５７０をいずれのＸ線放射線からも遮蔽するＸ線放散シールド層５２１により覆われている。シールド層５２１は、イメージセンサの第２部分１２０の全面にわたって延在して、チップ１００の第２部分１２０内の電子回路を覆っている。Ｘ線放射線シールド層５２１は、Ｘ線放射線のいずれも拒絶するように、Ｘ線放射線非透過性の材料、例えばタングステンなどの金属層から作られ得る。その他のＸ線遮蔽金属材料も有用であり得る。ＡＤＣ５６１に隣接したフォトダイオード５４３の間の距離は、シンチレータ５２０とＸ線放射線シールド５２１との電位ギャップをＸ線放射線が通過できず、それより、Ｘ線放射線が半導体チップの活性基板領域（例えばフォトダイオード５４３又はＡＤＣ５６１）に当たらないように、十分に大きくなくてはならない。

図６は、上述したイメージセンサ及びイメージセンサの配列を含むコンピュータ断層撮影装置６００の原理的な構成を示している。Ｘ線管６１０が、定められたアパーチャを有するＸ線放射線ビーム６１１を連続的に放射する。Ｘ線は、Ｘ線検出器６２０（図４に関して論じた原理による、多数の、例えば約３０個のセンサ装置６２２から構成されている）により受信される。Ｘ線管６１０及びＸ線検出器６２０から成る装置が、検査対象の人、動物、又は物体を受け入れるように構成された内部空間６３０の周囲で連続的に回転する。Ｘ線検出器６２０は、円筒面形状の受信領域を有し、この領域は、１６ｍｍの範囲内の幅６２３、及び、約１０００ｍｍの長さ６２４を有し得る。実際の検出器６２０のフォトダイオード又は画素が１ｍｍ×１ｍｍの正方形表面積を有すると仮定すると、１６個のフォトダイオードが方向６２０に沿って配列され、且つ、約１０００個のフォトダイオードが方向６２４に沿って配列される。センサ装置６２２の各々が、セラミック基板６２８上に取り付けられた２×４＝８個のイメージセンサのセットを含む。また、セラミック基板６２８には、プリント回路板上に配置された電子回路６２９も取り付けられて、コンピュータ６４０とのインターフェース及び接続性を提供している。図示されているＣＴ装置は、検出器６２０内に、方向６２３に沿って互いに隣接して配置された１６個のフォトダイオードのスライスを含むが、より少数又はより多数のスライスも有用である。また、現在の製造技術によれば、３２個又は６４個のスライスも可能なように適切なサイズのイメージセンサを製造することもできる。

ＣＴ装置の動作原理によれば、Ｘ線管６１０及びＸ線検出器６２０から成る装置が空間６３０内の個人又は物体の周囲で回転している間に、画像情報Ｑ１，Ｑ２が連続的に受信される。空間６３０内の個人又は物体は、複数の回転Ｘ線画像が記録されるように方向６２３に沿って移動される。コンピュータ６４０が、空間６３０内の個人又は物体の１以上の２次元又は３次元表示を、画像情報Ｑ１，Ｑ２から、ＣＴ技術熟練者に知られた画像処理アルゴリズムに従って生成する。

本開示は、画像あたり１つのＡＤＣがフォトダイオードアレイに隣接して配置されたイメージセンサを記載している。フォトダイオードアレイ自体がフォトダイオードの配列（例えば８×８画像）を含み、これにより、フォトダイオードにより生成された光電流信号の同時測定が可能である。半導体基板チップを、フォトダイオード部分とＡＤＣを含む部分とに分割することにより、ワイヤボンド技術で基板上に実装され得る３面突合せ可能なイメージセンサを実現できる。センサ自体は、標準的なＣＭＯＳプロセス技術で製造され得る。

２つの行内に３面突合せ可能な複数のイメージセンサを配置することで、ＣＴ装置用の、例えば１６個以上のスライスを有するＸ線検出器を実現できる。Ｘ線検出器はＣＴ装置のコストの大部分を占め、標準的なＣＭＯＳプロセスにより効率的に製造できるため、費用重視のＣＴ用途に特に有用である。

当業者には、添付の特許請求の範囲に記載する本開示の精神又は範囲から逸脱せずに、様々な改変及び変更が行われる得ることが明らかであろう。本開示の精神及び実質を組み込んだ開示された実施形態の修正、組合せ、部分組合せ及び変更は当業者が想起し得るため、本開示は、添付の特許請求の範囲内の全てを含むものと解釈されるべきである。

１００ イメージセンサ
１０１ 半導体基板
１０２ 第１エッジ
１０３ 第２エッジ
１１０ 第１部分
１１２ａ フォトダイオード
１１３ａ 電気接続部
１１４ フォトダイオードのサブセット（行）
１２０ 第２部分
１２１ａ アナログ－デジタル変換器
１３０ パラレル／シリアルインターフェース
２０１ 半導体基板
２０２ ドープされた表面領域
２０３ ドープされたウェル領域
２０４ 配線層
２１０ 半導体基板の表面
２１３ ドープされたウェル領域
２１９ ドープされたウェル領域
４１１ イメージセンサ
４３０ キャリア基板
４１０ 第１行
４２０ 第２行
５４１ フォトダイオード
６００ コンピュータ断層撮影装置
６１０ Ｘ線管
６２０ Ｘ線検出器
６２２ イメージセンサ装置

Claims (16)

1. 互いに重なり合っていない第１連続部分（１１０）及び第２連続部分（１２０）を含む半導体基板（１０１）と、
   前記半導体基板の前記第１連続部分（１１０）に配置され、Ｘ線耐性を示す複数のフォトダイオード（１１２ａ，１１２ｂ，１１２ｈ；５４１，５４２，５４３）と、
   前記半導体基板の前記第２連続部分（１２０）に配置され、各々が前記複数のフォトダイオードのうちの一つに一対一の関係で関連付けられた複数のアナログ－デジタル変換器（１２１ａ，１２１ｂ，１２１ｈ）と、
   各々が前記複数のフォトダイオードの１つ（１１２ａ）及び前記複数のアナログ－デジタル変換器のうちの関連する一つ（１２１ａ）に接続された複数の電気接続部（１１３ａ，１１３ｂ）と、
   を備える、イメージセンサ（１００）。
2. 前記複数のフォトダイオードの各々は、
   第１導電型を有する前記半導体基板（１０１）と、
   前記第１導電型とは反対の第２導電型を有すると共に、前記半導体基板の表面（２１０）に面し、且つ前記半導体基板内に配置されたドープされたウェル領域（２０３）と、
   前記第１導電型を有する前記半導体基板内に配置されたドープされた表面領域（２０２）と、
   を有し、
   当該ドープされた表面領域（２０２）は、前記半導体基板よりも高いドーピング濃度を有し、且つ前記ドープされたウェル領域（２１３）を取り囲んでいる、
   請求項１に記載のイメージセンサ（１００）。
3. 前記複数のフォトダイオードの各々は、前記第１導電型の別のドープされたウェル領域（２１９）をさらに有し、
   前記別のドープされたウェル領域（２１９）は、前記ドープされたウェル領域（２１３）を取り囲むと共に、前記ドープされたウェル領域（２１３）及び前記ドープされた表面領域（２０２）に接触している、
   請求項２に記載のイメージセンサ（１００）。
4. 前記複数のフォトダイオードの各々は、互いに相互に接続された（２０４）前記第２導電型のドープされた複数のウェル領域（２０３，２１３）を含む、
   請求項２又は３に記載のイメージセンサ（１００）。
5. 前記複数のフォトダイオード（１１２ａ，１１２ｂ，１１２ｈ）の各々は、前記半導体基板の０．１ｍｍ×０．１ｍｍから２．５ｍｍ×２．５ｍｍの範囲、若しくは、０．５ｍｍ×０．５ｍｍから２．０ｍｍ×２．０ｍｍの範囲、又は１．０ｍｍ×１．０ｍｍの範囲の面積を占める、
   請求項１～４のうちいずれか一項に記載のイメージセンサ（１００）。
6. 前記複数のフォトダイオード（５４１，５４２，５４３）上に配置された波長変換層（５２０）と、
   前記アナログ－デジタル変換器上に配置された波長変換層及びＸ線放射線シールドのうちの１つと、
   をさらに備えている、
   請求項１～５のうちいずれか一項に記載のイメージセンサ（１００）。
7. 前記半導体基板は、矩形又は正方形の形状を有すると共に、前記半導体基板の対向する端部に配置された第１及び第２エッジ（１０２，１０３）を有し、
   前記第１連続部分及び第２連続部分（１１０，１２０）の各々は、連続しており、且つ前記第１及び第２エッジ（１０２，１０３）の一方を含む、
   請求項１～６のうちいずれか一項に記載のイメージセンサ（１００）。
8. パラレルポート（１３１）及びシリアルポート（１３２）を有するパラレル／シリアルインターフェース（１３０）を備え、
   前記アナログ－デジタル変換器（１２１ａ，１２１ｂ，１２１ｈ）は、前記パラレルポート（１３１）に接続され、
   少なくとも一つのシリアル出力端子（１３５，１３６）は、前記シリアルポート（１３２）に接続されている、
   請求項１～７のうちいずれか一項に記載のイメージセンサ（１００）。
9. 前記フォトダイオードのサブセットは、複数の行（１１４，１１５）に配列され、
   前記複数の行は、互いに隣接して配列され、
   前記複数の行の一つ（１１４）の前記複数のフォトダイオードに関連付けられた前記アナログ－デジタル変換器（１２１ａ，１２１ｂ，１２１ｈ）は、当該行（１１４）の端部を形成しているフォトダイオード（１１２ｈ）に対向して配置され、
   前記行の端部を形成している前記フォトダイオード（１１２ｈ）と、前記行の前記フォトダイオードに関連付けられた前記アナログ－デジタル変換器（１２１ａ，１２１ｂ，１２１ｈ）との間の距離（１９０）は、少なくとも１００μｍ又は少なくとも２００μｍである、
   請求項１～８のうちいずれか一項に記載のイメージセンサ（１００）。
10. 前記複数のフォトダイオード（１１２ａ，１１２ｂ，１１２ｈ）は、複数の行（１１４，１１５）及び複数の列（１１６）を含む行列に配置され、
    前記複数の行のうちの一つ（１１４）の前記フォトダイオード（１１２ａ，１１２ｂ，１１２ｈ）に関連付けられた前記アナログ－デジタル変換器（１２１ａ，１２１ｂ，１２１ｈ）は、前記一の行（１１４）のうちの１つの空間的近傍に整列して配置されており、
    前記半導体基板は、平行に配置された少なくとも２つのエッジ（１０２，１０３）を有する矩形の形状を有し、
    前記フォトダイオードは、前記エッジの一方（１０２）に近接しつつ、前記エッジの他方（１０３）から離れて配置され、
    前記アナログ－デジタル変換器（１２１ａ，１２１ｂ，１２１ｈ）は、前記エッジの前記他方（１０３）に近接しつつ、前記エッジの前記一方（１０２）から離れて配置され、
    前記電気接続部（１１３ａ，１１３ｂ）は、前記フォトダイオードの２つの隣接する行（１１４，１１５）間の空間内に延在している、
    請求項１～９のうちいずれか一項に記載のイメージセンサ。
11. 前記複数のフォトダイオード（１１２ａ，１１２ｂ，１１２ｈ）は、複数の行（１１４，１１５）及び複数の列（１１６）を含む行列に配置され、
    前記複数の行が互いに隣接して配置され、
    前記複数の行のうちの一つ（１１４）の前記フォトダイオードに関連付けられた前記アナログ－デジタル変換器（１２１ａ，１２１ｂ，１２１ｈ）が、前記一つの行（１１４）の端部を形成している前記フォトダイオード（１１２ｈ）に対向して配置されると共に、前記一の行（１１４）と整列しており、
    前記一の行の前記フォトダイオードに関連付けられた前記アナログ－デジタル変換器（１２１ａ，１２１ｂ，１２１ｈ）と、前記一の行の前記端部を形成していると共に、前記一の行の前記フォトダイオードに関連付けられた前記アナログ－デジタル変換器（１２１ａ，１２１ｂ，１２１ｈ）に隣接している前記フォトダイオード（１１２ｈ）との間の距離（１９０）は、少なくとも１００μｍ又は少なくとも２００μｍであり、
    前記半導体基板は、平行に配置された少なくとも２つのエッジ（１０２，１０３）を有する矩形の形状を有し、
    前記複数のフォトダイオードは、前記第１連続部分に配置され、
    前記第１連続部分は、前記エッジの一方（１０２）に近接すると共に、前記エッジの他方（１０３）から離れており、
    前記アナログ－デジタル変換器（１２１ａ，１２１ｂ，１２１ｈ）は、前記第２連続部分に配置され、
    前記第２連続部分は、前記第１連続部分と重なっておらず、前記エッジの他方（１０３）に近接しつつ、前記エッジの一方（１０２）から離れており、
    前記電気接続部（１１３ａ，１１３ｂ）は、前記複数のフォトダイオードの隣接する２つの行（１１４，１１５）の間の空間に延在している、
    請求項１～８のうちいずれか一項に記載のイメージセンサ。
12. キャリア基板（４３０）と、
    請求項１～１１のうちいずれか一項に記載の複数のイメージセンサ（４１１，４１２，４１３，４２１，４２２，４２３）と、
    を備え、
    前記複数のイメージセンサは、第１行及び第２行（４１０，４２０）において前記キャリア基板（４３０）上に搭載され、
    前記第１行（４１０）の１以上のイメージセンサ（４１１，４１２，４１３）の前記半導体基板の前記第１連続部分（１１０）の各々は、前記第２行（４２０）の１以上のイメージセンサ（４２１，４２２，４２３）の前記半導体基板の前記第１連続部分（１１０）の一つに隣接して配置されている、
    イメージセンサ装置。
13. 波長変換層（５２０）は、前記第１行及び第２行（４１０，４２０）の各々における前記イメージセンサの前記第１連続部分（１１０）上に配置され、
    波長変換層及びＸ線放射線シールド（５２１）のうちの一つは、前記第１行及び第２行（４１０，４２０）の前記イメージセンサの前記第２連続部分（１２０）上に配置されている、
    請求項１２に記載のイメージセンサ装置。
14. 前記複数のイメージセンサの前記半導体基板上に配置された複数のパッド端子（５３０）と、前記キャリア基板上に配置された複数のパッド端子（５３２）とに接続された複数のボンドワイヤ（４４０，５３１）をさらに備え、
    前記複数のボンドワイヤは、電力（ＶＤＤ，ＶＳＳ）を前記複数のイメージセンサに供給するか、又は、前記複数のイメージセンサから前記複数のフォトダイオードにより受信された画像情報を含む電気信号（Ｑ１，Ｑ２）を出力する、
    請求項１３に記載のイメージセンサ装置。
15. 前記複数のイメージセンサの複数の行（４１０，４２０）から成る前記半導体基板の前記第２連続部分（１２０）の付近において前記キャリア基板に搭載された少なくとも一つの放熱器（５５０）をさらに備え、
    前記少なくとも一つの放熱器（５５０）は、前記アナログ－デジタル変換器（１２１ａ）から発生した熱が前記少なくとも一つの放熱器（５５０）に直接流れることを可能にする、
    請求項１２～１４のうちいずれか一項に記載のイメージセンサ。
16. Ｘ線管（６１０）と、
    前記Ｘ線管（６１０）により放射された放射線を受信するように配置されたＸ線検出器（６２０）であって、互いに隣接して配置された請求項１２～１５のうちいずれか一項に記載の複数のイメージセンサ装置（６２２）を備えたＸ線検出器（６２０）と、
    被検者又は対象物を受け入れるための空間（６３０）であって、前記Ｘ線管（６１０）及び前記Ｘ線検出器（６２０）が前記空間の周囲を回転するように構成されている空間（６３０）と、
    前記Ｘ線検出器（６２０）の前記複数のイメージセンサ装置（６２２）により受信された画像情報（Ｑ１，Ｑ２）を受信するように前記Ｘ線検出器（６２０）に接続されると共に、前記受信された画像情報（Ｑ１、Ｑ２）から少なくとも１つの２次元又は３次元表示を計算するように構成されたコンピュータ（６４０）と、
    を備えた、コンピュータ断層撮影装置（６００）。

Images