JP7215320B2 - semiconductor equipment - Google Patents
semiconductor equipment Download PDFInfo
- Publication number
- JP7215320B2 JP7215320B2 JP2019092422A JP2019092422A JP7215320B2 JP 7215320 B2 JP7215320 B2 JP 7215320B2 JP 2019092422 A JP2019092422 A JP 2019092422A JP 2019092422 A JP2019092422 A JP 2019092422A JP 7215320 B2 JP7215320 B2 JP 7215320B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- plate
- sealing body
- conductor plate
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本明細書が開示する技術は、半導体装置に関する。 The technology disclosed in this specification relates to a semiconductor device.
特許文献1に、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子を封止する封止体と、封止体の内部で半導体素子に接合された導体部材とを備える。半導体素子と導体部材との間は、はんだ層を介して接合されている。 A semiconductor device is disclosed in Japanese Patent Laid-Open No. 2002-200012. This semiconductor device includes a semiconductor element, a sealing body that seals the semiconductor element, and a conductor member that is joined to the semiconductor element inside the sealing body. The semiconductor element and the conductor member are joined via a solder layer.
半導体素子と導体部材との間をはんだ付けしたときに、余剰なはんだが半導体素子と導体部材との間から溢れることがある。このとき、余剰なはんだが半導体素子に向けて濡れ広がると、半導体素子において短絡や絶縁不良といった不具合を招くおそれがある。そのことから、余剰なはんだは、導体部材に沿って濡れ広がることが好ましい。しかしながら、導体部材の表面がはんだによって広く覆われてしまうと、導体部材と封止体との間の密着性が低下することによって、例えば半導体装置の耐久性が低下するおそれがる。本明細書は、このような事象を抑制して、半導体装置の耐久性を向上し得る技術を提供する。 When the semiconductor element and the conductor member are soldered together, surplus solder may overflow from between the semiconductor element and the conductor member. At this time, if excess solder wets and spreads toward the semiconductor element, there is a risk of causing problems such as a short circuit or insulation failure in the semiconductor element. For this reason, it is preferable that the surplus solder wets and spreads along the conductor member. However, when the surface of the conductor member is widely covered with solder, the adhesion between the conductor member and the sealing body is deteriorated, which may deteriorate the durability of the semiconductor device, for example. This specification provides a technique capable of suppressing such events and improving the durability of the semiconductor device.
本明細書が開示する半導体装置は、半導体素子と、半導体素子を封止する封止体と、封止体の内部で半導体素子にはんだ層を介して接合された導体部材とを備える。導体部材は、板状部と、板状部の一表面から突出する突出部とを有する。突出部は、はんだ層に接する接合面と、接合面の周縁から延びる側面とを有する。板状部の一表面には、突出部の周縁に沿って延びる外周溝が設けられている。そして、突出部の側面には、接合面の周縁から外周溝まで延びる誘導溝が設けられている。 A semiconductor device disclosed in this specification includes a semiconductor element, a sealing body that seals the semiconductor element, and a conductor member that is bonded to the semiconductor element via a solder layer inside the sealing body. The conductor member has a plate-like portion and a protruding portion that protrudes from one surface of the plate-like portion. The protruding portion has a bonding surface in contact with the solder layer and a side surface extending from the peripheral edge of the bonding surface. One surface of the plate-shaped portion is provided with an outer peripheral groove extending along the peripheral edge of the protruding portion. A guide groove extending from the peripheral edge of the joint surface to the outer peripheral groove is provided on the side surface of the projecting portion.
上記した構造によると、半導体素子と導体部材との間をはんだ付けしたときに、接合面から溢れた余剰なはんだが、接合面から延びる誘導溝を通じて、半導体素子から離れた外周溝に誘導される。これにより、余剰なはんだが半導体素子に向けて濡れ広がることが抑制される。また、余剰なはんだが誘導溝に集まることによって、突出部の側面がはんだによって広く覆われることが回避される。これにより、半導体装置の耐久性は有意に向上する。 According to the above structure, when the semiconductor element and the conductor member are soldered together, surplus solder overflowing from the joint surface is guided to the outer peripheral groove away from the semiconductor element through the guide groove extending from the joint surface. . This suppresses excess solder from wetting and spreading toward the semiconductor element. In addition, by collecting excess solder in the guide groove, it is avoided that the side surface of the protrusion is widely covered with solder. This significantly improves the durability of the semiconductor device.
本技術の一実施形態において、突出部の側面は、例えば角柱や角錐台のように、複数の平面と複数の角部を有してもよい。この場合、複数の角部の少なくとも一つに沿って、誘導溝が設けられてもよい。但し、誘導溝の数、位置及び形状については、特に限定されない。 In an embodiment of the present technology, the sides of the protrusion may have multiple planes and multiple corners, such as a prism or truncated pyramid. In this case, a guide groove may be provided along at least one of the plurality of corners. However, the number, position and shape of the guide grooves are not particularly limited.
本技術の一実施形態において、前記した斜面は、接合面から離れるにつれて外側へ変位するように傾斜していてもよい。即ち、当該側面は、錐台形状であってもよい。このような構成によると、接合面の面積を維持しつつ、側面の面積を大きくすることによって、より多くの余剰なはんだに対応することができる。 In one embodiment of the present technology, the aforementioned slope may be slanted such that it displaces outward as it moves away from the joint surface. That is, the side surface may be frustum-shaped. According to such a configuration, by increasing the area of the side surface while maintaining the area of the joint surface, it is possible to deal with a larger amount of surplus solder.
図1-図4を参照して、実施例の半導体装置10を説明する。本実施例の半導体装置10は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の一部を構成することができる。なお、本明細書における電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
A
図1、図2に示すように、半導体装置10は、半導体素子12と、半導体素子12を封止する封止体14とを備える。封止体14は、絶縁性の材料で構成されている。特に限定されないが、本実施例における封止体14は、例えばエポキシ樹脂といった、封止用材料で構成されている。封止体14は、概して板形状を有しており、上面14a、下面14b、第1端面14c、第2端面14d、第1側面14e及び第2側面14fを有する。
As shown in FIGS. 1 and 2, the
半導体素子12は、パワー半導体素子であって、半導体基板12aと上面電極12bと下面電極12cとを有する。上面電極12bは、半導体基板12aの上面に位置しており、下面電極12cは、半導体基板12aの下面に位置している。上面電極12bと下面電極12cは、半導体基板12aを介して互いに電気的に接続される。特に限定されないが、本実施例における半導体素子12は、スイッチング素子であり、上面電極12bと下面電極12cとの間を、選択的に導通及び遮断することができる。半導体基板12aの種類については特に限定されない。半導体基板12aは、例えばシリコン基板、炭化シリコン基板又は窒化物半導体基板であってもよい。上面電極12b及び下面電極12cについては、例えばアルミニウム、ニッケル又は金といった、一又は複数種類の金属を用いて構成されることができる。
The
一例ではあるが、本実施例における半導体素子12は、IGBT(Insulated Gate Bipolar Transistor)とダイオードとが一体化されたRC(Reverse Conducting)-IGBTである。上面電極12bは、IGBTのエミッタ及びダイオードのアノードに接続されており、下面電極12cは、IGBTのコレクタ及びダイオードのカソードに接続されている。なお、他の実施形態として、半導体素子12は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であってもよい。この場合、上面電極12bは、MOSFETのソースに接続され、下面電極12cは、MOSFETのドレインに接続される。
As an example, the
半導体装置10は、第1導体板16と第2導体板19とをさらに備える。第1導体板16と第2導体板19は、半導体素子12を挟んで互いに対向している。第1導体板16と第2導体板19は、例えば金属といった導体で構成されている。一例ではあるが、本実施例における第1導体板16と第2導体板19は、銅で構成されているとともに、その表面にニッケルめっきが施されている。第1導体板16と第2導体板19は、封止体14によって保持されており、半導体素子12を挟んで互いに対向している。第1導体板16の上面16aは、封止体14の内部に位置しており、半導体素子12の下面電極12cと電気的に接続されている。第1導体板16の下面16bは、封止体14の下面14bに露出している。これにより、第1導体板16は、半導体素子12と電気的に接続された回路の一部を構成するとともに、半導体素子12の熱を外部へ放出する放熱板としても機能することができる。第1導体板16の上面16aと、半導体素子12の下面電極12cとの間は、はんだ付けによって接合されており、第1導体板16と半導体素子12との間には、はんだ層13が形成されている。
The
第2導体板19は、板状部18と突出部20とを有する。板状部18は、概して、第1導体板16と同一又は類似の形状を有する。板状部18の上面18aは、封止体14の上面14aに露出しており、板状部18の下面18bは、封止体14の内部で第1導体板16に対向している。突出部20は、板状部18の下面18bから、半導体素子12に向けて突出している。突出部20は、半導体素子12の上面電極12bと電気的に接続されている。詳しくは、突出部20と半導体素子12の上面電極12bとの間が、はんだ付けによって接合されており、それらの間にはんだ層15が形成されている。また、板状部18の下面18bには、突出部20の周縁に沿って、外周溝28が形成されている。外周溝28は、第2導体板19と半導体素子12とのはんだ付けにおいて、余剰なはんだを収容するために設けられている。
The
半導体装置10は、第1電力端子22と、第2電力端子24と、複数の信号端子26とを備える。第1電力端子22及び第2電力端子24は、封止体14の第1端面14cから突出している。第1電力端子22は、封止体14の内部において第1導体板16と電気的に接続されており、第2電力端子24は、封止体14の内部において第2導体板19と電気的に接続されている。これにより、第1電力端子22と第2電力端子24との間は、半導体素子12を介して電気的に接続されている。複数の信号端子26は、封止体14の第2端面14dから突出している。各々の信号端子26は、半導体素子12の信号パッド(図示省略)と電気的に接続されている。
図3、図4に示すように、第2導体板19の突出部20は、はんだ層15に接する接合面30と、接合面30の周縁30eから延びる側面32を有する。突出部20は錐台形状を有しており、その側面32は、接合面30から離れるにつれて外側へ変位するように傾斜している。特に、本実施例の突出部20は、四角錐台の形状を有しており、突出部20の側面32には、四つの平面32a、32b、32c、32dと、四つの角部34が含まれる。
As shown in FIGS. 3 and 4 , the projecting
突出部20の側面32には、複数の誘導溝GGが設けられている。特に限定されないが、本実施例では、四つ誘導溝GGが、四つの角部34にそれぞれ設けられている。各々の誘導溝GGは、接合面30の周縁30eから外周溝28まで、角部34に沿って延びている。これにより、四つの誘導溝GGは、接合面30に対して対称的に配置されている。なお、誘導溝GGの数、位置及び形状については、特に限定されない。他の実施形態として、突出部20の側面32には、少なくとも一つの誘導溝GGが設けられていればよい。また、誘導溝GGは、側面32の角部34に限られず、側面32のうちの平面32a-32dに設けられてもよい。また、誘導溝GGの幅及び/又は深さは、その長手方向に沿って一定であってもよいし、連続的又は段階的に変化してもよい。
A plurality of guide grooves GG are provided on the
以上の構成により、半導体装置10を製造するときは、第2導体板19の突出部20と半導体素子12との間をはんだ付けする必要がある。このはんだ付けでは、余剰なはんだが半導体素子12と突出部20との間から溢れることがある。この場合、仮に余剰なはんだが半導体素子12に向けて濡れ広がると、半導体素子12において短絡や絶縁不良を招くおそれがある。これに対して、余剰なはんだが突出部20の側面32に沿って濡れ広がれば、半導体素子12における短絡や絶縁不良を避けることができる。そのことから、従来技術では、はんだの濡れ性を高めるために、突出部20の側面32に対して高価な金めっきを施すことが行われていた。しかしながら、突出部20の側面32がはんだによって広く覆われてしまうと、当該側面32と封止体14との間の密着性が低下することによって、例えば半導体装置10の耐久性が低下するおそれがある。
With the above configuration, when manufacturing the
これに対して、本実施例の半導体装置10では、突出部20の側面32に、誘導溝GGが設けられている。誘導溝GGの断面は十分に小さく、溶融したはんだは誘導溝GGに沿って濡れ広がる。従って、余剰なはんだは、誘導溝GGを通じて外周溝28へと誘導され、半導体素子12に向けて濡れ広がることが抑制される。また、余剰なはんだが誘導溝GGに集まることによって、突出部20の側面32がはんだによって広く覆われることが回避される。これにより、突出部20の側面32と封止体14との間の密着性が維持されて、半導体装置10の耐久性は有意に向上する。さらに、誘導溝GGの形成は、例えばブレス加工によって行うことができ、金めっきよりも安価に実施することができる。そのことから、半導体装置10の製造コストを抑制しながら、製造品質の向上を図ることができる。
On the other hand, in the
以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Although specific examples of the technology disclosed in this specification have been described above in detail, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims as filed. The techniques exemplified in this specification or drawings can achieve a plurality of purposes at the same time, and achieving one of them has technical utility in itself.
10:半導体装置
12:半導体素子
14:封止体
16:第1導体板
18:第2導体板の板状部
19:第2導体板
20:第2導体板の突出部
22:第1電力端子
24:第2電力端子
26:信号端子
28:外周溝
30:突出部の接合面
32:突出部の側面
GG:誘導溝
10: Semiconductor device 12: Semiconductor element 14: Sealing body 16: First conductor plate 18: Plate-like portion of second conductor plate 19: Second conductor plate 20: Protruding portion of second conductor plate 22: First power terminal 24: Second power terminal 26: Signal terminal 28: Peripheral groove 30: Joint surface of protrusion 32: Side surface of protrusion GG: Guide groove
Claims (1)
前記半導体素子を封止する封止体と、
前記封止体の内部で前記半導体素子にはんだ層を介して接合された導体部材と、
を備え、
前記導体部材は、板状部と、前記板状部の一表面から突出する突出部とを有し、
前記突出部は、前記はんだ層に接する接合面と、前記接合面の周縁から延びる側面とを有し、
前記板状部の前記一表面には、前記突出部の周縁に沿って延びる外周溝が設けられており、
前記突出部の前記側面には、前記接合面の周縁から前記外周溝まで延びる誘導溝が設けられており、
前記突出部は、角柱又は角錐台の形状であって、前記突出部の前記側面は、複数の平面と複数の角部とを有し、
前記誘導溝は、前記複数の角部の少なくとも一つに沿って設けられている、
半導体装置。 a semiconductor element;
a sealing body that seals the semiconductor element;
a conductor member bonded to the semiconductor element via a solder layer inside the sealing body;
with
The conductor member has a plate-like portion and a protruding portion that protrudes from one surface of the plate-like portion,
the protrusion has a joint surface in contact with the solder layer and a side surface extending from a peripheral edge of the joint surface;
The one surface of the plate-like portion is provided with an outer peripheral groove extending along the peripheral edge of the projecting portion,
The side surface of the projecting portion is provided with a guide groove extending from the peripheral edge of the joint surface to the outer peripheral groove,
wherein the protrusion has a shape of a prism or a truncated pyramid, and the side surface of the protrusion has a plurality of flat surfaces and a plurality of corners;
The guide groove is provided along at least one of the plurality of corners ,
semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019092422A JP7215320B2 (en) | 2019-05-15 | 2019-05-15 | semiconductor equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019092422A JP7215320B2 (en) | 2019-05-15 | 2019-05-15 | semiconductor equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020188162A JP2020188162A (en) | 2020-11-19 |
| JP7215320B2 true JP7215320B2 (en) | 2023-01-31 |
Family
ID=73222002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019092422A Active JP7215320B2 (en) | 2019-05-15 | 2019-05-15 | semiconductor equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7215320B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7292352B2 (en) | 2021-11-02 | 2023-06-16 | 三菱電機株式会社 | Resin-encapsulated semiconductor device and method for manufacturing resin-encapsulated semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251856A (en) | 2004-03-02 | 2005-09-15 | Denso Corp | Semiconductor device |
| JP2018041871A (en) | 2016-09-08 | 2018-03-15 | 本田技研工業株式会社 | Semiconductor device and method of manufacturing the same |
| WO2018179981A1 (en) | 2017-03-29 | 2018-10-04 | トヨタ自動車株式会社 | Semiconductor device |
-
2019
- 2019-05-15 JP JP2019092422A patent/JP7215320B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251856A (en) | 2004-03-02 | 2005-09-15 | Denso Corp | Semiconductor device |
| JP2018041871A (en) | 2016-09-08 | 2018-03-15 | 本田技研工業株式会社 | Semiconductor device and method of manufacturing the same |
| WO2018179981A1 (en) | 2017-03-29 | 2018-10-04 | トヨタ自動車株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020188162A (en) | 2020-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7557434B2 (en) | Power electronic package having two substrates with multiple electronic components | |
| JP7207150B2 (en) | semiconductor equipment | |
| US10366957B2 (en) | Semiconductor device | |
| JP5232367B2 (en) | Semiconductor device | |
| US12125823B2 (en) | Semiconductor device including inner conductive layer having regions of different surface roughness | |
| JP5076549B2 (en) | Semiconductor device | |
| JP2006222298A (en) | Semiconductor device and manufacturing method thereof | |
| JP2019153752A (en) | Semiconductor device | |
| JP2007184525A (en) | Electronic equipment | |
| US11996344B2 (en) | Semiconductor device | |
| JP7176397B2 (en) | Semiconductor device and its manufacturing method | |
| JP7215320B2 (en) | semiconductor equipment | |
| JP2007165714A (en) | Semiconductor device | |
| JP2021027241A (en) | Semiconductor device | |
| JP7180385B2 (en) | semiconductor equipment | |
| JP2020188161A (en) | Semiconductor device | |
| CN113363228A (en) | Semiconductor device with a plurality of semiconductor chips | |
| JP2011023748A (en) | Electronic apparatus | |
| WO2022145266A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP7147186B2 (en) | semiconductor equipment | |
| JP7106891B2 (en) | semiconductor equipment | |
| JP2020113600A (en) | Semiconductor device | |
| GB2444293A (en) | Double substrate power electronics package | |
| US20250105067A1 (en) | Semiconductor device | |
| JP2021034615A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200720 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230102 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7215320 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |