Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7225337B2 - Semiconductor manufacturing equipment and semiconductor device manufacturing method - Google Patents
[go: Go Back, main page]

JP7225337B2 - Semiconductor manufacturing equipment and semiconductor device manufacturing method - Google Patents

Semiconductor manufacturing equipment and semiconductor device manufacturing method Download PDF

Info

Publication number
JP7225337B2
JP7225337B2 JP2021148231A JP2021148231A JP7225337B2 JP 7225337 B2 JP7225337 B2 JP 7225337B2 JP 2021148231 A JP2021148231 A JP 2021148231A JP 2021148231 A JP2021148231 A JP 2021148231A JP 7225337 B2 JP7225337 B2 JP 7225337B2
Authority
JP
Japan
Prior art keywords
die
image
semiconductor
manufacturing apparatus
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021148231A
Other languages
Japanese (ja)
Other versions
JP2021193744A (en
Inventor
英晴 小橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to JP2021148231A priority Critical patent/JP7225337B2/en
Publication of JP2021193744A publication Critical patent/JP2021193744A/en
Application granted granted Critical
Publication of JP7225337B2 publication Critical patent/JP7225337B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06Apparatus for monitoring, sorting, marking, testing or measuring
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0446Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0428Apparatus for mechanical treatment or grinding or cutting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0604Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0606Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/20Electroluminescent [EL] light sources

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Dicing (AREA)

Description

本開示は半導体製造装置に関し、例えばダイを認識するカメラを備えるダイボンダに適用可能である。 The present disclosure relates to semiconductor manufacturing equipment and is applicable, for example, to a die bonder equipped with a camera for recognizing dies.

円板状のウェハを先行してダイシングして半導体チップを製造する場合には、ダイシング時の切削抵抗などにより半導体チップに切断面から内部に延びるクラックが発生することがある。個片化後の半導体チップは、クラックの有無などが検査されてその製品としての良否判定が行われる(例えば、特開2008-98348号公報)。 When semiconductor chips are manufactured by dicing a disk-shaped wafer in advance, cracks extending inward from the cut surface may occur in the semiconductor chips due to cutting resistance during dicing. After singulation, the semiconductor chips are inspected for the presence of cracks, etc., and are judged to be good or bad as products (for example, Japanese Unexamined Patent Application Publication No. 2008-98348).

特開2008-98348号公報JP-A-2008-98348 特開2008-66452号公報JP 2008-66452 A

半導体チップ(ダイ)の表面上の異常検出を撮像画像の2値化や良品との画像差分法の手法で行うと、1画素未満の幅のクラックを見つけることができない。
本開示の課題は、クラックの認識精度を向上することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
If anomaly detection on the surface of a semiconductor chip (die) is performed by binarizing a captured image or using an image difference method with a non-defective product, a crack with a width of less than one pixel cannot be found.
An object of the present disclosure is to provide a technique capable of improving crack recognition accuracy.
Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.

本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイを撮像する撮像装置と、前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、前記撮像装置および前記照明装置を制御する制御装置と、を備える。前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する。
A brief outline of a representative one of the present disclosure is as follows.
That is, a semiconductor manufacturing apparatus includes an imaging device that images a die, a lighting device arranged on a line connecting the die and the imaging device, and a control device that controls the imaging device and the lighting device. The control device illuminates a portion of the die with the lighting device, forms a bright portion, a dark portion, and a gradation portion between the bright portion and the dark portion on the die, and images the die with the imaging device. do.

上記半導体製造装置によれば、クラックの認識精度を向上することができる。 According to the above semiconductor manufacturing apparatus, it is possible to improve the recognition accuracy of cracks.

ダイボンダの構成例を示す概略上面図Schematic top view showing a configuration example of a die bonder 図1において矢印A方向から見たときの概略構成を説明する図A diagram for explaining a schematic configuration when viewed from the direction of arrow A in FIG. 図1のダイ供給部の構成を示す外観斜視図Appearance perspective view showing the configuration of the die supply unit in FIG. 図2のダイ供給部の主要部を示す概略断面図Schematic cross-sectional view showing the main part of the die supply part of FIG. 図1のダイボンダの制御系の概略構成を示すブロック図Block diagram showing a schematic configuration of the control system of the die bonder of FIG. 図1のダイボンダにおけるダイボンディング工程を説明するフローチャートFlowchart explaining the die bonding process in the die bonder of FIG. 倣い動作を説明するためのフローチャートFlowchart for explaining the scanning operation ユニークな部分(選択領域)の例を示す図A diagram showing an example of a unique part (selection area) 登録画像および類似画像の例を示す図Diagram showing examples of registered images and similar images 連続着工動作を説明するためのフローチャートFlowchart for explaining continuous construction start operation クラックがあるダイの画像を示す図Diagram showing image of die with cracks 図11の画像を2値化した画像を示す図A diagram showing an image obtained by binarizing the image of FIG. 良品のダイの画像を示す図A diagram showing an image of a good die 図11の画像と図13の画像の差分を示す図A diagram showing the difference between the image in FIG. 11 and the image in FIG. クラックが太い場合の画像を示す図Diagram showing the image when the crack is thick クラックが細い場合の画像を示す図Diagram showing the image when the crack is thin クラックの間接検出方式を説明するための画像を示す図A diagram showing an image for explaining an indirect crack detection method. ウェハ供給部の光学系を説明するための図A diagram for explaining the optical system of the wafer supply unit. 同軸照明の光源を説明するための図Diagram for explaining the light source of coaxial illumination クラックの間接検出方式を説明するための図Diagram for explaining the indirect crack detection method クラックの間接検出方式を説明するための画像を示す図A diagram showing an image for explaining an indirect crack detection method. クラックの間接検出方式を説明するための画像を示す図A diagram showing an image for explaining an indirect crack detection method. 照明の発光面と遮蔽面を説明するための図A diagram for explaining the light emitting surface and the shielding surface of the lighting. 照明部を説明するための図Diagram for explaining the lighting section 面発光照明を説明するための図Diagram for explaining surface emitting lighting クラックの撮像画像Captured image of crack

半導体装置の製造工程の一部に半導体チップ(以下、単にダイという。)を配線基板やリードフレーム等(以下、単に基板という。)に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ(以下、単にウェハという。)からダイを分割する工程と、分割したダイを基板の上に搭載するボンディング工とがある。ボンディング工程に使用される半導体製造装置がダイボンダである。 As part of the manufacturing process of a semiconductor device, there is a process of mounting a semiconductor chip (hereinafter simply referred to as a die) on a wiring board, lead frame, etc. (hereinafter simply referred to as a substrate) and assembling a package. Part of the process includes a process of dividing a semiconductor wafer (hereinafter simply referred to as a wafer) into dies and a bonding process of mounting the divided dies on a substrate. A semiconductor manufacturing apparatus used in the bonding process is a die bonder.

ダイボンダは、はんだ、金メッキ、樹脂を接合材料として、ダイを基板または既にボンディングされたダイの上にボンディング(搭載して接着)する装置である。ダイを、例えば、基板の表面にボンディングするダイボンダにおいては、コレットと呼ばれる吸着ノズルを用いてダイをウェハから吸着してピックアップし、基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作(作業)が繰り返して行われる。コレットは、吸着孔を有し、エアを吸引して、ダイを吸着保持する保持具であり、ダイと同程度の大きさを有する。 A die bonder is a device that bonds (mounts and bonds) a die onto a substrate or an already bonded die using solder, gold plating, or resin as a bonding material. For example, in a die bonder that bonds a die to the surface of a substrate, a suction nozzle called a collet is used to pick up the die by suction from the wafer, convey it onto the substrate, apply a pressing force, and heat the bonding material. By doing so, the operation (work) of performing bonding is performed repeatedly. The collet is a holder that has a suction hole, sucks air, and holds the die by suction, and has approximately the same size as the die.

<実施形態>
以下に、実施形態に係る半導体製造装置について説明する。なお、括弧内の符号は例示であってこれに限定されるものではない。
半導体製造装置(10)は、ダイ(D)を撮像する撮像装置(ID)と、ダイ(D)と撮像装置(ID)とを結ぶ線上に配置される照明装置(LD)と、撮像装置(ID)および照明装置(LD)を制御する制御装置(8)と、を備える。制御装置(8)は、照明装置(LD)でダイ(D)の一部を照明し、明部(B)、暗部(S)、および明部(B)と暗部(S)の間にグラデーション部(M)をダイ(D)の上に形成し、撮像装置(ID)でダイ(D)を撮像する。
これにより、ダイの表面上の異常検出を2値化や良品との画像差分法の手法で検出できない1画素未満の幅のクラックを見つけることができ、クラックの認識精度を向上させることが可能である。
<Embodiment>
A semiconductor manufacturing apparatus according to an embodiment will be described below. In addition, the code|symbol in a parenthesis is an example, and is not limited to this.
A semiconductor manufacturing apparatus (10) includes an imaging device (ID) for imaging a die (D), a lighting device (LD) arranged on a line connecting the die (D) and the imaging device (ID), and an imaging device ( ID) and a controller (8) for controlling the lighting device (LD). A control device (8) illuminates a portion of the die (D) with a lighting device (LD) and provides light (B), dark (S) and a gradation between light (B) and dark (S). A part (M) is formed on a die (D), and an imaging device (ID) images the die (D).
As a result, it is possible to detect cracks with a width of less than one pixel that cannot be detected by binarization or the image difference method with non-defective products on the surface of the die, and improve the accuracy of crack recognition. be.

以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。 Examples will be described below with reference to the drawings. However, in the following description, the same components may be denoted by the same reference numerals, and repeated descriptions may be omitted. In addition, in order to make the description clearer, the drawings may schematically show the width, thickness, shape, etc. of each part compared to the actual embodiment, but this is only an example, and the interpretation of the present invention is not intended. It is not limited.

図1は実施例に係るダイボンダの概略を示す上面図である。図2は図1において矢印A方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。 FIG. 1 is a top view showing an outline of a die bonder according to an embodiment. 2A and 2B are diagrams for explaining the operation of the pickup head and the bonding head when viewed from the direction of arrow A in FIG.

ダイボンダ10は、大別して、一つ又は複数の最終1パッケージとなる製品エリア(以下、パッケージエリアPという。)をプリントした基板9に実装するダイDを供給する供給部1と、ピックアップ部2、中間ステージ部3と、ボンディング部4と、搬送部5、基板供給部6と、基板搬出部7と、各部の動作を監視し制御する制御部8と、を有する。Y軸方向がダイボンダ10の前後方向であり、X軸方向が左右方向である。ダイ供給部1がダイボンダ10の手前側に配置され、ボンディング部4が奥側に配置される。 The die bonder 10 can be broadly divided into a supply unit 1 that supplies dies D to be mounted on a substrate 9 on which one or more product areas (hereinafter referred to as package areas P) that will become one final package (hereinafter referred to as package area P) are printed; It has an intermediate stage section 3, a bonding section 4, a transfer section 5, a substrate supply section 6, a substrate unloading section 7, and a control section 8 that monitors and controls the operation of each section. The Y-axis direction is the front-back direction of the die bonder 10, and the X-axis direction is the left-right direction. The die supply unit 1 is arranged on the front side of the die bonder 10, and the bonding unit 4 is arranged on the back side.

まず、ダイ供給部1は基板9のパッケージエリアPに実装するダイDを供給する。ダイ供給部1は、ウェハ11を保持するウェハ保持台12と、ウェハ11からダイDを突き上げる点線で示す突上げユニット13と、を有する。ダイ供給部1は図示しない駆動手段によってXY方向に移動し、ピックアップするダイDを突上げユニット13の位置に移動させる。 First, the die supply unit 1 supplies a die D to be mounted on the package area P of the substrate 9 . The die supply unit 1 has a wafer holder 12 that holds the wafer 11 and a push-up unit 13 that pushes up the die D from the wafer 11 as indicated by a dotted line. The die supply unit 1 is moved in the XY directions by driving means (not shown) to move the die D to be picked up to the position of the push-up unit 13 .

ピックアップ部2は、ダイDをピックアップするピックアップヘッド21と、ピックアップヘッド21をY方向に移動させるピックアップヘッドのY駆動部23と、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド21は、突き上げられたダイDを先端に吸着保持するコレット22(図2も参照)を有し、ダイ供給部1からダイDをピックアップし、中間ステージ31に載置する。ピックアップヘッド21は、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部を有する。 The pickup unit 2 includes a pickup head 21 that picks up the die D, a Y driving unit 23 of the pickup head that moves the pickup head 21 in the Y direction, and each driving unit (not shown) that moves the collet 22 up and down, rotates, and moves in the X direction. , have The pick-up head 21 has a collet 22 (see also FIG. 2) that sucks and holds the pushed-up die D at its tip. The pickup head 21 has respective drive units (not shown) that move the collet 22 up and down, rotate it, and move it in the X direction.

中間ステージ部3は、ダイDを一時的に載置する中間ステージ31と、中間ステージ31上のダイDを認識する為のステージ認識カメラ32を有する。 The intermediate stage section 3 has an intermediate stage 31 on which the die D is temporarily placed, and a stage recognition camera 32 for recognizing the die D on the intermediate stage 31 .

ボンディング部4は、中間ステージ31からダイDをピックアップし、搬送されてくる基板9のパッケージエリアP上にボンディングし、又は既に基板9のパッケージエリアPの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部4は、ピックアップヘッド21と同様にダイDを先端に吸着保持するコレット42(図2も参照)を備えるボンディングヘッド41と、ボンディングヘッド41をY方向に移動させるY駆動部43と、基板9のパッケージエリアPの位置認識マーク(図示せず)を撮像し、ボンディング位置を認識する基板認識カメラ44とを有する。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板にダイDをボンディングする。
The bonding unit 4 picks up the die D from the intermediate stage 31 and bonds it onto the package area P of the substrate 9 that is conveyed, or stacks it on the die already bonded onto the package area P of the substrate 9. Bonding in shape. The bonding unit 4 includes a bonding head 41 having a collet 42 (see also FIG. 2) that sucks and holds the die D at its tip, as in the pickup head 21, a Y driving unit 43 that moves the bonding head 41 in the Y direction, and a substrate. 9, and a substrate recognition camera 44 for capturing an image of a position recognition mark (not shown) of the package area P and recognizing the bonding position.
With such a configuration, the bonding head 41 corrects the pick-up position/orientation based on the imaging data of the stage recognition camera 32, picks up the die D from the intermediate stage 31, and picks up the substrate based on the imaging data of the substrate recognition camera 44. Bond die D to

搬送部5は、基板9を掴み搬送する基板搬送爪51と、基板9が移動する搬送レーン52と、を有する。基板9は、搬送レーン52に設けられた基板搬送爪51の図示しないナットを搬送レーン52に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板9は、基板供給部6から搬送レーン52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板9を渡す。
The transport unit 5 has a substrate transport claw 51 that grips and transports the substrate 9 and a transport lane 52 along which the substrate 9 moves. The board 9 is moved by driving a nut (not shown) of the board transfer claw 51 provided on the transfer lane 52 by a ball screw (not shown) provided along the transfer lane 52 .
With such a configuration, the substrate 9 moves from the substrate supply section 6 to the bonding position along the transport lane 52 , moves to the substrate unloading section 7 after bonding, and passes the substrate 9 to the substrate unloading section 7 .

制御部8は、ダイボンダ10の各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。 The control unit 8 includes a memory that stores a program (software) for monitoring and controlling the operation of each unit of the die bonder 10, and a central processing unit (CPU) that executes the program stored in the memory.

次に、ダイ供給部1の構成について図3および図4を用いて説明する。図3はダイ供給部の外観斜視図を示す図である。図4はダイ供給部の主要部を示す概略断面図である。 Next, the configuration of the die supply section 1 will be described with reference to FIGS. 3 and 4. FIG. FIG. 3 is a diagram showing an external perspective view of a die supply section. FIG. 4 is a schematic cross-sectional view showing the main part of the die supply section.

ダイ供給部1は、水平方向(XY方向)に移動するウェハ保持台12と、上下方向に移動する突上げユニット13と、を備える。ウェハ保持台12は、ウェハリング14を保持するエキスパンドリング15と、ウェハリング14に保持され複数のダイDが接着されたダイシングテープ16を水平に位置決めする支持リング17と、を有する。突上げユニット13は支持リング17の内側に配置される。 The die supply unit 1 includes a wafer holding table 12 that moves horizontally (XY directions) and a push-up unit 13 that moves vertically. The wafer holder 12 has an expand ring 15 that holds the wafer ring 14, and a support ring 17 that horizontally positions the dicing tape 16 held by the wafer ring 14 and having the plurality of dies D adhered thereto. The thrusting unit 13 is arranged inside the support ring 17 .

ダイ供給部1は、ダイDの突き上げ時に、ウェハリング14を保持しているエキスパンドリング15を下降させる。その結果、ウェハリング14に保持されているダイシングテープ16が引き伸ばされダイDの間隔が広がり、突上げユニット13によりダイD下方よりダイDを突き上げ、ダイDのピックアップ性を向上させている。なお、薄型化に伴いダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ11とダイシングテープ16との間にダイアタッチフィルム(DAF)18と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム18を有するウェハ11では、ダイシングは、ウェハ11とダイアタッチフィルム18に対して行なわれる。従って、剥離工程では、ウェハ11とダイアタッチフィルム18をダイシングテープ16から剥離する。なお、以降では、ダイアタッチフィルム18の存在を無視して、説明する。 The die supply unit 1 lowers the expand ring 15 holding the wafer ring 14 when the die D is pushed up. As a result, the dicing tape 16 held by the wafer ring 14 is stretched to widen the distance between the dies D, and the dies D are pushed up from below by the push-up unit 13, thereby improving pick-up performance of the dies D. As the thickness of the die is reduced, the adhesive that bonds the die to the substrate changes from a liquid to a film. there is For wafer 11 with die attach film 18 , dicing is performed on wafer 11 and die attach film 18 . Therefore, in the peeling process, the wafer 11 and the die attach film 18 are peeled off from the dicing tape 16 . Note that the following description ignores the presence of the die attach film 18 .

ダイボンダ10は、ウェハ11上のダイDの姿勢を認識するウェハ認識カメラ24と、中間ステージ31に載置されたダイDの姿勢を認識するステージ認識カメラ32と、ボディングステージBS上の実装位置を認識する基板認識カメラ44とを有する。認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッド41によるピックアップに関与するステージ認識カメラ32と、ボンディングヘッド41による実装位置へのボンディングに関与する基板認識カメラ44である。本実施例ではウェハ認識カメラ24を用いてダイDのクラックを検出する。 The die bonder 10 includes a wafer recognition camera 24 for recognizing the posture of the die D on the wafer 11, a stage recognition camera 32 for recognizing the posture of the die D placed on the intermediate stage 31, and a mounting position on the body stage BS. and a substrate recognition camera 44 that recognizes the It is the stage recognition camera 32 involved in the pickup by the bonding head 41 and the substrate recognition camera 44 involved in bonding to the mounting position by the bonding head 41 that must correct the posture deviation between the recognition cameras. In this embodiment, cracks in the die D are detected using the wafer recognition camera 24 .

制御部8について図5を用いて説明する。図5は制御系の概略構成を示すブロック図である。制御系80は制御部8と駆動部86と信号部87と光学系88とを備える。制御部8は、大別して、主としてCPU(Central Processor Unit)で構成される制御・演算装置81と、記憶装置82と、入出力装置83と、バスライン84と、電源部85とを有する。記憶装置82は、処理プログラムなどを記憶しているRAMで構成されている主記憶装置82aと、制御に必要な制御データや画像データ等を記憶しているHDDで構成されている補助記憶装置82bとを有する。入出力装置83は、装置状態や情報等を表示するモニタ83aと、オペレータの指示を入力するタッチパネル83bと、モニタを操作するマウス83cと、光学系88からの画像データを取り込む画像取込装置83dと、を有する。また、入出力装置83は、ダイ供給部1のXYテーブル(図示せず)やボンディングヘッドテーブルのZY駆動軸等の駆動部86を制御するモータ制御装置83eと、種々のセンサ信号や照明装置などのスイッチ等の信号部87から信号を取り込み又は制御するI/O信号制御装置83fとを有する。光学系88には、ウェハ認識カメラ24、ステージ認識カメラ32、基板認識カメラ44が含まれる。制御・演算装置81はバスライン84を介して必要なデータを取込み、演算し、ピックアップヘッド21等の制御や、モニタ83a等に情報を送る。 The control unit 8 will be described with reference to FIG. 5 . FIG. 5 is a block diagram showing a schematic configuration of the control system. The control system 80 includes a control section 8 , a drive section 86 , a signal section 87 and an optical system 88 . The control unit 8 is roughly divided into a control/arithmetic unit 81 mainly composed of a CPU (Central Processor Unit), a storage device 82 , an input/output device 83 , a bus line 84 and a power source unit 85 . The storage device 82 includes a main storage device 82a comprising a RAM storing processing programs and the like, and an auxiliary storage device 82b comprising an HDD storing control data and image data required for control. and The input/output device 83 includes a monitor 83a for displaying device status, information, etc., a touch panel 83b for inputting operator's instructions, a mouse 83c for operating the monitor, and an image capturing device 83d for capturing image data from the optical system 88. and have The input/output device 83 includes a motor control device 83e for controlling a drive unit 86 such as an XY table (not shown) of the die supply unit 1 and ZY drive shafts of the bonding head table, various sensor signals, an illumination device, and the like. and an I/O signal control device 83f for taking in or controlling a signal from a signal section 87 such as a switch. Optical system 88 includes wafer recognition camera 24 , stage recognition camera 32 , and substrate recognition camera 44 . The control/arithmetic unit 81 takes in necessary data through a bus line 84, performs arithmetic operations, controls the pickup head 21 and the like, and sends information to the monitor 83a and the like.

制御部8は画像取込装置83dを介してウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44で撮像した画像データを記憶装置82に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置81を用いてダイDおよび基板9のパッケージエリアPの位置決め、並びにダイDおよび基板9の表面検査を行う。制御・演算装置81が算出したダイDおよび基板9のパッケージエリアPの位置に基づいてソフトウェアによりモータ制御装置83eを介して駆動部86を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部2およびボンディング部4の駆動部で動作させダイDを基板9のパッケージエリアP上にボンディングする。使用するウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44はグレースケール、カラー等であり、光強度を数値化する。 The control unit 8 stores the image data captured by the wafer recognition camera 24, the stage recognition camera 32 and the substrate recognition camera 44 in the storage device 82 via the image capturing device 83d. The control/arithmetic unit 81 is used to position the package area P of the die D and the substrate 9 and to inspect the surfaces of the die D and the substrate 9 using software programmed based on the stored image data. Based on the positions of the die D and the package area P of the substrate 9 calculated by the control/arithmetic unit 81, the software drives the drive unit 86 via the motor control unit 83e. By this process, the die is positioned on the wafer, and the pickup section 2 and the driving section of the bonding section 4 are operated to bond the die D onto the package area P of the substrate 9 . The wafer recognition camera 24, the stage recognition camera 32, and the substrate recognition camera 44 used are grayscale, color, etc., and quantify the light intensity.

図6は図1のダイボンダにおけるダイボンディング工程を説明するフローチャートである。
実施例のダイボンディング工程では、まず、制御部8は、ウェハ11を保持しているウェハリング14をウェハカセットから取り出してウェハ保持台12に載置し、ウェハ保持台12をダイDのピックアップが行われる基準位置まで搬送する(ウェハローディング(工程P1))。次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ウェハ11の配置位置がその基準位置と正確に一致するように微調整を行う。
FIG. 6 is a flow chart for explaining the die bonding process in the die bonder of FIG.
In the die bonding process of the embodiment, first, the control unit 8 takes out the wafer ring 14 holding the wafer 11 from the wafer cassette and places it on the wafer holding table 12, and the wafer holding table 12 is ready for pickup of the die D. The wafer is transported to a reference position (wafer loading (process P1)). Next, the control unit 8 finely adjusts the arrangement position of the wafer 11 from the image acquired by the wafer recognition camera 24 so that it exactly matches the reference position.

次に、制御部8は、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、水平に保持することによって、最初にピックアップされるダイDをピックアップ位置に配置する(ダイ搬送(工程P2))。ウェハ11は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部8の記憶装置82に記憶される。ピックアップ対象となるダイDが良品であるか、不良品であるかの判定はマップデータにより行われる。制御部8は、ダイDが不良品である場合は、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置し、不良品のダイDをスキップする。 Next, the control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed at a predetermined pitch and horizontally holds it, thereby placing the die D to be picked up first at the pick-up position (die transfer). (Step P2)). The wafer 11 is inspected for each die in advance by an inspection device such as a prober, and map data indicating good or bad for each die is generated and stored in the storage device 82 of the control unit 8 . The map data is used to determine whether the die D to be picked up is a good product or a defective product. If the die D is defective, the control unit 8 moves the wafer holding table 12 on which the wafer 11 is mounted at a predetermined pitch, arranges the die D to be picked up next, at the pickup position, and determines that the die D is defective. Skip die D of .

制御部8は、ウェハ認識カメラ24によってピックアップ対象のダイDの主面(上面)を撮影し、取得した画像からピックアップ対象のダイDの上記ピックアップ位置からの位置ずれ量を算出する。制御部8は、この位置ずれ量を基にウェハ11が載置されたウェハ保持台12を移動させ、ピックアップ対象のダイDをピックアップ位置に正確に配置する(ダイ位置決め(工程P3))。 The control unit 8 captures an image of the main surface (upper surface) of the die D to be picked up by the wafer recognition camera 24, and calculates the displacement amount of the die D to be picked up from the pickup position from the acquired image. The control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed based on this positional deviation amount, and accurately places the die D to be picked up at the pickup position (die positioning (process P3)).

次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ダイDの表面検査を行う(工程P4)。ダイの表面検査(外観検査)の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイDの工程P9以降をスキップし、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置する。 Next, the control unit 8 inspects the surface of the die D from the image acquired by the wafer recognition camera 24 (process P4). The details of the die surface inspection (appearance inspection) will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and when it is determined that there is no problem with the surface of the die D, the process proceeds to the next step (process P9 described later), but it is determined that there is a problem. In this case, the surface image is visually checked, and if there is a problem, skip processing is performed, and if there is no problem, the next step is performed. The skip processing skips the process P9 and subsequent steps for the die D, moves the wafer holding table 12 on which the wafer 11 is placed, at a predetermined pitch, and places the die D to be picked up next at the pickup position.

制御部8は、基板供給部6で基板9を搬送レーン52に載置する(基板ローディング(工程P5))。制御部8は、基板9を掴み搬送する基板搬送爪51をボンディング位置まで移動させる(基板搬送(工程P6))。 The control unit 8 places the substrate 9 on the transport lane 52 by the substrate supply unit 6 (substrate loading (process P5)). The control unit 8 moves the substrate conveying claws 51 that grasp and convey the substrate 9 to the bonding position (substrate conveying (process P6)).

基板認識カメラ44にて基板を撮像して位置決めを行う(基板位置決め(工程P7))。 The substrate is imaged by the substrate recognition camera 44 and positioned (substrate positioning (process P7)).

次いで、制御部8は、基板認識カメラ44によって取得した画像から、基板9のパッケージエリアPの表面検査を行う(工程P8)。基板表面検査の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、基板9のパッケージエリアPの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、基板9のパッケージエリアPの該当タブへの工程P10以降をスキップし、基板着工情報に不良登録を行う。 Next, the control unit 8 inspects the surface of the package area P of the board 9 from the image acquired by the board recognition camera 44 (process P8). The details of the board surface inspection will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and if it is determined that there is no problem with the surface of the package area P of the substrate 9, it proceeds to the next step (step P9 described later). When it is determined that there is a problem, the surface image is visually checked, and if there is a problem, skip processing is performed. The skip processing skips the step P10 and subsequent steps to the corresponding tab in the package area P of the board 9, and registers the defect in the board processing start information.

制御部8は、ピックアップ対象のダイDを正確にピックアップ位置に配置した後、コレット22を含むピックアップヘッド21によってダイDをダイシングテープ16からピックアップし(ダイハンドリング(工程P9))、中間ステージ31に載置する((工程P10)。制御部8は、中間ステージ31に載置したダイの姿勢ずれ(回転ずれ)の検出をステージ認識カメラ32にて撮像して行う(工程P11)。制御部8は、姿勢ずれがある場合は中間ステージ31に設けられた旋回駆動装置(不図示)によって実装位置を有する実装面に平行な面で中間ステージ31を旋回させて姿勢ずれを補正する。 After accurately placing the die D to be picked up at the pickup position, the control unit 8 picks up the die D from the dicing tape 16 with the pickup head 21 including the collet 22 (die handling (process P9)), and transfers it to the intermediate stage 31. Place the die ((process P10). The control unit 8 detects the posture deviation (rotational deviation) of the die placed on the intermediate stage 31 by imaging the die with the stage recognition camera 32 (process P11). If there is a posture deviation, the intermediate stage 31 is rotated in a plane parallel to the mounting surface having the mounting position by a turning drive device (not shown) provided on the intermediate stage 31 to correct the posture deviation.

制御部8は、ステージ認識カメラ32によって取得した画像から、ダイDの表面検査を行う(工程P12)。ダイの表面検査(外観検査)の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P13)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイDの工程P13以降をスキップし、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置する。 The control unit 8 inspects the surface of the die D from the image acquired by the stage recognition camera 32 (process P12). The details of the die surface inspection (appearance inspection) will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and when it is determined that there is no problem with the surface of the die D, the process proceeds to the next step (step P13 described later), but it is determined that there is a problem. In this case, the surface image is visually checked, and if there is a problem, skip processing is performed, and if there is no problem, the next step is performed. The skip process skips the die D step P13 and thereafter, moves the wafer holding table 12 on which the wafer 11 is placed, at a predetermined pitch, and places the die D to be picked up next at the pick-up position.

制御部8は、コレット42を含むボンディングヘッド41によって中間ステージ31からダイDをピックアップし、基板9のパッケージエリアPまたは既に基板9のパッケージエリアPにボンディングされているダイにダイボンディングする(ダイアタッチ((工程P13))。 The control unit 8 picks up the die D from the intermediate stage 31 by the bonding head 41 including the collet 42, and performs die bonding (die attach) to the package area P of the substrate 9 or a die already bonded to the package area P of the substrate 9. ((Step P13)).

制御部8は、ダイDをボンディングした後、そのボンディング位置が正確になされているかを検査する(ダイと基板の相対位置検査(工程P14))。このとき、後述するダイの位置合わせと同様にダイの中心と、タブの中心を求め、相対位置が正しいかを検査する。 After bonding the die D, the control unit 8 inspects whether the bonding position is accurate (inspection of the relative position of the die and the substrate (process P14)). At this time, the center of the die and the center of the tab are determined in the same manner as the alignment of the die, which will be described later, and it is inspected whether the relative positions are correct.

次いで、制御部8は、基板認識カメラ44によって取得した画像から、ダイDおよび基板9の表面検査を行う(工程P15)。ダイDおよび基板9の表面検査の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、ボンディングされたダイDの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理では、基板着工情報に不良登録を行う。 Next, the control unit 8 inspects the surface of the die D and the substrate 9 from the image acquired by the substrate recognition camera 44 (process P15). Details of the surface inspection of the die D and the substrate 9 will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and if it is determined that there is no problem with the surface of the bonded die D, it proceeds to the next step (step P9 to be described later), but there is a problem. If it is determined as such, the surface image is visually checked, and if there is a problem, skip processing is performed, and if there is no problem, the processing of the next step is performed. In the skip process, a defect is registered in the board processing start information.

以後、同様の手順に従ってダイDが1個ずつ基板9のパッケージエリアPにボンディングする。1つの基板のボンディングが完了すると、基板搬送爪51で基板9を基板搬出部7まで移動して(基板搬送(工程P16))、基板搬出部7に基板9を渡す(基板アンローディング(工程P17))。 Thereafter, the dies D are bonded one by one to the package area P of the substrate 9 according to the same procedure. When the bonding of one substrate is completed, the substrate conveying claw 51 moves the substrate 9 to the substrate unloading section 7 (substrate transportation (process P16)), and the substrate 9 is transferred to the substrate unloading section 7 (substrate unloading (process P17). )).

以後、同様の手順に従ってダイDが1個ずつダイシングテープ16から剥がされる(工程P9)。不良品を除くすべてのダイDのピックアップが完了すると、それらダイDをウェハ11の外形で保持していたダイシングテープ16およびウェハリング14等をウェハカセットへアンローディングする(工程P18)。 Thereafter, the dies D are peeled off from the dicing tape 16 one by one according to the same procedure (process P9). After picking up all the dies D except the defective ones, the dicing tape 16 and the wafer ring 14 holding the dies D in the shape of the wafer 11 are unloaded from the wafer cassette (step P18).

ダイ位置決めの方法について図7~10を用いて説明する。図7は倣い動作を説明するためのフローチャートである。図8はユニークな部分(選択領域)の例を示す図である。図9は登録画像および類似画像の例を示す図である。図10は連続着工動作を説明するためのフローチャートである。 A die positioning method will be described with reference to FIGS. FIG. 7 is a flow chart for explaining the copying operation. FIG. 8 is a diagram showing an example of a unique portion (selection area). FIG. 9 is a diagram showing examples of registered images and similar images. FIG. 10 is a flow chart for explaining the continuous construction start operation.

ダイ位置決めアルゴリズムは、主にテンプレートマッチングを用い、一般に知られている正規化相関式での演算とする。その結果を一致率とする。テンプレートマッチングはリファレンス学習の倣い動作と連続着工用動作がある。 The die positioning algorithm mainly uses template matching and is operated by a generally known normalized correlation formula. The result is defined as the match rate. Template matching includes reference learning copying motion and continuous starting motion.

まず、倣い動作について説明する。制御部8はリファレンスサンプルをピックアップ位置に搬送する(ステップS1)。制御部8はウェハ認識カメラVSWでリファレンスサンプルの画像PCrを取得する(ステップS2)。ダイボンダの操作者がヒューマンインタフェース(タッチパネル83bやマウス83c)により画像内から、図8に示すようなユニークな部分UAを選択する(ステップS3)。制御部8は選択されたユニークな部分(選択領域)UAとリファレンスサンプルとの位置関係(座標)を記憶装置82に保存する(ステップS4)。制御部8は選択領域の画像(テンプレート画像)PTを記憶装置82に保存する(ステップS5)。基準となるワーク画像とその座標を記憶装置に保存する。 First, the copying operation will be explained. The control unit 8 transports the reference sample to the pickup position (step S1). The control unit 8 acquires the image PCr of the reference sample with the wafer recognition camera VSW (step S2). The operator of the die bonder selects a unique portion UA as shown in FIG. 8 from within the image through the human interface (touch panel 83b or mouse 83c) (step S3). The control unit 8 stores the positional relationship (coordinates) between the selected unique portion (selection area) UA and the reference sample in the storage device 82 (step S4). The control unit 8 stores the image (template image) PT of the selected area in the storage device 82 (step S5). A reference workpiece image and its coordinates are stored in a storage device.

次に、連続動作について説明する。制御部8は連続着工用に部材(製品用ウェハ)をピックアップ位置に搬送する(ステップS11)。制御部8はウェハ認識カメラVSWで製品用ダイの画像PCnを取得する(ステップS2)。図9に示すように、制御部8は倣い動作で保存していたテンプレート画像PTと製品用ダイの取得画像PCnとを比較し、最も類似した部分の画像PTnの座標を算出する(ステップS13)。その座標とリファレンスサンプルで測定した座標とを比較し、製品用ダイの位置(画像PTnとテンプレート画像PTとのオフセット)を算出する(ステップS14)。
ダイ外観検査認識(クラックや異物等の異常検出)について図11~14を用いて説明する。図11はクラックがあるダイの画像を示す図である。図12は図11の画像を2値化した画像を示す図である。図13は良品のダイの画像を示す図である。図14は図11の画像と図13の画像の差分を示す図である。
Next, continuous operation will be described. The control unit 8 transports the members (product wafers) to the pick-up position for starting continuous processing (step S11). The control unit 8 acquires the image PCn of the product die with the wafer recognition camera VSW (step S2). As shown in FIG. 9, the control unit 8 compares the template image PT saved in the copying operation with the acquired image PCn of the product die, and calculates the coordinates of the image PTn of the most similar portion (step S13). . The coordinates are compared with the coordinates measured by the reference sample, and the position of the product die (the offset between the image PTn and the template image PT) is calculated (step S14).
Die visual inspection and recognition (detection of abnormalities such as cracks and foreign matter) will be described with reference to FIGS. FIG. 11 is a diagram showing an image of a die with cracks. FIG. 12 is a diagram showing an image obtained by binarizing the image of FIG. FIG. 13 is a diagram showing an image of a non-defective die. FIG. 14 is a diagram showing the difference between the image in FIG. 11 and the image in FIG.

ダイ表面上の異常検出は2値化や画像差分法などの手法を用いる。クラックCRがある
ダイの画像PCa(図11)の2値化を行った画像PC2(図12)を生成し、異常部分(クラックCR)を検出する。クラックCRがあるダイの画像PCa(図11)と良品のダイの画像PCn(図13)との差分をとった画像PCa-nを生成し、クラックCRを検出する。
Methods such as binarization and image difference method are used to detect anomalies on the die surface. An image PC2 (FIG. 12) is generated by binarizing the image PCa (FIG. 11) of the die having the crack CR, and the abnormal portion (crack CR) is detected. An image PCa-n is generated by taking the difference between the image PCa (FIG. 11) of the die with the crack CR and the image PCn (FIG. 13) of the non-defective die to detect the crack CR.

上記の手法の課題について図15、16を用いて説明する。図15はクラックが太い場合の画像である。図16はクラックが細い場合の画像である。上記の手法ではクラックを直接見るものであり、図15に示すように画像PCa1のクラックCR1が太い場合は検出できるが、図16に示すように画像PCa2のクラックCR2が細くなったり、色が薄くなったりすると、検出は難しい。すなわち、上記手法には以下の課題がある。
(1)1画素未満の幅のクラックは見つけられない
クラック幅が1画素未満の場合にクラックを画像で写そうとすると、その像が薄れてしまい認識できなくなる。クラックの方向などを考慮した場合、実質は3画素以上の幅が無いと確実には検出できない。
(2)ダイの表面模様の影響を受けやすい
ダイ表面に複雑な模様がある場合は、その表面を走るクラックとの識別が難しくなる。
(3)クラックの明るさを制御することが難しい
クラックのみを明るくないしは暗く写し出すことが難しい。
Problems of the above method will be described with reference to FIGS. 15 and 16. FIG. FIG. 15 is an image when the crack is thick. FIG. 16 is an image when the crack is thin. In the above method, the crack is directly observed, and as shown in FIG. 15, if the crack CR1 of the image PCa1 is thick, it can be detected, but as shown in FIG. Otherwise, it is difficult to detect. That is, the above method has the following problems.
(1) A crack with a width of less than 1 pixel cannot be detected If the crack width is less than 1 pixel and the crack is imaged, the image will fade and become unrecognizable. Considering the crack direction and the like, it cannot be reliably detected unless the width is substantially three pixels or more.
(2) Susceptibility to die surface pattern When the die surface has a complicated pattern, it becomes difficult to distinguish it from cracks running on the surface.
(3) It is difficult to control the brightness of cracks It is difficult to photograph only cracks brightly or darkly.

上記の課題はダイ位置決め認識時と同様にクラックの直接観察を行っている為生じる問題であることと、製品不良はクラックの有無できまり、その幅は考慮する必要が無いことから、クラックの間接検出方式を考案した。 The above issues are caused by directly observing cracks in the same way as when recognizing die positioning. A detection method was devised.

図17はクラックの間接検出方式を説明するための画像である。クラックの間接検出方式はクラックがあるときに周囲に発生する変化をとらえる方式である。例えば、図17に示すように、クラックCRを境界としてダイの画像PCの明るさが変われば、クラックCRの幅に関係せずに、クラックをとらえることができる。図17ではクラックCRの右側の画像は暗く、左側の画像は明るい。以下、クラックの間接検出方式の具体的な手段について説明する。 FIG. 17 is an image for explaining the indirect crack detection method. The indirect detection method for cracks is a method that captures changes that occur in the surroundings when cracks are present. For example, as shown in FIG. 17, if the brightness of the die image PC changes with the crack CR as the boundary, the crack can be captured regardless of the width of the crack CR. In FIG. 17, the image on the right side of the crack CR is dark and the image on the left side is bright. Specific means of the crack indirect detection method will be described below.

まず、基板認識カメラについて図18を用いて説明する。図18はボンディング部の光学系を説明するための図であり、基板認識カメラおよびダイに画像撮影用の光を照射する照明部の配置を示している。
基板認識カメラ44の撮像部IDは鏡筒BTの一端と接続され、鏡筒BTの他端には対物レンズ(図示は省略)が取り付けられ、この対物レンズを通してダイDの主面の画像を撮影する構成となっている。
撮像部IDとダイDとを結ぶ線上の鏡筒BTとダイDとの間には、面発光照明(光源)SL、ハーフミラー(半透過鏡)HMを内部に備えた照明部LDが配置されている。面発光照明SLからの照射光は、ハーフミラーHMによって撮像部IDと同じ光軸で反射され、ダイDに照射される。撮像部IDと同じ光軸でダイDに照射されたその散乱光は、ダイDで反射し、そのうちの正反射光がハーフミラーHMを透過して撮像部IDに達し、ダイDの映像を形成する。すなわち、照明部LDは同軸落射照明(同軸照明)の機能を有する。
First, the board recognition camera will be described with reference to FIG. FIG. 18 is a diagram for explaining the optical system of the bonding section, and shows the arrangement of the substrate recognition camera and the illumination section for irradiating the die with light for photographing an image.
The imaging unit ID of the substrate recognition camera 44 is connected to one end of the lens barrel BT, and an objective lens (not shown) is attached to the other end of the lens barrel BT, through which the image of the main surface of the die D is captured. It is configured to
Between the lens barrel BT and the die D on the line connecting the imaging unit ID and the die D, an illumination unit LD having a surface emitting illumination (light source) SL and a half mirror (half-transmissive mirror) HM inside is arranged. ing. Irradiation light from the surface emitting illumination SL is reflected by the half mirror HM on the same optical axis as the imaging unit ID, and the die D is irradiated with the light. The scattered light irradiated to the die D on the same optical axis as the imaging unit ID is reflected by the die D, and the specularly reflected light thereof is transmitted through the half mirror HM and reaches the imaging unit ID to form an image of the die D. do. That is, the illumination unit LD has a function of coaxial epi-illumination (coaxial illumination).

基板認識カメラ44およびその照明部LDについて説明したが、ステージ認識カメラ32およびその照明部、ウェハ認識カメラ24およびその照明部も同様である。 Although the substrate recognition camera 44 and its illumination section LD have been described, the same applies to the stage recognition camera 32 and its illumination section, and the wafer recognition camera 24 and its illumination section.

同軸照明のメカニズムについて図19を用いて説明する。図19は同軸照明の光源を説明するための図である。 A mechanism of coaxial illumination will be described with reference to FIG. FIG. 19 is a diagram for explaining a light source for coaxial illumination.

同軸照明は光源をそのまま配置をするとダイ-カメラ間の光路をふさいでしまうので、図19に示すようにハーフミラーHMを置いて光路から外れた位置に光源SLを配置する。しかし、ダイDからみればハーフミラーHMによってダイ-カメラ間の仮想位置に光源(仮想光源)VSLがあるのともみなすことできる。ただし、仮想光源VSLは実際の光源SLより光度は低下する。以下、同軸照明の光源の位置は光の仮想光源VSLで示す。 If the light source is placed as it is, the coaxial illumination blocks the optical path between the die and the camera. Therefore, as shown in FIG. 19, a half mirror HM is placed to place the light source SL at a position away from the optical path. However, from the viewpoint of the die D, it can also be considered that the light source (virtual light source) VSL exists at a virtual position between the die and the camera due to the half mirror HM. However, the virtual light source VSL has a lower luminous intensity than the actual light source SL. Hereinafter, the position of the light source for coaxial illumination is denoted by a virtual light source VSL.

本実施例では貫通クラックに自然に生じるより少ない角度差を利用する。角度差が少ない分、検出しにくくなるため、ダイを貫通するクラック部の僅かな段差を浮かび上がらせる照明方法およびそれを検出する方法を用いる。 This embodiment takes advantage of the smaller angular differences that naturally occur in through cracks. Since the angle difference is small, it becomes difficult to detect, so an illumination method and a method for detecting it are used to highlight a slight step of the crack portion penetrating the die.

図20はクラックの間接検出方式を説明するための図である。図21はクラックの間接検出方式を説明するための画像を示す図であり、図21(A)は影になる領域が少ない場合、図21(B)は影になる領域が中程度の場合、図21(C)は影になる領域が多い場合である。図22はクラックの間接検出方式を説明するための画像を示す図であり、図22(A)はエッジ抽出フィルタ未使用時のクラックがある画像、図22(B)はエッジ抽出フィルタ未使用時のクラックがない画像、図22(C)はエッジ抽出フィルタ使用時のクラックがある画像、図22(D)はエッジ抽出フィルタ使用時のクラックがない画像である。 FIG. 20 is a diagram for explaining an indirect crack detection method. FIGS. 21A and 21B are diagrams showing images for explaining the indirect crack detection method. FIG. FIG. 21C shows a case where there are many shadow areas. 22A and 22B are diagrams showing images for explaining the indirect crack detection method. FIG. 22A is an image with cracks when the edge extraction filter is not used, and FIG. 22(C) is an image with cracks when using the edge extraction filter, and FIG. 22(D) is an image without cracks when using the edge extraction filter.

図20に示すように、仮想光源VSLの発光面の一部を例えば遮蔽板SHLで遮蔽する。図20、21に示すように、遮蔽する領域によって影になる領域Sが発生し、影とそうでない領域Bの境界に、グラデーションがかった中間領域Mが発生する。この中間領域Mにクラックが発生すると、図22(A)に示すようにクラックCRの境界面を境に明暗差がはっきり現れやすい。僅かな段差によりクラックCRが撮像される。 As shown in FIG. 20, part of the light emitting surface of the virtual light source VSL is shielded by, for example, a shielding plate SHL. As shown in FIGS. 20 and 21, a shaded area S is generated by the shielded area, and an intermediate area M with a gradation is generated at the boundary between the shaded area B and the non-shaded area B. As shown in FIGS. If a crack occurs in this intermediate region M, a clear difference in brightness tends to appear at the boundary surface of the crack CR as shown in FIG. 22(A). The image of the crack CR is captured by a slight step.

この方法で得た画像(図22(A))を、ソベルフィルタ、ラプラシアンフィルタ、ロバーツフィルタ、プレウィットフィルタなどのエッジ抽出フィルタを用いることで、図2(C)に示すように既存の模様とクラック部分とをグラデーション領域から分離するこ
とができる。
An image obtained by this method (FIG. 22A) is processed with an existing pattern as shown in FIG. The crack portion can be separated from the gradation area.

分離後の画像(図22(C))は、クラックの無い(良品)ダイで同じ処理を施した画像(図22(D))との差分処理を行うことで、クラック部分と既存の模様を分離することができる。これは、クラックがあるダイと良品ダイとの写りが同じでないため、差分処理した画像(差分画像)の濃淡を確認することで検出することができる。それによりクラック部分の位置や長さを検出することができる。差分画像の他に、画像内に意図しないエッジが無いか検出するエッジ検出(ソベルフィルタ・微分フィルタなどの空間フィルタの利用を含む。)や指定エリアの平均輝度・ヒストグラムの変化を検出する輝度データを用いてもよい。 The image after separation (Fig. 22(C)) is subjected to differential processing with the image (Fig. 22(D)) which is processed in the same way with a crack-free (non-defective) die. can be separated. This can be detected by confirming the gradation of the difference-processed image (difference image) because the images of the die with cracks and the image of the non-defective die are not the same. Thereby, the position and length of the crack portion can be detected. In addition to the difference image, edge detection (including the use of spatial filters such as Sobel filters and differential filters) to detect unintended edges in the image, and brightness data to detect changes in the average brightness and histogram of the specified area. may be used.

図23は照明の発光面と遮蔽面を説明するための図であり、図23(A)は好ましい例を示す図であり、図23(B)は好ましくない例を示す図である。 23A and 23B are diagrams for explaining the light emitting surface and the shielding surface of the illumination, FIG. 23A is a diagram showing a preferable example, and FIG. 23B is a diagram showing an unpreferable example.

図23(A)では発光面EAと遮蔽面SAとの境界面A1がはっきりしており、また発光面EAおよび遮蔽面SAにムラがない。図23(B)では発光面EAと遮蔽面SAの間に中間領域B1があり境界面がはっきりしておらず、また発光面EAおよび遮蔽面SAにムラがある。境界面に淡さが無く、発光面および遮蔽面にムラがないことが好ましい。 In FIG. 23A, the boundary plane A1 between the light emitting surface EA and the shielding surface SA is clear, and the light emitting surface EA and the shielding surface SA are uniform. In FIG. 23B, there is an intermediate region B1 between the light emitting surface EA and the shielding surface SA, the boundary surface is not clear, and the light emitting surface EA and the shielding surface SA are uneven. It is preferable that there is no lightness on the boundary surface and that there is no unevenness on the light emitting surface and the shielding surface.

実施例のクラックの間接検出方式は、クラックを境界面の平面としての不連続性と照明照射エリアの境界面を利用し、境界面を挟んだ両側の明度にコントラストを与え、微少幅クラックを検出しやすくする。通常(例えば直接検出方式のダイ位置決め認識)はダイの全景を見る為に十分な発光面面積を持つ同軸照明を用意する。仮想光源VSLの発光面積をダイDの面積よりも十分大きくする。 The indirect crack detection method of the embodiment uses the discontinuity of the crack as a plane of the boundary surface and the boundary surface of the illumination irradiation area, gives a contrast to the brightness on both sides of the boundary surface, and detects a minute width crack. make it easier. Normally (for example, direct detection type die positioning recognition), coaxial illumination with sufficient light emitting surface area is provided to see the full view of the die. The light emitting area of the virtual light source VSL is made sufficiently larger than the area of the die D.

一方、間接検出方式では発光面面積(または照射面積)を小さくする手段を設けて発光面と遮蔽面を形成する。ただし、直接検出方式と間接検出方式の両方式を切替可能とするため、発光面面積を大きくしたり小さくしたりする手段(発光面を制御する手段)を設ける。発光面を制御する手段は、
(a)遮蔽板(図20の遮蔽板SHL)の移動
(b)液晶のON/OFF
(c)平面配列したLEDの部分的なON/OFFによる発光エリア、遮光エリアの切換え
(d)ダイを照射する照明の移動
(e)クラックを撮像するカメラの移動
(f)不連続性の照射エリアの境界面に対し、例えば中間ステージを利用してダイを移動させる。
等の方法により実現する。以下、発光面の制御は(c)の平面配列したLEDの部分的ON/OFFを例に説明する。図24は照明部の斜視図である。図25は面発光照明の断面図である。図26はクラックの撮像画像を示す図である。
On the other hand, in the indirect detection method, means for reducing the light emitting surface area (or irradiation area) is provided to form the light emitting surface and the shielding surface. However, in order to switch between the direct detection method and the indirect detection method, means for increasing or decreasing the light emitting surface area (means for controlling the light emitting surface) is provided. The means for controlling the light emitting surface is
(a) Movement of shielding plate (shielding plate SHL in FIG. 20) (b) ON/OFF of liquid crystal
(c) Switching between light-emitting area and light-shielding area by partially turning on/off LEDs arrayed in a plane (d) Movement of illumination that irradiates the die (e) Movement of camera that captures cracks (f) Discontinuous irradiation The die is moved with respect to the boundary surface of the area using, for example, an intermediate stage.
etc. In the following, the control of the light emitting surface will be explained by taking (c) partial ON/OFF of the planarly arranged LEDs as an example. FIG. 24 is a perspective view of the lighting section. FIG. 25 is a cross-sectional view of a surface emitting illumination. FIG. 26 is a diagram showing a captured image of cracks.

照明部LD内の面発光照明SLは面発光タイプのLED光源であり、平面配列したLEDを有するLED基板SL1と、LED基板SL1に対向して設けられる拡散板SL2と、LED基板SL1と拡散板SL2の間に設けられる遮蔽板SL3と、を備える。遮蔽板SL3を境界としてLEDを点灯(ON)する領域と、消灯(OFF)する領域を設ける。例えば、LED基板SL1を上部の第1領域SL1Aと下部の第2領域SL1Bに分割する。直接検出方式では第1領域SL1Aおよび第2領域SL1Bの両方のLEDをONして発光面面積を大きくする。間接検出方式では、例えば第1領域SL1AのLEDをONし、第2領域SL1BのLEDをOFFして、発光面面積を小さくして発光面と遮蔽面を形成する。これにより、図20と同様にすることができる。 The surface-emitting illumination SL in the illumination unit LD is a surface-emitting type LED light source, and includes an LED substrate SL1 having LEDs arranged in a plane, a diffusion plate SL2 provided facing the LED substrate SL1, and the LED substrate SL1 and the diffusion plate. and a shielding plate SL3 provided between SL2. A region where the LED is turned on (ON) and a region where the LED is turned off (OFF) are provided with the shielding plate SL3 as a boundary. For example, the LED substrate SL1 is divided into an upper first area SL1A and a lower second area SL1B. In the direct detection method, the LEDs in both the first region SL1A and the second region SL1B are turned on to increase the light emitting surface area. In the indirect detection method, for example, the LEDs in the first region SL1A are turned on, the LEDs in the second region SL1B are turned off, and the light emitting surface area is reduced to form the light emitting surface and the shielding surface. Thereby, the same as in FIG. 20 can be achieved.

上述したように、面発光タイプのLED光源の内部に遮蔽板を挿入し、境界ごとに発光を制御すると図26に示すようにクラック検出可能エリアCDAではクラックの可視化が可能になり、ダイ表面に現れた照明の反射面境界付近のクラックが可視化することができる。このとき、光を拡散する拡散板表面の発光面境界がしっかりできていることが好ましい。 As described above, if a shielding plate is inserted inside the surface emitting type LED light source and light emission is controlled for each boundary, cracks can be visualized in the crack detectable area CDA as shown in FIG. Cracks near the reflective surface boundaries of the revealed illumination can be visualized. At this time, it is preferable that the boundary of the light-emitting surface of the surface of the diffusion plate for diffusing light is well established.

発光面と遮蔽面とを切り替えることで、検出可能エリアを広げることができる。また、遮蔽板SL3を動かす、または複数設けて発光面と遮蔽面との領域を変更することで検出可能エリアを広げることができる。 By switching between the light emitting surface and the shielding surface, the detectable area can be expanded. Further, the detectable area can be expanded by moving the shielding plate SL3 or by providing a plurality of shielding plates SL3 to change the regions of the light emitting surface and the shielding surface.

拡散板SL2の代わりに液晶パネルを用いてもよい。この場合、遮蔽板SL3は不要であり、液晶パネルの透過/非透過の領域を制御することで検査可能エリアを広げることができる。 A liquid crystal panel may be used instead of the diffusion plate SL2. In this case, the shielding plate SL3 is unnecessary, and the inspectable area can be expanded by controlling the transmissive/non-transmissive region of the liquid crystal panel.

クラックの外観検査は、ダイ位置認識を行う場所であるダイ供給部、中間ステージ、およびボンディングステージの少なくとも1か所で行うが、中間ステージおよびボンディングステージの2か所で行うのが好ましく、すべての箇所で行うのがより好ましい。中間ステージに行えば、ダイ供給部で検出できなかったクラックまたはピックアップ工程以降で発生したクラック(ボンディング工程よりも前に顕在化しなかったクラック)をボンディング前に検出することができる。また、ボンディングステージに行えば、ダイ供給部および中間ステージで検出できなかったクラック(ボンディング工程よりも前に顕在化しなかったクラック)またはボンディング工程以降で発生したクラックを、次のダイを積層するボンディング前に、または基板排出前に検出することができる。 Visual inspection of cracks is performed in at least one of the die supply section, the intermediate stage, and the bonding stage where the die position is recognized. It is more preferable to carry out in place. If performed in the intermediate stage, cracks that could not be detected in the die supply unit or cracks that occurred after the pick-up process (cracks that did not appear before the bonding process) can be detected before bonding. In addition, if the bonding stage is performed, cracks that could not be detected in the die supply unit and the intermediate stage (cracks that did not become apparent before the bonding process) or cracks that occurred after the bonding process can be removed by bonding the next die. It can be detected before or before substrate ejection.

以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。 The invention made by the present inventors has been specifically described above based on the embodiments and examples, but it should be noted that the present invention is not limited to the above-described embodiments and examples, and can be modified in various ways. Not even.

例えば、実施例では同軸照明は対物レンズ-ダイ間に配置するタイプについて説明したが、レンズ内挿入タイプであってもよい。
また、実施例ではダイ位置認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置認識を行ってもよい。
また、実施例ではウェハの裏面にDAFが貼付されているが、DAFはなくてもよい。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ1つ備えているが、それぞれ2つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
For example, in the embodiments, the coaxial illumination is of the type arranged between the objective lens and the die, but it may be of the type inserted into the lens.
Further, in the embodiment, the die visual inspection recognition is performed after the die position recognition, but the die position recognition may be performed after the die visual inspection recognition.
Also, although the DAF is attached to the back surface of the wafer in the embodiment, the DAF may be omitted.
Also, although one pickup head and one bonding head are provided in the embodiment, two or more of each may be provided. Also, although the embodiment includes an intermediate stage, the intermediate stage may be omitted. In this case, the pickup head and the bonding head may be used together.
Also, in the embodiment, the die is bonded with the surface facing up, but after the die is picked up, the die may be turned over and bonded with the back surface of the die facing up. In this case, no intermediate stage may be provided. This device is called a flip chip bonder.
Moreover, although the bonding head is provided in the embodiment, the bonding head may be omitted. In this case, the picked-up die is placed on a container or the like. This device is called a pickup device.

また、先に検出されたクラックの方向に合わせ、発光エリア遮光エリアの再調整および再検査を行うようにしてもよい。これにより、検出率を向上させることができる。 Further, readjustment and reinspection of the light-emitting area and light-shielding area may be performed in accordance with the direction of the previously detected crack. Thereby, the detection rate can be improved.

10・・・ダイボンダ
1・・・ダイ供給部
13・・・突上げユニット
2・・・ピックアップ部
24・・・ウェハ認識カメラ
3・・・アライメント部
31・・・中間ステージ
32・・・ステージ認識カメラ
4・・・ボンディング部
41・・・ボンディングヘッド
42・・・コレット
44・・・基板認識カメラ
5・・・搬送部
51・・・基板搬送爪
8・・・制御部
9・・・基板
BS・・・ボンディングステージ
D・・・ダイ
P・・・パッケージエリア
LD・・・照明部
HM・・・ハーフミラー
SL・・・光源
SL1・・・LED基板
SL1A・・・第1領域
SL1B・・・第2領域
SL2・・・拡散板
SL3・・・遮蔽板
DESCRIPTION OF SYMBOLS 10... Die bonder 1... Die supply part 13... Push-up unit 2... Pickup part 24... Wafer recognition camera 3... Alignment part 31... Intermediate stage 32... Stage recognition Camera 4 Bonding unit 41 Bonding head 42 Collet 44 Board recognition camera 5 Transport unit 51 Board transport claw 8 Control unit 9 Board BS ... Bonding stage D... Die P... Package area LD... Illumination unit HM... Half mirror SL... Light source SL1... LED substrate SL1A... First area SL1B... 2nd area|region SL2... Diffusion plate SL3... Shielding plate

Claims (12)

ダイを撮像する撮像装置と、
散乱光を発する面発光照明と、
前記ダイの上方に配置され、前記ダイの表面に明るさの変化を生じさせる遮蔽板と、
前記撮像装置を制御する制御装置と、
を備え、
前記制御装置は、前記ダイの表面の明部、暗部、および明部と暗部の間のグラデーション部を変化させ、前記撮像装置で前記ダイを撮像するよう構成される半導体製造装置。
an imaging device that images the die;
surface-emitting lighting that emits scattered light;
a shielding plate disposed above the die and causing a change in brightness on the surface of the die;
a control device that controls the imaging device;
with
The semiconductor manufacturing apparatus, wherein the control device is configured to change a bright portion, a dark portion, and a gradation portion between the bright portion and the dark portion on the surface of the die, and to image the die with the imaging device.
請求項1の半導体製造装置において、
前記制御装置は、前記撮像装置で前記ダイを撮像し、前記グラデーション部の画像に基づいてクラックの有無を判定するように構成される半導体製造装置。
In the semiconductor manufacturing apparatus of claim 1,
The semiconductor manufacturing apparatus, wherein the control device is configured to image the die with the imaging device and determine whether or not there is a crack based on the image of the gradation portion.
請求項2の半導体製造装置において、
前記制御装置は前記遮蔽板を移動することにより前記ダイの表面の明部、暗部、および明部と暗部の間のグラデーション部を変化させるよう構成される半導体製造装置。
In the semiconductor manufacturing apparatus of claim 2,
The semiconductor manufacturing apparatus, wherein the control device is configured to change a bright portion, a dark portion, and a gradation portion between the bright portion and the dark portion on the surface of the die by moving the shielding plate.
請求項3の半導体製造装置において、
発光面と前記発光面を前記遮蔽板により遮光して形成される遮蔽面とを有する照明装置を備える半導体製造装置。
In the semiconductor manufacturing apparatus of claim 3,
A semiconductor manufacturing apparatus comprising a lighting device having a light-emitting surface and a shielding surface formed by shielding the light-emitting surface with the shielding plate.
請求項4の半導体製造装置において、さらに、
前記ダイが貼り付けられたダイシングテープを保持するウェハリングホルダを有するダイ供給部を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記ダイシングテープに貼り付けられたダイを撮像するように構成される半導体製造装置。
The semiconductor manufacturing apparatus according to claim 4, further comprising:
A die supply unit having a wafer ring holder that holds a dicing tape to which the die is attached,
A semiconductor manufacturing apparatus, wherein the control device is configured to capture an image of the die attached to the dicing tape using the imaging device and the illumination device.
請求項4の半導体製造装置において、さらに、
前記ダイを基板または既にボンディングされているダイ上にボンディングするボンディングヘッドを備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記基板またはダイ上にボンディングされたダイを撮像するように構成される半導体製造装置。
The semiconductor manufacturing apparatus according to claim 4, further comprising:
a bonding head for bonding the die onto a substrate or an already bonded die;
A semiconductor manufacturing apparatus, wherein the controller is configured to image a die bonded on the substrate or die using the imaging device and the illumination device.
請求項4の半導体製造装置において、さらに、
前記ダイをピックアップするピックアップヘッドと、
前記ピックアップされたダイが載置される中間ステージと、
を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記中間ステージの上に載置されたダイを撮像するように構成される半導体製造装置。
The semiconductor manufacturing apparatus according to claim 4, further comprising:
a pickup head for picking up the die;
an intermediate stage on which the picked-up die is placed;
with
A semiconductor manufacturing apparatus, wherein the control device is configured to image the die placed on the intermediate stage using the imaging device and the illumination device.
(a)請求項1乃至4の何れか1項の半導体製造装置を準備する工程と、
(b)ダイをピックアップする工程と、
(c)前記ピックアップしたダイを基板または既に基板にボンディングされているダイ上にボンディングする工程と、
を含む半導体装置の製造方法。
(a) a step of preparing the semiconductor manufacturing apparatus according to any one of claims 1 to 4;
(b) picking up the die;
(c) bonding the picked die onto a substrate or a die already bonded to the substrate;
A method of manufacturing a semiconductor device comprising:
請求項8の半導体装置の製造方法において、
前記(b)工程は前記ピックアップされたダイを中間ステージに載置し、
前記(c)工程は前記中間ステージに載置されたダイをピックアップする半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 8,
The step (b) places the picked-up die on an intermediate stage,
The step (c) is a method of manufacturing a semiconductor device in which the die placed on the intermediate stage is picked up.
請求項8の半導体装置の製造方法において、
さらに、(d)前記(b)工程の前に、前記遮蔽板を有する照明装置および前記撮像装置を用いて前記ダイの外観を検査する工程を含む半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 8,
Further, (d) the method of manufacturing a semiconductor device includes, before the step (b), inspecting the appearance of the die using the illumination device having the shielding plate and the imaging device.
請求項8の半導体装置の製造方法において、
さらに、(e)前記(c)工程の後に、前記遮蔽板を有する照明装置および前記撮像装置を用いて前記ダイの外観を検査する工程を含む半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 8,
Further, (e) the method of manufacturing a semiconductor device includes, after the step (c), the step of inspecting the appearance of the die using the illumination device having the shielding plate and the imaging device.
請求項9の半導体装置の製造方法において、
さらに、(f)前記(b)工程の後であって前記(c)工程の前に、前記遮蔽板を有する照明装置および前記撮像装置を用いて前記ダイの外観を検査する工程を含む半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 9,
(f) a semiconductor device including, after the step (b) and before the step (c), inspecting the appearance of the die using the illumination device having the shielding plate and the imaging device; manufacturing method.
JP2021148231A 2017-05-18 2021-09-13 Semiconductor manufacturing equipment and semiconductor device manufacturing method Active JP7225337B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021148231A JP7225337B2 (en) 2017-05-18 2021-09-13 Semiconductor manufacturing equipment and semiconductor device manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017099163A JP6975551B2 (en) 2017-05-18 2017-05-18 Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment
JP2021148231A JP7225337B2 (en) 2017-05-18 2021-09-13 Semiconductor manufacturing equipment and semiconductor device manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017099163A Division JP6975551B2 (en) 2017-05-18 2017-05-18 Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment

Publications (2)

Publication Number Publication Date
JP2021193744A JP2021193744A (en) 2021-12-23
JP7225337B2 true JP7225337B2 (en) 2023-02-20

Family

ID=64499182

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017099163A Active JP6975551B2 (en) 2017-05-18 2017-05-18 Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment
JP2021148231A Active JP7225337B2 (en) 2017-05-18 2021-09-13 Semiconductor manufacturing equipment and semiconductor device manufacturing method

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017099163A Active JP6975551B2 (en) 2017-05-18 2017-05-18 Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment

Country Status (4)

Country Link
JP (2) JP6975551B2 (en)
KR (1) KR102104936B1 (en)
CN (1) CN108962784B (en)
TW (1) TWI702673B (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7299728B2 (en) * 2019-03-22 2023-06-28 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment and semiconductor device manufacturing method
JP7437987B2 (en) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 Die bonding equipment and semiconductor device manufacturing method
JP7635075B2 (en) * 2021-05-28 2025-02-25 ファスフォードテクノロジ株式会社 Die bonding apparatus and method for manufacturing semiconductor device
JP2023100561A (en) * 2022-01-06 2023-07-19 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment, inspection equipment, and semiconductor device manufacturing method
JP7851125B2 (en) * 2022-01-06 2026-04-24 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment, inspection equipment, and method for manufacturing semiconductor equipment
TWI858453B (en) * 2022-01-06 2024-10-11 日商捷進科技有限公司 Semiconductor manufacturing device, inspection device, and semiconductor device manufacturing method
JP7485728B2 (en) * 2022-06-20 2024-05-16 株式会社Screenホールディングス SUBSTRATE PROCESSING APPARATUS AND METHOD FOR CONTROLLING SUBSTRATE PROCESSING APPARATUS
JP2026019621A (en) * 2024-07-26 2026-02-05 ファスフォードテクノロジ株式会社 Illumination device, semiconductor manufacturing device, semiconductor device inspection device, semiconductor device manufacturing method, and semiconductor device inspection method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003185590A (en) 2001-12-18 2003-07-03 Stk Technology Co Ltd Work inspection method and device
JP2005098773A (en) 2003-09-24 2005-04-14 Okamoto Machine Tool Works Ltd Surface inspection apparatus for inspecting presence or absence of cracks in semiconductor substrate
JP2007220754A (en) 2006-02-14 2007-08-30 Shibuya Kogyo Co Ltd Device for collecting defective electronic components
CN101071107A (en) 2006-05-08 2007-11-14 三菱电机株式会社 Image inspection device and image inspection method using the image inspection device
JP2008066452A (en) 2006-09-06 2008-03-21 Renesas Technology Corp Manufacturing method of semiconductor device
JP2016009848A (en) 2014-06-26 2016-01-18 ファスフォードテクノロジ株式会社 Semiconductor or electronic component mounting device and semiconductor or electronic component mounting method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2995349B2 (en) * 1991-03-29 1999-12-27 マツダ株式会社 Lighting device for surface condition inspection
JPH07312375A (en) * 1994-05-18 1995-11-28 Fujitsu Ltd Method and apparatus for manufacturing semiconductor device
JP2897754B2 (en) * 1997-03-27 1999-05-31 日本電気株式会社 Inspection method for semiconductor device
JP2004311576A (en) * 2003-04-03 2004-11-04 Toshiba Corp Method for manufacturing semiconductor device
JP2005191060A (en) * 2003-12-24 2005-07-14 Seiko Epson Corp Exposure apparatus and exposure method
JP4830772B2 (en) * 2006-10-11 2011-12-07 ヤマハ株式会社 Inspection method of semiconductor chip
KR20080015363A (en) * 2006-08-14 2008-02-19 야마하 가부시키가이샤 Method and apparatus for inspecting wafers and semiconductor devices
JP2008103493A (en) * 2006-10-18 2008-05-01 Lintec Corp Method and apparatus for picking up chip
JP2008249397A (en) * 2007-03-29 2008-10-16 Toyota Motor Corp Surface inspection device
JP4358889B1 (en) * 2008-06-27 2009-11-04 日本エレクトロセンサリデバイス株式会社 Wafer defect inspection equipment
JP2010091361A (en) * 2008-10-07 2010-04-22 Yamatake Corp Method and device for inspecting image
CN102313740B (en) * 2010-07-05 2013-05-29 汉王科技股份有限公司 Solar panel crack detection method
JP2016076505A (en) * 2013-01-23 2016-05-12 株式会社新川 Die bonder and semiconductor die breakage detection method using die bonder
CN103499297B (en) * 2013-10-25 2016-01-13 爱科维申科技(天津)有限公司 A kind of high-precision measuring method based on CCD
CN103679167A (en) * 2013-12-18 2014-03-26 杨新锋 Method for processing CCD images
KR20150073512A (en) * 2013-12-23 2015-07-01 세메스 주식회사 Apparatus for inspecting dies
KR101550263B1 (en) * 2014-02-27 2015-09-15 뉴인텍 주식회사 Optical inspection apparatus
US9262821B2 (en) * 2014-05-12 2016-02-16 Kla-Tencor Corp. Inspection recipe setup from reference image variation
CN104409376B (en) * 2014-10-20 2017-12-15 上海技美电子科技有限公司 Wafer detecting apparatus
JP6584234B2 (en) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 Die bonder, bonding method and semiconductor device manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003185590A (en) 2001-12-18 2003-07-03 Stk Technology Co Ltd Work inspection method and device
JP2005098773A (en) 2003-09-24 2005-04-14 Okamoto Machine Tool Works Ltd Surface inspection apparatus for inspecting presence or absence of cracks in semiconductor substrate
JP2007220754A (en) 2006-02-14 2007-08-30 Shibuya Kogyo Co Ltd Device for collecting defective electronic components
CN101071107A (en) 2006-05-08 2007-11-14 三菱电机株式会社 Image inspection device and image inspection method using the image inspection device
JP2008066452A (en) 2006-09-06 2008-03-21 Renesas Technology Corp Manufacturing method of semiconductor device
JP2016009848A (en) 2014-06-26 2016-01-18 ファスフォードテクノロジ株式会社 Semiconductor or electronic component mounting device and semiconductor or electronic component mounting method

Also Published As

Publication number Publication date
KR102104936B1 (en) 2020-04-27
KR20180127204A (en) 2018-11-28
TW201911448A (en) 2019-03-16
JP2018195735A (en) 2018-12-06
JP6975551B2 (en) 2021-12-01
TWI702673B (en) 2020-08-21
CN108962784A (en) 2018-12-07
JP2021193744A (en) 2021-12-23
CN108962784B (en) 2022-05-31

Similar Documents

Publication Publication Date Title
JP7225337B2 (en) Semiconductor manufacturing equipment and semiconductor device manufacturing method
TWI624887B (en) Semiconductor manufacturing device and method for manufacturing semiconductor device
TWI729397B (en) Semiconductor manufacturing device and manufacturing method of semiconductor device
KR102100889B1 (en) Die bonding device and method of manufacturing semiconductor device
JP7299728B2 (en) Semiconductor manufacturing equipment and semiconductor device manufacturing method
JP7010633B2 (en) Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment
JP7029900B2 (en) Manufacturing method of die bonding equipment and semiconductor equipment
TWI765517B (en) Die bonding device and method of manufacturing semiconductor device
CN115410947A (en) Chip mounting device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230208

R150 Certificate of patent or registration of utility model

Ref document number: 7225337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250