JP7231066B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7231066B2 JP7231066B2 JP2021571240A JP2021571240A JP7231066B2 JP 7231066 B2 JP7231066 B2 JP 7231066B2 JP 2021571240 A JP2021571240 A JP 2021571240A JP 2021571240 A JP2021571240 A JP 2021571240A JP 7231066 B2 JP7231066 B2 JP 7231066B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- semiconductor substrate
- hydrogen
- depth position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/422—PN diodes having the PN junctions in mesas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
- H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/129—Cathode regions of diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/50—Physical imperfections
- H10D62/53—Physical imperfections the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
- H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
特許文献1 再公表特許第2016-204227号
特許文献2 特開2015-185742号公報
Claims (22)
- 上面および下面を有する半導体基板と、
前記半導体基板の上面側の領域に設けられ、第1深さ位置に第1不純物の第1化学濃度ピークを有する第1領域と、
前記半導体基板において前記第1領域とは異なる領域に設けられ、前記第1深さ位置に前記第1不純物の第2化学濃度ピークを有する第2領域と
を備え、
前記第1深さ位置において、前記第2領域の再結合中心の濃度が、前記第1領域の前記再結合中心の濃度よりも低い
半導体装置。 - 前記第1深さ位置において、前記第1領域の前記第1化学濃度ピークのピーク値と前記第2領域の前記第2化学濃度ピークのピーク値との比は、前記第1領域の前記再結合中心の濃度と前記第2領域の前記再結合中心の濃度との比よりも1に近い
請求項1に記載の半導体装置。 - 前記第1化学濃度ピークの前記ピーク値と、前記第2化学濃度ピークの前記ピーク値とが同一である
請求項2に記載の半導体装置。 - 前記第1領域は、前記第1深さ位置に、前記再結合中心の濃度ピークを有する
請求項1から3のいずれか一項に記載の半導体装置。 - 前記第1領域における前記再結合中心の前記濃度ピークの半値全幅の深さ範囲で、前記第1領域における水素化学濃度を深さ方向に積分した第1積分値が、前記深さ範囲で前記第2領域における水素化学濃度を深さ方向に積分した第2積分値よりも小さい
請求項4に記載の半導体装置。 - 前記第1深さ位置において、前記第2領域の水素化学濃度が、前記第1領域の水素化学濃度よりも高い
請求項1から5のいずれか一項に記載の半導体装置。 - 前記第1領域における前記第1深さ位置から前記半導体基板の前記下面までの範囲で水素化学濃度を深さ方向に積分した第3積分値が、前記第2領域における前記第1深さ位置から前記半導体基板の前記下面までの範囲で水素化学濃度を深さ方向に積分した第4積分値よりも小さい
請求項1から6のいずれか一項に記載の半導体装置。 - 前記第1領域と前記半導体基板の前記下面との間に配置された第1下面側領域と、
前記第2領域と前記半導体基板の前記下面との間に設けられ、第2深さ位置に水素化学濃度のピークを有する第2下面側領域と
を更に備え、
前記第1下面側領域の前記第2深さ位置における水素化学濃度は、前記第2下面側領域の前記第2深さ位置における水素化学濃度よりも小さい
請求項1から7のいずれか一項に記載の半導体装置。 - 前記第1領域と前記半導体基板の前記上面との間に配置された第1上面側領域と、
前記第2領域と前記半導体基板の前記上面との間に設けられ、第3深さ位置に水素化学濃度のピークを有する第2上面側領域と
を更に備え、
前記第2上面側領域の前記第3深さ位置における水素化学濃度は、前記第1上面側領域の前記第3深さ位置における水素化学濃度よりも大きい
請求項1から7のいずれか一項に記載の半導体装置。 - 前記第1不純物の化学濃度分布は、前記第1化学濃度ピークから前記半導体基板の前記上面に向かう上側裾と、前記第1化学濃度ピークから前記下面に向かう下側裾とを有し、
前記上側裾は、前記下側裾よりも前記第1不純物の化学濃度が急峻に減少する
請求項1から9のいずれか一項に記載の半導体装置。 - 前記第1不純物はヘリウムである
請求項1から10のいずれか一項に記載の半導体装置。 - 前記半導体基板の前記上面に設けられたゲート絶縁膜を更に備える
請求項1から11のいずれか一項に記載の半導体装置。 - 前記半導体基板に設けられたN型のドリフト領域と、
前記ドリフト領域と前記半導体基板の前記下面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高いN型のバッファ領域と
を更に備え、
前記第2領域の下方における前記バッファ領域は、前記第2下面側領域を含み、
前記第1領域の下方における前記バッファ領域は、前記第1下面側領域を含む
請求項8に記載の半導体装置。 - 前記第1下面側領域は、水素以外のN型ドーパントの化学濃度ピークを有する
請求項13に記載の半導体装置。 - 前記半導体基板の前記下面にP型のコレクタ領域を有するトランジスタ部と、
前記半導体基板の前記下面にN型のカソード領域を有するダイオード部と
を更に備え、
前記第2領域は前記トランジスタ部に設けられ、
前記第1領域は前記ダイオード部に設けられる
請求項1から14のいずれか一項に記載の半導体装置。 - 前記半導体基板はN型のドリフト領域を有し、
前記ドリフト領域と前記半導体基板の前記下面との間にP型のコレクタ領域を有するトランジスタ部と、
前記ドリフト領域と前記半導体基板の前記下面との間にN型のカソード領域を有するダイオード部と
を更に備え、
前記第2上面側領域は前記トランジスタ部に設けられ、
前記第1上面側領域は前記ダイオード部に設けられる
請求項9に記載の半導体装置。 - 前記トランジスタ部は、前記ドリフト領域と前記半導体基板の前記上面との間に配置されたP型のベース領域を有し、
前記第3深さ位置は、前記ベース領域の下端よりも上方に配置されている
請求項16に記載の半導体装置。 - 前記トランジスタ部は、前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ベース領域よりもドーピング濃度の高い高濃度領域を有し、
前記第3深さ位置は、前記高濃度領域の下端よりも浅い位置に配置されている
請求項17に記載の半導体装置。 - 前記半導体基板の前記上面の上方に配置されたエミッタ電極を更に備え、
前記第3深さ位置は、前記エミッタ電極と接する前記半導体基板の前記上面からの深さ方向の距離が1μm以下である
請求項16から18のいずれか一項に記載の半導体装置。 - 上面および下面を有する半導体基板と、
前記半導体基板に設けられた第1領域と、
前記半導体基板において前記第1領域と同一の深さ位置に設けられた第2領域と
を備え、
前記第1領域は、前記第2領域よりも再結合中心の濃度が高く、
前記第2領域は、前記第1領域よりも水素化学濃度が高い
半導体装置。 - 半導体装置の製造方法であって、
上面および下面を有する半導体基板に荷電粒子を注入して、再結合中心を形成する第1注入段階と、
上面視において前記第1注入段階で前記荷電粒子が注入された領域のうちの一部に、前記荷電粒子の飛程よりも短い飛程で水素イオンを注入する第2注入段階と、
前記半導体基板を熱処理して前記半導体基板中の水素を拡散させて、前記再結合中心を上面視において局所的に回復させる熱処理段階と
を備える半導体装置の製造方法。 - 前記熱処理段階の後に、前記第2注入段階で前記水素イオンを注入することで形成された水素化学濃度ピークを含む前記半導体基板の部分を研削する
請求項21に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020006033 | 2020-01-17 | ||
| JP2020006033 | 2020-01-17 | ||
| PCT/JP2021/001135 WO2021145397A1 (ja) | 2020-01-17 | 2021-01-14 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2021145397A1 JPWO2021145397A1 (ja) | 2021-07-22 |
| JP7231066B2 true JP7231066B2 (ja) | 2023-03-01 |
Family
ID=76864436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021571240A Active JP7231066B2 (ja) | 2020-01-17 | 2021-01-14 | 半導体装置および半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US12294025B2 (ja) |
| JP (1) | JP7231066B2 (ja) |
| CN (1) | CN114051653A (ja) |
| DE (1) | DE112021000038T5 (ja) |
| WO (1) | WO2021145397A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024154238A (ja) * | 2023-04-18 | 2024-10-30 | 株式会社デンソー | 半導体装置 |
| WO2025187565A1 (ja) * | 2024-03-05 | 2025-09-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014208404A1 (ja) | 2013-06-26 | 2014-12-31 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2015185742A (ja) | 2014-03-25 | 2015-10-22 | 株式会社デンソー | 半導体装置 |
| WO2016204227A1 (ja) | 2015-06-17 | 2016-12-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2017146148A1 (ja) | 2016-02-23 | 2017-08-31 | 富士電機株式会社 | 半導体装置 |
| JP2018125537A (ja) | 2014-10-03 | 2018-08-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2019181852A1 (ja) | 2018-03-19 | 2019-09-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE502007003501D1 (de) * | 2006-01-20 | 2010-06-02 | Infineon Technologies Austria | Nden halbleiterwafers und halbleiterbauelement |
| US9627517B2 (en) | 2013-02-07 | 2017-04-18 | Infineon Technologies Ag | Bipolar semiconductor switch and a manufacturing method therefor |
| JP6237921B2 (ja) | 2014-09-30 | 2017-11-29 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6457324B2 (ja) | 2015-04-27 | 2019-01-23 | 株式会社ジェイエスピー | ガラス板用間紙 |
| JP6477897B2 (ja) | 2015-09-16 | 2019-03-06 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN108604602B (zh) * | 2016-08-12 | 2021-06-15 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| JP6733739B2 (ja) * | 2016-10-17 | 2020-08-05 | 富士電機株式会社 | 半導体装置 |
| WO2018092788A1 (ja) * | 2016-11-16 | 2018-05-24 | 富士電機株式会社 | 半導体装置 |
| CN109314134B (zh) * | 2016-12-16 | 2021-11-05 | 富士电机株式会社 | 半导体装置及制造方法 |
| CN110546767B (zh) * | 2017-11-15 | 2022-07-29 | 富士电机株式会社 | 半导体装置 |
| JP6958740B2 (ja) * | 2018-08-14 | 2021-11-02 | 富士電機株式会社 | 半導体装置および製造方法 |
| DE112019008041B4 (de) * | 2018-10-18 | 2026-02-05 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und herstellungsverfahren davon |
| CN112204710B (zh) * | 2018-12-28 | 2024-07-09 | 富士电机株式会社 | 半导体装置及制造方法 |
| WO2020149354A1 (ja) * | 2019-01-18 | 2020-07-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7597233B2 (ja) * | 2021-09-15 | 2024-12-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7782686B2 (ja) * | 2022-04-27 | 2025-12-09 | 富士電機株式会社 | 半導体装置 |
-
2021
- 2021-01-14 DE DE112021000038.1T patent/DE112021000038T5/de active Pending
- 2021-01-14 JP JP2021571240A patent/JP7231066B2/ja active Active
- 2021-01-14 CN CN202180004245.XA patent/CN114051653A/zh active Pending
- 2021-01-14 WO PCT/JP2021/001135 patent/WO2021145397A1/ja not_active Ceased
- 2021-12-26 US US17/645,992 patent/US12294025B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014208404A1 (ja) | 2013-06-26 | 2014-12-31 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2015185742A (ja) | 2014-03-25 | 2015-10-22 | 株式会社デンソー | 半導体装置 |
| JP2018125537A (ja) | 2014-10-03 | 2018-08-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2016204227A1 (ja) | 2015-06-17 | 2016-12-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2017146148A1 (ja) | 2016-02-23 | 2017-08-31 | 富士電機株式会社 | 半導体装置 |
| WO2019181852A1 (ja) | 2018-03-19 | 2019-09-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114051653A (zh) | 2022-02-15 |
| US12294025B2 (en) | 2025-05-06 |
| US20220123133A1 (en) | 2022-04-21 |
| JPWO2021145397A1 (ja) | 2021-07-22 |
| DE112021000038T5 (de) | 2022-04-07 |
| WO2021145397A1 (ja) | 2021-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7687456B2 (ja) | 半導体装置 | |
| JP7268743B2 (ja) | 半導体装置 | |
| JP7222435B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US12543355B2 (en) | Semiconductor device | |
| JP7231066B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7279806B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20230038712A1 (en) | Semiconductor device | |
| US20230144542A1 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP7323049B2 (ja) | 半導体装置および半導体装置を備えた電力変換装置 | |
| WO2022196768A1 (ja) | 半導体装置 | |
| JP7782686B2 (ja) | 半導体装置 | |
| JP7439929B2 (ja) | 半導体装置 | |
| CN113140616B (zh) | 半导体装置 | |
| WO2023145805A1 (ja) | 半導体装置および製造方法 | |
| JP2023119676A (ja) | 半導体装置 | |
| JP7400834B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7683287B2 (ja) | 半導体装置および製造方法 | |
| US20250072103A1 (en) | Semiconductor device | |
| CN119631592A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7231066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |