JP7239239B2 - Multilayer ceramic capacitor and manufacturing method thereof - Google Patents
Multilayer ceramic capacitor and manufacturing method thereof Download PDFInfo
- Publication number
- JP7239239B2 JP7239239B2 JP2018098460A JP2018098460A JP7239239B2 JP 7239239 B2 JP7239239 B2 JP 7239239B2 JP 2018098460 A JP2018098460 A JP 2018098460A JP 2018098460 A JP2018098460 A JP 2018098460A JP 7239239 B2 JP7239239 B2 JP 7239239B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- intermetallic compound
- electrode
- multilayer ceramic
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層セラミックキャパシタ及びその製造方法に関するものである。 The present invention relates to a multilayer ceramic capacitor and its manufacturing method.
積層セラミックキャパシタ(Multi-Layered Ceramic Capacitor;MLCC)は、小型でありながらも高容量が保障され、且つ実装が容易であるという利点から、通信、コンピュータ、家電、自動車などの産業に用いられる重要なチップ部品であり、特に、携帯電話、コンピュータ、デジタルTVなど各種の電気・電子機器、情報通信機器に用いられる核心受動素子である。 Multi-Layered Ceramic Capacitors (MLCCs) are small in size, have high capacitance, and are easy to implement. Therefore, they are important for use in industries such as communications, computers, home appliances, and automobiles. It is a chip component, especially a core passive element used in various electric/electronic devices such as mobile phones, computers, digital TVs, and information communication devices.
最近では、電子機器の小型化及び高性能化に伴い、積層セラミックキャパシタも小型化及び高容量化する傾向にあるため、積層セラミックキャパシタの高信頼性の確保に対する重要度が高まっている。 Recently, along with the miniaturization and high performance of electronic devices, multilayer ceramic capacitors also tend to be miniaturized and have high capacity.
かかる積層セラミックキャパシタの高信頼性を確保するための方案としては、機械的又は熱的環境において発生する引張ストレス(stress)を吸収して、ストレスによるクラック(crack)の発生を防止するために、外部電極に導電性樹脂層を適用する技術が開示されている。 In order to ensure high reliability of the multi-layer ceramic capacitor, in order to absorb tensile stress generated in a mechanical or thermal environment and prevent cracks due to stress, Techniques for applying a conductive resin layer to external electrodes have been disclosed.
このような導電性樹脂層は、Cu、ガラスフリット(glass frit)、及び熱可塑性樹脂を含むペーストを用いて形成され、積層セラミックキャパシタの外部電極における焼結電極層とめっき層との間を電気的及び機械的に接合させる役割を果たし、回路基板への実装中に発生する工程温度による機械的及び熱的応力、並びに基板の曲げ衝撃から積層セラミックキャパシタを保護する役割を果たす。 Such a conductive resin layer is formed using a paste containing Cu, glass frit, and thermoplastic resin, and electrically connects between the sintered electrode layer and the plating layer in the external electrode of the multilayer ceramic capacitor. It plays a role of physical and mechanical bonding, and protects the multilayer ceramic capacitor from mechanical and thermal stress due to process temperature generated during mounting on the circuit board and bending impact of the board.
しかしながら、Cu、ガラスフリット、及び熱可塑性樹脂を含むペーストを用いる場合は、素材の基本的な物性によって曲げ衝撃や熱衝撃、水分又は塩素水などの吸湿によって信頼性項目に対する物性が変化する可能性がある。 However, when using a paste containing Cu, glass frit, and thermoplastic resin, the physical properties of the reliability items may change due to bending impact, thermal shock, moisture absorption such as moisture or chlorine water, depending on the basic physical properties of the material. There is
即ち、Cu、ガラスフリット、及び熱可塑性樹脂を含むペーストを用いる場合は、チップの内部に残留応力が存在する可能性があり、曲げ衝撃をそのままセラミック本体に伝達するようになり、ガラスフリットの成分によって耐化学特性が低下することがあるという問題点がある。 That is, when using a paste containing Cu, glass frit, and a thermoplastic resin, there is a possibility that residual stress exists inside the chip, and the bending impact is transmitted as it is to the ceramic body. There is a problem that the chemical resistance may be lowered by the
本発明は、耐湿信頼性に優れるとともに、内部等価直列抵抗(ESR;Equivalent Series Resistor)が低く、さらに機械的応力に対する抵抗性に優れた積層セラミックキャパシタ及びその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer ceramic capacitor having excellent moisture resistance reliability, low internal equivalent series resistance (ESR), and excellent resistance to mechanical stress, and a method for manufacturing the same. .
本発明の一側面は、誘電体層と、第1及び第2内部電極を含む本体と、上記本体に配置される外部電極と、を含み、上記外部電極は、上記第1又は第2内部電極と接触する電極層と、上記電極層上に配置され、第1金属間化合物を含む中間層と、上記中間層上に配置され、複数の金属粒子、第2金属間化合物、及びベース樹脂を含む導電性樹脂層と、を含む積層セラミックキャパシタを提供する。 One aspect of the present invention includes a dielectric layer, a body including first and second internal electrodes, and an external electrode disposed on the body, wherein the external electrode is the first or second internal electrode. an intermediate layer disposed on the electrode layer and containing a first intermetallic compound; and an intermediate layer disposed on the intermediate layer and containing a plurality of metal particles, a second intermetallic compound, and a base resin. and a conductive resin layer.
本発明の他の一側面は、内部電極が印刷されたグリーンシートを複数層積層して積層体を設ける段階と、上記積層体を焼成して本体を設けた後、上記内部電極の一端と電気的に連結され、上記本体の一面を覆うように電極層を形成する段階と、上記電極層上に低融点のペーストを塗布及び乾燥した後、硬化熱処理して中間層及び導電性樹脂層を形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。 According to another aspect of the present invention, a laminate is provided by laminating a plurality of green sheets on which internal electrodes are printed, and after firing the laminate to provide a main body, one end of the internal electrode is connected to an electrical outlet. forming an electrode layer to cover one surface of the main body, applying a low melting point paste on the electrode layer, drying the electrode layer, and then performing a hardening heat treatment to form an intermediate layer and a conductive resin layer; and a method of manufacturing a multilayer ceramic capacitor.
本発明の一実施形態によると、電極層、中間層、及び導電性樹脂層が順次に積層された構造を有することで、サンドブラスト(Sandblaster)方法を代替することができ、耐湿信頼性を向上させるとともに、低ESRで、曲げ強度などの機械的応力に対する抵抗性及び耐化学特性を向上させることができるという効果がある。 According to an embodiment of the present invention, an electrode layer, an intermediate layer, and a conductive resin layer are sequentially stacked to replace a sandblasting method and improve moisture resistance reliability. In addition, it has a low ESR and can improve resistance to mechanical stress such as bending strength and chemical resistance.
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(又は強調表示や簡略化表示)がされることがあり、図面上の同一の符号で示される要素は同一の要素である。 Preferred embodiments of the present invention will now be described with reference to the accompanying drawings. However, embodiments of the invention may be embodied in various other forms, and the scope of the invention is not limited to the embodiments set forth below. Moreover, embodiments of the present invention are provided so that the present invention may be more fully understood by those of average skill in the art. Therefore, the shapes and sizes of elements in the drawings may be enlarged or reduced (or emphasized or simplified) for clearer explanation, and elements indicated by the same reference numerals on the drawings are the same. is an element of
なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除去するのではなく、他の構成要素をさらに含むことができるということを意味する。 In order to clearly explain the present invention, parts not related to the explanation are omitted in the drawings, and the thickness is enlarged to clearly express various layers and regions. The same reference numerals are used to describe the same components. Furthermore, throughout the specification, the term "comprising" an element means that the other element can be further included rather than omitting the other element, unless specifically stated to the contrary. means
図1は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。図2は図1のI-I'の線に沿った断面図である。 FIG. 1 is a perspective view schematically showing a multilayer ceramic capacitor according to one embodiment of the present invention. FIG. 2 is a cross-sectional view taken along line II' of FIG.
図1及び図2を参照すると、本発明の一実施形態による積層セラミックキャパシタ100は、本体110と、第1及び第2外部電極130、140と、を含む。
1 and 2, a multilayer
本体110は、キャパシタの容量の形成に寄与する部分としての活性領域と、活性領域の上下部にそれぞれ形成される上下マージン部としての上部及び下部カバー112、113と、を含むことができる。
The
本発明の一実施形態において、本体110の形状は特に制限されないが、実質的に六面体形状であることができる。
In one embodiment of the present invention, the shape of the
即ち、本体110は、内部電極の配置による厚さの差及び角部の研磨により、完全な六面体形状ではないが、実質的に六面体に近い形状を有することができる。
That is, the
本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面上において、X方向は第1方向又は長さ方向を示し、Y方向は第2方向又は幅方向を示し、Z方向は第3方向、厚さ方向又は積層方向を示すことができる。 Defining the directions of a hexahedron to clearly describe the embodiments of the present invention, in the drawings, the X direction indicates the first direction or length direction, the Y direction indicates the second direction or width direction, and the Z direction can indicate the third direction, the thickness direction or the stacking direction.
また、本体110において、Z方向に互いに対向する両面を第1及び第2面1、2と定義し、第1及び第2面1、2と連結され、X方向に互いに対向する両面を第3及び第4面3、4と定義し、第1及び第2面1、2と連結され、第3及び第4面3、4と連結され、且つY方向に互いに対向する両面を第5及び第6面5、6と定義する。このとき、第1面1は実装面となり得る。
Also, in the
上記活性領域は、複数の誘電体層111と、該誘電体層111を挟んで複数の第1及び第2内部電極121、122と、が交互に積層される構造からなることができる。
The active region may have a structure in which a plurality of
誘電体層111は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム(BaTiO3)系、若しくは、チタン酸ストロンチウム(SrTiO3)系粉末を含むことができるが、本発明はこれに限定されるものではない。
The
このとき、誘電体層111の厚さは、積層セラミックキャパシタ100の容量設計に応じて任意に変更することができ、本体110のサイズ及び容量を考慮して、焼成後の一層の厚さが0.1~10μmとなるように構成することができるが、本発明はこれに限定されるものではない。
At this time, the thickness of the
第1及び第2内部電極121、122は、誘電体層111を挟んで互いに対向するように配置されることができる。
The first and second
第1及び第2内部電極121、122は、互いに異なる極性を有する一対の電極であり、誘電体層111上に導電性金属を含む導電性ペーストを所定の厚さに印刷することで、誘電体層111を挟んで誘電体層111の積層方向に沿って本体110の第3及び第4面3、4に交互に露出するように形成されることができ、このとき、中間に配置された誘電体層111により互いに電気的に絶縁されることができる。
The first and second
またこのとき、積層後の焼成過程において、内部電極121、122は、誘電体層と内部電極の収縮率の差によって、本体の第3及び第4面3、4と一定の間隔離れて本体の内部に形成されるが、交互に露出するように配置されることができる。
At this time, the
上記第1及び第2内部電極121、122は、上記一定の間隔離れた部分、及び上記本体の第3及び第4面3、4に形成された電極層131、141を介して第1及び第2外部電極130、140とそれぞれ電気的に連結されることができる。
The first and second
したがって、第1及び第2外部電極130、140に電圧を印加すると、互いに対向する第1及び第2内部電極121、122の間に電荷が蓄積されるようになるが、このとき、積層セラミックキャパシタ100の静電容量は、第1及び第2内部電極121、122の互いに重なり合う領域の面積と比例するようになる。
Therefore, when a voltage is applied to the first and second
このような第1及び第2内部電極121、122の厚さは、用途に応じて決定されることができ、例えば、セラミック本体110のサイズ及び容量を考慮して、0.2~1.0μmの範囲内にあるように決定されることができるが、本発明はこれに限定されるものではない。
The thickness of the first and second
また、第1及び第2内部電極121、122に含まれる導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、又はこれらの合金であることができるが、本発明はこれに限定されるものではない。
Also, the conductive metal contained in the first and second
上部及び下部カバー112、113は、内部電極を含まないこと以外は、上記活性領域の誘電体層111と同様の材質及び構成を有することができる。
The upper and
即ち、上部及び下部カバー112、113は、単一の誘電体層又は二層以上の誘電体層を上記活性領域の上面及び下面のそれぞれにZ方向に積層して形成されたものと見なすことができ、基本的には、物理的又は化学的なストレスによる第1及び第2内部電極121、122の損傷を防止する役割を果たすことができる。
That is, the upper and
第1及び第2外部電極130、140は、電極層131、141と、中間層132、142と、導電性樹脂層133、143と、第1めっき層134、144と、第2めっき層135、145と、をそれぞれ含むことができる。
The first and second
第1めっき層134、144はニッケルめっき層であってもよく、第2めっき層135、145はスズめっき層であってもよい。
The
電極層131、141は、本体と外部電極を機械的に接合させる役割を果たし、さらに、内部電極と外部電極を電気的及び機械的に接合させる役割を果たす。
The
図5に示したように、内部電極121、122は、積層後の焼成過程における誘電体層と内部電極の収縮率の差によって、本体の第3及び第4面3、4と一定の間隔離れて本体の内部に形成され、交互に露出するように配置されることができる。内部電極121、122が本体の第3及び第4面3、4と一定の間隔離れて本体の内部に形成され、交互に露出すると、内部電極及び外部電極との電気的連結性が低下することがある。
As shown in FIG. 5, the
従来は、図6に示したように、サンドブラスト法などを用いて誘電体層の突出した部分を取り除く工程をさらに行うことによって、このような問題点を解決しようとしていた。 Conventionally, as shown in FIG. 6, such a problem has been solved by additionally performing a process of removing the protruding portion of the dielectric layer using a sandblasting method or the like.
しかし、本発明では、図7に示したように、電極層131、141が上記一定の間隔離れた部分と、上記本体の第3及び第4面3、4とに形成されるため、サンドブラスト法を用いて誘電体層の突出した部分を取り除くという工程が不要となる。
However, in the present invention, as shown in FIG. 7, the electrode layers 131, 141 are formed on the spaced-apart portions and the third and
電極層131、141を形成する方法としては、上記一定の間隔離れた部分、及び上記本体の第3及び第4面3、4に電極層が形成可能であれば、特に制限されない。例えば、電極層131、141は、緻密で耐食性が高く、且つ均一な厚さの電極層を形成できる無電解めっき法又はスパッタリング工法を用いて形成された無電解めっき層又はスパッタリング層であることができる。
A method for forming the electrode layers 131 and 141 is not particularly limited as long as the electrode layers can be formed on the portions spaced apart by a predetermined interval and the third and
無電解めっき法を用いる場合は、本体において誘電体層からなる部分にも電極層131、141を形成でき、さらに、上記一定の間隔離れた部分にも電極層131、141を容易に形成できるため、電極層131、141を本体の一面を覆うように形成することができる。 When the electroless plating method is used, the electrode layers 131 and 141 can be formed on the dielectric layer portion of the main body, and furthermore, the electrode layers 131 and 141 can be easily formed on the portions separated by the predetermined interval. , electrode layers 131 and 141 may be formed to cover one surface of the body.
より具体的には、例えば、無電解めっき法を用いる場合、水酸化ホウ素ナトリウムとNiによる無電解めっき法、又は次リン酸ナトリウムとNiによる無電解めっき法を用いることができる。但し、P成分が多く含有されると、中間層132、142をなす第1金属間化合物の形成が遅くなったり、妨害を受けたりすることもあるため、水酸化ホウ素ナトリウムとNiによる無電解めっき法を用いることがより好ましい。
More specifically, for example, when an electroless plating method is used, an electroless plating method using sodium borohydride and Ni or an electroless plating method using sodium hypophosphate and Ni can be used. However, if the P component is contained in a large amount, the formation of the first intermetallic compound forming the
水酸化ホウ素ナトリウムとNiによる無電解めっき法を用いる場合、電極層131、141はNi及びBを含む。 The electrode layers 131 and 141 contain Ni and B when electroless plating with sodium borohydride and Ni is used.
一方、電極層の厚さは、特に制限されないが、0.5~5μmであってもよい。 On the other hand, the thickness of the electrode layer is not particularly limited, but may be 0.5 to 5 μm.
このとき、電極層131、141は、本体110の第3及び第4面3、4から本体110の第1及び第2面1、2の一部までそれぞれ延長するように形成されることができる。
At this time, the electrode layers 131 and 141 may be formed to extend from the third and
また、電極層131、141は、本体110の第3及び第4面3、4から本体の第5及び第6面5、6の一部までそれぞれ延長するように形成されることができる。
Also, the electrode layers 131 and 141 may be formed to extend from the third and
尚、他の実施例として、図8に示したように、積層セラミックキャパシタ100'の第1及び第2外部電極130、140は、電極層131'、141'が本体110の第1及び第2面1、2には延長されずに、第3及び第4面3、4のみにそれぞれ形成されることができる。
As another embodiment, as shown in FIG. 8, the first and second
このとき、積層セラミックキャパシタ100'の曲げ強度及びESRをさらに向上させることができる。 At this time, the bending strength and ESR of the multilayer ceramic capacitor 100' can be further improved.
中間層132、142は、第1金属間化合物を含み、耐湿信頼性及び電気的連結性を向上させる役割を果たす。また、中間層132、142は、上記電極層131、141を覆うように配置されることができる。中間層132、142は、第1金属間化合物からなってもよい。
The
従来は、誘電体層の突出した部分が取り除かれた後に、第3及び第4面3、4に導電性ペーストを塗布及び焼成して外部電極を形成していたが、焼成過程において、内部電極に含まれた金属粒子と導電性ペーストに含まれた金属粒子とが相互拡散し、導電性ペーストと内部電極が接触する部位に金属間化合物を形成させて電気的連結性を確保していた。図5に示したように、積層後の焼成過程における誘電体層と内部電極の収縮率の差によって誘電層が突出形状を有すると、導電性ペーストと内部電極が接しにくくなり、このような金属間化合物が形成されにくくなるため、従来はサンドブラスト法などを用いて誘電体層の突出した部分を取り除く工程が必要とされていた。
Conventionally, external electrodes are formed by applying and firing a conductive paste on the third and
しかしながら、本発明では、電極層131、141を形成し、電極層131、141上に低融点のペーストを塗布及び焼成して外部電極130、140を形成するため、サンドブラスト法などを用いて誘電体層の突出した部分を取り除くという工程が不要となる。また、電極層131、141に含まれた金属粒子とペーストに含まれた低融点の金属粒子とが相互拡散して第1金属間化合物を形成し、電極層131、141と導電性樹脂層133、143との間に第1金属間化合物が層(layer)状に形成されるため、耐湿信頼性及び電気的連結性が向上するようになる。
However, in the present invention, since the electrode layers 131 and 141 are formed and the
このとき、第1金属間化合物はNi3Sn4であってもよい。即ち、電極層131、141に含まれた金属粒子であるNiとペーストに含まれた低融点の金属粒子であるSnとが結合して形成されたNi3Sn4であってもよい。 At this time, the first intermetallic compound may be Ni 3 Sn 4 . That is, Ni 3 Sn 4 may be formed by combining Ni, which is the metal particles contained in the electrode layers 131 and 141, and Sn, which is the low melting point metal particles contained in the paste.
図3は図2のB領域を拡大して示した断面図である。 FIG. 3 is a cross-sectional view showing an enlarged area B of FIG.
上記B領域は、第1外部電極130の一部を拡大して示しているが、第1外部電極130は第1内部電極121と電気的に接続され、第2外部電極130は第2内部電極122と接続されるという点における相違があるだけで、第1外部電極130と第2外部電極140の構成は類似している。以下、第1外部電極130に基づいて説明するが、これは第2外部電極140に関する説明を含むものと見なす。
Although the B area shows a part of the first
導電性樹脂層133は、中間層132上に配置され、複数の金属粒子133aと、第2金属間化合物133bと、ベース樹脂133cと、を含む。導電性樹脂層は、中間層と第1めっき層を電気的及び機械的に接合させる役割を果たし、積層セラミックキャパシタを基板に実装する際に、機械的又は熱的環境において発生する引張ストレスを吸収することでクラックの発生を防止するとともに、基板の曲げ衝撃から積層セラミックキャパシタを保護する役割を果たすことができる。第2金属間化合物133bは、複数の金属粒子133aの少なくとも一部を取り囲むように配置されてもよい。
The
金属粒子133aは、Ag及びCuのいずれか1種以上を含んでもよく、より好ましくは、Agからなってもよい。
The
第2金属間化合物133bは、溶融した状態で複数の金属粒子133aを取り囲んで互いに連結させる役割を果たし、これにより、本体110の内部の応力を最小化させ、高温負荷と耐湿負荷特性を向上させることができるようになる。
The
このとき、第2金属間化合物133bは、ベース樹脂133cの硬化温度よりも低い融点を有する金属を含むことができる。
At this time, the
即ち、第2金属間化合物133bがベース樹脂133cの硬化温度よりも低い融点を有する金属を含むため、ベース樹脂133cの硬化温度よりも低い融点を有する金属が乾燥及び硬化工程を経る過程で溶融し、金属粒子の一部と第2金属間化合物133bを形成することで、金属粒子133aを取り囲むようになる。このとき、第2金属間化合物133bは、好ましくは300℃以下の低融点金属を含むことができる。
That is, since the
例えば、213~220℃の融点を有するSnを含むことができる。乾燥及び硬化工程を経る過程でSnが溶融し、溶融したSnがAg又はCuのような高融点の金属粒子を毛細管現象によって浸すようになり、Ag又はCu金属粒子の一部と反応して、Ag3Sn、Cu6Sn5、Cu3Snなどの第2金属間化合物133bを形成するようになる。反応に参加していないAg又はCuは、図3に示したように、金属粒子133a形態で残るようになる。
For example, Sn with a melting point of 213-220° C. can be included. During the drying and curing processes, Sn melts, and the melted Sn soaks metal particles with a high melting point such as Ag or Cu by capillary action, reacts with some of the Ag or Cu metal particles, A
ベース樹脂133cは、電気絶縁性を有する熱硬化性樹脂を含むことができる。
The
このとき、上記熱硬化性樹脂は、例えば、エポキシ樹脂であってもよいが、本発明はこれに限定されるものではない。 At this time, the thermosetting resin may be, for example, an epoxy resin, but the present invention is not limited thereto.
ベース樹脂133cは、中間層132と第1めっき層134との間を機械的に接合させる役割を果たす。
The
従来のCu、ガラスフリット、及び熱可塑性樹脂を含むペーストを用いて導電性樹脂層を形成すると、ガラスフリット成分がCu粒子とNi内部電極間を合金形成させ、バインダー(binder)としてシーリング(sealing)する役割を果たす。即ち、ガラスフリット成分の融解温度とCuの焼結温度、及びCuとNiとの合金形成温度がほぼ同じ場合に銅粒子の焼結が生じ、緻密化が行われ、CuとNiの合金形成によって内部電極との連結が金属結合へ進行し、ガラスフリット成分はその空き空間を埋める役割を果たすようになる。しかしながら、その形成温度が700~900℃で行われる上、残留応力が残るようになるため、放射状クラックなどが発生する恐れがある。また、ガラスフリット成分に応じてめっき液への耐化学特性が低下することがあるという問題も発生する。 When a conductive resin layer is formed using a conventional paste containing Cu, glass frit, and a thermoplastic resin, the glass frit component forms an alloy between the Cu particles and the Ni internal electrode, and acts as a binder for sealing. play a role in That is, when the melting temperature of the glass frit component, the sintering temperature of Cu, and the alloy formation temperature of Cu and Ni are substantially the same, the copper particles are sintered and densified, and the alloy formation of Cu and Ni causes Connection with the internal electrode progresses to metallic bonding, and the glass frit component fills the empty space. However, since the forming temperature is 700 to 900° C. and residual stress remains, there is a possibility that radial cracks or the like may occur. There is also a problem that the chemical resistance to the plating solution may deteriorate depending on the glass frit component.
これに対し、本発明では、ベース樹脂133cの硬化温度よりも低い融点を有する金属を含む低融点のペーストを用い、エポキシ硬化によって導電性樹脂層を形成するため、残留応力の発生が相対的に少なく、第2金属間化合物の形成によって体積が減少するため、体積が膨張するCu-Niの合金よりも残留応力の発生を効果的に抑制できるようになる。
In contrast, in the present invention, a low-melting paste containing a metal having a melting point lower than the curing temperature of the
また、導電性樹脂層の形成過程において、電極層と導電性樹脂層との間に第1金属間化合物が層状に形成された中間層が形成されることによって、耐湿信頼性及び電気的連結性が向上するようになる。 Further, in the process of forming the conductive resin layer, an intermediate layer is formed between the electrode layer and the conductive resin layer by forming a layer of the first intermetallic compound, thereby improving moisture resistance reliability and electrical connectivity. will improve.
図9は、従来のCu、ガラスフリット、及び熱可塑性樹脂を含むペーストを用いて導電性樹脂層を形成した比較例と本発明の一実施形態とによって、電極層131、141と、中間層132、142と、導電性樹脂層133、143とを有する発明例の容量(capacitance,μF)及びDf(Dissipation factor)値を測定して示したグラフである。これによって、発明例が比較例と比較してDf値が低く、エネルギー損失が低くなることが分かる。
FIG. 9 shows electrode layers 131 and 141 and an
以下、本発明の一実施形態による積層セラミックキャパシタの製造方法について具体的に説明するが、本発明はこれに限定されるものではなく、本実施形態の積層セラミックキャパシタの製造方法に関する説明のうち上述の積層セラミックキャパシタと重複する説明は省略する。 Hereinafter, a method for manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention will be described in detail, but the present invention is not limited to this, and the above-described method of manufacturing a multilayer ceramic capacitor according to the present embodiment will be explained in detail. A description that overlaps with the multilayer ceramic capacitor of 1 is omitted.
本実施形態による積層セラミックキャパシタの製造方法としては、先ず、チタン酸バリウム(BaTiO3)などの粉末を含んで形成されたスラリーを、キャリアフィルム(carrier film)上に塗布及び乾燥することで、複数のセラミックグリーンシートを設ける。 As a method for manufacturing a multilayer ceramic capacitor according to the present embodiment, first, a slurry containing powder such as barium titanate (BaTiO 3 ) is coated on a carrier film and dried to obtain a plurality of A ceramic green sheet is provided.
上記セラミックグリーンシートは、セラミック粉末、バインダー、及び溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法などによって数μmの厚さを有するシート状に製作したものである。 The ceramic green sheet is produced by mixing ceramic powder, a binder and a solvent to prepare a slurry, and forming the slurry into a sheet having a thickness of several μm by a doctor blade method or the like.
次に、上記グリーンシート上に、スクリーン印刷工法などによってニッケル粉末などの導電性金属を含む内部電極用導電性ペーストを塗布することで、内部電極を形成する。 Next, internal electrodes are formed on the green sheets by applying a conductive paste for internal electrodes containing a conductive metal such as nickel powder by a screen printing method or the like.
その後、内部電極が印刷されたグリーンシートを複数層積層して積層体を設ける。このとき、積層体の上面及び下面に内部電極が印刷されていないグリーンシートを複数層積層することで、カバーを形成することができる。 After that, a laminate is provided by laminating a plurality of green sheets on which internal electrodes are printed. At this time, a cover can be formed by laminating a plurality of green sheets in which internal electrodes are not printed on the upper and lower surfaces of the laminate.
次に、積層体を焼成して本体を設けた後、上記第1及び第2内部電極とそれぞれ電気的に連結されるように、上記本体の第3及び第4面のそれぞれに電極層を形成する。 Next, after firing the laminate to provide a body, electrode layers are formed on the third and fourth surfaces of the body so as to be electrically connected to the first and second internal electrodes, respectively. do.
上記本体は、誘電体層、内部電極、及びカバーを含む。ここで、上記誘電体層は、内部電極が印刷されたグリーンシートを焼成して形成され、上記カバーは、内部電極が印刷されていないグリーンシートを焼成して形成される。 The body includes dielectric layers, internal electrodes, and a cover. Here, the dielectric layer is formed by firing a green sheet having internal electrodes printed thereon, and the cover is formed by firing a green sheet having no internal electrodes printed thereon.
上記内部電極は、互いに異なる極性を有する第1及び第2内部電極として形成されることができる。 The internal electrodes may be formed as first and second internal electrodes having different polarities.
上述したように、本発明によると、誘電体層と内部電極の収縮率の差によって突出した誘電体層を、サンドブラスト法などを用いて取り除く工程が不要となるため、本体を設けてから、すぐ電極層を形成できるようになる。 As described above, according to the present invention, the step of removing the protruding dielectric layers due to the difference in contraction rate between the dielectric layers and the internal electrodes by sandblasting or the like is not required. An electrode layer can be formed.
電極層を形成する方法としては、誘電体層と内部電極の収縮率の差によって形成された本体の第3及び第4面から離れた空間、本体の第3面及び第4面に電極層が形成可能であれば、特に制限されるものではない。例えば、緻密で耐食性が高く、且つ均一な厚さの電極層を形成できる無電解めっき法又はスパッタリング工法を用いて電極層を形成することができる。 As for the method of forming the electrode layers, the space apart from the third and fourth surfaces of the main body formed by the difference in contraction rate between the dielectric layer and the internal electrodes, and the electrode layers on the third and fourth surfaces of the main body. It is not particularly limited as long as it can be formed. For example, the electrode layer can be formed using an electroless plating method or a sputtering method, which can form a dense, highly corrosion-resistant electrode layer with a uniform thickness.
より具体的には、例えば、無電解めっき法を用いる場合、水酸化ホウ素ナトリウムとNiによる無電解めっき法、又は次リン酸ナトリウムとNiによる無電解めっき法を用いることができる。但し、P成分が多く含有されると、中間層をなす第1金属間化合物の形成が遅くなったり、妨害を受けたりすることもあるため、水酸化ホウ素ナトリウムとNiによる無電解めっき法を用いることがより好ましい。 More specifically, for example, when an electroless plating method is used, an electroless plating method using sodium borohydride and Ni or an electroless plating method using sodium hypophosphate and Ni can be used. However, if the P component is contained in a large amount, the formation of the first intermetallic compound forming the intermediate layer may be delayed or interfered with, so an electroless plating method using sodium borohydride and Ni is used. is more preferable.
次に、電極層上に低融点のペーストを塗布及び乾燥した後、硬化熱処理して中間層及び導電性樹脂層を形成する。 Next, after coating and drying a low-melting paste on the electrode layer, a hardening heat treatment is performed to form an intermediate layer and a conductive resin layer.
低融点のペーストは、金属粒子、熱硬化性樹脂、及び該熱硬化性樹脂よりも低い融点を有する低融点金属を含むことができる。例えば、上記ペーストは、Ag粉末、Sn系はんだ粉末、及び熱硬化性樹脂を混合した後、3-ロールミル(3-roll mill)を用いて分散させることによって製造することができる。Sn系はんだ粉末は、Sn、Sn96.5Ag3.0Cu0.5、Sn42Bi58、及びSn72Bi28から選択された1種以上を含んでもよく、Ag粉末に含まれたAgの粒子径は0.5~3μmであってもよいが、本発明はこれに限定されるものではない。 A low melting point paste can include metal particles, a thermosetting resin, and a low melting point metal having a lower melting point than the thermosetting resin. For example, the paste can be produced by mixing Ag powder, Sn-based solder powder, and thermosetting resin, and then dispersing the mixture using a 3-roll mill. The Sn-based solder powder may contain one or more selected from Sn , Sn96.5Ag3.0Cu0.5 , Sn42Bi58 , and Sn72Bi28 , and may contain Ag contained in the Ag powder. may have a particle size of 0.5 to 3 μm, but the present invention is not limited thereto.
また、上記電極層の外側に上記低融点のペーストを塗布し、乾燥及び硬化することで、中間層及び導電性樹脂層を形成することができる。 Further, the intermediate layer and the conductive resin layer can be formed by applying the low-melting paste to the outside of the electrode layer, drying and curing the paste.
上記熱硬化性樹脂は、一例としてエポキシ樹脂を含むことができるが、本発明はこれに限定されるものではなく、ビスフェノールA樹脂、グリコールエポキシ樹脂、ノボラックエポキシ樹脂、又はこれらの誘導体のうち分子量が少ないため、常温で液状である樹脂であってもよい。 As an example, the thermosetting resin may include an epoxy resin, but the present invention is not limited thereto. Since the amount is small, it may be a resin that is liquid at room temperature.
また、上記導電性樹脂層上に第1めっき層及び第2めっき層を形成する段階をさらに含んでもよい。 The method may further include forming a first plating layer and a second plating layer on the conductive resin layer.
例えば、導電性樹脂層上に第1めっき層であるニッケルめっき層を形成し、ニッケルめっき層上に第2めっき層であるスズめっき層を形成してもよい。 For example, a nickel plating layer, which is the first plating layer, may be formed on the conductive resin layer, and a tin plating layer, which is the second plating layer, may be formed on the nickel plating layer.
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。 Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations can be made without departing from the technical idea of the present invention described in the claims. is possible, it will be clear to those of ordinary skill in the art.
100、100' 積層セラミックキャパシタ
110 本体
111 誘電体層
121、122 第1及び第2内部電極
130、140 第1及び第2外部電極
131、131'、141、141' 電極層
132、142 中間層
133、143 導電性樹脂層
134、144 第1めっき層
135、145 第2めっき層
133a 金属粒子
133b 第2金属間化合物
133c ベース樹脂
100, 100' laminated
Claims (24)
前記外部電極は、
前記第1又は第2内部電極と接触する電極層と、
前記電極層上に配置され、第1金属間化合物を含む中間層と、
前記中間層上に配置され、複数の金属粒子、第2金属間化合物、及びベース樹脂を含む導電性樹脂層と、を含み、
前記第1又は第2内部電極は、前記本体の一面から離れて前記本体の内部に形成され、
前記電極層は、前記本体の一面から離れた部分、及び前記本体の一面に形成され、前記内部電極と連結され、
前記第2金属間化合物は前記中間層と不連続的に接する、積層セラミックキャパシタ。 comprising a dielectric layer, a body including first and second internal electrodes, and an external electrode disposed on the body;
The external electrodes are
an electrode layer in contact with the first or second internal electrode;
an intermediate layer disposed on the electrode layer and containing a first intermetallic compound;
a conductive resin layer disposed on the intermediate layer and containing a plurality of metal particles, a second intermetallic compound, and a base resin;
the first or second internal electrode is formed inside the main body apart from one surface of the main body;
the electrode layer is formed on a portion away from one surface of the body and on one surface of the body and is connected to the internal electrode ;
A multilayer ceramic capacitor , wherein the second intermetallic compound is discontinuously in contact with the intermediate layer .
前記第2金属間化合物はAg3Sn、Cu6Sn5、及びCu3Snのいずれか1種以上を含む、請求項1から9のいずれか一項に記載の積層セラミックキャパシタ。 The plurality of metal particles contain one or more of Ag and Cu,
The multilayer ceramic capacitor according to any one of claims 1 to 9, wherein the second intermetallic compound includes at least one of Ag3Sn , Cu6Sn5 , and Cu3Sn .
前記内部電極が前記本体の第3及び第4面と一定の間隔離れて前記本体の内部に形成され、交互に露出するように配置され、
前記電極層が前記一定の間隔離れた部分、及び前記本体の第3及び第4面に形成され、前記内部電極と連結されている、請求項1から11のいずれか一項に記載の積層セラミックキャパシタ。 The body has first and second surfaces facing each other, connected to the first and second surfaces, third and fourth surfaces facing each other, connected to the first and second surfaces, and connected to third and fourth surfaces. including fifth and sixth surfaces connected to the surface and facing each other;
the internal electrodes are formed inside the body at a predetermined distance from the third and fourth surfaces of the body and arranged to be exposed alternately;
12. The multilayer ceramic according to any one of claims 1 to 11, wherein the electrode layers are formed on the spaced-apart portions and the third and fourth surfaces of the body and are connected with the internal electrodes. Capacitor.
前記積層体を焼成して本体を設けた後、前記内部電極の一端と電気的に連結され、前記本体の一面を覆うように電極層を形成する段階と、
前記電極層上に300℃以下の低融点金属を含む低融点のペーストを塗布及び乾燥した後、硬化熱処理して中間層及び導電性樹脂層を形成する段階と、を含み、
前記内部電極は、前記本体の一面から離れて前記本体の内部に形成され、
前記電極層は、前記本体の一面から離れた部分、及び前記本体の一面に形成され、前記内部電極と連結され、
前記導電性樹脂層は複数の金属粒子、第2金属間化合物、及びベース樹脂を含み、前記第2金属間化合物は前記中間層と不連続的に接する、積層セラミックキャパシタの製造方法。 Laminating a plurality of green sheets on which internal electrodes are printed to form a laminate;
forming an electrode layer electrically connected to one end of the internal electrode and covering one surface of the body after firing the laminate to form the body;
forming an intermediate layer and a conductive resin layer by applying and drying a low-melting-point paste containing a low-melting-point metal of 300° C. or less on the electrode layer, followed by curing heat treatment;
the internal electrode is formed inside the body apart from one surface of the body;
the electrode layer is formed on a portion away from one surface of the body and on one surface of the body and is connected to the internal electrode ;
A method of manufacturing a multilayer ceramic capacitor, wherein the conductive resin layer includes a plurality of metal particles, a second intermetallic compound, and a base resin, and the second intermetallic compound is discontinuously in contact with the intermediate layer.
前記内部電極は、前記本体の一面から離れて前記本体の内部に形成され、
前記電極層は、前記本体の一面から離れた部分、及び前記本体の一面に形成され、前記内部電極と連結され、
前記外部電極は、
第1金属間化合物を含む中間層と、
前記中間層上に配置され、複数の金属粒子、第2金属間化合物、及びベース樹脂を含む導電性樹脂層と、を含み、
前記第1金属間化合物は前記第2金属間化合物に含まれた金属を含み、前記第2金属間化合物は前記複数の金属粒子に含まれた金属を含み、
前記第2金属間化合物は前記中間層と不連続的に接する、電子部品。 a body including a dielectric layer and an internal electrode; an electrode layer in contact with the internal electrode; and an external electrode disposed on the body;
the internal electrode is formed inside the body apart from one surface of the body;
the electrode layer is formed on a portion away from one surface of the body and on one surface of the body and is connected to the internal electrode;
The external electrodes are
an intermediate layer comprising a first intermetallic compound;
a conductive resin layer disposed on the intermediate layer and containing a plurality of metal particles, a second intermetallic compound, and a base resin;
The first intermetallic compound contains the metal contained in the second intermetallic compound, the second intermetallic compound contains the metal contained in the plurality of metal particles,
The electronic component , wherein the second intermetallic compound is discontinuously in contact with the intermediate layer .
前記複数の金属粒子はAg及びCuのいずれか1種以上を含み、
前記第2金属間化合物はAg3Sn、Cu6Sn5、及びCu3Snのいずれか1種以上を含む、請求項21から23のいずれか一項に記載の電子部品。 The first intermetallic compound contains Ni and Sn,
The plurality of metal particles contain one or more of Ag and Cu,
The electronic component according to any one of claims 21 to 23, wherein said second intermetallic compound contains at least one of Ag3Sn , Cu6Sn5 , and Cu3Sn .
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20170084994 | 2017-07-04 | ||
| KR10-2017-0084994 | 2017-07-04 | ||
| KR10-2017-0124109 | 2017-09-26 | ||
| KR1020170124109A KR101973441B1 (en) | 2017-07-04 | 2017-09-26 | Multi-layered ceramic capacitor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019016781A JP2019016781A (en) | 2019-01-31 |
| JP7239239B2 true JP7239239B2 (en) | 2023-03-14 |
Family
ID=65027720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018098460A Active JP7239239B2 (en) | 2017-07-04 | 2018-05-23 | Multilayer ceramic capacitor and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7239239B2 (en) |
| KR (2) | KR101973441B1 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102737561B1 (en) | 2020-01-14 | 2024-12-03 | 삼성전기주식회사 | Multi-layer ceramic electronic component |
| KR102813236B1 (en) | 2020-06-02 | 2025-05-27 | 삼성전기주식회사 | Electronic component and method for manufacturing the same |
| KR102899065B1 (en) * | 2020-12-30 | 2025-12-12 | 삼성전기주식회사 | Multilayered capacitor and board for mounting the same |
| KR102505434B1 (en) * | 2021-10-19 | 2023-03-03 | 삼성전기주식회사 | Multilayered electronic component |
| KR102933568B1 (en) * | 2021-11-03 | 2026-03-04 | 삼성전기주식회사 | Multilayer capacitor |
| KR20240092958A (en) | 2022-12-15 | 2024-06-24 | 삼성전기주식회사 | Multilayer electronic component |
| JP2024086583A (en) | 2022-12-16 | 2024-06-27 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | Stacked capacitor and method for producing same |
| KR20240129720A (en) | 2023-02-21 | 2024-08-28 | 삼성전기주식회사 | Multilayered capacitor and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003183843A (en) | 2001-12-18 | 2003-07-03 | Murata Mfg Co Ltd | Electronic component and manufacturing process therefor |
| JP2013118356A (en) | 2011-10-31 | 2013-06-13 | Murata Mfg Co Ltd | Ceramic electronic component and manufacturing method of the same |
| JP2017011145A (en) | 2015-06-24 | 2017-01-12 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2017118093A (en) | 2015-12-22 | 2017-06-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic electronic component and manufacturing method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5853627B2 (en) * | 2011-11-21 | 2016-02-09 | Tdk株式会社 | Electronic components |
| JP2013110372A (en) * | 2011-11-24 | 2013-06-06 | Tdk Corp | Chip type electronic component |
| CN104823252B (en) | 2012-12-18 | 2018-04-06 | 株式会社村田制作所 | Multilayer Ceramic Electronic Components |
-
2017
- 2017-09-26 KR KR1020170124109A patent/KR101973441B1/en active Active
-
2018
- 2018-05-23 JP JP2018098460A patent/JP7239239B2/en active Active
-
2019
- 2019-04-18 KR KR1020190045300A patent/KR102292798B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003183843A (en) | 2001-12-18 | 2003-07-03 | Murata Mfg Co Ltd | Electronic component and manufacturing process therefor |
| JP2013118356A (en) | 2011-10-31 | 2013-06-13 | Murata Mfg Co Ltd | Ceramic electronic component and manufacturing method of the same |
| JP2017011145A (en) | 2015-06-24 | 2017-01-12 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2017118093A (en) | 2015-12-22 | 2017-06-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic electronic component and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190044036A (en) | 2019-04-29 |
| KR101973441B1 (en) | 2019-09-02 |
| KR20190004630A (en) | 2019-01-14 |
| JP2019016781A (en) | 2019-01-31 |
| KR102292798B1 (en) | 2021-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7239239B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP7302900B2 (en) | Multilayer ceramic capacitor | |
| JP7176814B2 (en) | multilayer capacitor | |
| US10770230B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP7048163B2 (en) | Multilayer capacitor and its manufacturing method | |
| US10319527B2 (en) | Multilayer capacitor | |
| KR102464310B1 (en) | Multi-layered ceramic capacitor | |
| JP5863714B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| CN104658756B (en) | Multilayer ceramic electronic component and the plate for being provided with multilayer ceramic electronic component thereon | |
| JP2017118093A (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP2023070005A (en) | multilayer capacitor | |
| JP2021141323A (en) | Leadless stacked ceramic capacitor | |
| KR102734416B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| JP5724262B2 (en) | Electronic components | |
| JP2023051672A (en) | Capacitor component | |
| KR102867013B1 (en) | Multilayered electronic component | |
| JP7844781B2 (en) | Multilayer electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230224 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7239239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |