JP7240882B2 - 積層セラミック電子部品の製造方法 - Google Patents

Description

本発明は、積層セラミックコンデンサ等の積層セラミック電子部品の製造方法に関する。

積層セラミックコンデンサ等の積層セラミック電子部品の製造方法として、セラミック素体内に積層された内部電極と外部電極との接続不良を改善する観点から、外部電極が形成されるセラミック素体の端面を研磨処理する方法が提案されている。

例えば、特許文献１には、複数の誘電体層と内部電極とが積層された基体を乾式バレル研磨する方法が記載されている。特許文献２には、複数の内部電極がセラミック層を介して積層されたセラミック焼結体を湿式バレル研磨する方法が記載されている。特許文献３には、セラミック基体をサンドブラスト法で研磨する方法が記載されている。特許文献４には、チップ型素子の端面を研磨ブラシで研磨する方法が記載されている。

特開２００３－５３６５６号公報 特開２００１－６９６４号公報 特開２００５－１０１２５７号公報 特表２００９／１２５６３１号公報

しかしながら、特許文献１乃至４に記載の方法では、端面において内部電極を十分に露出させることができず、内部電極と外部電極との接続不良が発生することがあった。特に、温度変化によって端面の内部電極と外部電極との間に応力が負荷された場合、接続不良が発生しやすく、十分な接続信頼性を得ることが難しかった。

以上のような事情に鑑み、本発明の目的は、内部電極と外部電極との接続信頼性を高めることが可能な積層セラミック電子部品の製造方法を提供することにある。

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法は、第１方向に積層された内部電極と、上記第１方向に直交する第２方向に向いた端面と、を有するセラミック素体を焼成する工程を含む。
上記焼成されたセラミック素体の上記端面を、処理液を用いてエッチングすることで、上記内部電極の上記第２方向における端部が上記端面から突出される。
上記焼成されたセラミック素体の上記端面を、物理的に研磨することで、上記端部に形成された酸化物が除去される。
エッチング及び物理的に研磨された上記端面に、外部電極が形成される。

この構成では、端面のセラミック部分を処理液によって選択的にエッチングすることで、焼成時に収縮して端面から後退しやすい内部電極の端部を端面から突出させることができる。また、端面を物理的に研磨することで、内部電極の端部に形成され得る酸化物を除去することができる。これらにより、内部電極の酸化物が形成されていない端部と外部電極とを確実に接続させ、内部電極と外部電極との接続信頼性を高めることができる。

上記焼成されたセラミック素体の上記端面を、上記処理液を用いてエッチングした後に、上記物理的に研磨することで、上記酸化物が除去されてもよい。
これにより、内部電極の端部を端面から突出させた後に、物理的に研磨することができ、より確実に酸化物を除去することができる。また、酸化物が端面から突出した状態で研磨されるため、研磨時間を短縮することができる。これにより、生産性を維持できるとともに、セラミック素体へのダメージを低減させることができる。

さらに、上記端面を、上記処理液を用いてエッチングした後に、上記物理的に研磨することで、上記酸化物が除去された上記端部を、上記端面から突出させてもよい。
これにより、内部電極が、端面からの端部が突出した状態で、外部電極と接続される。したがって、内部電極と外部電極との接続をより強化することができ、製造後の温度変化や実装基板の撓み等によって端面に応力が付加された場合にも、内部電極と外部電極との接続を維持させることができる。

上記物理的に研磨する方法は、具体的には、バレル研磨法又はブラスト法を含んでいてもよい。

以上のように、本発明によれば、内部電極と外部電極との接続信頼性を高めることが可能な積層セラミック電子部品の製造方法を提供することができる。

本発明の第１実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図１のＡ－Ａ'線に沿った断面図である。 上記積層セラミックコンデンサの図１のＢ－Ｂ'線に沿った断面図である。 上記積層セラミックコンデンサの図２の端面付近を拡大して示す断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

＜第１実施形態＞
［積層セラミックコンデンサ１０の構成］
図１～３は、本発明の第１実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０のＢ－Ｂ'線に沿った断面図である。

積層セラミックコンデンサ１０は、セラミック素体１１と、２つの外部電極１４と、を備える。セラミック素体１１は、Ｘ軸方向を向いた２つの端面１１ａと、Ｙ軸方向を向いた２つの側面１１ｂと、Ｚ軸方向を向いた２つの主面１１ｃと、を有する。なお、各面は平坦でも曲面でもよく、例えばセラミック素体１１の各面を接続する稜部は丸みを帯びている。

積層セラミックコンデンサ１０のサイズは特に限定されないが、例えば、Ｘ軸方向における寸法が１．０ｍｍ以上４．５ｍｍ以下、Ｙ軸方向及びＺ軸方向における寸法が０．５ｍｍ以上３．２ｍｍ以下である。なお、積層セラミックコンデンサ１０の各寸法は、各方向において最も大きい部分の寸法である。

外部電極１４は、セラミック素体１１の端面１１ａに形成され、セラミック素体１１を挟んでＸ軸方向に対向している。外部電極１４は、セラミック素体１１の端面１１ａから主面１１ｃ及び側面１１ｂに延出している。これにより、外部電極１４では、Ｘ－Ｚ平面に平行な断面、及びＸ－Ｙ平面に平行な断面がいずれもＵ字状となっている。なお、外部電極１４の形状は、図１に示すものに限定されない。

外部電極１４は、電気の良導体により形成されている。外部電極１４を形成する電気の良導体としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

セラミック素体１１は、容量形成部１６と、サイドマージン部１７と、カバー部１８と、を有する。サイドマージン部１７は、容量形成部１６のＹ軸方向外側に設けられる。カバー部１８は、容量形成部１６のＺ軸方向外側に設けられる。サイドマージン部１７及びカバー部１８は、主に、容量形成部１６の周囲を保護し、内部電極１２，１３の絶縁性を確保する機能を有する。

容量形成部１６は、複数のセラミック層１５と、複数の第１内部電極１２と、複数の第２内部電極１３と、を有し、これらが積層された構成を有する。

内部電極１２，１３は、Ｚ軸方向に積層された複数のセラミック層１５の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、一方の端面１１ａに引き出され、他方の端面１１ａから離間している。第２内部電極１３は、第１内部電極１２が引き出されている端面１１ａからは離間し、他方の端面１１ａに引き出されている。

内部電極１２，１３は、典型的にはニッケル（Ｎｉ）を主成分として構成され、積層セラミックコンデンサ１０の内部電極として機能する。なお、内部電極１２，１３は、ニッケル以外に、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）等を主成分としてもよい。

セラミック層１５は、誘電体セラミックスによって形成されている。セラミック層１５は、容量形成部１６における容量を大きくするために、高誘電率の誘電体セラミックスで形成される。
上記高誘電率の誘電体セラミックスとして、チタン酸バリウム（ＢａＴｉＯ_３）系材料の多結晶体、つまりバリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の多結晶体が用いられる。これにより、大容量の積層セラミックコンデンサ１０が得られる。
なお、セラミック層１５は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などで形成されてもよい。

サイドマージン部１７及びカバー部１８も、誘電体セラミックスで形成されている。サイドマージン部１７及びカバー部１８を形成する材料は、絶縁性セラミックスであればよいが、セラミック層１５と同様の誘電体セラミックスを用いることにより、セラミック素体１１における内部応力が抑制される。

［積層セラミックコンデンサ１０の詳細な構成］
図４は、図２の一部を拡大して示す図であり、端面１１ａにおける第１内部電極１２と外部電極１４との接続態様の一例を示す。なお、第２内部電極１３が引き出された側の端面１１ａも同様に構成される。

内部電極１２は、本実施形態において、端面１１ａから突出する端部１２ａを有する。すなわち端部１２ａは、外部電極１４へ向かって食い込むように構成される。

端部１２ａは、本実施形態において、ニッケル等の導電性材料で構成され、絶縁性の酸化物が形成されていない。これにより、端部１２ａと外部電極１４との電気的な接続を確保することができる。

すなわち、本実施形態では、導電性材料で構成された端部１２ａ，１３ａが外部電極１４へ向かって突出するため、外部電極１４と確実に接続できる。これにより、端部１２ａ，１３ａと外部電極１４との接続不良を防止でき、ＥＳＲ（等価直列抵抗）不良や静電容量の低下等を防止することができる。

さらに、端部１２ａ，１３ａと外部電極１４とが複数の面において接合するため、両者における接合面積を増大させ、かつ複数の方向で接合させることができる。積層セラミックコンデンサ１０の製造後には、実装や使用時の発熱等に起因する温度変化や、積層セラミックコンデンサ１０が実装された基板の撓み等によって、外部電極１４と内部電極１２，１３とを離間させる方向の応力が負荷されることがある。このような場合にも、上記構成によれば、外部電極１４と内部電極１２，１３とが接合状態を維持しやすくなる。したがって、負荷の大きな環境下にも耐え得る、信頼性の高い積層セラミックコンデンサ１０を得ることができる。

［積層セラミックコンデンサ１０の製造方法］
図５は、本実施形態に係る積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図６及び図７は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図５に沿って、図６及び図７を適宜参照しながら説明する。
（ステップＳ１１：セラミック素体１１作製）
ステップＳ１１では、容量形成部１６を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１８を形成するための第３セラミックシート１０３と、を準備する。そして、図６に示すように、これらのセラミックシート１０１，１０２，１０３を積層して形成された未焼成のセラミック素体１１１を焼成し、セラミック素体１１を作製する。

セラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。セラミックシート１０１，１０２において、内部電極１１２，１１３のＹ軸方向周縁には、内部電極１１２，１１３が形成されていない、サイドマージン部１７に対応する領域が設けられている。第３セラミックシート１０３には内部電極が形成されていない。

図６に示す未焼成のセラミック素体１１１では、セラミックシート１０１，１０２が交互に積層され、そのＺ軸方向上下面にカバー部１８に対応する第３セラミックシート１０３が積層される。未焼成のセラミック素体１１１は、セラミックシート１０１，１０２，１０３を圧着することにより一体化される。なお、セラミックシート１０１，１０２，１０３の枚数は図６に示す例に限定されない。

なお、以上では１つのセラミック素体１１に相当する未焼成のセラミック素体１１１について説明したが、実際には、個片化されていない大判のシートとして構成された積層シートが形成され、セラミック素体１１１ごとに個片化される。

未焼成のセラミック素体１１１を焼結させることにより、図７に示すセラミック素体１１が作製される。
焼成温度は、セラミック素体１１１の焼結温度に基づいて決定可能である。例えば、誘電体セラミックスとしてチタン酸バリウム系材料を用いる場合には、焼成温度を１０００～１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

図８は、焼成後の第１内部電極１２が引き出された側の端面１１ａを示す模式的な拡大断面図である。焼成時には、熱収縮率の違いにより、金属材料で構成された内部電極１１２，１１３が、セラミックスで構成されたセラミック層１５等よりも大きく収縮する。これにより、Ｘ軸方向に向いた端面１１ａから内部電極１２の端部１２ａが内方に後退し、端部１２ａが端面１１ａから埋没する。

さらに、焼成により、端部１２ａに電極材料の酸化物１２ｂが形成される。これにより、端部１２ａの絶縁性が高まり、外部電極１４との導通が不安定になる。

第２内部電極１３の端部１３ａも、図８に示す第１内部電極１２の端部１２ａと同様に、端面１１ａから内方に後退し、かつ端部１３ａに酸化物が形成される。

そこで、本実施形態では、外部電極１４との導通を確実に確保することができるように、以下の２工程によって内部電極１２，１３の端部１２ａ，１３ａを処理する。

（ステップＳ１２：端面１１ａの化学的エッチング）
ステップＳ１２では、焼成されたセラミック素体１１の端面１１ａを、処理液を用いてエッチングする。これにより、内部電極１２，１３の端部１２ａ，１３ａを端面１１ａから突出させる。

処理液は、セラミック素体１１のセラミックスを選択的にエッチングすることが可能であれば特に限定されない。例えば、処理液は、フッ酸、塩酸、硝酸、硫酸、シュウ酸等から選ばれた少なくとも一種を主成分として含む。処理液は、さらに、無機酸等のエッチング促進剤や、処理後の端面１１ａの表面を安定化させる表面安定剤等を含んでいてもよい。

上記エッチング処理は、冶具等を用いて少なくとも端面１１ａを処理液中に浸漬させて行うことができる。あるいは、上記エッチング処理は、セラミック素体１１全体を処理液中に浸漬させて行うことができる。この際、処理対象である端面１１ａ以外の面にマスクを設けてもよい。エッチング処理の時間や処理液の組成等のエッチング条件を調整することにより、端部１２ａ，１３ａの端面１１ａからの突出量を調整することができる。

図９は、エッチング処理後の第１内部電極１２が引き出された側の端面１１ａを示す模式的な拡大断面図である。エッチング処理後には、セラミック素体１１のセラミック部分がエッチングされることで、埋没していた端部１２ａが端面１１ａから突出する。この時点で酸化物１２ｂは除去できないが、酸化物１２ｂが形成された部分を含む端部１２ａが十分に端面１１ａから突出した状態となるように、エッチング条件が調整される。

第２内部電極１３が引き出された側の端面１１ａについても同様にステップＳ１２の処理が行われる。これにより、図９に示す端面１１ａと同様に、第２内部電極１３が引き出された側の端面１１ａも、第２内部電極１３の端部１３ａが端面１１ａから突出した状態となる。

（ステップＳ１３：端面１１ａの物理的研磨）
ステップＳ１３では、エッチング処理後の端面１１ａを、物理的に研磨することで、内部電極１２，１３の端部１２ａ，１３ａに形成された酸化物１２ｂを除去する。

物理的な研磨処理の方法は限定されないが、例えば、バレル研磨法又はブラスト法を含む。バレル研磨法は、例えば、乾式バレル研磨法でも湿式バレル研磨法でもよい。乾式バレル研磨法では、セラミック素体１１及びメディア（研磨媒体）等をバレル容器に投入し、バレル容器を回転させることで、バレル研磨を行う。湿式バレル研磨法では、セラミック素体１１及びメディア等に加え、水等の液体をバレル容器に投入し、バレル研磨を行う。ブラスト法としては、サンドブラスト法、ウェットブラスト法等が挙げられる。上記の他の物理研磨の方法としては、ブラシや砥石等の工具を用いた方法が挙げられる。

図１０は、研磨処理後の第１内部電極１２が引き出された側の端面１１ａを示す模式的な拡大断面図である。研磨処理後には、端部１２ａに形成されていた酸化物１２ｂが除去される。これにより、酸化物１２ｂが除去された導電性の端部１２ａが、端面１１ａから突出した状態となる。

ステップＳ１３後における、端部１２ａ（１３ａ）の端面１１ａからのＸ軸方向への突出量は、例えば０．１μｍ以上２．０μｍ以下である。端部１２ａ，１３ａの突出量は、例えば２つの端面１１ａにおける各内部電極１２，１３の端部１２ａ，１３ａのうち、Ｚ軸方向の中央部５点と外周部５点の計１０点の突出量の平均値として算出することができる。

第２内部電極１３が引き出された側の端面１１ａについても同様にステップＳ１３の処理が行われる。これにより、図１０に示す端面１１ａと同様に、端部１３ａが導電性材料で構成され、かつ、端面１１ａから外方に突出した状態となる。

（ステップＳ１４：外部電極形成）
ステップＳ１４では、エッチング処理及び物理的な研磨処理がされたセラミック素体１１の端面１１ａに外部電極１４を形成することにより、図１～３に示す積層セラミックコンデンサ１０を作製する。ステップＳ１４では、例えば、２つの端面１１ａ各々に、外部電極１４を構成する下地膜及びメッキ膜を形成する。

より詳細に、まず、セラミック素体１１の端面１１ａを覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付けを行うことにより、セラミック素体１１に外部電極１４の下地膜が形成される。

そして、セラミック素体１１に焼き付けられた外部電極１４の下地膜の上に、電解メッキ等のメッキ法により形成された１又は複数のメッキ膜が形成される。

外部電極１４の下地膜は、焼き付け膜に限定されず、例えばスパッタ法により形成されてもよい。これにより、焼き付けが不要になるとともに、密着性のより高い下地膜を形成することができる。

本実施形態では、外部電極１４が、酸化物が除去されて十分に露出された状態の内部電極１２，１３の端部１２ａ，１３ａと接続される。これにより、外部電極１４と内部電極１２，１３とを確実に接続させることができ、ＥＳＲ（等価直列抵抗）不良や静電容量の低下等を防止することができる。さらに、積層セラミックコンデンサ１０の基板への実装時や実装後の熱負荷や当該基板の撓み等に対する耐性を高めることができ、信頼性の高い積層セラミックコンデンサ１０を得ることができる。

また、積層セラミックコンデンサ１０の構成によっては、焼成後に端面１１ａから内部電極１２，１３が内方に大きく後退し、外部電極１４との良好な接続を得ることが難しくなる。
例えば、耐電圧の高い高信頼性の積層セラミックコンデンサ１０では、単位厚み当たりの内部電極１２，１３の層数が少なく、セラミック層１５の厚み（体積）が内部電極１２，１３に対して相対的に大きく構成される。この場合、焼成時において、セラミック層１５の収縮量に対する内部電極１２，１３の収縮量が相対的に増大し、焼成後に端面１１ａから内部電極１２，１３が内方に後退しやすくなる。
また、低背型の積層セラミックコンデンサ１０の場合も同様に、内部電極１２，１３の層数が少なく、相対的にセラミック部分の体積が大きくなるため、内部電極１２，１３と外部電極１４との接続不良が発生しやすい構成となる。

本実施形態によれば、焼成後にエッチング処理を行うことにより、焼成によって内部電極１２，１３が内方へ大きく後退した場合にも、内部電極１２，１３を確実に突出させることができる。また、エッチング処理後に研磨処理を行うことで、酸化物が端面１１ａの外方へ突出した状態で研磨処理を行うことができ、内部電極１２，１３の酸化物１２ｂを確実に除去することができる。したがって、内部電極１２，１３の数が少ない積層セラミックコンデンサ１０や、熱負荷等の大きい厳しい環境下で用いられる積層セラミックコンデンサ１０でも、外部電極１４と内部電極１２，１３との間の接続信頼性を高めることができる。

さらに、本実施形態では、酸化物１２ｂが端面１１ａから突出した状態で研磨処理を行うため、研磨処理に用いられる研磨媒体等が突出している酸化物１２ｂに当たりやすくなる。これにより、効率的に研磨処理を行うことができ、研磨時間を短縮することができる。したがって、生産性を維持できるとともに、研磨処理によるセラミック素体１１へのダメージを低減させることができる。

＜第２実施形態＞
図１１は、本発明の第２実施形態に係る積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図１２及び１３は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、本実施形態の製造方法について、主に第１実施形態と異なる部分について説明する。

（ステップＳ２１：セラミック素体１１作製）
ステップＳ２１では、第１実施形態のステップＳ１１と同様に、セラミック素体１１を作製する。これにより、図７に示す第１実施形態と同様の外観のセラミック素体１１が作製される。

図１２は、焼成後の第１内部電極１２が引き出された側の端面１１ａを示す模式的な拡大図である。なお、第２内部電極１３が引き出された側の端面１１ａについても同様に構成される。

図１２に示すように、内部電極１２，１３の層数やセラミック層１５及び内部電極１２，１３の厚みの関係等によっては、端部１２ａ，１３ａが、端面１１ａからほとんど後退していないこともある。但しこの場合でも、端部１２ａ，１３ａには電極材料の酸化物１２ｂが形成される。したがって、図１２に示す端面１１ａに外部電極１４が形成された場合、内部電極１２，１３と外部電極１４との接続不良が発生しやすくなる。

（ステップＳ２２：端面１１ａの物理的研磨）
ステップＳ２２では、焼成されたセラミック素体１１の端面１１ａを、物理的に研磨することで、端部１２ａに形成された酸化物１２ｂを除去する。物理的研磨の方法は、ステップＳ１３と同様の方法を選択できる。

図１３は、研磨処理後の第１内部電極１２が引き出された側の端面１１ａを示す模式的な拡大断面図である。研磨処理後には、酸化物１２ｂが除去され、端部１２ａが導電性材料で構成される。

本実施形態のステップＳ２２後には、図１３に示すように、端部１２ａ，１３ａの表面が、端面１１ａと連続的に形成されてもよい。あるいは、端部１２ａ，１３ａが選択的に除去され、端面１１ａからわずかに後退していてもよい。

（ステップＳ２３：端面１１ａの化学的エッチング）
ステップＳ２３では、物理的に研磨されたセラミック素体１１の端面１１ａを、処理液を用いてエッチングする。これにより、セラミック素体１１のセラミック部分がエッチングされ、第１実施形態で説明した図１０と同様に、端部１２ａが端面１１ａから突出した状態となる。エッチングの方法は、ステップＳ１２と同様の方法を選択できる。

（ステップＳ２４：外部電極形成）
ステップＳ２４では、エッチング処理及び物理的な研磨処理がされたセラミック素体１１に外部電極１４を形成することにより、図１～４に示す積層セラミックコンデンサ１０が作製される。

本実施形態においても、酸化物が除去され、かつ十分に露出された内部電極１２，１３の端部１２ａ，１３ａが、外部電極１４と接続される。これにより、第１実施形態と同様に、外部電極１４と内部電極１２，１３との接続が良好となる。したがって、ＥＳＲ（等価直列抵抗）不良や静電容量の低下等を防止できるとともに、熱負荷等に対しても信頼性の高い積層セラミックコンデンサ１０を得ることができる。

以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

例えば、図４には、第１内部電極１２の端部１２ａが端面１１ａから突出している構成を示したが、積層セラミックコンデンサ１０は、端面１１ａから突出していない端部１２ａ，１３ａを含む内部電極１２，１３を有していてもよい。

例えば、上述の実施形態では、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。

１０…積層セラミックコンデンサ
１１…セラミック素体
１１ａ…端面
１１１…未焼成のセラミック素体
１２，１３…内部電極
１２ａ，１３ａ…内部電極のＹ軸方向（第２方向）における端部
１２ｂ…酸化物
１４…外部電極

Claims (2)

1. 第１方向に積層された内部電極と、前記第１方向に直交する第２方向に向いた端面と、を有するセラミック素体を焼成し、
   前記焼成されたセラミック素体の前記端面を、処理液を用いてエッチングすることで、前記内部電極の前記第２方向における端部を前記端面から突出させ、
   前記焼成されたセラミック素体の前記端面を、物理的に研磨することで、前記端部に形成された酸化物を除去し、
   エッチング及び物理的に研磨された前記端面に、外部電極を形成する
   積層セラミック電子部品の製造方法であって、
   前記端面を、前記処理液を用いてエッチングした後に、物理的に研磨することで、前記酸化物が除去された前記端部を、前記端面から突出させる
   積層セラミック電子部品の製造方法。
2. 請求項１に記載の積層セラミック電子部品の製造方法であって、
   前記物理的に研磨する方法は、バレル研磨法又はブラスト法を含む
   積層セラミック電子部品の製造方法。

Images