JP7242551B2 - 撮像装置 - Google Patents

Description

本開示は、画像を撮像する撮像装置に関する。

一般に、撮像装置では、フォトダイオードを含む画素がマトリクス状に配置され、各画素が、受光量に応じた電気信号を生成する。そして、例えば、ＡＤ変換回路（Analog to Digital Converter）が、各画素において生成された電気信号（アナログ信号）をデジタル信号に変換する。このような撮像装置には、ＢＩＳＴ（Built-in self test）機能を有するものがある（例えば、特許文献１）。

米国特許出願公開第２００５／０２３１６２０号明細書

このように、撮像装置では、ＢＩＳＴ機能により自己診断を行い、不具合の有無を診断することが望まれている。

自己診断を行うことができる撮像装置を提供することが望ましい。

本開示の一実施の形態における第１の撮像装置は、複数の画素回路と、第１の制御線と、第２の制御線と、第１の電圧供給線と、第２の電圧供給線と、第１の受光素子と、診断部とを備えている。複数の画素回路は、それぞれが、第１の端子と、第２の端子と、第３の端子と、電荷を蓄積可能な蓄積部と、第１の端子の電圧に基づいて第３の端子を蓄積部に接続可能な第１のトランジスタと、第２の端子の電圧に基づいて所定の電圧を蓄積部に供給可能な第２のトランジスタと、蓄積部における電圧に応じた信号を出力可能な出力部とを有し、第１の画素回路、第２の画素回路、および第３の画素回路を含むものである。第１の制御線は、第１の方向に延伸し、第１の画素回路、第２の画素回路、および第３の画素回路の第１の端子に接続されたものである。第２の制御線は、第１の方向に延伸し、第１の画素回路、第２の画素回路、および第３の画素回路の第２の端子に接続されたものである。第１の電圧供給線は、第１の画素回路の第３の端子に接続されたものである。第２の電圧供給線は、第２の画素回路の第３の端子に接続されたものである。第１の受光素子は、第３の画素回路の第３の端子に接続されたものである。診断部は、第１の画素回路の出力部から出力された第１の信号、および第２の画素回路の出力部から出力された第２の信号に基づいて診断処理を行うことが可能なものである。

本開示の一実施の形態における第２の撮像装置は、複数の画素回路と、第１の制御線と、第２の制御線と、第１の電圧供給線と、第２の電圧供給線と、第１の受光素子と、診断部とを備えている。複数の画素回路は、それぞれが、第１の端子と、第２の端子と、第３の端子と、電荷を蓄積可能な蓄積部と、第１の端子の電圧に基づいて第３の端子を蓄積部に接続可能な第１のトランジスタと、第２の端子の電圧に基づいて所定の電圧を蓄積部に供給可能な第２のトランジスタと、蓄積部における電圧に応じた信号を出力可能な出力部とを有し、第１の画素回路、第２の画素回路、および第３の画素回路を含むものである。第１の制御線は、第１の方向に延伸し、第１の画素回路、第２の画素回路、および第３の画素回路の第１の端子に接続されたものである。第２の制御線は、第１の方向に延伸し、第１の画素回路、第２の画素回路、および第３の画素回路の第２の端子に接続されたものである。第１の電圧供給線は、第１の画素回路の第３の端子に接続されたものである。第２の電圧供給線は、第２の画素回路の第３の端子に接続されたものである。第１の受光素子は、第３の画素回路の第３の端子に接続されたものである。診断部は、第１の画素回路の出力部および第２の画素回路の出力部に接続され、診断処理を行うことが可能なものである。

本開示の一実施の形態における第３の撮像装置は、第１の画素回路と、第１の信号線と、第１の変換回路と、第１のセレクタと、転送部と、診断部とを備えている。第１の信号線は、第１の画素回路に接続されたものである。第１の変換回路は、第１の信号線における信号に基づいてＡＤ変換を行うことにより、第１のデジタルコードを生成可能なものである。第１のセレクタは、第１のデジタルコードが供給される第１の入力端子と、第１の固定デジタルコードが供給される第２の入力端子とを有し、第１のデジタルコードおよび第１の固定デジタルコードのうちのいずれか一方を選択して出力可能なものである。転送部は、第１のセレクタから出力されたデジタルコードを転送可能なものである。診断部は、転送部により転送された第１の固定デジタルコードに基づいて診断処理を行うことが可能なものである。

本開示の一実施の形態における第１の撮像装置では、第１の画素回路、第２の画素回路、および第３の画素回路の第１の端子に、第１の制御線が接続され、第１の画素回路、第２の画素回路、および第３の画素回路の第２の端子に、第２の制御線が接続される。第１の画素回路の第３の端子には、第１の電圧供給線が接続され、第２の画素回路の第３の端子には、第２の電圧供給線が接続され、第３の画素回路の第３の端子には、第１の受光素子が接続される。第１の画素回路の出力部から出力された第１の信号、および第２の画素回路の出力部から出力された第２の信号に基づいて、診断処理が行われる。

本開示の一実施の形態における第２の撮像装置では、第１の画素回路、第２の画素回路、および第３の画素回路の第１の端子に、第１の制御線が接続され、第１の画素回路、第２の画素回路、および第３の画素回路の第２の端子に、第２の制御線が接続される。第１の画素回路の第３の端子には、第１の電圧供給線が接続され、第２の画素回路の第３の端子には、第２の電圧供給線が接続され、第３の画素回路の第３の端子には、第１の受光素子が接続される。

本開示の一実施の形態における第３の撮像装置では、第１の画素回路が接続された第１の信号線における信号に基づいて、ＡＤ変換が行われることにより、第１のデジタルコードが生成される。第１のセレクタでは、第１のデジタルコードおよび第１の固定デジタルコードのうちのいずれか一方が選択され出力される。第１のセレクタから出力されたデジタルコードは、診断部に転送される。そして、診断部では、第１の固定デジタルコードに基づいて、診断処理が行われる。

本開示の一実施の形態における第１の撮像装置および第２の撮像装置によれば、第１の電圧供給線を第１の画素回路の第３の端子に接続するとともに、第２の電圧供給線を第２の画素回路の第３の端子に接続するようにしたので、自己診断を行うことができる。

本開示の一実施の形態における第３の撮像装置によれば、第１のデジタルコードおよび第１の固定デジタルコードのうちのいずれか一方を選択して出力可能な第１のセレクタを設けるようにしたので、自己診断を行うことができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の第１の実施の形態に係る撮像装置の一構成例を表すブロック図である。 図１に示した画素の一構成例を表す回路図である。 図１に示したダミー画素の一構成例を表す回路図である。 図１に示したダミー画素の一構成例を表す他の回路図である。 図１に示した画素アレイの一構成例を表す回路図である。 図３Ａ，３Ｂに示したダミー画素の配置例を表す表である。 図１に示した読出部の一構成例を表す回路図である。 図１に示した撮像装置の一実装例を表す説明図である。 図１に示した撮像装置の他の実装例を表す説明図である。 図１に示した撮像装置の一動作例を表すタイミング図である。 図１に示した撮像装置の一動作例を表すタイミング波形図である。 図１に示した撮像装置の一動作例を表す他のタイミング波形図である。 図６に示した読出部の一動作例を表す説明図である。 第１の実施の形態に係る診断処理の一動作例を表す模式図である。 図１に示した読出部および診断処理部の一動作例を表す説明図である。 第１の実施の形態の変形例に係る撮像装置の一構成例を表すブロック図である。 第１の実施の形態の他の変形例に係るダミー画素の一構成例を表す回路図である。 第１の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第１の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第１の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 図１６Ａ～１６Ｄに示したダミー画素の配置例を表す表である。 第１の実施の形態の他の変形例に係る読出部および診断処理部の一動作例を表す説明図である。 第１の実施の形態の他の変形例に係るダミー画素の配置例を表す表である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 図１に示した撮像装置の他の実装例を表す構造図である。 第２の実施の形態に係る撮像装置の一構成例を表すブロック図である。 図３１に示した読出部の一構成例を表す回路図である。 図３２に示した固定のデジタルコードの一例を表す表である。 第２の実施の形態に係る診断処理の一動作例を表す模式図である。 撮像装置の使用例を表す説明図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．撮像装置の使用例
４．移動体への応用例

＜１．第１の実施の形態＞
［構成例］
図１は、一実施の形態に係る撮像装置（撮像装置１）の一構成例を表すものである。撮像装置１は、画素アレイ１０と、２つの走査部２０Ｌ，２０Ｒと、読出部３０と、コントローラ４０とを備えている。

画素アレイ１０は、マトリックス状に配置された複数の画素Ｐ１を有している。画素Ｐ１は、フォトダイオードＰＤ（後述）を有し、受光量に応じた画素電圧Ｖpixを生成するものである。この複数の画素Ｐ１は、通常画素領域Ｒ１に配置されている。

また、画素アレイ１０は、複数の画素Ｐ１に加え、複数の遮光画素Ｐ２と、複数のダミー画素Ｐ３（ダミー画素Ｐ３Ａ，Ｐ３Ｂ）とを有している。遮光画素Ｐ２は、フォトダイオードＰＤ（後述）を有する遮光された画素であり、後述するように、フォトダイオードＰＤの暗電流を検出するためのものである。複数の遮光画素Ｐ２は、遮光画素領域Ｒ２１，Ｒ２２に配置されている。ダミー画素Ｐ３は、フォトダイオードＰＤを有しない画素である。複数のダミー画素Ｐ３は、ダミー画素領域Ｒ３１，Ｒ３２に配置されている。この例では、画素アレイ１０において、水平方向（図１における横方向）の左から右に向かって、ダミー画素領域Ｒ３１、遮光画素領域Ｒ２１、通常画素領域Ｒ１、遮光画素領域Ｒ２２、およびダミー画素領域Ｒ３２が、この順に設けられている。

以下に、画素Ｐ１、遮光画素Ｐ２、およびダミー画素Ｐ３について、詳細に説明する。

図２は、通常画素領域Ｒ１における画素Ｐ１の一構成例を表すものである。画素アレイ１０は、通常画素領域Ｒ１において、複数の制御線ＴＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の信号線ＳＧＬとを有している。

制御線ＴＧＬは、水平方向（図２における横方向）に延伸するものであり、制御線ＴＧＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。すなわち、制御線ＴＧＬは、ダミー画素領域Ｒ３１、遮光画素領域Ｒ２１、通常画素領域Ｒ１、遮光画素領域Ｒ２２、およびダミー画素領域Ｒ３２を貫くように配置される。制御線ＴＧＬには、走査部２０Ｌ，２０Ｒにより制御信号ＳＴＧが印加される。

制御線ＲＳＴＬは、水平方向に延伸するものであり、制御線ＲＳＴＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。すなわち、制御線ＲＳＴＬは、ダミー画素領域Ｒ３１、遮光画素領域Ｒ２１、通常画素領域Ｒ１、遮光画素領域Ｒ２２、およびダミー画素領域Ｒ３２を貫くように配置される。制御線ＲＳＴＬには、走査部２０Ｌ，２０Ｒにより制御信号ＳＲＳＴが印加される。

制御線ＳＥＬＬは、水平方向に延伸するものであり、制御線ＳＥＬＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。すなわち、制御線ＳＥＬＬは、ダミー画素領域Ｒ３１、遮光画素領域Ｒ２１、通常画素領域Ｒ１、遮光画素領域Ｒ２２、およびダミー画素領域Ｒ３２を貫くように配置される。制御線ＳＥＬＬには、走査部２０Ｌ，２０Ｒにより制御信号ＳＳＥＬが印加される。

電源線ＰＬは、コントローラ４０の電圧生成部４２（後述）に接続されている。この電源線ＰＬには、電圧生成部４２により電源電圧ＶＤＤが印加される。

信号線ＳＧＬは、垂直方向（図２における縦方向）に延伸するものであり、一端が読出部３０に接続されている。

画素Ｐ１は、フォトダイオードＰＤと、画素回路ＣＫＴとを有している。画素回路ＣＫＴは、トランジスタＴＧ，ＲＳＴ，ＡＭＰ，ＳＥＬと、フローティングディフュージョンＦＤとを有している。トランジスタＴＧ，ＲＳＴ，ＡＭＰ，ＳＥＬは、この例ではＮ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。

フォトダイオードＰＤは、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤのアノードは接地され、カソードはトランジスタＴＧのソースに接続されている。

トランジスタＴＧのゲートは画素回路ＣＫＴの端子Ｔ１を介して制御線ＴＧＬに接続され、ソースは画素回路ＣＫＴの端子Ｔ３を介してフォトダイオードＰＤのカソードに接続され、ドレインはフローティングディフュージョンＦＤに接続されている。

フローティングディフュージョンＦＤは、フォトダイオードＰＤから供給された電荷を蓄積するものであり、例えば、半導体基板の表面に形成された拡散層を用いて構成される。図２では、フローティングディフュージョンＦＤを、容量素子のシンボルを用いて示している。

この構成により、画素Ｐ１では、制御信号ＳＴＧに基づいてトランジスタＴＧがオン状態になり、画素Ｐ１のフォトダイオードＰＤで発生した電荷がフローティングディフュージョンＦＤに転送される（電荷転送動作）ようになっている。

トランジスタＲＳＴのゲートは画素回路ＣＫＴの端子Ｔ２を介して制御線ＲＳＴＬに接続され、ドレインは電源線ＰＬに接続され、ソースはフローティングディフュージョンＦＤに接続されている。

この構成により、画素Ｐ１では、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷の転送に先立ち、制御信号ＳＲＳＴに基づいて、トランジスタＲＳＴがオン状態になり、フローティングディフュージョンＦＤに電源電圧ＶＤＤが供給される。これにより、画素Ｐ１では、フローティングディフュージョンＦＤの電圧がリセットされる（リセット動作）ようになっている。

トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、ドレインは電源線ＰＬに接続され、ソースはトランジスタＳＥＬのドレインに接続されている。

トランジスタＳＥＬのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰのソースに接続され、ソースは信号線ＳＧＬに接続されている。

この構成により、画素Ｐ１では、トランジスタＳＥＬがオン状態になることにより、トランジスタＡＭＰが、読出部３０の電流源３５（後述）に接続される。これにより、トランジスタＡＭＰは、いわゆるソースフォロワとして動作し、フローティングディフュージョンＦＤの電圧に応じた電圧を、信号ＳＩＧとして、トランジスタＳＥＬを介して信号線ＳＧＬに出力する。具体的には、トランジスタＡＭＰは、フローティングディフュージョンＦＤの電圧がリセットされた後のＰ相（Pre-charge相）期間ＴＰにおいて、その時のフローティングディフュージョンＦＤの電圧に対応するリセット電圧Ｖresetを信号ＳＩＧとして出力する。また、トランジスタＡＭＰは、フォトダイオードＰＤからフローティングディフュージョンＦＤへ電荷が転送された後のＤ相（Data相）期間ＴＤにおいて、その時のフローティングディフュージョンＦＤの電圧に対応する、受光量に応じた画素電圧Ｖpixを信号ＳＩＧとして出力するようになっている。

次に、遮光画素領域Ｒ２１，Ｒ２２における遮光画素Ｐ２について説明する。画素アレイ１０は、遮光画素領域Ｒ２１，Ｒ２２において、通常画素領域Ｒ１（図２）と同様に、複数の制御線ＴＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の信号線ＳＧＬとを有している。

遮光画素Ｐ２は、画素Ｐ１（図２）と同様に、フォトダイオードＰＤと、画素回路ＣＫＴとを有している。遮光画素Ｐ２は、画素Ｐ１とは異なり、光がフォトダイオードＰＤに入射しないようにタングステン等の金属によって遮光されたものである。遮光画素Ｐ２は、画素Ｐ１の黒レベルを合わせるための参照信号を生成するために用いられる。

この構成により、遮光画素Ｐ２では、画素Ｐ１と同様に、トランジスタＳＥＬがオン状態になることにより、トランジスタＡＭＰが、フローティングディフュージョンＦＤの電圧に応じた信号ＳＩＧを、トランジスタＳＥＬを介して信号線ＳＧＬに出力する。遮光画素Ｐ２では、遮光されているため、Ｄ相期間ＴＤにおけるフローティングディフュージョンＦＤの電圧は、フォトダイオードＰＤの暗電流に応じた電圧になる。よって、トランジスタＡＭＰは、Ｄ相期間ＴＤにおいて、暗電流に応じた画素電圧Ｖpixを信号ＳＩＧとして出力するようになっている。

図３Ａ，３Ｂは、ダミー画素領域Ｒ３１，Ｒ３２におけるダミー画素Ｐ３の一構成例を表すものであり、図３Ａはダミー画素Ｐ３Ａの一例を示し、図３Ｂは、ダミー画素Ｐ３Ｂの一例を示す。画素アレイ１０は、ダミー画素領域Ｒ３１，Ｒ３２において、複数の制御線ＴＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の電圧供給線ＶＬ０と、複数の信号線ＳＧＬとを有している。電圧供給線ＶＬ０は、コントローラ４０の電圧生成部４２（後述）に接続されている。複数の電圧供給線ＶＬ０には、電圧生成部４２により、単一の電圧信号ＳＶＲが印加される。この電圧信号ＳＶＲは、所定の電圧ＶＲおよび電源電圧ＶＤＤの間で変化する信号であり、トランジスタＴＧ，ＲＳＴが共にオン状態になる期間において電源電圧ＶＤＤに設定され、Ｄ相期間ＴＤにおいて電圧ＶＲに設定されるものである。

ダミー画素Ｐ３（ダミー画素Ｐ３Ａ，Ｐ３Ｂ）は、画素回路ＣＫＴを有している。ダミー画素Ｐ３Ａ，Ｐ３Ｂは、トランジスタＴＧのソースの接続先が互いに異なるものである。具体的には、ダミー画素Ｐ３Ａは、図３Ａに示したように、トランジスタＴＧのソースが電源線ＰＬに接続されたものであり、ダミー画素Ｐ３Ｂは、図３Ｂに示したように、トランジスタＴＧのソースが電圧供給線ＶＬ０に接続されたものである。

この構成により、ダミー画素Ｐ３では、画素Ｐ１と同様に、トランジスタＳＥＬがオン状態になることにより、トランジスタＡＭＰが、フローティングディフュージョンＦＤの電圧に応じた信号ＳＩＧを、トランジスタＳＥＬを介して信号線ＳＧＬに出力する。ダミー画素Ｐ３Ａでは、トランジスタＴＧのソースが電源線ＰＬに接続されているため、Ｄ相期間ＴＤにおけるフローティングディフュージョンＦＤの電圧は、電源電圧ＶＤＤになる。よって、ダミー画素Ｐ３ＡのトランジスタＡＭＰは、Ｄ相期間ＴＤにおいて、電源電圧ＶＤＤに応じた電圧を信号ＳＩＧとして出力する。また、ダミー画素Ｐ３Ｂでは、トランジスタＴＧのソースが電圧供給線ＶＬ０に接続されている。この電圧供給線ＶＬ０に印加される電圧信号ＳＶＲの電圧は、Ｄ相期間ＴＤでは電圧ＶＲに設定されるので、Ｄ相期間ＴＤにおけるフローティングディフュージョンＦＤの電圧は、電圧ＶＲになる。よって、ダミー画素Ｐ３ＢのトランジスタＡＭＰは、Ｄ相期間ＴＤにおいて、電圧ＶＲに応じた電圧を信号ＳＩＧとして出力するようになっている。

図４は、画素アレイ１０における画素Ｐ１、遮光画素Ｐ２、およびダミー画素Ｐ３の配列を表すものである。この図４は、ダミー画素領域Ｒ３１、遮光画素領域Ｒ２１、および通常画素領域Ｒ１を描いている。１行分の画素Ｐ１、遮光画素Ｐ２、およびダミー画素Ｐ３は、画素ラインＬを構成する。ある画素ラインＬに属する画素Ｐ１、遮光画素Ｐ２、およびダミー画素Ｐ３は、１本の制御線ＴＧＬに接続され、１本の制御線ＲＳＴＬに接続され、１本の制御線ＳＥＬＬに接続されている。この例では、ダミー画素領域Ｒ３１において、１つの画素ラインＬは、１１個のダミー画素Ｐ３（ダミー画素Ｐ３［１０］～Ｐ３［０］）を含んでいる。これらのダミー画素Ｐ３［１０］～Ｐ３［０］のそれぞれは、ダミー画素Ｐ３Ａ（図３Ａ）またはダミー画素Ｐ３Ｂ（図３Ｂ）である。

図５は、ダミー画素領域Ｒ３１におけるダミー画素Ｐ３Ａ，Ｐ３Ｂの配列を表すものである。この図５において、“０”はダミー画素Ｐ３Ａを示し、“１”はダミー画素Ｐ３Ｂを示す。例えば、０番目の画素ラインＬ［０］では、ダミー画素Ｐ３の配列は“０００００００００００”である。すなわち、１１個のダミー画素Ｐ３［１０］～Ｐ３［０］の全てがダミー画素Ｐ３Ａである。１番目の画素ラインＬ［１］では、ダミー画素Ｐ３の配列は“００００００００００１”である。すなわち、ダミー画素Ｐ３［０］がダミー画素Ｐ３Ｂであり、その他のダミー画素Ｐ３［１０］～Ｐ３［１］はダミー画素Ｐ３Ａである。２番目の画素ラインＬ［２］では、ダミー画素Ｐ３の配列は“０００００００００１０”である。すなわち、ダミー画素Ｐ３［１］がダミー画素Ｐ３Ｂであり、その他のダミー画素Ｐ３［１０］～Ｐ３［２］，Ｐ３［０］はダミー画素Ｐ３Ａである。このように、ダミー画素Ｐ３の配列は、画素ラインＬ間で互いに異なるように設定される。特に、この例ではダミー画素Ｐ３の配列は、画素ラインＬの番目の数を２進数で表したものに対応する配列である。この例では、１１個のダミー画素Ｐ３を設けたので、２０４８本の画素ラインＬの番目の数をそれぞれ表現することができる。つまり、１１個のダミー画素Ｐ３の配列は、画素ラインＬを識別するライン識別情報ＩＮＦＬとして機能する。

なお、図４，５では、ダミー画素領域Ｒ３１について説明したが、ダミー画素領域Ｒ３２についても同様である。すなわち、ダミー画素領域Ｒ３２において、１つの画素ラインＬは、１１個のダミー画素Ｐ３を含んでいる。これらのダミー画素Ｐ３のそれぞれは、ダミー画素Ｐ３Ａまたはダミー画素Ｐ３Ｂである。ダミー画素領域Ｒ３２におけるダミー画素Ｐ３の配列は、図５と同様に、画素ラインＬの番目の数を２進数で表したものである。つまり、ダミー画素領域Ｒ３２における１１個のダミー画素Ｐ３の配列は、ダミー画素領域Ｒ３１における１１個のダミー画素Ｐ３の配列と同じである。

２つの走査部２０Ｌ，２０Ｒ（図１）は、コントローラ４０からの指示に基づいて、画素ラインＬ単位で、画素アレイ１０における画素Ｐ１、遮光画素Ｐ２、およびダミー画素Ｐ３を順次駆動するものである。走査部２０Ｌは、アドレスデコーダ２１Ｌと、ロジック部２２Ｌと、ドライバ部２３Ｌとを有している。走査部２０Ｒは、同様に、アドレスデコーダ２１Ｒと、ロジック部２２Ｒと、ドライバ部２３Ｒとを有している。

アドレスデコーダ２１Ｌは、コントローラ４０から供給されたアドレス信号ＡＤＲに基づいて、画素アレイ１０における、アドレス信号ＡＤＲが示すアドレスに応じた画素ラインＬを選択するものである。ロジック部２２Ｌは、アドレスデコーダ２１Ｌからの指示に基づいて、各画素ラインＬに対応する信号ＳＴＧ１，ＳＲＳＴ１，ＳＳＥＬ１をそれぞれ生成するものである。ドライバ部２３Ｌは、各画素ラインＬに対応する信号ＳＴＧ１，ＳＲＳＴ１，ＳＳＥＬ１に基づいて、各画素ラインＬに対応する制御信号ＳＴＧ，ＳＲＳＴ，ＳＳＥＬをそれぞれ生成するものである。アドレスデコーダ２１Ｒ、ロジック部２２Ｒ、およびドライバ部２３Ｒについても同様である。アドレスデコーダ２１Ｒに供給されるアドレス信号ＡＤＲは、アドレスデコーダ２１Ｌに供給されるアドレス信号ＡＤＲと同じである。よって、アドレスデコーダ２１Ｌ，２１Ｒは、アドレス信号ＡＤＲに基づいて、互いに同じ画素ラインＬを選択する。これにより、走査部２０Ｌ，２０Ｒは、画素アレイ１０の左右両側から、画素ラインＬ単位で、画素アレイ１０における画素Ｐ１、遮光画素Ｐ２、およびダミー画素Ｐ３を順次駆動するようになっている。

読出部３０は、画素アレイ１０から信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するものである。

図６は、読出部３０の一構成例を表すものである。なお、図６には、読出部３０に加え、コントローラ４０をも描いている。読出部３０は、読出制御部３１と、参照信号生成部３２と、複数のＡＤ（Analog to Digital）変換部ＡＤＣ（ＡＤ変換部ＡＤＣ［０］，ＡＤＣ［１］，ＡＤＣ［２］，…）と、複数のスイッチ部ＳＷ（スイッチ部ＳＷ［０］，ＳＷ［１］，ＳＷ［２］，…）と、バス配線１００とを有している。

読出制御部３１は、コントローラ４０からの指示に基づいて、読出部３０における読出動作を制御するものである。具体的には、読出制御部３１は、参照信号生成部３２に制御信号を供給することにより、参照信号生成部３２に参照信号ＲＥＦ（後述）を生成させる。また、読出制御部３１は、複数のＡＤ変換部ＡＤＣに、クロック信号ＣＬＫおよび制御信号ＣＣを供給することにより、複数のＡＤ変換部ＡＤＣにおけるＡＤ変換動作を制御するようになっている。

参照信号生成部３２は、参照信号ＲＥＦを生成するものである。参照信号ＲＥＦは、Ｐ相期間ＴＰおよびＤ相期間ＴＤにおいて、時間の経過に応じて電圧レベルが徐々に低下する、いわゆるランプ波形を有するものである。そして、参照信号生成部３２は、生成した参照信号ＲＥＦを複数のＡＤ変換部ＡＤＣに供給するようになっている。

ＡＤ変換部ＡＤＣは、画素アレイ１０から供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、信号ＳＩＧの電圧をデジタルコードＣＯＤＥに変換するものである。複数のＡＤ変換部ＡＤＣは、複数の信号線ＳＧＬに対応して設けられている。具体的には、０番目のＡＤ変換部ＡＤＣ［０］は、０番目の信号線ＳＧＬ［０］に対応して設けられ、１番目のＡＤ変換部ＡＤＣ［１］は、１番目の信号線ＳＧＬ［１］に対応して設けられ、２番目のＡＤ変換部ＡＤＣ［２］は、２番目の信号線ＳＧＬ［２］に対応して設けられている。

ＡＤ変換部ＡＤＣは、容量素子３３，３４と、電流源３５と、コンパレータ３６と、カウンタ３７と、ラッチ３８とを有している。容量素子３３の一端には参照信号ＲＥＦが供給され、他端はコンパレータ３６の正入力端子に接続されている。容量素子３４の一端は信号線ＳＧＬに接続され、他端はコンパレータ３６の負入力端子に接続されている。電流源３５は、信号線ＳＧＬから接地に所定の電流値の電流を流すものである。コンパレータ３６は、正入力端子における入力電圧と負入力端子における入力電圧とを比較して、その比較結果を信号ＣＭＰとして出力するものである。コンパレータ３６の正入力端子には、容量素子３３を介して参照信号ＲＥＦが供給され、負入力端子には、容量素子３４を介して信号ＳＩＧが供給されるようになっている。このコンパレータ３６は、Ｐ相期間ＴＰ前の所定の期間において、正入力端子および負入力端子を電気的に接続するゼロ調整を行う機能をも有している。カウンタ３７は、コンパレータ３６から供給された信号ＣＭＰ、読出制御部３１から供給されたクロック信号ＣＬＫおよび制御信号ＣＣに基づいて、カウント動作を行うものである。ラッチ３８は、カウンタ３７により得られたカウント値ＣＮＴを、複数のビットを有するデジタルコードＣＯＤＥとして保持するものである。

スイッチ部ＳＷは、コントローラ４０から供給された制御信号ＳＳＷに基づいて、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥをバス配線１００に供給するものである。複数のスイッチ部ＳＷは、複数のＡＤ変換部ＡＤＣに対応して設けられている。具体的には、０番目のスイッチ部ＳＷ［０］は、０番目のＡＤ変換部ＡＤＣ［０］に対応して設けられ、１番目のスイッチ部ＳＷ［１］は、１番目のＡＤ変換部ＡＤＣ［１］に対応して設けられ、２番目のスイッチ部ＳＷ［２］は、２番目のＡＤ変換部ＡＤＣ［２］に対応して設けられている。

スイッチ部ＳＷは、この例では、デジタルコードＣＯＤＥのビット数と同じ数のトランジスタを用いて構成されている。これらのトランジスタは、コントローラ４０から供給された制御信号ＳＳＷの各ビット（制御信号ＳＳＷ［０］，ＳＳＷ［１］，ＳＳＷ［２］，…）に基づいて、オンオフ制御される。具体的には、例えば、０番目のスイッチ部ＳＷ［０］は、制御信号ＳＳＷ［０］に基づいて各トランジスタがオン状態になることにより、０番目のＡＤ変換部ＡＤＣ［０］から出力されたデジタルコードＣＯＤＥをバス配線１００に供給する。同様に、例えば、１番目のスイッチ部ＳＷ［１］は、制御信号ＳＳＷ［１］に基づいて各トランジスタがオン状態になることにより、１番目のＡＤ変換部ＡＤＣ［１］から出力されたデジタルコードＣＯＤＥをバス配線１００に供給する。他のスイッチ部ＳＷについても同様である。

バス配線１００は、複数の配線を有し、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥを伝えるものである。読出部３０は、このバス配線１００を用いて、ＡＤ変換部ＡＤＣから供給された複数のデジタルコードＣＯＤＥを、画像信号ＤＡＴＡ０として、コントローラ４０に順次転送するようになっている（データ転送動作）。

コントローラ４０（図１）は、走査部２０Ｌ，２０Ｒおよび読出部３０に制御信号を供給することにより、撮像装置１の動作を制御するものである。コントローラ４０は、アドレス生成部４１と、電圧生成部４２と、カラム走査部４３と、画像処理部４４と、診断処理部４５とを有している。

アドレス生成部４１は、画素アレイ１０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成するものである。そして、アドレス生成部４１は、生成したアドレス信号ＡＤＲを、走査部２０Ｌのアドレスデコーダ２１Ｌおよび走査部２０Ｒのアドレスデコーダ２１Ｒに供給するようになっている。

電圧生成部４２は、電圧信号ＳＶＲおよび電源電圧ＶＤＤを生成するものである。電圧信号ＳＶＲは、所定の電圧ＶＲおよび電源電圧ＶＤＤの間で変化する信号であり、トランジスタＴＧ，ＲＳＴが共にオン状態になる期間において電源電圧ＶＤＤに設定され、Ｄ相期間ＴＤにおいて電圧ＶＲに設定されるものである。そして、電圧生成部４２は、生成した電圧信号ＳＶＲを、画素アレイ１０における複数の電圧供給線ＶＬ０に供給するとともに、生成した電源電圧ＶＤＤを、画素アレイ１０における複数の電源線ＰＬに供給するようになっている。

カラム走査部４３は、読出部３０における、データ転送動作の対象となるＡＤ変換部ＡＤＣを決定し、その決定結果に基づいて、制御信号ＳＳＷを生成するものである。そして、カラム走査部４３は、生成した制御信号ＳＳＷを、読出部３０の複数のスイッチ部ＳＷに供給するようになっている。

画像処理部４４は、画像信号ＤＡＴＡ０が示す画像に対して、所定の画像処理を行うものである。所定の画像処理は、例えば、画像信号ＤＡＴＡ０に含まれるデジタルコードＣＯＤＥから、フォトダイオードＰＤの暗電流の寄与分を差し引く暗電流補正処理が挙げられる。具体的には、画像処理部４４は、遮光画素Ｐ２に係るデジタルコードＣＯＤＥに基づいて、画素Ｐ１に係るデジタルコードＣＯＤＥを補正することにより、暗電流補正処理を行う。画像処理部４４は、このような所定の画像処理を行い、画像処理が施された画像を示す画像信号ＤＡＴＡを出力するようになっている。

診断処理部４５は、アドレス信号ＡＤＲと、画像信号ＤＡＴＡ０に基づいて、診断処理を行うものである。具体的には、診断処理部４５は、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ３に係るデジタルコードＣＯＤＥに基づいてライン識別情報ＩＮＦＬを求め、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦＬとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。そして、診断処理部４５は、その診断処理の結果（診断結果ＲＥＳ）を出力するようになっている。

次に、撮像装置１の実装例について、いくつか例を挙げて説明する。

図７は、撮像装置１の実装例Ｅ１を表すものである。この実装例Ｅ１では、撮像装置１は、１つの半導体チップ２００に形成されている。画素アレイ１０は、半導体チップ２００の中央付近に配置される。走査部２０Ｌは、画素アレイ１０の左側に配置され、走査部２０Ｒは、画素アレイ１０の右側に配置される。読出部３０およびコントローラ４０のカラム走査部４３は、画素アレイ１０の下側に配置される。画素アレイ１０の上側には、制御部４０Ａが形成される。この制御部４０Ａは、コントローラ４０のうちのカラム走査部４３以外の回路に対応している。

この構成において、制御部４０Ａ内のアドレス生成部４１は、アドレス信号ＡＤＲを走査部２０Ｌ，２０Ｒに供給する。走査部２０Ｌ，２０Ｒは、制御信号ＳＴＧ，ＳＲＳＴ，ＳＳＥＬを画素アレイ１０に供給する。制御部４０Ａ内の電圧生成部４２は、電圧信号ＳＶＲおよび電源電圧ＶＤＤを画素アレイ１０に供給する。画素アレイ１０は、信号ＳＩＧを読出部３０に供給する。読出部３０は、画像信号ＤＡＴＡ０を制御部４０Ａ内の画像処理部４４および診断処理部４５に供給する。撮像装置１は、診断処理を行うことにより、例えば、各回路の動作の不具合や、半導体チップ２００における各種配線のオープンやショートなどの結線の不具合を検出することができるようになっている。

図８は、撮像装置１の他の実装例Ｅ２を表すものである。この実装例Ｅ２では、撮像装置１は、２つの半導体チップ２０１，２０２に形成されている。

半導体チップ２０１には、この例では画素アレイ１０が形成されている。すなわち、半導体チップ２０１には、複数の画素Ｐ１、複数の遮光画素Ｐ２、複数のダミー画素Ｐ３、制御線ＴＧＬ，ＲＳＴＬ，ＳＥＬＬ、電源線ＰＬ、電圧供給線ＶＬ０、および信号線ＳＧＬが形成される。また、半導体チップ２０１には、電極領域２０１Ａ，２０１Ｂ，２０１Ｃが設けられている。電極領域２０１Ａは、半導体チップ２０１の左辺側に設けられ、電極領域２０１Ｂは、半導体チップ２０１の右辺側に設けられ、電極領域２０１Ｃは、半導体チップ２０１の下辺側に設けられている。電極領域２０１Ａには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶ（Through Chip Via）などのビアを介して画素アレイ１０における制御線ＴＧＬ，ＲＳＴＬ，ＳＥＬＬ、電源線ＰＬ、および電圧供給線ＶＬ０に接続されている。電極領域２０１Ｂには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して画素アレイ１０における制御線ＴＧＬ，ＲＳＴＬ，ＳＥＬＬ、電源線ＰＬ、および電圧供給線ＶＬ０に接続されている。電極領域２０１Ｂには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して画素アレイ１０における複数の信号線ＳＧＬに接続されている。

半導体チップ２０２には、この例では、走査部２０Ｌ，２０Ｒ、制御部４０Ａ、カラム走査部４３、および読出部３０が形成されている。制御部４０Ａ、カラム走査部４３、および読出部３０は、半導体チップ２０２の中央付近に配置される。走査部２０Ｌは、制御部４０Ａ、カラム走査部４３、および読出部３０の左に配置され、走査部２０Ｒは、制御部４０Ａ、カラム走査部４３、および読出部３０の右側に配置される。また、半導体チップ２０２には、電極領域２０２Ａ，２０２Ｂ，２０２Ｃが設けられている。電極領域２０２Ａは、半導体チップ２０２の左辺側に、走査部２０Ｌに隣り合うように設けられ、電極領域２０２Ｂは、半導体チップ２０２の右辺側に、走査部２０Ｒに隣り合うように設けられ、電極領域２０２Ｃは、半導体チップ２０２の下辺側に、読出部３０に隣り合うように設けられている。電極領域２０２Ａには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して、走査部２０Ｌ、および制御部４０Ａ内の電圧生成部４２に接続されている。電極領域２０２Ｂには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して、走査部２０Ｒ、および制御部４０Ａ内の電圧生成部４２に接続されている。電極領域２０２Ｃには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して読出部３０に接続されている。

この実装例Ｅ２では、半導体チップ２０１および半導体チップ２０２が、互いにはり合わされる。これにより、半導体チップ２０１の電極領域２０１Ａにおける複数の電極が、半導体チップ２０２の電極領域２０２Ａにおける複数の電極に電気的に接続され、半導体チップ２０１の電極領域２０１Ｂにおける複数の電極が、半導体チップ２０２の電極領域２０２Ｂにおける複数の電極に電気的に接続され、半導体チップ２０１の電極領域２０１Ｃにおける複数の電極が、半導体チップ２０２の電極領域２０２Ｃにおける複数の電極に電気的に接続される。

この構成において、半導体チップ２０２の制御部４０Ａ内のアドレス生成部４１は、アドレス信号ＡＤＲを走査部２０Ｌ，２０Ｒに供給する。半導体チップ２０２の走査部２０Ｌ，２０Ｒは、電極領域２０１Ａ，２０２Ａにおける複数の電極、および電極領域２０１Ｂ，２０２Ｂにおける複数の電極を介して、制御信号ＳＴＧ，ＳＲＳＴ，ＳＳＥＬを、半導体チップ２０１の画素アレイ１０に供給する。半導体チップ２０２の制御部４０Ａ内の電圧生成部４２は、電極領域２０１Ａ，２０２Ａにおける複数の電極、および電極領域２０１Ｂ，２０２Ｂにおける複数の電極を介して、電圧信号ＳＶＲおよび電源電圧ＶＤＤを、半導体チップ２０１の画素アレイ１０に供給する。半導体チップ２０１の画素アレイ１０は、電極領域２０１Ｃ，２０１Ｃにおける複数の電極を介して、信号ＳＩＧを、半導体チップ２０２の読出部３０に供給する。半導体チップ２０２において、読出部３０は、画像信号ＤＡＴＡ０を、制御部４０Ａ内の画像処理部４４および診断処理部４５に供給する。撮像装置１は、診断処理を行うことにより、例えば、各回路の動作の不具合、半導体チップ２０１，２０２における各種配線のオープンやショートなどの結線の不具合、半導体チップ２０１と半導体チップ２０２との間の結線不良を検出することができるようになっている。

また、このように、半導体チップ２０１に画素アレイ１０を主に配置することにより、画素に特化した半導体製造工程を用いて半導体チップ２０１を製造することができる。つまり、半導体チップ２０１には、画素アレイ１０以外にトランジスタがないので、例えば、１０００度でアニールする工程がある場合でも、画素アレイ１０以外の回路に影響を与えることがない。よって、半導体チップ２０１を製造する際、例えば白点対策の高温プロセスを導入することができ、その結果、撮像装置１における特性を改善することができる。

ここで、端子Ｔ１は、本開示における「第１の端子」の一具体例に対応する。端子Ｔ２は、本開示における「第２の端子」の一具体例に対応する。端子Ｔ３は、本開示における「第３の端子」の一具体例に対応する。フローティングディフュージョンＦＤは、本開示における「蓄積部」の一具体例に対応する。トランジスタＴＧは、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＲＳＴは、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタＡＭＰ，ＳＥＬは、本開示における「出力部」の一具体例に対応する。ダミー画素Ｐ３Ｂの画素回路ＣＫＴは、本開示における「第１の画素回路」の一具体例に対応する。ダミー画素Ｐ３Ａの画素回路ＣＫＴは、本開示における「第２の画素回路」の一具体例に対応する。画素Ｐ１の画素回路ＣＫＴは、本開示における「第３の画素回路」の一具体例に対応する。ダミー画素Ｐ３Ｃの画素回路ＣＫＴは、本開示における「第４の画素回路」の一具体例に対応する。遮光画素Ｐ２の画素回路ＣＫＴは、本開示における「第５の画素回路」の一具体例に対応する。ダミー画素Ｐ３Ｅの画素回路ＣＫＴは、本開示における「第６の画素回路」の一具体例に対応する。ダミー画素領域Ｒ３２に存在するダミー画素Ｐ３Ａおよびダミー画素Ｐ３Ｂの画素回路ＣＫＴは、本開示における「第７の画素回路」および「第８の画素回路」の一具体例にそれぞれ対応する。制御線ＴＧＬは、本開示における「第１の制御線」および「第３の制御線」の一具体例に対応する。制御線ＲＳＴＬは、本開示における「第２の制御線」および「第４の制御線」の一具体例に対応する。電圧供給線ＶＬ０は、本開示における「第１の電圧供給線」の一具体例に対応する。電源線ＰＬは、本開示における「第２の電圧供給線」の一具体例に対応する。電圧供給線ＶＬ２は、本開示における「第３の電圧供給線」の一具体例に対応する。フォトダイオードＰＤは、本開示における「第１の受光素子」の一具体例に対応する。走査部２０Ｌ，２０Ｒは、本開示における「駆動部」の一具体例に対応する。走査部２０Ｌは、本開示における「第１の駆動部」の一具体例に対応し、走査部２０Ｒは、本開示における「第２の駆動部」の一具体例に対応する。診断部４９は、本開示における「診断部」の一具体例に対応する。複数のＡＤ変換部は、本開示における「変換回路」の一具体例に対応する。診断処理部４５は、本開示における「診断回路」の一具体例に対応する。電圧生成部４２は、本開示における「電圧供給部」の一具体例に対応する。電圧信号ＳＶＲは、本開示における「第１の電圧信号」の一具体例に対応する。ダミー画素領域Ｒ３１は、本開示における「第１の領域」の一具体例に対応する。通常画素領域Ｒ１は、本開示における「第２の領域」の一具体例に対応する。ダミー画素領域Ｒ３２は、本開示における「第３の領域」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の撮像装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、撮像装置１の全体動作概要を説明する。コントローラ４０のアドレス生成部４１は、画素アレイ１０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成する。２つの走査部２０Ｌ，２０Ｒは、コントローラ４０からの指示に基づいて、画素ラインＬ単位で、画素アレイ１０における画素Ｐ１、遮光画素Ｐ２、およびダミー画素Ｐ３を順次駆動する。コントローラ４０の電圧生成部４２は、電圧信号ＳＶＲおよび電源電圧ＶＤＤを生成する。画素アレイ１０は、信号ＳＩＧを読出部３０に供給する。読出部３０のＡＤ変換部ＡＤＣは、信号ＳＩＧに基づいてＡＤ変換を行うことにより、デジタルコードＣＯＤＥを生成する。コントローラ４０のカラム走査部４３は、データ転送動作の対象となるＡＤ変換部ＡＤＣを決定し、その決定結果に基づいて、制御信号ＳＳＷを生成する。読出部３０のスイッチ部ＳＷは、この制御信号ＳＳＷに基づいて、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥをバス配線１００に供給する。このようにして、読出部３０は、画像信号ＤＡＴＡ０を生成する。コントローラ４０の画像処理部４４は、画像信号ＤＡＴＡ０が示す画像に対して、所定の画像処理を行うことにより画像信号ＤＡＴＡを生成する。コントローラ４０の診断処理部４５は、アドレス信号ＡＤＲと、画像信号ＤＡＴＡ０に基づいて診断処理を行い、診断結果ＲＥＳを出力する。

（詳細動作）
撮像装置１において、通常画素領域Ｒ１における複数の画素Ｐ１は、受光量に応じて電荷を蓄積し、受光量に応じた画素電圧Ｖpixを信号ＳＩＧとして出力する。以下に、この動作について詳細に説明する。

図９は、通常画素領域Ｒ１における画素Ｐ１を走査する動作の一例を表すものである。図１０は、撮像装置１の一動作例を表すものであり、（Ａ）は水平同期信号ＸＨＳの波形を示し、（Ｂ）～（Ｄ）は、０番目の画素ラインＬ［０］に対応する制御線ＲＳＴＬ［０］，ＴＧＬ［０］，ＳＥＬＬ［０］における制御信号ＳＲＳＴ［０］，ＳＴＧ［０］，ＳＳＥＬ［０］の波形をそれぞれ示し、（Ｅ）～（Ｇ）は、１番目の画素ラインＬ［１］に対応する制御線ＲＳＴＬ［１］，ＴＧＬ［１］，ＳＥＬＬ［１］における制御信号ＳＲＳＴ［１］，ＳＴＧ［１］，ＳＳＥＬ［１］の波形をそれぞれ示し、（Ｈ）～（Ｊ）は、２番目の画素ラインＬ［２］に対応する制御線ＲＳＴＬ［２］，ＴＧＬ［２］，ＳＥＬＬ［２］における制御信号ＳＲＳＴ［２］，ＳＴＧ［２］，ＳＳＥＬ［２］の波形をそれぞれ示し、（Ｋ）は電圧信号ＳＶＲの波形を示す。

撮像装置１は、図９に示したように、タイミングｔ０～ｔ１の期間において、通常画素領域Ｒ１における画素Ｐ１に対して、垂直方向において上から順に蓄積開始駆動Ｄ１を行う。

具体的には、例えば、図１０に示したように、タイミングｔ２１から開始する水平期間Ｈにおいて、まず、電圧生成部４２は、タイミングｔ２１において電圧信号ＳＶＲの電圧を電圧ＶＲから電源電圧ＶＤＤに変化させる（図１０（Ｋ））。次に、走査部２０Ｌ，２０Ｒは、タイミングｔ２２において制御信号ＳＲＳＴ［０］の電圧を低レベルから高レベルに変化させ（図１０（Ｂ））、タイミングｔ２３において制御信号ＳＴＧ［０］の電圧を低レベルから高レベルに変化させる（図１０（Ｃ））。これにより、０番目の画素ラインＬ［０］に属する画素Ｐ１では、トランジスタＴＧ，ＲＳＴがともにオン状態になり、フローティングディフュージョンＦＤの電圧およびフォトダイオードＰＤのカソードの電圧が電源電圧ＶＤＤに設定される。そして、走査部２０Ｌ，２０Ｒは、タイミングｔ２４において制御信号ＳＴＧ［０］の電圧を高レベルから低レベルに変化させる（図１０（Ｃ））。これにより、この画素Ｐ１では、トランジスタＴＧがオフ状態になり、フォトダイオードＰＤは、受光量に応じて電荷を蓄積し始める。このようにして、この画素Ｐ１において蓄積期間Ｔ１０が開始する。次に、電圧生成部４２は、タイミングｔ２５において電圧信号ＳＶＲの電圧を電源電圧ＶＤＤから電圧ＶＲに変化させ（図１０（Ｋ））、走査部２０Ｌ，２０Ｒは、タイミングｔ２６において制御信号ＳＲＳＴ［０］の電圧を高レベルから低レベルに変化させる（図１０（Ｂ））。これにより、この画素Ｐ１では、トランジスタＲＳＴがオフ状態になる。

このタイミングｔ２１から開始する水平期間Ｈでは、０番目の画素ラインＬ［０］に属する遮光画素Ｐ２およびダミー画素Ｐ３は、この画素ラインＬ［０］に属する画素Ｐ１と同様に駆動される。すなわち、画素ラインＬ［０］に属する画素Ｐ１、遮光画素Ｐ２、およびダミー画素Ｐ３は、同じ制御線ＴＧＬ、同じ制御線ＲＳＴＬ、および同じ制御線ＳＥＬＬに接続されているので、同様に駆動される。

この画素ラインＬ［０］に属する遮光画素Ｐ２では、タイミングｔ２３～ｔ２４の期間において、トランジスタＴＧ，ＲＳＴがともにオン状態になり、フローティングディフュージョンＦＤの電圧およびフォトダイオードＰＤのカソードの電圧が電源電圧ＶＤＤに設定される。そして、タイミングｔ２４において、トランジスタＴＧがオフ状態になり、フォトダイオードＰＤは、電荷を蓄積し始める。この遮光画素Ｐ２では、光がフォトダイオードＰＤに入射しないように遮光されているため、フォトダイオードＰＤは、暗電流に起因する電荷を蓄積し始める。

また、この画素ラインＬ［０］に属するダミー画素Ｐ３は、フォトダイオードＰＤを有していないため、ダミー画素Ｐ３の動作は、画素Ｐ１および遮光画素Ｐ２の動作とやや異なる。ダミー画素Ｐ３Ａでは、図３Ａに示したように、トランジスタＴＧのソースが電源線ＰＬに接続されているので、タイミングｔ２３～ｔ２４の期間において、トランジスタＴＧ，ＲＳＴがともにオン状態になると、フローティングディフュージョンＦＤの電圧は、電源電圧ＶＤＤに設定される。また、ダミー画素Ｐ３Ｂでは、図３Ｂに示したように、トランジスタＴＧのソースが電圧供給線ＶＬ０に接続されているので、トランジスタＴＧ，ＲＳＴがともにオン状態になると、フローティングディフュージョンＦＤの電圧は、電源電圧ＶＤＤに設定される。すなわち、図１０（Ｋ）に示したように、タイミングｔ２３～ｔ２４の期間において、電圧供給線ＶＬ０における電圧信号ＳＶＲの電圧を電源電圧ＶＤＤに設定するようにしたので、電源線ＰＬから電圧供給線ＶＬ０に大きな電流が流れるおそれを低減しつつ、フローティングディフュージョンＦＤの電圧を、電源電圧ＶＤＤに設定することができる。

同様にして、タイミングｔ２７から開始する水平期間Ｈにおいて、１番目の画素ラインＬ［１］に属する画素Ｐ１は、受光量に応じて電荷を蓄積し始め、タイミングｔ２８から開始する水平期間Ｈにおいて、２番目の画素ラインＬ［２］に属する画素Ｐ１は、受光量に応じて電荷を蓄積し始める。

このようにして、撮像装置１は、蓄積開始駆動Ｄ１を行うことにより、画素Ｐ１における電荷の蓄積を順次開始させる。そして、各画素Ｐ１では、読出駆動Ｄ２が行われるまでの蓄積期間Ｔ１０において、電荷が蓄積される。

そして、撮像装置１は、図９に示したように、タイミングｔ１０～ｔ１１の期間において、通常画素領域Ｒ１における画素Ｐ１に対して、垂直方向において上から順に読出駆動Ｄ２を行う。

具体的には、例えば、図１０に示したように、タイミングｔ３１から開始する水平期間Ｈにおいて、まず、電圧生成部４２は、タイミングｔ３１において電圧信号ＳＶＲの電圧を電圧ＶＲから電源電圧ＶＤＤに変化させる（図１０（Ｋ））。次に、走査部２０Ｌ，２０Ｒは、タイミングｔ３２において制御信号ＳＳＥＬ［０］の電圧を低レベルから高レベルに変化させる（図１０（Ｄ））。これにより、０番目の画素ラインＬ［０］に属する画素Ｐ１では、トランジスタＳＥＬがオン状態になり、この画素Ｐ１が読出部３０に電気的に接続される。次に、走査部２０Ｌ，２０Ｒは、タイミングｔ３３～ｔ３４の期間において制御信号ＳＲＳＴ［０］の電圧を高レベルに設定する（図１０（Ｂ））。これにより、この画素Ｐ１では、トランジスタＲＳＴがオン状態になり、フローティングディフュージョンＦＤに電源電圧ＶＤＤが供給され、フローティングディフュージョンＦＤの電圧がリセットされる（リセット動作）。そして、このタイミングｔ３４の後のＰ相期間ＴＰにおいて、この画素Ｐ１は、その時のフローティングディフュージョンＦＤの電圧に対応するリセット電圧Ｖresetを信号ＳＩＧとして出力する。また、電圧生成部４２は、電圧信号ＳＶＲの電圧を電源電圧ＶＤＤから電圧ＶＲに変化させる（図１０（Ｋ））。次に、走査部２０Ｌ，２０Ｒは、タイミングｔ３５～ｔ３６において制御信号ＳＴＧ［０］の電圧を高レベルに設定する（図１０（Ｃ））。これにより、この画素Ｐ１では、トランジスタＴＧがオン状態になり、フォトダイオードＰＤで発生した電荷がフローティングディフュージョンＦＤに転送される（電荷転送動作）。このようにして、この画素Ｐ１において蓄積期間Ｔ１０が終了する。そして、このタイミングｔ３６の後のＤ相期間ＴＤにおいて、この画素Ｐ１は、その時のフローティングディフュージョンＦＤの電圧に対応する、受光量に応じた画素電圧Ｖpixを信号ＳＩＧとして出力する。そして、その後に、走査部２０Ｌ，２０Ｒは、制御信号ＳＳＥＬ［０］の電圧を高レベルから低レベルに変化させる（図１０（Ｄ））。これにより、この画素Ｐ１では、トランジスタＳＥＬがオフ状態になり、画素Ｐ１が読出部３０から電気的に切断される。読出部３０は、この信号ＳＩＧ（リセット電圧Ｖresetおよび画素電圧Ｖpix）に基づいてＡＤ変換を行うことによりデジタルコードＣＯＤＥを生成する。

このタイミングｔ３１から開始する水平期間Ｈでは、０番目の画素ラインＬ［０］に属する遮光画素Ｐ２およびダミー画素Ｐ３は、この画素ラインＬ［０］に属する画素Ｐ１と同様に駆動される。

この画素ラインＬ［０］に属する遮光画素Ｐ２は、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetを信号ＳＩＧとして出力し、Ｄ相期間ＴＤにおいて画素電圧Ｖpixを信号ＳＩＧとして出力する。この遮光画素Ｐ２では、光がフォトダイオードＰＤに入射しないように遮光されているため、この画素電圧Ｖpixは、暗電流に応じた電圧となる。

また、この画素ラインＬ［０］に属するダミー画素Ｐ３は、フォトダイオードＰＤを有していないため、ダミー画素Ｐ３の動作は、画素Ｐ１および遮光画素Ｐ２の動作とやや異なる。ダミー画素Ｐ３Ａでは、図３Ａに示したように、トランジスタＴＧのソースは電源線ＰＬに接続されているので、ダミー画素Ｐ３Ａは、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetを信号ＳＩＧとして出力し、Ｄ相期間ＴＤにおいて、電源電圧ＶＤＤに応じた電圧を信号ＳＩＧとして出力する。また、ダミー画素Ｐ３Ｂでは、図３Ｂに示したように、トランジスタＴＧのソースは電圧供給線ＶＬ０に接続されているので、ダミー画素Ｐ３Ｂは、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetを信号ＳＩＧとして出力し、Ｄ相期間ＴＤにおいて、電圧ＶＲに応じた電圧を信号ＳＩＧとして出力する。

同様にして、タイミングｔ３７から開始する水平期間Ｈにおいて、１番目の画素ラインＬ［１］に属する画素Ｐ１は、信号ＳＩＧを出力し、読出部３０は、この信号ＳＩＧに基づいてＡＤ変換を行うことによりデジタルコードＣＯＤＥを生成する。また、タイミングｔ３８から開始する水平期間Ｈにおいて、２番目の画素ラインＬ［２］に属する画素Ｐ１は、信号ＳＩＧを出力し、読出部３０は、この信号ＳＩＧに基づいてＡＤ変換を行うことによりデジタルコードＣＯＤＥを生成する。

このようにして、撮像装置１は、読出駆動Ｄ２を行うことにより、画素Ｐ１から出力された信号ＳＩＧ（リセット電圧Ｖresetおよび画素電圧Ｖpix）に基づいて、ＡＤ変換を順次行い、デジタルコードＣＯＤＥを生成する。

撮像装置１は、このような蓄積開始駆動Ｄ１および読出駆動Ｄ２を繰り返す。具体的には、撮像装置１は、図９に示したように、タイミングｔ２～ｔ３の期間において蓄積開始駆動Ｄ１を行い、タイミングｔ１２～ｔ１３の期間において読出駆動Ｄ２を行う。また、撮像装置１は、タイミングｔ４～ｔ５の期間において蓄積開始駆動Ｄ１を行い、タイミングｔ１４～ｔ１５の期間において読出駆動Ｄ２を行う。

次に、読出駆動Ｄ２について、詳細に説明する。

図１１は、着目した画素Ｐ１における読出駆動Ｄ２の一動作例を表すものであり、（Ａ）は水平同期信号ＸＨＳの波形を示し、（Ｂ）は制御信号ＳＲＳＴの波形を示し、（Ｃ）は制御信号ＳＴＧの波形を示し、（Ｄ）は制御信号ＳＳＥＬの波形を示し、（Ｅ）は参照信号ＲＥＦの波形を示し、（Ｆ）は信号ＳＩＧの波形を示し、（Ｇ）はＡＤ変換部ＡＤＣのコンパレータ３６から出力される信号ＣＭＰの波形を示し、（Ｈ）はクロック信号ＣＬＫの波形を示し、（Ｉ）はＡＤ変換部ＡＤＣのカウンタ３７におけるカウント値ＣＮＴを示す。ここで、図１１（Ｅ），（Ｆ）では、各信号の波形を同じ電圧軸で示している。図１１（Ｅ）の参照信号ＲＥＦは、コンパレータ３６の正入力端子における波形を示し、図１１（Ｆ）の信号ＳＩＧは、コンパレータ３６の負入力端子における波形を示す。

撮像装置１では、ある水平期間（Ｈ）において、まず、走査部２０Ｌ，２０Ｒが、画素Ｐ１に対してリセット動作を行い、ＡＤ変換部ＡＤＣが、その後のＰ相期間ＴＰにおいて、画素Ｐ１が出力したリセット電圧Ｖresetに基づいてＡＤ変換を行う。そして、走査部２０Ｌ，２０Ｒが、画素Ｐ１に対して電荷転送動作を行い、ＡＤ変換部ＡＤＣが、Ｄ相期間ＴＤにおいて、画素Ｐ１が出力した画素電圧Ｖpixに基づいてＡＤ変換を行う。以下にこの動作について詳細に説明する。

まず、タイミングｔ４１において、水平期間Ｈが開始すると、走査部２０Ｌ，２０Ｒは、タイミングｔ４２において、制御信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図１１（Ｄ））。これにより、画素Ｐ１では、トランジスタＳＥＬがオン状態になり、画素Ｐ１が信号線ＳＧＬと電気的に接続される。

次に、タイミングｔ４３において、走査部２０Ｌ，２０Ｒは、制御信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図１１（Ｂ））。これにより、画素Ｐ１では、トランジスタＲＳＴがオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定される（リセット動作）。また、コンパレータ３６は、タイミングｔ４３～ｔ４５の期間において、正入力端子および負入力端子を電気的に接続するゼロ調整を行う。

次に、タイミングｔ４４において、走査部２０Ｌ，２０Ｒは、制御信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１１（Ｂ））。これにより、画素Ｐ１では、トランジスタＲＳＴがオフ状態になる。そして、画素Ｐ１は、このタイミングｔ４４以降において、このときのフローティングディフュージョンＦＤの電圧に対応する電圧（リセット電圧Ｖreset）を出力する（図１１（Ｆ））。

次に、タイミングｔ４５において、コンパレータ３６は、ゼロ調整を終了し、正入力端子および負入力端子を電気的に切断する。そして、このタイミングｔ４５において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１１（Ｅ））。

次に、タイミングｔ４６～ｔ４８の期間（Ｐ相期間ＴＰ）において、読出部３０は、リセット電圧Ｖresetに基づいてＡＤ変換を行う。具体的には、まず、タイミングｔ４６において、読出制御部３１は、クロック信号ＣＬＫの生成を開始する（図１１（Ｈ））。これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１１（Ｅ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ３７は、カウント動作を開始し、カウント値ＣＮＴを順次変化させる（図１１（Ｉ））。

そして、タイミングｔ４７において、参照信号ＲＥＦの電圧が信号ＳＩＧの電圧（リセットＶreset）を下回る（図１１（Ｅ），（Ｆ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を高レベルから低レベルに変化させる（図１１（Ｇ））。その結果、カウンタ３７は、カウント動作を停止する（図１１（Ｉ））。

次に、タイミングｔ４８において、読出制御部３１は、Ｐ相期間ＴＰの終了に伴い、クロック信号ＣＬＫの生成を停止する（図１１（Ｈ））。これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧の変化を停止させ、その後のタイミングｔ４９において、参照信号ＲＥＦの電圧を電圧Ｖ２に変化させる（図１１（Ｅ））。これに伴い、参照信号ＲＥＦの電圧が信号ＳＩＧの電圧（リセット電圧Ｖreset）を上回るので（図１１（Ｅ），（Ｆ））、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を低レベルから高レベルに変化させる（図１１（Ｇ））。

次に、タイミングｔ５０において、ＡＤ変換部ＡＤＣのカウンタ３７は、制御信号ＣＣに基づいて、カウント値ＣＮＴの極性を反転する（図１１（Ｉ））。

次に、タイミングｔ５１において、走査部２０Ｌ，２０Ｒは、制御信号ＳＴＧの電圧を低レベルから高レベルに変化させる（図１１（Ｃ））。これにより、画素Ｐ１では、トランジスタＴＧがオン状態になり、その結果、フォトダイオードＰＤで発生した電荷がフローティングディフュージョンＦＤに転送される（電荷転送動作）。これに応じて、信号ＳＩＧの電圧は低下する（図１１（Ｆ））。

そして、タイミングｔ５２において、走査部２０Ｌ，２０Ｒは、制御信号ＳＴＧの電圧を高レベルから低レベルに変化させる（図１１（Ｃ））。これにより、画素Ｐ１では、トランジスタＴＧがオフ状態になる。そして、画素Ｐ１は、このタイミングｔ５２以降において、このときのフローティングディフュージョンＦＤの電圧に対応する電圧（画素電圧Ｖpix）を出力する（図１１（Ｆ））。

次に、タイミングｔ５３～ｔ５５の期間（Ｄ相期間ＴＤ）において、読出部３０は、画素電圧Ｖpixに基づいてＡＤ変換を行う。具体的には、まず、タイミングｔ５３において、読出制御部３１は、クロック信号ＣＬＫの生成を開始する（図１１（Ｈ））。これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧を、電圧Ｖ２から所定の変化度合いで低下させ始める（図１１（Ｅ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ３７は、カウント動作を開始し、カウント値ＣＮＴを順次変化させる（図１１（Ｉ））。

そして、タイミングｔ５４において、参照信号ＲＥＦの電圧が信号ＳＩＧの電圧（画素電圧Ｖpix）を下回る（図１１（Ｅ），（Ｆ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を高レベルから低レベルに変化させる（図１１（Ｇ））。その結果、カウンタ３７は、カウント動作を停止する（図１１（Ｉ））。このようにして、ＡＤ変換部ＡＤＣは、画素電圧Ｖpixとリセット電圧Ｖresetとの差に応じたカウント値ＣＮＴを得る。そして、ＡＤ変換部ＡＤＣのラッチ３８は、このカウント値ＣＮＴを、デジタルコードＣＯＤＥとして保持しつつ出力する。

次に、タイミングｔ５５において、読出制御部３１は、Ｄ相期間ＴＤの終了に伴い、クロック信号ＣＬＫの生成を停止する（図１１（Ｈ））。これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧の変化を停止させ、その後のタイミングｔ５６において、参照信号ＲＥＦの電圧を電圧Ｖ３に変化させる（図１１Ｅ））。これに伴い、参照信号ＲＥＦの電圧が信号ＳＩＧの電圧（画素電圧Ｖpix）を上回るので（図１１（Ｅ），（Ｆ））、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を低レベルから高レベルに変化させる（図１１（Ｇ））。

次に、タイミングｔ５７において、走査部２０Ｌ，２０Ｒは、制御信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる（図１１（Ｄ））。これにより、画素Ｐ１では、トランジスタＳＥＬがオフ状態になり、画素Ｐ１が信号線ＳＧＬから電気的に切り離される。

そして、タイミングｔ５８において、ＡＤ変換部ＡＤＣのカウンタ３７は、制御信号ＣＣに基づいて、カウント値ＣＮＴを“０”にリセットする（図１１（Ｉ））。

このように、撮像装置１では、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetに基づいてカウント動作を行い、カウント値ＣＮＴの極性を反転したのちに、Ｄ相期間ＴＤにおいて画素電圧Ｖpixに基づいてカウント動作を行うようにした。これにより、撮像装置１は、画素電圧Ｖpixとリセット電圧Ｖresetとの差電圧に応じたデジタルコードＣＯＤＥを取得することができる。撮像装置１では、このような相関２重サンプリングを行うようにしたので、画素電圧Ｖpixに含まれるノイズ成分を取り除くことができ、その結果、撮像画像の画質を高めることができる。

読出部３０は、複数のＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥを、バス配線１００を介して、画像信号ＤＡＴＡ０としてコントローラ４０の画像処理部４４に供給する。次に、このデータ転送動作について詳細に説明する。

図１２は、読出部３０におけるデータ転送動作の一例を模式的に表すものである。図１２において、太線は、複数ビットのバス配線を示す。この図１２において、例えば、ＡＤ変換部ＡＤＣにおける“０”は、０番目のＡＤ変換部ＡＤＣ［０］を示し、“１”は、１番目のＡＤ変換部ＡＤＣ［１］を示す。

カラム走査部４３は、読出部３０における複数のＡＤ変換部ＡＤＣが、順次、データ転送動作の対象となるように、制御信号ＳＳＷを生成する。制御信号ＳＳＷの各ビットは、例えば、制御信号ＳＳＷ［０］、制御信号ＳＳＷ［１］、制御信号ＳＳＷ［２］，…の順にアクティブになる。これにより、読出部３０では、まず、０番目のＡＤ変換部ＡＤＣ［０］のデジタルコードＣＯＤＥがバス配線１００に供給され、次に、１番目のＡＤ変換部ＡＤＣ［１］のデジタルコードＣＯＤＥがバス配線１００に供給され、次に、２番目のＡＤ変換部ＡＤＣ［２］のデジタルコードＣＯＤＥがバス配線１００に供給される。このようにして、左のＡＤ変換部ＡＤＣから順に（転送順序Ｆ）、デジタルコードＣＯＤＥが画像信号ＤＡＴＡ０としてコントローラ４０に転送される。

（診断処理について）
次に、撮像装置１における診断処理について詳細に説明する。

図１３は、撮像装置１における診断処理の全体動作例を模式的に表すものである。この診断処理は、通常画素領域Ｒ１の画素Ｐ１を用いた通常の撮像動作と並行して行われる。読出部３０および診断処理部４５は、診断部４９を構成する。

まず、コントローラ４０のアドレス生成部４１は、画素アレイ１０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成する。そして、アドレス生成部４１は、このアドレス信号ＡＤＲを走査部２０Ｌ，２０Ｒに供給する。

２つの走査部２０Ｌ，２０Ｒは、コントローラ４０からの指示に基づいて、アドレス信号ＡＤＲが示すアドレスに対応する画素ラインＬに属する画素Ｐ１、遮光画素Ｐ２、およびダミー画素Ｐ３を駆動する。

画素アレイ１０における、ダミー画素領域Ｒ３１における１１個のダミー画素Ｐ３、およびダミー画素領域Ｒ３２における１１個のダミー画素Ｐ３は、それぞれ信号ＳＩＧを生成し、生成した信号ＳＩＧを読出部３０にそれぞれ供給する。読出部３０のＡＤ変換部ＡＤＣは、これらの信号ＳＩＧに基づいて、デジタルコードＣＯＤＥをそれぞれ生成する。

ダミー画素領域Ｒ３１，Ｒ３２におけるダミー画素Ｐ３のそれぞれは、ダミー画素Ｐ３Ａ（図３Ａ）またはダミー画素Ｐ３Ｂ（図３Ｂ）である。ダミー画素Ｐ３Ａでは、図３Ａに示したように、トランジスタＴＧのソースが電源線ＰＬに接続されている。よって、ダミー画素Ｐ３Ａは、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetを信号ＳＩＧとして出力し、Ｄ相期間ＴＤにおいて、電源電圧ＶＤＤに応じた電圧を信号ＳＩＧとして出力する。また、ダミー画素Ｐ３Ｂでは、図３Ｂに示したように、トランジスタＴＧのソースは電圧供給線ＶＬ０に接続されている。よって、ダミー画素Ｐ３Ｂは、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetを信号ＳＩＧとして出力し、Ｄ相期間ＴＤにおいて、電圧ＶＲに応じた電圧を信号ＳＩＧとして出力する。読出部３０のＡＤ変換部ＡＤＣは、この信号ＳＩＧに基づいて、デジタルコードＣＯＤＥを生成する。

図１４は、ダミー画素Ｐ３Ａ，Ｐ３Ｂにおける信号ＳＩＧとデジタルコードＣＯＤＥとの関係を表すものである。ダミー画素Ｐ３Ａでは、Ｄ相期間ＴＤにおいて、電源電圧ＶＤＤに応じた電圧を信号ＳＩＧとして出力するので、ＡＤ変換部ＡＤＣにより変換されたデジタルコードＣＯＤＥは、ゼロコードに近いコードになる。また、ダミー画素Ｐ３Ｂでは、Ｄ相期間ＴＤにおいて、電圧ＶＲに応じた電圧を信号ＳＩＧとして出力するので、ＡＤ変換部ＡＤＣにより変換されたデジタルコードＣＯＤＥは、この例では、フルコードに近いコードになる。

このようにして、読出部３０における複数のＡＤ変換部ＡＤＣは、デジタルコードＣＯＤＥをそれぞれ生成する。コントローラ４０のカラム走査部４３は、読出部３０における複数のＡＤ変換部ＡＤＣが、順次、データ転送動作の対象となるように、制御信号ＳＳＷを生成する。これにより、読出部３０は、ダミー画素領域Ｒ３１における１１個のダミー画素Ｐ３に係る１１個のデジタルコードＣＯＤＥ、およびダミー画素領域Ｒ３２における１１個のダミー画素Ｐ３に係る１１個のデジタルコードＣＯＤＥを含む画像信号ＤＡＴＡ０を、コントローラ４０に供給する。

コントローラ４０の診断処理部４５は、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ３に係るデジタルコードＣＯＤＥに基づいてライン識別情報ＩＮＦＬを求め、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦＬとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。

具体的には、診断処理部４５は、まず、ダミー画素領域Ｒ３１における１１個のダミー画素Ｐ３に係る１１個のデジタルコードＣＯＤＥのそれぞれに対して、ゼロコードとフルコードとの間に設定されたしきい値ＴＨを用いて２値化処理を行う。図１４に示したように、ダミー画素Ｐ３Ａに係るデジタルコードＣＯＤＥは、ゼロコードに近いコードであるので “０”になり、一方、ダミー画素Ｐ３Ｂに係るデジタルコードＣＯＤＥは、フルコードに近いコードであるので“１”になる。これにより、診断処理部４５は、１１ビットの２進数を得る。この１１ビットの２進数は、図５に示したライン識別情報ＩＮＦＬである。そして、診断処理部４５は、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦＬとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。

ダミー画素領域Ｒ３２についても同様である。すなわち、診断処理部４５は、まず、ダミー画素領域Ｒ３２における１１個のダミー画素Ｐ３に係る１１個のデジタルコードＣＯＤＥのそれぞれに対して、２値化処理を行うことによりライン識別情報ＩＮＦＬを求める。そして、診断処理部４５は、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦＬとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。アドレス信号ＡＤＲが示すアドレスは、例えば、アドレス信号ＡＤＲが０番目の画素ラインＬ［０］を示す場合には“０００００００００００”であり、アドレス信号ＡＤＲが１番目の画素ラインＬ［１］を示す場合には“００００００００００１”であり、アドレス信号ＡＤＲが２番目の画素ラインＬ［２］を示す場合には“０００００００００１０”である。

例えば、診断処理部４５は、ダミー画素領域Ｒ３１に係るデジタルコードＣＯＤＥから取得したライン識別情報ＩＮＦＬと、アドレス信号ＡＤＲが示すアドレスとが互いに一致するとともに、ダミー画素領域Ｒ３２に係るデジタルコードＣＯＤＥから取得したライン識別情報ＩＮＦＬと、アドレス信号ＡＤＲが示すアドレスとが互いに一致する場合には、撮像装置１が所望の動作を行っていると判断する。

また、例えば、診断処理部４５は、ダミー画素領域Ｒ３１に係るデジタルコードＣＯＤＥから取得したライン識別情報ＩＮＦＬと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合や、ダミー画素領域Ｒ３２に係るデジタルコードＣＯＤＥから取得したライン識別情報ＩＮＦＬと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合には、撮像装置１に不具合があると判断する。

ダミー画素領域Ｒ３１に係るデジタルコードＣＯＤＥから取得したライン識別情報ＩＮＦＬと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合の原因は、例えば、アドレス生成部４１と走査部２０Ｌとの間の結線の不具合、走査部２０Ｌの不具合、走査部２０Ｌとダミー画素領域Ｒ３１におけるダミー画素Ｐ３との間の結線の不具合、ダミー画素領域Ｒ３１におけるダミー画素Ｐ３の不具合、ダミー画素領域Ｒ３１におけるダミー画素Ｐ３とＡＤ変換部ＡＤＣとの間の結線の不具合、ＡＤ変換部ＡＤＣの不具合、などがあり得る。

また、ダミー画素領域Ｒ３２に係るデジタルコードＣＯＤＥから取得したライン識別情報ＩＮＦＬと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合の原因は、例えば、アドレス生成部４１と走査部２０Ｒとの間の結線の不具合、走査部２０Ｒの不具合、走査部２０Ｒとダミー画素領域Ｒ３２におけるダミー画素Ｐ３との間の結線の不具合、ダミー画素領域Ｒ３２におけるダミー画素Ｐ３の不具合、ダミー画素領域Ｒ３２におけるダミー画素Ｐ３とＡＤ変換部ＡＤＣとの間の結線の不具合、ＡＤ変換部ＡＤＣの不具合、などがあり得る。

診断処理部４５は、このようにして診断処理を行う。そして、診断処理部４５は、その診断処理の結果を、診断結果ＲＥＳとして出力する。

以上のように、撮像装置１では、ダミー画素領域Ｒ３１，Ｒ３２を設け、画素ラインＬのそれぞれにおいて、ダミー画素領域Ｒ３１に複数（この例では１１個）のダミー画素Ｐ３を設けるとともに、ダミー画素領域Ｒ３２に複数（この例では１１個）のダミー画素Ｐ３を設け、これらのダミー画素Ｐ３を、互いにトランジスタＴＧのソースの接続先が異なるダミー画素Ｐ３Ａ（図３Ａ）またはダミー画素Ｐ３Ｂ（図３Ｂ）を用いて構成した。これにより、撮像装置１では、ダミー画素Ｐ３の配置を用いて、各画素ラインＬについての情報を、いわゆるマスクＲＯＭ（Read Only Memory）のように固定設定することができる。この例では、ダミー画素Ｐ３の配置を用いて、画素ラインＬを識別するためのライン識別情報ＩＮＦＬを設定するようにしたので、自己診断を行うことにより、アドレス制御の故障検出、および画素制御の故障検出を行うことができる。

特に、撮像装置１では、図５に示したように、１１個のダミー画素Ｐ３の配列を、画素ラインＬの番目の数を２進数で表したものに対応する配列にしたので、ライン識別情報ＩＮＦＬと、アドレス信号ＡＤＲが示すアドレスとを比較する回路の構成をシンプルにすることができる。

また、撮像装置１では、２つのダミー画素領域Ｒ３１，Ｒ３２を、通常画素領域Ｒ１の左右にそれぞれ設け、通常画素領域Ｒ１の画素Ｐ１を用いた通常の撮像動作と並行して、診断処理を行うようにしたので、例えば、故障をタイムリーに検出することができる。すなわち、例えば、ブランキング期間Ｔ２０において診断処理を行う場合には、ブランキング期間Ｔ２０が短いので、１つのブランキング期間Ｔ２０で全ての画素ラインＬについての診断処理を行うことが難しい。よって、複数のブランキング期間Ｔ２０を用いて全ての画素ラインＬについての診断処理を行うこととなるが、この場合には、故障が生じたときに、その故障をタイムリーに検出できないおそれがある。一方、撮像装置１では、通常の撮像動作を行いながら、全ての画素ラインＬについての診断処理を行うようにした。これにより、撮像装置１では、１フレーム期間内に全ての画素ラインＬについての診断処理を行うことができる。その結果、撮像装置１では、故障をタイムリーに検出することができる。

［効果］
以上のように本実施の形態では、ダミー画素領域を設け、画素ラインＬのそれぞれにおいて、ダミー画素領域に複数のダミー画素を設け、この複数のダミー画素を、トランジスタＴＧのソースの接続先が異なる２種類の画素を用いて構成したので、自己診断を行うことにより、撮像装置の不具合を検出することができる。

本実施の形態では、２つのダミー画素領域を、通常画素領域の左右にそれぞれ設け、通常画素領域の画素を用いた通常の撮像動作と並行して診断処理を行うようにしたので、例えば、故障をタイムリーに検出することができる。

［変形例１－１］
上記実施の形態では、２つの走査部２０Ｌ，２０Ｒを設けたが、これに限定されるものではなく、これに代えて、図１５に示す撮像装置１Ｂのように、１つの走査部を設けてもよい。この撮像装置１Ｂは、１つの走査部２０Ｌと、画素アレイ１０Ｂと、読出部３０Ｂと、コントローラ４０Ｂとを備えている。すなわち、撮像装置１Ｂは、上記実施の形態に係る撮像装置１（図１）において、走査部２０Ｒを省くとともに、画素アレイ１０、読出部３０、およびコントローラ４０を、画素アレイ１０Ｂ、読出部３０Ｂ、およびコントローラ４０Ｂにそれぞれ置き換えたものである。

画素アレイ１０Ｂは、上記実施の形態に係る画素アレイ１０（図１）において、ダミー画素領域Ｒ３１を省いたものである。読出部３０Ｂは、画素アレイ１０Ｂから信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するものである。コントローラ４０Ｂは、走査部２０Ｌおよび読出部３０Ｂに制御信号を供給することにより、撮像装置１Ｂの動作を制御するものである。コントローラ４０Ｂは、カラム走査部４３Ｂと、診断処理部４５Ｂとを有している。カラム走査部４３Ｂは、読出部３０Ｂにおける、データ転送動作の対象となるＡＤ変換部ＡＤＣを決定し、その決定結果に基づいて、制御信号ＳＳＷを生成するものである。診断処理部４５Ｂは、ダミー画素領域Ｒ３２における１１個のダミー画素Ｐ３に係る１１個のデジタルコードＣＯＤＥのそれぞれに対して、２値化処理を行うことによりライン識別情報ＩＮＦＬを求め、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦＬとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断するものである。

撮像装置１Ｂでは、走査部２０Ｌは、コントローラ４０Ｂからの指示に基づいて、アドレス信号ＡＤＲが示すアドレスに対応する画素ラインＬに属する画素Ｐ１、遮光画素Ｐ２、およびダミー画素Ｐ３を駆動する。そして、画素アレイ１０Ｂにおける、ダミー画素領域Ｒ３２における１１個のダミー画素Ｐ３は、それぞれ信号ＳＩＧを生成し、生成した信号ＳＩＧを読出部３０Ｂにそれぞれ供給する。走査部２０Ｌは、画素アレイ１０Ｂの左に配置され、ダミー画素領域Ｒ３２は、画素アレイ１０Ｂにおける右端に設けられている。すなわち、撮像装置１Ｂでは、画素アレイ１０Ｂにおいて、ダミー画素領域Ｒ３２を、走査部２０Ｌから一番離れた場所に設けたので、診断処理を行うことにより、走査部２０Ｌのドライバ部２３Ｌの駆動能力を診断することができる。また、撮像装置１Ｂでは、このように、ダミー画素領域Ｒ３２を、走査部２０Ｌから一番離れた場所に設けることにより、遮光画素領域Ｒ２１、通常画素領域Ｒ１、および遮光画素領域Ｒ２２における制御線ＴＧＬ，ＲＳＴＬ，ＳＥＬＬおよび電源線ＰＬの断線をも診断することができる。

［変形例１－２］
上記実施の形態では、ダミー画素Ｐ３を、２つのダミー画素Ｐ３Ａ，Ｐ３Ｂのいずれかを用いて構成したが、これに限定されるものではなく、これに代えて、例えば３つ以上のダミー画素のいずれかを用いて構成してもよい。以下に、ダミー画素Ｐ３を４つのダミー画素Ｐ３Ｃ，Ｐ３Ｄ，Ｐ３Ｅ，Ｐ３Ｆを用いて構成した撮像装置１Ｃについて、詳細に説明する。

撮像装置１Ｃは、上記実施の形態に係る撮像装置１と同様に、画素アレイ１０Ｃと、読出部３０Ｃと、コントローラ４０Ｃとを備えている。

画素アレイ１０Ｃは、複数のダミー画素Ｐ３（ダミー画素Ｐ３Ｃ，Ｐ３Ｄ，Ｐ３Ｅ，Ｐ３Ｆ）を有している。複数のダミー画素Ｐ３は、ダミー画素領域Ｒ３１，Ｒ３２に配置されている。

図１６Ａ～１６Ｄは、ダミー画素領域Ｒ３１，Ｒ３２におけるダミー画素Ｐ３の一構成例を表すものであり、図１６Ａはダミー画素Ｐ３Ｃの一例を示し、図１６Ｂは、ダミー画素Ｐ３Ｄの一例を示し、図１６Ｃはダミー画素Ｐ３Ｅの一例を示し、図１６Ｄは、ダミー画素Ｐ３Ｆの一例を示す。画素アレイ１０Ｃは、ダミー画素領域Ｒ３１，Ｒ３２において、複数の電圧供給線ＶＬ１～ＶＬ３を有している。複数の電圧供給線ＶＬ１には、電圧生成部４２Ｃ（後述）により、単一の電圧信号ＳＶＲ１が印加される。この電圧信号ＳＶＲ１は、所定の電圧ＶＲ１および電源電圧ＶＤＤの間で変化する信号であり、Ｄ相期間ＴＤにおいて電圧ＶＲ１に設定されるものである。複数の電圧供給線ＶＬ２には、電圧生成部４２Ｃにより、単一の電圧信号ＳＶＲ２が印加される。この電圧信号ＳＶＲ２は、所定の電圧ＶＲ２および電源電圧ＶＤＤの間で変化する信号であり、Ｄ相期間ＴＤにおいて電圧ＶＲ２に設定されるものである。複数の電圧供給線ＶＬ３には、電圧生成部４２Ｃにより、単一の電圧信号ＳＶＲ３が印加される。この電圧信号ＳＶＲ３は、所定の電圧ＶＲ３および電源電圧ＶＤＤの間で変化する信号であり、Ｄ相期間ＴＤにおいて電圧ＶＲ３に設定されるものである。電圧ＶＲ１は電源電圧ＶＤＤよりも低い電圧であり、電圧ＶＲ２は電圧ＶＲ１よりも低い電圧であり、電圧ＶＲ３は電圧ＶＲ２よりも低い電圧である。

ダミー画素Ｐ３（ダミー画素Ｐ３Ｃ～Ｐ３Ｆ）は、画素回路ＣＫＴを有している。ダミー画素Ｐ３Ｃ～Ｐ３Ｅは、トランジスタＴＧのソースの接続先が互いに異なるものである。具体的には、ダミー画素Ｐ３Ｃは、図１６Ａに示したように、トランジスタＴＧのソースが電源線ＰＬに接続されたものである。ダミー画素Ｐ３Ｄは、図１６Ｂに示したように、トランジスタＴＧのソースが電圧供給線ＶＬ１に接続されたものである。ダミー画素Ｐ３Ｅは、図１６Ｃに示したように、トランジスタＴＧのソースが電圧供給線ＶＬ２に接続されたものである。ダミー画素Ｐ３Ｆは、図１６Ｄに示したように、トランジスタＴＧのソースが電圧供給線ＶＬ３に接続されたものである。

ダミー画素Ｐ３Ｃでは、トランジスタＴＧのソースが電源線ＰＬに接続されているため、Ｄ相期間ＴＤにおけるフローティングディフュージョンＦＤの電圧は、電源電圧ＶＤＤになる。よって、ダミー画素Ｐ３Ｃは、Ｄ相期間ＴＤにおいて、電源電圧ＶＤＤに応じた電圧を信号ＳＩＧとして出力する。また、ダミー画素Ｐ３Ｄでは、トランジスタＴＧのソースが電圧供給線ＶＬ１に接続されている。この電圧供給線ＶＬ１に印加される電圧信号ＳＶＲ１の電圧は、Ｄ相期間ＴＤでは電圧ＶＲ１に設定されるので、Ｄ相期間ＴＤにおけるフローティングディフュージョンＦＤの電圧は、電圧ＶＲ１になる。よって、ダミー画素Ｐ３Ｄは、Ｄ相期間ＴＤにおいて、電圧ＶＲ１に応じた電圧を信号ＳＩＧとして出力する。同様に、ダミー画素Ｐ３Ｅでは、トランジスタＴＧのソースが電圧供給線ＶＬ２に接続されているので、ダミー画素Ｐ３Ｅは、Ｄ相期間ＴＤにおいて、電圧ＶＲ２に応じた電圧を信号ＳＩＧとして出力する。また、ダミー画素Ｐ３Ｆでは、トランジスタＴＧのソースが電圧供給線ＶＬ３に接続されているので、ダミー画素Ｐ３Ｆは、Ｄ相期間ＴＤにおいて、電圧ＶＲ３に応じた電圧を信号ＳＩＧとして出力する。

この例では、ダミー画素領域Ｒ３１において、１つの画素ラインＬは、６個のダミー画素Ｐ３（ダミー画素Ｐ３［５］～Ｐ３［０］）を含んでいる。これらのダミー画素Ｐ３［５］～Ｐ３［０］のそれぞれは、ダミー画素Ｐ３Ｃ（図１６Ａ）、ダミー画素Ｐ３Ｄ（図１６Ｂ）、ダミー画素Ｐ３Ｅ（図１６Ｃ）、およびダミー画素Ｐ３Ｆ（図１６Ｄ）のうちのいずれかである。

図１７は、ダミー画素領域Ｒ３１におけるダミー画素Ｐ３Ｃ～Ｐ３Ｆの配列を表すものである。この図１７において、“００”はダミー画素Ｐ３Ｃを示し、“０１”はダミー画素Ｐ３Ｄを示し、“１０”はダミー画素Ｐ３Ｅを示し、“１１”はダミー画素Ｐ３Ｆを示す。例えば、０番目の画素ラインＬ［０］では、ダミー画素Ｐ３の配列は“００”，“００”，“００”，“００”，“００”，“００”である。すなわち、６個のダミー画素Ｐ３［５］～Ｐ３［０］の全てがダミー画素Ｐ３Ｃである。１番目の画素ラインＬ［１］では、ダミー画素Ｐ３の配列は“００”，“００”，“００”，“００”，“００”，“０１”である。すなわち、ダミー画素Ｐ３［０］がダミー画素Ｐ３Ｄであり、その他のダミー画素Ｐ３［５］～Ｐ３［１］はダミー画素Ｐ３Ｃである。２番目の画素ラインＬ［２］では、ダミー画素Ｐ３の配列は“００”，“００”，“００”，“００”，“００”，“１０”である。すなわち、ダミー画素Ｐ３［０］がダミー画素Ｐ３Ｅであり、その他のダミー画素Ｐ３［５］～Ｐ３［１］はダミー画素Ｐ３Ｃである。３番目の画素ラインＬ［３］では、ダミー画素Ｐ３の配列は“００”，“００”，“００”，“００”，“００”，“１１”である。すなわち、ダミー画素Ｐ３［０］がダミー画素Ｐ３Ｆであり、その他のダミー画素Ｐ３［５］～Ｐ３［１］はダミー画素Ｐ３Ｃである。４番目の画素ラインＬ［４］では、ダミー画素Ｐ３の配列は“００”，“００”，“００”，“００”，“０１”，“００”である。すなわち、ダミー画素Ｐ３［１］がダミー画素Ｐ３Ｄであり、その他のダミー画素Ｐ３［５］～Ｐ３［２］，Ｐ３［０］はダミー画素Ｐ３Ｃである。６個のダミー画素Ｐ３の配列は、画素ラインＬを識別するライン識別情報ＩＮＦＬとして機能する。ダミー画素領域Ｒ３２におけるダミー画素Ｐ３の配列は、ダミー画素領域Ｒ３１におけるダミー画素Ｐ３の配列（図１７）と同じである。

読出部３０ＣのＡＤ変換部ＡＤＣは、画素アレイ１０Ｃから供給された信号ＳＩＧに基づいて、デジタルコードＣＯＤＥを生成する。そして、読出部３０Ｃは、ダミー画素領域Ｒ３１における６個のダミー画素Ｐ３に係る６個のデジタルコードＣＯＤＥ、およびダミー画素領域Ｒ３２における６個のダミー画素Ｐ３に係る６個のデジタルコードＣＯＤＥを、画像信号ＤＡＴＡ０としてコントローラ４０Ｃに供給する。

コントローラ４０Ｃの診断処理部４５Ｃは、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ３に係るデジタルコードＣＯＤＥに基づいてライン識別情報ＩＮＦＬを求め、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦＬとを比較することにより、撮像装置１Ｃが所望の動作を行っているかどうかを診断する。

図１８は、ダミー画素Ｐ３Ｃ～Ｐ３Ｆにおける信号ＳＩＧとデジタルコードＣＯＤＥとの関係を表すものである。診断処理部４５Ｃは、まず、ダミー画素領域Ｒ３１における６個のダミー画素Ｐ３に係る６個のデジタルコードＣＯＤＥのそれぞれに基づいて、ゼロコードとフルコードとの間に設定された３つのしきい値ＴＨ１～ＴＨ３を用いて、４つのコード“００”，“０１”，“１０”，“１１”に変換する。ダミー画素Ｐ３Ｃに係るデジタルコードＣＯＤＥはコード“００”に変換され、ダミー画素Ｐ３Ｄに係るデジタルコードＣＯＤＥはコード“０１”に変換され、ダミー画素Ｐ３Ｅに係るデジタルコードＣＯＤＥはコード“１０”に変換され、ダミー画素Ｐ３Ｆに係るデジタルコードＣＯＤＥはコード“１１”に変換される。これにより、診断処理部４５Ｃは、図１７に示したライン識別情報ＩＮＦＬを得る。そして、診断処理部４５Ｃは、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦＬとを比較することにより、撮像装置１Ｃが所望の動作を行っているかどうかを診断する。ダミー画素領域Ｒ３２についても同様である。

［変形例１－３］
上記実施の形態では、ダミー画素Ｐ３の配列が示す情報がライン識別情報ＩＮＦＬを含むようにしたが、これに限定されるものではなく、例えば、図１９に示したように、さらに他の情報をも含むようにしてもよい。この例では、ダミー画素Ｐ３の配列が示す情報は、ライン識別情報ＩＮＦＬに加え、各画素ラインＬについての属性を示す、２ビットのライン属性情報ＩＮＦＰを含んでいる。このライン属性情報ＩＮＦＰは、例えば、その画素ラインＬに係るカラーフィルタについての情報であってもよい。また、例えば、画素ラインＬによって、画素の大きさが異なる場合には、ライン属性情報ＩＮＦＰは、画素の大きさについての情報であってもよい。また、例えば、画素ラインＬによって、蓄積期間Ｔ１０の長さが異なる場合には、ライン属性情報ＩＮＦＰは、蓄積期間Ｔ１０の長さについての情報であってもよい。診断処理部４５は、デジタルコードＣＯＤＥに基づいてこのライン属性情報ＩＮＦＰを求め、このライン属性情報ＩＮＦＰを出力してもよい。

［変形例１－４］
撮像装置１は、実装例Ｅ２（図８）に示したように、２つの半導体チップ２０１，２０２を互いに張り合わせることにより構成することができる。例えば、半導体チップ２０１の表面に銅（Ｃｕ）配線を形成するとともに、半導体チップ２０２の表面に銅配線を形成し、いわゆるＣｕ－Ｃｕ接合によりこれらの銅配線を互いに接合させてもよい。以下に、この構成について詳細に説明する。

図２０は、本変形例に係る撮像装置４３１の一構成例を表すものである。撮像装置４３１は、画素アレイ４３４が形成された第１の半導体チップ４２６と、ロジック回路４５５が形成された第２の半導体チップ４２８とが貼り合わされた、積層半導体チップ４３２により構成されている。第１の半導体チップ４２６は、半導体チップ２０１に対応し、第２の半導体チップ４２８は、半導体チップ２０２に対応している。

第１の半導体チップ４２６では、薄膜化された半導体基板４３３に半導体ウェル４３０が形成され、この半導体ウェル４３０に対応する領域に画素アレイ４３４が形成される。この画素アレイ４３４は、フォトダイオードＰＤと、複数の画素トランジスタＴｒ１、Ｔｒ２からなる複数の画素が２次元配列されたものである。フォトダイオードＰＤは、画素アレイ４３４における、有効画素アレイ４４２に対応する領域およびオプティカルブラック領域４４１に形成される。また、半導体基板４３３には、画素アレイ４３４を制御する制御回路（図示せず）を構成する複数のＭＯＳトランジスタが形成される。半導体基板４３３の表面４３３ａ側には、層間絶縁膜４５３を介して、１層目から４層目のメタル配線層Ｍ１～Ｍ４による配線４３５（配線４３５ａ～４３５ｄ）および５層目のメタル配線層Ｍ５による接続配線４３６を含む多層配線層４３７が形成される。配線４３５および接続配線４３６は、デュアルダマシン法により形成された銅（Ｃｕ）配線である。半導体基板４３３の裏面側には、絶縁膜４３８を介して、オプティカルブラック領域４４１を含む領域に遮光膜４３９が形成される。そして、その上に、前領域にわたって平坦化膜４４３が形成され、この平坦化膜４４３の上の有効画素アレイ４４２に対応する領域に、カラーフィルタ４４４およびレンズアレイ４４５が形成される。

第１の半導体チップ４２６の多層配線層４３７では、画素トランジスタおよび配線４３５が、導電ビア４５２を介して互いに接続され、同様に、上下方向に隣り合う２つの配線４３５が、導電ビア４５２を介して互いに接続される。多層配線層４３７では、さらに、第２の半導体チップ４２８との接合面４４０に、５層目のメタル配線層Ｍ５による接続配線４３６が形成される。接続配線４３６は、導電ビア４５２を介して４層目のメタル配線層Ｍ４による配線４３５ｄ１に接続される。

第２の半導体チップ４２８では、第２の半導体基板４５４に、半導体ウェル４５０が形成され、この半導体ウェル４５０に対応する領域に、周辺回路となるロジック回路４５５が形成される。ロジック回路４５５は、ＣＭＯＳトランジスタを含む複数のＭＯＳトランジスタＴｒ１１～Ｔｒ１４を含んでいる。第２の半導体基板４５４の表面側には、層間絶縁膜４５６を介して、１層目から３層目のメタル配線層Ｍ１１～Ｍ１３による配線４５７（配線４５７ａ～４５７ｃ）および４層目のメタル配線層Ｍ１４による接続配線４５８を含む多層配線層４５９が形成される。配線４５７および接続配線４５８は、デュアルダマシン法により形成された銅（Ｃｕ）配線である。

第２の半導体チップ４２８の多層配線層４５９では、ＭＯＳトランジスタＴｒ１１～Ｔｒ１４および配線４５７が、導電ビア４６４を介して互いに接続され、上下方向に隣り合う２つの配線４５７が、導電ビア４６４を介して互いに接続される。多層配線層４５９では、さらに、第１の半導体チップ４２６との接合面４４０に、４層目のメタル配線層Ｍ１４による接続配線４５８が形成される。接続配線４５８は、導電ビア４６４を介して３層目のメタル配線層Ｍ１３による配線４５７ｃに接続される。

第１の半導体チップ４２６および第２の半導体チップ４２８は、互いの多層配線層４３７および多層配線層４５９が向かい合うようにして接合される。接続配線４３６および接続配線４５８は、接合面４４０を介して直接接合することにより、電気的に接続される。銅（Ｃｕ）配線である接続配線４３６，４５８は、熱拡散接合により接合される。また、多層配線層４３７，多層配線層４５９の表面に、絶縁性薄膜（図示せず）を成膜して、プラズマ接合等により接合してもよい。この銅（Ｃｕ）配線である接続配線４３６，４５８の直接接合が、Ｃｕ－Ｃｕ接合である。

［変形例１－５］
撮像装置１は、実装例Ｅ２（図８）に示したように、２つの半導体チップ２０１，２０２を互いに張り合わせることにより構成したが、これに限定されるものではなく、３つの半導体チップ（第１の半導体チップ５０１、第２の半導体チップ５０２、および第３の半導体チップ５０３）を積層することにより構成してもよい。

例えば、第１の半導体チップ５０１は、半導体チップ２０１に対応し、第３の半導体チップ５０３は、半導体チップ２０２に対応してもよい。第２の半導体チップ５０２には、例えば、撮像画像（画像信号ＤＡＴＡ）を記憶するＤＲＡＭ（Dynamic Random Access Memory）を形成してもよい。この場合、第１の半導体チップ５０１の画素アレイ５１１から出力される信号ＳＩＧは、第３の半導体チップ５０３のＡＤ変換部に直接供給される。よって、この結線には、例えば、図２１に示すように、例えば、ＴＳＶ（Through Silicon Via）などの貫通電極５１２を用いることができる。貫通電極５１２は、第１の半導体チップ５０１のコンタクトに接続されるとともに、第３の半導体チップ５０３のアルミパッドに接続されている。

また、例えば、ＡＤ変換部を構成するコンパレータを第２の半導体チップ５０２に形成し、ＡＤ変換部を構成するカウンタを第３の半導体チップ５０３に形成してもよい。この場合、この場合、第１の半導体チップ５０１の画素アレイ５１１から出力される信号ＳＩＧは、第２の半導体チップ５０２のコンパレータに供給され、コンパレータの出力信号は、第３の半導体チップ４０３のカウンタに供給される。よって、図２２に示すように、第１の半導体チップ５０１と第２の半導体チップ５０２との結線には、ＴＳＶなどの貫通電極５１２ａを用いることができ、同様に、第２の半導体チップ５０２と第３の半導体チップ５０３との結線には、ＴＳＶなどの貫通電極５１２ｃを用いることができる。

［変形例１－６］
本実施の形態に係る撮像装置１にＷＣＳＰ（Waferlevel Chip Size Package）を適用してもよい。以下に本変形例について詳細に説明する。

図２３は、本変形例に係る撮像装置８０１の一構成例を概略的に表すものである。撮像装置８０１は、第１の構造体８５１と第２の構造体８５２とが積層された積層構造体８５３と、複数の外部端子８５４と、第１の構造体８５１の上に形成された保護基板８５８とを備えている。なお、第１の構造体８５１は、半導体チップ２０１に対応し、第２の構造体８５２は、半導体チップ２０２に対応する。第１の構造体８５１における光の入射面には、カラーフィルタ８５５およびオンチップレンズ８５６が形成されている。そして、オンチップレンズ８５６の上には、ガラスシール樹脂８５７を介して、保護基板８５８が配置されている。外部端子８５４は、撮像装置８０１の外部回路と信号のやり取りを行うための入出力端子であり、例えば、はんだボールを用いて構成される。

図２４は、撮像装置８０１における回路配置例を表すものである。第１の構造体８５１には、複数の画素８７１を含む画素アレイ８６４が形成されている。

撮像装置８０１における画素周辺回路部のうち、走査部８６２は、第１の構造体８５１および第２の構造体８５２に配置されている。例えば、走査部８６２のうち、ドライバ部が第１の構造体８５１に配置され、アドレスデコーダが第２の構造体８５２に配置されている。第１の構造体８５１に配置される走査部８６２は、画素アレイ８６４の行方向（横方向）における外側に配置され、第２の構造体８５２に配置される走査部８６２は、少なくともその一部が第１の構造体８５１における走査部８６２の下層側に配置されている。第１の構造体８５１に配置された走査部８６２の外側と、第２の構造体８５２に配置された走査部８６２の外側には、これら２つの走査部８６２を互いに接続するための配線接続部８６９が配置されている。

撮像装置８０１に備わる画素周辺回路部のうち、読出部８６５は、第１の構造体８５１および第２の構造体８５２に配置されている。例えば、読出部８６５のうち、電流源、コンパレータは第１の構造体８５１に配置され、カウンタやラッチが第２の構造体８５２に配置されている。第１の構造体８５１に配置される読出部８６５は、画素アレイ８６４の列方向（縦方向）における外側に配置され、第２の構造体８５２に配置される読出部８６５は、少なくともその一部が第１の構造体８５１における読出部８６５の下層側に配置されている。第１の構造体８５１に配置された読出部８６５の外側と、第２の構造体８５２に配置された読出部８６５の外側には、これら２つの読出部８６５を互いに接続するための配線接続部８６９が配置されている。

第２の構造体８５２に配置された走査部８６２と読出部８６５の内側に、画像信号処理部８６６が配置されている。

第２の構造体８５２において、複数の入出力回路部８８９は、第１の構造体８５１の画素アレイ８６４の下層側に対応する領域に配置される。複数の入出力回路部８８９は、複数の外部端子８５４に対応してそれぞれ設けられる。

図２５は、撮像装置８０１の断面構造の一例を表すものである。この図２５は、図２４におけるＡ－Ａ’線における断面構造を示している。第１の構造体８５１とその上方とを含めた部分には、画素アレイ８６４が配置されている。画素アレイ８６４が形成された領域（画素アレイ領域）には、画素トランジスタ領域１００１が設けられる。画素トランジスタ領域１００１は、画素内のトランジスタが形成された領域である。第２の構造体８５２の半導体基板９２１の下側の表面には、第１の構造体８５１の画素アレイ８６４に対応する領域に、複数の外部端子８５４が配置されている。複数の外部端子８５４は、貫通ビア９２８、および導電性パッド１０２２を介して、入出力回路部８８９に接続されている。

第１の構造体８５１の多層配線層９４２に含まれる配線と、第２の構造体８５２の多層配線層９２２に含まれる配線とを接続する配線接続構造を上下配線接続構造と称する。この上下配線接続構造は、上下配線接続領域１０１４に設けられている。上下配線接続領域１０１４は、画素周辺回路領域１０１３の外側に設けられている。上下配線接続構造は、第１の構造体８５１の上側の表面から半導体基板９４１を貫通し多層配線層９４２に至るシリコン貫通電極（ＴＳＶ；Through Silicon Via）である貫通電極９４９と、第１の構造体８５１の上側の表面から半導体基板９４１と多層配線層９４２を貫通し第２の構造体８５２の多層配線層９２２に至る、チップ貫通電極である貫通電極９４５と、これら２つの貫通電極を接続するための接続配線９４６とを含んで構成される。このような上下配線接続構造は、ツインコンタクト構造とも称する。

図２６は、撮像装置８０１の断面構造の他の例を表すものである。この例は、上下配線接続構造が、図２５に示した上下配線接続構造と異なるものである。この例では、画素周辺回路領域１０１３において、第１の構造体８５１の多層配線層９４２における一部の配線を多層配線層９４２の最下面に配置している。すなわち、多層配線層９４２における一部の配線は、第１の構造体８５１と第２の構造体８５２との接合面に配置されている。同様に、第２の構造体８５２の多層配線層９２２における一部の配線を多層配線層９２２の最上面に配置している。すなわち、多層配線層９２２における一部の配線は、第１の構造体８５１と第２の構造体８５２との接合面に配置されている。これらの多層配線層９４２の一部の配線、および多層配線層９２２の一部の配線は、この接合面におけるほぼ同じ位置に配置されて、これらの配線が互いに電気的に接続されている。

図２７は、ツインコンタクト構造を有する撮像装置８０１の一構成例を表すものである。この図２７は、撮像装置８０１の外周付近の断面構造を示している。

第２の構造体８５２には、半導体基板９２１の上側（第１の構造体８５１側）に、多層配線層９２２が形成されている。多層配線層９２２は、第１の構造体８５１に最も近い最上層の配線層９２３ａ、中間の配線層９２３ｂ、および、半導体基板９２１に最も近い最下層の配線層９２３ｃなどを含む複数の配線層９２３と、各配線層９２３の間に形成された層間絶縁膜９２４とを含んで構成される。

半導体基板９２１の所定の位置には、半導体基板９２１を貫通するシリコン貫通孔９２５が形成されており、シリコン貫通孔９２５の内壁に、絶縁膜９２６を介して接続導体９２７が埋め込まれることにより、貫通ビア（ＴＳＶ：Through Silicon Via）９２８が形成されている。 貫通ビア９２８の接続導体９２７は、半導体基板９２１の下面側に形成された配線９３０と接続されており、配線９３０は、外部端子８５４と接続されている。また、半導体基板９２１の下面側には、外部端子８５４が形成されている領域を除いて、配線９３０と絶縁膜９２６を覆うように、ソルダマスク（ソルダレジスト）９３１が形成されている。

第１の構造体８５１には、半導体基板９４１の下側（第２の構造体８５２側）に、多層配線層９４２が形成されている。多層配線層９４２は、半導体基板９４１に最も近い最上層の配線層９４３ａ、中間の配線層９４３ｂ、および、第２の構造体８５２に最も近い最下層の配線層９４３ｃなどを含む複数の配線層９４３と、各配線層９４３の間に形成された層間絶縁膜９４４とで構成される。

カラーフィルタ８５５とオンチップレンズ８５６が形成されていない半導体基板９４１の所定の領域には、シリコン貫通電極である貫通電極９４９およびチップ貫通電極である貫通電極９４５が形成されている。貫通電極９４９は、第１の構造体８５１の配線層９４３と、半導体基板９４１上面に形成された接続配線９４６とを接続するものであり、貫通電極９４５は、第２の構造体８５２の配線層９２３と接続配線９４６とを接続するものである。また、貫通電極９４９および貫通電極９４５のそれぞれと半導体基板９４１との間には、絶縁膜９４７が形成されている。

半導体基板９４１のフォトダイオード８９１とカラーフィルタ８５５の間は平坦化膜９４８が形成されており、オンチップレンズ８５６とガラスシール樹脂８５７の間も、平坦化膜９５０が形成されている。

なお、本変形例は、このような構成に限定されるものではない。例えば、図２８Ａに示すように、外部端子８５４を、貫通ビア９２８の位置と重なる位置に形成してもよい。これにより、撮像装置８０１の裏面側に配線９３０を形成するスペースが不要となるので、図２８Ｂに示すように、外部端子８５４の配置密度を高めることができる。

また、例えば、図２９に示すように、積層構造体８５３において、第２の構造体８５２の配線層９４３と第１の構造体８５１の配線層９２３とを、貫通電極９４９および貫通電極９４５の２本の貫通電極により接続するとともに、第１の構造体８５１の配線層９２３と外部端子８５４とを、貫通ビア（ＴＳＶ：Through Silicon Via）９２８と配線９３０により接続してもよい。

また、例えば、図３０に示すように、貫通ビア９２８をソルダマスク（ソルダレジスト）９３１で埋めて、貫通ビア９２８の形成箇所をダイシングしてもよい。

［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る撮像装置２について説明する。本実施の形態は、読出部にＡＤ変換部ＡＤＣの識別情報を設定し、この識別情報を用いて診断処理を行うものである。なお、上記第１の実施の形態に係る撮像装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図３１は、本実施の形態に係る撮像装置２の一構成例を表すものである。撮像装置２は、画素アレイ５０と、２つの走査部２０Ｌ，２０Ｒと、読出部６０と、コントローラ７０とを備えている。

画素アレイ５０は、複数の画素Ｐ１と、複数の遮光画素Ｐ２とを有している。複数の画素Ｐ１は、通常画素領域Ｒ１に配置されており、複数の遮光画素Ｐ２は、遮光画素領域Ｒ２１，Ｒ２２に配置されている。この例では、画素アレイ５０において、水平方向（図３１における横方向）の左から右に向かって、遮光画素領域Ｒ２１、通常画素領域Ｒ１、および遮光画素領域Ｒ２２が、この順に設けられている。

読出部６０は、画素アレイ５０から信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するものである。

図３２は、読出部６０の一構成例を表すものである。なお、図３２には、読出部６０に加え、コントローラ７０をも描いている。読出部６０は、読出制御部６１と、参照信号生成部３２と、複数のＡＤ変換部ＡＤＣ（ＡＤ変換部ＡＤＣ［０］，ＡＤＣ［１］，ＡＤＣ［２］，…）と、複数のセレクタＳＬ（セレクタＳＬ［０］，ＳＬ［１］，ＳＬ［２］，…）と、複数のスイッチ部ＳＷ（スイッチ部ＳＷ［０］，ＳＷ［１］，ＳＷ［２］，…）と、バス配線１００とを有している。

読出制御部６１は、コントローラ７０からの指示に基づいて、読出部６０における読出動作を制御するものである。具体的には、読出制御部６１は、参照信号生成部３２に制御信号を供給することにより、参照信号生成部３２に参照信号ＲＥＦを生成させる。また、読出制御部６１は、複数のＡＤ変換部ＡＤＣに、クロック信号ＣＬＫおよび制御信号ＣＣを供給することにより、複数のＡＤ変換部ＡＤＣにおけるＡＤ変換動作を制御する。また、読出制御部６１は、複数のセレクタＳＬに制御信号ＣＴＬを供給することにより、複数のセレクタＳＬにおける選択動作を制御するようになっている。

セレクタＳＬは、制御信号ＣＴＬに基づいて、ＡＤ変換部ＡＤＣから供給されたデジタルコードＣＯＤＥ、およびそのＡＤ変換部ＡＤＣに対応づけられた固定のデジタルコードＣＯＤＥ２のうちの一方を選択して出力するものである。複数のセレクタＳＬは、複数のＡＤ変換部ＡＤＣに対応して設けられている。具体的には、０番目のセレクタＳＬ［０］は、０番目のＡＤ変換部ＡＤＣ［０］に対応して設けられ、１番目のセレクタＳＬ［１］は、１番目のＡＤ変換部ＡＤＣ［１］に対応して設けられ、２番目のセレクタＳＬ［２］は、２番目のＡＤ変換部ＡＤＣ［２］に対応して設けられている。

デジタルコードＣＯＤＥ２は、この例では、１２ビットのコードである。セレクタＳＬは、この１２ビットのデジタルコードＣＯＤＥ２が供給される入力端子を有している。読出部６０は、２つの電圧供給線ＶＨＬ，ＶＬＬを有している。電圧供給線ＶＨＬには、電圧生成部７２（後述）により高レベル電圧ＶＨが印加され、電圧供給線ＶＬＬには、電圧生成部７２により低レベル電圧ＶＬが印加されている。セレクタＳＬの１２ビット分の入力端子のそれぞれは、電圧供給線ＶＨＬまたは電圧供給線ＶＬＬに接続されている。すなわち、デジタルコードＣＯＤＥ２は、結線により固定設定されている。

図３３は、１２ビットのデジタルコードＣＯＤＥ２の一例を表すものである。例えば、０番目のＡＤ変換部ＡＤＣ［０］に対応するデジタルコードＣＯＤＥ２は、“００００００００００００”であり、１番目のＡＤ変換部ＡＤＣ［１］に対応するデジタルコードＣＯＤＥ２は、“０００００００００００１”であり、２番目のＡＤ変換部ＡＤＣ［２］に対応するデジタルコードＣＯＤＥ２は、“００００００００００１０”である。このように、デジタルコードＣＯＤＥ２は、互いに異なるように設定される。特に、この例では、デジタルコードＣＯＤＥ２は、ＡＤ変換部ＡＤＣの番目の数を２進数で表したものに対応するコードである。この例では、デジタルコードＣＯＤＥ２は１２ビットのコードであるので、４０９６個のＡＤ変換部ＡＤＣの番目の数を表現することができる。つまり、デジタルコードＣＯＤＥ２は、ＡＤ変換部ＡＤＣを識別する識別情報ＩＮＦＡとして機能する。

そして、スイッチ部ＳＷは、コントローラ４０から供給された制御信号ＳＳＷに基づいて、セレクタＳＬから出力されたデジタルコードをバス配線１００に供給するようになっている。

コントローラ７０（図３１）は、走査部２０Ｌ，２０Ｒおよび読出部６０に制御信号を供給することにより、撮像装置２の動作を制御するものである。コントローラ７０は、アドレス生成部４１と、電圧生成部７２と、カラム走査部７３と、画像処理部４４と、診断処理部７５とを有している。

電圧生成部７２は、高レベル電圧ＶＨ、低レベル電圧ＶＬ、および電源電圧ＶＤＤを生成するものである。電圧生成部７２は、生成した高レベル電圧ＶＨを、読出部６０における電圧供給線ＶＨＬに供給し、生成した低レベル電圧ＶＬを、読出部６０における電圧供給線ＶＬＬに供給し、生成した電源電圧ＶＤＤを、画素アレイ５０における複数の電源線ＰＬに供給するようになっている。

カラム走査部７３は、読出部３０における、データ転送動作の対象となるセレクタＳＬを決定し、その決定結果に基づいて、制御信号ＳＳＷを生成するものである。そして、カラム走査部４３は、生成した制御信号ＳＳＷを、読出部６０の複数のスイッチ部ＳＷに供給するようになっている。

診断処理部７５は、カラム走査部４３が生成した制御信号ＳＳＷと、画像信号ＤＡＴＡ０に基づいて、診断処理を行うものである。具体的には、診断処理部７５は、制御信号ＳＳＷに基づいて、データ転送動作の対象となるセレクタＳＬを示すコードを生成する。具体的には、診断処理部７５は、例えば、０番目のセレクタＳＬ［０］がデータ転送動作の対象である場合には、コード“００００００００００００”を生成し、１番目のセレクタＳＬ［１］がデータ転送動作の対象である場合には、コード“０００００００００００１”を生成し、２番目のセレクタＳＬ［２］がデータ転送動作の対象である場合には、コード“００００００００００１０”を生成する。そして、診断処理部７５は、制御信号ＳＳＷに基づいて生成したコードと、画像信号ＤＡＴＡ０に含まれるデジタルコードＣＯＤＥ２とを比較することにより、撮像装置２が所望の動作を行っているかどうかを診断するようになっている。

ここで、ＡＤ変換部ＡＤＣは、本開示における「第１の変換回路」および「第２の変換回路」の一具体例に対応する。セレクタＳＬは、本開示における「第１のセレクタ」および「第２のセレクタ」の一具体例に対応する。スイッチ部ＳＷは、本開示における「転送部」の一具体例に対応する。診断処理部７５は、本開示における「診断部」の一具体例に対応する。

図３４は、撮像装置２における診断処理の全体動作例を模式的に表すものである。

まず、読出部６０の読出制御部６１は、コントローラ７０からの指示に基づいて、複数のセレクタＳＬに制御信号ＣＴＬを供給することにより、固定のデジタルコードＣＯＤＥ２を選択して出力するように、複数のセレクタＳＬの動作を制御する。

そして、コントローラ７０のカラム走査部４３は、セレクタＳＬが、順次、データ転送動作の対象となるように、制御信号ＳＳＷを生成する。これにより、読出部６０は、複数のセレクタＳＬが出力するデジタルコードＣＯＤＥ２を、画像信号ＤＡＴＡ０として、コントローラ７０に供給する。

コントローラ７０の診断処理部７５は、制御信号ＳＳＷに基づいて、データ転送動作の対象となるセレクタＳＬを示すコードを生成する。そして、診断処理部７５は、制御信号ＳＳＷに基づいて生成したコードと、画像信号ＤＡＴＡ０に含まれるデジタルコードＣＯＤＥ２とを比較することにより、撮像装置２が所望の動作を行っているかどうかを診断する。

例えば、診断処理部７５は、制御信号ＳＳＷに基づいて生成したコードと、画像信号ＤＡＴＡ０に含まれるデジタルコードＣＯＤＥ２とが互いに一致した場合には、撮像装置２は所望の動作を行っていると判断する。

また、例えば、診断処理部７５は、制御信号ＳＳＷに基づいて生成したコードと、画像信号ＤＡＴＡ０に含まれるデジタルコードＣＯＤＥ２とが互いに一致しない場合には、撮像装置２に不具合があると判断する。生成したコードと、画像信号ＤＡＴＡ０に含まれるデジタルコードＣＯＤＥ２とが互いに一致しない場合の原因は、例えば、カラム走査部７３の不具合、カラム走査部７３と複数のスイッチ部ＳＷとの間の結線の不具合、複数のスイッチ部ＳＷの不具合、読出部６０と診断処理部７５との間の結線の不具合、などがあり得る。

診断処理部７５は、このようにして診断処理を行う。そして、診断処理部７５は、その診断処理の結果を、診断結果ＲＥＳとして出力する。

以上のように、撮像装置２では、ＡＤ変換部ＡＤＣとスイッチ部ＳＷとの間にセレクタＳＬを設け、セレクタＳＬが、ＡＤ変換部ＡＤＣから供給されたデジタルコードＣＯＤＥ、およびそのＡＤ変換部ＡＤＣに対応づけられた固定のデジタルコードＣＯＤＥ２のうちの一方を選択して出力するようにしたので、自己診断を行うことにより、データ転送制御の故障検出を行うことができる。

以上のように本実施の形態では、ＡＤ変換部とスイッチとの間にセレクタを設け、セレクタが、そのＡＤ変換部に対応づけられた固定のデジタルコードを出力できるようにしたので、自己診断を行うことにより、撮像装置の不具合を検出することができる。

［変形例２－１］
例えば、第１の実施の形態に係る技術と、第２の実施の形態に係る技術とを組み合わせてもよい。

［変形例２－２］
上記実施の形態に係る撮像装置２に、上記第１の実施の形態の各変形例を適用してもよい。

＜３．撮像装置の使用例＞
図３５は、上記実施の形態に係る撮像装置１，２の使用例を表すものである。上述した撮像装置１，２は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図３６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図３７は、撮像部１２０３１の設置位置の例を示す図である。

図３７では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図３７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。これにより、車両制御システム１２０００では、診断処理を行うことにより、撮像部１２０３１が正常に動作しているかどうかを診断することができる。そして、撮像部１２０３１に不具合が生じた場合には、例えば、その診断結果をマイクロコンピュータ１２０５１に通知することにより、車両制御システム１２０００は、撮像部１２０３１に不具合が生じたことを把握することができる。これにより、車両制御システム１２０００では、例えば運転者に注意喚起を促すなどの適切な処理を行うことができるため、信頼性を高めることができる。また、車両制御システム１２０００では、診断処理の結果に基づいて、車両を制御する機能を制限することができる。車両を制御する機能の具体例としては、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等が挙げられる。診断処理の結果、撮像部１２０３１に不具合が生じたと判定された場合、車両を制御する機能を制限し、あるいは禁止することができる。これにより、車両制御システム１２０００では、撮像部１２０３１の不具合に基づく誤検知に起因した事故を防止することができる。

以上、いくつかの実施の形態および変形例、ならびにそれらの具体的な応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、第１の実施の形態に係る技術と、第２の実施の形態に係る技術とを組み合わせてもよい。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）それぞれが、第１の端子と、第２の端子と、第３の端子と、電荷を蓄積可能な蓄積部と、前記第１の端子の電圧に基づいて前記第３の端子を前記蓄積部に接続可能な第１のトランジスタと、前記第２の端子の電圧に基づいて所定の電圧を前記蓄積部に供給可能な第２のトランジスタと、前記蓄積部における電圧に応じた信号を出力可能な出力部とを有し、第１の画素回路、第２の画素回路、および第３の画素回路を含む複数の画素回路と、
第１の方向に延伸し、前記第１の画素回路、前記第２の画素回路、および前記第３の画素回路の前記第１の端子に接続された第１の制御線と、
前記第１の方向に延伸し、前記第１の画素回路、前記第２の画素回路、および前記第３の画素回路の前記第２の端子に接続された第２の制御線と、
前記第１の画素回路の前記第３の端子に接続された第１の電圧供給線と、
前記第２の画素回路の前記第３の端子に接続された第２の電圧供給線と、
前記第３の画素回路の前記第３の端子に接続された第１の受光素子と、
前記第１の画素回路の前記出力部から出力された第１の信号、および前記第２の画素回路の前記出力部から出力された第２の信号に基づいて診断処理を行うことが可能な診断部と
を備えた撮像装置。
（２）アドレス信号を生成可能なアドレス生成部と、
前記アドレス信号に基づいて、前記第１の制御線および前記第２の制御線を駆動可能な駆動部と
さらに備え、
前記診断部は、前記アドレス信号、前記第１の信号、および前記第２の信号に基づいて、前記診断処理を行う
前記（１）に記載の撮像装置。
（３）前記診断部は、
前記第１の信号に基づいてＡＤ変換を行うことにより第１のデジタルコードを生成するとともに、前記第２の信号に基づいてＡＤ変換を行うことにより第２のデジタルコードを生成することが可能な変換回路と、
前記アドレス信号、前記第１のデジタルコード、および前記第２のデジタルコードに基づいて前記診断処理を行うことが可能な診断回路と
を有する
前記（２）に記載の撮像装置。
（４）前記第１の制御線、前記第２の制御線、前記第１の電圧供給線、前記第２の電圧供給線、前記複数の画素回路、および前記第１の受光素子は、第１の半導体基板に形成され、
前記アドレス生成部および前記駆動部は、前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成された
前記（２）または（３）に記載の撮像装置。
（５）前記複数の画素回路のそれぞれは、複数の画素ラインのいずれかに属し、
前記第１の画素回路、前記第２の画素回路、および前記第３の画素回路は、前記複数の画素ラインのうちの第１の画素ラインに属し、
前記複数の画素ラインのそれぞれには、前記第３の端子が前記第１の電圧供給線または前記第２の電圧供給線に接続された２以上の所定数の画素回路が属し、
前記複数の画素ラインの数は、前記所定数の画素回路における、前記第３の端子と前記第１の電圧供給線または前記第２の電圧供給線との接続の組み合わせで表現可能な数以下である
前記（１）から（４）のいずれかに記載の撮像装置。
（６）前記第１の画素ラインに属する前記所定数の画素回路における、前記第３の端子と前記第１の電圧供給線または前記第２の電圧供給線との接続の組み合わせが示す第１の情報は、前記第１の画素ラインを識別可能な第２の情報を含む
前記（５）に記載の撮像装置。
（７）前記第１の情報は、前記第１の画素ラインの属性を示す第３の情報をさらに含む
前記（６）に記載の撮像装置。
（８）前記第１の方向に延伸する第３の制御線および第４の制御線と、
前記第１の画素回路の前記出力部に接続された信号線と
さらに備え、
前記複数の画素回路は、第４の画素回路を含み、
前記第４の画素回路の前記第１の端子は、前記第３の制御線に接続され、
前記第４の画素回路の前記第２の端子は、前記第４の制御線に接続され、
前記第４の画素回路の前記出力部は、前記信号線に接続され、
前記第４の画素回路の前記第３の端子は、前記第２の電圧供給線に接続された
前記（１）から（７）のいずれかに記載の撮像装置。
（９）遮光された第２の受光素子をさらに備え、
前記複数の画素回路は、第５の画素回路を含み、
前記第５の画素回路の前記第１の端子は、前記第１の制御線に接続され、
前記第５の画素回路の前記第２の端子は、前記第２の制御線に接続され、
前記第５の画素回路の前記第３の端子は、前記第２の受光素子に接続された
前記（１）から（８）のいずれかに記載の撮像装置。
（１０）第１の電圧および第２の電圧を有する第１の電圧信号を前記第１の電圧供給線に印加可能な電圧供給部をさらに備えた
前記（１）から（９）のいずれかに記載の撮像装置。
（１１）前記第１の電圧は、前記所定の電圧であり、
前記第１の電圧信号は、前記第１のトランジスタおよび前記第２のトランジスタの両方がオン状態になる第１の期間において前記第１の電圧を有し、前記第１の期間の期間外における第２の期間において前記第２の電圧を有する
前記（１０）に記載の撮像装置。
（１２）第３の電圧供給線を備え、
前記複数の画素回路は、第６の画素回路を含み、
前記第６の画素回路の前記第１の端子は、前記第１の制御線に接続され、
前記第６の画素回路の前記第２の端子は、前記第２の制御線に接続され、
前記第６の画素回路の前記第３の端子は、前記第３の電圧供給線に接続された
前記（１）から（１１）のいずれかに記載の撮像装置。
（１３）前記第１の制御線を駆動可能な第１の駆動部をさらに備え、
前記第１の制御線は、前記第１の駆動部が接続された第１の端部と、第２の端部とを有し、
前記第１の画素回路および前記第２の画素回路は、第１の領域に配置され、
前記第３の画素回路は、第２の領域に配置され、
前記第１の領域および前記第２の領域は、前記第２の端部から前記第１の端部に向かう方向に、この順に配置された
前記（１）から（１２）のいずれかに記載の撮像装置。
（１４）前記第１の制御線の前記第２の端部に接続され、前記第１の制御線を駆動可能な第２の駆動部をさらに備えた
前記（１３）に記載の撮像装置。
（１５）前記複数の画素回路は、第７の画素回路および第８の画素回路を含み、
前記第７の画素回路および前記第８の画素回路の前記第１の端子は、前記第１の制御線に接続され、
前記第７の画素回路および前記第８の画素回路の前記第２の端子は、前記第２の制御線に接続され、
前記第７の画素回路の前記第３の端子は、前記第１の電圧供給線に接続され、
前記第８の画素回路の前記第３の端子は、前記第２の電圧供給線に接続され、
前記第７の画素回路および前記第８の画素回路は、第３の領域に配置され、
前記第１の領域、前記第２の領域、および前記第３の領域は、前記第２の端部から前記第１の端部に向かう方向に、この順に配置された
前記（１４）に記載の撮像装置。
（１６）それぞれが、第１の端子と、第２の端子と、第３の端子と、電荷を蓄積可能な蓄積部と、前記第１の端子の電圧に基づいて前記第３の端子を前記蓄積部に接続可能な第１のトランジスタと、前記第２の端子の電圧に基づいて所定の電圧を前記蓄積部に供給可能な第２のトランジスタと、前記蓄積部における電圧に応じた信号を出力可能な出力部とを有し、第１の画素回路、第２の画素回路、および第３の画素回路を含む複数の画素回路と、
第１の方向に延伸し、前記第１の画素回路、前記第２の画素回路、および前記第３の画素回路の前記第１の端子に接続された第１の制御線と、
前記第１の方向に延伸し、前記第１の画素回路、前記第２の画素回路、および前記第３の画素回路の前記第２の端子に接続された第２の制御線と、
前記第１の画素回路の前記第３の端子に接続された第１の電圧供給線と、
前記第２の画素回路の前記第３の端子に接続された第２の電圧供給線と、
前記第３の画素回路の前記第３の端子に接続された第１の受光素子と
を備えた撮像装置。
（１７）第１の画素回路と、
前記第１の画素回路に接続された第１の信号線と、
前記第１の信号線における信号に基づいてＡＤ変換を行うことにより、第１のデジタルコードを生成可能な第１の変換回路と、
前記第１のデジタルコードが供給される第１の入力端子と、第１の固定デジタルコードが供給される第２の入力端子とを有し、前記第１のデジタルコードおよび前記第１の固定デジタルコードのうちのいずれか一方を選択して出力可能な第１のセレクタと、
前記第１のセレクタから出力されたデジタルコードを転送可能な転送部と、
前記転送部により転送された前記第１の固定デジタルコードに基づいて診断処理を行うことが可能な診断部と
を備えた撮像装置。
（１８）第２の画素回路と、
前記第２の画素回路に接続された第２の信号線と、
前記第２の信号線における信号に基づいてＡＤ変換を行うことにより、第２のデジタルコードを生成可能な第２の変換回路と、
前記第２のデジタルコードが供給される第１の入力端子と、第２の固定デジタルコードが供給される第２の入力端子とを有し、前記第２のデジタルコードおよび前記第２の固定デジタルコードのうちのいずれか一方を選択して出力可能な第２のセレクタと
をさらに備え、
前記第２の固定デジタルコードは、前記第１の固定デジタルコードと異なるデジタルコードであり、
前記転送部は、前記第２のセレクタから出力されたデジタルコードをさらに転送し、
前記診断部は、前記転送部により転送された前記第１の固定デジタルコードおよび前記第２の固定デジタルコードに基づいて前記診断処理を行う
前記（１７）に記載の撮像装置。
（１９）前記第１の固定デジタルコードは、前記第１の変換回路を識別可能な情報を含む
前記（１７）または（１８）に記載の撮像装置。

本出願は、日本国特許庁において２０１７年１２月６日に出願された日本特許出願番号２０１７－２３４３６０号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (16)

1. それぞれが、第１の端子と、第２の端子と、第３の端子と、電荷を蓄積可能な蓄積部と、前記第１の端子の電圧に基づいて前記第３の端子を前記蓄積部に接続可能な第１のトランジスタと、前記第２の端子の電圧に基づいて所定の電圧を前記蓄積部に供給可能な第２のトランジスタと、前記蓄積部における電圧に応じた信号を出力可能な出力部とを有し、第１の画素回路、第２の画素回路、および第３の画素回路を含む複数の画素回路と、
   第１の方向に延伸し、前記第１の画素回路、前記第２の画素回路、および前記第３の画素回路の前記第１の端子に接続された第１の制御線と、
   前記第１の方向に延伸し、前記第１の画素回路、前記第２の画素回路、および前記第３の画素回路の前記第２の端子に接続された第２の制御線と、
   前記第１の画素回路の前記第３の端子に接続された第１の電圧供給線と、
   前記第２の画素回路の前記第３の端子に接続された第２の電圧供給線と、
   前記第３の画素回路の前記第３の端子に接続された第１の受光素子と、
   前記第１の画素回路の前記出力部から出力された第１の信号、および前記第２の画素回路の前記出力部から出力された第２の信号に基づいて診断処理を行うことが可能な診断部と
   を備えた撮像装置。
2. アドレス信号を生成可能なアドレス生成部と、
   前記アドレス信号に基づいて、前記第１の制御線および前記第２の制御線を駆動可能な駆動部と
   さらに備え、
   前記診断部は、前記アドレス信号、前記第１の信号、および前記第２の信号に基づいて、前記診断処理を行う
   請求項１に記載の撮像装置。
3. 前記診断部は、
   前記第１の信号に基づいてＡＤ変換を行うことにより第１のデジタルコードを生成するとともに、前記第２の信号に基づいてＡＤ変換を行うことにより第２のデジタルコードを生成することが可能な変換回路と、
   前記アドレス信号、前記第１のデジタルコード、および前記第２のデジタルコードに基づいて前記診断処理を行うことが可能な診断回路と
   を有する
   請求項２に記載の撮像装置。
4. 前記第１の制御線、前記第２の制御線、前記第１の電圧供給線、前記第２の電圧供給線、前記複数の画素回路、および前記第１の受光素子は、第１の半導体基板に形成され、
   前記アドレス生成部および前記駆動部は、前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成された
   請求項２または請求項３に記載の撮像装置。
5. 前記複数の画素回路のそれぞれは、複数の画素ラインのいずれかに属し、
   前記第１の画素回路、前記第２の画素回路、および前記第３の画素回路は、前記複数の画素ラインのうちの第１の画素ラインに属し、
   前記複数の画素ラインのそれぞれには、前記第３の端子が前記第１の電圧供給線または前記第２の電圧供給線に接続された２以上の所定数の画素回路が属し、
   前記複数の画素ラインの数は、前記所定数の画素回路における、前記第３の端子と前記第１の電圧供給線または前記第２の電圧供給線との接続の組み合わせで表現可能な数以下である
   請求項１から請求項４のいずれか一項に記載の撮像装置。
6. 前記第１の画素ラインに属する前記所定数の画素回路における、前記第３の端子と前記第１の電圧供給線または前記第２の電圧供給線との接続の組み合わせが示す第１の情報は、前記第１の画素ラインを識別可能な第２の情報を含む
   請求項５に記載の撮像装置。
7. 前記第１の情報は、前記第１の画素ラインの属性を示す第３の情報をさらに含む
   請求項６に記載の撮像装置。
8. 前記第１の方向に延伸する第３の制御線および第４の制御線と、
   前記第１の画素回路の前記出力部に接続された信号線と
   さらに備え、
   前記複数の画素回路は、第４の画素回路を含み、
   前記第４の画素回路の前記第１の端子は、前記第３の制御線に接続され、
   前記第４の画素回路の前記第２の端子は、前記第４の制御線に接続され、
   前記第４の画素回路の前記出力部は、前記信号線に接続され、
   前記第４の画素回路の前記第３の端子は、前記第２の電圧供給線に接続された
   請求項１から請求項７のいずれか一項に記載の撮像装置。
9. 遮光された第２の受光素子をさらに備え、
   前記複数の画素回路は、第５の画素回路を含み、
   前記第５の画素回路の前記第１の端子は、前記第１の制御線に接続され、
   前記第５の画素回路の前記第２の端子は、前記第２の制御線に接続され、
   前記第５の画素回路の前記第３の端子は、前記第２の受光素子に接続された
   請求項１から請求項８のいずれか一項に記載の撮像装置。
10. 第１の電圧および第２の電圧を有する第１の電圧信号を前記第１の電圧供給線に印加可能な電圧供給部をさらに備えた
    請求項１から請求項９のいずれか一項に記載の撮像装置。
11. 前記第１の電圧は、前記所定の電圧であり、
    前記第１の電圧信号は、前記第１のトランジスタおよび前記第２のトランジスタの両方がオン状態になる第１の期間において前記第１の電圧を有し、前記第１の期間の期間外における第２の期間において前記第２の電圧を有する
    請求項１０に記載の撮像装置。
12. 第３の電圧供給線を備え、
    前記複数の画素回路は、第６の画素回路を含み、
    前記第６の画素回路の前記第１の端子は、前記第１の制御線に接続され、
    前記第６の画素回路の前記第２の端子は、前記第２の制御線に接続され、
    前記第６の画素回路の前記第３の端子は、前記第３の電圧供給線に接続された
    請求項１から請求項１１のいずれか一項に記載の撮像装置。
13. 前記第１の制御線を駆動可能な第１の駆動部をさらに備え、
    前記第１の制御線は、前記第１の駆動部が接続された第１の端部と、第２の端部とを有し、
    前記第１の画素回路および前記第２の画素回路は、第１の領域に配置され、
    前記第３の画素回路は、第２の領域に配置され、
    前記第１の領域および前記第２の領域は、前記第２の端部から前記第１の端部に向かう方向に、この順に配置された
    請求項１から請求項１２のいずれか一項に記載の撮像装置。
14. 前記第１の制御線の前記第２の端部に接続され、前記第１の制御線を駆動可能な第２の駆動部をさらに備えた
    請求項１３に記載の撮像装置。
15. 前記複数の画素回路は、第７の画素回路および第８の画素回路を含み、
    前記第７の画素回路および前記第８の画素回路の前記第１の端子は、前記第１の制御線に接続され、
    前記第７の画素回路および前記第８の画素回路の前記第２の端子は、前記第２の制御線に接続され、
    前記第７の画素回路の前記第３の端子は、前記第１の電圧供給線に接続され、
    前記第８の画素回路の前記第３の端子は、前記第２の電圧供給線に接続され、
    前記第７の画素回路および前記第８の画素回路は、第３の領域に配置され、
    前記第１の領域、前記第２の領域、および前記第３の領域は、前記第２の端部から前記第１の端部に向かう方向に、この順に配置された
    請求項１４に記載の撮像装置。
16. それぞれが、第１の端子と、第２の端子と、第３の端子と、電荷を蓄積可能な蓄積部と、前記第１の端子の電圧に基づいて前記第３の端子を前記蓄積部に接続可能な第１のトランジスタと、前記第２の端子の電圧に基づいて所定の電圧を前記蓄積部に供給可能な第２のトランジスタと、前記蓄積部における電圧に応じた信号を出力可能な出力部とを有し、第１の画素回路、第２の画素回路、および第３の画素回路を含む複数の画素回路と、
    第１の方向に延伸し、前記第１の画素回路、前記第２の画素回路、および前記第３の画素回路の前記第１の端子に接続された第１の制御線と、
    前記第１の方向に延伸し、前記第１の画素回路、前記第２の画素回路、および前記第３の画素回路の前記第２の端子に接続された第２の制御線と、
    前記第１の画素回路の前記第３の端子に接続された第１の電圧供給線と、
    前記第２の画素回路の前記第３の端子に接続された第２の電圧供給線と、
    前記第３の画素回路の前記第３の端子に接続された第１の受光素子と、
    前記第１の画素回路の前記出力部および前記第２の画素回路の前記出力部に接続され、診断処理を行うことが可能な診断部と
    を備えた撮像装置。

Images