JP7243156B2 - Drive circuit for switching element - Google Patents
Drive circuit for switching element Download PDFInfo
- Publication number
- JP7243156B2 JP7243156B2 JP2018227255A JP2018227255A JP7243156B2 JP 7243156 B2 JP7243156 B2 JP 7243156B2 JP 2018227255 A JP2018227255 A JP 2018227255A JP 2018227255 A JP2018227255 A JP 2018227255A JP 7243156 B2 JP7243156 B2 JP 7243156B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- drive
- period
- switching
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本発明は、互いに並列接続された複数のスイッチング素子を駆動するスイッチング素子の駆動回路に関する。 The present invention relates to a switching element drive circuit for driving a plurality of switching elements connected in parallel.
この種の駆動回路としては、例えば特許文献1に見られるように、電流検出部と、切替部とを備えるものが知られている。電流検出部は、互いに並列接続された複数のスイッチング素子それぞれに流れる電流を検出する。切替部は、電流検出部の検出値と閾値との大小関係に基づいて、複数のスイッチング素子から、先にターンオフさせるスイッチング素子を決定する。そして、複数のスイッチング素子をターンオフさせる際に、先にターンオフさせるスイッチング素子をオフ駆動に切り替えた後に、他のスイッチング素子をオフ駆動に切り替える。
As this type of drive circuit, there is known one that includes a current detection section and a switching section, as disclosed in
特許文献1に示したように、互いに並列接続された複数のスイッチング素子をターンオフさせる際に、複数のスイッチング素子のうち、少なくとも一つのスイッチング素子である基準スイッチング素子をオフ駆動に切り替えた後に、残りのスイッチング素子である他のスイッチング素子をオフ駆動に切り替えることがある。このように、互いに並列接続された複数のスイッチング素子において、各スイッチング素子をオフ駆動に切り替えるタイミングが異なると、遅れてオフ駆動に切り替えられる他のスイッチング素子を適正にターンオフさせることができない。
As shown in
例えば、所定のスイッチング周期で複数のスイッチング素子を駆動する場合に、基準スイッチング素子がオン駆動に切り替えられてからオフ駆動に切り替えられるまでのオン駆動期間が長いと、他のスイッチング素子がオフ駆動に切り替えられるタイミングが遅れる。これにより、次に基準スイッチング素子がターンオンされるまでに他のスイッチング素子をターンオフさせることができない場合、基準スイッチング素子がターンオンされるまでに他のスイッチング素子に蓄積された電荷を放電させることができない。その結果、基準スイッチング素子をターンオンさせる際に比較的大きなサージ電圧が発生する問題が生じる。互いに並列接続された複数のスイッチング素子を適正にターンオフできる技術が望まれている。 For example, when driving a plurality of switching elements in a predetermined switching cycle, if the on-drive period from when the reference switching element is switched to on-drive to when it is switched to off-drive is long, the other switching elements are off-driven. The switching timing is delayed. Accordingly, if the other switching elements cannot be turned off until the reference switching element is turned on next time, the charge accumulated in the other switching elements cannot be discharged until the reference switching element is turned on. . As a result, there arises a problem that a relatively large surge voltage is generated when turning on the reference switching element. A technique is desired that can properly turn off a plurality of switching elements connected in parallel with each other.
本発明は、上記課題を解決するためになされたものであり、その目的は、互いに並列接続された複数のスイッチング素子を適正にターンオフできるスイッチング素子の駆動回路を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a switching element driving circuit capable of properly turning off a plurality of switching elements connected in parallel.
本発明は、互いに並列接続された複数のスイッチング素子を、所定のスイッチング周期で駆動するスイッチング素子の駆動回路において、複数の前記スイッチング素子のうち、少なくとも一つの前記スイッチング素子を基準スイッチング素子とし、残りの前記スイッチング素子を他のスイッチング素子とした場合に、前記基準スイッチング素子がオン駆動に切り替えられてからオフ駆動に切り替えられるまでのオン駆動期間が基準期間よりも長いか否かを判定する判定部と、前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、次に前記基準スイッチング素子がターンオンされるまでに前記他のスイッチング素子がターンオフされるように前記基準スイッチング素子及び前記他のスイッチング素子をオフ駆動に切り替える切替部と、を備える。 The present invention provides a switching element driving circuit for driving a plurality of switching elements connected in parallel with each other in a predetermined switching period, wherein at least one of the switching elements is used as a reference switching element, and the remaining switching elements are A determination unit that determines whether an on-drive period from when the reference switching element is switched to on-drive to when it is switched to off-drive is longer than a reference period when the switching element is another switching element and the reference switching element is turned off until the next reference switching element is turned on when the determination unit determines that the on-driving period is longer than the reference period. a switching unit that switches the element and the other switching element to off drive.
本発明では、互いに並列接続された複数のスイッチング素子をターンオフさせる際に、基準スイッチング素子のオン駆動期間が基準期間よりも長いか否かを判定する。オン駆動期間が基準期間よりも長いと判定された場合に、次に基準スイッチング素子がターンオンされるまでに他のスイッチング素子がターンオフされるように、基準スイッチング素子及び他のスイッチング素子をオフ駆動に切り替える。そのため、オン駆動期間が基準期間よりも長くなる場合でも、次に基準スイッチング素子がターンオンされるまでに他のスイッチング素子をターンオフさせることができる。これにより、互いに並列接続された複数のスイッチング素子を適正にターンオフさせることができる。 In the present invention, when turning off a plurality of switching elements connected in parallel, it is determined whether or not the ON drive period of the reference switching element is longer than the reference period. When it is determined that the on-drive period is longer than the reference period, the reference switching element and the other switching elements are turned off until the reference switching element is turned on next time. switch. Therefore, even if the on-driving period is longer than the reference period, other switching elements can be turned off before the next reference switching element is turned on. As a result, the plurality of switching elements connected in parallel can be properly turned off.
<第1実施形態>
以下、本発明に係る駆動回路を具体化した第1実施形態について、図面を参照しつつ説明する。
<First Embodiment>
DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment embodying a drive circuit according to the present invention will be described below with reference to the drawings.
図1に示すように、制御システムは、直流電源10、インバータ20、回転電機30及び制御装置40を備えている。回転電機30は、例えば車載主機である。回転電機30は、インバータ20を介して直流電源10に電気的に接続されている。本実施形態では、回転電機30として、3相のものを用いている。回転電機30としては、例えば、永久磁石同期機を用いることができる。また、直流電源10は、例えば百V以上となる端子電圧を有する蓄電池である。直流電源10は、例えば、リチウムイオン蓄電池やニッケル水素蓄電池等の2次電池である。なお、直流電源10には、コンデンサ11が並列接続されている。
As shown in FIG. 1, the control system includes a DC power supply 10, an
インバータ20は、各相に対応する上,下アームスイッチング素子部20H,20Lを備えている。各相において、上アームスイッチング素子部20Hと下アームスイッチング素子部20Lとは直列接続されている。各相において、上アームスイッチング素子部20Hと下アームスイッチング素子部20Lとの接続点には、回転電機30の巻線31の一端が接続されている。各相の巻線31の他端は、中性点で接続されている。
The
各スイッチング素子部20H,20Lは、第1スイッチング素子SW1及び第2スイッチング素子SW2の並列接続体を備えている。各相において、上アームスイッチング素子部20Hの第1,第2スイッチング素子SW1,SW2それぞれの入力端子には、直流電源10の正極側が接続されている。また、各相において、下アームスイッチング素子部20Lの第1,第2スイッチング素子SW1,SW2それぞれの出力端子には、直流電源10の負極側が接続されている。各相において、上アームスイッチング素子部20Hの第1,第2スイッチング素子SW1,SW2それぞれの出力端子には、下アームスイッチング素子部20Lの第1,第2スイッチング素子SW1,SW2それぞれの入力端子が接続されている。
Each
本実施形態において、第1スイッチング素子SW1は、SiCデバイスとしてのNチャネルMOSFETである。そのため、第1スイッチング素子SW1において、出力端子はソースであり、入力端子はドレインである。また、第2スイッチング素子SW2は、SiデバイスとしてのIGBTである。そのため、第2スイッチング素子SW2において、出力端子はエミッタであり、入力端子はコレクタである。なお、各第2スイッチング素子SW2には、フリーホイールダイオードが逆並列に接続されている。 In this embodiment, the first switching element SW1 is an N-channel MOSFET as a SiC device. Therefore, in the first switching element SW1, the output terminal is the source and the input terminal is the drain. Also, the second switching element SW2 is an IGBT as a Si device. Therefore, in the second switching element SW2, the output terminal is the emitter and the input terminal is the collector. A freewheel diode is connected in anti-parallel to each of the second switching elements SW2.
各スイッチング素子部20H,20LをIGBT及びMOSFETの並列接続体で構成した理由は、電流容量が大きいIGBTをMOSFETに並列接続することで、回転電機30の巻線31に電流を多く流通させるためである。MOSFETの電流容量を大きくしようとすると、MOSFETの大型化によりインバータ20の大型化が懸念される。IGBTをMOSFETに並列接続することで、インバータ20の大型化を抑制することができる。
The reason why the
また、別の理由は、小電流領域においてオン抵抗が低いMOSFETの方に電流を多く流通させることにより、小電流領域における損失を低減するためである。以下、図2を用いて説明する。図2は、スイッチング素子に流れる電流とスイッチング素子の入出力端子間の電圧Vonとの関係を示す図である。詳しくは、図2は、MOSFETのドレイン及びソース間電圧Vdsとドレイン電流Idとの電圧電流特性と、IGBTのコレクタ及びエミッタ間電圧Vceとコレクタ電流Icとの電圧電流特性とを示す。 Another reason is to reduce the loss in the small current region by allowing more current to flow through the MOSFET with lower on-resistance in the small current region. A description will be given below with reference to FIG. FIG. 2 is a diagram showing the relationship between the current flowing through the switching element and the voltage Von between the input/output terminals of the switching element. Specifically, FIG. 2 shows the voltage-current characteristics of the drain-source voltage Vds and the drain current Id of the MOSFET, and the voltage-current characteristics of the collector-emitter voltage Vce and the collector current Ic of the IGBT.
図2に示すように、電流が所定電流Iαよりも小さい小電流領域においては、ドレイン電流Idに対するドレイン及びソース間電圧Vdsが、コレクタ電流Icに対するコレクタ及びエミッタ間電圧Vceよりも低い。すなわち、小電流領域においては、MOSFETのオン抵抗がIGBTのオン抵抗よりも小さい。そのため、小電流領域においては、互いに並列接続されたMOSFET及びIGBTのうち、MOSFETの方に電流が多く流れることとなる。一方、電流が所定電流Iαよりも大きい大電流領域においては、コレクタ電流Icに対するコレクタ及びエミッタ間電圧Vceが、ドレイン電流Idに対するドレイン及びソース間電圧Vdsよりも低い。すなわち、大電流領域においては、IGBTのオン抵抗がMOSFETのオン抵抗よりも小さい。そのため、大電流領域においては、互いに並列接続されたMOSFET及びIGBTのうち、IGBTの方に電流が多く流れることとなる。 As shown in FIG. 2, in the small current region where the current is smaller than the predetermined current Iα, the drain-source voltage Vds with respect to the drain current Id is lower than the collector-emitter voltage Vce with respect to the collector current Ic. That is, in the small current region, the on-resistance of the MOSFET is smaller than the on-resistance of the IGBT. Therefore, in the small current region, more current flows through the MOSFET out of the MOSFET and IGBT connected in parallel with each other. On the other hand, in a large current region where the current is greater than the predetermined current Iα, the collector-emitter voltage Vce with respect to the collector current Ic is lower than the drain-source voltage Vds with respect to the drain current Id. That is, in the large current region, the on-resistance of the IGBT is smaller than the on-resistance of the MOSFET. Therefore, in the large current region, more current flows through the IGBT out of the MOSFET and IGBT connected in parallel with each other.
制御装置40は、回転電機30の制御量をその指令値に制御すべく、インバータ20を駆動する。制御量は、例えばトルクである。制御装置40は、インバータ20の各スイッチング素子SW1,SW2を駆動すべく、各スイッチング素子SW1,SW2に対応する駆動信号INを、各スイッチング素子部20H,20Lに対して個別に設けられた駆動回路Drに対して出力する。制御装置40は、例えば、電気角で互いに位相が120°ずれた3相指令電圧と三角波等のキャリア信号との大小比較に基づくPWM処理により、各駆動回路Drに対応する駆動信号INを生成する。駆動信号INは、所定のスイッチング周期TW(図5参照)毎に、スイッチング素子のオン駆動を指示するオン指令と、オフ駆動を指示するオフ指令とが切り替わる。各相において、上アーム側の駆動信号INと、対応する下アーム側の駆動信号INとは、交互にオン指令とされる。そのため、各相において、上アームスイッチング素子部20Hの各スイッチング素子SW1,SW2と、下アームスイッチング素子部20Lの各スイッチング素子SW1,SW2とは、交互にオン状態とされる。
続いて、図3を用いて、駆動回路Drの構成について説明する。本実施形態における各スイッチング素子部20H,20Lに対応する各駆動回路Drは、基本的には同じ構成である。なお、駆動回路Drが提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
Next, the configuration of the drive circuit Dr will be described with reference to FIG. Each drive circuit Dr corresponding to each switching
駆動回路Drは、互いに並列接続された複数のスイッチング素子SW1,SW2を、所定のスイッチング周期TWで駆動する回路であり、1チップ化された半導体集積回路である駆動IC50を備えている。駆動IC50は、駆動IC50の第1端子T1を介して、所定の出力電圧Vom(例えば15V)を有する定電圧電源80に接続されている。定電圧電源80は、第1端子T1を介してPチャネルMOSFET(以下、第1充電用スイッチング素子)52のソースに接続されている。第1充電用スイッチング素子52のドレインは、駆動IC50の第2端子T2を介して、第1スイッチング素子SW1の開閉制御端子であるゲートに接続されている。
The drive circuit Dr is a circuit that drives a plurality of switching elements SW1 and SW2 connected in parallel with each other at a predetermined switching cycle TW, and includes a
第1スイッチング素子SW1のゲートは、第1放電用抵抗体54を介して駆動IC50の第3端子T3に接続されている。第3端子T3は、NチャネルMOSFET(以下、第1放電用スイッチング素子)56及び駆動IC50の第5端子T5を介して、第1スイッチング素子SW1のソースに接続されている。
A gate of the first switching element SW1 is connected to the third terminal T3 of the
第1スイッチング素子SW1は、コレクタ電流Icと相関を有する微少電流を出力する第1センス端子St1を備えている。第1センス端子St1は、第1センス抵抗58を介してソースに接続されている。これにより、第1センス端子St1から出力される微少電流によって第1センス抵抗58に電圧降下が生じるため、第1センス抵抗58のうち第1センス端子St1側の電圧(以下、第1センス電圧)Vse1を、ドレイン電流Idと相関を有する電気的な状態量とすることができる。第1センス電圧Vse1は、駆動IC50の第4端子T4を介して制御部60に入力されている。
The first switching element SW1 has a first sense terminal St1 that outputs a very small current correlated with the collector current Ic. A first sense terminal St1 is connected to the source via a
また、定電圧電源80は、第1端子T1を介してPチャネルMOSFET(以下、第2充電用スイッチング素子)62のソースに接続されている。第2充電用スイッチング素子62のドレインは、駆動IC50の第6端子T6を介して、第2スイッチング素子SW2の開閉制御端子であるゲートに接続されている。
Also, the constant
第2スイッチング素子SW2のゲートは、第2放電用抵抗体64を介して駆動IC50の第7端子T7に接続されている。第7端子T7は、NチャネルMOSFET(以下、第2放電用スイッチング素子)66及び駆動IC50の第9端子T9を介して、第2スイッチング素子SW2のエミッタに接続されている。
The gate of the second switching element SW2 is connected to the seventh terminal T7 of the driving
第2スイッチング素子SW2は、コレクタ電流Icと相関を有する微少電流を出力する第2センス端子St2を備えている。第2センス端子St2は、第2センス抵抗68を介してエミッタに接続されている。これにより、第2センス端子St2から出力される微少電流によって第2センス抵抗68に電圧降下が生じるため、第2センス抵抗68のうち第2センス端子St2側の電圧(以下、第2センス電圧Vse2)を、コレクタ電流Icと相関を有する電気的な状態量とすることができる。第2センス電圧Vse2は、駆動IC50の第8端子T8を介して制御部60に入力されている。
The second switching element SW2 has a second sense terminal St2 that outputs a very small current correlated with the collector current Ic. A second sense terminal St2 is connected to the emitter via a
制御部60は、制御装置40から駆動IC50の第10端子T10を介して入力される駆動信号INに基づいて、第1,第2スイッチング素子SW1,SW2を駆動する。制御部60は、駆動信号INを取得し、取得した駆動信号INがオン指令である場合、第2充電用スイッチング素子62をオン状態に切り替えることで第2スイッチング素子SW2をオン駆動に切り替える。これにより、駆動IC50の第6端子T6を介して第2スイッチング素子SW2のゲートに電荷が充電される。オン駆動により、第2スイッチング素子SW2のゲート電圧(以下、第2ゲート電圧)Vg2が第2閾値電圧Vth2以上となると、第2スイッチング素子SW2がターンオン、つまりオフ状態からオン状態に切り替えられる。オン状態は、スイッチング素子の電流の流通を許容する状態である。オフ状態は、スイッチング素子の電流の流通を阻止する状態である。第2閾値電圧Vth2は、第2スイッチング素子SW2をオン状態及びオフ状態のうち一方の状態から他方の状態に切り替える電圧である。
The
制御部60は、オン指令である駆動信号INを取得してからオン移行期間TNが経過したタイミングに、第1充電用スイッチング素子52をオン状態に切り替えることで第1スイッチング素子SW1をオン駆動に切り替える。ここで、オン移行期間TNは、第2スイッチング素子SW2をオン駆動に切り替えてから、第2スイッチング素子SW2がターンオンされるまでに要する期間である。これにより、駆動IC50の第2端子T2を介して第1スイッチング素子SW1のゲートに電荷が充電される。オン駆動により、第1スイッチング素子SW1のゲート電圧(以下、第1ゲート電圧)Vg1が第1閾値電圧Vth1以上となると、第1スイッチング素子SW1がターンオンする。第1閾値電圧Vth1は、第1スイッチング素子SW1をオン状態及びオフ状態のうち一方の状態から他方の状態に切り替える電圧である。
The
また、制御部60は、取得した駆動信号INがオフ指令であると判定した場合、第2放電用スイッチング素子66をオン状態に切り替えることで第2スイッチング素子SW2をオフ駆動に切り替える。これにより、駆動IC50の第7端子T7を介して第2スイッチング素子SW2のゲートから電荷が放電される。オフ駆動により、第2ゲート電圧Vg2が第2閾値電圧Vth2未満となると、第2スイッチング素子SW2がターンオフ、つまり第2スイッチング素子SW2がオン状態からオフ状態に切り替えられる。
Further, when the
制御部60は、オフ指令である駆動信号INを取得してからオフ移行期間TFが経過したタイミングに、第1放電用スイッチング素子56をオン状態に切り替えることで第1スイッチング素子SW1をオフ駆動に切り替える。ここで、オフ移行期間TFは、第2スイッチング素子SW2をオフ駆動に切り替えてから、第2スイッチング素子SW2がターンオフされるまでに要する期間である。これにより、駆動IC50の第3端子T3を介して第1スイッチング素子SW1のゲートから電荷が放電される。オフ駆動により、第1ゲート電圧Vg1が第1閾値電圧Vth1未満となると、第1スイッチング素子SW1がターンオフする。
The
本実施形態では、第2スイッチング素子SW2が基準スイッチング素子として選択されており、駆動信号INがオン指令とされるのに同期してオン駆動に切り替えられ、駆動信号INがオフ指令とされるのに同期してオフ駆動に切り替えられる。第1スイッチング素子SW1は他のスイッチング素子であり、第2スイッチング素子SW2がターンオンした後にオン駆動に切り替えられ、第2スイッチング素子SW2がターンオフした後にオフ駆動に切り替えられる。そのため、第2スイッチング素子SW2がターンオフされた後に第1スイッチング素子SW1がターンオフされる。 In the present embodiment, the second switching element SW2 is selected as the reference switching element, and is switched to the ON drive in synchronization with the drive signal IN being the ON command, and the drive signal IN is the OFF command. is switched to OFF drive in synchronization with . The first switching element SW1 is another switching element that is switched to ON driving after the second switching element SW2 is turned on, and is switched to OFF driving after the second switching element SW2 is turned off. Therefore, the first switching element SW1 is turned off after the second switching element SW2 is turned off.
第2スイッチング素子SW2がターンオフされた後に第1スイッチング素子SW1がターンオフされる理由は、インバータ20の電力損失を抑制するためである。第1スイッチング素子SW1がターンオフされた後に第2スイッチング素子SW2がターンオフされると、IGBTである第2スイッチング素子SW2のターンオフ時に、テール電流が流れ、電力損失が増大する。第2スイッチング素子SW2がターンオフされた後に第1スイッチング素子SW1がターンオフされることで、テール電流の発生を抑制することができ、インバータ20の電力損失を抑制することができる。
The reason why the first switching element SW1 is turned off after the second switching element SW2 is turned off is to suppress the power loss of the
ところで、互いに並列接続された第1,第2スイッチング素子SW1,SW2をターンオフさせる際に、各スイッチング素子をオフ駆動に切り替えるタイミングが異なると、遅れてオフ駆動に切り替えられる第1スイッチング素子SW1を適切にターンオフさせることができないことがある。 By the way, when the first and second switching elements SW1 and SW2 connected in parallel are turned off, if the switching elements are switched to off-driving at different timings, the first switching element SW1, which is switched to off-driving with a delay, is appropriately selected. may not be able to turn off at
例えば、第2スイッチング素子SW2がオン駆動に切り替えられてからオフ駆動に切り替えられるまでのオン駆動期間TM(図5参照)が長いと、第1スイッチング素子SW1がオフ駆動に切り替えられるタイミングが遅れる。これにより、次に第2スイッチング素子SW2がターンオンされるまでに第1スイッチング素子SW1をターンオフさせることができない場合には、第2スイッチング素子SW2がターンオンされるまでに第1スイッチング素子SW1に蓄積された電荷を放電させることができない。その結果、第2スイッチング素子SW2をターンオンさせる際に比較的大きなサージ電圧が発生する問題が生じる。 For example, if the on-drive period TM (see FIG. 5) from when the second switching element SW2 is switched to on-drive to when it is switched to off-drive is long, the timing at which the first switching element SW1 is switched to off-drive is delayed. Accordingly, if the first switching element SW1 cannot be turned off until the second switching element SW2 is turned on next time, the power stored in the first switching element SW1 is accumulated until the second switching element SW2 is turned on. the charge cannot be discharged. As a result, there arises a problem that a relatively large surge voltage is generated when turning on the second switching element SW2.
本実施形態の制御部60では、第1,第2スイッチング素子SW1,SW2をターンオフさせる際に、駆動制御処理を実施する。駆動制御処理では、オン駆動期間TMが基準期間TK(図5参照)よりも長いか否かを判定する。オン駆動期間TMが基準期間TKよりも長いと判定された場合に、次に第2スイッチング素子SW2がターンオンされるまでに第1スイッチング素子SW1がターンオフされるように、第1,第2スイッチング素子SW1,SW2をオフ駆動に切り替える第2駆動を行う。そのため、オン駆動期間TMが基準期間TKよりも長くなる場合でも、次に第2スイッチング素子SW2がターンオンされるまでに第1スイッチング素子SW1をターンオフさせることができる。これにより、互いに並列接続された第1,第2スイッチング素子SW1,SW2を適正にターンオフすることができる。
The
図4に本実施形態の駆動制御処理のフローチャートを示す。制御部60は、回転電機30の動作中、所定時間毎に駆動制御処理を繰り返し実施する。
FIG. 4 shows a flowchart of the drive control process of this embodiment. While the rotating
駆動制御処理を開始すると、まずステップS10において、第2スイッチング素子SW2がオン駆動であるか否かを判定する。第2スイッチング素子SW2がオン駆動であるか否かは、駆動信号INにより判定される。 When the drive control process is started, first, in step S10, it is determined whether or not the second switching element SW2 is ON drive. Whether or not the second switching element SW2 is ON-driven is determined by the drive signal IN.
ステップS10で否定判定すると、駆動制御処理を終了する。一方、ステップS10で肯定判定すると、ステップS12において、第2スイッチング素子SW2がオン駆動に切り替えられてからの経過期間TPを取得する。制御部60は、駆動信号INのオン指令への切り替えからの経過期間TPを計測している。なお、本実施形態において、ステップS12の処理が「経過期間取得部」に相当する。
If a negative determination is made in step S10, the drive control process is terminated. On the other hand, if an affirmative determination is made in step S10, in step S12, the elapsed period TP after the second switching element SW2 is switched to ON drive is acquired. The
ステップS14において、ステップS12で取得した経過期間TPが基準期間TKよりも長いか否かを判定する。ステップS14で否定判定すると、ステップS16において、駆動信号INがオフ指令への切り替えられたかを判定する。なお、本実施形態において、ステップS14の処理が「判定部」に相当する。 In step S14, it is determined whether or not the elapsed period TP acquired in step S12 is longer than the reference period TK. If a negative determination is made in step S14, it is determined in step S16 whether the drive signal IN has been switched to the OFF command. In addition, in this embodiment, the process of step S14 corresponds to a "judgment part."
ステップS16で否定判定すると、駆動制御処理を終了する。一方、ステップS16で肯定判定すると、つまり、経過期間TPが基準期間TKに達するまでに第2スイッチング素子SW2がオフ駆動に切り替えられた場合、オン駆動期間TMが基準期間TK以下と判定する。この場合、第2スイッチング素子SW2がターンオフされた後に第1スイッチング素子SW1がターンオフされるように、第1,第2スイッチング素子SW1,SW2をオフ駆動に切り替える第1駆動(S18~S22)を行う。 If a negative determination is made in step S16, the drive control process is terminated. On the other hand, if an affirmative determination is made in step S16, that is, if the second switching element SW2 is switched to OFF drive before the elapsed period TP reaches the reference period TK, it is determined that the ON drive period TM is equal to or shorter than the reference period TK. In this case, the first driving (S18 to S22) is performed to turn off the first and second switching elements SW1 and SW2 so that the first switching element SW1 is turned off after the second switching element SW2 is turned off. .
具体的には、駆動信号INがオフ指令への切り替えられると、ステップS18において、第2スイッチング素子SW2をオフ駆動に切り替える。続くステップS20において、第2スイッチング素子SW2をオフ駆動に切り替えてから、オフ移行期間TFが経過したかを判定する。ステップS20で否定判定すると、ステップS20を繰り返す。一方、ステップS20で肯定判定すると、ステップS22において、第1スイッチング素子SW1をオフ駆動に切り替え、駆動制御処理を終了する。 Specifically, when the drive signal IN is switched to the OFF command, in step S18, the second switching element SW2 is switched to OFF drive. In subsequent step S20, it is determined whether or not the off transition period TF has elapsed after switching the second switching element SW2 to the off drive. If a negative determination is made in step S20, step S20 is repeated. On the other hand, when an affirmative determination is made in step S20, in step S22, the first switching element SW1 is switched to OFF drive, and the drive control process ends.
一方、ステップS14で肯定判定すると、つまり、経過期間TPが基準期間TKに達するまでに第2スイッチング素子SW2がオフ駆動に切り替えられなかった場合、オン駆動期間TMが基準期間TKよりも長いと判定する。この場合、次に第2スイッチング素子SW2がターンオンされるまでに第1スイッチング素子SW1がターンオフされるように、第1,第2スイッチング素子SW1,SW2をオフ駆動に切り替える第2駆動(S24~S28)を行う。なお、本実施形態において、ステップS18~S28の処理が「切替部」に相当する。 On the other hand, if an affirmative determination is made in step S14, that is, if the second switching element SW2 has not been switched to off-driving before the elapsed period TP reaches the reference period TK, it is determined that the on-driving period TM is longer than the reference period TK. do. In this case, the second drive (S24 to S28) for switching the first and second switching elements SW1 and SW2 to off drive is performed so that the first switching element SW1 is turned off before the second switching element SW2 is turned on next time. )I do. It should be noted that in the present embodiment, the processing of steps S18 to S28 corresponds to the "switching section".
具体的には、ステップS24において、第1スイッチング素子SW1をオフ駆動に切り替える。つまり、第2スイッチング素子SW2をオフ駆動に切り替えてから、オフ移行期間TFが経過する前に、第1スイッチング素子SW1をオフ駆動に切り替える。本実施形態では、第2スイッチング素子SW2をオフ駆動に切り替える前に、第1スイッチング素子SW1をオフ駆動に切り替える。続くステップS26において、駆動信号INがオフ指令への切り替えられたかを判定する。ステップS26で否定判定すると、ステップS26を繰り返す。一方、ステップS26で肯定判定すると、ステップS28において、第2スイッチング素子SW2をオフ駆動に切り替え、駆動制御処理を終了する。 Specifically, in step S24, the first switching element SW1 is switched to OFF drive. In other words, the first switching element SW1 is switched to OFF drive before the OFF transition period TF elapses after switching the second switching element SW2 to OFF drive. In the present embodiment, the first switching element SW1 is switched to OFF drive before switching the second switching element SW2 to OFF drive. In subsequent step S26, it is determined whether the drive signal IN has been switched to the OFF command. If a negative determination is made in step S26, step S26 is repeated. On the other hand, if an affirmative determination is made in step S26, in step S28, the second switching element SW2 is switched to OFF drive, and the drive control process ends.
続いて、図5に、駆動制御処理における第1,第2スイッチング素子SW1,SW2の駆動状態の推移を示す。ここで、図5(a)は、駆動信号INの指令状態の推移を示し、図5(b)は、第2ゲート電圧Vg2の推移を示し、図5(c)は、第2スイッチング素子SW2の駆動状態の推移を示す。図5(d)は、第1ゲート電圧Vg1の推移を示し、図5(e)は、第1スイッチング素子SW1の駆動状態の推移を示す。図5(d),(e)には、本実施形態における各値の推移(実線)と、比較例における各値の推移(破線)とが示されている。比較例は、第1駆動のみが行われる点で、第1駆動と第2駆動とが行われる本実施形態と異なる。 Next, FIG. 5 shows changes in the drive states of the first and second switching elements SW1 and SW2 in the drive control process. Here, FIG. 5(a) shows the transition of the command state of the driving signal IN, FIG. 5(b) shows the transition of the second gate voltage Vg2, and FIG. 5(c) shows the transition of the second switching element SW2. shows the transition of the driving state of FIG. 5(d) shows transition of the first gate voltage Vg1, and FIG. 5(e) shows transition of the driving state of the first switching element SW1. FIGS. 5D and 5E show the transition of each value (solid line) in the present embodiment and the transition of each value (broken line) in the comparative example. The comparative example differs from the present embodiment in which only the first drive is performed, in which the first drive and the second drive are performed.
また、図5には、スイッチング周期TWを1周期として、2周期分の第1,第2スイッチング素子SW1,SW2の駆動状態の推移が示されている。以下、時刻t1から時刻t8までのスイッチング周期TWを、第1周期TD1と呼び、時刻t8から時刻t15までのスイッチング周期TWを、第2周期TD2と呼ぶ。 FIG. 5 also shows transitions of the drive states of the first and second switching elements SW1 and SW2 for two cycles, with the switching cycle TW as one cycle. Hereinafter, the switching period TW from time t1 to time t8 is called a first period TD1, and the switching period TW from time t8 to time t15 is called a second period TD2.
図5に示すように、第1周期TD1において、時刻t1に、駆動信号INがオン指令とされると、第2スイッチング素子SW2がオン駆動に切り替えられる。オン駆動により、時刻t1からオン移行期間TNが経過したタイミングの時刻t2に、第2ゲート電圧Vg2が第2閾値電圧Vth2以上となると、第2スイッチング素子SW2がターンオンする。 As shown in FIG. 5, at time t1 in the first period TD1, when the drive signal IN is turned on, the second switching element SW2 is switched to the on drive. When the second gate voltage Vg2 becomes equal to or higher than the second threshold voltage Vth2 at time t2 after the ON transition period TN has passed from time t1, the second switching element SW2 is turned on.
時刻t2に、第2ゲート電圧Vg2がターンオンすると、第1スイッチング素子SW1がオン駆動に切り替えられる。オン駆動により、時刻t3に第1ゲート電圧Vg1が第1閾値電圧Vth1以上となると、第1スイッチング素子SW1がターンオンする。 At time t2, when the second gate voltage Vg2 is turned on, the first switching element SW1 is switched to ON drive. When the first gate voltage Vg1 becomes equal to or higher than the first threshold voltage Vth1 at time t3 by the ON drive, the first switching element SW1 is turned on.
制御部60は、駆動信号INがオン指令とされた時刻t1からの経過期間TPを計測する。そして、計測された経過期間TPが基準期間TKに達するまでに駆動信号INがオフ指令とされるか否かを判定する。
The
第1周期TD1では、経過期間TPが基準期間TKに達する時刻t6までに駆動信号INがオフ指令とされる形態を示す。つまり、オン駆動期間TMが基準期間TK以下である形態を示す。この場合、第1駆動が行われる。具体的には、時刻t1から基準期間TK経過前の時刻t4に、駆動信号INがオフ指令とされると、第2スイッチング素子SW2がオフ駆動に切り替えられる。オフ駆動により、時刻t4からオフ移行期間TFが経過したタイミングの時刻t5に、第2ゲート電圧Vg2が第2閾値電圧Vth2未満となると、第2スイッチング素子SW2がターンオフする。 In the first period TD1, the drive signal IN is instructed to be turned off by time t6 when the elapsed period TP reaches the reference period TK. That is, it shows a form in which the on-drive period TM is equal to or shorter than the reference period TK. In this case, the first drive is performed. Specifically, at time t4 before the reference period TK elapses from time t1, when the drive signal IN is turned off, the second switching element SW2 is switched to off drive. When the second gate voltage Vg2 becomes less than the second threshold voltage Vth2 at time t5 when the off-transition period TF has passed from time t4 due to the off drive, the second switching element SW2 is turned off.
時刻t5に、第2ゲート電圧Vg2がターンオフすると、第1スイッチング素子SW1がオフ駆動に切り替えられる。オフ駆動により、時刻t7に第1ゲート電圧Vg1が第1閾値電圧Vth1未満となると、第1スイッチング素子SW1がターンオフする。これにより、次に第2ゲート電圧Vg2がターンオンする時刻t9までに、第1スイッチング素子SW1がターンオフされる。 At time t5, when the second gate voltage Vg2 is turned off, the first switching element SW1 is switched to off drive. When the first gate voltage Vg1 becomes less than the first threshold voltage Vth1 at time t7 by the off drive, the first switching element SW1 is turned off. As a result, the first switching element SW1 is turned off by time t9 when the second gate voltage Vg2 is next turned on.
第2周期TD2において、時刻t8に、駆動信号INがオン指令とされると、第2スイッチング素子SW2がオン駆動に切り替えられる。オン駆動により、時刻t9に、第2ゲート電圧Vg2が第2閾値電圧Vth2以上となると、第2スイッチング素子SW2がターンオンする。時刻t9に、第2ゲート電圧Vg2がターンオンすると、第1スイッチング素子SW1がオン駆動に切り替えられる。オン駆動により、時刻t10に第1ゲート電圧Vg1が第1閾値電圧Vth1以上となると、第1スイッチング素子SW1がターンオンする。 In the second period TD2, at time t8, when the drive signal IN is turned on, the second switching element SW2 is switched to ON drive. When the second gate voltage Vg2 becomes equal to or higher than the second threshold voltage Vth2 at time t9 due to the ON drive, the second switching element SW2 is turned on. At time t9, when the second gate voltage Vg2 is turned on, the first switching element SW1 is switched to ON drive. When the first gate voltage Vg1 becomes equal to or higher than the first threshold voltage Vth1 at time t10 by the ON drive, the first switching element SW1 is turned on.
第2周期TD2では、経過期間TPが基準期間TKに達する時刻t11までに駆動信号INがオン指令とされない形態を示す。つまり、オン駆動期間TMが基準期間TKよりも長い形態を示す。この場合に、第1駆動が行われると、次に第2ゲート電圧Vg2がターンオンする時刻t16までに、第1スイッチング素子SW1をターンオフすることができない。具体的には、図5に破線で示すように、時刻t8から基準期間TKが経過したタイミングの時刻t11よりも後の時刻t12に、駆動信号INがオフ指令とされると、この時刻t12に第2スイッチング素子SW2がオフ駆動に切り替えられる。オフ駆動により、時刻t12からオフ移行期間TFが経過したタイミングの時刻t14に、第2ゲート電圧Vg2が第2閾値電圧Vth2未満となると、第2スイッチング素子SW2がターンオフする。 In the second period TD2, the drive signal IN is not turned on by the time t11 when the elapsed period TP reaches the reference period TK. That is, it shows a form in which the on-driving period TM is longer than the reference period TK. In this case, when the first drive is performed, the first switching element SW1 cannot be turned off by time t16 when the second gate voltage Vg2 is next turned on. Specifically, as indicated by the dashed line in FIG. 5, when the driving signal IN is turned off at time t12 after time t11 after the reference period TK has passed from time t8, at time t12 The second switching element SW2 is switched to off drive. When the second gate voltage Vg2 becomes less than the second threshold voltage Vth2 at time t14 when the OFF transition period TF has passed from time t12 due to the OFF drive, the second switching element SW2 is turned off.
時刻t14に、第2ゲート電圧Vg2がターンオフすると、第1スイッチング素子SW1がオフ駆動に切り替えられる。しかし、オフ駆動により第1ゲート電圧Vg1が第1閾値電圧Vth1未満となる前の時刻t15に、駆動信号INがオン指令とされ、第1ゲート電圧Vg1が第1閾値電圧Vth1未満となる前の時刻t16に、第2スイッチング素子SW2がターンオンする。そのため、次に第2ゲート電圧Vg2がターンオンする時刻t16までに、第1スイッチング素子SW1をターンオフすることができない。 At time t14, when the second gate voltage Vg2 is turned off, the first switching element SW1 is switched to off drive. However, at time t15 before the first gate voltage Vg1 becomes less than the first threshold voltage Vth1 due to the off drive, the drive signal IN is turned on, and the first gate voltage Vg1 becomes less than the first threshold voltage Vth1. At time t16, the second switching element SW2 is turned on. Therefore, the first switching element SW1 cannot be turned off by time t16 when the second gate voltage Vg2 next turns on.
本実施形態では、第2周期TD2において第2駆動が行われる。具体的には、時刻t8から基準期間TKが経過したタイミングの時刻t11に、第1スイッチング素子SW1がオフ駆動に切り替えられる。オフ駆動により、時刻t16よりも前の時刻t13に、第1ゲート電圧Vg1が第1閾値電圧Vth1未満となると、第1スイッチング素子SW1がターンオフする。そのため、次に第2ゲート電圧Vg2がターンオンする時刻t16までに、第1スイッチング素子SW1をターンオフすることができる。 In this embodiment, the second drive is performed in the second period TD2. Specifically, at time t11 when the reference period TK has passed from time t8, the first switching element SW1 is switched to OFF drive. When the first gate voltage Vg1 becomes less than the first threshold voltage Vth1 at time t13 before time t16 due to the off drive, the first switching element SW1 is turned off. Therefore, the first switching element SW1 can be turned off by time t16 when the second gate voltage Vg2 next turns on.
以上詳述した本実施形態によれば、以下の効果が得られるようになる。 According to this embodiment detailed above, the following effects can be obtained.
・本実施形態では、オン駆動期間TMが基準期間TK以下と判定された場合に、第2スイッチング素子SW2をオフ駆動に切り替えてからオフ移行期間TFが経過したタイミングに、第1スイッチング素子SW1をオフ駆動に切り替える第1駆動を行う。また、オン駆動期間TMが基準期間TKよりも長いと判定された場合に、第2スイッチング素子SW2をオフ駆動に切り替えてからオフ移行期間TF経過前に、第1スイッチング素子SW1をオフ駆動に切り替える第2駆動を行う。つまり、オン駆動期間TMが基準期間TKよりも長いと判定された場合に、オン駆動期間TMが基準期間TK以下と判定された場合よりも早いタイミングで第1スイッチング素子SW1をオフ駆動に切り替える。そのため、オン駆動期間TMが基準期間TKよりも長いと判定された場合において、第1スイッチング素子SW1を早期にオフ駆動に切り替えることができる。その結果、次に第2スイッチング素子SW2がターンオンされるまでに第1スイッチング素子SW1をターンオフさせることができる。 In the present embodiment, when it is determined that the on-drive period TM is equal to or shorter than the reference period TK, the first switching element SW1 is turned on at the timing when the off-transition period TF has passed after switching the second switching element SW2 to the off-drive. First drive is performed to switch to OFF drive. Further, when it is determined that the on-drive period TM is longer than the reference period TK, the first switching element SW1 is switched to off-drive before the off-transition period TF elapses after switching the second switching element SW2 to off-drive. A second drive is performed. That is, when it is determined that the on-drive period TM is longer than the reference period TK, the first switching element SW1 is switched to off-drive at an earlier timing than when it is determined that the on-drive period TM is equal to or shorter than the reference period TK. Therefore, when it is determined that the on-driving period TM is longer than the reference period TK, the first switching element SW1 can be quickly switched to off-driving. As a result, the first switching element SW1 can be turned off before the second switching element SW2 is turned on next time.
・本実施形態では、オン駆動期間TMが基準期間TKよりも長いか否かを判定する際に、第2スイッチング素子SW2がオン駆動に切り替えられてからの経過期間TPを用いる。経過期間TPを用いることで、第2スイッチング素子SW2がオフ駆動に切り替えられ、オン駆動期間TMが確定される前に、オン駆動期間TMが基準期間TKよりも長いか否かを判定することができる。これにより、オン駆動期間TMが基準期間TKよりも長いと判定された場合において、第1スイッチング素子SW1を早期にオフ駆動に切り替えることができる。 - In this embodiment, when determining whether or not the on-drive period TM is longer than the reference period TK, the elapsed period TP after the second switching element SW2 is switched to the on-drive is used. By using the elapsed period TP, it is possible to determine whether the on-drive period TM is longer than the reference period TK before the second switching element SW2 is switched to off-drive and the on-drive period TM is determined. can. As a result, when it is determined that the on-driving period TM is longer than the reference period TK, the first switching element SW1 can be quickly switched to off-driving.
<第2実施形態>
以下、第2実施形態について、先の第1実施形態との相違点を中心に図面を参照しつつ説明する。
<Second embodiment>
The second embodiment will be described below with reference to the drawings, focusing on differences from the first embodiment.
本実施形態では、第1スイッチング素子SW1が基準スイッチング素子として選択され、第2スイッチング素子SW2が他のスイッチング素子である。そのため、第1スイッチング素子SW1がターンオフされた後に第2スイッチング素子SW2がターンオフされる。 In this embodiment, the first switching element SW1 is selected as the reference switching element and the second switching element SW2 is the other switching element. Therefore, the second switching element SW2 is turned off after the first switching element SW1 is turned off.
また、本実施形態では、第1スイッチング素子SW1に流れるコレクタ電流Icの電流量と、第2スイッチング素子SW2に流れるドレイン電流Idの電流量との合計である合計電流量ISが、MOSFETである第1スイッチング素子SW1の電流容量Itgよりも大きいことがある。合計電流量ISが電流容量Itgよりも大きい場合に、第2スイッチング素子SW2が先にターンオフされると、第1スイッチング素子SW1に電流容量Itgよりも大きなコレクタ電流Icが流れ、第1スイッチング素子SW1に不具合が生じる。そこで、本実施形態の駆動制御処理では、オン駆動期間TMが基準期間TKよりも長いと判定され、且つ、合計電流量ISが電流容量Itgよりも大きい場合に、第1スイッチング素子SW1がターンオフされた後に第2スイッチング素子SW2がターンオフされるように、第2スイッチング素子SW2をオフ駆動に切り替える。 Further, in the present embodiment, the total current amount IS, which is the sum of the current amount of the collector current Ic flowing through the first switching element SW1 and the current amount of the drain current Id flowing through the second switching element SW2, is It may be larger than the current capacity Itg of one switching element SW1. When the total current amount IS is larger than the current capacity Itg, if the second switching element SW2 is turned off first, a collector current Ic larger than the current capacity Itg flows through the first switching element SW1, and the first switching element SW1 problems occur. Therefore, in the drive control process of the present embodiment, when it is determined that the ON drive period TM is longer than the reference period TK and the total current amount IS is larger than the current capacity Itg, the first switching element SW1 is turned off. After that, the second switching element SW2 is switched to off drive so that the second switching element SW2 is turned off.
図6に、本実施形態の駆動制御処理を示す。本実施形態では、第1実施形態に対して、基準スイッチング素子と他のスイッチング素子が入れ替わっているため、ステップS18とステップS22との順番、及びステップS24とステップS28との順番が入れ替わっている。なお、図6において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付して説明を省略する。 FIG. 6 shows the drive control process of this embodiment. In the present embodiment, the reference switching element and the other switching element are switched with respect to the first embodiment, so the order of steps S18 and S22 and the order of steps S24 and S28 are switched. 6, for the sake of convenience, the same step numbers are assigned to the same processes as those shown in FIG. 4, and descriptions thereof are omitted.
本実施形態の駆動制御処理では、ステップS14で肯定判定すると、第2駆動(S24~S52)を行う。第2駆動において、まずステップS30において、合計電流量ISを取得する。制御部60は、第1センス電圧Vse1及び第2センス電圧Vse2を用いて合計電流量ISを取得する。なお、本実施形態において、ステップS30の処理が「電流量取得部」に相当する。
In the drive control process of the present embodiment, when affirmative determination is made in step S14, the second drive (S24 to S52) is performed. In the second drive, first, in step S30, the total current amount IS is acquired. The
続くステップS32において、ステップS30で取得された合計電流量ISが、第1スイッチング素子SW1の電流容量Itgよりも大きいか否かを判定する。ステップS32で否定判定すると、ステップS24~S28の処理を行う。なお、本実施形態において、電流容量Itgが「閾値」に相当する。 In subsequent step S32, it is determined whether or not the total current amount IS acquired in step S30 is greater than the current capacity Itg of the first switching element SW1. If a negative determination is made in step S32, the processing of steps S24 to S28 is performed. Note that in the present embodiment, the current capacity Itg corresponds to the "threshold".
一方、ステップS32で肯定判定すると、つまり、合計電流量ISが電流容量Itgよりも大きい場合に、第1スイッチング素子SW1がターンオフされた後に第2スイッチング素子SW2がターンオフされるように、第2スイッチング素子SW2をオフ駆動に切り替える。 On the other hand, if an affirmative determination is made in step S32, that is, if the total current amount IS is greater than the current capacity Itg, the second switching element SW2 is turned off after the first switching element SW1 is turned off. The element SW2 is switched to OFF drive.
具体的には、ステップS34において、第1スイッチング素子SW1の第1オフ移行期間TF1と、第2スイッチング素子SW2の第2オフ移行期間TF2とを取得する。スイッチング素子毎のオフ移行期間TFは、制御部60の記憶部60aに予め記憶されており、制御部60は、記憶部60aから第1オフ移行期間TF1及び第2オフ移行期間TF2を取得する。なお、記憶部60aは、例えば、ROM以外の非遷移的実体的記録媒体(例えば、ROM以外の不揮発性メモリ)である。
Specifically, in step S34, the first OFF transition period TF1 of the first switching element SW1 and the second OFF transition period TF2 of the second switching element SW2 are obtained. The off-transition period TF for each switching element is stored in advance in the storage section 60a of the
続くステップS36において、第1オフ移行期間TF1が第2オフ移行期間TF2以上であるか否かを判定する。ステップS30で否定判定すると、つまり、第1オフ移行期間TF1が第2オフ移行期間TF2よりも短い場合、第1スイッチング素子SW1と第2スイッチング素子SW2とを略同時にオフ駆動に切り替える。 In subsequent step S36, it is determined whether or not the first OFF transition period TF1 is longer than or equal to the second OFF transition period TF2. If a negative determination is made in step S30, that is, if the first off-transition period TF1 is shorter than the second off-transition period TF2, the first switching element SW1 and the second switching element SW2 are switched to off driving substantially simultaneously.
詳細には、ステップS38において、駆動信号INがオフ指令への切り替えられたかを判定する。ステップS38で否定判定すると、駆動制御処理を終了する。一方、ステップS38で肯定判定すると、ステップS40において、第1スイッチング素子SW1をオフ駆動に切り替え、ステップS42において、第2スイッチング素子SW2をオフ駆動に切り替え、駆動制御処理を終了する。 Specifically, in step S38, it is determined whether the drive signal IN has been switched to the OFF command. If a negative determination is made in step S38, the drive control process ends. On the other hand, if an affirmative determination is made in step S38, the first switching element SW1 is switched to OFF drive in step S40, the second switching element SW2 is switched to OFF drive in step S42, and the drive control process ends.
一方、ステップS30で肯定判定すると、つまり、第1オフ移行期間TF1が第2オフ移行期間TF2以上である場合、第1オフ移行期間TF1と第2オフ移行期間TF2との差に基づいて、第1スイッチング素子SW1と第2スイッチング素子SW2とをオフ駆動に切り替える。 On the other hand, if an affirmative determination is made in step S30, that is, if the first OFF transition period TF1 is equal to or longer than the second OFF transition period TF2, the 1 switching element SW1 and the second switching element SW2 are switched to OFF drive.
詳細には、ステップS44において、駆動信号INがオフ指令への切り替えられたかを判定する。ステップS44で否定判定すると、駆動制御処理を終了する。一方、ステップS44で肯定判定すると、ステップS46において、第1スイッチング素子SW1をオフ駆動に切り替える。 Specifically, in step S44, it is determined whether the drive signal IN has been switched to the OFF command. If a negative determination is made in step S44, the drive control process is terminated. On the other hand, if an affirmative determination is made in step S44, the first switching element SW1 is switched to OFF drive in step S46.
続くステップS48において、差分期間ΔTFを算出する。差分期間ΔTFは、第1オフ移行期間TF1から第2オフ移行期間TF2を減算し、且つ、遅延期間TAを加算したものである。遅延期間TAは、第1,第2スイッチング素子SW1,SW2が同時にターンオフすることによる不具合を抑制するために、第2スイッチング素子SW2がターンオフするタイミングを、第1スイッチング素子SW1がターンオフするタイミングよりも遅らせる期間である。差分期間ΔTFは、(式1)のように表される。 In subsequent step S48, the difference period ΔTF is calculated. The differential period ΔTF is obtained by subtracting the second OFF-transition period TF2 from the first OFF-transition period TF1 and adding the delay period TA. In the delay period TA, the timing at which the second switching element SW2 is turned off is set earlier than the timing at which the first switching element SW1 is turned off, in order to suppress problems caused by the simultaneous turning off of the first and second switching elements SW1 and SW2. It is a period of delay. The difference period ΔTF is expressed as in (Equation 1).
ΔTF=TF1-TF2+TA・・・(式1)
続くステップS50において、第1スイッチング素子SW1がオフ駆動に切り替えられてから、差分期間ΔTFが経過したかを判定する。
ΔTF = TF1 - TF2 + TA (Formula 1)
In subsequent step S50, it is determined whether or not the differential period ΔTF has elapsed since the first switching element SW1 was switched to OFF drive.
ステップS50で否定判定すると、ステップS50を繰り返す。一方、ステップS50で肯定判定すると、ステップS52において、第2スイッチング素子SW2をオフ駆動に切り替え、駆動制御処理を終了する。 If a negative determination is made in step S50, step S50 is repeated. On the other hand, if an affirmative determination is made in step S50, in step S52 the second switching element SW2 is switched to OFF drive, and the drive control process ends.
続いて、図7,8に、本実施形態の駆動制御処理における第1,第2スイッチング素子SW1,SW2の駆動状態の推移を示す。図7は、第1オフ移行期間TF1が第2オフ移行期間TF2よりも短い場合における第1,第2スイッチング素子SW1,SW2の駆動状態の推移を示す。また、図8は、第1オフ移行期間TF1が第2オフ移行期間TF2以上である場合における第1,第2スイッチング素子SW1,SW2の駆動状態の推移を示す。ここで、図7,8において、(a)は、第1ゲート電圧Vg1の推移を示し、(b)は、第1スイッチング素子SW1の駆動状態の推移を示す。(c)は、第2ゲート電圧Vg2の推移を示し、(d)は、第2スイッチング素子SW2の駆動状態の推移を示す。図7,8において、(c),(d)には、本実施形態における各値の推移(実線)と、比較例における各値の推移(破線)とが示されている。 Next, FIGS. 7 and 8 show changes in the drive states of the first and second switching elements SW1 and SW2 in the drive control process of this embodiment. FIG. 7 shows changes in the drive states of the first and second switching elements SW1 and SW2 when the first OFF transition period TF1 is shorter than the second OFF transition period TF2. Also, FIG. 8 shows transition of the drive states of the first and second switching elements SW1 and SW2 when the first OFF transition period TF1 is longer than or equal to the second OFF transition period TF2. Here, in FIGS. 7 and 8, (a) shows transition of the first gate voltage Vg1, and (b) shows transition of the drive state of the first switching element SW1. (c) shows transition of the second gate voltage Vg2, and (d) shows transition of the driving state of the second switching element SW2. In FIGS. 7 and 8, (c) and (d) show the transition of each value (solid line) in the present embodiment and the transition (broken line) of each value in the comparative example.
図7に示すように、第1オフ移行期間TF1が第2オフ移行期間TF2よりも短い場合、時刻t21に、駆動信号INがオフ指令とされると、第1スイッチング素子SW1がオフ駆動に切り替えられると略同時に、第2スイッチング素子SW2がオフ駆動に切り替えられる。オフ駆動により、時刻t21から第1オフ移行期間TF1が経過したタイミングの時刻t22に、第1ゲート電圧Vg1が第1閾値電圧Vth1未満となると、第1スイッチング素子SW1がターンオフする。また、時刻t21から第2オフ移行期間TF2が経過したタイミングの時刻t23に、第2ゲート電圧Vg2が第2閾値電圧Vth2未満となると、第2スイッチング素子SW2がターンオフする。 As shown in FIG. 7, when the first OFF-transition period TF1 is shorter than the second OFF-transition period TF2, the first switching element SW1 is switched to OFF drive when the drive signal IN is turned off at time t21. Substantially at the same time, the second switching element SW2 is switched to OFF drive. When the first gate voltage Vg1 becomes less than the first threshold voltage Vth1 at time t22 after the first OFF transition period TF1 has passed from time t21, the first switching element SW1 is turned off. Further, when the second gate voltage Vg2 becomes less than the second threshold voltage Vth2 at time t23 when the second OFF transition period TF2 has elapsed from time t21, the second switching element SW2 is turned off.
図7に示す形態では、第1スイッチング素子SW1と第2スイッチング素子SW2とを略同時にオフ駆動に切り替える。これにより、第1オフ移行期間TF1と第2オフ移行期間TF2との差に基づいて、第1スイッチング素子SW1を第2スイッチング素子SW2よりも先にターンオフさせることができる。また、第2スイッチング素子SW2が第1スイッチング素子SW1と略同時にオフ駆動に切り替えられる。そのため、図7に破線で示すように、第1スイッチング素子SW1がオフ駆動に切り替えられてから第1オフ移行期間TF1が経過したタイミングの時刻t24に第2スイッチング素子SW2がオフ駆動に切り替えられる場合に比べて、第2スイッチング素子SW2を早期にターンオフさせることができる。 In the form shown in FIG. 7, the first switching element SW1 and the second switching element SW2 are switched to the off drive substantially simultaneously. Accordingly, the first switching element SW1 can be turned off earlier than the second switching element SW2 based on the difference between the first off-transition period TF1 and the second off-transition period TF2. In addition, the second switching element SW2 is switched to OFF driving substantially simultaneously with the first switching element SW1. Therefore, as indicated by the dashed line in FIG. 7, when the second switching element SW2 is switched to the OFF drive at time t24 when the first OFF transition period TF1 has passed since the first switching element SW1 was switched to the OFF drive. , the second switching element SW2 can be turned off earlier.
一方、図8に示すように、第1オフ移行期間TF1が第2オフ移行期間TF2以上である場合、時刻t31に、駆動信号INがオフ指令とされると、第1スイッチング素子SW1がオフ駆動に切り替えられる。オン駆動により、時刻t31から第1オフ移行期間TF1が経過したタイミングの時刻t33に、第1ゲート電圧Vg1が第1閾値電圧Vth1未満となると、第1スイッチング素子SW1がターンオフする。また、時刻t31から差分期間ΔTFが経過したタイミングの時刻t32に、第2スイッチング素子SW2がオフ駆動に切り替えられる。オン駆動により、時刻t32から第2オフ移行期間TF2が経過したタイミングの時刻t34に、第2ゲート電圧Vg2が第2閾値電圧Vth2未満となると、第2スイッチング素子SW2がターンオフする。 On the other hand, as shown in FIG. 8, when the first OFF-transition period TF1 is equal to or longer than the second OFF-transition period TF2, the first switching element SW1 is turned off when the drive signal IN is turned off at time t31. can be switched to When the first gate voltage Vg1 becomes less than the first threshold voltage Vth1 at time t33 when the first OFF transition period TF1 has passed from time t31, the first switching element SW1 is turned off. Further, at time t32 when the difference period ΔTF has elapsed from time t31, the second switching element SW2 is switched to OFF drive. When the second gate voltage Vg2 becomes less than the second threshold voltage Vth2 at time t34 when the second OFF transition period TF2 has passed from time t32 due to the ON drive, the second switching element SW2 is turned off.
図8に示す形態では、第1オフ移行期間TF1と第2オフ移行期間TF2との差に基づいて、第2スイッチング素子SW2を第1スイッチング素子SW1よりも差分期間ΔTFだけ遅れてオフ駆動に切り替える。これにより、第1スイッチング素子SW1を第2スイッチング素子SW2よりも先にターンオフさせることができる。また、遅延期間TAは第2オフ移行期間TF2よりも短く設定できる。そのため、図8に破線で示すように、第1スイッチング素子SW1がオフ駆動に切り替えられてから第1オフ移行期間TF1が経過したタイミングの時刻t35に第2スイッチング素子SW2がオフ駆動に切り替えられる場合に比べて、第2スイッチング素子SW2を早期にターンオフさせることができる。 In the form shown in FIG. 8, based on the difference between the first OFF transition period TF1 and the second OFF transition period TF2, the second switching element SW2 is switched to OFF drive with a delay of the difference period ΔTF from the first switching element SW1. . As a result, the first switching element SW1 can be turned off before the second switching element SW2. Also, the delay period TA can be set shorter than the second off-transition period TF2. Therefore, as indicated by the dashed line in FIG. 8, when the second switching element SW2 is switched to the OFF drive at time t35 when the first OFF transition period TF1 has passed since the first switching element SW1 was switched to the OFF drive. , the second switching element SW2 can be turned off earlier.
・以上説明した本実施形態によれば、第2駆動において、合計電流量ISが電流容量Itgよりも大きい場合に、MOSFETである第1スイッチング素子SW1がターンオフされた後にIGBTである第2スイッチング素子SW2がターンオフされるように、第2スイッチング素子SW2をオフ駆動に切り替える。これにより、第1スイッチング素子SW1に電流容量Itgよりも大きなコレクタ電流Icが流れ、第1スイッチング素子SW1に不具合が生じることを抑制することができる。 According to the present embodiment described above, in the second drive, when the total current amount IS is larger than the current capacity Itg, the first switching element SW1, which is a MOSFET, is turned off, and then the second switching element, which is an IGBT, is turned off. The second switching element SW2 is switched to off drive so that SW2 is turned off. As a result, it is possible to prevent a collector current Ic larger than the current capacity Itg from flowing through the first switching element SW1, thereby preventing the first switching element SW1 from malfunctioning.
・具体的には、合計電流量ISが電流容量Itgよりも大きい場合に、第1オフ移行期間TF1と第2オフ移行期間TF2との差に基づいて、第2スイッチング素子SW2をオフ駆動に切り替える。例えば、第1オフ移行期間TF1が第2オフ移行期間TF2よりも短い場合には、第1スイッチング素子SW1と第2スイッチング素子SW2とを略同時にオフ駆動に切り替える。また、第1オフ移行期間TF1が第2オフ移行期間TF2以上である場合には、第2スイッチング素子SW2を第1スイッチング素子SW1よりも差分期間ΔTFだけ遅れてオフ駆動に切り替える。これにより、適正に第1スイッチング素子SW1がターンオフされた後に、第2スイッチング素子SW2がターンオフされるようにすることができる。 Specifically, when the total amount of current IS is greater than the current capacity Itg, the second switching element SW2 is switched to off drive based on the difference between the first off-transition period TF1 and the second off-transition period TF2. . For example, when the first off-transition period TF1 is shorter than the second off-transition period TF2, the first switching element SW1 and the second switching element SW2 are switched to the off drive substantially simultaneously. Further, when the first OFF transition period TF1 is equal to or longer than the second OFF transition period TF2, the second switching element SW2 is switched to the OFF drive with a delay of the difference period ΔTF from the first switching element SW1. Accordingly, it is possible to turn off the second switching element SW2 after properly turning off the first switching element SW1.
<第3実施形態>
以下、第3実施形態について、先の第1実施形態との相違点を中心に図面を参照しつつ説明する。
<Third Embodiment>
The third embodiment will be described below with reference to the drawings, focusing on differences from the first embodiment.
本実施形態では、駆動回路Drに、第3放電用抵抗体74とNチャネルMOSFET(以下、第3放電用スイッチング素子)76を備える点で異なる。第1スイッチング素子SW1のゲートは、第3放電用抵抗体74を介して駆動IC50の第11端子T11に接続されている。第11端子T11は、第3放電用スイッチング素子76及び駆動IC50の第5端子T5を介して、第1スイッチング素子SW1のドレインに接続されている。また、第3放電用抵抗体74の抵抗値Rbは、第1放電用抵抗体54の抵抗値Raよりも小さい。図9において、先の図3に示した内容と同一の内容については、便宜上、同一の符号を付して説明を省略する。
The present embodiment differs in that the drive circuit Dr includes a
本実施形態では、駆動制御処理において、第1スイッチング素子SW1のゲートの電荷放電速度を切り替える点で異なる。電荷放電速度は、電荷の放電に用いられる放電用抵抗体により切り替えられ、抵抗値の小さい第3放電用抵抗体74を用いることで、抵抗値の大きい第1放電用抵抗体54を用いる場合に比べて、電荷放電速度を高くすることができる。
This embodiment differs in that the charge discharge speed of the gate of the first switching element SW1 is switched in the drive control process. The charge discharge speed is switched by the discharge resistor used for discharging the charge, and by using the
図10に、本実施形態の駆動制御処理を示す。なお、図10において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付して説明を省略する。 FIG. 10 shows the drive control process of this embodiment. In FIG. 10, the same steps as those shown in FIG. 4 are given the same step numbers for convenience, and descriptions thereof will be omitted.
本実施形態の駆動制御処理では、ステップS14で否定判定すると、ステップS60において、第1スイッチング素子SW1の放電用抵抗体として第1放電用抵抗体54を選択し、ステップS16の処理に進む。つまり、第1駆動(S18~S22)では、抵抗値の大きい第1放電用抵抗体54を用いて、第1スイッチング素子SW1のゲートの電荷が放電される。
In the drive control process of this embodiment, if a negative determination is made in step S14, in step S60, the
一方、ステップS14で肯定判定すると、ステップS62において、第1スイッチング素子SW1の放電用抵抗体として第3放電用抵抗体74を選択し、ステップS66の処理に進む。なお、ステップS66~S74の処理は、ステップS16~S22と同一の処理であり、重複した説明を省略する。これにより、第2駆動(S68~S72)では、抵抗値の小さい第3放電用抵抗体74を用いて、第1スイッチング素子SW1のゲートの電荷が放電される。その結果、第2駆動において、第1駆動よりも第1スイッチング素子SW1のゲートの電荷放電速度を高くすることができ、第1オフ移行期間TF1を短くすることができる。
On the other hand, if an affirmative determination is made in step S14, the
続いて、図11,12に、本実施形態の駆動制御処理における第1,第2スイッチング素子SW1,SW2の駆動状態の推移を示す。図11は、経過期間TPが基準期間TKに達するまでに第2スイッチング素子SW2がオフ駆動に切り替えられた場合における第1,第2スイッチング素子SW1,SW2の駆動状態の推移を示す。また、図12は、経過期間TPが基準期間TKに達するまでに第2スイッチング素子SW2がオフ駆動に切り替えられなかった場合における第1,第2スイッチング素子SW1,SW2の駆動状態の推移を示す。ここで、図11,12において、(a)は、第2ゲート電圧Vg2の推移を示し、(b)は、第2スイッチング素子SW2の駆動状態の推移を示す。(c)は、第1ゲート電圧Vg1の推移を示し、(d)は、第1スイッチング素子SW1の駆動状態の推移を示す。図12(c),(d)には、本実施形態における各値の推移(実線)と、比較例における各値の推移(破線)とが示されている。 Next, FIGS. 11 and 12 show changes in the drive states of the first and second switching elements SW1 and SW2 in the drive control process of this embodiment. FIG. 11 shows changes in the driving states of the first and second switching elements SW1 and SW2 when the second switching element SW2 is switched to OFF driving before the elapsed period TP reaches the reference period TK. Also, FIG. 12 shows the transition of the drive states of the first and second switching elements SW1 and SW2 when the second switching element SW2 is not switched to the off drive before the elapsed period TP reaches the reference period TK. Here, in FIGS. 11 and 12, (a) shows transition of the second gate voltage Vg2, and (b) shows transition of the driving state of the second switching element SW2. (c) shows transition of the first gate voltage Vg1, and (d) shows transition of the driving state of the first switching element SW1. FIGS. 12C and 12D show the transition of each value (solid line) in the present embodiment and the transition of each value (broken line) in the comparative example.
図11に示すように、駆動信号INがオフ指令とされる時刻t41が、経過期間TPが基準期間TKに達する時刻tkよりも前であると、第1駆動が行われる。第1駆動では、時刻t41に、第2スイッチング素子SW2がオフ駆動に切り替えられる。オフ駆動により、時刻t41から第2オフ移行期間TF2が経過したタイミングの時刻t42に、第2ゲート電圧Vg2が第2閾値電圧Vth2未満となると、第2スイッチング素子SW2がターンオフする。時刻t42に、第2ゲート電圧Vg2がターンオフすると、第1スイッチング素子SW1がオフ駆動に切り替えられる。オフ駆動により、時刻t42から、第1放電用抵抗体54に対応する第1aオフ移行期間TF1aが経過したタイミングの時刻t44に、第1ゲート電圧Vg1が第1閾値電圧Vth1未満となると、第1スイッチング素子SW1がターンオフする。
As shown in FIG. 11, when the time t41 at which the drive signal IN is turned off is before the time tk at which the elapsed period TP reaches the reference period TK, the first drive is performed. In the first drive, the second switching element SW2 is switched to OFF drive at time t41. When the second gate voltage Vg2 becomes less than the second threshold voltage Vth2 at time t42 after the second OFF transition period TF2 has elapsed from time t41, the second switching element SW2 is turned off by the off drive. At time t42, when the second gate voltage Vg2 is turned off, the first switching element SW1 is switched to off drive. When the first gate voltage Vg1 becomes less than the first threshold voltage Vth1 at time t44 when the 1a-th OFF transition period TF1a corresponding to the
一方、図12に示すように、駆動信号INがオフ指令とされる時刻t41が、経過期間TPが基準期間TKに達する時刻tkよりも後であると、第2駆動が行われる。第2駆動では、第1スイッチング素子SW1のオフ駆動により、時刻t42から、第3放電用抵抗体74に対応する第1bオフ移行期間TF1bが経過したタイミングの時刻t43に、第1ゲート電圧Vg1が第1閾値電圧Vth1未満となると、第1スイッチング素子SW1がターンオフする。これにより、図12に破線で示すように、時刻t42から第1aオフ移行期間TF1aが経過したタイミングの時刻t44に、第1スイッチング素子SW1がターンオフする場合に比べて、第1スイッチング素子SW1を早期にターンオフさせることができる。
On the other hand, as shown in FIG. 12, when the time t41 at which the drive signal IN is turned off is after the time tk at which the elapsed period TP reaches the reference period TK, the second drive is performed. In the second drive, the first gate voltage Vg1 is set at time t43 when the 1b-th OFF transition period TF1b corresponding to the
・以上説明した本実施形態によれば、第1スイッチング素子SW1のオフ駆動において、第1駆動において、第1放電用抵抗体54を用いて第1スイッチング素子SW1のゲートの電荷を放電する。また、第2駆動において、第3放電用抵抗体74を用いて第1スイッチング素子SW1のゲートの電荷を放電する。つまり、第2駆動において、第1駆動よりも第1スイッチング素子SW1のゲートの電荷放電速度を高くする。そのため、オン駆動期間TMが基準期間TKよりも長いと判定された場合において、第1スイッチング素子SW1を早期にオフ駆動に切り替えることができる。その結果、次に第2スイッチング素子SW2がターンオンされるまでに第1スイッチング素子SW1をターンオフさせることができる。
According to the present embodiment described above, in the off-drive of the first switching element SW1, the
<第4実施形態>
以下、第4実施形態について、先の第1実施形態との相違点を中心に図面を参照しつつ説明する。
<Fourth Embodiment>
The fourth embodiment will be described below with reference to the drawings, focusing on differences from the first embodiment.
本実施形態では、駆動制御処理の第2駆動において、オン駆動期間TMが上限期間TLよりも短くなるように制限される点で異なる。上限期間TLは、スイッチング周期TWから、第1オフ移行期間TF1と第2オフ移行期間TF2とを減算したものである。上限期間TLは、(式2)のように表される。 This embodiment differs in that the on-drive period TM is limited to be shorter than the upper limit period TL in the second drive of the drive control process. The upper limit period TL is obtained by subtracting the first OFF transition period TF1 and the second OFF transition period TF2 from the switching period TW. The upper limit period TL is represented by (Equation 2).
TL=TW-(TF1+TE2)・・・(式2)
図13に、本実施形態の駆動制御処理を示す。なお、図13において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付して説明を省略する。
TL=TW-(TF1+TE2) (Formula 2)
FIG. 13 shows the drive control process of this embodiment. In addition, in FIG. 13, for convenience, the same step numbers are assigned to the same processes as those shown in FIG. 4, and descriptions thereof are omitted.
本実施形態の駆動制御処理では、ステップS14で肯定判定すると、第2駆動(S24~S92)を行う。具体的には、ステップS80において、第1スイッチング素子SW1の第1オフ移行期間TF1と、第2スイッチング素子SW2の第2オフ移行期間TF2とを取得する。 In the drive control process of the present embodiment, when affirmative determination is made in step S14, the second drive (S24 to S92) is performed. Specifically, in step S80, the first OFF transition period TF1 of the first switching element SW1 and the second OFF transition period TF2 of the second switching element SW2 are acquired.
ステップS82において、ステップS80で取得した第1オフ移行期間TF1及び第2オフ移行期間TF2を用いて、上限期間TLを算出により取得する。続くステップS84において、経過期間TPがステップS82で取得した上限期間TLよりも長いか否かを判定する。ステップS14で否定判定すると、ステップS86の処理に進む。なお、ステップS86~S92の処理は、ステップS16~S22と同一の処理であり、重複した説明を省略する。一方、ステップS84で肯定判定すると、ステップS24の処理に進む。 In step S82, the upper limit period TL is obtained by calculation using the first off-transition period TF1 and the second off-transition period TF2 obtained in step S80. In subsequent step S84, it is determined whether or not the elapsed period TP is longer than the upper limit period TL obtained in step S82. If a negative determination is made in step S14, the process proceeds to step S86. It should be noted that the processing of steps S86 to S92 is the same as that of steps S16 to S22, and redundant description will be omitted. On the other hand, if an affirmative determination is made in step S84, the process proceeds to step S24.
続いて、図14に、本実施形態の駆動制御処理における第1,第2スイッチング素子SW1,SW2の駆動状態の推移を示す。ここで、図14(a)は、第2ゲート電圧Vg2の推移を示し、図14(b)は、第2スイッチング素子SW2の駆動状態の推移を示す。図14(c)は、第1ゲート電圧Vg1の推移を示し、図14(d)は、第1スイッチング素子SW1の駆動状態の推移を示す。図14には、本実施形態における各値の推移(実線)と、比較例における各値の推移(破線)とが示されている。 Next, FIG. 14 shows changes in drive states of the first and second switching elements SW1 and SW2 in the drive control process of this embodiment. Here, FIG. 14(a) shows transition of the second gate voltage Vg2, and FIG. 14(b) shows transition of the driving state of the second switching element SW2. FIG. 14(c) shows transition of the first gate voltage Vg1, and FIG. 14(d) shows transition of the driving state of the first switching element SW1. FIG. 14 shows the transition (solid line) of each value in the present embodiment and the transition (broken line) of each value in the comparative example.
図14には、第2駆動において、駆動信号INがオフ指令とされる時刻t52が、経過期間TPが基準期間TKに達する時刻tk、及び経過期間TPが上限期間TLに達する時刻tlよりも遅れる形態を示す。この場合に、図14に破線で示すように、時刻t52に、第2スイッチング素子SW2がオフ駆動に切り替えられ、第2ゲート電圧Vg2がターンオフする時刻t54に、第1スイッチング素子SW1がオフ駆動に切り替えられると、時刻t55に、第1スイッチング素子SW1がオフ駆動に切り替えられる。その結果、第1スイッチング素子SW1がオフ駆動に切り替えられるタイミングが遅れる。 In FIG. 14, in the second drive, the time t52 at which the drive signal IN is instructed to be turned off is later than the time tk when the elapsed period TP reaches the reference period TK and the time tl when the elapsed period TP reaches the upper limit period TL. showing morphology. In this case, as indicated by the dashed line in FIG. 14, the second switching element SW2 is turned off at time t52, and the first switching element SW1 is turned off at time t54 when the second gate voltage Vg2 turns off. After switching, the first switching element SW1 is switched to OFF drive at time t55. As a result, the timing at which the first switching element SW1 is switched to off drive is delayed.
本実施形態では、第2駆動において、駆動信号INがオフ指令とされる時刻t52が時刻tlよりも遅れるよりも遅れる場合には、時刻tlに、第2スイッチング素子SW2がオフ駆動に切り替えられる。具体的には、時刻tlに、第2スイッチング素子SW2がオフ駆動に切り替えられ、第2ゲート電圧Vg2がターンオフする時刻t51に、第1スイッチング素子SW1がオフ駆動に切り替えられると、時刻t53に、第1スイッチング素子SW1がオフ駆動に切り替えられる。 In the present embodiment, in the second drive, if the time t52 at which the drive signal IN is turned off is later than the time tl, the second switching element SW2 is switched to the off drive at the time tl. Specifically, at time tl, the second switching element SW2 is switched to off-drive, and at time t51 when the second gate voltage Vg2 is turned off, when the first switching element SW1 is switched to off-drive, at time t53, The first switching element SW1 is switched to OFF drive.
・以上説明した本実施形態によれば、第2駆動において、オン駆動期間TMが上限期間TLよりも短くなるように、第2スイッチング素子SW2をオフ駆動に切り替える。そのため、オン駆動期間TMが上限期間TLよりも長くなる場合でも、次に第2スイッチング素子SW2がターンオンされるまでに第1スイッチング素子SW1をターンオフさせることができる。その結果、次に第2スイッチング素子SW2がターンオンされるまでに第1スイッチング素子SW1をターンオフさせることができる。 According to the present embodiment described above, in the second drive, the second switching element SW2 is switched to off drive so that the on drive period TM is shorter than the upper limit period TL. Therefore, even when the on-driving period TM is longer than the upper limit period TL, the first switching element SW1 can be turned off before the second switching element SW2 is next turned on. As a result, the first switching element SW1 can be turned off before the second switching element SW2 is turned on next time.
具体的には、上限期間TLは、スイッチング周期TWから、第1オフ移行期間TF1と第2オフ移行期間TF2とを減算したものである。そのため、第2スイッチング素子SW2がオフ駆動に切り替えられてから第2オフ移行期間TF2が経過したタイミングに第1スイッチング素子SW1がオフ駆動に切り替えられたとしても、スイッチング周期TW内に第2スイッチング素子SW2をターンオフさせることができる。 Specifically, the upper limit period TL is obtained by subtracting the first OFF transition period TF1 and the second OFF transition period TF2 from the switching period TW. Therefore, even if the first switching element SW1 is switched to the OFF drive at the timing when the second OFF transition period TF2 has passed after the second switching element SW2 is switched to the OFF drive, the second switching element SW2 is switched to the OFF drive within the switching period TW. SW2 can be turned off.
<その他の実施形態>
なお、上記各実施形態は、以下のように変更して実施してもよい。
<Other embodiments>
It should be noted that each of the above-described embodiments may be modified as follows.
・第1駆動と第2駆動との切り替えは、経過期間TPに基づくものに限られない。例えば、制御装置40により、オン駆動期間TMが基準期間TKよりも長くなるか否かを判定可能である場合には、駆動回路Drは、その判定結果を示す信号を制御装置40から受信し、その信号により第1駆動と第2駆動とを切り替えてもよい。
- Switching between the first drive and the second drive is not limited to being based on the elapsed period TP. For example, when the
・スイッチの組み合わせとしては、MOSFET及びIGBTの組み合わせに限らない。 ・The combination of switches is not limited to the combination of MOSFET and IGBT.
・並列接続されるスイッチの数としては、2つに限らず、3つ以上であってもよい。例えば、2つのMOSFETと1つのIGBTとが並列接続されていてもよい。この場合に、2つのMOSFETが基準スイッチング素子として選択されてもよければ、1つのIGBTが基準スイッチング素子として選択されてもよい。 - The number of switches connected in parallel is not limited to two, and may be three or more. For example, two MOSFETs and one IGBT may be connected in parallel. In this case, two MOSFETs may be selected as the reference switching element, or one IGBT may be selected as the reference switching element.
・基準スイッチング素子が予め選択されており、第1オフ移行期間TF1と第2オフ移行期間TF2とが予め定められている場合には、第1オフ移行期間TF1と第2オフ移行期間TF2との大小関係も予め定められている。そのため、駆動制御処理において第1オフ移行期間TF1と第2オフ移行期間TF2とを比較しなくてもよい。また、上限期間TLも予め定められている。そのため、駆動制御処理において上限期間TLを算出しなくてもよい。 When the reference switching element is selected in advance and the first OFF-transition period TF1 and the second OFF-transition period TF2 are predetermined, the first OFF-transition period TF1 and the second OFF-transition period TF2 The size relationship is also determined in advance. Therefore, it is not necessary to compare the first OFF transition period TF1 and the second OFF transition period TF2 in the drive control process. Moreover, the upper limit period TL is also predetermined. Therefore, it is not necessary to calculate the upper limit period TL in the drive control process.
・3相インバータに限らず、例えば、2相のインバータ又は4相以上のインバータであってもよい。また、スイッチが備えられる電力変換器としては、インバータに限らない。 - The inverter is not limited to a three-phase inverter, and may be, for example, a two-phase inverter or a four-phase or more inverter. Moreover, the power converter provided with the switch is not limited to the inverter.
Dr…駆動回路、SW1…第1スイッチング素子、SW2…第2スイッチング素子、TM…オン駆動期間、TK…基準期間。 Dr... drive circuit, SW1... first switching element, SW2... second switching element, TM... ON drive period, TK... reference period.
Claims (6)
複数の前記スイッチング素子のうち、少なくとも一つの前記スイッチング素子を基準スイッチング素子とし、残りの前記スイッチング素子を他のスイッチング素子とした場合に、前記基準スイッチング素子がオン駆動に切り替えられてからオフ駆動に切り替えられるまでのオン駆動期間(TM)が基準期間(TK)よりも長いか否かを判定する判定部と、
前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、次に前記基準スイッチング素子がターンオンされるまでに前記他のスイッチング素子がターンオフされるように前記基準スイッチング素子及び前記他のスイッチング素子をオフ駆動に切り替える切替部と、を備え、
前記切替部は、前記判定部により前記オン駆動期間が前記基準期間以下と判定された場合に、前記基準スイッチング素子をオフ駆動に切り替えてから、前記基準スイッチング素子がターンオフされるまでに要するオフ移行期間(TF)が経過したタイミングに、前記他のスイッチング素子をオフ駆動に切り替え、
前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、前記基準スイッチング素子をオフ駆動に切り替えてから前記オフ移行期間の経過前に、前記他のスイッチング素子をオフ駆動に切り替えるスイッチング素子の駆動回路。 In a switching element driving circuit (Dr) that drives a plurality of switching elements (SW1, SW2) connected in parallel with each other in a predetermined switching cycle (TW),
When at least one switching element among the plurality of switching elements is used as a reference switching element and the remaining switching elements are used as other switching elements, the reference switching element is switched to ON drive and then to OFF drive. a determination unit that determines whether an on-drive period (TM) until switching is longer than a reference period (TK);
When the determination unit determines that the on-driving period is longer than the reference period, the reference switching element is turned off until the reference switching element is turned on next time. A switching unit that switches the other switching element to off drive,
The switching unit is configured to switch the reference switching element to an off-drive state until the reference switching element is turned off when the determination unit determines that the on-drive period is equal to or shorter than the reference period. At the timing when the period (TF) has passed, switching the other switching element to off drive,
When the determination unit determines that the on-drive period is longer than the reference period, the other switching element is off-driven before the off-transition period elapses after switching the reference switching element to off-drive. The drive circuit for the switching element that switches to
前記複数のスイッチング素子に流れる電流量(IS)を取得する電流量取得部を備え、
前記切替部は、前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定され、且つ、前記電流量が閾値(Itg)よりも大きい場合に、前記基準スイッチング素子がターンオフされた後に前記他のスイッチング素子がターンオフされるように、前記他のスイッチング素子をオフ駆動に切り替える請求項2に記載のスイッチング素子の駆動回路。 the reference switching element has a smaller current capacity than the other switching element;
A current amount acquisition unit that acquires the amount of current (IS) flowing through the plurality of switching elements,
When the determination unit determines that the on-driving period is longer than the reference period and the amount of current is greater than a threshold value (Itg), the switching unit performs the switching operation after the reference switching element is turned off. 3. The driving circuit of the switching element according to claim 2, wherein the other switching element is turned off so that the other switching element is turned off.
複数の前記スイッチング素子のうち、少なくとも一つの前記スイッチング素子を基準スイッチング素子とし、残りの前記スイッチング素子を他のスイッチング素子とした場合に、前記基準スイッチング素子がオン駆動に切り替えられてからオフ駆動に切り替えられるまでのオン駆動期間(TM)が基準期間(TK)よりも長いか否かを判定する判定部と、
前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、次に前記基準スイッチング素子がターンオンされるまでに前記他のスイッチング素子がターンオフされるように前記基準スイッチング素子及び前記他のスイッチング素子をオフ駆動に切り替える切替部と、を備え、
前記切替部は、前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、前記オン駆動期間が、所定の上限期間(TL)よりも短くなるように、前記基準スイッチング素子をオフ駆動に切り替えるスイッチング素子の駆動回路。 In a switching element driving circuit (Dr) that drives a plurality of switching elements (SW1, SW2) connected in parallel with each other in a predetermined switching cycle (TW),
When at least one switching element among the plurality of switching elements is used as a reference switching element and the remaining switching elements are used as other switching elements, the reference switching element is switched to ON drive and then to OFF drive. a determination unit that determines whether an on-drive period (TM) until switching is longer than a reference period (TK);
When the determination unit determines that the on-driving period is longer than the reference period, the reference switching element is turned off until the reference switching element is turned on next time. A switching unit that switches the other switching element to off drive,
The switching unit adjusts the reference switching period so that the on-drive period becomes shorter than a predetermined upper limit period (TL) when the determination unit determines that the on-drive period is longer than the reference period. A drive circuit for a switching element that switches the element to off-drive.
前記上限期間は、前記スイッチング周期から、前記基準スイッチング素子における前記オフ移行期間と前記他のスイッチング素子における前記オフ移行期間とを減算した期間である請求項5に記載のスイッチング素子の駆動回路。 The switching unit switches the other switching element to off drive at a timing when an off transition period (TF) required from switching the reference switching element to off drive to turning off of the reference switching element elapses. ,
6. The switching element drive circuit according to claim 5 , wherein the upper limit period is a period obtained by subtracting the off-transition period of the reference switching element and the off-transition period of the other switching element from the switching period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018227255A JP7243156B2 (en) | 2018-12-04 | 2018-12-04 | Drive circuit for switching element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018227255A JP7243156B2 (en) | 2018-12-04 | 2018-12-04 | Drive circuit for switching element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020092305A JP2020092305A (en) | 2020-06-11 |
| JP7243156B2 true JP7243156B2 (en) | 2023-03-22 |
Family
ID=71013146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018227255A Active JP7243156B2 (en) | 2018-12-04 | 2018-12-04 | Drive circuit for switching element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7243156B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2026042706A1 (en) * | 2024-08-22 | 2026-02-26 | ローム株式会社 | Control signal generation circuit, electric power conversion device, and vehicle |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016134882A (en) | 2015-01-22 | 2016-07-25 | 株式会社デンソー | Load drive control device and load drive control method |
| JP2018029259A (en) | 2016-08-17 | 2018-02-22 | 株式会社デンソー | Transistor drive circuit |
| JP2018029434A (en) | 2016-08-17 | 2018-02-22 | 株式会社デンソー | Transistor drive circuit |
-
2018
- 2018-12-04 JP JP2018227255A patent/JP7243156B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016134882A (en) | 2015-01-22 | 2016-07-25 | 株式会社デンソー | Load drive control device and load drive control method |
| JP2018029259A (en) | 2016-08-17 | 2018-02-22 | 株式会社デンソー | Transistor drive circuit |
| JP2018029434A (en) | 2016-08-17 | 2018-02-22 | 株式会社デンソー | Transistor drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020092305A (en) | 2020-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109698684B (en) | Driving circuit for switch | |
| JP5920316B2 (en) | Driving device for switching element | |
| JP6623958B2 (en) | Drive circuit of the switch to be driven | |
| CN107395000B (en) | Semiconductor device | |
| CA2770381C (en) | Dead-time generating circuit and motor control apparatus | |
| CN109690931B (en) | Power conversion device, control device for power conversion device, and control method for power conversion device | |
| US20220109438A1 (en) | Drive circuit for switch | |
| JP2010119184A (en) | Semiconductor driving device | |
| JP6954013B2 (en) | Judgment device | |
| JPH10108477A (en) | Inverter circuit | |
| JP7243156B2 (en) | Drive circuit for switching element | |
| JP7052757B2 (en) | Switch drive | |
| JP7283334B2 (en) | switch drive circuit | |
| JP7087913B2 (en) | Switch drive circuit | |
| JP6439522B2 (en) | Switching element drive circuit | |
| JP7103139B2 (en) | Switch drive circuit | |
| JP7099199B2 (en) | Drive circuit of the switch to be driven | |
| JP2021061686A (en) | Overcurrent detector of switching element | |
| JP7028039B2 (en) | Switch drive circuit | |
| JP7140015B2 (en) | switch drive circuit | |
| CN110649796A (en) | Drive circuit of switch circuit | |
| JP7062945B2 (en) | Detection circuit | |
| CN112152453A (en) | Detection circuit, switching type voltage stabilizer with detection circuit and control method of switching type voltage stabilizer | |
| JP5605242B2 (en) | Electronic equipment | |
| JP2006014549A (en) | Bidirectional switch drive power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230110 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230110 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230117 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230220 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7243156 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |