Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7269298B2 - MOM DEVICE, MOM DEVICE MANUFACTURING METHOD, AND INTEGRATED CIRCUIT - Google Patents
[go: Go Back, main page]

JP7269298B2 - MOM DEVICE, MOM DEVICE MANUFACTURING METHOD, AND INTEGRATED CIRCUIT - Google Patents

MOM DEVICE, MOM DEVICE MANUFACTURING METHOD, AND INTEGRATED CIRCUIT Download PDF

Info

Publication number
JP7269298B2
JP7269298B2 JP2021154994A JP2021154994A JP7269298B2 JP 7269298 B2 JP7269298 B2 JP 7269298B2 JP 2021154994 A JP2021154994 A JP 2021154994A JP 2021154994 A JP2021154994 A JP 2021154994A JP 7269298 B2 JP7269298 B2 JP 7269298B2
Authority
JP
Japan
Prior art keywords
electrode
dummy
electrodes
finger electrodes
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021154994A
Other languages
Japanese (ja)
Other versions
JP2023046428A (en
Inventor
裕弘 熊谷
Original Assignee
合肥晶合集成電路股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合肥晶合集成電路股▲ふん▼有限公司 filed Critical 合肥晶合集成電路股▲ふん▼有限公司
Priority to JP2021154994A priority Critical patent/JP7269298B2/en
Publication of JP2023046428A publication Critical patent/JP2023046428A/en
Application granted granted Critical
Publication of JP7269298B2 publication Critical patent/JP7269298B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、MOMデバイス及びMOMデバイスの製造方法並びに集積回路に関する。 The present invention relates to MOM devices, methods of manufacturing MOM devices, and integrated circuits.

半導体デバイス等において配線間のカップリング容量を利用したMOM(Metal Oxide Metal)デバイスが用いられている。半導体デバイスの微細化に伴って、MOMデバイスとそれに近接する信号ライン等の配線との間の寄生容量によるノイズの影響を低減することが必要とされている。 2. Description of the Related Art MOM (Metal Oxide Metal) devices utilizing coupling capacitance between wirings are used in semiconductor devices and the like. With the miniaturization of semiconductor devices, it is necessary to reduce the influence of noise caused by parasitic capacitance between the MOM device and adjacent wiring such as signal lines.

例えば、M6層に設けられたMOM容量と、M6層に配線された信号ラインとMOM容量との間にシールド部を設け、M6層に隣接するM7層にMOM容量を覆うようにシールド部を設けた構成が開示されている(特許文献1)。これにより、MOM容量と信号ラインとの間に発生するカップリング容量を抑制することができるとされている。同様に、複数の電極を組み合わせた静電容量素子を含む静電容量アレイが開示されている(特許文献2~6)。 For example, a shield part is provided between the MOM capacitor provided in the M6 layer, a signal line wired in the M6 layer, and the MOM capacitor, and a shield part is provided in the M7 layer adjacent to the M6 layer so as to cover the MOM capacitor. (Patent Document 1). It is said that this can suppress the coupling capacitance generated between the MOM capacitance and the signal line. Similarly, capacitance arrays including capacitance elements in which a plurality of electrodes are combined have been disclosed (Patent Documents 2 to 6).

特開2015-002247号公報JP 2015-002247 A 中国特許公開第103180938号公報Chinese Patent Publication No. 103180938 中国特許公開第106575648号公報Chinese Patent Publication No. 106575648 中国特許公開第107633128号公報Chinese Patent Publication No. 107633128 中国特許公開第108172565号公報Chinese Patent Publication No. 108172565 中国特許公開第110832695号公報Chinese Patent Publication No. 110832695

ところで、他の半導体デバイスと併用されるMOMデバイスにおいて当該半導体デバイスに含まれる信号配線等に重畳するノイズを低減するために信号配線等とMOMデバイスとの間をダミー電極(シールド電極)によって遮蔽することが好ましい。一方、MOMデバイスをダミー電極によって遮蔽した場合、MOMデバイスとダミー電極との間の寄生容量を容易に把握できる構造とすることも望ましい。 In the MOM device used together with other semiconductor devices, a dummy electrode (shield electrode) shields between the signal wiring and the MOM device in order to reduce noise superimposed on the signal wiring and the like included in the semiconductor device. is preferred. On the other hand, when the MOM device is shielded by a dummy electrode, it is also desirable to have a structure in which the parasitic capacitance between the MOM device and the dummy electrode can be easily grasped.

また、金属電極を形成する場合、基板に金属電極を埋め込み形成し、化学機械研磨(CMP)で表面を研磨する処理が行われる。このとき、金属電極の表面が過剰に研磨されて凹状となるディッシング(Dishing)が生ずるおそれがある。そこで、ディッシングを防ぐ必要がある。 When forming a metal electrode, the metal electrode is buried in the substrate, and the surface is polished by chemical mechanical polishing (CMP). At this time, dishing may occur in which the surface of the metal electrode is excessively polished to form a concave shape. Therefore, it is necessary to prevent dishing.

本発明の1つの態様は、基板上に第1電極及び第2電極と絶縁層とを積層したMOMデバイスであって、前記第1電極及び前記第2電極は線状のフィンガー電極を所定のピッチで並べて配置した構成を含み、前記第1電極の前記フィンガー電極と前記第2電極の前記フィンガー電極とが並べて配置されており、さらに、絶縁層を介して前記第1電極及び前記第2電極に積層され、前記第1電極及び前記第2電極の前記フィンガー電極を組み合わせたピッチの定数倍のピッチと等しいパターンで配置されたダミー電極を備えることを特徴とするMOMデバイスである。 One aspect of the present invention is a MOM device in which a first electrode, a second electrode, and an insulating layer are laminated on a substrate, wherein the first electrode and the second electrode are linear finger electrodes arranged at a predetermined pitch. The finger electrodes of the first electrode and the finger electrodes of the second electrode are arranged side by side, and the first electrode and the second electrode are arranged with an insulating layer interposed therebetween. A MOM device comprising dummy electrodes stacked and arranged in a pattern equal to a pitch that is a constant multiple of the combined pitch of the finger electrodes of the first and second electrodes.

ここで、前記ダミー電極は、前記第1電極及び前記第2電極の前記フィンガー電極を組み合わせたピッチと同じピッチ、2倍のピッチ又は4倍のピッチと等しく配置されていることが好適である。 Here, it is preferable that the dummy electrodes are arranged at the same pitch, twice the pitch, or four times the pitch of the combined pitch of the finger electrodes of the first electrode and the second electrode.

また、前記ダミー電極は、前記第1電極及び前記第2電極の幅と等しい幅を有することが好適である。また、前記ダミー電極は、前記第1電極の幅、前記第2電極の幅及び前記第1電極と前記第2電極との間隙幅の和と等しい幅を有することが好適である。 Moreover, it is preferable that the dummy electrode has a width equal to the widths of the first electrode and the second electrode. The dummy electrode preferably has a width equal to the sum of the width of the first electrode, the width of the second electrode, and the width of the gap between the first electrode and the second electrode.

また、前記ダミー電極は、前記第1電極及び前記第2電極の幅よりも大きく、前記第1電極の幅と前記第2電極の幅と前記第1電極と前記第2電極との間隔の幅の合計よりも小さい幅を有することが好適である。 Further, the dummy electrode is larger than the width of the first electrode and the second electrode, and the width of the first electrode, the width of the second electrode, and the width of the gap between the first electrode and the second electrode. It is preferred to have a width less than the sum of

また、前記ダミー電極は、前記第1電極及び前記第2電極の前記フィンガー電極に対して交差する方向に沿って配置された線状のフィンガー電極を有することが好適である。 Further, it is preferable that the dummy electrode has linear finger electrodes arranged along a direction crossing the finger electrodes of the first electrode and the second electrode.

また、前記ダミー電極は、前記第1電極及び前記第2電極のフィンガー電極に平行な方向に配置されたストリップフィンガー電極を有し、前記ストリップフィンガー電極は前記第1電極及び前記第2電極のフィンガー電極と位置合わせされていることが好適である。 Also, the dummy electrodes have strip finger electrodes arranged in a direction parallel to the finger electrodes of the first electrode and the second electrode, and the strip finger electrodes are the fingers of the first electrode and the second electrode. It is preferably aligned with the electrodes.

また、前記ダミー電極は、前記第1電極及び前記第2電極のフィンガー電極に平行な方向に配置されたストリップフィンガー電極を有し、前記ストリップフィンガー電極は、前記第1電極及び前記第2電極のフィンガー電極の間隔に位置合わせされていることが好適である。 In addition, the dummy electrodes have strip finger electrodes arranged in a direction parallel to the finger electrodes of the first electrode and the second electrode, and the strip finger electrodes are aligned with the finger electrodes of the first electrode and the second electrode. It is preferably aligned with the spacing of the finger electrodes.

また、前記ダミー電極は、前記基板上に絶縁層を介して積層され、又は、前記第1電極及び前記第2電極に対して絶縁層を介して積層されていることが好適である。 Moreover, it is preferable that the dummy electrode is stacked on the substrate with an insulating layer interposed therebetween, or stacked on the first electrode and the second electrode with an insulating layer interposed therebetween.

本発明の別の態様は、上記のいずれかのMOMデバイスを含むことを特徴とする集積回路である。 Another aspect of the present invention is an integrated circuit comprising any of the MOM devices described above.

本発明によれば、ダミー電極のディッシングを抑制しつつ、十分なノイズ遮蔽効果を持たせたMOMデバイスを提供することができる。 According to the present invention, it is possible to provide a MOM device having a sufficient noise shielding effect while suppressing dishing of dummy electrodes.

第1の実施の形態におけるMOMデバイスの基本構成を示す縦断面図である。1 is a longitudinal sectional view showing the basic configuration of a MOM device according to a first embodiment; FIG. 第1の実施の形態におけるMOMデバイスの基本構成を示す横断面図である。1 is a cross-sectional view showing the basic configuration of a MOM device according to a first embodiment; FIG. 第1の実施の形態におけるMOMデバイスの基本構成を示す横断面図である。1 is a cross-sectional view showing the basic configuration of a MOM device according to a first embodiment; FIG. 第1の実施の形態におけるMOMデバイスの基本構成を示す縦断面図である。1 is a longitudinal sectional view showing the basic configuration of a MOM device according to a first embodiment; FIG. 本発明の実施の形態におけるMOMデバイスの製造方法を示す断面図である。It is a sectional view showing the manufacturing method of the MOM device in the embodiment of the present invention. 本発明の実施の形態におけるMOMデバイスの製造方法を示す断面図である。It is a sectional view showing the manufacturing method of the MOM device in the embodiment of the present invention. 第2の実施の形態におけるMOMデバイスの基本構成を示す縦断面図である。FIG. 10 is a vertical cross-sectional view showing the basic configuration of the MOM device in the second embodiment; 第3の実施の形態におけるMOMデバイスの基本構成を示す縦断面図である。FIG. 10 is a vertical cross-sectional view showing the basic configuration of a MOM device according to a third embodiment; 第4の実施の形態におけるMOMデバイスの基本構成を示す横断面図である。FIG. 11 is a cross-sectional view showing the basic configuration of a MOM device in a fourth embodiment; 第4の実施の形態におけるMOMデバイスの基本構成を示す縦断面図である。FIG. 11 is a vertical cross-sectional view showing the basic configuration of a MOM device according to a fourth embodiment; 本発明の他の実施の形態におけるMOMデバイスの縦断面図である。FIG. 4 is a vertical cross-sectional view of a MOM device according to another embodiment of the invention; 本発明の他の実施の形態におけるMOMデバイスの縦断面図である。FIG. 4 is a vertical cross-sectional view of a MOM device according to another embodiment of the invention; 本発明の他の実施の形態におけるMOMデバイスの縦断面図である。FIG. 4 is a vertical cross-sectional view of a MOM device according to another embodiment of the invention; 本発明の他の実施の形態におけるMOMデバイスの縦断面図である。FIG. 4 is a vertical cross-sectional view of a MOM device according to another embodiment of the invention;

[第1の実施の形態]
本発明の実施の形態におけるMOMデバイス100は、図1の縦断面図、図2の横断面図及び図3の横断面図に示すように、基板10、第1ダミー電極(第1シールド電極)12、第1絶縁層14、第1電極16、第2電極18、第2絶縁層20、第2ダミー電極(第2シールド電極)22及び第3絶縁層24を含んで構成される。
[First embodiment]
The MOM device 100 according to the embodiment of the present invention includes a substrate 10, a first dummy electrode (first shield electrode), as shown in the longitudinal sectional view of FIG. 1, the lateral sectional view of FIG. 2, and the lateral sectional view of FIG. 12 , comprising a first insulating layer 14 , a first electrode 16 , a second electrode 18 , a second insulating layer 20 , a second dummy electrode (second shield electrode) 22 and a third insulating layer 24 .

図2は、図1の縦断面図においてラインAに沿った断面を示す。また、図3は、図1の縦断面図においてラインBに沿った断面を示す。なお、本願の図面における各部の寸法は、発明を明確に説明するために実際の寸法とは異なる比率で記載している場合がある。 FIG. 2 shows a section along line A in the longitudinal section of FIG. 3 shows a cross section along line B in the vertical cross section of FIG. It should be noted that the dimensions of each part in the drawings of the present application may be described in proportions different from the actual dimensions in order to clearly explain the invention.

基板10は、MOMデバイス100が表面領域に形成される基板である。基板10は、例えばシリコン基板することができる。基板10は、基板10は、シリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板、シリコンオンインシュレータ(SOI)基板等の任意の適切な材料とすることができる。基板10の表面上に、第1ダミー電極12、第1絶縁層14、第1電極16、第2電極18、第2絶縁層20、第2ダミー電極22及び第3絶縁層24が形成されてMOMデバイス100が構成される。 Substrate 10 is the substrate on which the MOM device 100 is formed. Substrate 10 may be, for example, a silicon substrate. Substrate 10 can be any suitable material, such as a silicon substrate, a germanium substrate, a silicon germanium substrate, a silicon-on-insulator (SOI) substrate, or the like. A first dummy electrode 12, a first insulating layer 14, a first electrode 16, a second electrode 18, a second insulating layer 20, a second dummy electrode 22 and a third insulating layer 24 are formed on the surface of the substrate 10. A MOM device 100 is configured.

第1ダミー電極12は、MOMデバイス100を電磁気的に遮蔽するためのシールド電極である。第1ダミー電極12は、導電性の材料、例えば金属や合金によって構成することができる。具体的には、第1ダミー電極12は、例えば銅(Cu)によって構成される。第1ダミー電極12の厚さは、0.1μm以上0.5μm以下とすることが好適である。 The first dummy electrode 12 is a shield electrode for electromagnetically shielding the MOM device 100 . The first dummy electrode 12 can be made of a conductive material such as metal or alloy. Specifically, the first dummy electrode 12 is made of copper (Cu), for example. The thickness of the first dummy electrode 12 is preferably 0.1 μm or more and 0.5 μm or less.

第1ダミー電極12は、図2に示すように、フィンガー電極12a及びバスバー電極12bを含む櫛形構造とすることができる。フィンガー電極12aは、MOMデバイス100の表面側からみて電極幅W1を有する線状の矩形型の電極である。複数のフィンガー電極12aがそれぞれ間隔を空けてピッチ(周期)P1で並べて配置される。バスバー電極12bは、複数のフィンガー電極12aを互いに接続する。バスバー電極12bは、例えば、複数のフィンガー電極12aの端部を接続する。 As shown in FIG. 2, the first dummy electrodes 12 may have a comb structure including finger electrodes 12a and busbar electrodes 12b. The finger electrodes 12 a are linear rectangular electrodes having an electrode width W<b>1 when viewed from the surface side of the MOM device 100 . A plurality of finger electrodes 12a are arranged side by side at a pitch (cycle) P1 with an interval therebetween. The busbar electrodes 12b connect the finger electrodes 12a to each other. The busbar electrode 12b connects, for example, ends of the plurality of finger electrodes 12a.

すなわち、第1ダミー電極12は、電極幅W1であり、ピッチ(周期)P1で配置される。電極幅W1は、第1ダミー電極12を形成する際に使用される化学機械研磨(CMP:Chemical Mechanical Polishing)においてディッシング(Dishing)が生じないように設定されたデザインルールに沿った範囲に設定される。第1ダミー電極12を銅(Cu)とした場合、デザインルールに従って12μm以下とすることが好適である。 That is, the first dummy electrodes 12 have an electrode width W1 and are arranged at a pitch (period) P1. The electrode width W1 is set to a range that conforms to a design rule that is set so that dishing does not occur in chemical mechanical polishing (CMP) used to form the first dummy electrode 12. be. When the first dummy electrode 12 is made of copper (Cu), it is preferable to set the thickness to 12 μm or less according to the design rule.

本実施の形態では、電極幅W1は、後述する第1電極16の電極幅W2及び第2電極18の電極幅W3と等しくすることが好適である。また、ピッチP1は、後述する第1電極16及び第2電極18を組み合わせたときのピッチP4の定数倍に等しくすることが好適である。本実施の形態のMOMデバイス100では、ピッチP1は、ピッチP4と等しくしている。なお、本明細書において「等しく」とは±20%の差を含んでもよい。ピッチP1は、ピッチP4と2倍や4倍と等しくしてもよい。 In this embodiment, the electrode width W1 is preferably equal to the electrode width W2 of the first electrode 16 and the electrode width W3 of the second electrode 18, which will be described later. Also, the pitch P1 is preferably equal to a constant multiple of the pitch P4 when the first electrode 16 and the second electrode 18, which will be described later, are combined. In the MOM device 100 of this embodiment, pitch P1 is equal to pitch P4. In this specification, "equal" may include a difference of ±20%. The pitch P1 may be equal to two or four times the pitch P4.

なお、図4の縦断面図に示すように、電極幅W1は、第1電極16及び第2電極18の電極幅W2,W3より大きくしてもよい。すなわち、電極幅W1は、デザインルールに則ってディッシング(Dishing)が生じない最大幅以下であり、範囲隣り合うフィンガー電極12aの間の間隙がデザインルールに則った最小幅以上となるように設定すればよい。 In addition, as shown in the longitudinal sectional view of FIG. 4, the electrode width W1 may be larger than the electrode widths W2 and W3 of the first electrode 16 and the second electrode . In other words, the electrode width W1 should be set to be equal to or less than the maximum width that does not cause dishing according to the design rule, and should be set so that the gap between the finger electrodes 12a adjacent to each other is equal to or greater than the minimum width according to the design rule. Just do it.

第1絶縁層14は、第1ダミー電極12が埋め込まれる絶縁層である。第1絶縁層14は、絶縁性の材料、例えばシリコン酸化膜(SiO)によって構成することができる。なお、第1絶縁層14は、シリコン窒化膜(SiN)等の他の絶縁層としてもよい。第1絶縁層14は、基板10の表面に形成される。第1絶縁層14の厚さは、第1ダミー電極12が埋め込まれた部分を含めて0.2μm以上1.0μm以下とすることが好適である。 The first insulating layer 14 is an insulating layer in which the first dummy electrodes 12 are embedded. The first insulating layer 14 can be made of an insulating material such as a silicon oxide film ( SiOx ). Note that the first insulating layer 14 may be another insulating layer such as a silicon nitride film (SiN). A first insulating layer 14 is formed on the surface of the substrate 10 . The thickness of the first insulating layer 14 is preferably 0.2 μm or more and 1.0 μm or less including the portion where the first dummy electrodes 12 are embedded.

第1電極16及び第2電極18は、MOMデバイス100の容量素子を構成する電極である。第1電極16及び第2電極18は、導電性の材料、例えば金属や合金によって構成することができる。具体的には、第1電極16及び第2電極18は、例えば銅(Cu)によって構成される。第1電極16及び第2電極18の厚さは、それぞれ0.1μm以上0.5μm以下とすることが好適である。 The first electrode 16 and the second electrode 18 are electrodes that constitute the capacitive element of the MOM device 100 . The first electrode 16 and the second electrode 18 can be made of a conductive material such as a metal or an alloy. Specifically, the first electrode 16 and the second electrode 18 are made of copper (Cu), for example. The thicknesses of the first electrode 16 and the second electrode 18 are preferably 0.1 μm or more and 0.5 μm or less.

第1電極16は、図3に示すように、フィンガー電極16a及びバスバー電極16bを含む櫛形構造とすることができる。フィンガー電極16aは、MOMデバイス100の表面側からみて電極幅W2を有する線状の矩形型の電極である。複数のフィンガー電極16aがそれぞれ間隔を空けてピッチ(周期)P2で並べて配置される。バスバー電極16bは、複数のフィンガー電極16aを互いに接続する。バスバー電極16bは、例えば、複数のフィンガー電極16aの端部を接続する。 The first electrode 16 can have a comb-shaped structure including finger electrodes 16a and busbar electrodes 16b, as shown in FIG. The finger electrodes 16 a are linear rectangular electrodes having an electrode width W<b>2 when viewed from the surface side of the MOM device 100 . A plurality of finger electrodes 16a are arranged side by side at a pitch (period) P2 with an interval therebetween. The busbar electrodes 16b connect the finger electrodes 16a to each other. The busbar electrode 16b connects, for example, ends of the finger electrodes 16a.

第2電極18は、図3に示すように、フィンガー電極18a及びバスバー電極18bを含む櫛形構造とすることができる。フィンガー電極18aは、MOMデバイス100の表面側からみて電極幅W3を有する線状の矩形型の電極である。複数のフィンガー電極18aがそれぞれ間隔を空けてピッチ(周期)P3で並べて配置される。バスバー電極18bは、複数のフィンガー電極18aを互いに接続する。バスバー電極18bは、例えば、複数のフィンガー電極18aの端部を接続する。 The second electrode 18 may have a comb structure including finger electrodes 18a and busbar electrodes 18b, as shown in FIG. The finger electrodes 18 a are linear rectangular electrodes having an electrode width W<b>3 when viewed from the surface side of the MOM device 100 . A plurality of finger electrodes 18a are arranged side by side at a pitch (period) P3 with an interval therebetween. The busbar electrodes 18b connect the finger electrodes 18a to each other. The busbar electrode 18b connects, for example, end portions of the plurality of finger electrodes 18a.

フィンガー電極16aの電極幅W2及びピッチP2並びにフィンガー電極18aの電極幅W3及びピッチP3は、MOMデバイス100のデザインルールに則った値に設定することが好適である。第1電極16及び第2電極18を銅(Cu)で構成した場合、電極幅W2及び電極幅W3は5nm以上0.5μm以下とすることが好適である。また、ピッチP2及びピッチP3は、20nm以上2.0μm以下とすることが好適である。 The electrode width W2 and pitch P2 of the finger electrodes 16a and the electrode width W3 and pitch P3 of the finger electrodes 18a are preferably set to values in accordance with the design rule of the MOM device 100. FIG. When the first electrode 16 and the second electrode 18 are made of copper (Cu), the electrode width W2 and the electrode width W3 are preferably 5 nm or more and 0.5 μm or less. Moreover, it is preferable that the pitch P2 and the pitch P3 are set to 20 nm or more and 2.0 μm or less.

第1電極16及び第2電極18は、図3に示すように、櫛形構造を構成するフィンガー電極16aとフィンガー電極18aとが交互に位置するように配置される。このとき、第1電極16のフィンガー電極16aと第2電極18のフィンガー電極18aを組み合わせた配置のピッチ(周期)P4は、MOMデバイス100のデザインルールに則った値に設定することが好適である。第1電極16及び第2電極18を銅(Cu)で構成した場合、ピッチP4は10nm以上1.0μm以下とすることが好適である。 As shown in FIG. 3, the first electrodes 16 and the second electrodes 18 are arranged such that finger electrodes 16a and finger electrodes 18a forming a comb structure are alternately positioned. At this time, the pitch (period) P4 of the combination of the finger electrodes 16a of the first electrode 16 and the finger electrodes 18a of the second electrode 18 is preferably set to a value that conforms to the design rule of the MOM device 100. . When the first electrode 16 and the second electrode 18 are made of copper (Cu), the pitch P4 is preferably 10 nm or more and 1.0 μm or less.

第2絶縁層20は、第1電極16及び第2電極18が埋め込まれる絶縁層である。第2絶縁層20は、絶縁性の材料、例えばシリコン酸化膜(SiO)によって構成することができる。なお、第2絶縁層20は、シリコン窒化膜(SiN)等の他の絶縁層としてもよい。第2絶縁層20は、第1ダミー電極12及び第1絶縁層14の表面上に形成される。第2絶縁層20の厚さは、第1電極16及び第2電極18が埋め込まれた部分を含めて0.2μm以上1.0μm以下とすることが好適である。 The second insulating layer 20 is an insulating layer in which the first electrode 16 and the second electrode 18 are embedded. The second insulating layer 20 can be made of an insulating material such as a silicon oxide film ( SiOx ). Note that the second insulating layer 20 may be another insulating layer such as a silicon nitride film (SiN). A second insulating layer 20 is formed on the surfaces of the first dummy electrode 12 and the first insulating layer 14 . The thickness of the second insulating layer 20 is preferably 0.2 μm or more and 1.0 μm or less including the portion where the first electrode 16 and the second electrode 18 are embedded.

第1電極16及び第2電極18並びに第2絶縁層20を繰り返し積層してもよい。本実施の形態におけるMOMデバイス100では、第1電極16及び第2電極18並びに第2絶縁層20を厚さ方向(Z方向)に3回繰り返して積層した例を示している。 The first electrode 16, the second electrode 18 and the second insulating layer 20 may be laminated repeatedly. The MOM device 100 according to the present embodiment shows an example in which the first electrode 16, the second electrode 18, and the second insulating layer 20 are stacked three times repeatedly in the thickness direction (Z direction).

第2ダミー電極22は、MOMデバイス100を電磁気的に遮蔽するためのシールド電極である。第2ダミー電極22は、導電性の材料、例えば金属や合金によって構成することができる。具体的には、第2ダミー電極22は、例えば銅(Cu)によって構成される。第2ダミー電極22の厚さは、0.1μm以上0.5μm以下とすることが好適である。 The second dummy electrode 22 is a shield electrode for electromagnetically shielding the MOM device 100 . The second dummy electrode 22 can be made of a conductive material such as metal or alloy. Specifically, the second dummy electrode 22 is made of copper (Cu), for example. The thickness of the second dummy electrode 22 is preferably 0.1 μm or more and 0.5 μm or less.

第2ダミー電極22は、第1ダミー電極12と同様にフィンガー電極及びバスバー電極を含む櫛形構造とすることができる。第2ダミー電極22のフィンガー電極の電極幅及びピッチは、フィンガー電極12aの電極幅W1及びピッチP1と等しくすることが好適である。また、ピッチP1は、ピッチP4の2倍や4倍と等しくしてもよい。 The second dummy electrode 22 can have a comb structure including finger electrodes and busbar electrodes, like the first dummy electrode 12 . The electrode width and pitch of the finger electrodes of the second dummy electrodes 22 are preferably equal to the electrode width W1 and pitch P1 of the finger electrodes 12a. Also, the pitch P1 may be equal to twice or four times the pitch P4.

第3絶縁層24は、第2ダミー電極22が埋め込まれる絶縁層である。第3絶縁層24は、絶縁性の材料、例えばシリコン酸化物(SiO)によって構成することができる。なお、第3絶縁層24は、シリコン窒化膜(SiN)等の他の絶縁層としてもよい。第3絶縁層24は、第1電極16及び第2電極18並びに第2絶縁層20の表面上に形成される。第3絶縁層24の厚さは、第2ダミー電極22が埋め込まれた部分を含めて0.2μm以上1.0μm以下とすることが好適である。 The third insulating layer 24 is an insulating layer in which the second dummy electrodes 22 are embedded. The third insulating layer 24 can be made of an insulating material such as silicon oxide ( SiOx ). Note that the third insulating layer 24 may be another insulating layer such as a silicon nitride film (SiN). A third insulating layer 24 is formed on the surfaces of the first and second electrodes 16 and 18 and the second insulating layer 20 . The thickness of the third insulating layer 24 is preferably 0.2 μm or more and 1.0 μm or less including the portion where the second dummy electrodes 22 are embedded.

MOMデバイス100によれば、半導体デバイスに含まれる信号配線等とMOMデバイスとの間を第1ダミー電極12及び第2ダミー電極22によって遮蔽することができる。さらに、MOMデバイス100では、第1ダミー電極12及び第2ダミー電極22の電極幅W1及びピッチP1が第1電極16及び第2電極18の電極幅W2,W3及びピッチP4に対応する値に設定されているので、第1ダミー電極12及び第2ダミー電極22と第1電極16及び第2電極18との間の寄生容量を容易に把握することができる。 According to the MOM device 100 , the first dummy electrode 12 and the second dummy electrode 22 can shield the signal wiring and the like included in the semiconductor device from the MOM device. Furthermore, in the MOM device 100, the electrode width W1 and the pitch P1 of the first dummy electrode 12 and the second dummy electrode 22 are set to values corresponding to the electrode widths W2 and W3 and the pitch P4 of the first electrode 16 and the second electrode 18. Therefore, the parasitic capacitance between the first dummy electrode 12 and the second dummy electrode 22 and the first electrode 16 and the second electrode 18 can be easily grasped.

また、第1ダミー電極12及び第2ダミー電極22を形成する際、化学機械研磨(CMP)におけるディッシング(Dishing)の発生を抑制することができる。 In addition, when forming the first dummy electrode 12 and the second dummy electrode 22, it is possible to suppress the occurrence of dishing in chemical mechanical polishing (CMP).

[製造方法]
以下、図5及び図6を参照して、MOMデバイス100の製造方法について説明する。図5では、基板10の表面上に第1ダミー電極12及び第1絶縁層14を形成する処理を説明する。図6では、第1ダミー電極12及び第1絶縁層14の表面上に第1電極16、第2電極18及び第2絶縁層20を形成する処理を説明する。
[Production method]
A method for manufacturing the MOM device 100 will be described below with reference to FIGS. In FIG. 5, the process of forming the first dummy electrode 12 and the first insulating layer 14 on the surface of the substrate 10 will be described. Referring to FIG. 6, the process of forming the first electrode 16, the second electrode 18 and the second insulating layer 20 on the surfaces of the first dummy electrode 12 and the first insulating layer 14 will be described.

ステップS10では、基板10の表面上に絶縁層30を形成する処理が行われる。第1絶縁層14をシリコン酸化物(SiO)又はシリコン窒化膜(SiN)とする場合、絶縁層30としてシリコン酸化物(SiO)又はシリコン窒化膜(SiN)を化学気相成長法(CVD法)等で形成することができる。絶縁層30は、0.2μm以上1.0μm以下の厚さで形成することが好適である。 In step S10, a process of forming an insulating layer 30 on the surface of the substrate 10 is performed. When silicon oxide ( SiOx ) or silicon nitride (SiN) is used as the first insulating layer 14, silicon oxide ( SiOx ) or silicon nitride (SiN) is deposited as the insulating layer 30 by chemical vapor deposition (CVD). method), etc. The insulating layer 30 is preferably formed with a thickness of 0.2 μm or more and 1.0 μm or less.

ステップS12では、絶縁層30に溝T1を形成する処理が行われる。絶縁層30の表面上にレジストRを塗布した後、フォトレリソグラフィ技術を適用して第1ダミー電極12に対応した形状にレジストRをパターニングして除去する。その後、レジストRをマスクとして絶縁層30をエッチングして溝T1を形成する。第1ダミー電極12のフィンガー電極12aに該当する部分の溝T1の幅は、第1ダミー電極12の電極幅W1と同じにする。また、第1ダミー電極12のフィンガー電極12aに該当する部分の溝T1の配置のピッチ(周期)は、第1ダミー電極12のピッチP1と同じにする。さらに、溝T1の深さは、第1ダミー電極12の厚さに対応した深さとすることが好適であり、例えば0.1μm以上0.5μm以下とすることが好適である。溝T1を形成後、レジストRを除去する。溝T1を形成した絶縁層30がMOMデバイス100における第1絶縁層14となる。 In step S12, a process for forming trenches T1 in the insulating layer 30 is performed. After applying a resist R on the surface of the insulating layer 30 , the resist R is patterned into a shape corresponding to the first dummy electrode 12 by applying a photolithography technique and removed. Thereafter, using the resist R as a mask, the insulating layer 30 is etched to form the trench T1. The width of the groove T1 in the portion corresponding to the finger electrode 12a of the first dummy electrode 12 is made the same as the electrode width W1 of the first dummy electrode 12. As shown in FIG. The pitch (period) of arrangement of the grooves T1 in the portions corresponding to the finger electrodes 12a of the first dummy electrodes 12 is set to be the same as the pitch P1 of the first dummy electrodes 12. As shown in FIG. Furthermore, the depth of the trench T1 is preferably set to a depth corresponding to the thickness of the first dummy electrode 12, and is preferably set to 0.1 μm or more and 0.5 μm or less, for example. After forming the trench T1, the resist R is removed. The insulating layer 30 in which the trench T1 is formed becomes the first insulating layer 14 in the MOM device 100. As shown in FIG.

電極幅W1=電極幅W2=電極幅W3及びピッチP1=ピッチP4の場合、第1ダミー電極12のパターンは、第1電極16及び第2電極18の組み合わせのパターンと同一であるため、第1電極16及び第2電極18の組み合わせのためのレジストR並びに第1ダミー電極12のためのレジストRを同じマスクを使用して形成することができる。したがって、マスクのコストを低減することができる。 When electrode width W1=electrode width W2=electrode width W3 and pitch P1=pitch P4, the pattern of the first dummy electrode 12 is the same as the pattern of the combination of the first electrode 16 and the second electrode 18. The resist R for the combination of the electrode 16 and the second electrode 18 and the resist R for the first dummy electrode 12 can be formed using the same mask. Therefore, the mask cost can be reduced.

ステップS14では、第1絶縁層14の溝T1に第1ダミー電極12となる導電層32を埋め込み形成する処理が行われる。第1ダミー電極12を金属、例えば銅(Cu)とした場合、メッキ処理法によって第1ダミー電極12となる導電層32を溝T1に埋め込み形成することができる。 In step S14, a process of embedding the conductive layer 32 to be the first dummy electrode 12 in the trench T1 of the first insulating layer 14 is performed. When the first dummy electrode 12 is made of a metal such as copper (Cu), the conductive layer 32 that becomes the first dummy electrode 12 can be buried in the groove T1 by plating.

ステップS16では、導電層32のうち余分な部分を除去して第1ダミー電極12を形成する処理が行われる。化学機械研磨(CMP)を適用して導電層32のうち余分な部分を研削することによって、溝T1に埋め込まれた櫛形構造を有する第1ダミー電極12が形成される。 In step S16, a process of removing excess portions of the conductive layer 32 to form the first dummy electrodes 12 is performed. By applying chemical mechanical polishing (CMP) to grind off excess portions of the conductive layer 32, the first dummy electrodes 12 having a comb-shaped structure embedded in the trenches T1 are formed.

このとき、第1ダミー電極12のフィンガー電極12aの電極幅W1を化学機械研磨(CMP)においてディッシング(Dishing)が生じないデザインルールに沿った値に設定することによって、当該研削時においてディッシング(Dishing)の発生を抑制することができる。例えば、第1ダミー電極12を銅(Cu)とした場合には電極幅W1を12μm以下とすることによって、ディッシング(Dishing)の発生を抑制することができる。 At this time, by setting the electrode width W1 of the finger electrodes 12a of the first dummy electrodes 12 to a value in accordance with a design rule that does not cause dishing in chemical mechanical polishing (CMP), dishing is prevented during the grinding. ) can be suppressed. For example, when the first dummy electrode 12 is made of copper (Cu), the occurrence of dishing can be suppressed by setting the electrode width W1 to 12 μm or less.

次に、図6を参照して、第1電極16及び第2電極18並びに第2絶縁層20の形成処理について説明する。 Next, a process for forming the first electrode 16, the second electrode 18, and the second insulating layer 20 will be described with reference to FIG.

ステップS20では、第1ダミー電極12及び第1絶縁層14の表面上に絶縁層34を形成する処理が行われる。第2絶縁層20をシリコン酸化物(SiO)又はシリコン窒化膜(SiN)とする場合、絶縁層34としてシリコン酸化物(SiO)又はシリコン窒化膜(SiN)を化学気相成長法(CVD法)等で形成することができる。絶縁層34は、0.2μm以上1.0μm以下の厚さで形成することが好適である。 In step S20, a process of forming the insulating layer 34 on the surfaces of the first dummy electrode 12 and the first insulating layer 14 is performed. When the second insulating layer 20 is made of silicon oxide ( SiOx ) or silicon nitride (SiN), the insulating layer 34 is made of silicon oxide ( SiOx ) or silicon nitride (SiN) by chemical vapor deposition (CVD). method), etc. The insulating layer 34 is preferably formed with a thickness of 0.2 μm or more and 1.0 μm or less.

ステップS22では、絶縁層34に溝T2及び溝T3を形成する処理が行われる。絶縁層34の表面上にレジストRを塗布した後、フォトレリソグラフィ技術を適用して第1電極16及び第2電極18に対応した形状にレジストRをパターニングして除去する。その後、レジストRをマスクとして絶縁層34をエッチングして溝T2及び溝T3を形成する。第1電極16のフィンガー電極16aに該当する部分の溝T2の幅は、第1電極16のフィンガー電極16aの電極幅W2と同じにする。第2電極18のフィンガー電極18aに該当する部分の溝T3の幅は、第2電極18のフィンガー電極18aの電極幅W3と同じにする。また、第1電極16のフィンガー電極16aに該当する部分の溝T2のピッチ(周期)は、第1電極16のフィンガー電極16aのピッチP2と同じにする。また、第2電極18のフィンガー電極18aに該当する部分の溝T3の配置のピッチ(周期)は、第2電極18のフィンガー電極18aのピッチP3と同じにする。また、溝T2に埋め込まれる第1電極16のフィンガー電極16a及び溝T3に埋め込まれる第2電極18のフィンガー電極18aを組み合わせたときにピッチP4となるようにする。 In step S22, a process of forming trenches T2 and T3 in the insulating layer 34 is performed. After applying a resist R on the surface of the insulating layer 34, the resist R is patterned into a shape corresponding to the first electrode 16 and the second electrode 18 by applying a photolithography technique and removed. After that, the insulating layer 34 is etched using the resist R as a mask to form the trenches T2 and T3. The width of the groove T2 in the portion corresponding to the finger electrode 16a of the first electrode 16 is made the same as the electrode width W2 of the finger electrode 16a of the first electrode 16. As shown in FIG. The width of the groove T3 of the portion corresponding to the finger electrode 18a of the second electrode 18 is made the same as the electrode width W3 of the finger electrode 18a of the second electrode 18. As shown in FIG. The pitch (period) of the grooves T2 in the portion corresponding to the finger electrodes 16a of the first electrode 16 is made the same as the pitch P2 of the finger electrodes 16a of the first electrode 16. FIG. In addition, the pitch (period) of arrangement of the grooves T3 in the portion corresponding to the finger electrodes 18a of the second electrode 18 is made the same as the pitch P3 of the finger electrodes 18a of the second electrode 18. FIG. Further, the pitch P4 is set when the finger electrodes 16a of the first electrode 16 embedded in the trench T2 and the finger electrodes 18a of the second electrode 18 embedded in the trench T3 are combined.

さらに、溝T2及び溝T3の深さは、第1電極16及び第2電極18の厚さに対応した深さとすることが好適であり、例えば0.1μm以上0.5μm以下とすることが好適である。溝T2及び溝T3を形成後、レジストRを除去する。溝T2及び溝T3を形成した絶縁層34がMOMデバイス100における第2絶縁層20となる。 Furthermore, the depths of the grooves T2 and T3 are preferably set to correspond to the thicknesses of the first electrode 16 and the second electrode 18, and are preferably 0.1 μm or more and 0.5 μm or less, for example. is. After forming the trenches T2 and T3, the resist R is removed. The insulating layer 34 in which the trenches T2 and T3 are formed becomes the second insulating layer 20 in the MOM device 100. FIG.

ステップS24では、第2絶縁層20の溝T2に第1電極16及び溝T3に第2電極18となる導電層36を埋め込み形成する処理が行われる。第1電極16及び第2電極18を金属、例えば銅(Cu)とした場合、メッキ処理法によって第1電極16及び第2電極18となる導電層36を溝T2及び溝T3に埋め込み形成することができる。 In step S24, a process of filling the groove T2 of the second insulating layer 20 with the conductive layer 36 to be the first electrode 16 and filling the groove T3 with the conductive layer 36 to be the second electrode 18 is performed. When the first electrode 16 and the second electrode 18 are made of metal such as copper (Cu), a conductive layer 36 that becomes the first electrode 16 and the second electrode 18 is embedded in the groove T2 and the groove T3 by a plating method. can be done.

ステップS26では、導電層36のうち余分な部分を除去して第1電極16及び第2電極18を形成する処理が行われる。化学機械研磨(CMP)を適用して導電層36のうち余分な部分を研削することによって、溝T2に埋め込まれた櫛形構造を有する第1電極16及び溝T3に埋め込まれた櫛形構造を有する第2電極18が形成される。 In step S26, a process of removing excess portions of the conductive layer 36 to form the first electrode 16 and the second electrode 18 is performed. By applying chemical mechanical polishing (CMP) to grind off excess portions of the conductive layer 36, the first electrode 16 having a comb structure buried in the trench T2 and the first electrode 16 having a comb structure buried in the trench T3 are formed. Two electrodes 18 are formed.

このとき、第1電極16のフィンガー電極16aの電極幅W2及び第2電極18のフィンガー電極18aの電極幅W3を化学機械研磨(CMP)においてディッシング(Dishing)が生じないデザインルールに沿った値に設定することによって、当該研削時においてディッシング(Dishing)の発生を抑制することができる。例えば、第1電極16及び第2電極18を銅(Cu)とした場合には電極幅W2及び電極幅W3を12μm以下とすることによって、ディッシング(Dishing)の発生を抑制することができる。 At this time, the electrode width W2 of the finger electrodes 16a of the first electrode 16 and the electrode width W3 of the finger electrodes 18a of the second electrode 18 are set to values in accordance with design rules that do not cause dishing in chemical mechanical polishing (CMP). By setting, it is possible to suppress the occurrence of dishing during the grinding. For example, when the first electrode 16 and the second electrode 18 are made of copper (Cu), the occurrence of dishing can be suppressed by setting the electrode width W2 and the electrode width W3 to 12 μm or less.

MOMデバイス100において、第1電極16及び第2電極18並びに第2絶縁層20を複数回積層した構成とする場合、上記ステップS20~S26を必要な回数だけ繰り返せばよい。また、第2ダミー電極22及び第3絶縁層24は、上記ステップS10~S16を繰り返すことによって第1ダミー電極12及び第1絶縁層14と同様に形成することができる。 When the MOM device 100 has a structure in which the first electrode 16, the second electrode 18 and the second insulating layer 20 are laminated a plurality of times, steps S20 to S26 may be repeated as many times as necessary. Also, the second dummy electrode 22 and the third insulating layer 24 can be formed in the same manner as the first dummy electrode 12 and the first insulating layer 14 by repeating steps S10 to S16.

以上のように、第1ダミー電極12、第1絶縁層14、第1電極16、第2電極18、第2絶縁層20、第2ダミー電極22及び第3絶縁層24を含むMOMデバイス100を製造することができる。 As described above, the MOM device 100 including the first dummy electrode 12, the first insulating layer 14, the first electrode 16, the second electrode 18, the second insulating layer 20, the second dummy electrode 22 and the third insulating layer 24 is manufactured. can be manufactured.

[第2の実施の形態]
第2の実施の形態におけるMOMデバイス200は、図7に示すように、第1ダミー電極12及び第2ダミー電極22を電極幅W4及びピッチ(周期)P5に変更した構成を有する。本実施の形態では、第1ダミー電極12及び第2ダミー電極22の電極幅W4は、フィンガー電極16aの電極幅W2、フィンガー電極18aの電極幅W3及びフィンガー電極16aとフィンガー電極18aとの間隙幅G1の和と等しくする。ただし、電極幅W4は、化学機械研磨(CMP)においてディッシング(Dishing)が生じないように設定されたデザインルールに沿った範囲に設定される。第1ダミー電極12を銅(Cu)とした場合、デザインルールに従って12μm以下とすることが好適である。また、第1ダミー電極12及び第2ダミー電極22のピッチP5は、MOMデバイス100のピッチP1の4倍と等しくする。
[Second embodiment]
As shown in FIG. 7, the MOM device 200 according to the second embodiment has a configuration in which the first dummy electrode 12 and the second dummy electrode 22 are changed to have an electrode width W4 and a pitch (period) P5. In the present embodiment, the electrode width W4 of the first dummy electrode 12 and the second dummy electrode 22 is the electrode width W2 of the finger electrode 16a, the electrode width W3 of the finger electrode 18a, and the gap width between the finger electrodes 16a and 18a. Equal to the sum of G1. However, the electrode width W4 is set within a range according to a design rule that is set so that dishing does not occur in chemical mechanical polishing (CMP). When the first dummy electrode 12 is made of copper (Cu), it is preferable to set the thickness to 12 μm or less according to the design rule. Also, the pitch P5 between the first dummy electrodes 12 and the second dummy electrodes 22 is set equal to four times the pitch P1 of the MOM device 100 .

なお、MOMデバイス200は、第1ダミー電極12及び第2ダミー電極22を電極幅W4及びピッチ(周期)P5を変更すること以外、第1の実施の形態におけるMOMデバイス100と同様に製造することができる。 The MOM device 200 is manufactured in the same manner as the MOM device 100 in the first embodiment except that the electrode width W4 and the pitch (cycle) P5 of the first dummy electrode 12 and the second dummy electrode 22 are changed. can be done.

MOMデバイス200によれば、半導体デバイスに含まれる信号配線等とMOMデバイスとの間を第1ダミー電極12及び第2ダミー電極22によって遮蔽することができる。さらに、MOMデバイス200において第1ダミー電極12及び第2ダミー電極22と第1電極16及び第2電極18との間の寄生容量を容易に把握することができる。 According to the MOM device 200 , the first dummy electrode 12 and the second dummy electrode 22 can shield the signal wiring and the like included in the semiconductor device from the MOM device. Furthermore, the parasitic capacitance between the first dummy electrode 12 and the second dummy electrode 22 and the first electrode 16 and the second electrode 18 in the MOM device 200 can be easily grasped.

また、第1ダミー電極12及び第2ダミー電極22を形成する際、化学機械研磨(CMP)におけるディッシング(Dishing)の発生を抑制することができる。 In addition, when forming the first dummy electrode 12 and the second dummy electrode 22, it is possible to suppress the occurrence of dishing in chemical mechanical polishing (CMP).

[第3の実施の形態]
第3の実施の形態におけるMOMデバイス202は、図8に示すように、第1ダミー電極12及び第2ダミー電極22を電極幅W4及びピッチ(周期)P6に変更した構成を有する。本実施の形態では、第1ダミー電極12及び第2ダミー電極22の電極幅W4は、フィンガー電極16aの電極幅W2、フィンガー電極18aの電極幅W3及びフィンガー電極16aとフィンガー電極18aとの間隙幅G1の和と等しくする。ただし、電極幅W4は、化学機械研磨(CMP)においてディッシング(Dishing)が生じないように設定されたデザインルールに沿った範囲に設定される。第1ダミー電極12を銅(Cu)とした場合、デザインルールに従って12μm以下とすることが好適である。また、第1ダミー電極12及び第2ダミー電極22のピッチP5は、MOMデバイス100のピッチP1の2倍と等しくする。
[Third Embodiment]
As shown in FIG. 8, the MOM device 202 according to the third embodiment has a configuration in which the first dummy electrode 12 and the second dummy electrode 22 are changed to have an electrode width W4 and a pitch (period) P6. In the present embodiment, the electrode width W4 of the first dummy electrode 12 and the second dummy electrode 22 is the electrode width W2 of the finger electrode 16a, the electrode width W3 of the finger electrode 18a, and the gap width between the finger electrodes 16a and 18a. Equal to the sum of G1. However, the electrode width W4 is set within a range according to a design rule that is set so that dishing does not occur in chemical mechanical polishing (CMP). When the first dummy electrode 12 is made of copper (Cu), it is preferable to set the thickness to 12 μm or less according to the design rule. Also, the pitch P5 between the first dummy electrodes 12 and the second dummy electrodes 22 is set equal to twice the pitch P1 of the MOM device 100 .

なお、MOMデバイス202は、第1ダミー電極12及び第2ダミー電極22を電極幅W4及びピッチ(周期)P6を変更すること以外、第1の実施の形態におけるMOMデバイス100と同様に製造することができる。別の方法として、幅は(電極幅W2+間隙幅G1)<電極幅W4<(電極幅W2+電極幅W3+間隙幅G1)、又は、(電極幅W3+間隙幅G1)<電極幅W4<(電極幅W2+電極幅W3+間隙幅G1)を満たすように設計することもできる。 Note that the MOM device 202 is manufactured in the same manner as the MOM device 100 in the first embodiment except that the electrode width W4 and the pitch (period) P6 of the first dummy electrode 12 and the second dummy electrode 22 are changed. can be done. Alternatively, the width is (electrode width W2+gap width G1)<electrode width W4<(electrode width W2+electrode width W3+gap width G1), or (electrode width W3+gap width G1)<electrode width W4<(electrode width It can also be designed to satisfy W2+electrode width W3+gap width G1).

MOMデバイス202によれば、半導体デバイスに含まれる信号配線等とMOMデバイスとの間を第1ダミー電極12及び第2ダミー電極22によって遮蔽することができる。さらに、MOMデバイス202において第1ダミー電極12及び第2ダミー電極22と第1電極16及び第2電極18との間の寄生容量を容易に把握することができる。 According to the MOM device 202 , the first dummy electrode 12 and the second dummy electrode 22 can shield the signal wiring and the like included in the semiconductor device from the MOM device. Furthermore, the parasitic capacitance between the first dummy electrode 12 and the second dummy electrode 22 and the first electrode 16 and the second electrode 18 in the MOM device 202 can be easily grasped.

また、第1ダミー電極12及び第2ダミー電極22を形成する際、化学機械研磨(CMP)におけるディッシング(Dishing)の発生を抑制することができる。 In addition, when forming the first dummy electrode 12 and the second dummy electrode 22, it is possible to suppress the occurrence of dishing in chemical mechanical polishing (CMP).

[第4の実施の形態]
第4の実施の形態におけるMOMデバイス300は、図9及び図10に示すように、MOMデバイス100に対して第1ダミー電極12及び第2ダミー電極22を90°回転させた構成を有する。なお、図9はMOMデバイス300の横断面図を示す。図10は、図9おけるラインCに沿った縦断面図を示す。
[Fourth embodiment]
The MOM device 300 according to the fourth embodiment has a configuration in which the first dummy electrode 12 and the second dummy electrode 22 are rotated by 90° with respect to the MOM device 100, as shown in FIGS. 9 shows a cross-sectional view of the MOM device 300. FIG. FIG. 10 shows a longitudinal sectional view along line C in FIG.

MOMデバイス300では、第1ダミー電極12のフィンガー電極12aは、第1電極16のフィンガー電極16a及び第2電極18のフィンガー電極18aに対して直交する方向に延設される。第2ダミー電極22のフィンガー電極も、同様に、第1電極16のフィンガー電極16a及び第2電極18のフィンガー電極18aに対して直交する方向に延設される。 In the MOM device 300 , the finger electrodes 12 a of the first dummy electrodes 12 extend in a direction perpendicular to the finger electrodes 16 a of the first electrode 16 and the finger electrodes 18 a of the second electrode 18 . The finger electrodes of the second dummy electrode 22 also extend in a direction perpendicular to the finger electrodes 16 a of the first electrode 16 and the finger electrodes 18 a of the second electrode 18 .

本実施の形態では、第1ダミー電極12及び第2ダミー電極22の電極幅W1は、フィンガー電極16aの電極幅W2及びフィンガー電極18aの電極幅W3と等しくする。第1ダミー電極12及び第2ダミー電極22のピッチP1は、フィンガー電極16aの電極幅W2とフィンガー電極18aとを組み合わせたときのピッチP4と等しくする。なお、ピッチP1は、ピッチP4の2倍や4倍と等しくしてもよい。 In this embodiment, the electrode width W1 of the first dummy electrode 12 and the second dummy electrode 22 is made equal to the electrode width W2 of the finger electrode 16a and the electrode width W3 of the finger electrode 18a. The pitch P1 between the first dummy electrodes 12 and the second dummy electrodes 22 is equal to the pitch P4 when the electrode width W2 of the finger electrodes 16a and the finger electrodes 18a are combined. Note that the pitch P1 may be equal to twice or four times the pitch P4.

また、第2の実施の形態におけるMOMデバイス200と同様に、第1ダミー電極12及び第2ダミー電極22を電極幅W4及びピッチ(周期)P5に変更した構成としてもよい。すなわち、第1ダミー電極12及び第2ダミー電極22の電極幅W4は、フィンガー電極16aの電極幅W2、フィンガー電極18aの電極幅W3及びフィンガー電極16aとフィンガー電極18aとの間隙幅G1の和と等しくしてもよい。また、第1ダミー電極12及び第2ダミー電極22のピッチP5は、MOMデバイス100のピッチP1の4倍と等しくしてもよい。 Also, as in the MOM device 200 of the second embodiment, the first dummy electrode 12 and the second dummy electrode 22 may be configured to have an electrode width W4 and a pitch (period) P5. That is, the electrode width W4 of the first dummy electrode 12 and the second dummy electrode 22 is the sum of the electrode width W2 of the finger electrode 16a, the electrode width W3 of the finger electrode 18a, and the gap width G1 between the finger electrode 16a and the finger electrode 18a. may be equal. Also, the pitch P5 between the first dummy electrodes 12 and the second dummy electrodes 22 may be equal to four times the pitch P1 of the MOM device 100 .

また、第3の実施の形態におけるMOMデバイス202と同様に、第1ダミー電極12及び第2ダミー電極22を電極幅W4及びピッチ(周期)P6に変更した構成としてもよい。すなわち、第1ダミー電極12及び第2ダミー電極22の電極幅W4は、フィンガー電極16aの電極幅W2、フィンガー電極18aの電極幅W3及びフィンガー電極16aとフィンガー電極18aとの間隙幅G1の和と等しくしてもよい。また、第1ダミー電極12及び第2ダミー電極22のピッチP5は、MOMデバイス100のピッチP1の2倍と等しくしてもよい。 Also, as with the MOM device 202 in the third embodiment, the first dummy electrode 12 and the second dummy electrode 22 may be configured to have an electrode width W4 and a pitch (period) P6. That is, the electrode width W4 of the first dummy electrode 12 and the second dummy electrode 22 is the sum of the electrode width W2 of the finger electrode 16a, the electrode width W3 of the finger electrode 18a, and the gap width G1 between the finger electrode 16a and the finger electrode 18a. may be equal. Also, the pitch P5 between the first dummy electrodes 12 and the second dummy electrodes 22 may be equal to twice the pitch P1 of the MOM device 100 .

なお、MOMデバイス300は、第1ダミー電極12及び第2ダミー電極22の方向へ変更すること以外、第1の実施の形態におけるMOMデバイス100と同様に製造することができる。別の方法として、幅は、(電極幅W2+間隙幅G1)<電極幅W4<(電極幅W2+電極幅W3+間隙幅G1)、又は、(電極幅W3+間隙幅G1)<電極幅W4<(電極幅W2+電極幅W3+間隙幅G1)を満たすように設計してもよい。 The MOM device 300 can be manufactured in the same manner as the MOM device 100 in the first embodiment, except that the directions of the first dummy electrodes 12 and the second dummy electrodes 22 are changed. Alternatively, the width is (electrode width W2+gap width G1)<electrode width W4<(electrode width W2+electrode width W3+gap width G1) or (electrode width W3+gap width G1)<electrode width W4<(electrode width W4) It may be designed to satisfy (width W2+electrode width W3+gap width G1).

MOMデバイス300によれば、半導体デバイスに含まれる信号配線等とMOMデバイスとの間を第1ダミー電極12及び第2ダミー電極22によって遮蔽することができる。さらに、MOMデバイス300において第1ダミー電極12及び第2ダミー電極22と第1電極16及び第2電極18との間の寄生容量を容易に把握することができる。 According to the MOM device 300 , the first dummy electrode 12 and the second dummy electrode 22 can shield the signal wiring and the like included in the semiconductor device from the MOM device. Furthermore, the parasitic capacitance between the first dummy electrode 12 and the second dummy electrode 22 and the first electrode 16 and the second electrode 18 in the MOM device 300 can be easily grasped.

また、第1ダミー電極12及び第2ダミー電極22を形成する際、化学機械研磨(CMP)におけるディッシング(Dishing)の発生を抑制することができる。 In addition, when forming the first dummy electrode 12 and the second dummy electrode 22, it is possible to suppress the occurrence of dishing in chemical mechanical polishing (CMP).

さらに、第1ダミー電極12及び第2ダミー電極22のフィンガー電極を第1電極16のフィンガー電極16a及び第2電極18のフィンガー電極18aに対して直交する方向に延設することで、第1ダミー電極12及び第2ダミー電極22のバスバー電極と第1電極16のバスバー電極16b及び第2電極18のバスバー電極18bが平面上で重なり合うことがなくなる。したがって、第1ダミー電極12、第1電極16、第2電極18、第2ダミー電極22からの配線の取り出しを容易にすることができる。 Furthermore, by extending the finger electrodes of the first dummy electrode 12 and the second dummy electrode 22 in a direction orthogonal to the finger electrodes 16a of the first electrode 16 and the finger electrodes 18a of the second electrode 18, the first dummy electrode The busbar electrodes of the electrodes 12 and the second dummy electrodes 22, the busbar electrodes 16b of the first electrodes 16, and the busbar electrodes 18b of the second electrodes 18 do not overlap on the plane. Therefore, it is possible to easily take out wiring from the first dummy electrode 12, the first electrode 16, the second electrode 18, and the second dummy electrode 22. FIG.

[他の実施の形態]
本発明の他の実施の形態におけるMOMデバイス400は、図11に示されるように、第1の実施形態のMOMデバイス100の変形とすることができる。MOMデバイス400では、第1ダミー電極12及び第2ダミー電極22の各フィンガー電極が第1電極16及び第2電極18の各フィンガー電極の間に配置されているという点で第1の実施の形態におけるMOMデバイス100とは異なる。
[Other embodiments]
The MOM device 400 in another embodiment of the invention can be a modification of the MOM device 100 of the first embodiment, as shown in FIG. The MOM device 400 differs from the first embodiment in that the finger electrodes of the first dummy electrode 12 and the second dummy electrode 22 are arranged between the finger electrodes of the first electrode 16 and the second electrode 18 . is different from the MOM device 100 in .

なお、第1ダミー電極12の各フィンガー電極及び第2ダミー電極22の各フィンガー電極の電極幅は、第1電極16と第2電極18との間のピッチP4より大きくても小さくてもよい。 The electrode width of each finger electrode of the first dummy electrode 12 and each finger electrode of the second dummy electrode 22 may be larger or smaller than the pitch P4 between the first electrode 16 and the second electrode 18 .

本発明の他の実施の形態におけるMOMデバイス500は、図12に示されるように、第1から第4の実施の形態のいずれか1つのMOMデバイスの変形とすることができる。MOMデバイス500では、第1ダミー電極12及び第2ダミー電極22のフィンガー電極は、同じ方向に向けて延設されるが、平面的に互いに整列されていない。 The MOM device 500 in another embodiment of the invention can be a variation of the MOM device of any one of the first through fourth embodiments, as shown in FIG. In the MOM device 500, the finger electrodes of the first dummy electrode 12 and the second dummy electrode 22 extend in the same direction, but are not aligned with each other in plan view.

一例として、MOMデバイス500は、第1の実施の形態におけるMOMデバイス100の変形として、第1ダミー電極12の各フィンガー電極は、第1電極16及び第2電極18の間隔に揃えて配置され、一方、第2ダミー電極22の各フィンガー電極は、第1電極16又は第2電極18に揃えて配置されている。 As an example, the MOM device 500 is a modification of the MOM device 100 according to the first embodiment, in which each finger electrode of the first dummy electrode 12 is aligned with the interval between the first electrode 16 and the second electrode 18, On the other hand, each finger electrode of the second dummy electrode 22 is aligned with the first electrode 16 or the second electrode 18 .

本発明の他の実施の形態におけるMOMデバイス600は、図13に示されるように、第1から第3の実施の形態におけるいずれか1つのMOMデバイスと第4の実施の形態におけるMOMデバイス400との組み合わせとすることができる。MOMデバイス600では、第1ダミー電極12及び第2ダミー電極22のフィンガー電極は、互いに異なる方向に向けて延設される。 As shown in FIG. 13, a MOM device 600 according to another embodiment of the present invention can be any one of the MOM devices according to the first to third embodiments and the MOM device 400 according to the fourth embodiment. can be a combination of In the MOM device 600, the finger electrodes of the first dummy electrode 12 and the second dummy electrode 22 extend in different directions.

例えば、MOMデバイス600は、第1ダミー電極12の各フィンガー電極はX方向に延設され、第2ダミー電極22の各フィンガー電極はY方向に延設され、第1電極16又は第2電極18と揃えて配置される。第1ダミー電極12及び第2ダミー電極22は互いに直交し、MOMデバイスの上側及び下側の両方に対して金属シールド構造を形成して電磁シールド効果を改善している。 For example, in the MOM device 600, each finger electrode of the first dummy electrode 12 extends in the X direction, each finger electrode of the second dummy electrode 22 extends in the Y direction, and the first electrode 16 or the second electrode 18 are placed in line with the The first dummy electrode 12 and the second dummy electrode 22 are orthogonal to each other and form a metal shield structure for both the upper and lower sides of the MOM device to improve the electromagnetic shielding effect.

本発明の他の実施の形態におけるMOMデバイス700は、図14に示されるように、第1から第4の実施の形態におけるいずれか1つのMOMデバイスの変形とすることができる。MOMデバイス700は、第1ダミー電極12及び第2ダミー電極22のうちの一方のみが配置されている。 The MOM device 700 in another embodiment of the invention can be a variation of any one of the MOM devices in the first through fourth embodiments, as shown in FIG. Only one of the first dummy electrode 12 and the second dummy electrode 22 is arranged in the MOM device 700 .

例えば、MOMデバイス700は、第1の実施の形態におけるMOMデバイス100の変形例とすることができ、第2ダミー電極22のみが設けられ、第1ダミー電極12及び第1絶縁層14は省略されている。 For example, MOM device 700 may be a modification of MOM device 100 in the first embodiment, in which only second dummy electrode 22 is provided and first dummy electrode 12 and first insulating layer 14 are omitted. ing.

なお、本発明は、上記の実施の形態のいずれかで説明されたMOMデバイスを含む集積回路とすることができる。MOMデバイスは、サンプルアンドホールドモジュール、アナログ-デジタルコンバータ、フィルタ、又は集積回路の無線周波数通信モジュール等の機能モジュールを構築するために使用することができる。 It should be noted that the present invention can be an integrated circuit that includes the MOM device described in any of the above embodiments. MOM devices can be used to build functional modules such as sample-and-hold modules, analog-to-digital converters, filters, or integrated circuit radio frequency communication modules.

10 基板、12a フィンガー電極、12b バスバー電極、16a フィンガー電極、16b バスバー電極、18a フィンガー電極、18b バスバー電極、30 絶縁層、32 導電層、34 絶縁層、36 導電層、100 MOMデバイス、200 MOMデバイス、202 MOMデバイス、300 MOMデバイス、400 MOMデバイス、500 MOMデバイス、600 MOMデバイス、700 MOMデバイス。
10 substrate 12a finger electrode 12b busbar electrode 16a finger electrode 16b busbar electrode 18a finger electrode 18b busbar electrode 30 insulating layer 32 conductive layer 34 insulating layer 36 conductive layer 100 MOM device 200 MOM device , 202 MOM devices, 300 MOM devices, 400 MOM devices, 500 MOM devices, 600 MOM devices, 700 MOM devices.

Claims (8)

基板上に第1電極及び第2電極と絶縁層とを積層したMOMデバイスであって、
前記第1電極及び前記第2電極は線状のフィンガー電極を所定のピッチで並べて配置した構成を含み、前記第1電極の前記フィンガー電極と前記第2電極の前記フィンガー電極とが並べて配置されており、
さらに、絶縁層を介して前記第1電極及び前記第2電極に積層され、前記第1電極及び前記第2電極の前記フィンガー電極を組み合わせたピッチの定数倍のピッチと等しいパターンで配置されたダミー電極を備え
前記ダミー電極は、前記第1電極の幅、前記第2電極の幅及び前記第1電極と前記第2電極との間隙幅の和と等しい幅を有することを特徴とするMOMデバイス。
A MOM device in which a first electrode, a second electrode, and an insulating layer are laminated on a substrate,
The first electrode and the second electrode include a configuration in which linear finger electrodes are arranged side by side at a predetermined pitch, and the finger electrodes of the first electrode and the finger electrodes of the second electrode are arranged side by side. cage,
Furthermore, a dummy is laminated on the first electrode and the second electrode via an insulating layer and arranged in a pattern equal to a pitch that is a constant multiple of a combined pitch of the finger electrodes of the first electrode and the second electrode. with electrodes ,
The MOM device, wherein the dummy electrode has a width equal to the sum of the width of the first electrode, the width of the second electrode, and the width of the gap between the first electrode and the second electrode.
基板上に第1電極及び第2電極と絶縁層とを積層したMOMデバイスであって、
前記第1電極及び前記第2電極は線状のフィンガー電極を所定のピッチで並べて配置した構成を含み、前記第1電極の前記フィンガー電極と前記第2電極の前記フィンガー電極とが並べて配置されており、
さらに、絶縁層を介して前記第1電極及び前記第2電極に積層され、前記第1電極及び前記第2電極の前記フィンガー電極を組み合わせたピッチの定数倍のピッチと等しいパターンで配置されたダミー電極を備え、
前記ダミー電極は、前記第1電極及び前記第2電極の幅よりも大きく、前記第1電極の幅と前記第2電極の幅と前記第1電極と前記第2電極との間隔の幅の合計よりも小さい幅を有することを特徴とするMOMデバイス。
A MOM device in which a first electrode, a second electrode, and an insulating layer are laminated on a substrate,
The first electrode and the second electrode include a configuration in which linear finger electrodes are arranged side by side at a predetermined pitch, and the finger electrodes of the first electrode and the finger electrodes of the second electrode are arranged side by side. cage,
Furthermore, a dummy is laminated on the first electrode and the second electrode via an insulating layer and arranged in a pattern equal to a pitch that is a constant multiple of a combined pitch of the finger electrodes of the first electrode and the second electrode. with electrodes,
The dummy electrode is larger than the width of the first electrode and the second electrode, and is the sum of the width of the first electrode, the width of the second electrode, and the width of the gap between the first electrode and the second electrode. A MOM device characterized by having a width less than
基板上に第1電極及び第2電極と絶縁層とを積層したMOMデバイスであって、
前記第1電極及び前記第2電極は線状のフィンガー電極を所定のピッチで並べて配置した構成を含み、前記第1電極の前記フィンガー電極と前記第2電極の前記フィンガー電極とが並べて配置されており、
さらに、絶縁層を介して前記第1電極及び前記第2電極に積層され、前記第1電極及び前記第2電極の前記フィンガー電極を組み合わせたピッチの定数倍のピッチと等しいパターンで配置されたダミー電極を備え、
前記ダミー電極は、前記第1電極及び前記第2電極の前記フィンガー電極に対して交差する方向に沿って配置された線状のフィンガー電極を有することを特徴とするMOMデバイス。
A MOM device in which a first electrode, a second electrode, and an insulating layer are laminated on a substrate,
The first electrode and the second electrode include a configuration in which linear finger electrodes are arranged side by side at a predetermined pitch, and the finger electrodes of the first electrode and the finger electrodes of the second electrode are arranged side by side. cage,
Furthermore, a dummy is laminated on the first electrode and the second electrode via an insulating layer and arranged in a pattern equal to a pitch that is a constant multiple of a combined pitch of the finger electrodes of the first electrode and the second electrode. with electrodes,
The MOM device, wherein the dummy electrodes have linear finger electrodes arranged along a direction crossing the finger electrodes of the first electrode and the second electrode.
基板上に第1電極及び第2電極と絶縁層とを積層したMOMデバイスであって、
前記第1電極及び前記第2電極は線状のフィンガー電極を所定のピッチで並べて配置した構成を含み、前記第1電極の前記フィンガー電極と前記第2電極の前記フィンガー電極とが並べて配置されており、
さらに、絶縁層を介して前記第1電極及び前記第2電極に積層され、前記第1電極及び前記第2電極の前記フィンガー電極を組み合わせたピッチの定数倍のピッチと等しいパターンで配置されたダミー電極を備え、
前記ダミー電極は、前記第1電極及び前記第2電極のフィンガー電極に平行な方向に配置されたストリップフィンガー電極を有し、前記ストリップフィンガー電極は、前記第1電極及び前記第2電極のフィンガー電極の間隔に位置合わせされていることを特徴とするMOMデバイス。
A MOM device in which a first electrode, a second electrode, and an insulating layer are laminated on a substrate,
The first electrode and the second electrode include a configuration in which linear finger electrodes are arranged side by side at a predetermined pitch, and the finger electrodes of the first electrode and the finger electrodes of the second electrode are arranged side by side. cage,
Furthermore, a dummy is laminated on the first electrode and the second electrode via an insulating layer and arranged in a pattern equal to a pitch that is a constant multiple of a combined pitch of the finger electrodes of the first electrode and the second electrode. with electrodes,
The dummy electrodes have strip finger electrodes arranged in a direction parallel to the finger electrodes of the first electrode and the second electrode, and the strip finger electrodes are the finger electrodes of the first electrode and the second electrode. A MOM device characterized in that it is aligned with a spacing of .
請求項1~4のいずれか1項に記載のMOMデバイスであって、
前記ダミー電極は、前記第1電極及び前記第2電極の前記フィンガー電極を組み合わせたピッチと同じピッチ、2倍のピッチ又は4倍のピッチと等しく配置されていることを特徴とするMOMデバイス。
The MOM device according to any one of claims 1 to 4 ,
The MOM device, wherein the dummy electrodes are arranged at the same pitch, twice the pitch, or four times the pitch of the combined finger electrodes of the first electrode and the second electrode.
請求項1~のいずれか1項に記載のMOMデバイスであって、
前記ダミー電極は、前記第1電極及び前記第2電極のフィンガー電極に平行な方向に配置されたストリップフィンガー電極を有し、前記ストリップフィンガー電極は前記第1電極及び前記第2電極のフィンガー電極と位置合わせされていることを特徴とするMOMデバイス。
A MOM device according to any one of claims 1 to 3 ,
The dummy electrodes have strip finger electrodes arranged in a direction parallel to the finger electrodes of the first electrode and the second electrode, and the strip finger electrodes are aligned with the finger electrodes of the first electrode and the second electrode. A MOM device, characterized in that it is aligned.
請求項1~のいずれか1項に記載のMOMデバイスであって、
前記ダミー電極は、前記基板上に絶縁層を介して積層され、又は、前記第1電極及び前記第2電極に対して絶縁層を介して積層されていることを特徴とするMOMデバイス。
A MOM device according to any one of claims 1 to 4 ,
The MOM device according to claim 1, wherein the dummy electrode is stacked on the substrate via an insulating layer, or stacked on the first electrode and the second electrode via an insulating layer.
請求項1~のいずれか1項に記載のMOMデバイスを含むことを特徴とする集積回路。
An integrated circuit comprising a MOM device according to any one of claims 1-7 .
JP2021154994A 2021-09-24 2021-09-24 MOM DEVICE, MOM DEVICE MANUFACTURING METHOD, AND INTEGRATED CIRCUIT Active JP7269298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021154994A JP7269298B2 (en) 2021-09-24 2021-09-24 MOM DEVICE, MOM DEVICE MANUFACTURING METHOD, AND INTEGRATED CIRCUIT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021154994A JP7269298B2 (en) 2021-09-24 2021-09-24 MOM DEVICE, MOM DEVICE MANUFACTURING METHOD, AND INTEGRATED CIRCUIT

Publications (2)

Publication Number Publication Date
JP2023046428A JP2023046428A (en) 2023-04-05
JP7269298B2 true JP7269298B2 (en) 2023-05-08

Family

ID=85778327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021154994A Active JP7269298B2 (en) 2021-09-24 2021-09-24 MOM DEVICE, MOM DEVICE MANUFACTURING METHOD, AND INTEGRATED CIRCUIT

Country Status (1)

Country Link
JP (1) JP7269298B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116090400B (en) * 2023-04-06 2023-06-20 长沙泰科阳微电子有限公司 A deep submicron sampling MOM capacitor layout design method and capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077263A (en) 1998-08-26 2000-03-14 Kyocera Corp Thin film capacitors and substrates
JP2001189420A (en) 2000-01-05 2001-07-10 Nec Corp Semiconductor device
JP2010062489A (en) 2008-09-08 2010-03-18 Sony Corp Capacitive element
JP2010153905A (en) 2010-03-05 2010-07-08 Renesas Technology Corp Semiconductor device
WO2012056607A1 (en) 2010-10-26 2012-05-03 パナソニック株式会社 Capacitance array body and signal processing device comprising same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077263A (en) 1998-08-26 2000-03-14 Kyocera Corp Thin film capacitors and substrates
JP2001189420A (en) 2000-01-05 2001-07-10 Nec Corp Semiconductor device
JP2010062489A (en) 2008-09-08 2010-03-18 Sony Corp Capacitive element
JP2010153905A (en) 2010-03-05 2010-07-08 Renesas Technology Corp Semiconductor device
WO2012056607A1 (en) 2010-10-26 2012-05-03 パナソニック株式会社 Capacitance array body and signal processing device comprising same

Also Published As

Publication number Publication date
JP2023046428A (en) 2023-04-05

Similar Documents

Publication Publication Date Title
JP4525965B2 (en) Semiconductor device
US20090224359A1 (en) MOM Capacitors Integrated with Air-Gaps
KR20120119280A (en) Capacitor
KR101172783B1 (en) Capacitance element and semiconductor device
KR100274323B1 (en) Semiconductor device, and method of manufacturing the same
US8493708B2 (en) Capacitor structure
JP2011233807A (en) Semiconductor device and manufacturing method therefor
JP7269298B2 (en) MOM DEVICE, MOM DEVICE MANUFACTURING METHOD, AND INTEGRATED CIRCUIT
JP5493166B2 (en) Semiconductor device and manufacturing method thereof
CN113571637B (en) MOM capacitor and integrated circuit device
KR20010072796A (en) Semiconductor arrangement having capacitive structure and manufacture thereof
US9418887B2 (en) Method of manufacturing semiconductor device
JP2010153905A (en) Semiconductor device
US8736021B2 (en) Semiconductor device comprising a metal system including a separate inductor metal layer
KR100938501B1 (en) Inductor and its manufacturing method
US20220367609A1 (en) Method for fabricating metal-oxide-metal capacitor
CN113161324B (en) Semiconductor device and method for manufacturing the same
JP2022130066A (en) Electronic component and manufacturing method for the same
US8026111B2 (en) Dielectric enhancements to chip-to-chip capacitive proximity communication
US7916449B2 (en) Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures
US20070194404A1 (en) Thin-film device
JP4797980B2 (en) Thin film transformer and manufacturing method thereof
KR102914960B1 (en) Capacitor and method of manufacturing the same
JP2013175646A (en) Semiconductor device
JP7150571B2 (en) CHIP CAPACITOR AND CHIP CAPACITOR MANUFACTURING METHOD

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230421

R150 Certificate of patent or registration of utility model

Ref document number: 7269298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250