Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7273641B2 - Conversion socket, erroneous insertion detection device and erroneous insertion detection method - Google Patents
[go: Go Back, main page]

JP7273641B2 - Conversion socket, erroneous insertion detection device and erroneous insertion detection method - Google Patents

Conversion socket, erroneous insertion detection device and erroneous insertion detection method Download PDF

Info

Publication number
JP7273641B2
JP7273641B2 JP2019134199A JP2019134199A JP7273641B2 JP 7273641 B2 JP7273641 B2 JP 7273641B2 JP 2019134199 A JP2019134199 A JP 2019134199A JP 2019134199 A JP2019134199 A JP 2019134199A JP 7273641 B2 JP7273641 B2 JP 7273641B2
Authority
JP
Japan
Prior art keywords
terminal
socket
integrated circuit
terminals
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019134199A
Other languages
Japanese (ja)
Other versions
JP2021018933A (en
Inventor
鉄二 山本
朋紀 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2019134199A priority Critical patent/JP7273641B2/en
Publication of JP2021018933A publication Critical patent/JP2021018933A/en
Application granted granted Critical
Publication of JP7273641B2 publication Critical patent/JP7273641B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Connecting Device With Holders (AREA)

Description

本発明は、変換ソケット、誤挿入検出装置及び誤挿入検出方法に関する。 The present invention relates to a conversion socket, an erroneous insertion detection device, and an erroneous insertion detection method.

複合機においては、複合機全体を制御したり、各部を制御したりするために制御部が設けられている。制御部は、通常、演算処理を行うためのCPU(Central Processing Unit;中央演算処理装置)、CPUが読み込んで実行するプログラム及びデータを格納するための不揮発性メモリ、プログラムを一時的に格納するための揮発性メモリ、複合機の各部とのインターフェースを取るための入出力部を含む。これらは、制御部内においてバスにより相互に接続されている。 A multifunction machine is provided with a control unit for controlling the entire multifunction machine and for controlling each part. The control unit usually includes a CPU (Central Processing Unit) for performing arithmetic processing, a non-volatile memory for storing programs and data read and executed by the CPU, and a temporary storage for the program. volatile memory, and an input/output unit for interfacing with each unit of the MFP. These are interconnected by a bus within the control unit.

不揮発性メモリとしては、例えば、図1に示すようなICメモリ121が用いられる。 As the nonvolatile memory, for example, an IC memory 121 as shown in FIG. 1 is used.

ICメモリ121は、アドレスA0乃至A2が割り当てられている合計3本の入力端子(A0端子乃至A2端子)、グランドGNDが割り当てられている入力端子(グランド端子(GND端子))、シリアルデータSDAが割り当てられている入出力端子(シリアルデータ端子(SDA端子))、シリアルクロックSCLが割り当てられている入力端子(シリアルクロック(SCL端子)端子)、ライトプロテクトWPが割り当てられている入力端子(ライトプロテクト端子(WP端子))、電源VCCが割り当てられている入力端子(電源端子(VCC端子))を有する。 The IC memory 121 has a total of three input terminals (A0 terminal to A2 terminal) to which addresses A0 to A2 are assigned, an input terminal (ground terminal (GND terminal)) to which ground GND is assigned, and serial data SDA. Input/output terminal assigned (serial data terminal (SDA terminal)), input terminal assigned serial clock SCL (serial clock (SCL terminal) terminal), input terminal assigned write protect WP (write protect terminal (WP terminal)) and an input terminal (power supply terminal (VCC terminal)) to which the power supply VCC is assigned.

ICメモリ121は、所定のパッケージの形態を有し、それに対応したソケットに抜き差しすることが可能である。 The IC memory 121 has a predetermined package form, and can be inserted into and removed from a corresponding socket.

ICメモリ121にデータを書き込むために、ICメモリ121は、データ書込装置に備わるソケットに差し込まれる。これにより、ICメモリに備わるGND端子、A0端子乃至A2端子、SDA端子、SCL端子、WP端子及びVCC端子は、ソケットに備わるGND端子、A0端子乃至A2端子、SDA端子、SCL端子、WP端子及びVCC端子にそれぞれ接続される。 To write data to the IC memory 121, the IC memory 121 is plugged into a socket provided with a data writing device. As a result, the GND terminal, A0 to A2 terminals, SDA terminal, SCL terminal, WP terminal and VCC terminal provided in the IC memory are connected to the GND terminal, A0 to A2 terminals, SDA terminal, SCL terminal, WP terminal and VCC terminal provided in the socket. Each is connected to a VCC terminal.

データ書き込み装置にあるソケットに備わるGND端子及びWP端子にはGNDが接続され、VCC端子には電源が接続され、SDA端子にはシリアルデータ線が接続され、SCL端子にはシリアルクロック線が接続されている。 A GND terminal and a WP terminal provided in a socket of the data writing device are connected to GND, a power supply is connected to the VCC terminal, a serial data line is connected to the SDA terminal, and a serial clock line is connected to the SCL terminal. ing.

なお、データ書き込み装置の利用者により、A0端子乃至A2端子の各端子にはGND電位又は電源電位が設定される。ここで、ICメモリ121のA0端子乃至A2端子のそれぞれには、GND又は電源電圧(論理レベルでいうHIGH又はLOWに対応)の電圧を供給することが可能であり、ICメモリ121のA0端子乃至A2端子の電圧レベルの組合わせとICメモリ121のSDA端子に供給されるアドレスとの対応が取れた場合に限りICメモリ121は有効になる。そこで、例えば、アドレスがゼロであるときに有効にしようとするICメモリ121にデータを書き込む場合には、データ書き込み装置のA0端子乃至A2端子にGND電位を設定する。 A user of the data writing device sets the GND potential or the power supply potential to each terminal of the A0 terminal to the A2 terminal. Here, it is possible to supply a voltage of GND or a power supply voltage (corresponding to HIGH or LOW in logic level) to the A0 terminal to A2 terminal of the IC memory 121, respectively. The IC memory 121 is valid only when the combination of the voltage level of the A2 terminal and the address supplied to the SDA terminal of the IC memory 121 are matched. Therefore, for example, when writing data to the IC memory 121 to be enabled when the address is zero, the GND potential is set to the A0 terminal to the A2 terminal of the data writing device.

また、WP端子がHIGHであれば書き込み禁止であり、WP端子がLOWであれば書き換え可能である。WP端子にGNDを接続しているこの例では、WP端子がLOWであることになり、ICメモリ121にデータを書き込めることになる。 If the WP terminal is HIGH, writing is prohibited, and if the WP terminal is LOW, rewriting is possible. In this example in which the WP terminal is connected to GND, the WP terminal is LOW, and data can be written to the IC memory 121 .

使用時にアドレスとしてゼロが指定されるICメモリ121にデータ書き込み装置によりデータを書き込む場合には、ICメモリ121のGND端子及びA0端子乃至A2端子はGNDに接続され、VCC端子は電源に接続される。また、WP端子はGNDに接続される。この状態において、シリアルクロック線を介してSCL端子に供給されるクロック信号及びシリアルデータ線を介してSDA端子に供給されるアドレス信号及びシリアルデータ信号により、ICメモリ121のアドレス000B(Bはバイナリを示す。)に所定数の1ビットデータが書き込まれる。例えば、書き込みのために使用されたクロック数がNであれば、アドレス000BにN個の1ビットデータが書き込まれる。Nは、例えば、256、512、1024などである。 When data is written by a data writing device to the IC memory 121 whose address is set to zero when used, the GND terminal and A0 to A2 terminals of the IC memory 121 are connected to GND, and the VCC terminal is connected to the power supply. . Also, the WP terminal is connected to GND. In this state, the clock signal supplied to the SCL terminal through the serial clock line and the address signal and serial data signal supplied to the SDA terminal through the serial data line generate the address 000B (B is binary) of the IC memory 121. ) is written with a predetermined number of 1-bit data. For example, if the number of clocks used for writing is N, N pieces of 1-bit data are written to address 000B. N is, for example, 256, 512, 1024, and the like.

データ書込みを終えたICメモリ121は、複合機の制御部の電子基板に備わるソケットに差し込まれる。 The IC memory 121 to which data has been written is inserted into a socket provided on the electronic board of the control section of the multifunction machine.

複合機にあるソケットに備わるGND端子、A0端子乃至A2端子にはGNDが接続され、VCC端子には電源が接続され、SDA端子にはシリアルデータ線が接続され、SCL端子にはシリアルクロック線が接続されている。また、WP端子は電源電圧に設定される。 GND is connected to the GND terminal and A0 to A2 terminals provided in the socket of the multifunction device, the power supply is connected to the VCC terminal, the serial data line is connected to the SDA terminal, and the serial clock line is connected to the SCL terminal. It is connected. Also, the WP terminal is set to the power supply voltage.

従って、ICメモリ121のGND端子、A0端子乃至A2端子はGNDに接続され、VCC端子は電源に接続される。また、ICメモリ121のSDA端子及びSCL端子は、それぞれ、シリアルデータ線及びシリアルクロック線に接続される。また、ICメモリ121のWP端子は電源電圧に設定される。従って、ICメモリ121は書き込み禁止状態になる。つまり、ICメモリ121は読み出し専用メモリとして利用されるようになる。 Therefore, the GND terminal and A0 to A2 terminals of the IC memory 121 are connected to GND, and the VCC terminal is connected to the power supply. The SDA terminal and SCL terminal of the IC memory 121 are connected to the serial data line and serial clock line, respectively. Also, the WP terminal of the IC memory 121 is set to the power supply voltage. Therefore, the IC memory 121 becomes write-inhibited. In other words, the IC memory 121 is used as a read-only memory.

複合機の実働時に、シリアルクロック線を介してSCL端子にN個のクロック信号が供給されると、ICメモリ121のアドレス000Bに書き込まれているN個の1ビットデータが読み出されICメモリ121のSDA端子及びソケットのSDA端子を介してシリアルデータ線に出力される。シリアルデータ線に出力された1ビットデータは、例えば、電子基板に備わる一時記憶用メモリに書き込まれる。 When the MFP is in operation, when N clock signals are supplied to the SCL terminal through the serial clock line, N 1-bit data written in the address 000B of the IC memory 121 are read out. and the SDA terminal of the socket to the serial data line. The 1-bit data output to the serial data line is written, for example, in a temporary storage memory provided on the electronic board.

特開平7-30018号公報JP-A-7-30018 特開平6-120379号公報JP-A-6-120379

ところで、ICメモリ121の所定のパッケージとして、図2に示すようなDIP(Dual Inline Package)が用いられ、そのICメモリ121がDIPに対応したソケット(DIPソケット)に差し込まれることがある。 By the way, a DIP (Dual Inline Package) as shown in FIG. 2 is used as a predetermined package for the IC memory 121, and the IC memory 121 may be inserted into a socket (DIP socket) corresponding to the DIP.

図3は、DIPソケット123にDIPタイプのICメモリ121が正しい方向で差し込まれた状態を示す。 FIG. 3 shows a state in which the DIP type IC memory 121 is inserted into the DIP socket 123 in the correct direction.

複合機の保守のために複合機の制御部の電子基板が交換されることがあるが、DIPソケット123に抜き差しすることができるICメモリ121は、継続して使用することが可能であるので、交換前の電子基板から交換後の電子基板に換装される。 Although the electronic board of the control unit of the multifunction device may be replaced for maintenance of the multifunction device, the IC memory 121 that can be inserted into and removed from the DIP socket 123 can be used continuously. The electronic board before replacement is replaced with the electronic board after replacement.

図3に示すように、交換後の基板に備わるDIPソケット123に正しい向きでDIPタイプのICメモリ121がDIPソケット123に差し込まれれば問題がない。しかし、作業者のミスにより、図4に示すように、180度回転した状態でDIPタイプのICメモリ121がDIPソケット123に差し込まれる可能性がある。 As shown in FIG. 3, there is no problem if the DIP type IC memory 121 is inserted into the DIP socket 123 provided on the board after replacement in the correct orientation. However, there is a possibility that the DIP type IC memory 121 may be inserted into the DIP socket 123 rotated 180 degrees due to an operator's mistake, as shown in FIG.

この場合、ICメモリ121のGND端子が電源に接続され、VCC端子がGNDに接続される。また、ICメモリ121のSDA端子、SCL端子、WP端子及びA2端子がGNDに接続され、A0端子がシリアルデータ線、A1端子がシリアルクロック線に接続される。A2端子は電源電圧に設定される。 In this case, the GND terminal of the IC memory 121 is connected to the power supply, and the VCC terminal is connected to GND. The SDA terminal, SCL terminal, WP terminal and A2 terminal of the IC memory 121 are connected to GND, the A0 terminal is connected to the serial data line, and the A1 terminal is connected to the serial clock line. The A2 terminal is set to the power supply voltage.

従って、ICメモリ121のGND端子とVCC端子の間には、逆極性の電源電圧がかかることになり、ICメモリ121が破壊してしまうことがある。 Therefore, a reverse polarity power supply voltage is applied between the GND terminal and the VCC terminal of the IC memory 121, and the IC memory 121 may be destroyed.

なお、特許文献1には、ICの逆挿入防止のために、IC側の片側のみに切り欠きを持たせ、ソケット側の正しい位置にこの切り欠きに対応する突起を持たせることにより、逆挿入ができないようにしたICとソケットの発明が開示されている。 In addition, in Patent Document 1, in order to prevent reverse insertion of the IC, only one side of the IC is provided with a notch, and a projection corresponding to this notch is provided at a correct position on the socket side to prevent reverse insertion. An IC and socket invention is disclosed that prevents

特許文献1の発明では、IC側に切り欠きが必要であり、切り欠きがないICでは、逆挿入を防止することができなかった。 In the invention of Patent Document 1, a notch is required on the IC side, and an IC without a notch cannot be prevented from being reversely inserted.

特許文献2には、IC側のPINの配置に変更が生じた場合には、基板の導電パターンを変更することなくICとソケットの間に挿入してPINからの配線を自由に変更することができる変換ソケットの発明が開示されている。 In Patent Document 2, when there is a change in the arrangement of the PIN on the IC side, it is possible to freely change the wiring from the PIN by inserting it between the IC and the socket without changing the conductive pattern of the substrate. An invention of a conversion socket capable of

特許文献2の発明は、特に逆挿入の対策を図ったものではない。 The invention of Patent Document 2 does not specifically address reverse insertion.

そこで、本発明は、ICメモリを誤った方向でICソケットに差し込んでしまった場合であってっも、ICメモリが破壊することを防止することができる変換ソケット、誤挿入検出装置及び誤挿入検出方法を提供することを目的とする。 Accordingly, the present invention provides a conversion socket, an erroneous insertion detector, and an erroneous insertion detector that can prevent the IC memory from being destroyed even if the IC memory is inserted into the IC socket in the wrong direction. The purpose is to provide a method.

本発明によれば、
ベースソケットに備わる複数の端子にそれぞれ接続されることが可能な複数の一次側端子と、
パッケージ型集積回路に備わる複数の端子にそれぞれ接続されることが可能な複数の二次側端子と、
前記複数の一次側端子と前記複数の二次側端子とを少なくとも部分的に接続する複数の配線と、
を備える変換ソケットであって、
前記複数の配線は、
前記ベースソケットに前記変換ソケットが正しい向きに挿入された場合には、前記パッケージ型集積回路のグランド端子が接続された前記二次側端子が、グランド線に接続されたベースソケットの第1端子に接続された前記一次側端子に接続され、前記ベースソケットに前記変換ソケットが正しい向きとは反対の向きに挿入された場合には、前記パッケージ型集積回路のグランド端子が接続された前記二次側端子が、グランド線に接続されたベースソケットの第2端子に接続された前記一次側端子に接続されるようなグランド端子用配線を含むことを特徴とする変換ソケットが提供される。
According to the invention,
a plurality of primary side terminals each connectable to a plurality of terminals provided in the base socket;
a plurality of secondary terminals each connectable to a plurality of terminals provided in the package type integrated circuit;
a plurality of wires that at least partially connect the plurality of primary side terminals and the plurality of secondary side terminals;
A conversion socket comprising:
The plurality of wirings are
When the conversion socket is inserted into the base socket in the correct direction, the secondary terminal connected to the ground terminal of the packaged integrated circuit is connected to the first terminal of the base socket connected to the ground line. The secondary side connected to the connected primary side terminal and connected to the ground terminal of the packaged integrated circuit when the conversion socket is inserted into the base socket in a direction opposite to the correct direction. A conversion socket is provided, characterized in that it includes a ground terminal wire such that the terminal is connected to the primary terminal connected to the second terminal of the base socket which is connected to a ground wire.

また、本発明によれば、
前記パッケージ型集積回路が実装されている上記の変換ソケットのベースソケットに対する誤挿入を検出するための誤挿入検出装置であって、
前記パッケージ型集積回路が実装されている前記変換ソケットが前記ベースソケットに挿入されたならば、前記パッケージ型集積回路に格納されているデータの読み出しを試み、該読み出しに失敗したならば、前記パッケージ型集積回路が実装されている前記変換ソケットが前記ベースソケットに誤挿入されていると判断する手段を備えることを特徴とする誤挿入検出装置が提供される。
Moreover, according to the present invention,
An erroneous insertion detection device for detecting erroneous insertion into a base socket of the conversion socket in which the package type integrated circuit is mounted,
If the conversion socket on which the packaged integrated circuit is mounted is inserted into the base socket, an attempt is made to read data stored in the packaged integrated circuit, and if the reading fails, the package An erroneous insertion detection device is provided, comprising means for determining that the conversion socket in which the integrated circuit is mounted is erroneously inserted into the base socket.

更に、本発明によれば、
前記パッケージ型集積回路が実装されている上記の変換ソケットのベースソケットに対する誤挿入を検出するための誤挿入検出方法であって、
前記パッケージ型集積回路が実装されている前記変換ソケットが前記ベースソケットに挿入されたならば、前記パッケージ型集積回路に格納されているデータの読み出しを試み、該読み出しに失敗したならば、前記パッケージ型集積回路が実装されている前記変換ソケットが前記ベースソケットに誤挿入されていると判断することを特徴とする誤挿入検出方法が提供される。
Furthermore, according to the present invention,
An erroneous insertion detection method for detecting erroneous insertion into a base socket of the conversion socket in which the package type integrated circuit is mounted,
If the conversion socket on which the packaged integrated circuit is mounted is inserted into the base socket, an attempt is made to read data stored in the packaged integrated circuit, and if the reading fails, the package An erroneous insertion detection method is provided, characterized in that it is determined that the conversion socket in which the integrated circuit is mounted is erroneously inserted into the base socket.

本発明によれば、ICメモリを誤った方向でICソケットに差し込んでしまった場合であってっも、ICメモリが破壊することを防止することができる。 According to the present invention, even if the IC memory is inserted into the IC socket in the wrong direction, it is possible to prevent the IC memory from being destroyed.

ICメモリのピン割り当てと実装例を示す図である。It is a figure which shows the pin assignment of IC memory, and an example of implementation. DIPタイプのICメモリとDIPソケットを示す図である。FIG. 4 is a diagram showing a DIP type IC memory and a DIP socket; 従来例によるDIPタイプのICメモリを正しい向きでDIPソケットに差し込んだ場合の信号線とICメモリの端子との関係を示す図である。FIG. 10 is a diagram showing the relationship between the signal lines and the terminals of the conventional DIP type IC memory when it is inserted into the DIP socket in the correct orientation; 従来例によるDIPタイプのICメモリを誤った向きでDIPソケットに差し込んだ場合の信号線とICメモリの端子との関係を示す図である。FIG. 10 is a diagram showing the relationship between the signal lines and the terminals of the IC memory when the DIP type IC memory according to the conventional example is inserted into the DIP socket in the wrong direction; 本発明の実施の形態によるDIP-SOP変換アダプタとそれに実装されたSOPタイプのICメモリを示す図である。1 is a diagram showing a DIP-SOP conversion adapter and an SOP type IC memory mounted therein according to an embodiment of the present invention; FIG. 本発明の実施の形態によるSOPタイプのICメモリが実装されたDIP-SOP変換アダプタを正しい向きでDIPソケットに差し込んだ場合の信号線とICメモリの端子との関係を示す図である。FIG. 4 is a diagram showing the relationship between signal lines and terminals of the IC memory when the DIP-SOP conversion adapter mounted with the SOP type IC memory according to the embodiment of the present invention is inserted into the DIP socket in the correct orientation; 本発明の実施の形態によるSOPタイプのICメモリが実装されたDIP-SOP変換アダプタを誤った向きでDIPソケットに差し込んだ場合の信号線とICメモリの端子との関係を示す図である。FIG. 10 is a diagram showing the relationship between signal lines and terminals of the IC memory when the DIP-SOP conversion adapter mounted with the SOP type IC memory according to the embodiment of the present invention is inserted into the DIP socket in the wrong direction; 本発明の実施の形態による電子基板に搭載されるマイクロコンピュータ及びSOPタイプのICメモリであるシリアルEEPROM並びにマイクロコンピュータの接続される表示部を示す図である。1 is a diagram showing a microcomputer mounted on an electronic board according to an embodiment of the present invention, a serial EEPROM which is an SOP type IC memory, and a display section to which the microcomputer is connected; FIG. 本発明の実施の形態によるシステムの起動方法を示す図である。FIG. 3 is a diagram showing a method of booting a system according to an embodiment of the invention; 本発明の第4の実施の形態による複合機の概念的断面図である。FIG. 11 is a conceptual cross-sectional view of a multi-function device according to a fourth embodiment of the invention; 本発明の第4の実施の形態による複合機の機能ブロック図である。FIG. 11 is a functional block diagram of a multifunction machine according to a fourth embodiment of the present invention;

以下、図面を参照して本発明を実施するための形態について詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.

[第1の実施の形態]
本発明の実施の形態においては、図5に示すように、ICメモリ131としては、DIPタイプのものではなく、SOP(Small Outline package)タイプのものを用いる。そして、DIP-SOP変換アダプタ133にSOPタイプのICメモリ131を実装する。DIPタイプのICメモリとDIPソケットの間に挿入するPIN配置変換アダプタをDIP-SOP変換アダプタ133の代わりに用いるようにしても良く、この場合はDIPタイプのICメモリを用いる。さらに、DIPソケット側にPIN配置を変換する機能を持たせても良い。
[First embodiment]
In the embodiment of the present invention, as shown in FIG. 5, the IC memory 131 is not of the DIP type but of the SOP (Small Outline Package) type. Then, the SOP type IC memory 131 is mounted on the DIP-SOP conversion adapter 133 . A PIN arrangement conversion adapter inserted between the DIP type IC memory and the DIP socket may be used instead of the DIP-SOP conversion adapter 133. In this case, the DIP type IC memory is used. Furthermore, the DIP socket may have a function of converting the PIN arrangement.

その上で、SOPタイプのICメモリ131を実装したDIP-SOP変換アダプタ133をDIPソケット123に挿入する。 Then, the DIP-SOP conversion adapter 133 mounted with the SOP type IC memory 131 is inserted into the DIP socket 123 .

図5を参照すると、DIP-SOP変換アダプタ133においては、DIPソケット123側の端子(以下、「一次側端子」という。)とSOPタイプのICメモリ131側の端子(以下、「二次側端子」という。)は、次のように接続される。 Referring to FIG. 5, in the DIP-SOP conversion adapter 133, terminals on the DIP socket 123 side (hereinafter referred to as "primary side terminals") and terminals on the SOP type IC memory 131 side (hereinafter referred to as "secondary side terminals") ) are connected as follows:

一次側端子 二次側端子
A0端子 A0端子
A1端子 A1端子、A2端子
A2端子 GND端子
GND端子 NC(No Connection)
SDA端子 SDA端子
SCL端子 SCL端子
WP端子 WP端子
VCC端子 VCC端子
また、DIPソケット123の各端子は、DIPソケット123が搭載される基板の信号線と次のように接続される。
Primary side terminal Secondary side terminal A0 terminal A0 terminal A1 terminal A1 terminal, A2 terminal A2 terminal GND terminal GND terminal NC(No Connection)
SDA terminal SDA terminal SCL terminal SCL terminal WP terminal WP terminal VCC terminal VCC terminal Each terminal of the DIP socket 123 is connected to the signal line of the board on which the DIP socket 123 is mounted as follows.

一次側端子 信号線
A0端子 GND線
A1端子 GND線
A2端子 GND線
GND端子 GND線
SDA端子 SDA線
SCL端子 SCL線
WP端子 GND線
VCC端子 VCC端子
なお、WP端子は、GND線と抵抗を介して接続されていてもよい。
Primary side terminal Signal line A0 terminal GND line A1 terminal GND line A2 terminal GND line GND terminal GND line SDA terminal SDA line SCL terminal SCL line WP terminal GND line VCC terminal VCC terminal may be connected.

更に、DIP-SOP変換アダプタ133の二次側端子は、SOPタイプのICメモリ131の端子と次のように接続される。 Further, the secondary side terminals of the DIP-SOP conversion adapter 133 are connected to the terminals of the SOP type IC memory 131 as follows.

二次側端子 ICメモリ端子
A0端子 A0端子
A1端子 A1端子
A2端子 A2端子
GND端子 GND端子
SDA端子 SDA端子
SCL端子 SCL端子
WP端子 WP端子
VCC端子 VCC端子
従って、図6に示すように、SOPタイプのICメモリ131を搭載したDIP-SOP変換アダプタ133を正しい方向でDIPソケット123に差し込んだ場合には、SOPタイプのICメモリ131の各端子は、DIPソケット123が搭載される基板の信号線と次のように接続される。
Secondary side terminal IC memory terminal A0 terminal A0 terminal A1 terminal A1 terminal A2 terminal A2 terminal GND terminal GND terminal SDA terminal SDA terminal SCL terminal SCL terminal WP terminal WP terminal VCC terminal VCC terminal Therefore, as shown in FIG. When the DIP-SOP conversion adapter 133 on which the IC memory 131 is mounted is inserted into the DIP socket 123 in the correct direction, each terminal of the SOP type IC memory 131 is connected to the signal line of the substrate on which the DIP socket 123 is mounted. It is connected as follows.

ICメモリ端子 信号線
A0端子 GND線
A1端子 GND線
A2端子 GND線
GND端子 GND線
SDA端子 SDA線
SCL端子 SCL線
WP端子 GND線
VCC端子 VCC線
従って、SCL線にN個のクロック信号を与えることにより、SOPタイプのICメモリ131のアドレス000Bに格納されているN個の1ビットデータが読み出され、SDA線に出力される。
IC memory terminal Signal line A0 terminal GND line A1 terminal GND line A2 terminal GND line GND terminal GND line SDA terminal SDA line SCL terminal SCL line WP terminal GND line VCC terminal VCC line Therefore, giving N clock signals to the SCL line. , N pieces of 1-bit data stored in the address 000B of the SOP type IC memory 131 are read out and output to the SDA line.

次に、図7に示すように、SOPタイプのICメモリ131を搭載したDIP-SOP変換アダプタ133を反対の方向でDIPソケット123に差し込んだ場合には、SOPタイプのICメモリ131の各端子は、DIPソケット123が搭載される基板の信号線と次のように接続される。 Next, as shown in FIG. 7, when the DIP-SOP conversion adapter 133 on which the SOP type IC memory 131 is mounted is inserted into the DIP socket 123 in the opposite direction, each terminal of the SOP type IC memory 131 is , and the signal line of the board on which the DIP socket 123 is mounted, as follows.

ICメモリ端子 信号線
A0端子 SDA線(出力線)
A1端子 SCL線(入力線)
A2端子 SCL線(入力線)
GND端子 GND線
SDA端子 GND線
SCL端子 GND線
WP端子 GND線
VCC端子 GND線
従って、SOPタイプのICメモリ131のGND端子とVCC端子の間に電源電圧が逆極性で印加されることを防止でき、従って、SOPタイプのICメモリ131の破壊を避けることができる。
IC memory terminal Signal line A0 terminal SDA line (output line)
A1 terminal SCL line (input line)
A2 terminal SCL line (input line)
GND terminal GND line SDA terminal GND line SCL terminal GND line WP terminal GND line VCC terminal GND line Therefore, it is possible to prevent the supply voltage of opposite polarity from being applied between the GND terminal and the VCC terminal of the SOP type IC memory 131 . Therefore, destruction of the SOP type IC memory 131 can be avoided.

なお、SOPタイプのICメモリ131に格納されているデータを読み出すことができない。 Data stored in the SOP type IC memory 131 cannot be read.

また、ICメモリ131のA0端子は、実装時には出力線であるSDA線に接続されるので、SDA線により、A0端子にGND電位以上の電位が印加されることがないので、ICメモリ131の破壊を避けることができる。 In addition, since the A0 terminal of the IC memory 131 is connected to the SDA line, which is an output line, when the IC memory 131 is mounted, a potential higher than the GND potential is not applied to the A0 terminal by the SDA line. can be avoided.

ICメモリ131のA1端子及びA2端子は、入力線であるSCL線に接続される。従って、SCL線により、A1端子及びA2端子にGND電位以上の電位が印加される可能性がある。しかし、通常時においてSCL線がGND電位であり、データ読み出し時のみGND電位、電源電位が交互に切り替わるのであれば、さほど問題にはならない。 The A1 terminal and A2 terminal of the IC memory 131 are connected to the SCL line, which is an input line. Therefore, the SCL line may apply a potential equal to or higher than the GND potential to the A1 terminal and the A2 terminal. However, if the SCL line is normally at the GND potential and the GND potential and the power supply potential are alternately switched only when data is read, there is not much of a problem.

図8は、本実施形態による電子基板に搭載されるマイクロコンピュータ201及びSOPタイプのICメモリ131であるシリアルEEPROM203並びにマイクロコンピュータ201の接続される表示部205を示す。 FIG. 8 shows a microcomputer 201 mounted on the electronic board according to this embodiment, a serial EEPROM 203 which is an SOP type IC memory 131, and a display section 205 connected to the microcomputer 201. FIG.

図9を参照すると、システムが起動したならば(ステップS301)、マイクロコンピュータ201は、シリアルEEPROM203からデータを読み出せるか否かを確認する(ステップS303)。 Referring to FIG. 9, when the system is started (step S301), the microcomputer 201 checks whether data can be read from the serial EEPROM 203 (step S303).

シリアルEEPROM203からデータを読み出せるならば(ステップS303でYES)、システムを起動する。 If data can be read from the serial EEPROM 203 (YES in step S303), the system is started.

他方で、シリアルEEPROM203からデータを読み出せないならば(ステップS303でNO)、エラー通知を出力して(ステップS307)、起動を停止する(ステップS309)。エラー通知の出力は、画面表示、音声出力などにより人が五感により認識できるように行う。 On the other hand, if the data cannot be read from the serial EEPROM 203 (NO in step S303), an error notification is output (step S307), and the activation is stopped (step S309). The output of the error notification is performed in such a way that a person can recognize it by the five senses through screen display, voice output, or the like.

従って、SOPタイプのICメモリ131に格納されているデータを読み出すことができないならば、SOPタイプのICメモリ131を搭載したDIP-SOP変換アダプタ133を反対の方向でDIPソケット123に差し込んでしまったことを検出することができる。これを検出したならば、作業者は、SOPタイプのICメモリ131を搭載したDIP-SOP変換アダプタ133を正しい方向でDIPソケット123に差し込み直すことができる。 Therefore, if the data stored in the SOP type IC memory 131 cannot be read, the DIP-SOP conversion adapter 133 having the SOP type IC memory 131 mounted thereon is inserted into the DIP socket 123 in the opposite direction. can be detected. When this is detected, the operator can reinsert the DIP-SOP conversion adapter 133 loaded with the SOP type IC memory 131 into the DIP socket 123 in the correct direction.

[第2の実施の形態]
第1の実施の形態においては、ICメモリとして、読み書き可能な不揮発性メモリを用いたが、第2の実施の形態では、その代わりに、リードオンリーメモリー(ROM)を用いる。
[Second embodiment]
In the first embodiment, a readable/writable nonvolatile memory is used as the IC memory, but in the second embodiment, a read only memory (ROM) is used instead.

[第3の実施の形態]
第1の実施の形態では、基板交換時において、交換前の基板から交換後の基板にICメモリ131を換装することを想定した。第3の実施の形態では、製品製造時に基板にICメモリ131を搭載することを想定する。第1の実施の形態をそのまま第3の実施の形態に適用することができる。
[Third embodiment]
In the first embodiment, it is assumed that when the board is replaced, the IC memory 131 is replaced from the board before replacement to the board after replacement. In the third embodiment, it is assumed that the IC memory 131 is mounted on the substrate when manufacturing the product. The first embodiment can be applied as it is to the third embodiment.

[第4の実施の形態]
第4の実施の形態は、第1乃至第3の実施の形態による複合機800に関するものである。図10及び図11は、複合機800の構成などを示すものである。
[Fourth embodiment]
The fourth embodiment relates to the MFP 800 according to the first to third embodiments. 10 and 11 show the configuration of the MFP 800 and the like.

図10及び図11に示すように、複合機800は、原稿の画像を読み取る原稿読取装置820と、シートに画像を形成する複合機本体(画像形成部本体)830と、原稿読取装置820及び複合機本体830を操作するための操作パネル部843と、操作パネル部843による操作に基づいて原稿読取装置820及び複合機本体830を制御する演算処理部841と、を備えている。 As shown in FIGS. 10 and 11, the MFP 800 includes a document reading device 820 that reads an image of a document, a MFP body (image forming unit body) 830 that forms an image on a sheet, a document reading device 820 and a MFP 830 that forms an image on a sheet. An operation panel section 843 for operating the machine main body 830 and an arithmetic processing section 841 for controlling the document reading device 820 and the multifunction machine main body 830 based on operations by the operation panel section 843 are provided.

画像読取りのために原稿読取装置820を単体で用いること、画像形成のために複合機本体830を単体で用いることの他に、画像を複写するためにこれらを連動させることもできる。また、複合機800は図示しない記憶装置及びファクシミリ装置を含んでいてもよい。記憶装置は、原稿読取装置820により読み取られた画像やファクシミリ装置により受信した画像を格納することができる。ファクシミリ装置は、原稿読取装置820により読み取られた画像や記憶装置に格納されている画像を送信することと、外部から画像を受信することができる。更に、複合機800は、ネットワークを介してパーソナルコンピュータと接続するためのインターフェースを含んでいてもよい。複合機800に接続されたパーソナルコンピュータは、これが管理できるデータについて複合機の機能を利用することができる。 In addition to using the document reading device 820 alone for image reading and using the MFP main body 830 alone for image formation, these can be linked to copy images. Moreover, the multi-function device 800 may include a storage device and a facsimile device (not shown). The storage device can store images read by the document reading device 820 and images received by the facsimile device. The facsimile device can transmit images read by the document reading device 820 and images stored in a storage device, and can receive images from the outside. Furthermore, the multi-function device 800 may include an interface for connecting with a personal computer via a network. A personal computer connected to the multifunction device 800 can use the functions of the multifunction device for data that it can manage.

原稿読取装置820は、原稿を自動給送する原稿自動給送部SPF(Single Pass Feeder)824と、原稿の画像を読み取る読取装置本体822と、を備えている。なお、原稿読取装置820は、図11に示す構成要素の他に、図11は示されないが図10に示される構成要素も含む。また、図10に示すように、読取装置本体822には、原稿台826が備わる。 The document reader 820 includes an automatic document feeder SPF (Single Pass Feeder) 824 that automatically feeds a document, and a reader main body 822 that reads an image of the document. In addition to the components shown in FIG. 11, document reading device 820 also includes components shown in FIG. 10, although FIG. 11 is not shown. Further, as shown in FIG. 10, the reading device main body 822 is provided with a document platen 826 .

複合機本体830は、シートを給送するシート給送部10と、シートを手差し給送可能な手差し給送部20と、シート給送部10又は手差し給送部20により給送されるシートに画像を形成する画像形成部30と、を備えている。 The multifunction machine main body 830 includes a sheet feeding unit 10 that feeds sheets, a manual feeding unit 20 that can manually feed sheets, and a sheet fed by the sheet feeding unit 10 or the manual feeding unit 20. and an image forming unit 30 for forming an image.

シート給送部10は、シートを積載するシート積載部11と、シート積載部11に積載されたシートを1枚ずつ分離給送する分離給送部12と、を備えている。シート積載部11は、回転軸13を中心に回動する中板14を備えており、中板14は、シートを給送する際に回動してシートを上方に持ち上げる。分離給送部12は、中板14により持ち上げられたシートを給送するピックアップローラ15と、ピックアップローラ15により給送されるシートを1枚ずつに分離する分離ローラ対16と、を備えている。 The sheet feeding portion 10 includes a sheet stacking portion 11 for stacking sheets, and a separation feeding portion 12 for separating and feeding the sheets stacked on the sheet stacking portion 11 one by one. The sheet stacking unit 11 includes a middle plate 14 that rotates around a rotation shaft 13. The middle plate 14 rotates and lifts the sheet upward when feeding the sheet. The separation feeding unit 12 includes a pickup roller 15 that feeds the sheet lifted by the intermediate plate 14, and a separation roller pair 16 that separates the sheets fed by the pickup roller 15 one by one. .

手差し給送部20は、シートを積載可能な手差しトレイ21と、手差しトレイ21に積載されたシートを1枚ずつ分離給送する分離給送部22と、を備えている。手差しトレイ21は、複合機本体830に回動自在に支持されており、手差し給送する際には、所定の角度に固定させることでシートを積載可能になる。分離給送部22は、手差しトレイ21に積載されたシートを給送するピックアップローラ23と、ピックアップローラ23により給送されるシートを1枚ずつに分離する分離ローラ24及び分離パッド25と、を備えている。 The manual feeding section 20 includes a manual feeding tray 21 on which sheets can be stacked, and a separation feeding section 22 for separating and feeding the sheets stacked on the manual feeding tray 21 one by one. The manual feed tray 21 is rotatably supported by the main body 830 of the multi-function machine, and when manually feeding, it is fixed at a predetermined angle so that sheets can be stacked. The separation feeding unit 22 includes a pickup roller 23 that feeds the sheets stacked on the manual feed tray 21, and a separation roller 24 and a separation pad 25 that separate the sheets fed by the pickup roller 23 one by one. I have.

画像形成部30は、イエロー(Y)、マゼンタ(M)、シアン(C)、ブラック(K)の画像を形成する4つのプロセスカートリッジ31Y~31Kと、後述する感光体ドラム740Y~740Kと、これらの表面を露光する露光装置32と、感光体ドラム740Y~740Kの表面に形成されたトナー像をシートに転写する転写部(転写手段)33と、転写したトナー像をシートに定着させる定着部34と、を備えている。なお、符号の最後に付すアルファベット(Y、M、C、K)は、それぞれの色(イエロー、マゼンタ、シアン、ブラック)を示している。 The image forming unit 30 includes four process cartridges 31Y to 31K for forming yellow (Y), magenta (M), cyan (C), and black (K) images, and photosensitive drums 740Y to 740K, which will be described later. a transfer unit (transfer means) 33 for transferring the toner images formed on the surfaces of the photosensitive drums 740Y to 740K onto a sheet; and a fixing unit 34 for fixing the transferred toner images onto the sheet. and have. The letters (Y, M, C, K) attached to the end of the symbols indicate respective colors (yellow, magenta, cyan, black).

4つのプロセスカートリッジ31Y~31Kのそれぞれは、複合機本体830から取り外し可能に構成されており、交換可能となっている。なお、4つのプロセスカートリッジ31Y~31Kは、形成する画像の色が異なること以外は同様な構成であるため、イエロー(Y)の画像を形成するプロセスカートリッジ31Yの構成のみの説明し、プロセスカートリッジ31M~31Kの説明は省略する。 Each of the four process cartridges 31Y to 31K is detachable from the multifunction machine main body 830 and is replaceable. Since the four process cartridges 31Y to 31K have the same configuration except that the colors of the images formed are different, only the configuration of the process cartridge 31Y for forming an image of yellow (Y) will be described, and the process cartridge 31M will be described. Description of ∼31K is omitted.

プロセスカートリッジ31Yは、像担持体としての感光体ドラム740Yと、感光体ドラム740Yを帯電させる帯電器741Yと、感光体ドラム740Y上に形成された静電潜像を現像する現像装置742Yと、感光体ドラム740Yの表面に残留するトナーを除去するドラムクリーナ743Yと、を備えている。現像装置742Yは、感光体ドラム740Yを現像する現像装置本体(詳細には図示せず)と、現像装置本体にトナーを供給するトナーカートリッジ(詳細には図示せず)と、を備えている。トナーカートリッジは、現像装置本体に着脱可能に構成されており、収容されたトナーが無くなると、現像装置本体から取り外して、交換することができるようになっている。 The process cartridge 31Y includes a photoreceptor drum 740Y as an image carrier, a charger 741Y that charges the photoreceptor drum 740Y, a developing device 742Y that develops an electrostatic latent image formed on the photoreceptor drum 740Y, and a photosensitive drum 740Y. and a drum cleaner 743Y for removing toner remaining on the surface of the body drum 740Y. The developing device 742Y includes a developing device body (not shown in detail) that develops the photosensitive drum 740Y, and a toner cartridge (not shown in detail) that supplies toner to the developing device body. The toner cartridge is configured to be detachable from the developing device main body, and can be removed from the developing device main body and replaced when the contained toner runs out.

露光装置32は、レーザ光を照射する光源(図示せず)と、レーザ光を感光体ドラム740Y~740Kに導く複数のミラー(図示せず)等と、を備えている。転写部33は、感光体ドラム740Y~740Kに形成されたトナー像を担持する中間転写ベルト35と、感光体ドラム740Y~740Kに形成されたトナー像を中間転写ベルト35に一次転写する一次転写ローラ36Y~36Kと、中間転写ベルト35に転写されたトナー像をシートに二次転写する二次転写ローラ37と、中間転写ベルト35に残留するトナーを除去するベルトクリーナ38と、を備えている。中間転写ベルト35は、駆動ローラ39a及び従動ローラ39bに掛け渡されており、一次転写ローラ36Y~36Kによって感光体ドラム740Y~740Kに押し付けられている。二次転写ローラ37は、駆動ローラ39aとで中間転写ベルト35をニップ(挟持)しており、ニップ部Nで中間転写ベルト35が担持するトナー像をシートに転写する。定着部34は、シートを加熱する加熱ローラ34aと、加熱ローラ34aに圧接する加圧ローラ34bと、を備えている。 The exposure device 32 includes a light source (not shown) that emits laser light, a plurality of mirrors (not shown) that guide the laser light to the photosensitive drums 740Y to 740K, and the like. The transfer unit 33 includes an intermediate transfer belt 35 that carries the toner images formed on the photoreceptor drums 740Y to 740K, and a primary transfer roller that primarily transfers the toner images formed on the photoreceptor drums 740Y to 740K onto the intermediate transfer belt 35. 36Y to 36K, a secondary transfer roller 37 that secondarily transfers the toner image transferred on the intermediate transfer belt 35 onto a sheet, and a belt cleaner 38 that removes toner remaining on the intermediate transfer belt 35 . The intermediate transfer belt 35 is stretched over a driving roller 39a and a driven roller 39b, and pressed against the photosensitive drums 740Y-740K by the primary transfer rollers 36Y-36K. The secondary transfer roller 37 nips (holds) the intermediate transfer belt 35 with the driving roller 39a, and transfers the toner image carried by the intermediate transfer belt 35 to the sheet at the nip portion N. FIG. The fixing section 34 includes a heating roller 34a that heats the sheet, and a pressure roller 34b that presses against the heating roller 34a.

操作パネル部843は、所定の情報を表示する表示部845と、利用者が原稿読取装置820及び複合機本体830への指示を入力する入力部847と、を備えている。本実施形態においては、操作パネル部843は、読取装置本体822の正面側に配設されている。なお、正面側は図10の紙面の手前側に対応し、裏面側は図10の背面側に対応する。 The operation panel section 843 includes a display section 845 that displays predetermined information, and an input section 847 that allows the user to input instructions to the document reading device 820 and the multifunction machine main body 830 . In this embodiment, the operation panel section 843 is arranged on the front side of the reading device main body 822 . The front side corresponds to the front side of the paper surface of FIG. 10, and the back side corresponds to the back side of FIG.

図11に示すように、演算処理部841は、シート給送部10、手差し給送部20、画像形成部30及び原稿読取装置820を駆動制御するCPU841aと、CPU841aを動作させるための各種プログラムとCPU841aが用いる各種情報等を記憶するメモリ841bと、を備えている。演算処理部841は、利用者による操作パネル部843への操作に基づいて、シート給送部10、手差し給送部20、画像形成部30及び原稿読取装置820の動作を統合して制御し、シートに画像を形成させる。 As shown in FIG. 11, the arithmetic processing unit 841 includes a CPU 841a for driving and controlling the sheet feeding unit 10, the manual feeding unit 20, the image forming unit 30, and the document reading device 820, and various programs for operating the CPU 841a. and a memory 841b that stores various information used by the CPU 841a. The arithmetic processing unit 841 integrates and controls the operations of the sheet feeding unit 10, the manual feeding unit 20, the image forming unit 30, and the document reading device 820 based on the operation of the operation panel unit 843 by the user. The sheet is imaged.

演算処理部841に第1乃至第3の実施の形態によるICソケット及びICメモリを導入することができる。ICメモリには、例えば、CPU841aが読み込んで実行するためのプログラムを格納したり、CPU841aがプログラムの実行時に読み取るデータを格納しておく。 The IC socket and IC memory according to the first to third embodiments can be introduced into the arithmetic processing unit 841 . The IC memory stores, for example, a program to be read and executed by the CPU 841a, or stores data read by the CPU 841a when executing the program.

次に、上述のように構成された複合機800による画像形成動作(演算処理部841による画像形成制御)について説明する。本実施形態においては、原稿自動給送部824により給送され、読取装置本体822により読み取られた読取原稿の画像を、シート給送部10により給送されるシートに画像形成部30が形成する画像形成動作を例にとり説明する。 Next, an image forming operation (image forming control by the arithmetic processing unit 841) by the multifunction machine 800 configured as described above will be described. In this embodiment, the image forming section 30 forms an image of the read document fed by the automatic document feeding section 824 and read by the reading device main body 822 on the sheet fed by the sheet feeding section 10. An image forming operation will be described as an example.

利用者による操作パネル部843の入力部847への入力により、画像形成開始信号が発信されると、利用者により原稿自動給送部824に載置された読取原稿が原稿読取位置に向けて自動給送され、原稿読取位置で読取装置本体822によって画像が読み取られる。 When the user inputs an image forming start signal to the input unit 847 of the operation panel unit 843, the read document placed on the automatic document feeder 824 by the user is automatically directed to the document reading position. The document is fed, and the image is read by the reading device main body 822 at the document reading position.

読取装置本体822により原稿の画像が読み取られると、読み取られた原稿の画像情報に基づいて、露光装置32が感光体ドラム740Y~740Kに向けて、それぞれに対応する複数のレーザ光を照射する。このとき、感光体ドラム740Y~740Kは、それぞれ、帯電器741Y~741Kにより予め帯電されており、それぞれに対応するレーザ光が照射されることで感光体ドラム740Y~740K上にそれぞれの静電潜像が形成される。その後、現像装置742Y~742Kにより感光体ドラム740Y~740K上にそれぞれ形成された静電潜像が現像され、感光体ドラム740Y~740K上に、イエロー(Y)、マゼンタ(M)、シアン(C)及びブラック(K)のトナー像が形成される。感光体ドラム740Y~740K上に形成された各色のトナー像は、一次転写ローラ36Y~36Kによって中間転写ベルト35に重畳転写され、重畳転写されたトナー像(フルカラーのトナー像)は、中間転写ベルト35に担持された状態でニップ部Nまで搬送される。 When the image of the document is read by the reading device main body 822, the exposure device 32 irradiates a plurality of laser beams corresponding to each of the photosensitive drums 740Y to 740K based on the image information of the read document. At this time, the photoreceptor drums 740Y to 740K are pre-charged by chargers 741Y to 741K, respectively. An image is formed. After that, the electrostatic latent images formed on the photoreceptor drums 740Y to 740K are developed by developing devices 742Y to 742K, respectively, and yellow (Y), magenta (M), and cyan (C) images are formed on the photoreceptor drums 740Y to 740K. ) and black (K) toner images are formed. The toner images of respective colors formed on the photosensitive drums 740Y to 740K are superimposedly transferred onto the intermediate transfer belt 35 by the primary transfer rollers 36Y to 36K, and the superimposedly transferred toner images (full-color toner images) are transferred to the intermediate transfer belt. It is conveyed to the nip portion N while being carried by 35 .

上述の画像形成動作に並行して、シート積載部11に積載されたシートが、分離給送部12によって1枚ずつに分離されながら、ピックアップローラ15によりシート搬送路26に給送される。そして、ニップ部Nのシート搬送方向上流にあるレジストローラ対27で、斜行が補正されると共に、所定の搬送タイミングでニップ部Nに搬送される。ニップ部Nに搬送されたシートは、二次転写ローラ37によって中間転写ベルト35が担持するフルカラーのトナー像が転写される。 In parallel with the image forming operation described above, the sheets stacked on the sheet stacking section 11 are separated one by one by the separation feeding section 12 and fed to the sheet conveying path 26 by the pickup roller 15 . Then, the skew is corrected by the registration roller pair 27 upstream of the nip portion N in the sheet conveying direction, and the sheet is conveyed to the nip portion N at a predetermined conveying timing. A full-color toner image carried by the intermediate transfer belt 35 is transferred to the sheet conveyed to the nip portion N by the secondary transfer roller 37 .

トナー像が転写されたシートは、定着部34で加熱・加圧されることでトナー像が溶融定着され、排出ローラ対18により装置外に排出される。装置外に排出されたシートは、排出シート積載部19に積載される。 The sheet onto which the toner image has been transferred is heated and pressurized by the fixing unit 34 to melt and fix the toner image, and the sheet is discharged outside the apparatus by the discharge roller pair 18 . Sheets discharged outside the apparatus are stacked on the discharged sheet stacking unit 19 .

なお、シートの両面(第1面及び第2面)に画像を形成する場合には、第1面に画像が形成されたシートが装置外に排出される前に、排出ローラ対18を逆回転させて両面搬送路17に搬送し、両面搬送路17を介して画像形成部30に再搬送する。そして、第1面と同様に、第2面に画像を形成し、装置外に排出する。装置外に排出されたシートは、排出シート積載部19に積載される。 When images are formed on both sides of the sheet (the first side and the second side), before the sheet with the image formed on the first side is discharged outside the apparatus, the discharge roller pair 18 is rotated in the reverse direction. Then, the sheet is conveyed to the double-sided conveying path 17 and then conveyed to the image forming section 30 again via the double-sided conveying path 17 . Then, similarly to the first side, an image is formed on the second side and discharged to the outside of the apparatus. Sheets discharged outside the apparatus are stacked on the discharged sheet stacking unit 19 .

本発明はその精神または主要な特徴から逸脱することなく、他の種々の形で実施することができる。そのため、前述した各実施形態は単なる例示にすぎず、限定的に解釈されるべきではない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更はすべて本発明の範囲内のものである。 The invention can be embodied in various other forms without departing from its spirit or essential characteristics. Therefore, each embodiment mentioned above is only an illustration, and should not be interpreted restrictively. The scope of the present invention is indicated by the claims and is not restricted by the text of the specification. Furthermore, all modifications and changes within the equivalent scope of claims are within the scope of the present invention.

本発明は、ICの実装に利用することができる。 INDUSTRIAL APPLICABILITY The present invention can be used for mounting ICs.

121 DIPタイプのIC
123 DIPソケット
131 SOPタイプのIC
133 DIP-SOP変換アダプタ
121 DIP type IC
123 DIP socket 131 SOP type IC
133 DIP-SOP conversion adapter

Claims (11)

ベースソケットに備わる複数の端子にそれぞれ接続されることが可能な複数の一次側端子と、
パッケージ型集積回路に備わる複数の端子にそれぞれ接続されることが可能な複数の二次側端子と、
前記複数の一次側端子と前記複数の二次側端子とを少なくとも部分的に接続する複数の配線と、
を備える変換ソケットであって、
前記複数の配線は、
前記ベースソケットに前記変換ソケットが正しい向きに挿入された場合には、前記パッケージ型集積回路のグランド端子が接続された前記二次側端子が、グランド線に接続されたベースソケットの第1端子に接続された前記一次側端子に接続され、前記ベースソケットに前記変換ソケットが正しい向きとは反対の向きに挿入された場合には、前記パッケージ型集積回路のグランド端子が接続された前記二次側端子が、グランド線に接続されたベースソケットの第2端子に接続された前記一次側端子に接続されるようなグランド端子用配線と、
前記ベースソケットに前記変換ソケットが正しい向きに挿入された場合には、前記パッケージ型集積回路の電源端子が接続された前記二次側端子が、電源線に接続されたベースソケットの電源端子に接続された前記一次側端子に接続され、前記ベースソケットに前記変換ソケットが正しい向きとは反対の向きに挿入された場合には、前記パッケージ型集積回路の電源端子が接続された前記二次側端子が、グランド線に接続されたベースソケットのグランド端子に接続された前記一次側端子に接続されるような電源端子用配線と、
を含む変換ソケットであって、
前記パッケージ 集積回路が搭載された前記変換ソケットが正しい向きとは反対の方向に前記ベースソケットに挿入された場合には、前記パッケージ 集積回路に格納されているデータを読み出すことができないが、前記パッケージ型集積回路の前記グランド端子と前記パッケージ型集積回路の前記電源端子との間に電源電圧が逆極性で印加されることを防止できることを特徴とする変換ソケット。
a plurality of primary side terminals each connectable to a plurality of terminals provided in the base socket;
a plurality of secondary terminals each connectable to a plurality of terminals provided in the package type integrated circuit;
a plurality of wires that at least partially connect the plurality of primary side terminals and the plurality of secondary side terminals;
A conversion socket comprising:
The plurality of wirings are
When the conversion socket is inserted into the base socket in the correct direction, the secondary terminal connected to the ground terminal of the packaged integrated circuit is connected to the first terminal of the base socket connected to the ground line. The secondary side connected to the connected primary side terminal and connected to the ground terminal of the packaged integrated circuit when the conversion socket is inserted into the base socket in a direction opposite to the correct direction. a ground terminal wiring whose terminal is connected to the primary side terminal connected to the second terminal of the base socket connected to the ground line ;
When the conversion socket is inserted into the base socket in the correct direction, the secondary terminals connected to the power terminals of the packaged integrated circuit are connected to the power terminals of the base socket connected to the power line. When the conversion socket is inserted into the base socket in a direction opposite to the correct direction, the secondary side terminal connected to the power supply terminal of the packaged integrated circuit is connected to the primary side terminal connected to the ground terminal of the base socket connected to the ground line;
A translation socket containing
If the conversion socket on which the packaged integrated circuit is mounted is inserted into the base socket in a direction opposite to the correct orientation, the data stored in the packaged integrated circuit cannot be read . A conversion socket characterized in that it is possible to prevent a power supply voltage of opposite polarity from being applied between the ground terminal of the package type integrated circuit and the power supply terminal of the package type integrated circuit.
請求項1に記載の変換ソケットであって、
前記グランド線に接続されたベースソケットの第1端子は、前記グランド線に接続されたベースソケットのアドレス端子であることを特徴とする変換ソケット。
The conversion socket according to claim 1,
A conversion socket, wherein the first terminal of the base socket connected to the ground line is an address terminal of the base socket connected to the ground line.
請求項1又は2に記載の変換ソケットであって、
前記グランド線に接続されたベースソケットの第2端子は、前記グランド線に接続されたベースソケットのライトプロテクト端子であることを特徴とする変換ソケット。
The conversion socket according to claim 1 or 2,
A conversion socket, wherein the second terminal of the base socket connected to the ground line is a write protect terminal of the base socket connected to the ground line.
請求項1乃至の何れか1項に記載の変換ソケットであって、
前記複数の配線は、
前記ベースソケットに前記変換ソケットが正しい向きに挿入された場合には、前記パッケージ型集積回路のライトプロテクト端子が接続された前記二次側端子が、グランド線に接続されたベースソケットのライトプロテクト端子に接続された前記一次側端子に接続され、前記ベースソケットに前記変換ソケットが正しい向きとは反対の向きに挿入された場合には、前記パッケージ型集積回路のライトプロテクト端子が接続された前記二次側端子が、グランド線に接続されたベースソケットのアドレス端子に接続された前記一次側端子に接続されるようなライトプロテクト端子用配線を更に含むことを特徴とする変換ソケット。
The conversion socket according to any one of claims 1 to 3 ,
The plurality of wirings are
When the conversion socket is inserted into the base socket in the correct direction, the secondary terminal connected to the write protect terminal of the package type integrated circuit is the write protect terminal of the base socket connected to the ground line. When the conversion socket is inserted into the base socket in a direction opposite to the correct direction, the secondary side to which the write protect terminal of the package type integrated circuit is connected A conversion socket further comprising a wire for a write protect terminal such that a secondary terminal is connected to the primary terminal connected to an address terminal of a base socket connected to a ground line.
請求項1乃至の何れか1項に記載の変換ソケットであって、
前記複数の配線は、
前記ベースソケットに前記変換ソケットが正しい向きに挿入された場合には、前記パッケージ型集積回路のアドレス端子が接続された前記二次側端子が、グランド線に接続されたベースソケットのアドレス端子に接続された前記一次側端子に接続され、前記ベースソケットに前記変換ソケットが正しい向きとは反対の向きに挿入された場合には、前記パッケージ型集積回路のアドレス端子が接続された前記二次側端子が、シリアルデータ線に接続されたベースソケットのシリアルデータ端子、シリアルクロック線に接続されたベースソケットのシリアルクロック線又はライトプロテクト線が接続されたベースソケットのライトプロテクト端子に接続された前記一次側端子に接続されるようなアドレス端子用配線を更に含むことを特徴とする変換ソケット。
The conversion socket according to any one of claims 1 to 4 ,
The plurality of wirings are
When the conversion socket is inserted into the base socket in the correct direction, the secondary terminals connected to the address terminals of the package type integrated circuit are connected to the address terminals of the base socket connected to the ground line. When the conversion socket is inserted into the base socket in a direction opposite to the correct direction, the secondary side terminals connected to the address terminals of the packaged integrated circuit is connected to the serial data terminal of the base socket connected to the serial data line, the serial clock line of the base socket connected to the serial clock line, or the write protect terminal of the base socket connected to the write protect line. A conversion socket further comprising an address terminal wire connected to the terminal.
請求項1乃至の何れか1項に記載の変換ソケットであって、
前記複数の配線は、
前記ベースソケットに前記変換ソケットが正しい向きに挿入された場合には、前記パッケージ型集積回路のシリアルデータ端子が接続された前記二次側端子が、シリアルデータ線に接続されたベースソケットのシリアルデータ端子に接続された前記一次側端子に接続され、前記ベースソケットに前記変換ソケットが正しい向きとは反対の向きに挿入された場合には、前記パッケージ型集積回路のシリアルデータ端子が接続された前記二次側端子が、アドレス線に接続されたベースソケットのアドレス端子に接続された前記一次側端子に接続されるようなシリアルデータ端子用配線を更に含むことを特徴とする変換ソケット。
The conversion socket according to any one of claims 1 to 5 ,
The plurality of wirings are
When the conversion socket is inserted into the base socket in the correct direction, the secondary terminal connected to the serial data terminal of the package type integrated circuit is connected to the serial data line of the base socket connected to the serial data line. When the conversion socket is inserted into the base socket in a direction opposite to the correct direction, the serial data terminal of the package type integrated circuit is connected to the primary side terminal connected to the terminal. A conversion socket further comprising serial data terminal wiring such that secondary terminals are connected to said primary terminals connected to address terminals of a base socket connected to address lines.
請求項1乃至の何れか1項に記載の変換ソケットであって、
前記複数の配線は、
前記ベースソケットに前記変換ソケットが正しい向きに挿入された場合には、前記パッケージ型集積回路のシリアルクロック端子が接続された前記二次側端子が、シリアルクロック線に接続されたベースソケットのシリアルクロック端子に接続された前記一次側端子に接続され、前記ベースソケットに前記変換ソケットが正しい向きとは反対の向きに挿入された場合には、前記パッケージ型集積回路のシリアルクロック端子が接続された前記二次側端子が、アドレス線に接続されたベースソケットのアドレス端子に接続された前記一次側端子に接続されるようなシリアルクロック端子用配線を更に含むことを特徴とする変換ソケット。
The conversion socket according to any one of claims 1 to 6 ,
The plurality of wirings are
When the conversion socket is inserted into the base socket in the correct direction, the secondary terminal connected to the serial clock terminal of the packaged integrated circuit is the serial clock of the base socket connected to the serial clock line. When the conversion socket is inserted into the base socket in a direction opposite to the correct direction, the serial clock terminal of the package type integrated circuit is connected to the primary side terminal connected to the terminal. A conversion socket further comprising serial clock terminal wiring such that secondary terminals are connected to said primary terminals connected to address terminals of a base socket connected to address lines.
ベースソケットに備わる複数の端子にそれぞれ接続されることが可能な複数の一次側端子と、
パッケージ型集積回路に備わる複数の端子にそれぞれ接続されることが可能な複数の二次側端子と、
前記複数の一次側端子と前記複数の二次側端子とを少なくとも部分的に接続する複数の配線と、
を備える変換ソケットにおいて、
前記複数の配線は、
前記ベースソケットに前記変換ソケットが正しい向きに挿入された場合には、前記パッケージ型集積回路のグランド端子が接続された前記二次側端子が、グランド線に接続されたベースソケットの第1 端子に接続された前記一次側端子に接続され、
前記ベースソケットに前記変換ソケットが正しい向きとは反対の向きに挿入された場合には、前記パッケージ型集積回路のグランド端子が接続された前記二次側端子が、グランド線に接続されたベースソケットの第2端子に接続された前記一次側端子に接続されるようなグランド端子用配線を含み、
前記パッケージ型集積回路が実装されている前記変換ソケットのベースソケットに対する誤挿入を検出するための誤挿入検出装置であって、
前記パッケージ型集積回路が実装されている前記変換ソケットが前記ベースソケットに挿入されたならば、前記パッケージ型集積回路に格納されているデータの読み出しを試み、
該読み出しに失敗したならば、前記パッケージ型集積回路が実装されている前記変換ソケットが前記ベースソケットに誤挿入されていると判断する手段を備えることを特徴とする誤挿入検出装置。
a plurality of primary side terminals each connectable to a plurality of terminals provided in the base socket;
a plurality of secondary terminals each connectable to a plurality of terminals provided in the package type integrated circuit;
a plurality of wires that at least partially connect the plurality of primary side terminals and the plurality of secondary side terminals;
In a conversion socket with
The plurality of wirings are
When the conversion socket is inserted into the base socket in the correct direction, the secondary terminal connected to the ground terminal of the packaged integrated circuit is connected to the first terminal of the base socket connected to the ground line. connected to the connected primary side terminal,
When the conversion socket is inserted into the base socket in a direction opposite to the correct direction, the secondary terminal connected to the ground terminal of the package type integrated circuit is connected to the ground line in the base socket. including a ground terminal wiring connected to the primary side terminal connected to the second terminal of
An erroneous insertion detection device for detecting erroneous insertion into a base socket of the conversion socket in which the package type integrated circuit is mounted,
when the conversion socket on which the packaged integrated circuit is mounted is inserted into the base socket, attempting to read data stored in the packaged integrated circuit;
An erroneous insertion detection device, comprising means for determining that said conversion socket in which said package type integrated circuit is mounted is erroneously inserted into said base socket if said reading fails.
請求項に記載の誤挿入検出装置であって、
前記パッケージ型集積回路が実装されている前記変換ソケットが前記ベースソケットに誤挿入されていると判断したならば、その通知を出力する手段を更に備えることを特徴とする誤挿入検出装置。
The incorrect insertion detection device according to claim 8 ,
The erroneous insertion detection device further comprises means for outputting a notification when it is determined that the conversion socket on which the package type integrated circuit is mounted is erroneously inserted into the base socket.
ベースソケットに備わる複数の端子にそれぞれ接続されることが可能な複数の一次側端子と、
パッケージ型集積回路に備わる複数の端子にそれぞれ接続されることが可能な複数の二次側端子と、
前記複数の一次側端子と前記複数の二次側端子とを少なくとも部分的に接続する複数の配線と、
を備える変換ソケットにおいて、
前記複数の配線は、
前記ベースソケットに前記変換ソケットが正しい向きに挿入された場合には、前記パッケージ型集積回路のグランド端子が接続された前記二次側端子が、グランド線に接続されたベースソケットの第1 端子に接続された前記一次側端子に接続され、
前記ベースソケットに前記変換ソケットが正しい向きとは反対の向きに挿入された場合には、前記パッケージ型集積回路のグランド端子が接続された前記二次側端子が、グランド線に接続されたベースソケットの第2端子に接続された前記一次側端子に接続されるようなグランド端子用配線を含み、
前記パッケージ型集積回路が実装されている前記変換ソケットのベースソケットに対する誤挿入を検出するための誤挿入検出方法であって、
前記パッケージ型集積回路が実装されている前記変換ソケットが前記ベースソケットに挿入されたならば、前記パッケージ型集積回路に格納されているデータの読み出しを試み、
該読み出しに失敗したならば、前記パッケージ型集積回路が実装されている前記変換ソケットが前記ベースソケットに誤挿入されていると判断することを特徴とする誤挿入検出方法。
a plurality of primary side terminals each connectable to a plurality of terminals provided in the base socket;
a plurality of secondary terminals each connectable to a plurality of terminals provided in the package type integrated circuit;
a plurality of wires that at least partially connect the plurality of primary side terminals and the plurality of secondary side terminals;
In a conversion socket with
The plurality of wirings are
When the conversion socket is inserted into the base socket in the correct direction, the secondary terminal connected to the ground terminal of the packaged integrated circuit is connected to the first terminal of the base socket connected to the ground line. connected to the connected primary side terminal,
When the conversion socket is inserted into the base socket in a direction opposite to the correct direction, the secondary terminal connected to the ground terminal of the package type integrated circuit is connected to the ground line in the base socket. including a ground terminal wiring connected to the primary side terminal connected to the second terminal of
An erroneous insertion detection method for detecting erroneous insertion into a base socket of the conversion socket on which the package type integrated circuit is mounted, comprising:
when the conversion socket on which the packaged integrated circuit is mounted is inserted into the base socket, attempting to read data stored in the packaged integrated circuit;
If the reading fails, it is determined that the conversion socket in which the package type integrated circuit is mounted is erroneously inserted into the base socket.
請求項10に記載の誤挿入検出方法であって、
前記パッケージ型集積回路が実装されている前記変換ソケットが前記ベースソケットに誤挿入されていると判断したならば、その通知を出力することを特徴とする誤挿入検出方法。
The erroneous insertion detection method according to claim 10 ,
An erroneous insertion detection method, comprising outputting a notification when it is determined that said conversion socket on which said package type integrated circuit is mounted is erroneously inserted into said base socket.
JP2019134199A 2019-07-20 2019-07-20 Conversion socket, erroneous insertion detection device and erroneous insertion detection method Active JP7273641B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019134199A JP7273641B2 (en) 2019-07-20 2019-07-20 Conversion socket, erroneous insertion detection device and erroneous insertion detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019134199A JP7273641B2 (en) 2019-07-20 2019-07-20 Conversion socket, erroneous insertion detection device and erroneous insertion detection method

Publications (2)

Publication Number Publication Date
JP2021018933A JP2021018933A (en) 2021-02-15
JP7273641B2 true JP7273641B2 (en) 2023-05-15

Family

ID=74563748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019134199A Active JP7273641B2 (en) 2019-07-20 2019-07-20 Conversion socket, erroneous insertion detection device and erroneous insertion detection method

Country Status (1)

Country Link
JP (1) JP7273641B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367750A (en) 2001-06-06 2002-12-20 Heiwa Corp Conversion module
JP2004021421A (en) 2002-06-13 2004-01-22 Sharp Corp Memory device control method, program therefor, and recording medium

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60106297U (en) * 1983-12-22 1985-07-19 株式会社東芝 ROM package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367750A (en) 2001-06-06 2002-12-20 Heiwa Corp Conversion module
JP2004021421A (en) 2002-06-13 2004-01-22 Sharp Corp Memory device control method, program therefor, and recording medium

Also Published As

Publication number Publication date
JP2021018933A (en) 2021-02-15

Similar Documents

Publication Publication Date Title
JP5011160B2 (en) Cartridge for image forming apparatus
JP5135314B2 (en) Image forming apparatus
JP7273641B2 (en) Conversion socket, erroneous insertion detection device and erroneous insertion detection method
JP3866055B2 (en) Image forming apparatus
JP2009115898A (en) Image forming apparatus and electronic equipment
JP5622878B2 (en) Image forming apparatus and image forming apparatus control method
JP6269580B2 (en) Image forming apparatus and genuine product judgment method
US6301450B1 (en) Electrophotography apparatus
JP2010181638A (en) Image forming device
JP2010276638A (en) Image forming apparatus
JP5575721B2 (en) Image forming apparatus
JP5094316B2 (en) Image forming apparatus, storage device, and data inspection method
JP3729022B2 (en) Image forming apparatus and image forming apparatus control method
CN107797403B (en) image forming apparatus
JP4224934B2 (en) Process cartridge and printer system
JP7677054B2 (en) Image forming apparatus, image forming method and program
JP4900412B2 (en) Image processing device
JP2017129811A (en) Image forming apparatus
JP7480644B2 (en) Image forming device
JP7632113B2 (en) Image forming device
JP3698013B2 (en) Cartridge with storage medium and image forming apparatus
JP2009116150A (en) Image forming apparatus and developing unit
JP2026022911A (en) Image forming device
US9261839B2 (en) Image forming system and option device
JPH09114166A (en) Image forming device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230428

R150 Certificate of patent or registration of utility model

Ref document number: 7273641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150