Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7274148B2 - 三次元構造体の製造方法、縦型トランジスタの製造方法、および縦型トランジスタ用基板 - Google Patents
[go: Go Back, main page]

JP7274148B2 - 三次元構造体の製造方法、縦型トランジスタの製造方法、および縦型トランジスタ用基板 - Google Patents

三次元構造体の製造方法、縦型トランジスタの製造方法、および縦型トランジスタ用基板 Download PDF

Info

Publication number
JP7274148B2
JP7274148B2 JP2019531031A JP2019531031A JP7274148B2 JP 7274148 B2 JP7274148 B2 JP 7274148B2 JP 2019531031 A JP2019531031 A JP 2019531031A JP 2019531031 A JP2019531031 A JP 2019531031A JP 7274148 B2 JP7274148 B2 JP 7274148B2
Authority
JP
Japan
Prior art keywords
dimensional structure
silicon substrate
manufacturing
core
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019531031A
Other languages
English (en)
Other versions
JPWO2019017326A1 (ja
Inventor
和隆 上條
悦生 福田
高志 石川
宏治 泉妻
守也 宮下
多可雄 坂本
哲郎 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
GlobalWafers Japan Co Ltd
Original Assignee
Tohoku University NUC
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, GlobalWafers Japan Co Ltd filed Critical Tohoku University NUC
Publication of JPWO2019017326A1 publication Critical patent/JPWO2019017326A1/ja
Application granted granted Critical
Publication of JP7274148B2 publication Critical patent/JP7274148B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01346—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a gaseous ambient using an oxygen or a water vapour, e.g. oxidation through a layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本発明は、三次元構造体の製造方法、縦型トランジスタの製造方法、および縦型トランジスタ用基板に関する。
従来、シリコン基板を利用して三次元構造体を有する縦型トランジスタを製造する際に、ゲート領域等を形成するために、シリコン基板の表面をエッチングしてピラーやトレンチ等から成る三次元形状を形成した後、熱処理等によりその表面を酸化させることにより、内部がＳｉを主体とする芯部から成り、その表面が二酸化ケイ素等の酸化膜で覆われた三次元構造体を形成することが行われている（例えば、特許文献１または２参照）。
特許第５１７６１８０号公報 特表２００７－５２９１１５号公報
しかしながら、特許文献１および２に記載の方法では、シリコン基板として、三次元形状を形成する表層の酸素濃度が１×１０１６ atoms/cm3程度以下のものを使用しており、熱処理を行うと、その三次元形状からＳｉが放出されてしまうため、Ｓｉを主体とする芯部が細くなるという課題があった。また、三次元構造体の芯部と酸化膜との境界面に凹凸が形成されるため、電気抵抗が大きくなり、電気特性が低下してしまうという課題もあった。
本発明は、このような課題に着目してなされたもので、熱処理によるＳｉの放出を抑制可能で、Ｓｉを主体とする芯部と酸化膜との境界面を比較的滑らかにすることができる三次元構造体の製造方法、縦型トランジスタの製造方法、および縦型トランジスタ用基板を提供することを目的とする。
上記目的を達成するために、本発明に係る三次元構造体の製造方法は、酸素濃度が１×１０１７ atoms/cm3以上の表層を有するシリコン基板の前記表層を加工して三次元形状を形成した後、熱処理を行って前記三次元形状の表面に酸化膜を形成することにより、三次元構造体を製造することを特徴とし、前記三次元構造体は、前記シリコン基板から連続したＳｉを主体とする芯部と、前記芯部の表面を覆うＳｉＯ ２ 製の被膜とを有し、前記芯部と前記被膜との境界面に、１０ｎｍ以下の周期で高低差が１．５ｎｍ以下の凹凸を有することを特徴とする。
本発明に係る三次元構造体の製造方法は、Ｓｉを主体とする芯部と、その表面に形成された酸化膜とを有する三次元構造体を製造することができる。本発明に係る三次元構造体の製造方法は、酸素濃度が１×１０１７ atoms/cm3以上の表層を有するシリコン基板を使用するため、熱処理を行ったとき、表層に含まれる酸素が外方拡散し、酸化膜の形成に必要な酸素原子を、熱処理雰囲気中からだけでなく、シリコン基板からも同時に供給することができる。これにより、均一な酸化膜成長を行うことができる。また、シリコン基板から酸素が供給されるため、その酸素が、三次元形状の表面から放出されるＳｉと直ちに結合して、Ｓｉ－Ｏ結合を形成する。このように、Ｓｉを、酸化膜から昇華させることなく、酸化膜の形成に寄与させることができ、熱処理によるＳｉの放出を抑制することができる。また、これにより、Ｓｉを主体とする芯部が細くなるのを抑制することができる。
本発明に係る三次元構造体の製造方法は、熱処理により均一な酸化膜が形成されるため、酸素濃度が低いシリコン基板を使用したときと比べて、芯部と酸化膜との境界面を滑らかにすることができる。これにより、芯部での電子の移動がスムーズになるため、電気抵抗が小さくなり、消費電力を抑制できるとともに、電気特性を向上させることができる。また、転位や積層欠陥などの結晶欠陥の導入ソースが減少するため、変形や断裂などの構造不良の抑制にも寄与することができる。
本発明に係る三次元構造体の製造方法で、前記表層は、酸素濃度が大きいほど、熱処理によるＳｉの放出抑制効果や、芯部と酸化膜との境界面の平滑性が向上すると考えられることから、酸素濃度が１×１０１８ atoms/cm3以上であることが特に好ましい。
本発明に係る三次元構造体の製造方法で、前記三次元構造体は、前記シリコン基板の厚み方向に凹凸を有する形状を成し、前記シリコン基板の厚み方向に沿った高さが、１ｎｍ以上１０００ｎｍ以下であることが好ましく、特に、５ｎｍ以上であることが好ましく、また、１００ｎｍ以下であることが好ましい。また、前記三次元構造体は、前記シリコン基板の厚み方向（高さ）に対して垂直な方向の長さが１ｎｍ以上１００００ｎｍ以下、前記シリコン基板の厚み方向（高さ）に対して垂直な方向の幅が１ｎｍ以上１００ｎｍ以下であることが好ましい。これらの場合、例えば、三次元構造体として、ピラー構造、フィン構造、ワイヤ構造、ドット構造、リボン構造、トレンチを有する構造等を形成することができる。
本発明に係る三次元構造体の製造方法で、前記三次元形状は、いかなる方法で表層を加工して形成されてもよく、例えば、エッチングにより表層を加工することができる。また、本発明に係る三次元構造体の製造方法で、前記シリコン基板は単結晶シリコン基板であることが好ましい。
本発明に係る縦型トランジスタの製造方法は、本発明に係る三次元構造体の製造方法により製造された前記酸化膜を有する三次元構造体を用いてトランジスタを製造することを特徴とする。
本発明に係る縦型トランジスタの製造方法は、本発明に係る三次元構造体の製造方法により製造された三次元構造体を用いるため、電気特性に優れた縦型トランジスタを製造することができる。三次元構造体を用いて縦型トランジスタを製造する方法は、いかなる方法であってもよい。ここで、縦型トランジスタとは、三次元構造を有するトランジスタである。
本発明に関する縦型トランジスタ用ウェ－ハは、酸素濃度が１×１０１７ atoms/cm3以上の表層を有するシリコン基板を有することを特徴とする。前記表層は、酸素濃度が１×１０１８ atoms/cm3以上であることが好ましい。
本発明に関する縦型トランジスタ用ウェ－ハは、シリコン基板の表層が１×１０１７ または １×１０１８ atoms/cm3以上の酸素濃度を有しているため、本発明に係る三次元構造体の製造方法や縦型トランジスタの製造方法に好適に使用することができる。本発明に関する縦型トランジスタ用ウェ－ハは、本発明に係る三次元構造体の製造方法や縦型トランジスタの製造方法で使用されることにより、熱処理によるＳｉの放出を抑制できるとともに、芯部と酸化膜との境界面を滑らかにすることができる。これにより、電気特性に優れた縦型トランジスタを製造することができる。
本発明に係る縦型トランジスタ用基板は、シリコン基板と、前記シリコン基板の表面に設けられた三次元構造体とを有し、前記三次元構造体は、前記シリコン基板から連続したＳｉを主体とする芯部と、前記芯部の表面を覆うＳｉＯ２製の被膜とを有し、前記芯部と前記被膜との境界面に、１０ｎｍ以下の周期で高低差が１．５ｎｍ以下の凹凸を有することを特徴とする。
本発明に係る縦型トランジスタ用基板は、本発明に関する縦型トランジスタ用ウェ－ハを使用して、本発明に係る三次元構造体の製造方法や縦型トランジスタの製造方法により好適に製造することができる。本発明に係る縦型トランジスタ用基板は、三次元構造体の芯部とＳｉＯ２製の被膜との境界面での１０ｎｍ以下の周期の凹凸の高低差が１．５ｎｍ以下であり、比較的滑らかな形状を成しているため、芯部での電子の移動がスムーズで電気抵抗が小さく、消費電力が少なく、電気特性に優れている。これにより、電気特性に優れた縦型トランジスタを製造することができる。なお、本発明に係る縦型トランジスタ用基板は、三次元構造体を形成する前段階のものとして、表面に三次元形状を有するシリコン基板から成り、前記シリコン基板の前記三次元形状を有する表面の酸素濃度が１×１０１７ atoms/cm3以上、好ましくは１×１０１８ atoms/cm3以上であってもよい。
本発明に係る三次元構造トランジスタは、直径または最短辺が、１μｍ以下の三次元構造を含む三次元構造トランジスタにおいて、少なくとも前記三次元構造の高さ方向の深さまでの領域での酸素濃度が、１×１０１８ atoms/cm3以上となっているシリコン基板を用いて加工した三次元構造体を用いて作られ、前記三次元構造体は、前記シリコン基板から連続したＳｉを主体とする芯部と、前記芯部の表面を覆うＳｉＯ２製の被膜とを有し、前記芯部と前記被膜との境界面に、１０ｎｍ以下の周期で高低差が１．５ｎｍ以下の凹凸を有することを特徴とする。本発明に係る三次元構造トランジスタは、本発明に係る三次元構造体の製造方法や縦型トランジスタの製造方法により好適に製造することができ、製造時の熱処理によるＳｉの放出を抑制することができる。また、Ｓｉを主体とする芯部と酸化膜との境界面が比較的滑らかであり、電気特性に優れている。
本発明によれば、熱処理によるＳｉの放出を抑制可能で、Ｓｉを主体とする芯部と酸化膜との境界面を比較的滑らかにすることができる三次元構造体の製造方法、縦型トランジスタの製造方法、および縦型トランジスタ用基板を提供することができる。
本発明の実施の形態の三次元構造体の製造方法に関し、表層の酸素濃度が（ａ）１×１０１８ atoms/cm3前後、（ｂ）１×１０１６ atoms/cm3程度、（ｃ）１×１０１５ atoms/cm3程度のシリコン基板の、熱処理前（As-Product）および熱処理後（900℃-4h）の酸素濃度（Concentration）を示すグラフである。 本発明の実施の形態の三次元構造体の製造方法の、製造プロセスの一例を示す垂直断面図である。 図２に示す製造プロセスにより、（ａ）高酸素濃度シリコン基板、（ｂ）低酸素濃度シリコン基板を使用して製造された、ピラーの直径７０ｎｍ、酸化膜の膜厚４０ｎｍのときのピラー部分の垂直断面を示す透過型電子顕微鏡（ＴＥＭ）写真である。 図２に示す製造プロセスにより、（ａ）高酸素濃度シリコン基板、（ｂ）低酸素濃度シリコン基板を使用して製造された、ピラーの直径７０ｎｍ、熱処理温度１０００℃のときのピラー部分の垂直断面を示す透過型電子顕微鏡（ＴＥＭ）写真である。 図２に示す製造プロセスにより製造された、ピラーの直径７０ｎｍ、酸化膜の膜厚４０ｎｍのときの、（ａ）高酸素濃度シリコン基板を使用した熱処理前、（ｂ）低酸素濃度シリコン基板を使用した熱処理前、（ｃ）高酸素濃度シリコン基板を使用した熱処理後、（ｄ）低酸素濃度シリコン基板を使用した熱処理後の、ピラーの垂直断面を示す透過型電子顕微鏡（ＴＥＭ）写真である。 図５（ｃ）および（ｄ）に示す、（ａ）高酸素濃度シリコン基板、（ｂ）低酸素濃度シリコン基板を使用した熱処理後の、ピラーの裾部の芯部と酸化膜との境界付近の垂直断面を示す透過型電子顕微鏡（ＴＥＭ）写真である。 図５（ｃ）および（ｄ）に示す、（ａ）高酸素濃度シリコン基板、（ｂ）低酸素濃度シリコン基板を使用した熱処理後の、ピラーの先端部の芯部と酸化膜との境界付近の垂直断面を示す透過型電子顕微鏡（ＴＥＭ）写真である。
以下、実施例に基づいて、本発明の実施の形態について説明する。
本発明の実施の形態の三次元構造体の製造方法は、酸素濃度が１×１０１７ atoms/cm3以上の表層を有する単結晶シリコン基板から成る縦型トランジスタ用ウェ－ハを用いて、三次元構造体を製造する。すなわち、まず、シリコン基板の表層を加工して三次元形状を形成する。このとき、例えば、フォトリソグラフィを用いてパターンを形成し、エッチングにより不要な部分を除去することにより、シリコン基板の表層に三次元形状を形成する。
三次元形状を形成後、熱処理を行って三次元形状の表面に酸化膜を形成する。これにより、Ｓｉを主体とする芯部と、その表面に形成された酸化膜とを有する三次元構造体を製造することができる。このとき、熱処理は、例えば、酸化を促進するために、乾燥した酸素雰囲気中で行われることが好ましい。また、例えば、熱処理温度を８００～１０００℃とし、要求される酸化膜の厚みに応じて、処理時間を調整することが好ましい。
三次元構造体の形状としては、シリコン基板の厚み方向に沿った方向を高さＨとし、その高さＨに垂直な方向で、最も短い部分を幅Ｗ、幅Ｗに対して垂直な方向を長さＬ（≧Ｗ）とすると、例えば、Ｈ／Ｗ＞１かつＬ／Ｗ＝１のピラー構造、Ｈ／Ｗ＞１かつＬ／Ｗ＞１のフィン構造、Ｈ／Ｗ＝１かつＬ／Ｗ＞１のワイヤ構造、Ｈ／Ｗ＝１かつＬ／Ｗ＝１のドット構造、Ｈ／Ｗ＜１かつＬ／Ｗ≧１リボン構造などを形成することができる。このとき、１ｎｍ≦Ｈ≦１０００ｎｍ、１ｎｍ≦Ｌ≦１００００ｎｍ、１ｎｍ≦Ｗ≦１００ｎｍであることが好ましい。特に、５ｎｍ≦Ｈが好ましく、また、Ｈ≦１００ｎｍが好ましい。
図１（ａ）に示すように、表層の酸素濃度（Concentration）が１×１０１８ atoms/cm3前後のシリコン基板（製品名「ＥＣＡＳ（登録商標）－Ａ」；グローバルウェーハズ・ジャパン株式会社製）を使用して、酸素雰囲気中で、９００℃で４時間の熱処理を行ったとき、シリコン基板の表面から約５μｍまでの深さの領域で酸素濃度が減少しており、酸素が外方拡散していることがわかる。これにより、酸化膜の形成に必要な酸素原子を、熱処理雰囲気中からだけでなく、シリコン基板からも同時に供給できることがわかる。これに対し、図１（ｂ）および（ｃ）に示すように、表層の酸素濃度が１×１０１６ atoms/cm3程度のシリコン基板（製品名「ＥＣＡＳ－Ｃ」；グローバルウェーハズ・ジャパン株式会社製）および １×１０１５ atoms/cm3程度のシリコン基板（製品名「ＥＣＡＳ－Ｅ」；グローバルウェーハズ・ジャパン株式会社製）を使用すると、熱処理により表層付近の酸素濃度が増えており、主に熱処理雰囲気中から酸素が取り込まれていることがわかる。
このように、表層の酸素濃度が１×１０１８ atoms/cm3程度、好ましくは１×１０１７ atoms/cm3以上のシリコン基板を用いることにより、熱処理中にシリコン基板からも酸素が供給されるため、均一な酸化膜成長を行うことができる。また、シリコン基板から供給される酸素が、三次元形状の表面から放出されるＳｉと直ちに結合して、Ｓｉ－Ｏ結合を形成するため、Ｓｉを、酸化膜から昇華させることなく、酸化膜の形成に寄与させることができ、熱処理によるＳｉの放出を抑制することができる。また、これにより、Ｓｉを主体とする芯部が細くなるのを抑制することができる。また、均一な酸化膜が形成されるため、酸素濃度が低いシリコン基板を使用したときと比べて、芯部と酸化膜との境界面を滑らかにすることができる。
こうして、本発明の実施の形態の三次元構造体の製造方法により、酸化膜を有する三次元構造体を製造することができる。製造された三次元構造体は、芯部と酸化膜との境界面が滑らかであるため、芯部での電子の移動がスムーズで電気抵抗が小さくなり、消費電力を抑制するとともに、優れた電気特性を有する。また、転位や積層欠陥などの結晶欠陥の導入ソースが減少するため、変形や断裂などの構造不良が抑制されている。
製造された三次元構造体を有する基板は、本発明の実施の形態の縦型トランジスタ用基板として使用することができる。また、本発明の実施の形態の縦型トランジスタの製造方法は、製造された三次元構造体を用いて、電気特性に優れた縦型トランジスタを製造することができる。三次元構造体を用いて縦型トランジスタを製造する方法は、既存の方法など、縦型トランジスタを製造可能な方法であれば、いかなる方法であってもよい。
表層の酸素濃度が異なるシリコン基板を用いて、本発明の実施の形態の三次元構造体の製造方法により、円柱状のピラー構造を有する三次元構造体を製造した。シリコン基板としては、少なくとも表面から深さ２００ｎｍまでの表層の酸素濃度が１×１０１８ atoms/cm3以上の高酸素濃度シリコン基板（製品名「ＥＣＡＳ－Ａ」；グローバルウェーハズ・ジャパン株式会社製；以下、「高酸素Ａ１」ともいう）、および、表面から深さ２００ｎｍまでの表層の酸素濃度が１×１０１６～５×１０１６ atoms/cm3程度の低酸素濃度シリコン基板（製品名「ＥＣＡＳ－Ｃ」；グローバルウェーハズ・ジャパン株式会社製；以下、「低酸素Ｃ」ともいう）の２種類を用いた。
まず、図２（ａ）に示すように、ＳｉＮ膜１１をマスクとして液浸リソグラフィを行い、シリコン基板１０の表層に、円柱状のピラー１２を形成した。このとき、ピラー１２の高さを２００ｎｍとし、直径を７０、９０、１００ｎｍの３種類とした。次に、図２（ｂ）に示すように、乾燥した酸素雰囲気の酸化炉の内部で熱処理を行い、表面にＳｉＯ２製の酸化膜１３を形成した。これにより、ピラー１２の部分の酸化膜１３の内側が、Ｓｉを主体とする芯部１２ａとなる。さらに、図２（ｃ）に示すように、プラズマＣＶＤ法により、酸化膜１３の表面に、保護膜として、膜厚が１８０ｎｍ以上のＳｉＧｅ膜１４を形成した。
酸化膜１３の膜厚による影響を調べるために、図２（ｂ）での熱処理温度を９００℃とし、酸化膜１３の膜厚が２０、３０、４０ｎｍの３種類のものを製造した。このときの、ピラー１２の部分の垂直断面の観察結果の一例を、図３に示す。なお、断面観察の際には、ＦＩＢ（集束イオンビーム）を用いて断面の薄膜試料を作製し、ＴＥＭ（透過型電子顕微鏡）により観察を行った。
各垂直断面のＴＥＭ像から、ピラー１２の中腹部での芯部１２ａ（Ｓｉ）および酸化膜１３（ＳｉＯ２）外縁の直径を求め、水平断面を円と仮定して、芯部１２ａおよび酸化膜１３のＳｉ原子数を計算で求めた。また、熱処理前のピラー１２の部分についても同様にして、ピラー１２の中腹部でのＳｉ原子数を計算で求めた。こうして求めた熱処理前後の各Ｓｉ原子数から、熱処理によるＳｉ原子の放出割合（％）を、以下の（１）式で求めた。

Ｓｉ原子の放出割合＝
［１－（熱処理後の芯部１２ａのＳｉ原子数＋酸化膜１３のＳｉ原子数）
／（熱処理前のＳｉ原子数）］×１００ （１）
各シリコン基板１０での酸化膜１３の各膜厚およびピラー１２の各直径に対する、熱処理によるＳｉ原子の放出割合を表１に示す。表１に示すように、酸化膜１３の膜厚およびピラー１２の直径が同じものであれば、高酸素濃度シリコン基板の方が、低酸素濃度シリコン基板よりも、Ｓｉの放出割合が低くなる傾向があることが確認された。また、酸化膜１３の膜厚が大きいほど、また、ピラー１２の直径が小さいほど、Ｓｉの放出割合が高くなることも確認された。
Figure 0007274148000001
次に、熱処理の温度による影響を調べるために、図２（ｂ）での熱処理温度を８００℃、９００℃、１０００℃の３種類とし、酸化膜１３の厚さが４０ｎｍのものを製造した。このときの、ピラー１２の部分の垂直断面の観察結果の一例を、図４に示す。なお、断面観察の際には、図３の場合と同様に、ＦＩＢを用いて断面の薄膜試料を作製し、ＴＥＭにより観察を行った。
また、（１）式を用いて、表１の場合と同様にして、熱処理によるＳｉ原子の放出割合（％）を求めた。各シリコン基板１０での熱処理の各温度およびピラー１２の各直径に対する、熱処理によるＳｉ原子の放出割合を表２に示す。表２に示すように、熱処理の温度およびピラー１２の直径が同じであれば、高酸素濃度シリコン基板の方が、低酸素濃度シリコン基板よりも、Ｓｉの放出割合が低くなる傾向があることが確認された。また、ピラー１２の直径が小さいほど、Ｓｉの放出割合が高くなることも確認された。
Figure 0007274148000002
次に、ピラー１２の部分の高分解能ＴＥＭ観察を行った。観察には、原子分解能分析電子顕微鏡「ＪＥＭ－ＡＲＭ２００Ｆ（日本電子株式会社製）」を用いた。測定条件は、電子銃が冷陰極電界放出形電子銃、加速電圧が２００ｋＶ、分解能が１００ｐｍである。観察試料としては、図３（ａ）および（ｂ）に示す、それぞれ高酸素濃度シリコン基板および低酸素濃度シリコン基板を使用して製造された、ピラー１２の直径７０ｎｍ、酸化膜１３の膜厚４０ｎｍのものを用いた。また、断面の観察の際には、複合ビーム加工観察装置「ＪＩＢ－４６０１Ｆ（日本電子株式会社製）」を用いてＦＩＢ加工を行い、薄膜試料を作製した。
熱処理前および熱処理後の各試料のピラー１２の垂直断面、熱処理後のピラー１２の裾部の芯部１２ａと酸化膜１３との境界付近の垂直断面、および熱処理後のピラー１２の先端部の芯部１２ａと酸化膜１３との境界付近の垂直断面を、それぞれ図５、図６および図７に示す。
図５（ａ）および（ｂ）に示すように、高酸素濃度シリコン基板および低酸素濃度シリコン基板を使用した双方とも、熱処理前のピラー１２の側面には、数１０ｎｍの周期で、高低差が１．５ｎｍより大きい凹凸が認められ、滑らかではないことが確認された。熱処理を行うことにより、図５（ｃ）に示すように、高酸素濃度シリコン基板を使用したものは、ピラー１２の芯部１２ａと酸化膜１３との境界面に、１０ｎｍ以下の周期のもので高低差が１．５ｎｍ以上の凹凸は認められず、滑らかになっていることが確認された。これに対し、図５（ｄ）に示すように、低酸素濃度シリコン基板１０を使用したものは、熱処理を行っても、ピラー１２の芯部１２ａと酸化膜１３との境界面に、１０ｎｍ以下の周期のもので高低差が１．５ｎｍより大きい凹凸が多く残っており、滑らかになっていないことが確認された。
また、図６（ａ）および図７（ａ）に示すように、高酸素濃度シリコン基板を使用したものは、Ｓｉ原子（各図中の白い点）が明瞭に認められ、ピラー１２の芯部１２ａと酸化膜１３との境界面も明瞭であり、滑らかであることが確認された。これに対し、図６（ｂ）および図７（ｂ）に示すように、低酸素濃度シリコン基板を使用したものは、ピラー１２の芯部１２ａと酸化膜１３との境界付近のＳｉ原子（各図中の白い点）が不明瞭でぼやけており、ピラー１２の芯部１２ａと酸化膜１３との境界面も不明瞭であることが確認された。これは、境界付近にＯ２が入り込んでいるためであり、これにより、境界面が滑らかになっていないものと考えられる。
１０ シリコン基板
１１ ＳｉＮ膜
１２ ピラー
１２ａ 芯部
１３ 酸化膜
１４ ＳｉＧｅ膜

Claims (10)

  1. 酸素濃度が１×１０１７ atoms/cm3以上の表層を有するシリコン基板の前記表層を加工して三次元形状を形成した後、熱処理を行って前記三次元形状の表面に酸化膜を形成することにより、三次元構造体を製造することを特徴とし、
    前記三次元構造体は、前記シリコン基板から連続したＳｉを主体とする芯部と、前記芯部の表面を覆うＳｉＯ２製の被膜とを有し、前記芯部と前記被膜との境界面に、１０ｎｍ以下の周期で高低差が１．５ｎｍ以下の凹凸を有することを
    特徴とする三次元構造体の製造方法。
  2. 前記表層は、酸素濃度が１×１０１８ atoms/cm3以上であることを特徴とする請求項１記載の三次元構造体の製造方法。
  3. 前記三次元構造体は、前記シリコン基板の厚み方向に凹凸を有する形状を成し、前記シリコン基板の厚み方向に沿った高さが、１ｎｍ以上１０００ｎｍ以下であることを特徴とする請求項１または２記載の三次元構造体の製造方法。
  4. 前記三次元構造体は、前記高さが１ｎｍ以上１００ｎｍ以下であることを特徴とする請求項３記載の三次元構造体の製造方法。
  5. 前記三次元構造体は、前記シリコン基板の厚み方向に対して垂直な方向の長さが１ｎｍ以上１００００ｎｍ以下、前記シリコン基板の厚み方向に対して垂直な方向の幅が１ｎｍ以上１００ｎｍ以下であることを特徴とする請求項３または４記載の三次元構造体の製造方法。
  6. 前記三次元形状は、エッチングにより前記表層を加工して形成されることを特徴とする請求項１乃至５のいずれか１項に記載の三次元構造体の製造方法。
  7. 前記シリコン基板は単結晶シリコン基板であることを特徴とする請求項１乃至６のいずれか１項に記載の三次元構造体の製造方法。
  8. 請求項１乃至７のいずれか１項に記載の三次元構造体の製造方法により製造された前記酸化膜を有する三次元構造体を用いてトランジスタを製造することを特徴とする縦型トランジスタの製造方法。
  9. シリコン基板と、
    前記シリコン基板の表面に設けられた三次元構造体とを有し、
    前記三次元構造体は、前記シリコン基板から連続したＳｉを主体とする芯部と、前記芯部の表面を覆うＳｉＯ２製の被膜とを有し、前記芯部と前記被膜との境界面に、１０ｎｍ以下の周期で高低差が１．５ｎｍ以下の凹凸を有することを
    特徴とする縦型トランジスタ用基板。
  10. 直径または最短辺が、１μｍ以下の三次元構造を含む三次元構造トランジスタにおいて、少なくとも前記三次元構造の高さ方向の深さまでの領域での酸素濃度が、１×１０１８ atoms/cm3以上となっているシリコン基板を用いて加工した三次元構造体を用いて作られ、
    前記三次元構造体は、前記シリコン基板から連続したＳｉを主体とする芯部と、前記芯部の表面を覆うＳｉＯ２製の被膜とを有し、前記芯部と前記被膜との境界面に、１０ｎｍ以下の周期で高低差が１．５ｎｍ以下の凹凸を有することを
    特徴とする三次元構造トランジスタ。
JP2019531031A 2017-07-19 2018-07-17 三次元構造体の製造方法、縦型トランジスタの製造方法、および縦型トランジスタ用基板 Active JP7274148B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017140079 2017-07-19
JP2017140079 2017-07-19
PCT/JP2018/026702 WO2019017326A1 (ja) 2017-07-19 2018-07-17 三次元構造体の製造方法、縦型トランジスタの製造方法、縦型トランジスタ用ウェ－ハおよび縦型トランジスタ用基板

Publications (2)

Publication Number Publication Date
JPWO2019017326A1 JPWO2019017326A1 (ja) 2020-07-27
JP7274148B2 true JP7274148B2 (ja) 2023-05-16

Family

ID=65015193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019531031A Active JP7274148B2 (ja) 2017-07-19 2018-07-17 三次元構造体の製造方法、縦型トランジスタの製造方法、および縦型トランジスタ用基板

Country Status (6)

Country Link
US (2) US20200211840A1 (ja)
JP (1) JP7274148B2 (ja)
KR (1) KR102590893B1 (ja)
CN (1) CN110945632A (ja)
DE (1) DE112018003704T5 (ja)
WO (1) WO2019017326A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7349699B2 (ja) * 2019-06-10 2023-09-25 国立大学法人東北大学 半導体集積回路用のシリコンピラーの作製方法
JP7349698B2 (ja) * 2019-06-10 2023-09-25 国立大学法人東北大学 半導体集積回路用のシリコンピラーの作製方法
JP7090295B2 (ja) 2020-06-24 2022-06-24 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ、及び、シリコンウェーハの製造方法
JP2023134332A (ja) * 2022-03-14 2023-09-27 株式会社Gaianixx 積層構造体、半導体装置及びこれらの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015504A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2001210869A (ja) 2000-01-26 2001-08-03 Kyocera Corp 発光素子アレイおよびその製造方法
JP2004356314A (ja) 2003-05-28 2004-12-16 Fujio Masuoka 半導体装置
JP2008153530A (ja) 2006-12-19 2008-07-03 Elpida Memory Inc 半導体装置及びその製造方法
JP2009105227A (ja) 2007-10-23 2009-05-14 Elpida Memory Inc 半導体装置及びその製造方法並びにデータ処理システム
WO2009096002A1 (ja) 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置の製造方法
JP2010135592A (ja) 2008-12-05 2010-06-17 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2010287739A (ja) 2009-06-11 2010-12-24 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2011138955A (ja) 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5176180U (ja) 1974-12-12 1976-06-15
JPH03133121A (ja) * 1989-10-19 1991-06-06 Showa Denko Kk 半導体デバイス用シリコン基板及びその製造方法
JPH04264776A (ja) * 1991-02-19 1992-09-21 Toshiba Corp 半導体装置
JP3584544B2 (ja) * 1995-06-06 2004-11-04 株式会社デンソー 半導体装置の製造方法
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US8476132B2 (en) * 2008-01-29 2013-07-02 Unisantis Electronics Singapore Pte Ltd. Production method for semiconductor device
JP5166297B2 (ja) 2009-01-21 2013-03-21 東京エレクトロン株式会社 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
CN104037159B (zh) * 2014-06-19 2017-01-25 北京大学 一种半导体结构及其形成方法
US10522365B2 (en) 2016-01-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for reducing scratch defects in chemical mechanical planarization
US20170288040A1 (en) 2016-04-01 2017-10-05 Commissariat à l'énergie atomique et aux énergies alternatives Method of forming sige channel formation region
US9837405B1 (en) * 2016-08-02 2017-12-05 International Business Machines Corporation Fabrication of a vertical fin field effect transistor having a consistent channel width

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015504A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2001210869A (ja) 2000-01-26 2001-08-03 Kyocera Corp 発光素子アレイおよびその製造方法
JP2004356314A (ja) 2003-05-28 2004-12-16 Fujio Masuoka 半導体装置
JP2008153530A (ja) 2006-12-19 2008-07-03 Elpida Memory Inc 半導体装置及びその製造方法
JP2009105227A (ja) 2007-10-23 2009-05-14 Elpida Memory Inc 半導体装置及びその製造方法並びにデータ処理システム
WO2009096002A1 (ja) 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置の製造方法
JP2010135592A (ja) 2008-12-05 2010-06-17 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2010287739A (ja) 2009-06-11 2010-12-24 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2011138955A (ja) 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法

Also Published As

Publication number Publication date
DE112018003704T5 (de) 2020-04-09
WO2019017326A1 (ja) 2019-01-24
KR102590893B1 (ko) 2023-10-17
US20220093396A1 (en) 2022-03-24
CN110945632A (zh) 2020-03-31
JPWO2019017326A1 (ja) 2020-07-27
US20200211840A1 (en) 2020-07-02
KR20200026252A (ko) 2020-03-10
US11887845B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
JP7274148B2 (ja) 三次元構造体の製造方法、縦型トランジスタの製造方法、および縦型トランジスタ用基板
US10370774B2 (en) Chemical vapor deposition growth of graphene
JP5329800B2 (ja) 触媒ナノ粒子の制御および選択的な形成
JP2020150141A (ja) 半導体装置及びその製造方法
JP2022100366A (ja) 半導体装置
JP2014165494A (ja) 半導体上の酸素単原子層
CN108352400A (zh) 包封的纳米结构及其制造方法
JP5646593B2 (ja) 「シリコン−オン−インシュレーター」ｓｏｉ型の基板のための表面処理方法
Rasappa et al. High quality sub-10 nm graphene nanoribbons by on-chip PS-b-PDMS block copolymer lithography
Khan et al. Carbon-and crack-free growth of hexagonal boron nitride nanosheets and their uncommon stacking order
He et al. A top-down fabrication process for vertical hollow silicon nanopillars
US10870918B2 (en) Synthesis of structured carbon material from organic materials
WO2014161463A1 (zh) 半导体器件栅氧化层的形成方法
Fukuda et al. Fabrication of silicon nanopillars containing polycrystalline silicon/insulator multilayer structures
JP5267945B2 (ja) 三次元微細加工方法及び三次元微細構造
JP5808468B1 (ja) カーボンナノチューブ製造用触媒粒子の保持構造及びその製造方法
Demyanov et al. Nanostructures of Si/SiO2/metal systems with tracks of fast heavy ions
KR102871292B1 (ko) 산화전이금속층 상에 전사된 그래핀에 플라즈마를 통해 실온에서 닉토겐 원소 및 칼코겐 원소 도핑 방법 및 이에 의해 제조된 그래핀 구조체
JP7513642B2 (ja) カーボンナノチューブ複合配線及びその製造方法
KR101503733B1 (ko) 원자층 증착법으로 증착된 금속 산화물을 이용한 금속 황화물의 입체 구조 형성 방법
Madnasri et al. Fabrication and characterization of Si quantum dots and SiO2 tunnel barriers grown by a controlled oxidation process
Pichon et al. Fabrication of amorphous silicon nanoribbons by atomic force microscope tip-induced local oxidation for thin film device applications
TW497134B (en) Manufacture method of nano-scale structure and device through atomic force microscope lithography technique
Eroles Nanoetching and structural and electrical characterisation of cristalline graphene nanoribbons
Ruffell et al. Formation of ordered arrays of gold particles on silicon and silicon-dioxide by nanoindentation patterning

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230420

R150 Certificate of patent or registration of utility model

Ref document number: 7274148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250