JP7284983B2 - Semiconductor substrate manufacturing method and base substrate used therefor - Google Patents
Semiconductor substrate manufacturing method and base substrate used therefor Download PDFInfo
- Publication number
- JP7284983B2 JP7284983B2 JP2019029358A JP2019029358A JP7284983B2 JP 7284983 B2 JP7284983 B2 JP 7284983B2 JP 2019029358 A JP2019029358 A JP 2019029358A JP 2019029358 A JP2019029358 A JP 2019029358A JP 7284983 B2 JP7284983 B2 JP 7284983B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- short
- long
- masks
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、半導体基板の製造方法及びそれに用いる下地基板に関する。 The present invention relates to a method for manufacturing a semiconductor substrate and a base substrate used therefor.
高効率の発光デバイスやパワーデバイスを得るためには、転位密度の低い高品質なGaN基板が必要である。例えば、特許文献1及び2には、転位密度の低いGaN基板を製造することを目的として、下地基板上に複数のGaNの三角ファセット構造を形成した後、相互に隣接する三角ファセット構造間の凹部を埋め込むように第1厚膜成長層を形成し、複数の三角ファセット構造のそれぞれの上に逆三角形の第2厚膜成長層を形成するとともに、相互に隣接する第2厚膜成長層を合体させて第1厚膜成長層を埋設することが開示されている。また、非特許文献1及び2にも、GaNを低転位化する技術が開示されている。 High-quality GaN substrates with low dislocation density are required to obtain highly efficient light-emitting devices and power devices. For example, Patent Documents 1 and 2 disclose, for the purpose of manufacturing a GaN substrate with a low dislocation density, a plurality of GaN triangular facet structures are formed on a base substrate, and then recesses between mutually adjacent triangular facet structures are formed. forming a first thick film growth layer so as to bury a plurality of triangular facet structures; burying the first thick film growth layer. Non-Patent Documents 1 and 2 also disclose techniques for reducing dislocations in GaN.
本発明の課題は、転位が分散した半導体基板の製造方法を提供することである。 An object of the present invention is to provide a method of manufacturing a semiconductor substrate in which dislocations are dispersed.
本発明は、基板本体と、前記基板本体上に一定周期で間隔をおいて設けられたストライプ状の複数の長周期マスクと、前記基板本体上における相互に隣接する前記長周期マスク間に一定周期で15μm以上80μm以下の間隔をおいて設けられた前記長周期マスクとは幅の異なるストライプ状の複数の短周期マスクとを備え、相互に隣接する前記短周期マスク間に前記基板本体が露出した下地基板を準備するステップと、前記下地基板における前記複数の短周期マスク間に露出した前記基板本体を起点として半導体を結晶成長させることにより、各々、前記長周期マスク及び前記短周期マスクの幅方向に沿った断面形状が相対的に小さい三角形を構成するように前記半導体が結晶成長した複数の小三角ファセット構造を、それらが前記長周期マスク及び前記短周期マスクの幅方向に並んで配設されるように形成するステップと、前記下地基板における前記複数の長周期マスク間に、各々、前記複数の小三角ファセット構造のうちの2以上を取り込むとともに、前記長周期マスク及び前記短周期マスクの幅方向に沿った断面形状が相対的に大きい三角形を構成するように前記半導体が結晶成長した複数の大三角ファセット構造を、それらが前記長周期マスク及び前記短周期マスクの幅方向に並んで配設されるように形成するステップとを含む半導体基板の製造方法である。 The present invention comprises: a substrate body; a plurality of striped long-period masks provided on the substrate body at regular intervals; and a plurality of striped short-period masks having different widths from the long-period masks provided at intervals of 15 μm or more and 80 μm or less, wherein the substrate body is exposed between the short-period masks adjacent to each other. preparing a base substrate; and causing crystal growth of a semiconductor starting from the substrate body exposed between the plurality of short-period masks on the base substrate, so that the width directions of the long-period mask and the short-period mask are respectively changed. A plurality of small triangular facet structures formed by crystal growth of the semiconductor are arranged side by side in the width direction of the long-period mask and the short-period mask so as to form a triangle having a relatively small cross-sectional shape along the and respectively capturing two or more of the plurality of small triangular facet structures between the plurality of long period masks in the underlying substrate, and widths of the long period mask and the short period mask. A plurality of large triangular facet structures formed by crystal growth of the semiconductor are arranged side by side in the width direction of the long-period mask and the short-period mask so as to form a triangular shape having a relatively large cross-sectional shape along the direction. and forming a semiconductor substrate.
本発明は、半導体基板を製造するために用いられる下地基板であって、基板本体と、前記基板本体上に一定周期で間隔をおいて設けられたストライプ状の複数の長周期マスクと、前記基板本体上における相互に隣接する前記長周期マスク間に一定周期で15μm以上80μm以下の間隔をおいて設けられた前記長周期マスクとは幅の異なるストライプ状の複数の短周期マスクとを備え、相互に隣接する前記短周期マスク間に前記基板本体が露出している。 The present invention relates to a base substrate used for manufacturing a semiconductor substrate, comprising: a substrate body ; a plurality of striped long-period masks provided on the substrate body at regular intervals at regular intervals; a plurality of striped short-period masks having widths different from those of the long-period masks, provided between the long-period masks adjacent to each other on the main body with a constant interval of 15 μm or more and 80 μm or less ; The substrate body is exposed between the short-period masks adjacent to each other .
本発明によれば、複数の小三角ファセット構造を形成し、各々、その複数の小三角ファセット構造のうちの2以上を取り込んだ複数の大三角ファセット構造を形成することにより、転位が分散した半導体基板を製造することができる。 According to the present invention, a dislocation-dispersed semiconductor is formed by forming a plurality of small triangular facet structures and forming a plurality of large triangular facet structures each incorporating two or more of the plurality of small triangular facet structures. A substrate can be manufactured.
以下、実施形態について図面に基づいて詳細に説明する。 Hereinafter, embodiments will be described in detail based on the drawings.
実施形態に係る半導体基板の製造方法は、下地基板準備工程と半導体結晶成長工程とを備える。なお、以下では、GaNを半導体とするGaN基板の製造例を示すが、特にこれに限定されるものではなく、半導体がAlGaN、InGaN、InAlGaN、InAlN、InN等であってもよい。 A method for manufacturing a semiconductor substrate according to an embodiment includes a base substrate preparation step and a semiconductor crystal growth step. Although an example of manufacturing a GaN substrate using GaN as a semiconductor will be described below, the present invention is not particularly limited to this, and the semiconductor may be AlGaN, InGaN, InAlGaN, InAlN, InN, or the like.
(下地基板準備工程)
下地基板準備工程では、GaN基板を製造するために用いられる図1A~1Cに示すような下地基板10を準備する。下地基板10は、基板本体11と、各々、その上に設けられた長周期マスク12及び短周期マスク13とを備える。
(Underlying substrate preparation process)
In the base substrate preparation step, a
基板本体11は、マスク間に露出する本体表面が、後にそこから結晶成長させる同一の半導体のGaNで構成されていることが好ましい。したがって、基板本体11は、GaN基板、又は、例えば、サファイア基板、ZnO基板、SiC基板等の基材表面にGaN膜が設けられたものであることが好ましい。基板表面を構成するGaNの主面は、特に限定されるものではないが、c面であることが好ましい。なお、基板本体11は、例えば、サファイア基板、ZnO基板、SiC基板等であってもよい。
The
長周期マスク12は、例えば、二酸化珪素(SiO2)、窒化珪素(SiNx)等で形成されている。長周期マスク12は、基板本体11上に、複数が一定周期P1で間隔W1をおいて一方向に平行にストライプ状に延びるように設けられている。長周期マスク12は、幅方向が基板本体11のa軸方向又はm軸方向に一致するように設けられていることが好ましい。
The long-
長周期マスク12の幅w1は、好ましくは10μm以上100μm以下、より好ましくは10μm以上50μm以下、更に好ましくは10μm以上20μm以下である。長周期マスク12の幅w1は、長さ方向に一定であることが好ましい。
The width w1 of the long-
相互に隣接する長周期マスク12間の間隔W1は、好ましくは100μm以上3000μm以下、より好ましくは100μm以上1000μm以下、更に好ましくは100μm以上900μm以下、より更に好ましくは100μm以上500μm以下である。相互に隣接する長周期マスク12間の間隔W1は、長さ方向に一定であることが好ましい。相互に隣接する長周期マスク12間の間隔W1は、長周期マスク12の幅w1よりも大きいことが好ましい。相互に隣接する長周期マスク12間の間隔W1の長周期マスク12の幅w1に対する比(W1/w1)は、好ましくは5以上50以下、より好ましくは5以上25以下、更に好ましくは10以上25以下である。
The interval W1 between the long-
長周期マスク12の幅w1及び相互に隣接する長周期マスク12間の間隔W1の和、すなわち、長周期マスク12の周期P1は、好ましくは100μm以上1000μm以下、より好ましくは100μm以上500μm以下である。長周期マスク12の厚さは、好ましくは10nm以上500nm以下、より好ましくは10nm以上200nm以下である。
The sum of the width w1 of the long-
短周期マスク13は、例えば、二酸化珪素(SiO2)、窒化珪素(SiNx)等で形成されている。短周期マスク13は、基板本体11上に長周期マスク12及び短周期マスク13を同時形成する観点から、長周期マスク12と同一材料で形成されていることが好ましい。短周期マスク13は、基板本体11上における相互に隣接する長周期マスク12間に、長周期マスク12と平行に、複数が一定周期P2で間隔W2をおいて一方向に平行にストライプ状に延びるように設けられている。
The short-
短周期マスク13は、その幅w2が長周期マスク12とは構成が異なる。短周期マスク13の幅w2は、長周期マスク12の幅w1よりも小さいことが好ましい。短周期マスク13の幅w2は、好ましくは1μm以上15μm以下、より好ましくは2μm以上10μm以下、更に好ましくは3μm以上5μm以下である。短周期マスク13の幅w2の長周期マスク12の幅w1に対する比(w2/w1)は、好ましくは1/10以上1/2以下である。短周期マスク13の幅w2は、長さ方向に一定であることが好ましい。
The short-
相互に隣接する短周期マスク13間の間隔W2は、好ましくは10μm以上80μm以下、より好ましくは15μm以上60μm以下、更に好ましくは20μm以上40μm以下である。相互に隣接する短周期マスク13間の間隔W2は、相互に隣接する長周期マスク12間の間隔W1よりも短いが、前者の後者に対する比(W2/W1)は、好ましくは1/10以上1/2以下、より好ましくは1/5以上1/2以下である。相互に隣接する短周期マスク13間の間隔W2は、長さ方向に一定であることが好ましい。相互に隣接する短周期マスク13間の間隔W2は、幅方向の両端の短周期マスク13のそれぞれと、それに隣接した長周期マスク12との間隔と同一であることが好ましい。つまり、相互に隣接する長周期マスク12間の間隔W1が複数の短周期マスク13によって等分割されていることが好ましい。
The interval W2 between the short-
相互に隣接する短周期マスク13間の間隔W2は、短周期マスク13の幅w2よりも大きいことが好ましい。相互に隣接する短周期マスク13間の間隔W2の短周期マスク13の幅w2に対する比(W2/w2)は、好ましくは2以上20以下、より好ましくは5以上15以下、更に好ましくは8以上12以下である。相互に隣接する短周期マスク13間の間隔W2の短周期マスク13の幅w2に対する比(W2/w2)は、相互に隣接する長周期マスク12間の間隔W1の長周期マスク12の幅w1に対する比(W1/w1)よりも小さいことが好ましい。
The spacing W 2 between the
短周期マスク13の幅w2及び相互に隣接する短周期マスク13間の間隔W2の和、すなわち、短周期マスク13の周期P2は、好ましくは10μm以上80μm以下、より好ましくは15μm以上60μm以下、更に好ましくは20μm以上40μm以下である。短周期マスク13の厚さは、好ましくは10nm以上500nm以下、より好ましくは10nm以上200nm以下である。短周期マスク13の厚さは、基板本体11上に長周期マスク12及び短周期マスク13を同時形成する観点から、長周期マスク12の厚さと同一であることが好ましい。なお、長周期のマスク12を選択成長させれば、短周期マスク13の厚さを、長周期のマスク12の厚さよりも薄くすることも可能である。
The sum of the width w2 of the short-
(半導体結晶成長工程)
半導体結晶成長工程では、気相成長装置を用い、反応室において、気相成長法のHVPE法(ハイドライド気相成長法:Hydride Vapor Phase Epitaxy)により、下地基板10の長周期マスク12及び短周期マスク13を設けた側の表面に原料ガスを接触させることにより半導体のGaNを結晶成長させる。原料ガスには、Ga源ガスとしてGaとHClガスとから得られるGaClガスが挙げられ、N源ガスとしてNH3ガスが挙げられる。また、キャリアガスとして例えばH2ガスやN2ガスが挙げられる。
(Semiconductor crystal growth process)
In the semiconductor crystal growth process, a vapor phase epitaxy apparatus is used, and a
実施形態に係る半導体基板の製造方法の半導体結晶成長工程は、小三角ファセット構造形成ステップ、大三角ファセット構造形成ステップ、及び厚膜成長ステップを含む。 A semiconductor crystal growth step of a method for manufacturing a semiconductor substrate according to an embodiment includes a small triangular facet structure forming step, a large triangular facet structure forming step, and a thick film growth step.
<小三角ファセット構造形成ステップ>
小三角ファセット構造形成ステップでは、図2A及びBに示すように、下地基板10のマスク間に露出した基板本体11の本体表面を起点としてGaNを結晶成長させる。このとき、GaNは、長周期マスク12及び短周期マスク13により結晶成長が規制され、マスク間に露出した基板本体11の本体表面からエピタキシャル成長する。したがって、マスク間に露出した基板本体11の本体表面がGaNのc面であれば、GaNがc面成長する。そして、GaNは、各マスク間において、結晶成長するに従って所定方向である長周期マスク12及び短周期マスク13の幅方向の寸法が両側から漸次狭くなった後に最終的に線状に収束する。
<Small Triangular Facet Structure Forming Step>
In the step of forming a small triangular facet structure, as shown in FIGS. 2A and 2B, GaN is crystal-grown starting from the body surface of the
以上のようにして、下地基板10上に、各々、長周期マスク12及び短周期マスク13の幅方向に沿った断面形状が相対的に小さい三角形を構成するようにGaNが結晶成長した突条の複数の小三角ファセット構造21を、それらが長周期マスク12及び短周期マスク13の幅方向に並んで配設されるように形成する。ここで、本出願における「三角形」は、3本の線分の辺で構成された三角形の他、3本の辺のうちの少なくとも1本が弓形に外向きに膨出又は内向きに没入した略三角形も含む。
As described above, on the
小三角ファセット構造形成ステップでのGaNの結晶成長条件は、小三角ファセット構造21の形成に好適なように適宜選択すればよい。
GaN crystal growth conditions in the step of forming the small triangular facet structure may be appropriately selected so as to be suitable for forming the small
<大三角ファセット構造形成ステップ>
大三角ファセット構造形成ステップでは、図3A及びBに示すように、小三角ファセット構造21上にGaNを結晶成長させる。このとき、GaNは、小三角ファセット構造21の表面からエピタキシャル成長する。そして、GaNは、各長周期マスク12間において、それらの間に形成された小三角ファセット構造21を全て取り込み、結晶成長するに従って長周期マスク12及び短周期マスク13の幅方向の寸法が両側から漸次狭くなった後に最終的に線状に収束する。
<Step of forming large triangular facet structure>
In the large triangular facet structure forming step, GaN is crystal-grown on the small
以上のようにして、下地基板10上に、各々、長周期マスク12間の小三角ファセット構造21を全て取り込むとともに、長周期マスク12及び短周期マスク13の幅方向に沿った断面形状が相対的に大きい三角形を構成するようにGaNが結晶成長した突条の複数の大三角ファセット構造22を、それらが長周期マスク12及び短周期マスク13の幅方向に並んで配設されるように形成する。なお、この大三角ファセット構造形成ステップは、小三角ファセット構造形成ステップと同時進行であってもよい。
As described above, all the small
大三角ファセット構造形成ステップでのGaNの結晶成長条件は、小三角ファセット構造形成ステップと同一であってもよく、大三角ファセット構造22の形成に好適なように適宜選択すればよい。
The GaN crystal growth conditions in the large triangular facet structure forming step may be the same as those in the small triangular facet structure forming step, and may be appropriately selected so as to be suitable for forming the large
<厚膜成長ステップ>
厚膜成長ステップでは、大三角ファセット構造22上にGaNを結晶成長させる。このとき、図4Aに示すように、GaNは、複数の大三角ファセット構造22のそれぞれの斜面の斜めファセット面からエピタキシャルラテラル成長(Epitaxial Lateral Overgrowth:以下「ELO成長」という。)して相互に隣接する大三角ファセット構造22間の凹部を埋め込むように第1厚膜成長層23を形成する(第1厚膜成長ステップ)。それと同時に、GaNは、複数の大三角ファセット構造22のそれぞれの上に、その頂上に連続して、大三角ファセット構造22の底面、したがって、下地基板10の表面のマスク間に露出した基板本体11の本体表面と同一の結晶成長面で結晶成長し、結晶成長に伴って長周期マスク12及び短周期マスク13の幅方向の寸法が両側に漸次拡大し、長周期マスク12及び短周期マスク13の幅方向に沿った断面形状が逆三角形を構成するように第2厚膜成長層24を形成する(第2厚膜成長ステップ)。そして、これらの第1及び第2厚膜成長層23,24に加え、小三角ファセット構造21及び大三角ファセット構造22を含み、全体として単一のGaN層20(半導体層)が構成される。
<Thick film growth step>
In the thick film growth step, GaN is crystal-grown on the large
また、下地基板10の構成及びGaNの結晶成長条件を適宜選択すれば、図4Bに示すように、GaNは、複数の大三角ファセット構造22のそれぞれの斜面の斜めファセット面からELO成長して相互に隣接する大三角ファセット構造22間の凹部を埋め込むように第1厚膜成長層23を形成する(第1厚膜成長ステップ)。しかる後、GaNは、第1厚膜成長層23の形成とともに、複数の大三角ファセット構造22のそれぞれの上に、大三角ファセット構造22の頂上から間隔をおいて、大三角ファセット構造22の底面と同一の結晶成長面で結晶成長し、結晶成長に伴って長周期マスク12及び短周期マスク13の幅方向の寸法が両側に漸次拡大し、長周期マスク12及び短周期マスク13の幅方向に沿った断面形状が逆三角形を構成するように第2厚膜成長層24を形成する(第2厚膜成長ステップ)。そして、これらの第1及び第2厚膜成長層23,24に加え、小三角ファセット構造21及び大三角ファセット構造22を含んで、全体として単一のGaN層20(半導体層)が構成される。
Further, if the structure of the
ここで、本出願における「逆三角形」は、3本の線分の辺で構成された逆三角形の他、3本の辺のうちの少なくとも1本が弓形に外向きに膨出又は内向きに没入した略逆三角形も含む。 Here, the "inverted triangle" in the present application means an inverted triangle composed of three line segment sides, and at least one of the three sides bulges outward in an arc or bulges inward. Also includes an immersed approximately inverted triangle.
第1及び第2厚膜成長層23,24におけるGaNの結晶成長が進むと、図5A(図4Aに対応)及び5B(図4Bに対応)に示すように、第1厚膜成長層23による相互に隣接する大三角ファセット構造22間の凹部の埋め込みが完了し、それに続いて、複数の大三角ファセット構造22の上の複数の第2厚膜成長層24が合体することにより第1厚膜成長層23を埋設し、最終的に、小三角ファセット構造21及び大三角ファセット構造22並びに第1及び第2厚膜成長層23,24を含むGaN層20の表面の平坦化が図られる。
As the crystal growth of GaN in the first and second thick film growth layers 23 and 24 progresses, as shown in FIGS. 5A (corresponding to FIG. 4A) and 5B (corresponding to FIG. 4B), the first thick
厚膜成長ステップでのGaNの結晶成長条件は、小三角ファセット構造形成ステップ又は大三角ファセット構造形成ステップと同一であってもよく、第1及び第2厚膜成長層23,24の形成に好適なように適宜選択すればよい。 The GaN crystal growth conditions in the thick film growth step may be the same as those in the small triangular facet structure forming step or the large triangular facet structure forming step, and are suitable for forming the first and second thick film growth layers 23 and 24. can be selected as appropriate.
以上のようにして下地基板10上に作製したGaN層20に水平方向に亀裂を入れて下地基板10から分離することにより半導体基板のGaN基板を得ることができる。この実施形態に係る半導体基板の製造方法によれば、上記の通り、下地基板10上に、複数の小三角ファセット構造21を形成し、各々、その複数の小三角ファセット構造21のうちの2以上を取り込んだ複数の大三角ファセット構造22を形成することにより、転位が分散したGaN基板を製造することができる。これは、小三角ファセット構造21からのELO成長及び大三角ファセット構造22からのELO成長の2回のELO成長により、転位の集中と分散とが2回起こったためであると考えられる。
The GaN substrate of the semiconductor substrate can be obtained by splitting the
得られたGaN基板は、半導体発光素子(LED)、半導体レーザ(LD)、太陽電池、その他の電子デバイス等に用いることができる。このGaN基板は、転位が分散しているので、リーク電流を低減することができるという観点から、パワーデバイスに用いることが特に好適である。 The obtained GaN substrate can be used for semiconductor light emitting devices (LED), semiconductor lasers (LD), solar cells, other electronic devices, and the like. Dislocations are dispersed in this GaN substrate, so it is particularly suitable for use in power devices from the viewpoint of reducing leakage current.
なお、上記実施形態では、各々、一方向にストライプ状に延びる長周期マスク12及び短周期マスク13が設けられた下地基板10を用いたが、特にこれに限定されるものではなく、例えば、図6に示すように、基板本体11上に、平面視で相対的に大きい複数の六角形のハニカム形状を形成するように長周期マスク12が設けられるとともに、長周期マスク12の各六角形内に、平面視で相対的に小さい複数の六角形のハニカム形状を形成するように短周期マスク13が設けられ、したがって、三方向にストライプ状に延びる長周期マスク12及び短周期マスク13が設けられた下地基板10を用いてもよい。
In the above-described embodiment, the underlying
また、上記実施形態では、短周期マスク13が長周期マスク12と幅が異なる構成としたが、特にこれに限定されるものではなく、短周期マスク13が長周期マスク12と幅が同一で且つ厚さが異なる構成であってもよい。
In the above embodiment, the short-
また、上記実施形態では、長周期マスク12及び短周期マスク13の2種のマスクを設けた下地基板10を用いて小三角ファセット構造21及び大三角ファセット構造22の二段階で三角ファセット構造を形成する構成としたが、特にこれに限定されるものではなく、短周期マスク間に一定周期で間隔をおいて第3のマスクを設けた下地基板を用いて三段階で三角ファセット構造を形成する構成であってもよく、更に4種以上のマスクを設けた下地基板を用いて多段階で三角ファセット構造を形成する構成であってもよい。
In the above-described embodiment, the triangular facet structure is formed in two steps of the small
(GaN層の形成)
以下の実施例1~3及び比較例のGaN層の形成実験を行った。なお、表1には、それぞれで用いた下地基板の構成を示す。
(Formation of GaN layer)
GaN layer formation experiments were conducted for Examples 1 to 3 and Comparative Example below. Table 1 shows the structure of the base substrate used in each case.
<実施例1>
主面がc面のサファイア基板上にMOVPE法で厚さ3μm程度のGaN膜をエピタキシャル成長させた基板本体11上に、各々、a軸方向に延びるようにストライプ状に延びるSiO2の長周期マスク12及び短周期マスク13を設けた下地基板10を作製した。図7Aに示すように、長周期マスク12の幅w1を10μm及び長周期マスク12間の間隔W1を200μmとした。短周期マスク13の幅w2を3μm及び短周期マスク13間の間隔W2を26μmとし、長周期マスク12間の間隔W1を短周期マスク13で7等分に分割した。
<Example 1>
A SiO 2 long-
そして、この下地基板上にHVPE法でGaNを結晶成長させた。具体的には、図8に示すように、まず、N2ガスを流しながら、下地基板の温度を500℃まで昇温した。下地基板の温度が500℃になったとき、N2ガスを停止するとともに、H2ガス及びNH3ガスを流し始めた。H2ガス及びNH3ガスを流しながら、下地基板の温度を更に1040℃まで昇温した。しかる後、H2ガス及びNH3ガスに加えてHClガスを流し始め、HClガスを180分間流して下地基板上にGaNを結晶成長させた(第1ステップ)。このとき、HClガスの流量を0.40slm及びNH3ガスの流量を24.0slmとした(V/III比=60)。 Then, GaN was crystal-grown on this underlying substrate by the HVPE method. Specifically, as shown in FIG. 8, first, the temperature of the underlying substrate was raised to 500° C. while flowing N 2 gas. When the temperature of the underlying substrate reached 500° C., the N 2 gas was stopped and the H 2 gas and NH 3 gas were started to flow. The temperature of the underlying substrate was further raised to 1040° C. while flowing H 2 gas and NH 3 gas. After that, HCl gas was started to flow in addition to H 2 gas and NH 3 gas, and the HCl gas was flowed for 180 minutes to grow a GaN crystal on the underlying substrate (first step). At this time, the flow rate of HCl gas was 0.40 slm and the flow rate of NH 3 gas was 24.0 slm (V/III ratio=60).
次いで、HClガスの供給時間が180分になったときにHClガスを停止し、その後、H2ガス及びNH3ガスを継続して流しながら、下地基板の温度を1100℃まで昇温した。下地基板の温度が1100℃になったとき再びHClガスを流し始め、HClガスを330分間流してGaNを結晶成長させた(第2ステップ)。このとき、HClガスの流量を0.80slm及びNH3ガスの流量を8.0slmとした(V/III比=10)。 Next, when the supply time of HCl gas reached 180 minutes, the supply of HCl gas was stopped, and then the temperature of the base substrate was raised to 1100° C. while continuously supplying H 2 gas and NH 3 gas. When the temperature of the base substrate reached 1100° C., the HCl gas was started to flow again, and the HCl gas was flowed for 330 minutes to grow a GaN crystal (second step). At this time, the flow rate of HCl gas was 0.80 slm and the flow rate of NH 3 gas was 8.0 slm (V/III ratio=10).
続いて、HClガスの供給時間が330分になったときHClガスを停止し、H2ガス及びNH3ガスを継続して流しながら、下地基板の温度を1000℃まで下げた。下地基板の温度が1000℃になったとき再びHClガスを流し始め、HClガスを30分間流してGaNを結晶成長させた(第3ステップ)。このとき、HClガスの流量は0.26slm及びNH3ガスの流量は8.0slmとした(V/III比=30)。 Subsequently, when the supply time of HCl gas reached 330 minutes, the supply of HCl gas was stopped, and the temperature of the underlying substrate was lowered to 1000° C. while continuously supplying H 2 gas and NH 3 gas. When the temperature of the base substrate reached 1000° C., the HCl gas was started to flow again, and the HCl gas was flowed for 30 minutes to grow a GaN crystal (third step). At this time, the flow rate of HCl gas was 0.26 slm and the flow rate of NH 3 gas was 8.0 slm (V/III ratio=30).
HClガスの供給時間が30分になったときHClガスを停止し、H2ガス及びNH3ガスを継続して流しながら、下地基板の温度を300℃まで下げた。下地基板の温度が300℃になったとき、H2ガス及びNH3ガスを停止するとともに、N2ガスを流し始め、そのまま室温まで冷却した。 When the supply time of HCl gas reached 30 minutes, the supply of HCl gas was stopped, and the temperature of the underlying substrate was lowered to 300° C. while continuously supplying H 2 gas and NH 3 gas. When the temperature of the base substrate reached 300° C., the H 2 gas and NH 3 gas were stopped, and the N 2 gas was started to flow, and the substrate was cooled to room temperature.
第1~第3ステップのGaNの結晶成長により、図9に示すように、下地基板上には、小三角ファセット構造及び大三角ファセット構造並びに第1及び第2厚膜成長層を含む表面が平坦なGaN層が形成された。なお、第1ステップの結晶成長条件は、小三角ファセット構造及び大三角ファセット構造の形成に好適なものであり、第2及び第3ステップの結晶成長条件は、第1及び第2厚膜成長層の形成による表面の平坦化に好適なものである。 As a result of the GaN crystal growth in the first to third steps, as shown in FIG. 9, the underlying substrate has a flat surface including a small triangular facet structure, a large triangular facet structure, and first and second thick film growth layers. A fine GaN layer was formed. The crystal growth conditions in the first step are suitable for forming a small triangular facet structure and a large triangular facet structure, and the crystal growth conditions in the second and third steps are those for the first and second thick film growth layers. It is suitable for flattening the surface by forming a
<実施例2>
図7Bに示すように、短周期マスク13の幅w2を5μm及び短周期マスク13間の間隔W2を36μmとし、長周期マスク12間の間隔W1を短周期マスク13で5等分に分割した下地基板10を用いたことを除いて実施例1と同様にしてGaN層を形成した。
<Example 2>
As shown in FIG. 7B, the width w2 of the short-
<実施例3>
図7Cに示すように、短周期マスク13の幅w2を4μm及び短周期マスク13間の間隔W2を47μmとし、長周期マスク12間の間隔W1を短周期マスク13で4等分に分割した下地基板10を用いたことを除いて実施例1と同様にしてGaN層を形成した。
<Example 3>
As shown in FIG. 7C, the width w2 of the short-
<比較例>
長周期マスクのみを設け、短周期マスクを設けていない下地基板を用いたことを除いて実施例1~3と同様にしてGaN層を形成した。この比較例では、第1~第3ステップのGaNの結晶成長により、下地基板上には、大三角ファセット構造並びに第1及び第2厚膜成長層を含む表面が平坦なGaN層が形成された。
<Comparative example>
A GaN layer was formed in the same manner as in Examples 1 to 3, except that only the long-period mask was provided and the underlying substrate was not provided with the short-period mask. In this comparative example, a GaN layer with a flat surface including a large triangular facet structure and first and second thick film growth layers was formed on the base substrate by the GaN crystal growth in the first to third steps. .
(転位密度の分布)
実施例1~3及び比較例のそれぞれで得られたGaN層の表面について、図10に示すように、長周期マスク12の1ピッチ分の60μm幅の部分を、長周期マスクの幅方向に5等分に分割し、各々、21μm×60μmの長方形のA領域、B領域、C領域、D領域、及びE領域とした。そして、A~E領域のそれぞれについて、表面のCL像の暗点密度から転位密度を求めた。また、A~E領域の平均転位密度を算出した。
(Dislocation density distribution)
On the surface of the GaN layer obtained in each of Examples 1 to 3 and Comparative Example, as shown in FIG. It was divided equally into 21 μm×60 μm rectangular regions A, B, C, D, and E, respectively. Then, for each of the A to E regions, the dislocation density was obtained from the dark spot density of the CL image of the surface. Also, the average dislocation density in the A to E regions was calculated.
図11は、A~E領域での転位密度の分布を示す。これによれば、図7A~Cに示すような基板本体11上に長周期マスク12及び短周期マスク13を設けた下地基板10を用い、小三角ファセット構造及び大三角ファセット構造を形成してGaN層を構成した実施例1~3では、A~E領域間に転位密度の大きなばらつきは認められず、したがって、転位が分散していることが分かる。一方、基板本体上に長周期マスクのみを設けた下地基板を用い、大三角ファセット構造のみを形成してGaN層を構成した比較例では、A~E領域間に転位密度の大きなばらつきが認められ、転位が偏在していることが分かる。
FIG. 11 shows the distribution of dislocation densities in the A to E regions. 7A to 7C, a
表2は、実施例1~3及び比較例の平均転位密度を示す。これによれば、実施例1~3の方が比較例よりも平均転位密度が低く、したがって、実施例1~3では、転位が分散しているのに加えて、全体として低転位化されていることが分かる。 Table 2 shows the average dislocation densities of Examples 1-3 and Comparative Example. According to this, the average dislocation density of Examples 1 to 3 is lower than that of the comparative example. Therefore, in Examples 1 to 3, the dislocations are dispersed and the dislocations are reduced as a whole. I know there is.
本発明は、半導体基板の製造方法及びそれに用いる下地基板の技術分野について有用である。 INDUSTRIAL APPLICABILITY The present invention is useful in the technical field of methods for manufacturing semiconductor substrates and underlying substrates used therefor.
10 下地基板
11 基板本体
12 長周期マスク
13 短周期マスク
20 GaN層
21 小三角ファセット構造
22 大三角ファセット構造
23 第1厚膜成長層
24 第2厚膜成長層
10
Claims (10)
前記下地基板における前記複数の短周期マスク間に露出した前記基板本体を起点として半導体を結晶成長させることにより、各々、前記長周期マスク及び前記短周期マスクの幅方向に沿った断面形状が相対的に小さい三角形を構成するように前記半導体が結晶成長した複数の小三角ファセット構造を、それらが前記長周期マスク及び前記短周期マスクの幅方向に並んで配設されるように形成するステップと、
前記下地基板における前記複数の長周期マスク間に、各々、前記複数の小三角ファセット構造のうちの2以上を取り込むとともに、前記長周期マスク及び前記短周期マスクの幅方向に沿った断面形状が相対的に大きい三角形を構成するように前記半導体が結晶成長した複数の大三角ファセット構造を、それらが前記長周期マスク及び前記短周期マスクの幅方向に並んで配設されるように形成するステップと、
を含む半導体基板の製造方法。 a substrate main body, a plurality of striped long-period masks provided on the substrate main body at regular intervals, and a fixed period of 15 μm to 80 μm between the adjacent long-period masks on the substrate main body. A base substrate is prepared which includes a plurality of striped short-period masks having different widths from the long-period masks provided at the following intervals, and the substrate main body is exposed between the short-period masks adjacent to each other. and
By crystal-growing a semiconductor starting from the substrate body exposed between the plurality of short-period masks in the underlying substrate, the cross-sectional shapes along the width direction of the long-period mask and the short-period mask are changed relative to each other. forming a plurality of small triangular facet structures in which the semiconductor is crystal-grown so as to form small triangles in the width direction so that they are arranged side by side in the width direction of the long-period mask and the short-period mask;
Two or more of the plurality of small triangular facet structures are incorporated between the plurality of long-period masks on the underlying substrate, and cross-sectional shapes along the width direction of the long-period mask and the short-period mask are opposite to each other. a step of forming a plurality of large triangular facet structures in which the semiconductor is crystal-grown so as to form a relatively large triangle so that they are arranged side by side in the width direction of the long-period mask and the short-period mask; ,
A method of manufacturing a semiconductor substrate comprising:
前記複数の大三角ファセット構造のそれぞれの斜めファセット面から、前記半導体がエピタキシャルラテラル成長して相互に隣接する前記大三角ファセット構造間の凹部を埋め込むように第1厚膜成長層を形成するステップと、
前記複数の大三角ファセット構造のそれぞれの上に、前記長周期マスク及び前記短周期マスクの幅方向に沿った断面形状が逆三角形を構成するように前記半導体が前記大三角ファセット構造の底面と同一の結晶成長面で結晶成長した第2厚膜成長層を形成するステップと、
を更に含み、
前記複数の大三角ファセット構造の上の複数の前記第2厚膜成長層が合体することにより前記第1厚膜成長層を埋設する半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 1,
forming a first thick film growth layer so that the semiconductor epitaxially laterally grows from the slanted facet surfaces of each of the plurality of large triangular facet structures to fill recesses between the adjacent large triangular facet structures; ,
On each of the plurality of large triangular facet structures, the semiconductor is the same as the bottom surface of the large triangular facet structure so that cross-sectional shapes along the width direction of the long-period mask and the short-period mask form an inverted triangle. forming a crystal-grown second thick film growth layer on the crystal growth surface of
further comprising
A method of manufacturing a semiconductor substrate, wherein the plurality of second thick film growth layers on the plurality of large triangular facet structures are merged to bury the first thick film growth layer.
前記半導体がGaNである半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 1 or 2,
A method for manufacturing a semiconductor substrate, wherein the semiconductor is GaN.
相互に隣接する前記長周期マスク間の間隔が100μm以上3000μm以下である半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 1,
A method for manufacturing a semiconductor substrate, wherein the distance between the long-period masks adjacent to each other is 100 μm or more and 3000 μm or less.
前記複数の長周期マスクが前記基板本体上に設けられている周期が100μm以上1000μm以下である半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 1,
A method for manufacturing a semiconductor substrate, wherein the plurality of long-period masks are provided on the substrate body at a period of 100 μm or more and 1000 μm or less.
前記短周期マスクの幅の前記長周期マスクの幅に対する比が1/10以上1/2以下である半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 1,
A method of manufacturing a semiconductor substrate, wherein the ratio of the width of the short-period mask to the width of the long-period mask is 1/10 or more and 1/2 or less.
相互に隣接する前記短周期マスク間の間隔の相互に隣接する前記長周期マスク間の間隔に対する比が1/10以上1/2以下である半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 1,
A method of manufacturing a semiconductor substrate, wherein the ratio of the interval between the short-period masks adjacent to each other to the interval between the long-period masks adjacent to each other is 1/10 or more and 1/2 or less.
相互に隣接する前記短周期マスク間の間隔が、前記短周期マスクの幅よりも大きい半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 1,
A method of manufacturing a semiconductor substrate, wherein the distance between the short-period masks adjacent to each other is larger than the width of the short-period masks.
相互に隣接する前記短周期マスク間の間隔の前記短周期マスクの幅に対する比が2以上20以下である半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 8,
A method for manufacturing a semiconductor substrate, wherein the ratio of the distance between the short-period masks adjacent to each other to the width of the short-period mask is 2 or more and 20 or less.
基板本体と、
前記基板本体上に一定周期で間隔をおいて設けられたストライプ状の複数の長周期マスクと、
前記基板本体上における相互に隣接する前記長周期マスク間に一定周期で15μm以上80μm以下の間隔をおいて設けられた前記長周期マスクとは幅の異なるストライプ状の複数の短周期マスクと、
を備え、
相互に隣接する前記短周期マスク間に前記基板本体が露出した下地基板。 A base substrate used for manufacturing a semiconductor substrate,
a substrate body;
a plurality of striped long-period masks provided on the substrate body at regular intervals;
a plurality of striped short-period masks having a width different from that of the long-period masks, provided on the substrate main body with a constant interval of 15 μm or more and 80 μm or less between the adjacent long-period masks;
with
A base substrate in which the substrate body is exposed between the short-period masks adjacent to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019029358A JP7284983B2 (en) | 2019-02-21 | 2019-02-21 | Semiconductor substrate manufacturing method and base substrate used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019029358A JP7284983B2 (en) | 2019-02-21 | 2019-02-21 | Semiconductor substrate manufacturing method and base substrate used therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020132482A JP2020132482A (en) | 2020-08-31 |
| JP7284983B2 true JP7284983B2 (en) | 2023-06-01 |
Family
ID=72262212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019029358A Active JP7284983B2 (en) | 2019-02-21 | 2019-02-21 | Semiconductor substrate manufacturing method and base substrate used therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7284983B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193371A (en) | 2002-12-11 | 2004-07-08 | Nec Corp | III-nitride free-standing substrate, semiconductor device using the same, and methods of manufacturing the same |
| JP2018030763A (en) | 2016-08-25 | 2018-03-01 | 国立大学法人山口大学 | Base substrate |
-
2019
- 2019-02-21 JP JP2019029358A patent/JP7284983B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193371A (en) | 2002-12-11 | 2004-07-08 | Nec Corp | III-nitride free-standing substrate, semiconductor device using the same, and methods of manufacturing the same |
| JP2018030763A (en) | 2016-08-25 | 2018-03-01 | 国立大学法人山口大学 | Base substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020132482A (en) | 2020-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621148B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
| EP2518191B1 (en) | Template for epitaxial growth and process for producing same | |
| JP5323792B2 (en) | Method for manufacturing gallium nitride semiconductor structure, method for manufacturing semiconductor structure, and semiconductor structure | |
| JP4903189B2 (en) | Method of growing semipolar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting device using the same | |
| US20120068192A1 (en) | CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES | |
| JP4529846B2 (en) | III-V nitride semiconductor substrate and method for manufacturing the same | |
| JP7260089B2 (en) | nitride semiconductor | |
| JP7284983B2 (en) | Semiconductor substrate manufacturing method and base substrate used therefor | |
| JP6984855B2 (en) | Base substrate | |
| US20150102358A1 (en) | Nitride semiconductor multilayer structure, semiconductor light-emitting device, and method for manufacturing nitride semiconductor multilayer structure | |
| JP4780113B2 (en) | Semiconductor light emitting device | |
| JP2007317752A (en) | Template substrate | |
| JP4788665B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2007314360A (en) | Template substrate | |
| JP6984856B2 (en) | Manufacturing method of semiconductor substrate | |
| KR101271723B1 (en) | Method For Preparing Group Ⅲ-Nitride Substrate Removed Stacking fault | |
| JP4158760B2 (en) | GaN-based semiconductor film and method for manufacturing the same | |
| JP3927218B2 (en) | Semiconductor substrate | |
| JP3811144B2 (en) | Manufacturing method of semiconductor crystal | |
| JP2013209270A (en) | Production method for nitride semiconductor crystal of group 13 metal of periodic table, and nitride semiconductor crystal of group 13 metal of periodic table obtained by the production method | |
| JP4612617B2 (en) | Semiconductor substrate | |
| Kawaguchi et al. | Low‐dislocation density AlGaN layer by air‐bridged lateral epitaxial growth | |
| JP5869064B2 (en) | Epitaxial growth template and manufacturing method thereof | |
| JP2013212941A (en) | Method for producing semiconductor crystal of periodic table group 13 metal nitride, and the semiconductor crystal of periodic table group 13 metal nitride obtained by the production method | |
| KR20130036483A (en) | Iii-v nitride semiconductor device, substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230515 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7284983 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |